JPH01117451A - 復調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はＭ　Ｓ　Ｋ　（Ｍｉｎｉｍｕｍ　５ｈｉｆｔ　
Ｋｅｙｉｎｇ）方式％式％ ５ｈｉｆｔ　Ｋｅｙｉｎｇ）方式に基づく被変調信号の
復調回路に係り、特にクロック同期制御技術に関する。

（従来の技術） 周知のように、ＭＳＫ方式は振幅変化を一定にしながら
変調操作が行えること、被変調信号のスペクトル塩がり
が狭いこと等の特長があり、衛星系、地上系を問わずあ
らゆる無線通信システムで広く利用されている。ＭＳＫ
方式に基づく被変調信号の復調回路としては、例えば第
３図に示すものが知られている。

第３図において、このＭＳＫ復調回路は、ＭＳＫ方式に
基づく被変調信号の搬送波と周波数が等しくなるように
制御されるローカル信号（再生搬送波）を発生するロー
カルＶＣＯ（電圧制御発振器）３１と、ローカル信号の
位相をπ／２宛移相する移相器３２と、前記被変調信号
をベースバンド帯の複素信号へ周波数変換するものであ
って前記ローカルＶＣＯ３１の出力を他方の入力とする
ミキサ３３ａおよび前記移相器の出力を他方の入力とす
るミキサ３３ｂと、前記複素ベースバンド信号の実部信
号および虚部信号のそれぞれについて整合ろ液処理を行
う２個のチャネルフィルタ（４ａ、４ｂ）と、前記被変
調信号におけるデータ速度よりも充分に高い周波数の高
速クロックを発生する高速クロック発生器３６と、前記
高速クロックで駆動されローパスフィルタからなる前記
チャネルフィルタ４ａ、同４ｂの各出力信号の零交差タ
イミングを検出しその検出した両零交差タイミングに基
づいて位相同期制御をしクロック再生を行うディジタル
Ｐ　Ｌ　Ｌ　（Ｐｈａｓｅ　Ｌｏｃｋ　Ｌｏｏｐ）３７
と、前記再生クロックに基づいて前記チャネルフィルタ
４ａ、同４ｂの各出力をサンプリングしディジタル復調
出力をなす２個のＡ／Ｄ変換器（５ａ、５ｂ）と、前記
Ａ　／、Ｄ変換器５ａ、同５ｂの各出力を受けて搬送波
位相を検出する搬送波位相検出器３８と、搬送波位相検
出器３８の出力についてろ液処理を行うディジタルロー
パスフィルタからなるループフィルタ３９と、ループフ
ィルタ３９の出力をアナログ化しそれを制御電圧として
前記ローカルＶＣＯ３１へ送出するＤ／Ａ変換器４０と
で基本的に構成される。

（発明が解決しようとする問題点） しかしながら、従来のＭＳＫ復調回路にあっては、搬送
波再生回路とクロック再生回路が相互に関連性を有して
存在するのセ、次の如き問題点がある。

第４図は搬送波再生とクロック再生の関係を説明するた
めの図であって、第４図（Ａ）（Ｂ）において第４図（
ａ　）（ｂ　）はチャネルフィルタ４ａ。

同４ｂの出力、第４図（Ｃ）はディジタルＰＬＬ３７に
おける変化点（零交差点）検出タイミングを示す、第４
図＜Ａ）において、搬送波再生が完全に行われ搬送波位
相誤差が零の場合には、チャネルフィルタ４ａ、同４ｂ
の各出力（一方が実部信号、他方が虚部信号）問に相互
干渉がないので、各信号の零交差検出信号のタイミング
には誤差がない、この状態でディジタルＰＬＬ３７は位
相同期制御を行うから、タイミングジッタのないクロッ
ク再生を行うことができる。

しかし、実際には被変調信号にはノイズが相加され、ま
た回路素子の特性等の問題から再生搬送波に位相誤差の
含まれることを避けることができない、故に、第４図（
Ｂ）に示す如く、実部信号と虚部信号間で相互干渉が生
じる結果、零交差タイミングそのものに誤差が含まれる
ことになる。

要するに、従来のＭＳＫ復調回路では、クロック同期を
迅速かつ確実に行うことが困難であり、特に初期接続に
時間がかかるという問題点がある。

本発明はこのような問題点に鑑みなされたもので、その
目的は、クロック同期の確立を搬送波再生動作とは全く
独立に、かつ確実に行うことができる復調回路を提供す
ることにある。

（問題点を解決するための手段） 前記目的を達成するために、本発明の復調回路は次の如
き構成を有する。

即ち、本発明の復調回路は、ＭＳＫ方式またはＯＱＰＳ
Ｋ方式に基づく被変調信号の搬送波と周波数が略等しい
ローカル信号を発生するローカル発振器と；　ローカル
信号の位相をπ／２宛移相する移相器と；　前記被変調
信号をベースバンド帯の複素信号へ周波数変換するもの
であって前記ローカル発振器の出力を他方の入力とする
第１のミキサおよび前記移相器の出力を他方の入力とす
る第２のミキサと；　前記複素ベースバンド信号の実部
信号および虚部信号のそれぞれについて整合ろ波処理を
行う２個のチャネルフィルタと；前記被変調信号におけ
るデータ速度よりも充分に高い周波数の高速クロックで
駆動され前記データ速度の２倍の周波数の倍クロックを
発生するディジタルＶＣＯ（電圧制御発振器）と；　前
記倍クロックを受けて前記データ速度に等しい周波数の
データクロックを発生する分周器と；　前記２個のチャ
ネルフィルタのそれぞれの出力を前記倍クロックにてサ
ンプリングしディジタル化する２個のＡ／Ｄ変換器と；
　前記２個のＡ／Ｄ変換器のそれぞれの出力を１／２デ
ータ周期ずつ２段に渡って遅延させる第１および第２の
遅延器対と；前記データクロックに従ってデータを更新
記憶するものであって前記２個のＡ／Ｄ変換器の出力（
前記第１の遅延器対の入力）が入力する第１のラッチ器
、前記第１の遅延器対の出力（前記第２の遅延器対の入
力）が入力する第２のラッチ器および前記第２の遅延器
対の出力が入力する第３のラッチ器と；　前記第１のラ
ッチ器と第２のラッチ器の各出力間、前記第２のラッチ
器と第３のラッチ器の各出力間でそれぞれ複素乗算処理
をする第１および第２の複素乗算器と；　前記第１およ
び第２の複素乗算器のそれぞれの出力のうちの虚部信号
について絶対値操作を行う第１および第２の絶対値器と
；　前記第１の複素乗算器の出力のうちの実部信号と前
記第１の絶対値器の出力との差を求める第１の加算器お
よび前記第２の複素乗算器の出力のうちの実部信号と前
記第２の絶対値器の出力との差を求める第２の加算器と
；　前記第１および第２の加算器のそれぞれの出力につ
いて絶対値操作を行う第３および第４の絶対値器と；　
前記第３の絶対値器と第４の絶対値器の各出力間の差を
求める第３の加算器と；　前記第３の加算器の出力を平
均化しそれを制御電圧として前記ディジタルＶＣＯへ送
出するループフィルタと；　前記第２のラッチ器の出力
に基づいて搬送波再生を行う搬送波再生器と；　前記第
２のラッチ器の出力と前記再生搬送波を受けてデータ再
生を行うデータ再生器と；　を備えたことを特徴とする
ものである。

（作　用） 次に、前記の如く構成される本発明の復調回路の作用を
説明する。

２個のＡ／Ｄ変換器は、それぞれ対応するチャネルフィ
ルタの出力である複素ベースバンド信号の実部信号と虚
部信号を倍クロックにてサンプリングしディジタル化す
る。この２個のＡ／Ｄ変換器のそれぞれの出力は第１の
ラッチ器へ与えられるとともに、第１および第２の遅延
器対によって１／２データ周期ずつ２段に渡って遅延さ
れる。

そして、第１の遅延器対の出力は第２のラッチ器の、第
２の遅延器対の出力は第３のラッチ器のそれぞれ入力と
なる。

即ち、第１乃至第３のラッチ器はデータ識別タイミング
を与えるデータクロックに従ってデータを記憶更新する
が、第２のラッチ器には本来の識別対象となるサンプル
信号（識別サンプル信号）が、第１のラッチ器にはデー
タクロックの後半りイミングにおけるサンプル信号（後
半サンプル信号）が、第３のラッチ器にはデータクロッ
クの前半タイミングにおけるサンプル信号（前半サンプ
ル信号）がそれぞれ記憶されることになる。

そうすると、識別タイミングが正しくデータ周期と一致
しているときは、識別サンプル信号と前半サンプル信号
の位相差（前半遅延検波位相）、識別サンプル信号と後
半サンプル信号の位相差（ｆ＆半遅延検波位相）は共に
π／４であり、識別タイミングが遅れている場合には後
半遅延検波位相は必ずπ／４であるが、前半遅延検波位
相は１／２の確率でπ／４となる場合とならない場合が
ある。逆に識別タイミングが進んでいる場合には前半遅
延検波位相は必ずπ／４であるが、後半遅延積、波位相
は１／２の確率でπ／４となる場合とならない場合があ
る。

そこで、第１の複素乗算器、第１の絶対値器、第１の加
算器および第３の絶対値器の各要素の協働でもって前記
後半遅延検波位相およびその位相のπ／４からのずれを
求め、また第２の複素乗算器、第２の絶対値器、第２の
加算器および第４の絶対値器の各要素の協働でもって前
記前半遅延検波位相およびその位相のπ／４からのずれ
を求め、斯く求めた後半遅延検波位相のπ／４からのず
れと前半遅延検波位相のπ／４からのずれの差を第３の
加算器で求め、それをディジタルＶＣＯの制御信号とし
てディジタル■ＣＯの再生クロック（倍クロック）の位
相制御をしクロック同期の確立を図るのである。

一方、搬送波再生回路は、第２のラッチ器の出力に基づ
いて搬送波再生を行うが、第２のラッチ器の出力は正し
く再生されたクロックに基づく正しいタイミングでサン
プルされたデータ信号であるから、容易に搬送波再生が
行える。その結果、データ再生器も容易にデータ再生を
なし得ることになる。

以上説明したように、本発明の復調回路によれば、クロ
ック同期を搬送波再生とは無関係に行うことができるの
で、搬送波位相誤差とクロック位相誤差の相互変換がな
く、クロック同期の確立を確実にかつ迅速に行うことが
できる。

（実　施　例） 以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例に係る復調回路を示す、第１
図において、１はローカル発振器、２は移相器、３ａ、
３ｂはミキサ、４ａ、４ｂはローパスフィルタからなる
チャネルフィルタ、６は高速クロック発生器、７はディ
ジタルｖＣｏ、８は１／２分周器、９ａ、９ｂ、９ｃ、
９ｄは遅延器、１０ａ、１０ｂ、１０ｃはラッチ器、１
１ａ。

１１ｂは複素乗算器、１２ａ、１２ｂ、１４は加算器、
１３ａ、１３ｂ、１３ｃ、１３ｄは絶対値器、１５はロ
ーパスフィルタからなるループフィルタ、１６は搬送波
再生器、１７はデータ再生器である。

ローカル発振器１は、ミキサ３ａ、同３ｂの一方の入力
に印加される被変調信号（ＭＳＫ方式に基づくものであ
る）の搬送波と周波数が略等しいローカル信号を発生し
、それをミキサ３ａの他方の入力と移相器２とへ送出す
る。移相器２は入力されたローカル信号をπ／２宛移相
しそれをミキサ３ｂの他方の入力へ送出する。

ミキサ３ａは入力被変調信号とローカル信号を乗算処理
をし、ミキサ３ｂは入力被変調信号とπ／２移和された
ローカル信号を乗算処理をし、それぞれベースバンド帯
の被変調信号へ周波数変換する。つまり、ミキサ３ａ、
同３ｂの出力は互いにπ／２位相が異なる信号となるの
であって、一方を実部信号、他方を虚部信号とするベー
スバンド帯の複素信号を形成するのであ、る。

この複素ベースバンド信号の実部信号と虚部信号はそれ
ぞれ対応するチャネルフィルタ（４ａ。

４ｂ）においてＳＮ比を最大にする整合ろ波処理を受け
て対応するＡ／Ｄ変換器（５ａ、５ｂ）へ入力する。

一方、高速クロック発生器６は前記被変調信号における
データ速度よりも充分に高い周波数の高速クロックを発
生しそれをディジタルＶＣＯ７へ供給しており、ディジ
タルＶＣＯ７はこの高速りロックを動作クロックとしル
ープフィルタ１５が出力する制御電圧に応じた周波数の
クロックを発生し、それをＡ／Ｄ変換器５ａ、同５ｂへ
サンプルクロックとして供給するとともに、１／２分周
器８へも送出している。ここに、ディジタルｖＣ０７は
、被変調信号におけるデータ速度の２倍の周波数の倍ク
ロック（再生クロックである）を発生するように動作す
る。故に、１／２分周器８は前記データ速度に等しい周
波数のデータクロックを発生する。このデータクロック
はラッチ器（第１のラッチ器）１０ａ、同（第２のラッ
チ器）１０ｂおよび同（第３のラッチ器）１０Ｃへ書き
込みクロックとして供給される。

Ａ／Ｄ変換器５ａ、同５ｂは対応するチャネルフィルタ
（４ａ、４ｂ）の出力を倍クロックにてサンプリングし
ディジタル化する。この２個のＡ／Ｄ変換器（５ａ、５
ｂ）の各出力は２段構成の遅延器対（９ａ、９ｂ：第１
の遅延器対）、同（９ｃ、９ｄ：第２の遅延器対）によ
って１／２データ周期（Ｔ）ずつ２段に渡って遅延され
る。

そして、２個のＡ／Ｄ変換器（５ａ、５ｂ）の各出力は
ラッチ器１０ａへ、遅延器対（９ａ。

９ｂ）の各出力はラッチ器１０ｂへ、遅延器対（９ｃ、
９ｄ）の各出力はラッチ器１０ｃへそれぞれ入力しそれ
ぞれデータクロックに従って記憶保持される。

即ち、ラッチ器１０ａ、同１０ｂ、同１０ｃはデータ識
別タイミングを与えるデータクロックに従ってデータを
記憶更新するが、ラッチ器１０ｂには本来の識別対象と
なるサンプル信号（識別サンプル信号）が、ラッチ器１
０ａにはデータクロックの後半タイミングにおけるサン
プル信号（後半サンプル信号）が、ラッチ器１０ｃには
データクロックの前半タイミングにおけるサンプル信号
（前半サンプル信号）がそれぞれ記憶されることになる
。

ここで、第２図は本発明のクロック位相誤差の検出原理
の説明図であるが、ＭＳＫ方式に基づく被変調信号の位
相、遷移は図示する如くデータ周期Ｔを単位としてその
期間内にπ／２または一π／２だけ単調に変化する。こ
れはＯＱＰＳＫ方式においても同様である。そして、本
来的な識別タイミングはデータ周期Ｔと一致するのであ
り、第２図（ａ）は識別タイミング（丸印で示す）が遅
れている場合、第２図（ｂ）は識別タイミングが進んで
いる場合をそれぞれ示している。

本発明では、図中Δ印で示す如く前半タイミングと後半
タイミングを設定するのである。

そうすると、第２図から明らかなように、識別タイミン
グが正しくデータ周期と一致しているときは、識別サン
プル信号と前半サンプル信号の位相差（前半遅延検波位
相）、識別サンプル信号と後半サンプル信号の位相差（
後半遅延検波位相）は共にπ／４であり、識別タイミン
グが遅れている場合（第２図（ａ））には後半遅延検波
位相は必ずπ／４であるが、前半遅延検波位相は１／２
の確率でπ／４となる場合とならない場合がある。

逆に識別タイミングが進んでいる場合（第２図（ｂ））
には前半遅延検波位相は必ずπ／４であるが、後半遅延
検波位相は１／２の確率でπ／４となる場合とならない
場合があることが理解できる。

要するに、前後半の遅延検波位相のπ／４からのずれを
検出すればクロック位相誤差を検出できるのである０位
相のπ／４からのずれを検出するには、実部信号と虚部
信号の絶対値の差を求めれば良い。

即ち、位相誤差をδとすれば、 １ｃｏｓ（士コ「＋δ）Ｉ−１ｓｉｎ（士）「＋δ）１
＝ｑ】−５ｉｎδ となり、誤差検出ができるのである。

そこで、ラッチ器１０ａ、同１０ｂの各出力間で複素乗
算処理をする複素乗算器（第１の複素乗算器）１１ａで
は前記後半遅延検波位相を形成し、またラッチ器１０ｂ
、同１０ｃの各出力間で複素乗算処理をする複素乗算器
（第２の複素乗算器）１１ｂでは前記前半遅延検波位相
を形成する。

そして、複素乗算器１１ａ、同１１ｂの出力のうち実部
信号Ｒは常に整数であるから直接対応する加算器（１２
ａ・・・第１の加算器、１２ｂ・・・第２の加算器）の
一方の入力へ与えられ、また虚部信号Ｉは正負の値をと
るから対応する絶対値器（１３ａ・・・第１の絶対値器
、１３ｂ・・・第２の絶対値器）へ与えられる。絶対値
器１３ａの出力は加算器１２ａの他方の入力へ、絶対値
器１３ｂの出力は加算器１２ｂの他方の入力へそれぞれ
与えられる。

斯くして、加算器１２ａでは複素乗算器１１ａの出力の
うちの実部信号Ｒと絶対値器１３ａの出力との差、即ち
後半遅延検波位相のπ／４からのずれ（ｆ＆半位相誤差
）を求める。この後半位相誤差は絶対値器（第３の絶対
値器）１３Ｃを介して加算器（第３の加算器）１４の一
方の入力へ与えられる。また、加算器１２ｂでは複素乗
算器１１ｂの出力のうちの実部信号Ｒと絶対値器１３ｂ
の出力との差、即ち前半遅延検波位相のπ／４からのず
れ（前半位相誤差）を求める。この前半位相誤差は絶対
値器（第４の絶対値器）１３ｄを介して加算器１４の他
方の入力へ与えられる。

加算器１４では後半位相誤差と前半位相誤差の差が求め
られる。ここで求められた差値はループフィルタ１５で
平均化され制御電圧として前記ディジタルＶＣＯ７へ供
給される。

その結果、ディジタルＶＣＯ７では、ループフィルタ１
５の出力でもって再生クロック（倍クロック）の周知の
位相同期制御がなされてクロック同期の確立がなされる
。

一方、搬送波再生器１６は、ラッチ器１０ｂの出力に基
づいて搬送波再生を行うが、ラッチ器１０ｂの出力は正
しく再生されたクロックに基づく正しいタイミングでサ
ンプルされたデータ信号であるから、容易に搬送波再生
が行える。その結果、データ再生器１７も容易にデータ
再生をなし得ることになる。

なお、以上説明した実施例はＭＳＫ方式を採用する場合
の復調回路についてのものであるが、ＯＱＰＳＫ方式を
採用する通信システムにおける復調回路にも同様に適用
できることは明らかである。

（発明の効果） 以上詳述したように、本発明の復調回路によれば、デー
タ速度の２倍の速さの倍クロックでＡ／Ｄ変換を行い、
データ識別タイミングを与えるデータクロックの前半と
後半に中間タイミングのサンプル信号を得、識別サンプ
ル信号と前半サンプル信号の位相差および識別サンプル
信号と後半サンプル信号の位相差を求めるとともにその
位相差のπ／４からのずれ（位相誤差）を検出し、両位
相誤差の差でもってディジタルＶＣＯの制御電圧を形成
するようにしたので、クロック再生を搬送波再生とは無
関係に行うことができる。

故に、搬送波位相誤差とタロツク位相誤差の相互変換が
なく、クロック同期の確立を確実にかつ迅速に行うこと
ができる。また、先にクロック同期を確立し、その後に
搬送波同期をとってデータ再生を行う方式であるか４、
クロック同期系はディジタル構成となることは勿論のこ
と、搬送波再生やデータ再生はサンプル値系列について
ディジタル信号処理をすることとなり搬送波再生器やデ
ータ再生器もディジタル構成となる。故に、ディジタル
構成の復調回路が実現でき、回路の小型化、高信頼化が
可能となる等の効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る復調回路の構成ブロッ
ク図、第２図は本発明のクロック位相誤差検出の原理説
明図、第３図は従来のＭＳＫ復調回路の構成ブロック図
、第４図は搬送波再生とクロック再生の関係を示す図で
ある。 １・・・・・・ローカル発振器、　２・・・・・・移相
器、３ａ、３ｂ・・・・・・ミキサ、　４ａ、４ｂ・・
・・・・チャネルフィルタ、　５ａ、５ｂ・・・・・・
Ａ／Ｄ変換器、６・・・・・・高速クロック発生器、　
７・・・・・・ディジタルＶＣＯ１８・・・・・・１／
２分周器、　９ａ、９ｂ。 ９　ｃ　、　９　ｄ−・−・・遅延器、１０ａ、１０ｂ
、１０ｃ・・・・・・ラッチ器、　ｌｌａ、ｌｌｂ・・
・・・・複素乗算器、１２ａ、１２ｂ、１４＝加算器、 １３ａ、１３ｂ、ｌｊｃ、　１３ｄ−・−・−絶対値器
、１５・・・・・・ループフィルタ、　１６・・・・・
・搬送波再生器、　１７・・・・・・データ再生器。 代理人゛弁理士　　八　幡　　義　博 ９代別り４ミングカで遅れ、　　　　　　　會概列タ４
ミング１マ圓１升（ａ）　　　　　　　　　　　　　　
　　　　　（ｂ　）オｑ芒刈／）７０ックイｉ相笥ヒ胞
捜歩Ｊ欧理現摸１２　図 従来／）ＭＳＫ！訓回路 半回路　図

Claims (1)

【特許請求の範囲】
1. ＭＳＫ方式またはＯＱＰＳＫ方式に基づく被変調信号の
   搬送波と周波数が略等しいローカル信号を発生するロー
   カル発振器と；ローカル信号の位相をπ／２宛移相する
   移相器と；前記被変調信号をベースバンド帯の複素信号
   へ周波数変換するものであって前記ローカル発振器の出
   力を他方の入力とする第１のミキサおよび前記移相器の
   出力を他方の入力とする第２のミキサと；前記複素ベー
   スバンド信号の実部信号および虚部信号のそれぞれにつ
   いて整合ろ波処理を行う２個のチャネルフィルタと；前
   記被変調信号におけるデータ速度よりも充分に高い周波
   数の高速クロックで駆動され前記データ速度の２倍の周
   波数の倍クロックを発生するディジタルＶＣＯ（電圧制
   御発振器）と；前記倍クロックを受けて前記データ速度
   に等しい周波数のデータクロックを発生する分周器と；
   前記２個のチャネルフィルタのそれぞれの出力を前記倍
   クロックにてサンプリングしディジタル化する２個のＡ
   ／Ｄ変換器と；前記２個のＡ／Ｄ変換器のそれぞれの出
   力を１／２データ周期ずつ２段に渡って遅延させる第１
   および第２の遅延器対と；前記データクロックに従って
   データを更新記憶するものであって前記２個のＡ／Ｄ変
   換器の出力（前記第１の遅延器対の入力）が入力する第
   １のラッチ器、前記第１の遅延器対の出力（前記第２の
   遅延器対の入力）が入力する第２のラッチ器および前記
   第２の遅延器対の出力が入力する第３のラッチ器と；前
   記第１のラッチ器と第２のラッチ器の各出力間、前記第
   ２のラッチ器と第３のラッチ器の各出力間でそれぞれ複
   素乗算処理をする第１および第２の複素乗算器と；前記
   第１および第２の複素乗算器のそれぞれの出力のうちの
   虚部信号について絶対値操作を行う第１および第２の絶
   対値器と；前記第１の複素乗算器の出力のうちの実部信
   号と前記第１の絶対値器の出力との差を求める第１の加
   算器および前記第２の複素乗算器の出力のうちの実部信
   号と前記第２の絶対値器の出力との差を求める第２の加
   算器と；前記第１および第２の加算器のそれぞれの出力
   について絶対値操作を行う第３および第４の絶対値器と
   ；前記第３の絶対値器と第４の絶対値器の各出力間の差
   を求める第３の加算器と；前記第３の加算器の出力を平
   均化しそれを制御電圧として前記ディジタルＶＣＯへ送
   出するループフィルタと；前記第２のラッチ器の出力に
   基づいて搬送波再生を行う搬送波再生器と；前記第２の
   ラッチ器の出力と前記再生搬送波を受けてデータ再生を
   行うデータ再生器と；を備えたことを特徴とする復調回
   路。