[go: up one dir, main page]

JP7616088B2 - 窒化物半導体基板及びその製造方法 - Google Patents

窒化物半導体基板及びその製造方法 Download PDF

Info

Publication number
JP7616088B2
JP7616088B2 JP2022000653A JP2022000653A JP7616088B2 JP 7616088 B2 JP7616088 B2 JP 7616088B2 JP 2022000653 A JP2022000653 A JP 2022000653A JP 2022000653 A JP2022000653 A JP 2022000653A JP 7616088 B2 JP7616088 B2 JP 7616088B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
single crystal
silicon single
crystal substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022000653A
Other languages
English (en)
Other versions
JP2023100164A (ja
Inventor
慶太郎 土屋
偉峰 曲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2022000653A priority Critical patent/JP7616088B2/ja
Priority to US18/720,973 priority patent/US20250059675A1/en
Priority to EP22918777.8A priority patent/EP4462465A1/en
Priority to PCT/JP2022/045748 priority patent/WO2023132191A1/ja
Priority to CN202280086901.XA priority patent/CN118476011A/zh
Priority to TW111148441A priority patent/TW202338172A/zh
Publication of JP2023100164A publication Critical patent/JP2023100164A/ja
Application granted granted Critical
Publication of JP7616088B2 publication Critical patent/JP7616088B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C30B31/12—Heating of the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、窒化物半導体基板及びその製造方法に関する。
高周波デバイスは、小型化、低コスト化に向けて、アンテナやアンプ、スイッチ、フィルター等のデバイスをインテグレーションする開発が進められている。また、周波数の高周波化に従い、回路が複雑化し、使用されるデバイスの材料もシリコンＣＭＯＳ、ＩＩＩ－Ｖ族半導体や窒化物半導体を用いたデバイス、圧電体を用いたフィルターなど多岐にわたっている。
これらのデバイスの下地となる基板は、安価で大口径のウェーハが流通しているシリコン単結晶基板が適していると考えられる。特に、高周波デバイス用の基板としては、高抵抗で、サーマルドナーによる抵抗率の変化が少ない低酸素のシリコン単結晶基板が適していると考えられる。
しかしながら、高抵抗低酸素のシリコン単結晶基板は、機械的特性が低抵抗ＣＺ基板と比較して悪く、転位の伸長によって塑性変形を起こしやすいという問題がある。特にシリコン単結晶基板上のＧａＮの成長では格子定数差や熱膨張係数差による応力によって、反りの増大や塑性変形が起こりやすいので、成長条件や緩和層による応力低減が行われている。
例えば、特許文献１では、周期的に複数回積層された窒化ガリウム系化合物半導体の中間層を用いて、応力緩和を行い、反りやクラックが小さいウェーハを作製している。しかしながら、複雑な中間層を作製することにより、成長時間が長くなり、設計の自由度が小さくなることが懸念される。
また、特許文献２では、バルク結晶段階で炭素ドーピングした後、ＲＴＡすることで強度の高いシリコン単結晶ウェーハを得る技術が開示されているが、炭素濃度をコントロールした結晶を得ることは難しく、歩留まりの低下が懸念される。
また、特許文献３では、ＲＴＡによる炭素ドーピングの後、表層を除去する工程を入れている。表層を除去する工程により、エッチング残りによる欠陥や汚染が懸念され、表層を除去せずに鏡面状のＧａＮエピタキシャル層を成長する方法が望まれる。
特開２０１２－７９９５２号公報 ＷＯ２００４／００８５２１号公報 特開２０２１－００８３８６号公報
高周波デバイスでは、高周波特性を改善するため、デバイスやその支持基板、周辺のパッケージの寄生容量を減少させる必要がある。寄生容量の低減のため、サーマルドナーの発生しない高抵抗シリコン単結晶基板を支持基板やパッケージに利用すると、特性が改善されるとともに、コスト上もメリットがあると考えられる。
一方、デバイスは基板上へのエピタキシャル成長や熱処理、貼り合わせなどの工程を含むが、その過程で異種の材料間の格子定数差や熱膨張係数差で基板に応力が発生する。しかしながら、高抵抗低酸素基板は、通常の低抵抗基板と比較して、有転位化した時に、塑性変形しやすいデメリットがある。塑性変形が起こるとウェーハが大きく歪み、形状が元に戻らないため、反り異常や接合不良が発生する恐れがある。
本発明は上記課題を解決するためなされたもので、シリコン単結晶基板を用いて窒化物半導体基板を製造した場合にエピタキシャル成長時やデバイス工程中の塑性変形による反り不良を抑制できる窒化物半導体基板及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明では、
表面と裏面を有するシリコン単結晶基板の表面上に窒化物半導体薄膜が形成されたものである窒化物半導体基板であって、
前記シリコン単結晶基板は、少なくとも前記表面と前記裏面に、炭素が注入されて前記シリコン単結晶基板のバルク部に比べて炭素濃度が高くなった炭素拡散層を有し、かつ、前記炭素拡散層の炭素濃度が５Ｅ＋１６ａｔｏｍｓ／ｃｍ３以上である窒化物半導体基板を提供する。
このような窒化物半導体基板であれば、シリコン単結晶基板を用いて窒化物半導体基板を製造した場合にエピタキシャル成長時やデバイス工程中の塑性変形による反り不良を抑制できる。
また、前記シリコン単結晶基板は、抵抗率が１００Ωｃｍ以上、かつ、酸素濃度が７Ｅ＋１７ａｔｏｍｓ／ｃｍ３以下のものであることが好ましい。
本発明では、高抵抗率で低酸素濃度の機械的強度が低いシリコン単結晶基板を用いた場合であっても、塑性変形や反りが抑制された窒化物半導体ウェーハとすることができる。
また、前記炭素拡散層の厚さが１μｍ以上であることが好ましい。
このような窒化物半導体基板であれば、少なくとも表裏面の１μｍの領域の炭素濃度が５Ｅ＋１６ａｔｏｍｓ／ｃｍ３以上となっているため、より確実にシリコン単結晶基板の転位の進展を防止して、塑性変形を防ぐことができる。
また、前記シリコン単結晶基板の前記表面と前記窒化物半導体薄膜との間に、Ａｌ層を有するものであることが好ましい。
シリコン単結晶基板の成長面側にＡｌ層を有することで、シリコン単結晶基板とエピタキシャル層の密着性を向上させることができる。
このとき、前記Ａｌ層の厚さが１～５ｎｍであることが好ましい。
厚さが５ｎｍ以下であれば、Ａｌ層の凹凸が小さくなりその上に成長する窒化物半導体層の表面粗さも小さくなる。また、厚さが１ｎｍ以上であれば、シリコン単結晶基板の表面が十分に被覆されて窒化物半導体薄膜の密着性をより向上させることができる。
また本発明では、
表面と裏面を有するシリコン単結晶基板の表面上に窒化物半導体薄膜が形成されたものである窒化物半導体基板の製造方法であって、
（１）表面と裏面を有するシリコン単結晶基板を準備する工程、
（２）前記シリコン単結晶基板の少なくとも前記表面と前記裏面に、ＲＴＡ法により炭素を注入して、炭素濃度が５Ｅ＋１６ａｔｏｍｓ／ｃｍ３以上である炭素拡散層を形成する工程、及び
（３）前記炭素拡散層が形成されたシリコン単結晶基板の表面上に、気相成長により窒化ガリウムを含む窒化物半導体薄膜を成長させる工程
を含む窒化物半導体基板の製造方法を提供する。
このようにシリコン単結晶基板にＲＴＡ法により高濃度の炭素を注入する製造方法であれば、シリコン単結晶の成長中に炭素をドープする方法のように単結晶化を阻害するようなこともなく、比較的容易で確実に塑性変形や反りが抑制された窒化物半導体ウェーハを製造することができる。
また、前記工程（１）において、準備する前記シリコン単結晶基板を、抵抗率が１００Ωｃｍ以上、かつ、酸素濃度が７Ｅ＋１７ａｔｏｍｓ／ｃｍ３以下のものとすることが好ましい。
本発明では、高抵抗率で低酸素濃度の機械的強度が低いシリコン単結晶基板を用いた場合であっても、塑性変形や反りが抑制された窒化物半導体ウェーハを製造することができる。
また、前記工程（２）において、前記炭素拡散層の厚さを１μｍ以上とすることが好ましい。
このような厚さとすれば、より確実にシリコン単結晶基板の転位の進展を防止することができるので、反りの抑制された窒化物半導体ウェーハを容易に製造することができる。
また、前記工程（２）と前記工程（３）の間に、（２’）前記炭素拡散層が形成されたシリコン単結晶基板の前記表面上に、９００℃以下の温度でトリメチルアルミニウム（ＴＭＡ）を用いて、Ａｌ層を形成する工程を行うことが好ましい。
このようにすれば、簡単にＡｌ層を形成することができ、エピタキシャル層の密着性を向上させた窒化物半導体基板を製造することができる。
このとき、前記工程（２’）において、前記Ａｌ層の厚さを１～５ｎｍとすることが好ましい。
厚さを５ｎｍ以下とすれば、Ａｌ層の凹凸が小さくなりその上に成長する窒化物半導体層の表面粗さも小さくなる。また、厚さを１ｎｍ以上とすれば、シリコン単結晶基板の表面が十分に被覆されて窒化物半導体薄膜の密着性をより向上させることができる。
以上のように、本発明であれば、高抵抗低酸素シリコン単結晶基板を用いて窒化物半導体基板を製造した場合にエピタキシャル成長時やデバイス工程中の塑性変形による反り不良を抑制できる窒化物半導体基板及びその製造方法を提供することができる。さらに、基板のエピタキシャル成長面上に中間層としてＡｌ層を形成することによって、窒化物半導体薄膜との密着性をより一層向上させることができる。
本発明の窒化物半導体基板の一例を示す概略図である。 本発明に用いるシリコン単結晶基板の一例を示す概略図である。 本発明に用いる窒化物半導体薄膜の一例を示す概略図である。 実施例１と比較例１における、窒化物半導体薄膜の成長中における基板の曲率の変化を示すグラフである。
上述のように、シリコン単結晶基板を用いて窒化物半導体基板を製造した場合にエピタキシャル成長時やデバイス工程中の塑性変形による反り不良を抑制できる窒化物半導体基板及びその製造方法の開発が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、ＲＴＡ法により表面に炭素が注入されたシリコン単結晶基板であれば、窒化物半導体薄膜の成長時における塑性変形を抑制できることを見出し、本発明を完成させた。
即ち、本発明は、表面と裏面を有するシリコン単結晶基板の表面上に窒化物半導体薄膜が形成されたものである窒化物半導体基板であって、前記シリコン単結晶基板は、少なくとも前記表面と前記裏面に、炭素が注入されて前記シリコン単結晶基板のバルク部に比べて炭素濃度が高くなった炭素拡散層を有し、かつ、前記炭素拡散層の炭素濃度が５Ｅ＋１６ａｔｏｍｓ／ｃｍ３以上である窒化物半導体基板である。
また本発明は、表面と裏面を有するシリコン単結晶基板の表面上に窒化物半導体薄膜が形成されたものである窒化物半導体基板の製造方法であって、（１）表面と裏面を有するシリコン単結晶基板を準備する工程、（２）前記シリコン単結晶基板の少なくとも前記表面と前記裏面に、ＲＴＡ法により炭素を注入して、炭素濃度が５Ｅ＋１６ａｔｏｍｓ／ｃｍ３以上である炭素拡散層を形成する工程、及び（３）前記炭素拡散層が形成されたシリコン単結晶基板の表面上に、気相成長により窒化ガリウムを含む窒化物半導体薄膜を成長させる工程を含む窒化物半導体基板の製造方法である。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
＜窒化物半導体基板＞
図１に示すように、本発明の窒化物半導体基板１００は、表面１ａと裏面１ｂを有するシリコン単結晶基板１の表面１ａ上に窒化物半導体薄膜３が形成されたものである。また、シリコン単結晶基板１の表面１ａと窒化物半導体薄膜３との間に、中間層としてＡｌ層２を有していてもよい。そして図２に示すように、本発明におけるシリコン単結晶基板１は、少なくとも表面１ａと裏面１ｂに、炭素が注入されてシリコン単結晶基板１のバルク部１１に比べて炭素濃度が高くなった炭素拡散層１２を有し、かつ、炭素拡散層１２の炭素濃度は５Ｅ＋１６ａｔｏｍｓ／ｃｍ３以上である。
シリコン単結晶基板
シリコン単結晶基板は寄生容量を低減させるため、好ましくは抵抗率が１００Ωｃｍ以上で、酸素濃度７Ｅ＋１７ａｔｏｍｓ／ｃｍ３以下のシリコン単結晶基板である。炭素を注入する前のシリコン単結晶基板は、基板を通したリーク電流を低減するためにサーマルドナーの影響が少ない低酸素で高抵抗なシリコン単結晶基板、特にＦＺ法で作製されたものであることが望ましいが、高抵抗低酸素のシリコン単結晶基板であればＣＺ法で作製されたものでも良い。
また、表面と裏面に、炭素濃度が５Ｅ＋１６ａｔｏｍｓ／ｃｍ３以上の炭素拡散層を作り込んだ基板を使用する。炭素拡散層は、基板側面にも形成されていてよい。炭素濃度が５Ｅ＋１６ａｔｏｍｓ／ｃｍ３未満であれば、エピタキシャル成長中における塑性変形を抑制する効果を得ることができない。炭素拡散層における炭素濃度の上限としては特に制限はないが、例えば、２Ｅ＋１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
炭素拡散層の厚さとしては特に限定されないが、例えば１μｍ以上とすることができる。厚さの上限にも特に制限はないが、例えば２０μｍ以下、好ましくは１０μｍ以下、より好ましくは５μｍ以下とすることができる。
炭素拡散層の作製方法は特に限定されないが、ＲＴＡ法を用いて、炭化水素を含む雰囲気中で熱処理する方法で作製するのが好ましい。
シリコン単結晶基板の表面には、キャリアの寿命を低下させるトラップリッチ層が形成されていても良い。形成方法は特に限定されないが、イオン注入や電子線、Ｘ線、γ線などの電離放射線の照射によって形成することができる。
Ａｌ層
本発明の窒化物半導体基板では、中間層としてＡｌ層を設けてもよい。Ａｌ層は、窒化物半導体薄膜（デバイス層）の結晶性改善や応力の制御のために挿入される緩衝層として働く。ＲＴＡ法により炭素を注入したシリコン単結晶基板の表面（上面）上に、Ａｌを主成分とするＡｌ層を形成することにより、窒化物半導体薄膜（エピタキシャル層）の結晶性や結晶のモフォロジを改善させるとともに、密着性を上げてエピタキシャル層の剥離をより確実に防止する。
Ａｌ層の厚さは１～５ｎｍであることが好ましい。厚さが５ｎｍ以下であれば、Ａｌ層の凹凸が小さくなりその上に成長する窒化物半導体層の表面粗さも小さくなる。また、厚さが１ｎｍ以上であれば、シリコン単結晶基板の表面が十分に被覆されて窒化物半導体薄膜の密着性をより向上させることができる。
窒化物半導体薄膜
窒化物半導体薄膜は、シリコン単結晶基板又はＡｌ層の上に、熱ＣＶＤ法、ＭＯＶＰＥ法、ＭＢＥ法、真空蒸着法、スパッタリング法などの気相成長で作製される。窒化物半導体薄膜は、例えばＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ、ＡｌＳｃＮなどの窒化物、ＩＩＩ－Ｖ族半導体を用いることができる。膜厚は特に限定されないが、例えば１～１０μｍで、デバイスに合わせて設計することができる。
例えば、図３に示すように、高移動度トランジスタ（ＨＥＭＴ）構造では、窒化物半導体薄膜（デバイス層）３は窒化ガリウム（ＧａＮ）３１とその上に形成されるＡｌＧａＮからなる電子供給層３２で構成される。窒化物半導体薄膜は、デバイス特性の向上のため、結晶欠陥が少なく、炭素や酸素などの不純物が少ない結晶が望ましく、ＭＯＶＰＥ法を用いて９００℃～１３５０℃で作製されたものが好ましい。
窒化ガリウムは、Ｓｉ（１１１）単結晶と格子定数差が１７％、熱膨張係数差が１１６％あり、高温での成長中に薄膜や基板に応力がかかる。また、成長中１０００℃以上に加熱されているため、ウェーハに応力がかかると脆性破壊せずに、延性を示すようになり、転位を発生させて塑性変形する。しかし本発明では、表裏面に炭素を注入することによって、シリコン単結晶基板の転位の進展を防止して、塑性変形を防ぐことができる。塑性変形を防ぐことによって、反り異常を低減して歩留まりを向上させることができる。また、基板が応力に耐えることができるので、エピタキシャル層の膜厚を厚くすることができて、デバイス設計の自由度が向上する。
＜窒化物半導体基板の製造方法＞
本発明の窒化物半導体基板は、下記工程（１）～（３）、及び必要に応じて下記工程（２’）を含む本発明の窒化物半導体基板の製造方法によって製造することができる。
工程（１）
工程（１）は、表面と裏面を有するシリコン単結晶基板を準備する工程である。本工程で準備するシリコン単結晶基板としては特に限定はされないが、例えば上述のような、寄生容量の小さい、抵抗率が１００Ωｃｍ以上で、酸素濃度７Ｅ＋１７ａｔｏｍｓ／ｃｍ３以下のシリコン単結晶基板とすることができる。シリコン単結晶は、ＦＺ法、ＣＺ法のいずれにより製造されたものであってもよいが、ＦＺ法がより好ましい。
工程（２）
工程（２）は、シリコン単結晶基板の少なくとも表面と裏面に、ＲＴＡ法により炭素を注入して、炭素濃度が５Ｅ＋１６ａｔｏｍｓ／ｃｍ３以上である炭素拡散層を形成する工程である。
本工程におけるＲＴＡ処理の条件は、シリコン単結晶基板の表面及び裏面に炭素注入が可能であれば特に制限はない。ＲＴＡ処理における雰囲気は、例えば、炭化水素ガスとＡｒを含む混合雰囲気とすることができる。また、ＲＴＡ処理の温度及び時間は、例えば、１１００℃以上シリコン融点以下の温度で、１０秒以上１５０秒以下とすることができる。
工程（２’）
工程（２）と工程（３）の間に、（２’）炭素拡散層が形成されたシリコン単結晶基板の表面上に、９００℃以下の温度でトリメチルアルミニウム（ＴＭＡ）を用いて、Ａｌ層を形成する工程を行ってもよい。Ａｌ層の厚さは、例えば１～５ｎｍとすることができる。
本工程では、シリコン単結晶基板の表面上にＡｌ層を形成するために、炉内を高温にした状態で、Ａｌ原料としてトリメチルアルミニウムを導入して、所望の膜厚になるように流量、時間を調整する。キャリアガスとしては特に限定はないが、例えば水素を使用することができる。
工程（３）
工程（３）は、炭素拡散層が形成されたシリコン単結晶基板の表面上に、気相成長により窒化ガリウムを含む窒化物半導体薄膜を成長させる工程である。
本工程では、熱ＣＶＤ法、ＭＯＶＰＥ法、ＭＢＥ法、真空蒸着法、スパッタリング法などの気相成長で、窒化ガリウムを含む窒化物半導体薄膜からなるデバイス層を作製する。薄膜は、例えばＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ、ＡｌＳｃＮなどの窒化物、ＩＩＩ－Ｖ族半導体を用いることができる。膜厚は例えば１～１０μｍで、デバイスに合わせて設計することができる。
エピタキシャル成長の際、Ａｌ源としてＴＭＡｌ、Ｇａ源としてＴＭＧａ、Ｎ源としてＮＨ３を用いることができる。また、キャリアガスはＮ２およびＨ２、ないしはそのいずれかとし、プロセス温度は９００～１３５０℃程度とすることができる。
本工程では、シリコン単結晶基板に応力がかかるが、シリコン単結晶基板の表面には上述のような炭素拡散層が形成されているため、シリコン単結晶基板の転位の進展を防止して、塑性変形を防ぐことができる。したがって本発明では、反りの小さい窒化物半導体基板を製造することができる。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
抵抗率が１００Ωｃｍ以上で酸素が添加されていないＦＺ法によるシリコン単結晶基板を準備した。
上記のシリコン単結晶基板にＲＴＡ法による熱処理で、表面と裏面に炭素を注入した。熱処理条件は、ＣＨ４とＡｒの雰囲気で１２５０℃・１０ｓｅｃ熱処理を行い、シリコン単結晶基板の表層に炭素濃度５Ｅ＋１６ａｔｏｍｓ／ｃｍ３の炭素拡散層を１μｍ形成した。
表層の炭素濃度を高めたシリコン単結晶基板にＭＯＶＰＥ法で窒化物半導体薄膜のエピタキシャル成長を行った。成長温度は、１０００～１２００℃で、総膜厚２．８μｍの窒化物半導体のエピタキシャル層を成長させた。より具体的な製造方法を以下に示す。
［１］反応炉への導入
シリコン単結晶基板をＭＯＶＰＥ装置の反応炉内に導入した後、窒素ガスで炉内を満たして炉内のガスを排気した。
［２］基板表面を炉内でクリーニングする工程
基板を反応炉内で加熱して、基板の表面のクリーニングを行った。クリーニングを行う温度は１０５０℃、炉内圧力は５０ｍｂａｒとし、炉内には、水素、窒素、アンモニアなどからなる混合ガスを供給した状態で１０分間クリーニングを行った。
［３］Ａｌ層形成工程
次に基板上にＡｌ層を形成するために、炉内を高温にした状態で、Ａｌ原料としてトリメチルアルミニウムを導入して２ｎｍの膜厚になるように流量、時間を調整した。キャリアガスは、水素を使用した。
［４］エピタキシャル層を成長する工程
次に、炉内圧力は５０ｍｂａｒ、基板温度１１２０℃で窒化物半導体薄膜のエピタキシャル成長を行った。Ａｌ源としてはトリメチルアルミニウム（ＴＭＡｌ）、Ｇａ源としてはトリメチルガリウム（ＴＭＧａ）、Ｎ源としてはアンモニア（ＮＨ３）を用いた。最初にＴＭＡｌの流量を標準状態で０．２４Ｌ／ｍｉｎ（２４０ｓｃｃｍ）、ＮＨ３の流量は２．０Ｌ／ｍｉｎ（２０００ｓｃｃｍ）でＡｌＮの成長を行った。ＴＭＡｌ、ＴＭＧａ、ＮＨ３のキャリアガスは水素を使用した。同様にして、ＴＭＡｌ、ＴＭＧａとＮＨ３の流量と成長温度、成長時間を設定して、緩衝層と窒化ガリウム層を成長した。
このようにしてＧａＮエピタキシャル基板を作製することにより、サーマルドナーが発生しづらい高抵抗低酸素シリコン単結晶基板で、高品質なＧａＮエピタキシャル基板を得ることができた。エピタキシャル成長中の曲率（Ｃｕｒｖａｔｕｒｅ（ｋｍ－１）の変化を図４に示す。シリコン単結晶基板に炭素濃度が５Ｅ＋１６ａｔｏｍｓ／ｃｍ３以上の炭素拡散層を設けておくことで、成長中に基板が塑性変形しないことが分かった。また成長後の反り量は４１μｍと後述する比較例１に比べて１／５程度であった。
（実施例２）
シリコン単結晶基板のＲＴＡ法による熱処理において、熱処理条件をＣＨ４とＡｒの雰囲気で１２５０℃・３０ｓｅｃとした以外は、実施例１と同様にして窒化物半導体基板を製造した。このとき炭素拡散層の炭素濃度は８Ｅ＋１６ａｔｏｍｓ／ｃｍ３であった。成長後の反り量は３９μｍであり、塑性変形を抑制できていることが分かる。
（実施例３）
シリコン単結晶基板のＲＴＡ法による熱処理において、熱処理条件をＣＨ４とＡｒの雰囲気で１３００℃・１０ｓｅｃとした以外は、実施例１と同様にして窒化物半導体基板を製造した。このとき炭素拡散層の炭素濃度は２Ｅ＋１７ａｔｏｍｓ／ｃｍ３であった。成長後の反り量は３５μｍであり、塑性変形を抑制できていることが分かる。
（比較例１）
実施例１のＲＴＡ法による表層へ炭素注入する工程を行わないことを除き、実施例１と同じ条件でＧａＮエピタキシャル層の成長を行った。図４から分かるように成長中に基板が塑性変形していた。成長後の反り量は、２１３μｍであった。
（比較例２）
シリコン単結晶基板のＲＴＡ法による熱処理において、熱処理条件をＣＨ４とＡｒの雰囲気で１２２５℃・１０ｓｅｃとした以外は、実施例１と同様にして窒化物半導体基板を製造した。このとき炭素拡散層の炭素濃度は２Ｅ＋１６ａｔｏｍｓ／ｃｍ３であった。成長後の反り量は１９２μｍであり、炭素拡散層の炭素濃度が低い場合には塑性変形を抑制できないことが確認された。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…シリコン単結晶基板、 １ａ…表面、 １ｂ…裏面、 １１…バルク部、
１２…炭素拡散層、 ２…Ａｌ層、 ３…窒化物半導体薄膜、 ３１…窒化ガリウム、
３２…電子供給層、 １００…窒化物半導体基板。

Claims (10)

  1. 表面と裏面を有するシリコン単結晶基板の表面上に窒化物半導体薄膜が形成されたものである窒化物半導体基板であって、
    前記シリコン単結晶基板は、少なくとも前記表面と前記裏面に、炭素が注入されて前記シリコン単結晶基板のバルク部に比べて炭素濃度が高くなった炭素拡散層を有し、かつ、前記炭素拡散層の炭素濃度が５Ｅ＋１６ａｔｏｍｓ／ｃｍ３以上であることを特徴とする窒化物半導体基板。
  2. 前記シリコン単結晶基板は、抵抗率が１００Ωｃｍ以上、かつ、酸素濃度が７Ｅ＋１７ａｔｏｍｓ／ｃｍ３以下のものであることを特徴とする請求項１に記載の窒化物半導体基板。
  3. 前記炭素拡散層の厚さが１μｍ以上であることを特徴とする請求項１又は請求項２に記載の窒化物半導体基板。
  4. 前記シリコン単結晶基板の前記表面と前記窒化物半導体薄膜との間に、Ａｌ層を有するものであることを特徴とする請求項１から請求項３のいずれか一項に記載の窒化物半導体基板。
  5. 前記Ａｌ層の厚さが１～５ｎｍであることを特徴とする請求項４に記載の窒化物半導体基板。
  6. 表面と裏面を有するシリコン単結晶基板の表面上に窒化物半導体薄膜が形成されたものである窒化物半導体基板の製造方法であって、
    （１）表面と裏面を有するシリコン単結晶基板を準備する工程、
    （２）前記シリコン単結晶基板の少なくとも前記表面と前記裏面に、ＲＴＡ法により炭素を注入して、炭素濃度が５Ｅ＋１６ａｔｏｍｓ／ｃｍ３以上である炭素拡散層を形成する工程、及び
    （３）前記炭素拡散層が形成されたシリコン単結晶基板の表面上に、気相成長により窒化ガリウムを含む窒化物半導体薄膜を成長させる工程
    を含むことを特徴とする窒化物半導体基板の製造方法。
  7. 前記工程（１）において、準備する前記シリコン単結晶基板を、抵抗率が１００Ωｃｍ以上、かつ、酸素濃度が７Ｅ＋１７ａｔｏｍｓ／ｃｍ３以下のものとすることを特徴とする請求項６に記載の窒化物半導体基板の製造方法。
  8. 前記工程（２）において、前記炭素拡散層の厚さを１μｍ以上とすることを特徴とする請求項６又は請求項７に記載の窒化物半導体基板の製造方法。
  9. 前記工程（２）と前記工程（３）の間に、（２’）前記炭素拡散層が形成されたシリコン単結晶基板の前記表面上に、９００℃以下の温度でトリメチルアルミニウム（ＴＭＡ）を用いて、Ａｌ層を形成する工程を行うことを特徴とする請求項６から請求項８のいずれか一項に記載の窒化物半導体基板の製造方法。
  10. 前記工程（２’）において、前記Ａｌ層の厚さを１～５ｎｍとすることを特徴とする請求項９に記載の窒化物半導体基板の製造方法。
JP2022000653A 2022-01-05 2022-01-05 窒化物半導体基板及びその製造方法 Active JP7616088B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2022000653A JP7616088B2 (ja) 2022-01-05 2022-01-05 窒化物半導体基板及びその製造方法
US18/720,973 US20250059675A1 (en) 2022-01-05 2022-12-12 Nitride semiconductor substrate and method for producing same
EP22918777.8A EP4462465A1 (en) 2022-01-05 2022-12-12 Nitride semiconductor substrate and method for producing same
PCT/JP2022/045748 WO2023132191A1 (ja) 2022-01-05 2022-12-12 窒化物半導体基板及びその製造方法
CN202280086901.XA CN118476011A (zh) 2022-01-05 2022-12-12 氮化物半导体基板及其制造方法
TW111148441A TW202338172A (zh) 2022-01-05 2022-12-16 氮化物半導體基板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022000653A JP7616088B2 (ja) 2022-01-05 2022-01-05 窒化物半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2023100164A JP2023100164A (ja) 2023-07-18
JP7616088B2 true JP7616088B2 (ja) 2025-01-17

Family

ID=87073507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022000653A Active JP7616088B2 (ja) 2022-01-05 2022-01-05 窒化物半導体基板及びその製造方法

Country Status (6)

Country Link
US (1) US20250059675A1 (ja)
EP (1) EP4462465A1 (ja)
JP (1) JP7616088B2 (ja)
CN (1) CN118476011A (ja)
TW (1) TW202338172A (ja)
WO (1) WO2023132191A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222402A (ja) 2005-02-14 2006-08-24 Toshiba Ceramics Co Ltd 窒化ガリウム系化合物半導体および製造方法
JP2011134983A (ja) 2009-12-25 2011-07-07 Siltronic Ag シリコン半導体基板の製造方法
JP2012151401A (ja) 2011-01-21 2012-08-09 Sumco Corp 半導体基板及びその製造方法
JP2020150243A (ja) 2019-03-13 2020-09-17 彰一 高見澤 窒化物半導体基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316745B2 (en) 2002-07-17 2008-01-08 Sumco Corporation High-resistance silicon wafer and process for producing the same
JP5159858B2 (ja) 2010-09-08 2013-03-13 コバレントマテリアル株式会社 窒化ガリウム系化合物半導体基板とその製造方法
JP7207204B2 (ja) 2019-07-02 2023-01-18 信越半導体株式会社 炭素ドープシリコン単結晶ウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222402A (ja) 2005-02-14 2006-08-24 Toshiba Ceramics Co Ltd 窒化ガリウム系化合物半導体および製造方法
JP2011134983A (ja) 2009-12-25 2011-07-07 Siltronic Ag シリコン半導体基板の製造方法
JP2012151401A (ja) 2011-01-21 2012-08-09 Sumco Corp 半導体基板及びその製造方法
JP2020150243A (ja) 2019-03-13 2020-09-17 彰一 高見澤 窒化物半導体基板

Also Published As

Publication number Publication date
JP2023100164A (ja) 2023-07-18
US20250059675A1 (en) 2025-02-20
TW202338172A (zh) 2023-10-01
WO2023132191A1 (ja) 2023-07-13
EP4462465A1 (en) 2024-11-13
CN118476011A (zh) 2024-08-09

Similar Documents

Publication Publication Date Title
US9147734B2 (en) High quality GaN high-voltage HFETs on silicon
WO2020184091A1 (ja) 窒化物半導体基板及びその製造方法
JP6933265B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
EP4299802A1 (en) Nitride semiconductor substrate and manufacturing method therefor
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
US20230290835A1 (en) Nitride semiconductor wafer and method for producing nitride semiconductor wafer
JP7142184B2 (ja) 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
JP7616088B2 (ja) 窒化物半導体基板及びその製造方法
CN115398042B (zh) 气相生长用的单晶硅基板、气相生长基板以及这些基板的制造方法
JP2005183524A (ja) エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法
JP7619349B2 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
US20240371628A1 (en) Method for manufacturing nitride semiconductor substrate
CN118116805A (zh) 一种hemt外延结构及其制备方法
TW202432915A (zh) 氮化物半導體磊晶晶圓的製造方法及氮化物半導體磊晶晶圓用複合基板
JP2009239315A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法
JPH01215012A (ja) 半導体結晶層の構造およびその形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241216

R150 Certificate of patent or registration of utility model

Ref document number: 7616088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150