[go: up one dir, main page]

JP7614869B2 - 不揮発性メモリ回路、半導体装置及び不揮発性メモリの読出し方法 - Google Patents

不揮発性メモリ回路、半導体装置及び不揮発性メモリの読出し方法 Download PDF

Info

Publication number
JP7614869B2
JP7614869B2 JP2021018403A JP2021018403A JP7614869B2 JP 7614869 B2 JP7614869 B2 JP 7614869B2 JP 2021018403 A JP2021018403 A JP 2021018403A JP 2021018403 A JP2021018403 A JP 2021018403A JP 7614869 B2 JP7614869 B2 JP 7614869B2
Authority
JP
Japan
Prior art keywords
value
data
memory
unit
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021018403A
Other languages
English (en)
Other versions
JP2022121190A (ja
Inventor
拓也 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2021018403A priority Critical patent/JP7614869B2/ja
Priority to US17/592,044 priority patent/US20220254406A1/en
Priority to CN202210118220.9A priority patent/CN114913905A/zh
Publication of JP2022121190A publication Critical patent/JP2022121190A/ja
Application granted granted Critical
Publication of JP7614869B2 publication Critical patent/JP7614869B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/06—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using diode elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

本発明は、不揮発性メモリ回路、半導体装置及び不揮発性メモリの読出し方法に関する。
ツェナーザップ素子は、例えば特許文献１に記載のように、Ｎ半導体層の表面層にＰウェル領域を形成し、当該Ｐウェル領域内にＰアノード領域とＮカソード領域を形成し、これらのＰアノード領域及びＮカソード領域にそれぞれアノード電極及びカソード電極を接続した構成からなるザップダイオードに、降伏電圧以上の逆バイアス電圧を印加することによりＰＮ接合を破壊して、アノード電極とカソード電極との間を短絡して抵抗とするものである。
このツェナーザップ素子を１ビット分の記憶ユニットに用いた不揮発性メモリ回路の技術として、例えば特許文献２がある。特許文献２には、ツェナーザップ素子を用いた不揮発性メモリ回路の大容量化に伴う面積の増大及び読出し時間の増大を回避する技術が開示されている。
特開２００３－２０４０６９号公報 特開２０１３－２２２４７４号公報
ツェナーザップ素子を用いた不揮発性メモリ回路では、データの読出し時に、ツェナーザップ素子を流れる電流値が閾値以上か否かによって、データの二値（“０”又は“１”）のいずれであるかが判定される。しかし、既存のツェナーザップ素子を用いた不揮発性メモリ回路は、レーザリペア工程によって閾値が設定されていたが、閾値を設定する抵抗の値にバラつきがあり、期待通りの閾値を設定できない場合があった。
本発明は、上記の点に鑑みてなされたものであり、レーザリペア工程を用いずに読み出し時の判定に用いられる閾値を調整することが可能な、不揮発性メモリ回路、半導体装置及び不揮発性メモリの読出し方法を提供することを目的とする。
本発明の第１態様に係る不揮発性メモリ回路は、外部からの電圧の印加により物理的に状態が変化する素子を夫々備えることで値を記憶する複数の記憶素子部からなる第１の記憶部と、前記素子を夫々備えることで値を記憶する複数の記憶素子部からなる第２の記憶部と、前記第１の記憶部からの読出し時に、前記複数の記憶素子部からの電流値と閾値との比較により各前記記憶素子部が記憶する値を判定するディテクターと、前記ディテクターへ閾値として所定の電流値の電流を供給する判定回路と、を備え、前記第１の記憶部の前記複数の記憶素子部の入力端は、前記複数の記憶素子部へデータを書き込む際の電圧を供給する書込み用電源または前記複数の記憶素子部からデータを読み出す際の電圧を供給する読出し用電源に接続されるように共通接続され、前記第１の記憶部の前記複数の記憶素子部の出力端は、前記複数の記憶素子部からの電流値により各前記記憶素子部が記憶する値を判定するディテクターの入力端に共通接続され、前記第１の記憶部からの読出し時に、前記複数の記憶素子部の各々に含まれる前記入力端に、前記読出し用電源の電圧が供給されてから所定期間経過した時点で、前記複数の記憶素子部の各々を選択する選択指示信号が順次入力されることで、選択された前記複数の記憶素子部の前記出力端が前記ディテクターの入力端に接続され、前記ディテクターによる判定に用いられる前記閾値を設定するデータが、前記第２の記憶部に記憶される。
本発明の第２態様に係る不揮発性メモリ回路は、第１の態様の不揮発性メモリ回路であって、前記第２の記憶部は、前記データとして、前記ディテクターへ閾値として所定の電流値の電流を流すための抵抗を選択するための選択値と、該選択値の検査のための検査値と、を記憶する。
本発明の第３態様に係る不揮発性メモリ回路は、第１の態様の不揮発性メモリ回路であって、前記素子を夫々備えることで値を記憶する複数の記憶素子部からなる第３の記憶部をさらに備え、前記第２の記憶部は、前記データとして、前記ディテクターへ閾値として所定の電流値の電流を流すための抵抗を選択するための選択値を記憶し、前記第３の記憶部は、前記選択値を反転した反転値を記憶する。
本発明の第４態様に係る不揮発性メモリ回路は、第３の態様の不揮発性メモリ回路であって、前記ディテクターは、前記反転値を用いて前記選択値を判定する。
本発明の第５態様に係る不揮発性メモリ回路は、第１の態様から第４の態様のいずれかの不揮発性メモリ回路であって、前記記憶素子部は、ツェナーザップ素子、及びデータ読出し時に前記ツェナーザップ素子のアノードを出力端に接続するスイッチ部を含む。
本発明の第６態様に係る半導体装置は、第１態様から第５態様のいずれかの不揮発性メモリ回路と、前記不揮発性メモリ回路を用いてデータの書込み及び読出しの何れか一方又は双方を行なう中央処理装置と、を備える。
本発明の第７態様に係る不揮発性メモリの読出し方法は、外部からの電圧の印加により物理的に状態が変化する素子の夫々の入力端に読出し用電源を供給し、前記素子の１つを含む第１の記憶素子部を選択して該素子に記憶された情報に基づくデータを出力して記憶された情報を読み出し、前記第１の記憶素子部とは異なる前記素子の１つを含む第２の記憶素子部を選択して、該素子に記憶された情報に基づくデータを出力し、前記第２の記憶素子部から出力されたデータに基づいて閾値を設定し、設定された前記閾値に基づいて、前記第１の記憶素子部から出力されたデータの値を判定する。
本発明によれば、閾値を設定するためのデータを素子に記憶させることで、レーザリペア工程を用いずに読み出し時の判定に用いられる閾値を調整することが可能となる。そして、本発明によれば、抵抗の値にバラつきが大きい場合でも、閾値を調整することで不揮発性メモリ回路の歩留まり損を無くすことが可能となる。
本発明の第１実施形態に係る不揮発性メモリ回路の回路構成例を示す図である。 第２の記憶部のユニットセルの具体例を示す図である。 判定用リファレンス供給回路の回路構成例を示す図である。 第１実施形態に係る不揮発性メモリ回路のアドレスマップの割り振り例を示す図である。 第１実施形態に係る不揮発性メモリ回路におけるＴＲＭデータの書き込み方法の例を示すフローチャートである。 第１実施形態に係る不揮発性メモリ回路におけるＴＲＭデータ書き込み後の、ユーザデータ読出し方法の例を示すフローチャートである。 本発明の第２実施形態に係る不揮発性メモリ回路の回路構成例を示す図である。 第３の記憶部のユニットセルの具体例を示す図である。 第２実施形態に係る不揮発性メモリ回路のアドレスマップの割り振り例を示す図である。 第２実施形態に係る不揮発性メモリ回路におけるＴＲＭデータの書き込み方法の例を示すフローチャートである。 第２実施形態に係る不揮発性メモリ回路におけるＴＲＭデータ書き込み後の、ユーザデータ読出し方法の例を示すフローチャートである。 従来の不揮発性メモリ回路の回路構成を示す図である。 第１の記憶部のユニットセルの具体例を示す図である。 判定用リファレンス供給回路の回路構成例を示す図である。 従来の不揮発性メモリ回路におけるトリミング抵抗方式でのトリミングテーブルの設定方法の例を示すフローチャートである。 第１実施形態及び第２実施形態に係る不揮発性メモリ回路を用いた半導体装置の構成例を示す図である。
以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。また、図面の寸法比率は、説明の都合上誇張されており、実際の比率とは異なる場合がある。
以下の説明では、ツェナーザップ素子を用いた記憶回路のことを「ＺａｐＦｕｓｅ」とも呼ぶ。
（既存技術）
本発明の実施形態の一例の説明に入る前に、実施形態の前提となる既存技術の説明を行う。
図１２は、従来の不揮発性メモリ回路の回路構成を示す図である。
図１２に示した不揮発性メモリ回路９は、書込み用電源供給回路４０、読出し用電源供給回路５０、書込み用電源供給回路４０からのデータ書込み用の電圧または読出し用電源供給回路５０からのデータ読出し用の電圧を選択的に供給するための電源線（以下、ノード０ともいう）１１、電源線１１と、図示していない接地レベルに接続された基準電源線との間に各々並列に接続された、１ビットのデータを記憶するｎ＋１（ｎは１以上の整数）個の記憶素子部としてのユニットセル１２－０～１２－ｎ、外部に設けられた制御部から入力される各信号（ｄｂ，ｒｄｂ，ｓｅｌｂ０～ｓｅｌｂｎ）を各ユニットセル１２－０～１２－ｎに入力する信号線１３、１４、１５－０～１５－ｎ、データの読出し時にユニットセル１２－０～１２－ｎからの出力電流が出力線（以下、ノード１ともいう）１６を介して入力されるディテクター６０、及びディテクター６０に判定用のリファレンス電流を供給する判定用リファレンス供給回路７０を備えている。電源線１１、ユニットセル１２－０～１２－ｎ、信号線１３、１４、１５－０～１５－ｎ、及び出力線１６で第１の記憶部１０が構成される。
図１２における不揮発性メモリ回路９に設けられた記憶素子部としての各ユニットセル１２－０～１２－ｎは同一の構成であるので、図１３において、１つのユニットセルについて説明する。
ユニットセルの各々は、ノード０（電源線１１）にカソードが接続されるツェナーザップ素子ＺＡＰ０、ツェナーザップ素子ＺＡＰ０のアノードに接続されて、データ書込み時にツェナーザップ素子ＺＡＰ０を接地レベルの基準電位ＶＳＳの基準電源線に接続するＮＭＯＳトランジスタからなるトランジスタＮＭＯＳ０、及び、ツェナーザップ素子ＺＡＰ０のアノードに接続されて、データ読み出し時にツェナーザップ素子ＺＡＰ０をノード１（出力線１６）に接続するＮＭＯＳトランジスタからなるトランジスタＮＭＯＳ１を備えている。さらに、図１３に示した構成において、ユニットセルは、データの書込み動作と読み出し動作に応じてトランジスタＮＭＯＳ０とトランジスタＮＭＯＳ１を制御するＮＯＲ回路ＮＯＲ０と、ＮＯＲ回路ＮＯＲ１と、を備えている。
１ビットの記憶素子部としてのユニットセルは、１つのツェナーザップ素子、２つのツェナーザップ素子選択トランジスタ、及び、２つのＮＯＲゲートを備えている。
図１３における信号ｄｂは書込み指示信号であり、信号ｓｅｌｂｋはｋ番目（０≦ｋ≦ｎ）のユニットセルを選択するための選択指示信号であり、信号ｒｄｂは読出し指示信号である。各指示信号は、不揮発性メモリ回路９の外部から、図１２に示す信号線１３、信号線１５－ｋ、信号線１４を介して、ＮＯＲ回路ＮＯＲ０及びＮＯＲ回路ＮＯＲ１の各々の端子に入力される。また、トランジスタＮＭＯＳ０及びトランジスタＮＭＯＳ１はＮチャネルＭＯＳトランジスタであり、基準電位ＶＳＳは接地レベル（グランド）である。
ツェナーザップ素子ＺＡＰ０は、カソードが電源線（ノード０）に、アノードがトランジスタＮＭＯＳ０及びトランジスタＮＭＯＳ１の各々のドレインに、共通に接続されている。
トランジスタＮＭＯＳ０のゲートは、ＮＯＲ回路ＮＯＲ０の出力端子と接続され、ソースは基準電源線１８を介して基準電位ＶＳＳ（接地レベル）に接続されている。トランジスタＮＭＯＳ１のゲートは、ＮＯＲ回路ＮＯＲ１の出力端子と接続され、ソースは出力線（ノード１）１６と接続されている。
ＮＯＲ回路ＮＯＲ０の一方の入力端子には信号ｄｂが入力され、他方の入力端子はＮＯＲ回路ＮＯＲ１の一方の入力端子と共通に接続され、信号ｓｅｌｂｋが入力される。また、ＮＯＲ回路ＮＯＲ１の他方の入力端子には信号ｒｄｂが入力される。
ツェナーザップ素子ＺＡＰ０は、書込み前はダイオードとして動作するためカソードからアノードへ電流を流さず、書込み後はショートするため、カソードからアノードへ電流を流す。ツェナーザップ素子ＺＡＰ０からのデータの読出し時には、電源電圧よりも低い読出し用の電圧（以降、ＩＶＣともいう）をカソードに印加して、ツェナーザップ素子ＺＡＰｋに流れた電流を検出してデータを読出す。また、ツェナーザップ素子ＺＡＰ０のデータの書込み時には、電源電圧よりも高い書込み用の電圧（以降、ＨＶともいう）をカソードに印加してツェナー破壊させることでデータを書込む。
信号ｓｅｌｂｋは、ｋ番目のツェナーザップ素子ＺＡＰ０を選択する際に接地レベル（以降、Ｌともいう）となり、非選択時に電源電圧レベル（以降、Ｈともいう）となる。信号ｄｂは、ツェナーザップ素子ＺＡＰ０の書込み時にＬとなり、それ以外の時にＨとなる。信号ｒｄｂは、ツェナーザップ素子ＺＡＰ０の読出し時にＬとなり、それ以外の時にＨとなる。
ノード０（電源線１１）は、読出し時にＩＶＣとなり、書込み時にＨＶとなり、読出し時及び書込み時以外で接地レベルとなる。ノード１（出力線１６）は、読出し時に０．３Ｖ程度のディテクター６０の入力電圧レベルとなり、読出し時以外で接地レベルとなる。
図１２の不揮発性メモリ回路９は、図１３に示すユニットセルを、電源線１１（ノード０）と出力線１６（ノード１）との間にｎ＋１個並列接続された構成を有する。
書込み用電源供給回路４０は、ツェナーザップ素子の書込み時に外部電源からの書込み用電圧（ＨＶ）を供給する回路である。読出し用電源供給回路５０は、ツェナーザップ素子の読出し時に外部電源からの読出し用電圧（ＩＶＣ）を供給する回路である。ディテクター６０は、ツェナーザップ素子を流れた電流を検出して電圧に変換する回路である。
図１２における信号ｄｂが伝送される信号線１３は、各ユニットセル１２－０～１２－ｎの、図１３に例示するＮＯＲ回路ＮＯＲ０における信号ｄｂが入力される端子へ共通に接続される。また、図１２における信号ｓｅｌｂ０～ｓｅｌｂｎが伝送される信号線１５－０～１５－ｎは、ユニットセル１２－０～１２－ｎの、図１３に例示するＮＯＲ回路ＮＯＲ０とＮＯＲ回路ＮＯＲ１における信号ｓｅｌｂｋが入力される各々の端子に接続される。また、図１２における信号ｒｄｂが伝送される信号線１４は、ユニットセル１２－０～１２－ｎの図１３に例示するＮＯＲ回路ＮＯＲ１における信号ｒｄｂが入力される端子へ共通に接続される。
電源線１１は、図１３に例示するノード０として各ユニットセル１２－０～１２－ｎに共通に接続される。また、出力線１６は、各ユニットセル１２－０～１２－ｎとディテクター６０へ共通に接続される。
図１４は、判定用リファレンス供給回路７０の回路構成例を示す図である。判定用リファレンス供給回路７０は、電力供給部７１、又はリファレンス電流外部印加供給回路７５から、リファレンス電流をディテクター６０に供給する。電力供給部７１は、ＰＭＯＳトランジスタ７２、ＮＭＯＳトランジスタ７３、トリミング抵抗Ｒ０～Ｒｎ、ＮＭＯＳトランジスタ７４－０～７４－ｎからなる。
図１４のｒｄｂにＬが入力されると、ＰＭＯＳトランジスタ７２がオンになり、ノード２に読み出し用電源供給回路５０のノード０と同様のＩＶＣの電位が供給され、トリミング抵抗Ｒ０～Ｒｎを流れた電流がディテクター６０へ供給される。この電流値よりも、各ユニットセル１２－０～１２－ｎから出力される電流のほうが小さい場合、ディテクター６０でデータが“０”と判定され、大きい場合、ディテクター６０でデータが“１”と判定される。
ウエハ時は、電力供給部７１から電流をディテクター６０に供給するトリミング抵抗方式と、リファレンス電流外部印加供給回路７５から電流をディテクター６０に供給するリファレンス電流外部印加方式のいずれも使用可能ある。しかし、製造後はリファレンス電流外部印加供給回路７５からの出力がピンとして出ないので、ユーザ動作及びテスト時のどちらも、トリミング抵抗方式でデータの判定が行われる。トリミング抵抗方式の抵抗値は、ｔｒｍ＜０＞～＜ｎ＞までトリミングテーブルがあり、テストモード時はｔｒｍ＜０＞～＜ｎ＞が選択して使えるようになっている。ｔｒｍ＜０＞～＜ｎ＞のいずれかが選択されることで、対応するＮＭＯＳトランジスタ７４－０～７４－ｎのいずれかがオンとなり、電力供給部７１における抵抗値が決まる。対して、ユーザ動作の初期値はヒューズで設定したトリミングテーブルが使われる構成になっている。
図１５は、不揮発性メモリ回路９におけるトリミング抵抗方式でのトリミングテーブルの設定方法の例を示すフローチャートである。
まず、トリミングテーブルにｔｒｍ＜０＞～＜ｎ＞の中から決め打ちの値ｔｒｍ＜ｍ＞（ｍは０からｎの間の整数）が選択され、ｔｒｍ＜ｍ＞がリペアデータに記録される（ステップＳ９０１）。続いて、ステップＳ９０１で選択された決め打ちの値ｔｒｍ＜ｍ＞で、レーザリペア工程でヒューズが選択される。そして、ＺａｐＦｕｓｅに書き込まれた後の“０”又は“１”の判定のための閾値を設定するための抵抗を選択するトリミングテーブルが決定される（ステップＳ９０２）。
しかし、上記の方法ではＺａｐＦｕｓｅの読み出し時のデータを判定するための閾値（判定閾値）をヒューズで設定するため、レーザリペア工程が必要である。また、書き込み後のＺａｐＦｕｓｅの抵抗値は、同じウエハ内の同じチップ内のものでもバラつきがあり、ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）評価時の決め打ちの判定閾値では期待通りにデータが“１”であると判定できず、製造後のファイナルテストで歩留まりが低下してしまっていた。また、データが“０”であると判定する場合も同様に、ウエハプロセスのバラつきにより、抵抗値が書き込み前から低いＺａｐＦｕｓｅがあった場合、書き込み前に先落としが行われてしまうことで歩留まり損も発生していた。
以下においては、レーザリペア工程を省略し、精度よくデータを判定できる不揮発性メモリ回路の具体例を説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係る不揮発性メモリ回路１の回路構成例を示す図である。
図１に示した不揮発性メモリ回路１は、書込み用電源供給回路４０、読出し用電源供給回路５０、書込み用電源供給回路４０からのデータ書込み用の電圧または読出し用電源供給回路５０からのデータ読出し用の電圧を選択的に供給するための電源線（以下、ノード０ともいう）１１、電源線１１と、図示していない接地レベルに接続された基準電源線との間に各々並列に接続された、１ビットのデータを記憶するｎ＋１（ｎは１以上の整数）個の記憶素子部としてのユニットセル１２－１～１２－ｎ、外部に設けられた制御部から入力される各信号（ｄｂ，ｒｄｂ，ｓｅｌｂ０～ｓｅｌｂｎ）を各ユニットセル１２－０～１２－ｎに入力する信号線１３、１４、１５－０～１５－ｎ、データの読出し時にユニットセル１２－０～１２－ｎからの出力電流が出力線（以下、ノード１ともいう）１６を介して入力されるディテクター６０、反転素子ＩＮＶ０、ＮＭＯＳトランジスタＮＭＯＳ３、及びディテクター６０に判定用のリファレンス電流を供給する判定用リファレンス供給回路７０を備えている。電源線１１、ユニットセル１２－０～１２－ｎ、信号線１３、１４、１５－０～１５－ｎ、出力線１６、反転素子ＩＮＶ０及びＮＭＯＳトランジスタＮＭＯＳ３で第１の記憶部１０が構成される。第１の記憶部１０は、ユーザデータ書き込み用ＺａｐＦｕｓｅ回路である。
また、図１に示した不揮発性メモリ回路１は、電源線２１、電源線２１と、図示していない接地レベルに接続された基準電源線との間に各々並列に接続された、１ビットのデータを記憶するｎ＋１（ｎは１以上の整数）個の記憶素子部としてのユニットセル２２－０～２２－ｎ、外部に設けられた制御部から入力される各信号（ｔｒｍｄｂ，ｔｒｍｒｄｂ，ｔｒｍｓｅｌｂ０～ｔｒｍｓｅｌｂｎ）を各ユニットセル２２－０～２２－ｎに入力する信号線２３、２４、２５－０～２５－ｎ、データの読出し時にユニットセル２２－０～２２－ｎからの出力電流がディテクター６０に供給される出力線（以下、ノード３ともいう）２６、反転素子ＩＮＶ２、及びＮＭＯＳトランジスタＮＭＯＳ５を備えている。電源線２１、ユニットセル２２－０～２２－ｎ、信号線２３、２４、２５－０～２５－ｎ、出力線２６、反転素子ＩＮＶ２及びＮＭＯＳトランジスタＮＭＯＳ５で第２の記憶部２０が構成される。第２の記憶部２０は、ＴＲＭデータ書き込み用ＺａｐＦｕｓｅ回路である。ＴＲＭデータは、ディテクター６０へのリファレンス電流を設定するためのデータである。
図１に示した不揮発性メモリ回路１は、ディテクター６０と判定用リファレンス供給回路７０との間にＮＭＯＳトランジスタＮＭＯＳ４が接続されている。ＮＭＯＳトランジスタＮＭＯＳ４のゲートには反転素子ＩＮＶ１が接続され、信号ｒｄｂの状態に応じてＮＭＯＳトランジスタＮＭＯＳ４のオンとオフとが切り替わる。
ユニットセル１２－０～１２－ｎは、既存技術として説明した図１３の構成と同等であるため、説明を省略する。図１３において、ｄｂとして各ユニットセルに入力される信号は、ｔｒｍｄｂとなり、ｒｄｂとして各ユニットセルに入力される信号は、ｔｒｍｒｄｂとなり、ｓｅｌｂｋとして各ユニットセルに入力される信号は、ｔｒｍｓｅｌｂｋとなる。ユニットセル２２－０～２２－ｎに対する書き込み及びユニットセル２２－０～２２－ｎからの読出し動作は、図１３を用いた説明におけるｄｂ、ｒｄｂ、ｓｅｌｂｋを、それぞれｔｒｍｄｂ、ｔｒｍｒｄｂ、ｔｒｍｓｅｌｂｋに置き換えることで説明が可能である。
図２は、第２の記憶部２０のユニットセルの具体例を示す図である。第２の記憶部２０のユニットセルの各々は、ノード０（電源線２１）にカソードが接続されるツェナーザップ素子ＺＡＰ１、ツェナーザップ素子ＺＡＰ１のアノードに接続されて、データ書込み時にツェナーザップ素子ＺＡＰ１を接地レベルの基準電位ＶＳＳの基準電源線に接続するＮＭＯＳトランジスタからなるトランジスタＮＭＯＳ７、及び、ツェナーザップ素子ＺＡＰ１のアノードに接続されて、データ読み出し時にツェナーザップ素子ＺＡＰ１をノード３（出力線２６）に接続するＮＭＯＳトランジスタからなるトランジスタＮＭＯＳ８を備えている。トランジスタＮＭＯＳ８はスイッチ部の一例である。さらに、図２に示した構成においては、データの書込み動作と読み出し動作に応じてトランジスタＮＭＯＳ７とトランジスタＮＭＯＳ８を制御するＮＯＲ回路ＮＯＲ２とＮＯＲ回路ＮＯＲ３とを備えている。
ツェナーザップ素子ＺＡＰ１の読み出し動作を説明する。
まず、図１の端子ｄｂ、ｒｄｂ、ｓｅｌｂ０～ｎ、ｔｒｍｄｂ、ｔｒｍｒｄｂ、ｔｒｍｓｅｌｂ０～ｎにそれぞれＨの信号が入力され、ノード０及びノード１は接地レベルとする。読み出し動作の前には、図１及び図２のｓｅｌｂ、ｄｂ、ｒｄｂ、ｔｒｍｓｅｌｂ、ｔｒｍｄｂ、ｔｒｍｒｄｂは全てＨのため，ＮＯＲ回路ＮＯＲ０、ＮＯＲ１、ＮＯＲ２、ＮＯＲ３、ＮＯＲ４は全てＬを出力し、トランジスタＮＭＯＳ５、ＮＭＯＳ６、ＮＭＯＳ７、ＮＭＯＳ８は全てＯＦＦとなる。
ツェナーザップ素子ＺＡＰ１の読み出し時には、図１のｔｒｍｒｄｂにＬが入力される。ｔｒｍｒｄｂにＬが入力されると、読み出し用電源供給回路５０からノード０にＩＶＣの電位が供給され、ディテクター６０からノード３に０．３Ｖ程度の電位が供給される。この状態で、ユニットセル２２－０を読み出す場合、図１のｔｒｍｓｅｌｂ０がＬとなる。ユニットセル２２－０では、図２のｔｒｍｓｅｌｂがＬ、ｔｒｍｄｂはＨ、ｔｒｍｒｄｂはＬのため、ＮＯＲ回路ＮＯＲ２はＬを出力し、ＮＯＲ回路ＮＯＲ３はＨを出力する。ＮＯＲ回路ＮＯＲ２がＬを出力し、ＮＯＲ回路ＮＯＲ３がＨを出力するため、トランジスタＮＭＯＳ７はＯＦＦ、トランジスタＮＭＯＳ８はＯＮとなる。ツェナーザップ素子ＺＡＰ１が未書き込み（データ“０”）の場合、ツェナーザップ素子ＺＡＰ１の抵抗によりノード０からノード３へ電流は流れないが、ツェナーザップ素子ＺＡＰ１が書き込み済み（データ“１”）の場合、ノード０からノード３へ電流が流れる。この時点において、図１のｔｒｍｒｄｂがＬの為、ＩＮＶ２はＨを出力する。ＩＮＶ２がＨのため、ＮＭＯＳ５はＯＮとなる。ｔｒｍｒｄｂのＬ入力により、ツェナーザップ素子ＺＡＰ１を通ってディテクター６０へ電流が流れる。
反転素子ＩＮＶ０、ＩＮＶ１には、信号ｒｄｂが供給される。信号ｒｄｂは、図１２及び図１３の信号ｒｄｂと同じ機能を持つ信号であり、第１の記憶部１０からのデータの読み出し時にＬとなる信号である。
反転素子ＩＮＶ２には、信号ｔｒｍｒｄｂが供給される。信号ｔｒｍｒｄｂは、第２の記憶部２０からのデータの読み出し時にＬとなる信号である。
図３は、判定用リファレンス供給回路７０の回路構成例を示す図である。判定用リファレンス供給回路７０は、電力供給部７１、又はリファレンス電流外部印加供給回路７５から、リファレンス電流をディテクター６０に供給する。電力供給部７１は、ＰＭＯＳトランジスタ７２、ＮＭＯＳトランジスタ７３、トリミング抵抗Ｒ０～Ｒｎ、ＮＭＯＳトランジスタ７４－０～７４－ｎからなる。
判定用リファレンス供給回路７０の構成は図１４に示したものと同等であるが、ＮＭＯＳトランジスタ７４－０～７４－ｎのゲートは、第１の記憶部１０及び第２の記憶部２０の記憶領域に対応するアドレスマップの所定のアドレスからの信号が供給されるように接続されている。本実施形態では、上記所定のアドレスはアドレス１６、１７としているが、アドレスは係る例に限定されるものでは無い。
図４は、ウエハ時のＣＰ（Ｃｈｉｐ Ｐｒｏｂｉｎｇ）テストと、製造後のファイナルテストとでそれぞれ書き込みが行われる不揮発性メモリ回路１のアドレスマップの割り振り例を示す図である。
アドレス１６、１７の２バイトは、従来技術ではヒューズに設定していた判定閾値のトリミングテーブルを書き込む領域である。トリミングテーブルのデータはＴＲＭデータ＋ＣＲＣ値で構成される。ＮＭＯＳトランジスタ７４－０～７４－ｎの中のどれをオンとするか、すなわち、ノード２からの電流がどのトリミング抵抗Ｒ０～Ｒｎを通ってディテクター６０に供給されるかを決定するためのデータが、アドレス１６、１７の２バイトに書き込まれる。
なお、アドレス０～１５の１６バイトはユーザ動作時の第１の記憶部１０から読み出されたデータの“０”又は“１”を判定する閾値のトリミング抵抗のテーブルを決めるためのテスト用領域で、ＣＰテストで書き込まれる。アドレス１８～６３の４６バイトはユーザ動作で使用するための情報が書き込まれる領域であり、ファイナルテストでデータが書き込まれる。
図５は、不揮発性メモリ回路１におけるＴＲＭデータの書き込み方法の例を示すフローチャートである。
まず、不揮発性メモリ回路１のＣＰ工程で、ＺａｐＦｕｓｅのＣＰ用の１６バイトのデータの書き込みが行われる（ステップＳ１０１）。
ステップＳ１０１に続いて、書き込まれた１６バイトのＺａｐＦｕｓｅの抵抗値は決め打ちの抵抗値より低いかどうかが判定される（ステップＳ１０２）。
ＺａｐＦｕｓｅの抵抗値が決め打ちの抵抗値より低い場合は（ステップＳ１０２；Ｙｅｓ）、続いて、ｔｒｍ＜０＞～＜ｎ＞までのトリミングテーブルの中から、ＴＲＭデータとして決め打ちのｔｒｍ＜ｍ＞が選択される（ステップＳ１０３）。
一方、ＺａｐＦｕｓｅの抵抗値が決め打ちの抵抗値以上の場合は（ステップＳ１０２；Ｎｏ）、続いて、ｔｒｍ＜０＞～＜ｎ＞までのトリミングテーブルの中から、ＴＲＭデータとして適切なｔｒｍ＜ｍ＞が選択される（ステップＳ１０４）。
ステップＳ１０３、又はステップＳ１０４に続いて、ＴＲＭデータを基にＣＲＣ値が生成される（ステップＳ１０５）。ＣＲＣ値の生成は、図１には図示されない外部に設けられた制御部で行われる。
ＣＲＣ値が生成されると、ＺａｐＦｕｓｅのアドレス１６、１７に、ＴＲＭデータ及びＣＲＣ値が書き込まれる（ステップＳ１０６）。
本実施形態に係る不揮発性メモリ回路１は、判定閾値のトリミングテーブルを、ＴＥＧ評価時に決め打ちで選択していたトリミングテーブルから、適切なトリミングテーブルにチップ毎に個別に選択できる。
図６は、不揮発性メモリ回路１におけるＴＲＭデータ書き込み後の、ユーザデータ読出し方法の例を示すフローチャートである。
まず、ＺａｐＦｕｓｅのアドレス１６，１７に書き込まれたＴＲＭデータ及びＣＲＣ値が読み出される（ステップＳ１１１）。
ＴＲＭデータ及びＣＲＣ値が読み出されると、続いて、読み出されたＴＲＭデータから演算したＣＲＣ値と、読み出されたＣＲＣ値とが一致するかどうかが判定される（ステップＳ１１２）。当該判定処理は、図１には図示されない外部に設けられた制御部で行われる。
ステップＳ１１２の判定の結果、読み出されたＴＲＭデータから演算したＣＲＣ値と、読み出されたＣＲＣ値とが一致していれば（ステップＳ１１２；Ｙｅｓ）、続いて、読み出されたＴＲＭデータに基づきトリミングテーブルが選択される（ステップＳ１１３）。トリミングテーブルが選択されると、続いて、選択されたトリミングテーブルに基づいて設定されたトリミング抵抗を用いた、ＦＴ領域のＺａｐＦｕｓｅに書き込まれたデータの読み出しが行われる（ステップＳ１１４）。
一方、ステップＳ１１２の判定の結果、読み出されたＴＲＭデータから演算したＣＲＣ値と、読み出されたＣＲＣ値とが一致していなければ（ステップＳ１１２；Ｎｏ）、続いて、アドレス１６、１７のみを対象としたデータ判定の閾値のソフトトリミングの実施により、ＴＲＭデータ及びＣＲＣ値が読み出される（ステップＳ１１５）。
ステップＳ１１５に続いて、読み出されたＴＲＭデータから演算したＣＲＣ値と、読み出されたＣＲＣ値とが一致するかどうかが判定される（ステップＳ１１６）。当該判定処理は、図１には図示されない外部に設けられた制御部で行われる。
ステップＳ１１６の判定の結果、読み出されたＴＲＭデータから演算したＣＲＣ値と、読み出されたＣＲＣ値とが一致していれば（ステップＳ１１６；Ｙｅｓ）、選択されたトリミングテーブルに基づいて設定されたトリミング抵抗を用いた、ＦＴ領域のＺａｐＦｕｓｅに書き込まれたデータの読み出しが行われる（ステップＳ１１４）。一方、ステップＳ１１６の判定の結果、読み出されたＴＲＭデータから演算したＣＲＣ値と、読み出されたＣＲＣ値とが一致していなければ（ステップＳ１１６；Ｎｏ）、ステップＳ１１５のソフトトリミングの実施に戻る。
以上のように第１実施形態に係る不揮発性メモリ回路は、ＣＰ工程で試し書きしたＺａｐＦｕｓｅの抵抗値を基にトリミングテーブルを選択し、ＺａｐＦｕｓｅにＴＲＭデータ及びＣＲＣ値が書き込まれる。第１実施形態に係る不揮発性メモリ回路は、レーザリペア工程を削除し、書き込み後のＺａｐＦｕｓｅの抵抗値が高いチップの場合であっても、ＺａｐＦｕｓｅに書き込まれたデータのユーザ動作での読み出し結果を向上させることができる。
（第２実施形態）
図７は、本発明の第２実施形態に係る不揮発性メモリ回路２の回路構成例を示す図である。
図７に示した不揮発性メモリ回路２は、図１に示した不揮発性メモリ回路１に、第３の記憶部３０が追加された構成を有する。
図７に示した不揮発性メモリ回路２における第３の記憶部３０は、電源線３１、電源線３１と、図示していない接地レベルに接続された基準電源線との間に各々並列に接続された、１ビットのデータを記憶するｎ＋１（ｎは１以上の整数）個の記憶素子部としてのユニットセル３２－０～３２－ｎ、外部に設けられた制御部から入力される各信号（ｔｒｍｄｂ，ｔｒｍｒｒｄｂ，ｔｒｍｓｅｌｂ０～ｔｒｍｓｅｌｂｎ）を各ユニットセル３２－０～３２－ｎに入力する信号線３３、３４、３５－０～３５－ｎ、データの読出し時にユニットセル３２－０～３２－ｎからの出力電流がディテクター６０に供給される出力線（以下、ノード４ともいう）３６、反転素子ＩＮＶ３、及びＮＭＯＳトランジスタＮＭＯＳ６を備えている。第３の記憶部３０は、ＴＲＭデータの反転値の書き込み用のＺａｐＦｕｓｅ回路である。
ユニットセル１２－０～１２－ｎは、既存技術として説明した図１３の構成と同等であるため、説明を省略する。また、ユニットセル２２－０～２２－ｎは、第１実施形態と同等であるため、説明を省略する。図１３において、ｄｂとして各ユニットセルに入力される信号は、ｔｒｍｄｂとなり、ｒｄｂとして各ユニットセルに入力される信号は、ｔｒｍｒｄｂとなり、ｓｅｌｂｋとして各ユニットセルに入力される信号は、ｔｒｍｓｅｌｂｋとなる。ユニットセル２２－０～２２－ｎ、ユニットセル３２－０～３２－ｎに対する書き込み及びユニットセル２２－０～２２－ｎ、ユニットセル３２－０～３２－ｎからの読出し動作は、図１３を用いた説明におけるｄｂ、ｒｄｂ、ｓｅｌｂｋを、それぞれｔｒｍｄｂ、ｔｒｍｒｄｂ、ｔｒｍｓｅｌｂｋに置き換えることで説明が可能である。
図８は、第３の記憶部３０のユニットセルの具体例を示す図である。第３の記憶部３０のユニットセルの各々は、ノード０（電源線３１）にカソードが接続されるツェナーザップ素子ＺＡＰ２、ツェナーザップ素子ＺＡＰ２のアノードに接続されて、データ書込み時にツェナーザップ素子ＺＡＰ２を接地レベルの基準電位ＶＳＳの基準電源線に接続するＮＭＯＳトランジスタからなるトランジスタＮＭＯＳ９、及び、ツェナーザップ素子ＺＡＰ２のアノードに接続されて、データ読み出し時にツェナーザップ素子ＺＡＰ２をノード４（出力線３６）に接続するＮＭＯＳトランジスタからなるトランジスタＮＭＯＳ１０を備えている。トランジスタＮＭＯＳ１０はスイッチ部の一例である。さらに、図８に示した構成においては、データの書込み動作と読み出し動作に応じてトランジスタＮＭＯＳ９とトランジスタＮＭＯＳ１０とを制御するＡＮＤ回路ＡＮＤ０とＮＯＲ回路ＮＯＲ４とを備えている。
ツェナーザップ素子ＺＡＰ２の読み出し動作を説明する。
まず、図７の端子ｄｂ、ｒｄｂ、ｓｅｌｂ０～ｎ、ｔｒｍｄｂ、ｔｒｍｒｄｂ、ｔｒｍｓｅｌｂ０～ｎにそれぞれＨの信号が入力され、ノード０及びノード１は接地レベルとする。読み出し動作の前には、図７及び図２のｓｅｌｂ、ｄｂ、ｒｄｂ、ｔｒｍｓｅｌｂ、ｔｒｍｄｂ、ｔｒｍｒｄｂは全てＨのため，ＮＯＲ回路ＮＯＲ０、ＮＯＲ１、ＮＯＲ２、ＮＯＲ３、ＮＯＲ４は全てＬを出力し、トランジスタＮＭＯＳ５、ＮＭＯＳ６、ＮＭＯＳ７、ＮＭＯＳ８は全てＯＦＦとなる。
ツェナーザップ素子ＺＡＰ１からの電流に基づいて“０”又は“１”を判定するための判定電流は第３の記憶部３０から供給される。図７のｔｒｍｓｅｌｂ０がＬなので、ユニットセル３２－０において、図８のｔｒｍｓｅｌｂがＬ、ｔｒｍｄｂはＨ、ｔｒｍｒｄｂはＬのため、ＡＮＤ回路ＡＮＤ０はＬを出力、ＮＯＲ回路ＮＯＲ４はＨを出力する。ＡＮＤ回路ＡＮＤ０がＬを出力、ＮＯＲ回路ＮＯＲ４がＨを出力するため、トランジスタＮＭＯＳ９はＯＦＦ、トランジスタＮＭＯＳ１０はＯＮとなる。ユニットセル２２－０のツェナーザップ素子ＺＡＰ１にＴＲＭデータが書かれる時、ユニットセル３２－０には、当該ＴＲＭデータの反転値が書かれる。ユニットセル２２－０のツェナーザップ素子ＺＡＰ１が未書き込み（データ“０”）の場合、ユニットセル３２－０のツェナーザップ素子ＺＡＰ２は書き込み済み（データ“１”）となる。ユニットセル２２－０のツェナーザップ素子ＺＡＰ１が書き込み済み（データ“１”）の場合、ユニットセル３２－０のツェナーザップ素子ＺＡＰ２は未書き込み（データ“０”）である。
ツェナーザップ素子ＺＡＰ１が未書き込みの場合は、ツェナーザップ素子ＺＡＰ１の抵抗値が高く、電流はほぼ流れない。ツェナーザップ素子ＺＡＰ１が書き込み済みの場合はＺａｐＦｕｓｅの抵抗値が未書き込みの場合に比べ低くなっており、電流は流れる。以上の特性から、ツェナーザップ素子ＺＡＰ１が書き込み済みの場合、ツェナーザップ素子ＺＡＰ１を通ってディテクター６０に電流は流れるが、その判定電流であるツェナーザップ素子ＺＡＰ２は未書き込みなので、ノード０からツェナーザップ素子ＺＡＰ２を通る電流はディテクター６０にほぼ流れない。従って、第２の記憶部２０及び第３の記憶部３０からの電流値に基づいて、ディテクター６０においてデータ“１”が判定される。ツェナーザップ素子ＺＡＰ１がデータ“０”の場合も同様に、第２の記憶部２０及び第３の記憶部３０からの電流値に基づいて、ディテクター６０においてデータ“０”が判定される。
図８に示したユニットセルは、図２に示したユニットセルと異なり、データ書込み時にツェナーザップ素子ＺＡＰ２を接地レベルの基準電位ＶＳＳの基準電源線に接続するＮＭＯＳ９のゲートに、ＡＮＤ回路ＡＮＤ０が接続されている。
反転素子ＩＮＶ３には、信号ｔｒｍｒｄｂが供給される。信号ｔｒｍｒｄｂは、第２の記憶部２０及び第３の記憶部３０からのデータの読み出し時にＬとなる信号である。
図９は、ウエハ時のＣＰテストと、製造後のファイナルテストとでそれぞれ書き込みが行われる不揮発性メモリ回路２のアドレスマップの割り振り例を示す図である。
アドレス１６の１バイトは、従来技術でヒューズに設定していた判定閾値のＴＲＭデータを書き込むための領域である。アドレス１７の１バイトは、アドレス１６に書き込むＴＲＭデータを期待通りに読み出すためのＴＲＭデータの判定を期待通りに行うために、ＴＲＭデータの反転値を書き込むための領域である。
なお、アドレス０～１５の１６バイトはユーザ動作時の第１の記憶部１０から読み出されたデータの“０”又は“１”を判定する閾値のトリミング抵抗のテーブルを決めるためのテスト用領域で、ＣＰテストで書き込まれる。アドレス１８～６３の４６バイトはユーザ動作で使用するための情報が書き込まれる領域であり、ファイナルテストでデータが書き込まれる。
図１０は、不揮発性メモリ回路２におけるＴＲＭデータの書き込み方法の例を示すフローチャートである。
まず、不揮発性メモリ回路２のＣＰ工程で、ＺａｐＦｕｓｅのＣＰ用の１６バイトのデータの書き込みが行われる（ステップＳ２０１）。ここで書き込まれるデータは全て１である。
ステップＳ２０１に続いて、書き込まれた１６バイトのＺａｐＦｕｓｅの抵抗値は決め打ちの抵抗値より低いかどうかが判定される（ステップＳ２０２）。
ＺａｐＦｕｓｅの抵抗値が決め打ちの抵抗値より低い場合は（ステップＳ２０２；Ｙｅｓ）、続いて、ｔｒｍ＜０＞～＜ｎ＞までのトリミングテーブルの中から、ＴＲＭデータとして決め打ちのｔｒｍ＜ｍ＞が選択される（ステップＳ２０３）。
一方、ＺａｐＦｕｓｅの抵抗値が決め打ちの抵抗値以上の場合は（ステップＳ２０２；Ｎｏ）、続いて、ｔｒｍ＜０＞～＜ｎ＞までのトリミングテーブルの中から、ＴＲＭデータとして適切なｔｒｍ＜ｎ＞が選択される（ステップＳ２０４）。
ステップＳ２０３、又はステップＳ２０４に続いて、ＺａｐＦｕｓｅのアドレス１６にＴＲＭデータが、アドレス１７にＴＲＭデータの反転値が書き込まれる（ステップＳ２０５）。
本実施形態に係る不揮発性メモリ回路２は、判定閾値のトリミングテーブルを、ＴＥＧ評価時に決め打ちで選択していたトリミングテーブルから、適切なトリミングテーブルにチップ毎に個別に選択できる。
図１１は、不揮発性メモリ回路２におけるＴＲＭデータ書き込み後の、ユーザデータ読出し方法の例を示すフローチャートである。
まず、ＺａｐＦｕｓｅのアドレス１６に書き込まれたＴＲＭデータが読み出される（ステップＳ２１１）。
ステップＳ２１１に続いて、ステップＳ２１１で読み出されたＴＲＭデータ及び反転値に基づきトリミングテーブルが選択される（ステップＳ２１２）。
ステップＳ２１２に続いて、選択されたトリミングテーブルに基づいて設定されたトリミング抵抗を用いた、ＦＴ（Ｆｉｎａｌ Ｔｅｓｔ）領域のＺａｐＦｕｓｅに書き込まれたデータの読み出しが行われる（ステップＳ２１３）。
以上のように第２実施形態に係る不揮発性メモリ回路は、ＣＰ工程で試し書きしたＺａｐＦｕｓｅの抵抗値を基にトリミングテーブルを選択し、ＺａｐＦｕｓｅにＴＲＭデータ及びＴＲＭデータの反転値が書き込まれる。第２実施形態に係る不揮発性メモリ回路は、レーザリペア工程を削除し、書き込み後のＺａｐＦｕｓｅの抵抗値が高いチップの場合であっても、ＺａｐＦｕｓｅに書き込まれたデータのユーザ動作での読み出し結果を向上させることができる。
第２実施形態に係る不揮発性メモリ回路は、ＺａｐＦｕｓｅに書き込まれたＴＲＭデータの読み出し判定に、読み出しデータの反転値のＺａｐＦｕｓｅの抵抗値を用いるので、第１実施形態に係る不揮発性メモリ回路のようにソフトトリミングを行うこと無く、期待通りのトリミングテーブルのデータを読むことが可能である。従って、第２実施形態に係る不揮発性メモリ回路は、ユーザ動作でのＺａｐＦｕｓｅに書き込まれたデータの読み出し結果をより向上させることができる。
ＮＯＲ回路ＮＯＲ０及びＮＯＲ回路ＮＯＲ１を含む論理回路は、ユニットセルを選択する信号ｓｅｌｂｋに基づき書込み時には、対応するトランジスタＮＭＯＳ０をオンさせるように動作し、読出し時には、対応するトランジスタＮＭＯＳ１をオンさせるように動作するものであれば、当構成に限定されない。
また、上記実施形態ではツェナーザップ素子を用いた不揮発性メモリ回路を示したが、外部からの電圧の印加により物理的に状態が変化する素子を備えた不揮発性メモリ回路であればツェナーザップ素子に限定されるものでは無い。すなわち、本発明は、外部からの電圧の印加等により物理的に状態が変化することで値を書き込むことができる不揮発性メモリ回路に同様に適用することができる。
次に、このような不揮発性メモリ回路１、２を用いた半導体装置に関して、図１６を用いて説明する。
図１６に示した半導体装置８０は、ＣＰＵ８１、ＲＡＭ８２、上記実施形態に係る不揮発性メモリ回路であるＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）８３、タイマー（図中、「ＴＩＭＥＲ」と記載）８４、シリアルインターフェース（図中、「ＳＥＲＩＡＬ ＩＦ」と記載）８５、パラレルインターフェース（図中、「ＰＡＲＡＬＬＥＬ ＩＦ」と記載）８６、ＡＤコンバータ（図中、「Ａ／Ｄ」と記載）８７、及びＤＡコンバータ（図中、「Ｄ／Ａ」と記載）８８が、ＢＵＳ８９を介して接続されている。
例えば、ＲＡＭ８２は１０２４バイト、ＰＲＯＭ８３は６０Ｋバイト等の容量からなる。ＣＰＵ８１（中央処理装置）は、シリアルインターフェース８５、またはパラレルインターフェース８６を介して接続された外部装置からの制御信号に基づき、ＰＲＯＭ８３に対してプログラム等の書込み及びデータの読出しを行なう。
このような半導体装置８０は、例えば、自動車制御用の各種コントロール基板、製造装置の各種コントロール基板、携帯電話、ゲーム機等の各種電子機器に設けられる。
１、２ 不揮発性メモリ回路
１０ 第１の記憶部
１１ 電源線
１３、１４、１５－０～１５－ｎ 信号線
１６ 出力線
１８ 基準電源線
２０ 第２の記憶部
２１ 電源線
２３、２４、２５－０～２５－ｎ 信号線
２６ 出力線
３０ 第３の記憶部
３１ 電源線
３３、３４、３５－０～３５－ｎ 信号線
３６ 出力線
ＺＡＰ０、ＺＡＰ１、ＺＡＰ２ ツェナーザップ素子

Claims (7)

  1. 外部からの電圧の印加により物理的に状態が変化する素子を夫々備えることで値を記憶する複数の記憶素子部からなる第１の記憶部と、
    前記素子を夫々備えることで値を記憶する複数の記憶素子部からなる第２の記憶部と、
    前記第１の記憶部からの読出し時に、前記複数の記憶素子部からの電流値と閾値との比較により各前記記憶素子部が記憶する値を判定するディテクターと、
    前記ディテクターへ閾値として所定の電流値の電流を供給する判定回路と、
    を備え、
    前記第１の記憶部の前記複数の記憶素子部の入力端は、前記複数の記憶素子部へデータを書き込む際の電圧を供給する書込み用電源または前記複数の記憶素子部からデータを読み出す際の電圧を供給する読出し用電源に接続されるように共通接続され、
    前記第１の記憶部の前記複数の記憶素子部の出力端は、前記複数の記憶素子部からの電流値により各前記記憶素子部が記憶する値を判定するディテクターの入力端に共通接続され、
    前記第１の記憶部からの読出し時に、前記複数の記憶素子部の各々に含まれる前記入力端に、前記読出し用電源の電圧が供給されてから所定期間経過した時点で、前記複数の記憶素子部の各々を選択する選択指示信号が順次入力されることで、選択された前記複数の記憶素子部の前記出力端が前記ディテクターの入力端に接続され、
    前記ディテクターによる判定に用いられる前記閾値を設定するデータが、前記第２の記憶部に記憶される、不揮発性メモリ回路。
  2. 前記第２の記憶部は、前記データとして、前記ディテクターへ閾値として所定の電流値の電流を流すための抵抗を選択するための選択値と、該選択値の検査のための検査値と、を記憶する、請求項１に記載の不揮発性メモリ回路。
  3. 前記素子を夫々備えることで値を記憶する複数の記憶素子部からなる第３の記憶部をさらに備え、
    前記第２の記憶部は、前記データとして、前記ディテクターへ閾値として所定の電流値の電流を流すための抵抗を選択するための選択値を記憶し、
    前記第３の記憶部は、前記選択値を反転した反転値を記憶する、請求項１に記載の不揮発性メモリ回路。
  4. 前記ディテクターは、前記反転値を用いて前記選択値を判定する、請求項３に記載の不揮発性メモリ回路。
  5. 前記記憶素子部は、ツェナーザップ素子、及びデータ読出し時に前記ツェナーザップ素子のアノードを出力端に接続するスイッチ部を含む、請求項１から請求項４のいずれか１項に記載の不揮発性メモリ回路。
  6. 請求項１から請求項５のいずれか１項に記載の不揮発性メモリ回路と、
    前記不揮発性メモリ回路を用いてデータの書込み及び読出しの何れか一方又は双方を行なう中央処理装置と、
    を備える半導体装置。
  7. 外部からの電圧の印加により物理的に状態が変化する素子の夫々の入力端に読出し用電源を供給し、
    前記素子の１つを含む第１の記憶素子部を選択して該素子に記憶された情報に基づくデータを出力して記憶された情報を読み出し、
    前記第１の記憶素子部とは異なる前記素子の１つを含む第２の記憶素子部を選択して、該素子に記憶された情報に基づくデータを出力し、
    前記第２の記憶素子部から出力されたデータに基づいて閾値を設定し、
    設定された前記閾値に基づいて、前記第１の記憶素子部から出力されたデータの値を判定する、
    不揮発性メモリの読出し方法。
JP2021018403A 2021-02-08 2021-02-08 不揮発性メモリ回路、半導体装置及び不揮発性メモリの読出し方法 Active JP7614869B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021018403A JP7614869B2 (ja) 2021-02-08 2021-02-08 不揮発性メモリ回路、半導体装置及び不揮発性メモリの読出し方法
US17/592,044 US20220254406A1 (en) 2021-02-08 2022-02-03 Non-volatile memory circuit, semiconductor device, and method of reading non-volatile memory
CN202210118220.9A CN114913905A (zh) 2021-02-08 2022-02-08 非易失性存储器电路、半导体装置和非易失性存储器的读出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021018403A JP7614869B2 (ja) 2021-02-08 2021-02-08 不揮発性メモリ回路、半導体装置及び不揮発性メモリの読出し方法

Publications (2)

Publication Number Publication Date
JP2022121190A JP2022121190A (ja) 2022-08-19
JP7614869B2 true JP7614869B2 (ja) 2025-01-16

Family

ID=82703983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021018403A Active JP7614869B2 (ja) 2021-02-08 2021-02-08 不揮発性メモリ回路、半導体装置及び不揮発性メモリの読出し方法

Country Status (3)

Country Link
US (1) US20220254406A1 (ja)
JP (1) JP7614869B2 (ja)
CN (1) CN114913905A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007193933A (ja) 2005-12-19 2007-08-02 Nec Electronics Corp 不揮発性半導体記憶装置及びその動作方法
JP2010009728A (ja) 2008-06-30 2010-01-14 Nec Electronics Corp データ処理装置及びトリミングデータ読み出し方法
JP2010225259A (ja) 2009-02-27 2010-10-07 Renesas Electronics Corp 半導体装置
JP2011210316A (ja) 2010-03-30 2011-10-20 Renesas Electronics Corp 半導体装置及びヒューズ回路の状態判定方法
JP2013222474A (ja) 2012-04-13 2013-10-28 Lapis Semiconductor Co Ltd 不揮発性メモリ回路、半導体装置、及び読出し方法
JP2019046526A (ja) 2017-09-05 2019-03-22 ローム株式会社 不揮発性半導体記憶装置
JP2020166345A (ja) 2019-03-28 2020-10-08 ラピスセミコンダクタ株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398564B2 (ja) * 1997-04-11 2003-04-21 富士通株式会社 半導体装置
JP2000340656A (ja) * 1999-05-28 2000-12-08 Fujitsu Ltd トリミング回路
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007193933A (ja) 2005-12-19 2007-08-02 Nec Electronics Corp 不揮発性半導体記憶装置及びその動作方法
JP2010009728A (ja) 2008-06-30 2010-01-14 Nec Electronics Corp データ処理装置及びトリミングデータ読み出し方法
JP2010225259A (ja) 2009-02-27 2010-10-07 Renesas Electronics Corp 半導体装置
JP2011210316A (ja) 2010-03-30 2011-10-20 Renesas Electronics Corp 半導体装置及びヒューズ回路の状態判定方法
JP2013222474A (ja) 2012-04-13 2013-10-28 Lapis Semiconductor Co Ltd 不揮発性メモリ回路、半導体装置、及び読出し方法
JP2019046526A (ja) 2017-09-05 2019-03-22 ローム株式会社 不揮発性半導体記憶装置
JP2020166345A (ja) 2019-03-28 2020-10-08 ラピスセミコンダクタ株式会社 半導体装置

Also Published As

Publication number Publication date
JP2022121190A (ja) 2022-08-19
CN114913905A (zh) 2022-08-16
US20220254406A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
US7149113B2 (en) Semiconductor integrated circuit device
US4651304A (en) EPROM memory device having a test circuit
US4998223A (en) Programmable semiconductor memory apparatus
KR20000062687A (ko) 퓨즈 검출 회로를 갖는 집적 회로 메모리
US9281076B2 (en) Semiconductor device
JP2008521157A (ja) 静的ランダムアクセスメモリ用のワード線ドライバ回路
US20070278615A1 (en) Resistance-change-type fuse circuit
US20010012216A1 (en) Semiconductor memory device for effecting erasing operation in block unit
KR102520496B1 (ko) 오티피 메모리 장치 및 오피 메모리 장치의 테스트 방법
KR100426909B1 (ko) 반도체 장치
US8193851B2 (en) Fuse circuit of semiconductor device and method for monitoring fuse state thereof
JP5266920B2 (ja) ヒューズ素子読み出し回路
JP2006236511A (ja) 半導体集積回路装置
US8159894B2 (en) One time programmable memory
US8051342B2 (en) Semiconductor memory device
US9159453B2 (en) Memory device and method for measuring resistance of memory cell
JP7614869B2 (ja) 不揮発性メモリ回路、半導体装置及び不揮発性メモリの読出し方法
US9928921B2 (en) Non-volatile memory, semiconductor device and reading method
KR101197555B1 (ko) 마진 읽기를 제공하는 전기적인 퓨즈 회로
US20080062738A1 (en) Storage element and method for operating a storage element
KR102482147B1 (ko) 이퓨즈 otp 메모리
US7859923B2 (en) Semiconductor memory device
US6392940B2 (en) Semiconductor memory circuit
KR100739927B1 (ko) 반도체 메모리 장치의 리페어 입출력 퓨즈 회로
KR20180020364A (ko) 바이어스 전류 생성회로 및 이를 이용한 오티피 메모리 소자 읽기 방법

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20230929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240625

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20241022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241227

R150 Certificate of patent or registration of utility model

Ref document number: 7614869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150