JP7593107B2 - Substrate for semiconductor device, method for manufacturing substrate for semiconductor device, and method for manufacturing wireless communication device - Google Patents
Substrate for semiconductor device, method for manufacturing substrate for semiconductor device, and method for manufacturing wireless communication device Download PDFInfo
- Publication number
- JP7593107B2 JP7593107B2 JP2020547150A JP2020547150A JP7593107B2 JP 7593107 B2 JP7593107 B2 JP 7593107B2 JP 2020547150 A JP2020547150 A JP 2020547150A JP 2020547150 A JP2020547150 A JP 2020547150A JP 7593107 B2 JP7593107 B2 JP 7593107B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- base material
- semiconductor
- resin base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 610
- 239000000758 substrate Substances 0.000 title claims description 505
- 238000000034 method Methods 0.000 title claims description 247
- 238000004519 manufacturing process Methods 0.000 title claims description 118
- 238000004891 communication Methods 0.000 title claims description 77
- 230000003014 reinforcing effect Effects 0.000 claims description 372
- 239000011347 resin Substances 0.000 claims description 357
- 229920005989 resin Polymers 0.000 claims description 357
- 239000000463 material Substances 0.000 claims description 279
- 230000008569 process Effects 0.000 claims description 82
- 238000000576 coating method Methods 0.000 claims description 56
- 230000005669 field effect Effects 0.000 claims description 55
- 230000015572 biosynthetic process Effects 0.000 claims description 48
- 239000011248 coating agent Substances 0.000 claims description 40
- 238000005520 cutting process Methods 0.000 claims description 18
- 238000005096 rolling process Methods 0.000 claims description 18
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000002041 carbon nanotube Substances 0.000 claims description 13
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 12
- 239000002245 particle Substances 0.000 claims description 11
- 238000004544 sputter deposition Methods 0.000 claims description 11
- 238000001771 vacuum deposition Methods 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 236
- 238000013461 design Methods 0.000 description 66
- 239000010408 film Substances 0.000 description 57
- 239000000243 solution Substances 0.000 description 49
- 238000011156 evaluation Methods 0.000 description 44
- 238000010586 diagram Methods 0.000 description 32
- 150000001875 compounds Chemical class 0.000 description 27
- 239000004020 conductor Substances 0.000 description 26
- -1 polypropylene Polymers 0.000 description 23
- 238000012986 modification Methods 0.000 description 21
- 230000004048 modification Effects 0.000 description 21
- 238000007602 hot air drying Methods 0.000 description 18
- 239000000203 mixture Substances 0.000 description 18
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 18
- 229920000547 conjugated polymer Polymers 0.000 description 17
- 238000001035 drying Methods 0.000 description 16
- 239000000047 product Substances 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 14
- 229920000642 polymer Polymers 0.000 description 14
- 238000007639 printing Methods 0.000 description 13
- 238000004804 winding Methods 0.000 description 13
- 229920002799 BoPET Polymers 0.000 description 12
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 12
- 238000005259 measurement Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000002360 preparation method Methods 0.000 description 12
- 238000003786 synthesis reaction Methods 0.000 description 12
- 230000008602 contraction Effects 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 11
- 230000002787 reinforcement Effects 0.000 description 11
- UEEJHVSXFDXPFK-UHFFFAOYSA-N N-dimethylaminoethanol Chemical compound CN(C)CCO UEEJHVSXFDXPFK-UHFFFAOYSA-N 0.000 description 10
- 239000012972 dimethylethanolamine Substances 0.000 description 10
- 238000007650 screen-printing Methods 0.000 description 10
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 239000012299 nitrogen atmosphere Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- 239000003575 carbonaceous material Substances 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000007607 die coating method Methods 0.000 description 7
- 150000002894 organic compounds Chemical class 0.000 description 7
- 229920001296 polysiloxane Polymers 0.000 description 7
- 239000002904 solvent Substances 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 6
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 6
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 6
- 239000002253 acid Substances 0.000 description 6
- 238000005266 casting Methods 0.000 description 6
- 238000007654 immersion Methods 0.000 description 6
- 239000000178 monomer Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- 229910001873 dinitrogen Inorganic materials 0.000 description 5
- 239000006185 dispersion Substances 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 5
- VOZRXNHHFUQHIL-UHFFFAOYSA-N glycidyl methacrylate Chemical compound CC(=C)C(=O)OCC1CO1 VOZRXNHHFUQHIL-UHFFFAOYSA-N 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229920000139 polyethylene terephthalate Polymers 0.000 description 5
- 239000005020 polyethylene terephthalate Substances 0.000 description 5
- 239000002861 polymer material Substances 0.000 description 5
- 238000006116 polymerization reaction Methods 0.000 description 5
- 229910021642 ultra pure water Inorganic materials 0.000 description 5
- 239000012498 ultrapure water Substances 0.000 description 5
- OZAIFHULBGXAKX-UHFFFAOYSA-N 2-(2-cyanopropan-2-yldiazenyl)-2-methylpropanenitrile Chemical compound N#CC(C)(C)N=NC(C)(C)C#N OZAIFHULBGXAKX-UHFFFAOYSA-N 0.000 description 4
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000004734 Polyphenylene sulfide Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000007334 copolymerization reaction Methods 0.000 description 4
- 150000002148 esters Chemical class 0.000 description 4
- 239000011888 foil Substances 0.000 description 4
- 229910021389 graphene Inorganic materials 0.000 description 4
- 239000003999 initiator Substances 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229920000767 polyaniline Polymers 0.000 description 4
- 229920000069 polyphenylene sulfide Polymers 0.000 description 4
- 229920000128 polypyrrole Polymers 0.000 description 4
- 229920000123 polythiophene Polymers 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- RFFLAFLAYFXFSW-UHFFFAOYSA-N 1,2-dichlorobenzene Chemical compound ClC1=CC=CC=C1Cl RFFLAFLAYFXFSW-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 150000001721 carbon Chemical group 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000921 elemental analysis Methods 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000007733 ion plating Methods 0.000 description 3
- 239000003921 oil Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 229910052708 sodium Inorganic materials 0.000 description 3
- 239000011734 sodium Substances 0.000 description 3
- 229910000029 sodium carbonate Inorganic materials 0.000 description 3
- 235000017550 sodium carbonate Nutrition 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- RWNUSVWFHDHRCJ-UHFFFAOYSA-N 1-butoxypropan-2-ol Chemical compound CCCCOCC(C)O RWNUSVWFHDHRCJ-UHFFFAOYSA-N 0.000 description 2
- FPZWZCWUIYYYBU-UHFFFAOYSA-N 2-(2-ethoxyethoxy)ethyl acetate Chemical compound CCOCCOCCOC(C)=O FPZWZCWUIYYYBU-UHFFFAOYSA-N 0.000 description 2
- YEJRWHAVMIAJKC-UHFFFAOYSA-N 4-Butyrolactone Chemical compound O=C1CCCO1 YEJRWHAVMIAJKC-UHFFFAOYSA-N 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 2
- PAYRUJLWNCNPSJ-UHFFFAOYSA-N Aniline Chemical compound NC1=CC=CC=C1 PAYRUJLWNCNPSJ-UHFFFAOYSA-N 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000002033 PVDF binder Substances 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 2
- 239000004962 Polyamide-imide Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 2
- 239000006087 Silane Coupling Agent Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical group C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 238000007259 addition reaction Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- HTZCNXWZYVXIMZ-UHFFFAOYSA-M benzyl(triethyl)azanium;chloride Chemical compound [Cl-].CC[N+](CC)(CC)CC1=CC=CC=C1 HTZCNXWZYVXIMZ-UHFFFAOYSA-M 0.000 description 2
- 230000001588 bifunctional effect Effects 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 238000009835 boiling Methods 0.000 description 2
- 229910052792 caesium Inorganic materials 0.000 description 2
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- OMZSGWSJDCOLKM-UHFFFAOYSA-N copper(II) sulfide Chemical compound [S-2].[Cu+2] OMZSGWSJDCOLKM-UHFFFAOYSA-N 0.000 description 2
- GBRBMTNGQBKBQE-UHFFFAOYSA-L copper;diiodide Chemical compound I[Cu]I GBRBMTNGQBKBQE-UHFFFAOYSA-L 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 239000011630 iodine Substances 0.000 description 2
- 229910052740 iodine Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- NWVVVBRKAWDGAB-UHFFFAOYSA-N p-methoxyphenol Chemical compound COC1=CC=C(O)C=C1 NWVVVBRKAWDGAB-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 239000004014 plasticizer Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000301 poly(3-hexylthiophene-2,5-diyl) polymer Polymers 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 description 2
- 229920002492 poly(sulfone) Polymers 0.000 description 2
- 229920001197 polyacetylene Polymers 0.000 description 2
- 229920002312 polyamide-imide Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229940005642 polystyrene sulfonic acid Drugs 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 239000011591 potassium Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- KCTAWXVAICEBSD-UHFFFAOYSA-N prop-2-enoyloxy prop-2-eneperoxoate Chemical compound C=CC(=O)OOOC(=O)C=C KCTAWXVAICEBSD-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 150000004756 silanes Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000002604 ultrasonography Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- NGQSLSMAEVWNPU-YTEMWHBBSA-N 1,2-bis[(e)-2-phenylethenyl]benzene Chemical class C=1C=CC=CC=1/C=C/C1=CC=CC=C1\C=C\C1=CC=CC=C1 NGQSLSMAEVWNPU-YTEMWHBBSA-N 0.000 description 1
- 125000001140 1,4-phenylene group Chemical group [H]C1=C([H])C([*:2])=C([H])C([H])=C1[*:1] 0.000 description 1
- LIPRQQHINVWJCH-UHFFFAOYSA-N 1-ethoxypropan-2-yl acetate Chemical compound CCOCC(C)OC(C)=O LIPRQQHINVWJCH-UHFFFAOYSA-N 0.000 description 1
- CJAOGUFAAWZWNI-UHFFFAOYSA-N 1-n,1-n,4-n,4-n-tetramethylbenzene-1,4-diamine Chemical compound CN(C)C1=CC=C(N(C)C)C=C1 CJAOGUFAAWZWNI-UHFFFAOYSA-N 0.000 description 1
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- WDQMWEYDKDCEHT-UHFFFAOYSA-N 2-ethylhexyl 2-methylprop-2-enoate Chemical compound CCCCC(CC)COC(=O)C(C)=C WDQMWEYDKDCEHT-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical class C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 description 1
- IMROMDMJAWUWLK-UHFFFAOYSA-N Ethenol Chemical compound OC=C IMROMDMJAWUWLK-UHFFFAOYSA-N 0.000 description 1
- JIGUQPWFLRLWPJ-UHFFFAOYSA-N Ethyl acrylate Chemical compound CCOC(=O)C=C JIGUQPWFLRLWPJ-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XSQUKJJJFZCRTK-UHFFFAOYSA-N Urea Chemical compound NC(N)=O XSQUKJJJFZCRTK-UHFFFAOYSA-N 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- NUSORQHHEXCNQC-UHFFFAOYSA-N [Cu].N1C(C=C2N=C(C=C3NC(=C4)C=C3)C=C2)=CC=C1C=C1C=CC4=N1 Chemical compound [Cu].N1C(C=C2N=C(C=C3NC(=C4)C=C3)C=C2)=CC=C1C=C1C=CC4=N1 NUSORQHHEXCNQC-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 150000004982 aromatic amines Chemical class 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004202 carbamide Substances 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 150000001925 cycloalkenes Chemical class 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- DQYBDCGIPTYXML-UHFFFAOYSA-N ethoxyethane;hydrate Chemical compound O.CCOCC DQYBDCGIPTYXML-UHFFFAOYSA-N 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000000706 filtrate Substances 0.000 description 1
- 229910003472 fullerene Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 150000002390 heteroarenes Chemical class 0.000 description 1
- 125000001072 heteroaryl group Chemical group 0.000 description 1
- ANJPRQPHZGHVQB-UHFFFAOYSA-N hexyl isocyanate Chemical compound CCCCCCN=C=O ANJPRQPHZGHVQB-UHFFFAOYSA-N 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 150000002466 imines Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 125000005395 methacrylic acid group Chemical group 0.000 description 1
- BFXIKLCIZHOAAZ-UHFFFAOYSA-N methyltrimethoxysilane Chemical compound CO[Si](C)(OC)OC BFXIKLCIZHOAAZ-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000002825 nitriles Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 235000005985 organic acids Nutrition 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- PNJWIWWMYCMZRO-UHFFFAOYSA-N pent‐4‐en‐2‐one Natural products CC(=O)CC=C PNJWIWWMYCMZRO-UHFFFAOYSA-N 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920001643 poly(ether ketone) Polymers 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920001088 polycarbazole Polymers 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920000015 polydiacetylene Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000414 polyfuran Polymers 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920012287 polyphenylene sulfone Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 150000004032 porphyrins Chemical class 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 description 1
- 238000010298 pulverizing process Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 150000003219 pyrazolines Chemical class 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000000518 rheometry Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- PJANXHGTPQOBST-UHFFFAOYSA-N stilbene Chemical class C=1C=CC=CC=1C=CC1=CC=CC=C1 PJANXHGTPQOBST-UHFFFAOYSA-N 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 125000004434 sulfur atom Chemical group 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 150000000000 tetracarboxylic acids Chemical class 0.000 description 1
- 238000009210 therapy by ultrasound Methods 0.000 description 1
- 239000002562 thickening agent Substances 0.000 description 1
- 239000013008 thixotropic agent Substances 0.000 description 1
- 150000003609 titanium compounds Chemical class 0.000 description 1
- ZNOCGWVLWPVKAO-UHFFFAOYSA-N trimethoxy(phenyl)silane Chemical compound CO[Si](OC)(OC)C1=CC=CC=C1 ZNOCGWVLWPVKAO-UHFFFAOYSA-N 0.000 description 1
- DQZNLOXENNXVAD-UHFFFAOYSA-N trimethoxy-[2-(7-oxabicyclo[4.1.0]heptan-4-yl)ethyl]silane Chemical compound C1C(CC[Si](OC)(OC)OC)CCC2OC21 DQZNLOXENNXVAD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、半導体装置用基板、半導体装置用基板の製造方法および無線通信装置の製造方法に関する。 The present invention relates to a substrate for a semiconductor device, a method for manufacturing a substrate for a semiconductor device, and a method for manufacturing a wireless communication device.
近年、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）技術を用いた無線通信システムが注目されている。ＲＦＩＤタグは、電界効果型トランジスタ（以下、ＦＥＴという）で構成された回路を有するＩＣチップと、リーダ／ライタとの無線通信を行うためのアンテナとを有する。ＲＦＩＤタグ内に設置されたアンテナが、リーダ／ライタから送信される搬送波を受信し、ＩＣチップ内の駆動回路が動作する。In recent years, wireless communication systems using RFID (Radio Frequency Identification) technology have been attracting attention. An RFID tag has an IC chip with a circuit made of field effect transistors (hereinafter referred to as FETs) and an antenna for wireless communication with a reader/writer. The antenna installed in the RFID tag receives a carrier wave transmitted from the reader/writer, and the driver circuit in the IC chip operates.
ＲＦＩＤタグは、物流管理、商品管理、万引き防止などの様々な用途での利用が期待されており、交通カードなどのＩＣカード、商品タグなど、一部の用途では導入され始めている。今後、あらゆる商品でＲＦＩＤタグが使用されるためには、ＲＦＩＤタグの製造コストの低減が必要である。そのため、ＲＦＩＤ技術の分野においては、塗布・印刷技術を用いてフレキシブル基板上にＲＦＩＤタグの回路やアンテナを製造する方法が提案されている（例えば、特許文献１参照）。RFID tags are expected to be used in a variety of applications, including logistics management, product management, and shoplifting prevention, and are beginning to be introduced in some applications, such as IC cards for transportation cards and product tags. In order for RFID tags to be used in all products in the future, it will be necessary to reduce the manufacturing costs of RFID tags. For this reason, in the field of RFID technology, a method has been proposed in which RFID tag circuits and antennas are manufactured on flexible substrates using coating and printing techniques (see, for example, Patent Document 1).
ＲＦＩＤタグ内の回路を構成するＦＥＴにおいては、特性ばらつき（例えば、駆動電流値のばらつき）が生じると、設計仕様通りの安定した回路動作の実現が困難となる。特に基板として安価なプラスチックフィルムを用いた場合、温度や湿度による基板の伸縮が大きいため、その伸縮に起因して、ＦＥＴを構成する部材のパターンずれが生じてしまう。そのため、ＦＥＴを安定して製造することができず、ＦＥＴの特性ばらつきが大きくなってしまう。 In the FETs that make up the circuits in RFID tags, if there is variation in the characteristics (for example, variation in the drive current value), it becomes difficult to achieve stable circuit operation according to the design specifications. In particular, when an inexpensive plastic film is used as the substrate, the substrate expands and contracts significantly due to temperature and humidity, and this expansion and contraction causes pattern misalignment of the components that make up the FET. As a result, FETs cannot be manufactured stably, and the variation in the FET characteristics becomes large.
上記パターンずれを抑制するための技術として、基板にアライメントマークを設けて当該アライメントマークを検出し、検出されたアライメントマークの位置ずれ量の大きさに基づいて、基板の温度制御や基板の湿度制御をすることで基板の伸縮を制御する方法が検討されている（例えば、特許文献２参照）。また、基板上に形成したゲート電極を、ソース電極およびドレイン電極のパターニングのためのフォトマスクとして利用し、基板の裏面から露光することで、各電極間の位置ずれを抑制する方法が検討されている（例えば、特許文献３参照）。As a technique for suppressing the above-mentioned pattern misalignment, a method has been considered in which alignment marks are provided on a substrate, the alignment marks are detected, and the expansion and contraction of the substrate is controlled by controlling the temperature and humidity of the substrate based on the magnitude of the positional misalignment of the detected alignment marks (see, for example, Patent Document 2). In addition, a method has been considered in which a gate electrode formed on a substrate is used as a photomask for patterning source and drain electrodes, and light is exposed from the back surface of the substrate to suppress the misalignment between the electrodes (see, for example, Patent Document 3).
しかしながら、特許文献２に記載された方法では、個々のＦＥＴの位置ずれを補正することはできても、基板内でのＦＥＴの特性ばらつきを抑制することはできず、また、基板の歪みが不均一（すなわち変形方向や変形量に規則性が無い故に予測困難な歪み）である場合、ＦＥＴの位置ずれを制御することも困難となるという課題があった。また、特許文献３に記載された方法では、個々のＦＥＴにおける電極形成位置のばらつきは抑制できても、基板の伸縮に由来した、ＦＥＴ相互間のばらつきを抑制することができなかった。However, the method described in
また、特許文献２および３のどちらの方法でも、ＦＥＴの位置ずれを補正するといった製造工程による特性ばらつきの抑制は考慮しているが、ＦＥＴ形成後の温度や湿度の変化による基板の伸縮ばらつきや、連続する基板上にＦＥＴを連続形成し、ロール状に巻取られた基板の巻ずれの影響によるＦＥＴ相互間の特性ばらつきの制御については考慮できていない。In addition, while both of the methods in
本発明は、上記課題に着目してなされたものであって、基板上にＦＥＴ等の複数の半導体装置を形成した後においても半導体装置の特性ばらつきを抑制することができる半導体装置用基板、半導体装置用基板の製造方法および無線通信装置の製造方法を提供することを目的とする。The present invention has been made in response to the above-mentioned problems, and aims to provide a substrate for semiconductor device, a manufacturing method for a substrate for semiconductor device, and a manufacturing method for a wireless communication device, which are capable of suppressing the variation in the characteristics of the semiconductor devices even after multiple semiconductor devices such as FETs are formed on the substrate.
上記課題を解決し、目的を達成するために、本発明に係る半導体装置用基板は、樹脂基材と、前記樹脂基材上に備えられた複数の半導体装置と、を有し、前記樹脂基材上に、前記複数の半導体装置を囲うように設けられた補強線を有し、前記補強線が、前記複数の半導体装置に含まれる電極層のうち少なくとも一つを構成する材料と同一の材料によって構成され、前記補強線によって前記複数の半導体装置のうち一つ以上が囲われている領域が、前記樹脂基材上に複数存在する、ことを特徴とする。In order to solve the above problems and achieve the object, the substrate for semiconductor device according to the present invention comprises a resin base material and a plurality of semiconductor devices provided on the resin base material, and has a reinforcing wire provided on the resin base material so as to surround the plurality of semiconductor devices, the reinforcing wire being made of the same material as a material constituting at least one of the electrode layers included in the plurality of semiconductor devices, and there are a plurality of regions on the resin base material in which one or more of the plurality of semiconductor devices are surrounded by the reinforcing wire.
また、本発明に係る半導体装置用基板は、上記の発明において、前記補強線が、前記複数の半導体装置を個別に囲うように設けられている、ことを特徴とする。 In addition, the substrate for semiconductor device according to the present invention is characterized in that, in the above invention, the reinforcing wire is arranged so as to individually surround the multiple semiconductor devices.
また、本発明に係る半導体装置用基板は、上記の発明において、前記補強線の厚みは、前記複数の半導体装置の各々の厚みと同じ、または前記複数の半導体装置の各々の厚みよりも薄い、ことを特徴とする。 In addition, the substrate for semiconductor device according to the present invention is characterized in that, in the above invention, the thickness of the reinforcing wire is the same as the thickness of each of the plurality of semiconductor devices or is thinner than the thickness of each of the plurality of semiconductor devices.
また、本発明に係る半導体装置用基板は、上記の発明において、前記樹脂基材は、長手方向と短手方向とを有し、前記複数の半導体装置は、前記樹脂基材上の長手方向に列をなすように形成され、前記補強線の一部は、前記樹脂基材の長手方向に略連続的に設けられている、ことを特徴とする。 In addition, the substrate for semiconductor device according to the present invention is characterized in that, in the above invention, the resin base material has a longitudinal direction and a lateral direction, the plurality of semiconductor devices are formed in a row in the longitudinal direction on the resin base material, and a portion of the reinforcing wire is arranged approximately continuously in the longitudinal direction of the resin base material.
また、本発明に係る半導体装置用基板は、上記の発明において、前記樹脂基材は、長手方向と短手方向とを有し、前記複数の半導体装置は、前記樹脂基材上の長手方向に列をなすように形成され、前記補強線の一部は、前記複数の半導体装置の列の両外縁部において、前記樹脂基材の長手方向に略連続的に設けられている、ことを特徴とする。In addition, the substrate for semiconductor device according to the present invention is characterized in that, in the above invention, the resin base material has a longitudinal direction and a lateral direction, the plurality of semiconductor devices are formed in a row in the longitudinal direction on the resin base material, and a portion of the reinforcing wire is provided approximately continuously in the longitudinal direction of the resin base material at both outer edge portions of the row of the plurality of semiconductor devices.
また、本発明に係る半導体装置用基板は、上記の発明において、前記複数の半導体装置は、各々、電界効果型トランジスタを備え、前記電界効果型トランジスタは、ソース電極、ドレイン電極およびゲート電極と、前記ソース電極および前記ドレイン電極とそれぞれ接する半導体層と、前記ソース電極、前記ドレイン電極および前記半導体層を前記ゲート電極と絶縁するゲート絶縁層と、を有する、ことを特徴とする。In addition, the substrate for semiconductor device according to the present invention is characterized in that, in the above invention, the plurality of semiconductor devices each include a field effect transistor, and the field effect transistor has a source electrode, a drain electrode, and a gate electrode, a semiconductor layer in contact with the source electrode and the drain electrode, respectively, and a gate insulating layer that insulates the source electrode, the drain electrode, and the semiconductor layer from the gate electrode.
また、本発明に係る半導体装置用基板は、上記の発明において、前記半導体層は、カーボンナノチューブを含有する、ことを特徴とする。 The substrate for a semiconductor device according to the present invention is also characterized in that, in the above invention, the semiconductor layer contains carbon nanotubes.
また、本発明に係る半導体装置用基板は、上記の発明において、前記複数の半導体装置は、各々、電界効果型トランジスタを備え、前記補強線は、前記電界効果型トランジスタに含まれるソース電極、ドレイン電極およびゲート電極のうち、前記樹脂基材に近い側に位置する基材側の電極と同一の材料によって、前記基材側の電極と同一の層に設けられている、ことを特徴とする。 The substrate for semiconductor device according to the present invention is characterized in that, in the above invention, the plurality of semiconductor devices each include a field effect transistor, and the reinforcing wire is provided in the same layer as the substrate side electrode, which is located closer to the resin substrate, and is made of the same material as the substrate side electrode of the source electrode, drain electrode and gate electrode included in the field effect transistor, and which is located closer to the resin substrate.
また、本発明に係る半導体装置用基板は、上記の発明において、前記複数の半導体装置は、各々、ボトムゲート構造を有する電界効果型トランジスタを備え、前記補強線は、前記電界効果型トランジスタに含まれるゲート電極を構成する材料と同一の材料によって、前記ゲート電極と同一の層に設けられている、ことを特徴とする。 In addition, the substrate for semiconductor device according to the present invention is characterized in that, in the above invention, the plurality of semiconductor devices each include a field effect transistor having a bottom gate structure, and the reinforcing wire is made of the same material as the material constituting the gate electrode included in the field effect transistor and is provided in the same layer as the gate electrode.
また、本発明に係る半導体装置用基板は、上記の発明において、複数の前記電界効果型トランジスタの少なくとも一部は、前記電界効果型トランジスタの半導体層に対しゲート絶縁層とは反対側で前記半導体層と接する第２絶縁層を有し、前記樹脂基材上に、前記第２絶縁層を構成する材料と同一の材料によって構成される第２補強線を有する、ことを特徴とする。In addition, the substrate for a semiconductor device according to the present invention is characterized in that, in the above invention, at least a portion of the plurality of field effect transistors have a second insulating layer that contacts the semiconductor layer of the field effect transistor on the side opposite the gate insulating layer, and has a second reinforcing wire on the resin base material that is made of the same material as the material that makes up the second insulating layer.
また、本発明に係る半導体装置用基板は、上記の発明において、前記電界効果型トランジスタのゲート電極および前記補強線は互いに同じ厚みであり、前記厚みは３０ｎｍ以上５００ｎｍ以下である、ことを特徴とする。 In addition, the substrate for a semiconductor device according to the present invention is characterized in that, in the above invention, the gate electrode of the field effect transistor and the reinforcing line have the same thickness, and the thickness is 30 nm or more and 500 nm or less.
また、本発明に係る半導体装置用基板は、上記の発明において、前記電界効果型トランジスタは、トップコンタクト構造を有する電界効果型トランジスタである、ことを特徴とする。 The substrate for a semiconductor device according to the present invention is also characterized in that, in the above invention, the field effect transistor is a field effect transistor having a top contact structure.
また、本発明に係る半導体装置用基板は、上記の発明において、前記複数の半導体装置の各々は無線通信装置である、ことを特徴とする。 The substrate for semiconductor device according to the present invention is also characterized in that, in the above invention, each of the plurality of semiconductor devices is a wireless communication device.
また、本発明に係る半導体装置用基板の製造方法は、上記の発明のいずれか一つに記載の半導体装置用基板の製造方法であって、前記樹脂基材上における、前記複数の半導体装置の構成部材のうちいずれか一つの形成と前記補強線の形成とを同一の工程で行う、ことを特徴とする。 In addition, the manufacturing method of a substrate for a semiconductor device according to the present invention is a manufacturing method of a substrate for a semiconductor device according to any one of the above-mentioned inventions, characterized in that the formation of any one of the constituent members of the plurality of semiconductor devices and the formation of the reinforcing wire on the resin substrate are carried out in the same process.
また、本発明に係る半導体装置用基板の製造方法は、上記の発明において、前記複数の半導体装置および前記補強線の形成は、前記樹脂基材をロール・トゥ・ロール方式で搬送しながら実施される、ことを特徴とする。 In addition, the manufacturing method for a substrate for a semiconductor device according to the present invention is characterized in that, in the above invention, the formation of the multiple semiconductor devices and the reinforcing wires is carried out while transporting the resin base material using a roll-to-roll method.
また、本発明に係る半導体装置用基板の製造方法は、上記の発明において、前記複数の半導体装置の各々に含まれる電極層のうち少なくとも一つの形成と前記補強線の形成とを同一の工程で行う、ことを特徴とする。 In addition, the manufacturing method for a substrate for a semiconductor device according to the present invention is characterized in that, in the above invention, the formation of at least one of the electrode layers included in each of the plurality of semiconductor devices and the formation of the reinforcing wire are performed in the same process.
また、本発明に係る半導体装置用基板の製造方法は、上記の発明において、前記複数の半導体装置は、各々、電界効果型トランジスタを備えるように形成され、前記電界効果型トランジスタに含まれるソース電極、ドレイン電極およびゲート電極のうち、前記樹脂基材に近い側に位置する基材側の電極の形成と、前記補強線の形成とを同一の工程で行う、ことを特徴とする。 In addition, the manufacturing method for a substrate for a semiconductor device according to the present invention is characterized in that, in the above invention, the plurality of semiconductor devices are each formed to include a field effect transistor, and among the source electrode, drain electrode and gate electrode included in the field effect transistor, the formation of the electrode on the substrate side located closer to the resin substrate and the formation of the reinforcing wire are performed in the same process.
また、本発明に係る半導体装置用基板の製造方法は、上記の発明において、前記複数の半導体装置は、各々、ボトムゲート構造を有する電界効果型トランジスタを備えるように形成され、前記電界効果型トランジスタに含まれるゲート電極の形成と前記補強線の形成とを同一の工程で行う、ことを特徴とする。 In addition, the manufacturing method for a substrate for a semiconductor device according to the present invention is characterized in that, in the above invention, the plurality of semiconductor devices are each formed to include a field effect transistor having a bottom gate structure, and the formation of the gate electrode included in the field effect transistor and the formation of the reinforcing line are performed in the same process.
また、本発明に係る半導体装置用基板の製造方法は、上記の発明において、複数の前記電界効果型トランジスタの少なくとも一部は、前記電界効果型トランジスタの半導体層に対しゲート絶縁層とは反対側で前記半導体層と接する第２絶縁層を有するように形成され、前記樹脂基材上における、前記第２絶縁層を構成する材料と同一の材料によって構成される第２補強線の形成と前記第２絶縁層の形成とを同一の工程で行う、ことを特徴とする。 In addition, the manufacturing method for a substrate for a semiconductor device according to the present invention is characterized in that, in the above invention, at least a portion of the field effect transistors are formed to have a second insulating layer that contacts the semiconductor layer of the field effect transistor on the side opposite the gate insulating layer, and the formation of a second reinforcing line made of the same material as the material constituting the second insulating layer and the formation of the second insulating layer on the resin base material are performed in the same process.
また、本発明に係る半導体装置用基板の製造方法は、上記の発明において、前記ゲート電極の形成と前記補強線の形成とを同一の工程で行う補強線形成工程は、前記樹脂基材上にスパッタリングもしくは真空蒸着法によって成膜した金属膜を加工し、前記ゲート電極および前記補強線に対応するパターンに加工するパターニング工程を含む、ことを特徴とする。 In addition, the manufacturing method for a substrate for a semiconductor device according to the present invention is characterized in that, in the above invention, the reinforcing line formation process in which the gate electrode and the reinforcing line are formed in the same process includes a patterning process in which a metal film formed on the resin substrate by sputtering or vacuum deposition is processed into a pattern corresponding to the gate electrode and the reinforcing line.
また、本発明に係る半導体装置用基板の製造方法は、上記の発明において、前記ゲート電極の形成と前記補強線の形成とを同一の工程で行う補強線形成工程は、前記樹脂基材上に、導電体粒子と感光性有機成分とを含有する感光性ペーストを用いて塗布膜を形成する成膜工程と、前記塗布膜を、フォトリソグラフィ法によって前記ゲート電極および前記補強線に対応するパターンに加工するパターニング工程と、を含むことを特徴とする。In addition, the manufacturing method for a substrate for a semiconductor device according to the present invention is characterized in that, in the above invention, the reinforcing line formation process in which the formation of the gate electrode and the formation of the reinforcing line are performed in the same process includes a film formation process in which a coating film is formed on the resin base material using a photosensitive paste containing conductive particles and a photosensitive organic component, and a patterning process in which the coating film is processed into a pattern corresponding to the gate electrode and the reinforcing line by a photolithography method.
また、本発明に係る半導体装置用基板の製造方法は、上記の発明において、前記補強線を、前記複数の半導体装置を個別に囲うように設ける、ことを特徴とする。 In addition, the manufacturing method for a substrate for semiconductor device according to the present invention is characterized in that, in the above invention, the reinforcing wire is arranged so as to individually surround the multiple semiconductor devices.
また、本発明に係る半導体装置用基板の製造方法は、上記の発明において、前記樹脂基材は、長手方向と短手方向とを有し、前記複数の半導体装置を、前記樹脂基材上の長手方向に列をなすように形成し、前記補強線の一部を、前記樹脂基材の長手方向に略連続的に設ける、ことを特徴とする。 In addition, the manufacturing method for a substrate for a semiconductor device according to the present invention is characterized in that, in the above invention, the resin base material has a longitudinal direction and a transverse direction, the plurality of semiconductor devices are formed in a row in the longitudinal direction on the resin base material, and a portion of the reinforcing wire is provided approximately continuously in the longitudinal direction of the resin base material.
また、本発明に係る半導体装置用基板の製造方法は、上記の発明において、前記樹脂基材は、長手方向と短手方向とを有し、前記複数の半導体装置を、前記樹脂基材上の長手方向に列をなすように形成し、前記補強線の一部を、前記複数の半導体装置の列の両外縁部において、前記樹脂基材の長手方向に略連続的に設ける、ことを特徴とする。 In addition, the manufacturing method for a substrate for a semiconductor device according to the present invention is characterized in that, in the above invention, the resin base material has a longitudinal direction and a lateral direction, the plurality of semiconductor devices are formed in a row in the longitudinal direction on the resin base material, and a portion of the reinforcing wire is provided approximately continuously in the longitudinal direction of the resin base material at both outer edge portions of the row of the plurality of semiconductor devices.
また、本発明に係る半導体装置用基板の製造方法は、上記の発明において、前記複数の半導体装置の各々は、無線通信装置または無線通信装置の回路である、ことを特徴とする。 In addition, the manufacturing method for a substrate for a semiconductor device according to the present invention is characterized in that, in the above invention, each of the plurality of semiconductor devices is a wireless communication device or a circuit for a wireless communication device.
また、本発明に係る無線通信装置の製造方法は、上記の発明に記載の半導体装置用基板の製造方法によって得られた半導体装置用基板を前記無線通信装置毎に切り分ける工程を含む、ことを特徴とする。 The method for manufacturing a wireless communication device according to the present invention is characterized in that it includes a step of cutting the substrate for a semiconductor device obtained by the method for manufacturing a substrate for a semiconductor device described in the above invention into individual wireless communication devices.
また、本発明に係る無線通信装置の製造方法は、上記の発明に記載の半導体装置用基板の製造方法によって得られた半導体装置用基板を前記無線通信装置の回路毎に切り分ける工程と、切り分けられた前記無線通信装置の回路をアンテナへ貼り合わせる工程と、を含むことを特徴とする。 The method for manufacturing a wireless communication device according to the present invention is characterized by including a step of cutting the substrate for a semiconductor device obtained by the method for manufacturing a substrate for a semiconductor device described in the above invention into individual circuits for the wireless communication device, and a step of attaching the cut-out circuits for the wireless communication device to an antenna.
また、本発明に係る無線通信装置の製造方法は、上記の発明に記載の半導体装置用基板の製造方法によって得られた半導体装置用基板の前記無線通信装置の回路をアンテナと貼り合わせる工程と、前記無線通信装置の回路と前記アンテナとが貼り合わされた後の前記半導体装置用基板を、前記無線通信装置の回路と前記アンテナとを備える無線通信装置毎に切り分ける工程と、を含むことを特徴とする。 The manufacturing method for a wireless communication device according to the present invention is characterized by including a step of bonding the circuit of the wireless communication device of the substrate for a semiconductor device obtained by the manufacturing method for a substrate for a semiconductor device described in the above invention to an antenna, and a step of cutting the substrate for a semiconductor device after the circuit of the wireless communication device and the antenna are bonded together into individual wireless communication devices each having the circuit of the wireless communication device and the antenna.
本発明によれば、基板上に複数の半導体装置を形成した後においても半導体装置の特性ばらつきを抑制することができる半導体装置用基板、半導体装置用基板の製造方法および無線通信装置の製造方法を提供することができる。 The present invention provides a substrate for semiconductor device, a method for manufacturing a substrate for semiconductor device, and a method for manufacturing a wireless communication device that can suppress variation in the characteristics of the semiconductor devices even after multiple semiconductor devices are formed on the substrate.
以下、本発明に係る半導体装置用基板、半導体装置用基板の製造方法および無線通信装置の製造方法の好適な実施形態を、図面を適宜参照し詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではなく、発明の目的を達成でき、かつ、発明の要旨を逸脱しない範囲内においての種々の変更は当然ありえる。 Preferred embodiments of a substrate for a semiconductor device, a method for manufacturing a substrate for a semiconductor device, and a method for manufacturing a wireless communication device according to the present invention will be described in detail below with appropriate reference to the drawings. Note that the present invention is not limited to these embodiments, and various modifications are naturally possible within the scope of the invention that can achieve the object of the invention and does not deviate from the gist of the invention.
＜半導体装置用基板＞
本発明の実施の形態に係る半導体装置用基板は、樹脂基材と、樹脂基材上に備えられた複数の半導体装置と、を有し、樹脂基材上に、半導体装置を囲うように設けられた補強線を有し、補強線が、半導体装置に含まれる電極層のうち少なくとも一つを構成する材料と同一の材料によって構成され、補強線が、半導体装置が１つ以上含まれる領域毎に個別に囲うように設けられた半導体装置用基板である。別の言い方をすると、本発明の実施の形態に係る半導体装置用基板は、樹脂基材と、上記樹脂基材上に備えられた複数の半導体装置と、を有し、上記樹脂基材上に、上記複数の半導体装置を囲うように設けられた補強線を有し、上記補強線が、上記複数の半導体装置に含まれる電極層のうち少なくとも一つを構成する材料と同一の材料によって構成され、上記補強線によって上記複数の半導体装置のうち一つ以上が囲われている領域が、前記樹脂基材上に複数存在する、半導体装置用基板である。
<Substrate for semiconductor device>
A substrate for a semiconductor device according to an embodiment of the present invention is a substrate for a semiconductor device, comprising a resin base material and a plurality of semiconductor devices provided on the resin base material, a reinforcing wire provided on the resin base material so as to surround the semiconductor devices, the reinforcing wire being made of the same material as a material constituting at least one of the electrode layers included in the semiconductor devices, and the reinforcing wire being provided so as to surround each region including one or more semiconductor devices. In other words, a substrate for a semiconductor device according to an embodiment of the present invention is a substrate for a semiconductor device, comprising a resin base material and a plurality of semiconductor devices provided on the resin base material, a reinforcing wire provided on the resin base material so as to surround the plurality of semiconductor devices, the reinforcing wire being made of the same material as a material constituting at least one of the electrode layers included in the plurality of semiconductor devices, and there are a plurality of regions on the resin base material in which one or more of the plurality of semiconductor devices are surrounded by the reinforcing wire.
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体装置用基板の一構成例を示す模式図である。図１に示すように、本発明の実施の形態１に係る半導体装置用基板５０は、樹脂基材１を有し、この樹脂基材１の上に複数の半導体装置、例えば、９個の半導体装置１０を有する。また、半導体装置用基板５０は、樹脂基材１の上に、樹脂基材１の横方向に延在する複数（例えば４本）の補強線１１ａ～１１ｄと、樹脂基材１の縦方向に延在する複数（例えば４本）の補強線１２ａ～１２ｄとを有する。補強線１１ａ～１１ｄおよび補強線１２ａ～１２ｄは、それぞれ直交するように配置され、これら複数の半導体装置１０を個別に囲う。この際、補強線１１ａ～１１ｄおよび補強線１２ａ～１２ｄによって各半導体装置１０が囲われている領域は、樹脂基材１の上に複数（実施形態１では図１に例示するように９個）存在する。また、樹脂基材１がその横方向に対して平行な端部を有する場合、補強線１１ａ～１１ｄは、樹脂基材１の上記平行な端部に対し平行に配置されることが好ましい。
(Embodiment 1)
FIG. 1 is a schematic diagram showing an example of a configuration of a substrate for a semiconductor device according to a first embodiment of the present invention. As shown in FIG. 1, a substrate for a
樹脂基材１の横方向および縦方向は、互いに垂直な方向であり且つ樹脂基材１の厚み方向に対して垂直な方向である。樹脂基材１の厚み方向は、図の紙面（実施形態１では図１の紙面）に対して垂直な方向である。樹脂基材１の厚み方向、横方向および縦方向の定義は、本発明における全ての実施の形態に共通する。The horizontal and vertical directions of the
また、本実施の形態１において、樹脂基材１は、長手方向と短手方向とを有する基材である。例えば、図１に示す樹脂基材１において、樹脂基材１の長手方向は当該樹脂基材１の横方向であり、樹脂基材１の短手方向は当該樹脂基材１の縦方向である。９個の半導体装置１０は、樹脂基材１上の長手方向に列をなすように形成されている。図１に示す例では、半導体装置１０の列は、一列に３個の半導体装置１０が含まれ、短手方向（縦方向）に並ぶ列である。この半導体装置１０の列数は３である。そして、補強線１１ａ～１１ｄの一部、例えば、これらの補強線１１ａ～１１ｄのうち樹脂基材１の短手方向の両端側に位置する補強線１１ａおよび補強線１１ｄは、この半導体装置１０の列（図１では合計３つの列）の外縁部において、樹脂基材１の長手方向に連続的に設けられている。すなわち、補強線１１ａおよび補強線１１ｄは、半導体装置１０の列の両外縁部において連続的に設けられた補強線である。なお、半導体装置１０の列の両外縁部とは、樹脂基材１の長手方向に延在する両外縁部とも言え、この点は、以下に示す全ての実施の形態に共通する。
In the
半導体装置用基板５０が補強線１１ａ～１１ｄおよび補強線１２ａ～１２ｄを有することにより、半導体装置用基板５０は、湿度や温度といった環境の変化にさらされた際に、樹脂基材１の面内の伸縮を抑制することができる。よって、半導体装置用基板５０の伸縮ばらつきに起因する、９個の半導体装置１０間の特性ばらつきを抑制することができる。
By having the reinforcing
樹脂基材１に用いられる材料は、特に制限はないが、少なくとも半導体装置１０が配置される基材面が絶縁性となる材料であれば良い。このような樹脂基材１の材料として、例えば、ポリイミド（ＰＩ）樹脂、ポリエステル樹脂、ポリアミド樹脂、エポキシ樹脂、ポリカーボネート樹脂、セルロース系樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリエーテルケトン樹脂、ポリサルフォン樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、シクロオレフィン樹脂などの樹脂、または、ポリプロピレン（ＰＰ）を含むシートが好適に用いられる。しかし、樹脂基材１に用いられる材料は、これらに限定されない。There are no particular limitations on the material used for the
これらの中でも、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート、ＰＰＳ、ポリフェニレンサルフォン、シクロオレフィンポリマー、ポリアミドまたはＰＩの中から選択される少なくとも１種の樹脂を含むことが、樹脂基材１の材料として好ましい。低価格の観点からは、ＰＥＴフィルムが樹脂基材１の材料として好ましい。Among these, at least one resin selected from polyethylene terephthalate (PET), polyethylene naphthalate, PPS, polyphenylene sulfone, cycloolefin polymer, polyamide, or PI is preferably included as the material of the
また、樹脂基材１と、電極や配線との密着性の観点からは、ポリサルフォン樹脂、ＰＰＳ樹脂も樹脂基材１の材料として好ましい。これは、電極や配線中の金属原子が、これらの樹脂に含まれる硫黄原子と強く相互作用するためと推定される。In addition, from the viewpoint of adhesion between the
樹脂基材１の厚みは、２５μｍ以上１００μｍ以下であることが好ましい。樹脂基材１の厚みが当該範囲内にあることにより、半導体装置用基板５０は、高い耐久性と適度な柔軟性とを有し得る。The thickness of the
補強線１１ａ～１１ｄおよび補強線１２ａ～１２ｄは、全て同一材料で形成され、その厚みを等しくすることが好ましい。また、補強線１１ａ～１１ｄおよび補強線１２ａ～１２ｄの厚みは、複数の半導体装置１０の各々の厚みと同じ、または当該半導体装置１０の厚みよりも薄くすることが好ましい。半導体装置１０の厚みよりも当該補強線の厚みを厚くした場合、半導体装置用基板５０を積み重ねたりロール状に巻き取ったりした際に、樹脂基材１と当該補強線とが擦れることで当該補強線が帯電しやすくなり、この結果、半導体装置１０に損傷が発生しやすくなる。It is preferable that the reinforcing
本発明において、「半導体装置の厚み」とは、樹脂基材上に形成された半導体装置の断面において、樹脂基材と半導体装置との界面から樹脂基材の垂直方向（厚み方向）における半導体装置の一番高い箇所までの厚みである。In the present invention, the "thickness of the semiconductor device" refers to the thickness in a cross section of the semiconductor device formed on a resin substrate, from the interface between the resin substrate and the semiconductor device to the highest point of the semiconductor device in the vertical direction (thickness direction) of the resin substrate.
また、補強線１１ａ～１１ｄおよび補強線１２ａ～１２ｄは、それぞれ、複数の半導体装置１０に含まれる電極層のうち少なくとも一つを構成する材料と同一材料によって構成されている。すなわち、補強線１１ａ～１１ｄおよび補強線１２ａ～１２ｄに用いられる材料は、半導体装置１０を構成する層の１つである電極層の少なくとも一つと同一材料である。これにより、半導体装置用基板５０の製造コストを低減することができる。
In addition, the reinforcing
本発明において、「補強線と、半導体装置を構成する電極層の少なくとも一つとが同一材料から構成される」とは、「補強線」と「半導体装置を構成する電極層の少なくとも一つ」とに含まれる元素の中で最も含有モル比率が高い元素が同一であることをいう。「補強線」と「半導体装置を構成する電極層の少なくとも一つ」との元素の種類および含有比率は、Ｘ線光電子分光（ＸＰＳ）や二次イオン質量分析法（ＳＩＭＳ）などの元素分析によって、同定することができる。In the present invention, "the reinforcing wire and at least one of the electrode layers constituting the semiconductor device are made of the same material" means that the elements contained in the "reinforcing wire" and "at least one of the electrode layers constituting the semiconductor device" that have the highest molar content are the same. The types and content ratios of the elements in the "reinforcing wire" and "at least one of the electrode layers constituting the semiconductor device" can be identified by elemental analysis such as X-ray photoelectron spectroscopy (XPS) and secondary ion mass spectrometry (SIMS).
また、複数（実施の形態１では９個）の半導体装置１０は、これらの全てが互いに同じ半導体装置でもよいし、これらのうち一部または全てが互いに異なる半導体装置でもよいが、半導体装置１０を構成する材料および層構成や各層の厚みは同一である方が好ましい。半導体装置１０の詳細については後に説明する。In addition, the multiple (nine in the first embodiment)
（実施の形態１の変形例）
図２は、本発明の実施の形態１の変形例に係る半導体装置用基板の一構成例を示す模式図である。上述した実施の形態１では、補強線１１ａ～１１ｄおよび補強線１２ａ～１２ｄによって複数の半導体装置１０の全てがそれぞれ個別に囲まれているが、これに限らず、複数の半導体装置１０のまとまりが補強線によって囲まれていてもよい。例えば、図２に示すように、この変形例に係る半導体装置用基板５０Ａは、樹脂基材１上に補強線１１ａ、１１ｂ、１１ｄおよび補強線１２ａ、１２ｂ、１２ｄを有している。半導体装置用基板５０Ａでは、これらの補強線１１ａ、１１ｂ、１１ｄおよび補強線１２ａ、１２ｂ、１２ｄによって、複数の半導体装置１０のうち一つ以上が囲われている領域が４つ形成されている。この変形例における当該領域としては、図２に示すように、一つの半導体装置１０が含まれる領域と、二つの半導体装置１０のまとまりが含まれる領域と、四つの半導体装置１０のまとまりが含まれる領域とが挙げられる。
(Modification of the first embodiment)
2 is a schematic diagram showing a configuration example of a substrate for a semiconductor device according to a modification of the first embodiment of the present invention. In the first embodiment described above, all of the
この変形例において、補強線１１ａ、１１ｂ、１１ｄおよび補強線１２ａ、１２ｂ、１２ｄによって囲まれた領域の形状や、これらの補強線によって囲まれた半導体装置１０のまとまりの数および当該まとまりに含まれる半導体装置１０の数は、図２に示すものに限定されない。例えば、樹脂基材１上における補強線の構成は、樹脂基材１の縦方向に並ぶ３個の半導体装置１０を一まとまりとし、当該まとまりが３個できる構成等であってもよい。ただし、当該補強線の構成については、上記複数の半導体装置１０を個別に囲うように設けられた構成の方が半導体装置１０のまとまりを囲うように設けられた構成よりも好ましい。何故ならば、当該補強線によって半導体装置１０を個別に囲う方が、半導体装置１０のまとまりを囲う場合に比べて、樹脂基材１の面内の伸縮ばらつきをより低減しやすいためである。In this modified example, the shape of the area surrounded by the reinforcing
上述した実施の形態１では、補強線１１ａ～１１ｄおよび補強線１２ａ～１２ｄと、半導体装置１０とを樹脂基材１上の同一面に形成した場合を例示したが、本発明は、これに限定されるものではない。例えば、補強線１１ａ～１１ｄおよび補強線１２ａ～１２ｄと半導体装置１０とは、樹脂基材１に対し、それぞれ反対の面に形成されてもよい。In the above-described first embodiment, the reinforcing
また、上述した実施の形態１およびその変形例では、樹脂基材１上に９個の半導体装置１０が設けられた場合を例示したが、本発明は、これに限定されるものではない。例えば、樹脂基材１上における半導体装置１０の配置数は、上述した９個に限らず、２個以上９個未満であってもよいし、９個以上であってもよい。また、上述した実施の形態１およびその変形例では、半導体装置１０が樹脂基材１上に３行３列配置されているが、本発明は、これに限定されるものではない。例えば、上述した補強線および半導体装置は、樹脂基材１上に補強線と半導体装置とを形成できる範囲内において、任意の行数および列数となるよう樹脂基材１上に配置することができる。In the above-mentioned
以上説明した実施の形態１およびその変形例に関する変更は、以下に説明する各実施の形態においても同様に行うことができる。The modifications to
（実施の形態２）
図３は、本発明の実施の形態２に係る半導体装置用基板の一構成例を示す模式図である。図３に示すように、本発明の実施の形態２に係る半導体装置用基板５０Ｂは、樹脂基材１を有し、この樹脂基材１の上に複数の半導体装置、例えば、１２個の半導体装置１０を有する。また、半導体装置用基板５０Ｂは、樹脂基材１の上に、これらの半導体装置１０を個別に囲う複数（例えば半導体装置１０と同数の１２本）の補強線１３を有する。これらの補強線１３は、それぞれ、略円状の形状に形成され、補強線１３同士が接触するように配置されている。例えば、これらの補強線１３によって複数の半導体装置１０が個別に囲われている略円状の領域は、樹脂基材１の上に複数（図３では１２個）存在する。半導体装置用基板５０Ｂにおける補強線１３の役割は、上述した実施の形態１におけるものと同様である。
(Embodiment 2)
3 is a schematic diagram showing a configuration example of a substrate for a semiconductor device according to the second embodiment of the present invention. As shown in FIG. 3, the substrate for a
上述した実施の形態２では、補強線１３同士が接触するように配置された場合を例示したが、本発明は、これに限定されるものではなく、補強線１３同士が離れるように配置されていてもよい。ただし、補強線１３同士が接触するように配置された方が、樹脂基材１全体の変形を抑制しやすいため、有利である。In the above-mentioned second embodiment, the reinforcing
（実施の形態３）
図４は、本発明の実施の形態３に係る半導体装置用基板の一構成例を示す模式図である。図４に示すように、本発明の実施の形態３に係る半導体装置用基板５０Ｃは、樹脂基材１を有し、この樹脂基材１の上に複数の半導体装置、例えば、１８個の半導体装置１０を有する。また、半導体装置用基板５０Ｃは、樹脂基材１の上に、樹脂基材１の縦方向および横方向に対して傾斜する方向に延在する複数の補強線１４、１５と、樹脂基材１の横方向に延在する補強線１６とを有する。補強線１４は、横方向の補強線１６に対して所定の方向（例えば図４の紙面の左上側から右下側へ向かう方向）に傾斜するように、樹脂基材１の上に複数（図４では５本）形成されている。補強線１５は、横方向の補強線１６に対して上記補強線１５とは異なる方向（例えば図４の紙面の右上側から左下側へ向かう方向）に傾斜するように、樹脂基材１の上に複数（図４では４本）形成されている。補強線１６は、樹脂基材１の縦方向両端のうち少なくとも一方の端部に対し平行に配置される。
(Embodiment 3)
4 is a schematic diagram showing a configuration example of a substrate for a semiconductor device according to the third embodiment of the present invention. As shown in FIG. 4, the substrate for a
上述した補強線１４～１６は、図４に示すように、樹脂基材１の面上において互いに交差しており、複数の半導体装置１０を個別に囲う三角形状の領域を形成している。これらの補強線１４～１６によって複数の半導体装置１０が個別に囲われている三角形状の領域は、樹脂基材１の上に複数存在する。半導体装置用基板５０Ｃにおける補強線１４～１６の役割は、上述した実施の形態１におけるものと同様である。
As shown in Figure 4, the reinforcing wires 14-16 described above intersect with each other on the surface of the
（実施の形態４）
図５は、本発明の実施の形態４に係る半導体装置用基板の一構成例を示す模式図である。図５に示すように、本発明の実施の形態４に係る半導体装置用基板５０Ｄは、樹脂基材１を有し、この樹脂基材１の上に複数の半導体装置、例えば、１３個の半導体装置１０を有する。また、半導体装置用基板５０Ｄは、樹脂基材１の上に、これら複数の半導体装置１０を個別に囲う補強線１７を有する。補強線１７は、互いに隣接する複数の六角形をなすように形成され、いわゆるハニカム構造をとるように樹脂基材１の上に配置されている。例えば、補強線１７によって複数の半導体装置１０が個別に囲われている六角形状の領域は、樹脂基材１の上に複数存在する。半導体装置用基板５０Ｄにおける補強線１７の役割は、上述した実施の形態１におけるものと同様である。
(Embodiment 4)
5 is a schematic diagram showing a configuration example of a substrate for a semiconductor device according to a fourth embodiment of the present invention. As shown in FIG. 5, a substrate for a
（実施の形態５）
図６は、本発明の実施の形態５に係る半導体装置用基板の一構成例を示す模式図である。図６に示すように、本発明の実施の形態５に係る半導体装置用基板５０Ｅは、ロール状に巻かれた状態から連続的に払い出してロール状に巻き取られた状態にすることが可能な長尺フィルム状の樹脂基材１を有する。また、半導体装置用基板５０Ｅは、ロール状に巻かれた状態から再びロール状に巻き取られた状態まで連続する樹脂基材１の上に、複数の半導体装置と補強線とを含むデザインを樹脂基材１の長手方向に沿って複数有する。当該デザインは、樹脂基材１の上において、少なくとも複数の半導体装置と補強線とを組み合わせることによって構成され、樹脂基材１の長手方向に沿って繰り返される構造部である。例えば、図６に示すように、半導体装置用基板５０Ｅは、複数の半導体装置と補強線とを有するデザインＤ１と、このデザインＤ１と同様の構造を有するデザインＤ２とを備えている。
(Embodiment 5)
6 is a schematic diagram showing a configuration example of a substrate for a semiconductor device according to a fifth embodiment of the present invention. As shown in FIG. 6, the substrate for a
図６に示すように、デザインＤ１は、上述した実施の形態１で記載した９個の半導体装置１０と、横方向の４本の補強線１１ａ～１１ｄと、縦方向の４本の補強線１２ａ～１２ｄとを有する構造部である。デザインＤ２は、上記デザインＤ１と同様の構造を繰り返すものである。すなわち、デザインＤ２に含まれる９個の半導体装置は、上記デザインＤ１と同様の半導体装置１０である。また、デザインＤ２に含まれる横方向の４本の補強線１１ｅ～１１ｈは上記デザインＤ１の補強線１１ａ～１１ｄと同様であり、縦方向の４本の補強線１２ｅ～１２ｈは上記デザインＤ１の補強線１２ａ～１２ｄと同様である。半導体装置用基板５０Ｅの樹脂基材１上には、これらのデザインＤ１、Ｄ２が、樹脂基材１の長手方向に略連続的に並んでいる。
As shown in FIG. 6, design D1 is a structure having nine
本実施の形態５において、図６に示すように、樹脂基材１は、長手方向と短手方向とを有し、ロール状に巻かれた状態からロール状に巻き取られた状態まで連続して搬送することが可能な長尺の基材である。すなわち、この樹脂基材１は、ロール・トゥ・ロール方式により、その長手方向へ連続的に搬送することが可能である。複数の半導体装置１０は、樹脂基材１上の長手方向に列をなすように形成されている。図６に示す例では、半導体装置１０の列は、樹脂基材１の短手方向（縦方向）に３つ（３列）並んでいる。すなわち、この半導体装置１０の列数は３である。In this
複数の補強線１１ａ～１１ｈおよび補強線１２ａ～１２ｈの一部、例えば、補強線１１ａ～１１ｈは、樹脂基材１の長手方向に略連続的に設けられている。そして、補強線１１ａ、１１ｄおよび補強線１１ｅ、１１ｈは、この半導体装置１０の列の両外縁部において、樹脂基材１の長手方向に略連続的に設けられている。すなわち、デザインＤ１における補強線１１ａとデザインＤ２における補強線１１ｅとは、樹脂基材１上におけるデザイン間の間隙部を除いて、樹脂基材１の長手方向に連続的に形成されている。これと同様に、デザインＤ１における補強線１１ｄとデザインＤ２における補強線１１ｈとは、樹脂基材１上におけるデザイン間の間隙部を除いて、樹脂基材１の長手方向に連続的に形成されている。補強線１１ａ～１１ｈが樹脂基材１の長手方向に略連続的に形成されることで、連続的に形成された場合に比べ、樹脂基材１が巻き取られた際の折り曲げストレスを定期的（周期的）に緩和することができる。この結果、補強線１１ａ～１１ｈの断線を抑制することができる。
The
本発明において、「長手方向に略連続的に設けられている」とは、長手方向と短手方向とを有する樹脂基材上の長手方向に対して形成されている補強線が、当該樹脂基材の長手方向に連続的である状態と、一定または不定間隔で小さな隙間を有している状態との双方を含む概念である。後者の例は、例えば、デザインＤ１における補強線１１ａとデザインＤ２における補強線１１ｅのように、樹脂基材上の長手方向に対して間隔をあけて補強線が形成されている状態である。補強線が複数の間隔を有する場合は、間隔によって分断された補強線のそれぞれの長さが一定であり、複数の間隔も一定である方が好ましい。これにより、半導体装置用基板の製造工程において、フォトリソグラフィ法や印刷法により樹脂基材の一定の搬送の送り量で補強線を形成し続けることができるため、当該製造工程の煩雑化を防ぐことができる。In the present invention, "provided substantially continuously in the longitudinal direction" is a concept that includes both a state in which the reinforcing lines formed in the longitudinal direction on a resin substrate having a longitudinal direction and a lateral direction are continuous in the longitudinal direction of the resin substrate, and a state in which the reinforcing lines have small gaps at regular or irregular intervals. An example of the latter is a state in which the reinforcing lines are formed at intervals in the longitudinal direction on the resin substrate, such as reinforcing
半導体装置用基板５０Ｅが補強線１１ａ～１１ｈおよび補強線１２ａ～１２ｈを有することにより、半導体装置用基板５０Ｅは、湿度や温度といった環境の変化にさらされた際に、樹脂基材１のデザイン毎の面内の伸縮を制御することができる。よって、半導体装置用基板５０Ｅの伸縮ばらつきに起因する、デザイン内の９個の半導体装置１０間の特性ばらつきや、略連続的に形成されたデザイン毎の半導体装置１０間の特性ばらつきを抑制することができる。
By having the reinforcing
また、樹脂基材１は長手方向と短手方向とを有し、補強線１１ａ～１１ｈは、樹脂基材１の長手方向に延在する樹脂基材端（すなわち樹脂基材１の短手方向両端のうち少なくとも一方）に対して平行に配置されることが好ましい。また、複数の半導体装置１０は、樹脂基材１の長手方向に延在する樹脂基材端と平行になる列上に配置されることが好ましい。これにより、樹脂基材１の歪みの制御が、樹脂基材１に対し、その長手方向と平行な方向に働くため、半導体装置用基板５０Ｅにおける樹脂基材１の巻状態が安定し、外部衝撃や温度、湿度変化による樹脂基材１の巻ズレ（延いては半導体装置用基板５０Ｅの巻ズレ）を低減しやすくなる。
In addition, the
また、樹脂基材１の厚みは、巻き取り可能な長尺の基材であっても、２５μｍ以上１００μｍ以下であることが好ましい。樹脂基材１の厚みが当該範囲内にあることにより、半導体装置用基板５０Ｅは、高い耐久性と適度な柔軟性とを有し得る。In addition, the thickness of the
補強線１１ａ～１１ｈおよび補強線１２ａ～１２ｈは、全て同一材料で形成され、その厚みを等しくすることが好ましい。また、補強線１１ａ～１１ｈおよび補強線１２ａ～１２ｈに用いられる材料は、半導体装置１０を構成する層の１つである電極層の少なくとも一つと同一材料であることが好ましい。これにより、半導体装置用基板５０Ｅの製造コストを低減すると同時に、連続する樹脂基材１がロール状に巻かれた際の擦れなどによる機械的衝撃耐性を向上させることができる。It is preferable that the reinforcing
上述した実施の形態５では、補強線１１ａ～１１ｈおよび補強線１２ａ～１２ｈと、半導体装置１０とを樹脂基材１上の同一面に形成した場合を例示したが、本発明は、これに限定されるものではない。例えば、補強線１１ａ～１１ｈおよび補強線１２ａ～１２ｈと半導体装置１０とは、樹脂基材１に対し、それぞれ反対の面に形成されてもよい。ただし、これらの補強線および半導体装置を樹脂基材１上の同一面上に形成した方が、連続する樹脂基材１をロール状に巻いた際に補強線と半導体装置とが直接擦れることを防ぐことができるため、有利である。In the above-mentioned
（実施の形態５の変形例１）
図７は、本発明の実施の形態５の変形例１に係る半導体装置用基板の一構成例を示す模式図である。上述した実施の形態５では、ロール状に巻かれた状態からロール状に巻き取られる状態まで連続する樹脂基材１の上に、９個の半導体装置１０と横方向の４本の補強線１１ａ～１１ｄと縦方向の４本の補強線１２ａ～１２ｄとを有するデザインＤ１と、これと同様の構造を有するデザインＤ２とが樹脂基材１の長手方向に略連続的に並んでいるが、本発明に係る半導体装置用基板の構成は、これに限定されない。例えば、図７に示すように、実施の形態５の変形例１に係る半導体装置用基板５０Ｆは、実施の形態５と同様の樹脂基材１の上に、上述したデザインＤ１、Ｄ２の繰返し構造に代えてデザインＤ１ａ、Ｄ２ａの繰返し構造を備える。
(
7 is a schematic diagram showing one configuration example of a substrate for a semiconductor device according to a first modified example of the fifth embodiment of the present invention. In the fifth embodiment described above, a design D1 having nine
図７に示すように、デザインＤ１ａは、上述した９個の半導体装置１０と、横方向の３本の補強線１１ａ～１１ｃと、縦方向の４本の補強線１２ａ～１２ｄとを有する構造部である。デザインＤ２ａは、上記デザインＤ１ａと同様の構造を繰り返すものである。すなわち、デザインＤ２ａに含まれる９個の半導体装置は、上記デザインＤ１ａと同様の半導体装置１０である。また、デザインＤ２ａに含まれる横方向の３本の補強線１１ｅ～１１ｇは上記デザインＤ１ａの補強線１１ａ～１１ｃと同様であり、縦方向の４本の補強線１２ｅ～１２ｈは上記デザインＤ１ａの補強線１２ａ～１２ｄと同様である。半導体装置用基板５０Ｆの樹脂基材１上には、これらのデザインＤ１ａ、Ｄ２ａが、樹脂基材１の長手方向に略連続的に並んでいる。
As shown in FIG. 7, design D1a is a structure having the nine
本実施の形態５の変形例１において、図７に示すように、樹脂基材１は、上述した実施の形態５と同様に長手方向と短手方向とを有する。複数の半導体装置１０は、上述した実施の形態５と同様に、樹脂基材１上の長手方向に列をなすように形成されている。そして、補強線１１ａ～１１ｃおよび補強線１１ｅ～１１ｇは、これら複数の半導体装置１０の列に対して平行となるように形成され、樹脂基材１の長手方向に略連続的に設けられている。すなわち、デザインＤ１ａにおける補強線１１ａ～１１ｃと、デザインＤ２ａにおける補強線１１ｅ～１１ｇとは、樹脂基材１上におけるデザイン間の間隙部を除いて、樹脂基材１の長手方向に連続的に形成されている。この変形例１に係る半導体装置用基板５０Ｆでは、実施の形態５と異なり、補強線１１ｄおよび補強線１１ｈが形成されていない。このため、これら複数の半導体装置１０の列の外縁部の一方において、補強線が樹脂基材１の長手方向に略連続的に設けられているわけではない。In the first modification of the fifth embodiment, as shown in FIG. 7, the
（実施の形態５の変形例２）
図８は、本発明の実施の形態５の変形例２に係る半導体装置用基板の一構成例を示す模式図である。図８に示すように、この変形例２に係る半導体装置用基板５０Ｇは、ロール状に巻かれた状態からロール状に巻き取られる状態まで連続する樹脂基材１の上に、上述したデザインＤ１、Ｄ２の繰返し構造に代えてデザインＤ１ｂ、Ｄ２ｂの繰返し構造を備える。デザインＤ１ｂは、上述した９個の半導体装置１０と、横方向の３本の補強線１１ａ、１１ｃ、１１ｄと、縦方向の４本の補強線１２ａ～１２ｄとを有する構造部である。デザインＤ２ｂは、上記デザインＤ１ｂと同様の構造を繰り返すものである。すなわち、デザインＤ２ｂに含まれる９個の半導体装置は、上記デザインＤ１ｂと同様の半導体装置１０である。また、デザインＤ２ｂに含まれる横方向の３本の補強線１１ｅ、１１ｇ、１１ｈは上記デザインＤ１ｂの補強線１１ａ、１１ｃ、１１ｄと同様であり、縦方向の４本の補強線１２ｅ～１２ｈは上記デザインＤ１ｂの補強線１２ａ～１２ｄと同様である。半導体装置用基板５０Ｇの樹脂基材１上には、これらのデザインＤ１ｂ、Ｄ２ｂが、樹脂基材１の長手方向に略連続的に並んでいる。
(
8 is a schematic diagram showing a configuration example of a substrate for a semiconductor device according to the second modification of the fifth embodiment of the present invention. As shown in FIG. 8, the substrate for a
本実施の形態５の変形例２において、図８に示すように、樹脂基材１は、上述した実施の形態５と同様に長手方向と短手方向とを有する。複数の半導体装置１０は、上述した実施の形態５と同様に、樹脂基材１上の長手方向に列をなすように形成されている。そして、補強線１１ａ、１１ｃ、１１ｄおよび補強線１１ｅ、１１ｇ、１１ｈは、これら複数の半導体装置１０の列に対して平行となるように形成され、樹脂基材１の長手方向に略連続的に設けられている。すなわち、デザインＤ１ｂにおける補強線１１ａ、１１ｃ、１１ｄと、デザインＤ２ｂにおける補強線１１ｅ、１１ｇ、１１ｈとは、樹脂基材１上におけるデザイン間の間隙部を除いて、樹脂基材１の長手方向に連続的に形成されている。In the second modification of the fifth embodiment, as shown in FIG. 8, the
この変形例２に係る半導体装置用基板５０Ｇでは、実施の形態５と同様に、補強線１１ａ、１１ｄおよび補強線１１ｅ、１１ｈは、これら複数の半導体装置１０の列の両外縁部において、樹脂基材１の長手方向に略連続的に設けられている。すなわち、デザインＤ１ｂにおける補強線１１ａおよび補強線１１ｄと、デザインＤ２ｂにおける補強線１１ｅおよび補強線１１ｈとは、樹脂基材１上におけるデザイン間の間隙部を除いて、樹脂基材１の長手方向に連続的に形成されている。また、半導体装置用基板５０Ｇでは、実施の形態５と異なり、補強線１１ｂおよび補強線１１ｆが形成されていない。このため、これら複数の半導体装置１０の全列において、補強線が樹脂基材１の長手方向に略連続的に設けられているわけではない。In the
樹脂基材１上に略連続的に形成された補強線の配置は、上述したものに限らないが、実施の形態５やその変形例２のように、樹脂基材１の長手方向に延在する全ての補強線が略連続的に形成され、かつ複数の半導体装置１０の列の両外縁部に補強線を有している方が好ましい。何故ならば、樹脂基材１がロール状に巻かれた際に、外部衝撃や温度、湿度変化による樹脂基材１の巻ズレ（延いては半導体装置用基板の巻ズレ）を低減しやすくなるからである。また、この効果は、複数の半導体装置１０の列の両外縁部および各列の間の全てに補強線が形成されている場合により高まるため、このように補強線が形成されることが特に好ましい。The arrangement of the reinforcing wires formed substantially continuously on the
＜半導体装置＞
次に、上記した本発明の各実施の形態に好適に用いられる半導体装置について、実施の形態１に係る半導体装置用基板５０の一部分を代表例とする内容を中心に詳細に説明する。本発明に係る半導体装置用基板には、上述したように、複数の半導体装置（例えば図１に示す半導体装置１０）が用いられる。例えば、これら複数の半導体装置は、各々、電界効果型トランジスタ（ＦＥＴ）や、ＦＥＴを備えた各種電子機器のＩＣ、ディスプレイ用ＴＦＴアレイ、ＴＦＴメモリ、センサ、ＲＦＩＤタグなどの無線通信装置である。本発明において、当該半導体装置は、これらの具体例に制限されない。
<Semiconductor Device>
Next, a detailed description will be given of semiconductor devices suitable for use in each of the above-mentioned embodiments of the present invention, focusing on a portion of the
図９は、本発明の実施の形態１に係る半導体装置用基板の一部を抜粋して示す斜視図である。図１０は、図９に示す半導体装置用基板のＩ－Ｉ’線における模式断面図である。図９、１０では、実施の形態１に係る半導体装置用基板５０の半導体装置１０（図１参照）がＦＥＴ２０である場合を例示して、本発明の半導体装置用基板に適用される複数の半導体装置を説明する。特に図示しないが、ＦＥＴ２０の構成は、半導体装置１０がＦＥＴ２０を備える装置である場合も同様である。
Figure 9 is a perspective view showing a portion of a substrate for a semiconductor device according to
図９、１０に示すように、ＦＥＴ２０は、樹脂基材１の上に形成されるゲート電極２と、ゲート電極２を覆うゲート絶縁層３と、その上に設けられるソース電極５およびドレイン電極６と、それらの電極の間に設けられる半導体層４とを有する。また、図９、１０に示すように、半導体装置用基板５０は、樹脂基材１の上に、複数の補強線１１、１２を有する。補強線１１は、上述した実施の形態１における横方向の補強線１１ａ～１１ｄを総称するものである。補強線１２は、上述した実施の形態１における縦方向の補強線１２ａ～１２ｄを総称するものである。
As shown in Figures 9 and 10, the
ＦＥＴ２０の構造は、図１０に例示したように、ゲート電極２が半導体層４の下側に配置される、いわゆるボトムゲート構造である。ＦＥＴ２０の構造がボトムゲート構造である場合、樹脂基材１の材質によるＦＥＴ２０の特性変化を起こりにくくすることができる。
また、ＦＥＴ２０の構造は、図１０に例示した態様のボトムゲート構造に限定されない。図１１は、図１０に示す半導体装置用基板の第１変形例を示す模式断面図である。ＦＥＴ２０の構造は、図１１に例示したように、複数のＦＥＴ２０に共通するゲート絶縁層３が形成されているボトムゲート構造であってもよい。この場合、補強線１２は、図１１に示すように、ゲート絶縁層３によって覆われていても良い。特に図１１には図示されていないが、上記補強線１２と同様に、補強線１１もゲート絶縁層３によって覆われていても良い。
Furthermore, the structure of the
補強線１１、１２は、複数の半導体装置（例えばＦＥＴ２０）に含まれる電極層のうち少なくとも一つを構成する材料と同一の材料によって構成される。図９、１０においては、補強線１１、１２とゲート電極２とは、同一の材料によって、同一の層に形成されている。図１２は、図１０に示す半導体装置用基板の第２変形例を示す模式断面図である。補強線１１、１２は、ソース電極５およびドレイン電極６と同一材料によって、これらの電極と同一の層に形成されても構わない。その場合、ＦＥＴ２０の構造は、図１２に例示するように、複数のＦＥＴ２０に共通するゲート絶縁層３が形成されているボトムゲート構造であってもよい。これらＦＥＴ２０のボトムゲート構造において、補強線１１、１２とソース電極５およびドレイン電極６とは、ゲート絶縁層３上に形成される。
The reinforcing
補強線１１、１２とゲート電極２とが同一の層に形成されていること、または、補強線１１、１２とソース電極５およびドレイン電極６とが同一の層に形成されていることは、走査型電子顕微鏡（ＳＥＭ）や透過型電子顕微鏡（ＴＥＭ）などで半導体装置用基板５０の断面を観察することで確認することができる。The fact that the reinforcing
また、ＦＥＴ２０の構造は、図１０に例示したように、半導体層４の上面にソース電極５およびドレイン電極６が配置される、いわゆるトップコンタクト構造である。しかし、ＦＥＴ２０に適用できる構造は、これに限られるものではなく、ボトムコンタクト構造であっても構わない。10, the structure of the
また、図１０、１１に例示したＦＥＴ２０の構造は、ゲート電極２が半導体層４の下側（樹脂基材１側）に配置される、いわゆるボトムゲート構造であるが、これに限られるものではない。例えば、ＦＥＴ２０の構造は、ゲート電極２が半導体層４の上側（樹脂基材１とは反対側）に配置される、いわゆるトップゲート構造であっても構わない。特に図示しないが、ＦＥＴ２０の構造がトップゲート構造である場合、補強線１１、１２は、半導体層４の下側に位置するソース電極５およびドレイン電極６と同一の材料によって、これらソース電極５およびドレイン電極６と同一の層に設けられることが好ましい。
The structure of
以上から、ＦＥＴ２０の構造がボトムゲート構造であるかトップゲート構造であるかに関わらず、補強線１１、１２は、ＦＥＴ２０に含まれるソース電極５、ドレイン電極６およびゲート電極２のうち、樹脂基材１に近い側（例えば半導体層４の下部側）に位置する電極（すなわち基材側の電極）と同一の材料によって、当該基材側の電極と同一の層に設けられている方が、樹脂基材１の変形を抑制しやすくなる。ＦＥＴ２０の構造がボトムゲート構造である場合、当該基材側の電極は、ゲート電極２である（図１０、１１参照）。ＦＥＴ２０の構造がトップゲート構造である場合、当該基材側の電極は、ソース電極５およびドレイン電極６である。From the above, regardless of whether the
ただし、ＦＥＴ２０の構造がボトムゲート構造である方が、トップゲート構造の場合に比べ、樹脂基材１の材質によるＦＥＴ２０の特性変化を起こりにくくすることができる。However, when the structure of
（実施の形態６）
図１３は、本発明の実施の形態６に係る半導体装置用基板の一構成例を示す模式図である。図１３には、本発明の実施の形態６に係る半導体装置用基板５０Ｈの一部を抜粋して示す斜視図が示されている。図１４は、図１３に示す半導体装置用基板のＩＩ－ＩＩ’線における模式断面図である。本発明の実施の形態６では、半導体装置用基板５０Ｈが上述した複数の半導体装置１０として複数のＦＥＴ２０およびＦＥＴ３０を備える場合を例示して、本発明に係る半導体装置用基板およびこれに適用される複数の半導体装置の構成を説明する。
(Embodiment 6)
Fig. 13 is a schematic diagram showing a configuration example of a substrate for a semiconductor device according to a sixth embodiment of the present invention. Fig. 13 shows a perspective view showing an excerpt of a part of a substrate for a
図１３に示すように、半導体装置用基板５０Ｈは、樹脂基材１を有し、この樹脂基材１の上に、複数のＦＥＴ２０、３０と、複数の補強線１１、１２と、複数の第２補強線４１、４２とを有する。複数のＦＥＴ２０、３０は、ＦＥＴ２０およびＦＥＴ３０の１セットが上述した半導体装置１０を構成するものである。補強線１１、１２は、これら複数のＦＥＴ２０、３０を１セット毎に囲む領域を樹脂基材１の上に複数形成している。第２補強線４１、４２は、それぞれ、補強線１１、１２に沿って樹脂基材１の上に設けられている。例えば、第２補強線４１は、横方向（樹脂基材１の長手方向）の補強線１１の上に重なるように形成されている。第２補強線４２は、縦方向（樹脂基材１の短手方向）の補強線１２の上に重なるように形成されている。13, the
また、図１３、１４に示すように、ＦＥＴ２０およびＦＥＴ３０は、樹脂基材１の上に形成されるゲート電極２と、ゲート電極２を覆うゲート絶縁層３と、その上に設けられるソース電極５およびドレイン電極６と、それらの電極の間に設けられる半導体層４とを有する。ＦＥＴ３０は、さらに、ゲート絶縁層３とは反対側で半導体層４と接する第２絶縁層７を有する。このような第２絶縁層７を半導体層４上に形成することにより、例えば、通常はｐ型半導体特性を示すＣＮＴ－ＦＥＴを、ｎ型半導体特性を示す半導体素子へ転換できる。当該「ＣＮＴ－ＦＥＴ」は、カーボンナノチューブ（以下、ＣＮＴという）によって形成された半導体層を備えるＦＥＴである。例えば、本実施の形態６では、ＦＥＴ２０およびＦＥＴ３０が各々ＣＮＴ－ＦＥＴであり、これらＦＥＴ２０およびＦＥＴ３０の各半導体層４は、ＣＮＴを含有する。
As shown in Figs. 13 and 14,
ＦＥＴ２０、３０の構造は、図１４に例示したように、ゲート電極２が半導体層４の下側に配置される、いわゆるボトムゲート構造である。ＦＥＴ２０、３０の構造がボトムゲート構造である場合、樹脂基材１の材質によるＦＥＴ２０、３０の特性変化を起こりにくくすることができる。
また、ＦＥＴ２０、３０の構造は、図１４に例示した態様のボトムゲート構造に限定されない。図１５は、図１３に示す半導体装置用基板の第１変形例を示す模式断面図である。ＦＥＴ２０、３０の構造は、図１５に例示したように、複数のＦＥＴ２０、３０同士で連続するゲート絶縁層３が形成されているボトムゲート構造であってもよい。この場合、補強線１２は、図１５に示すように、ゲート絶縁層３によって覆われていても良い。特に図１５には図示されていないが、上記補強線１２と同様に、補強線１１もゲート絶縁層３によって覆われていても良い。
Furthermore, the structure of
補強線１１、１２は、複数の半導体装置（例えばＦＥＴ２０、３０）に含まれる電極層のうち少なくとも一つを構成する材料と同一の材料によって構成される。図１３、１４においては、補強線１１、１２とゲート電極２とは、同一の材料によって、同一の層に形成されている。図１６は、図１３に示す半導体装置用基板の第２変形例を示す模式断面図である。補強線１１、１２は、ソース電極５およびドレイン電極６と同一材料によって、これらの電極と同一層に形成されても構わない。その場合、ＦＥＴ２０およびＦＥＴ３０の構造は、図１６に例示するように、複数のＦＥＴ２０およびＦＥＴ３０に共通するゲート絶縁層３が形成されているボトムゲート構造であってもよい。これらＦＥＴ２０およびＦＥＴ３０のボトムゲート構造において、補強線１１、１２とソース電極５およびドレイン電極６とは、ゲート絶縁層３上に形成される。
The reinforcing
また、第２補強線４１、４２は、上述したＦＥＴ２０、３０のボトムゲート構造の種類によらず、第２絶縁層７と同一の材料によって構成されることが好ましい。これにより、局所的に形成された第２絶縁層７によって生じる樹脂基材１の剃りを抑制することができる。In addition, it is preferable that the second reinforcing
図１３、１４に示す例では、第２補強線４１および第２補強線４２は、それぞれ補強線１１および補強線１２と重なるように形成されているが、これらの補強線１１、１２の一部だけと重なるように形成しても、これらの補強線１１、１２と重ならないように形成しても良い。また、図１３に示す例では、第２補強線４１および第２補強線４２は、互いに連続するように形成されているが、それぞれ断続的に形成されていても構わない。13 and 14, the second reinforcing
また、図１５に例示したように、ゲート絶縁層３は、複数のＦＥＴ２０および複数のＦＥＴ３０に共通する構造となるよう形成しても良い。この場合、ゲート絶縁層３によって補強線１１、１２が覆われていても良く、ゲート絶縁層３の上に第２補強線４１、４２が形成されていても良い。15, the
補強線１１、１２とゲート電極２とが同一の層に形成されていること、または、補強線１１、１２とソース電極５およびドレイン電極６とが同一の層に形成されていることは、走査型電子顕微鏡（ＳＥＭ）や透過型電子顕微鏡（ＴＥＭ）などで半導体装置用基板５０Ｈの断面を観察することで確認することができる。The fact that the reinforcing
また、ＦＥＴ２０およびＦＥＴ３０の構造は、図１４に例示したように、半導体層４の上面にソース電極５およびドレイン電極６が配置される、いわゆるトップコンタクト構造である。しかし、ＦＥＴ２０およびＦＥＴ３０に適用できる構造は、これに限られるものではなく、ボトムコンタクト構造であっても構わない。
The structure of
（ゲート電極）
ゲート電極２は、電極として使用されうる導電性材料を含むものであれば、いかなるものでもよい。ゲート電極２の導電性材料としては、例えば、酸化錫、酸化インジウム、酸化錫インジウム（ＩＴＯ）などの導電性金属酸化物が挙げられる。また、ゲート電極２の導電性材料としては、白金、金、銀、銅、鉄、錫、亜鉛、アルミニウム、インジウム、クロム、リチウム、ナトリウム、カリウム、セシウム、カルシウム、マグネシウム、パラジウム、モリブデン、アモルファスシリコンやポリシリコンなどの金属、これらの中から選択される複数の金属の合金、ヨウ化銅、硫化銅などの無機導電性物質が挙げられる。また、ゲート電極２の導電性材料としては、ポリチオフェン、ポリピロール、ポリアニリン、ポリエチレンジオキシチオフェンとポリスチレンスルホン酸との錯体、ヨウ素などのドーピングによって導電率を向上させた導電性ポリマーが挙げられる。さらには、ゲート電極２の導電性材料としては、炭素材料、有機成分と導電体とを含有する材料などが挙げられる。
(gate electrode)
The
ゲート電極２の材料として上記有機成分と導電体とを含有する材料を用いた場合、ゲート電極２の柔軟性が増し、屈曲時にもゲート電極２の密着性が良く、ゲート電極２の電気的接続が良好となる。このような材料に含有される有機成分としては、特に制限はないが、モノマー、オリゴマーもしくはポリマー、光重合開始剤、可塑剤、レベリング剤、界面活性剤、シランカップリング剤、消泡剤、顔料などが挙げられる。これらの中でも、ゲート電極２の折り曲げ耐性向上の観点からは、オリゴマーもしくはポリマーが好ましい。しかし、ゲート電極２および配線の導電性材料は、これらに限定されるものではない。これらの導電性材料は、単独で用いてもよいが、複数の材料を積層または混合して用いてもよい。When a material containing the organic component and a conductor is used as the material for the
また、ゲート電極２の幅、厚み、および各ゲート電極間の間隔は任意である。具体的には、ゲート電極２の幅は、５μｍ以上、１ｍｍ以下であることが好ましい。ゲート電極２の幅をこの範囲内とすることで、ゲート電極２とソース電極５およびドレイン電極６とのオーバーラップ制御やチャネル長制御によるＦＥＴ特性制御が行いやすくなる。ゲート電極２の厚みは、ＦＥＴ（例えば上述したＦＥＴ２０、３０）がボトムゲート構造である場合、補強線１１、１２と同じ厚みであり、３０ｎｍ以上、５００ｎｍ以下であることが好ましい。補強線１１、１２の厚みとゲート電極２の厚みとが同じであることは、走査型電子顕微鏡（ＳＥＭ）や透過型電子顕微鏡（ＴＥＭ）などで半導体装置用基板の断面を観察することで確認することができる。
The width, thickness, and spacing between the
（ゲート絶縁層）
ゲート絶縁層３に用いられる材料としては、特に限定されないが、酸化シリコン、アルミナ等の無機材料；ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサン、ポリビニルフェノール等の有機高材料；あるいは無機材料粉末と有機材料との混合物が挙げられる。中でも、ゲート絶縁層３の材料は、ケイ素原子と炭素原子との結合を有する有機化合物を含むことが好ましい。また、それに加えて、ゲート絶縁層３の材料は、金属原子と酸素原子との結合を有する金属化合物を含むことがさらに好ましい。
(Gate insulating layer)
The material used for the
ゲート絶縁層３は、単層でも複数層でもよい。また、ゲート絶縁層３は、１つの層を複数の絶縁性材料から形成したものでもよいし、複数の絶縁性材料を積層して複数の絶縁層を形成したものでも構わない。The
（ソース電極およびドレイン電極）
ソース電極５およびドレイン電極６（以下、ソース・ドレイン電極と適宜略記する）は、電極として使用されうる導電材料を含むものであれば、いかなるものでもよい。ソース・ドレイン電極の導電性材料としては、例えば、酸化錫、酸化インジウム、酸化錫インジウム（ＩＴＯ）などの導電性金属酸化物が挙げられる。また、ソース・ドレイン電極の導電性材料としては、白金、金、銀、銅、鉄、錫、亜鉛、アルミニウム、インジウム、クロム、リチウム、ナトリウム、カリウム、セシウム、カルシウム、マグネシウム、パラジウム、モリブデン、アモルファスシリコンやポリシリコンなどの金属、これらの中から選択される複数の金属の合金、ヨウ化銅、硫化銅などの無機導電性物質が挙げられる。また、ソース・ドレイン電極の導電性材料としては、ポリチオフェン、ポリピロール、ポリアニリン、ポリエチレンジオキシチオフェンとポリスチレンスルホン酸との錯体、ヨウ素などのドーピングによって導電率を向上させた導電性ポリマーが挙げられる。さらには、ソース・ドレイン電極の導電性材料としては、炭素材料、有機成分と導電体とを含有する材料などが挙げられる。
(Source and drain electrodes)
The
ソース・ドレイン電極の導電性材料として上記有機成分と導電体とを含有する材料を用いた場合、ソース・ドレイン電極の柔軟性が増し、屈曲時にもソース・ドレイン電極の密着性が良く、ソース・ドレイン電極の電気的接続が良好となる。このような材料に含有される有機成分としては、特に制限はないが、モノマー、オリゴマーもしくはポリマー、光重合開始剤、可塑剤、レベリング剤、界面活性剤、シランカップリング剤、消泡剤、顔料などが挙げられる。これらの中でも、ソース・ドレイン電極の折り曲げ耐性向上の観点からは、オリゴマーもしくはポリマーが好ましい。しかし、ソース・ドレイン電極および配線の導電性材料は、これらに限定されるものではない。これらの導電性材料は、単独で用いてもよいが、複数の材料を積層または混合して用いてもよい。When a material containing the organic component and a conductor is used as the conductive material for the source and drain electrodes, the flexibility of the source and drain electrodes is increased, and the adhesion of the source and drain electrodes is good even when bent, and the electrical connection of the source and drain electrodes is good. The organic components contained in such materials are not particularly limited, but include monomers, oligomers or polymers, photopolymerization initiators, plasticizers, leveling agents, surfactants, silane coupling agents, defoamers, pigments, etc. Among these, oligomers or polymers are preferable from the viewpoint of improving the bending resistance of the source and drain electrodes. However, the conductive materials for the source and drain electrodes and wiring are not limited to these. These conductive materials may be used alone, or multiple materials may be stacked or mixed.
ソース電極５とドレイン電極６との間隔は、１μｍ以上、５００μｍ以下であることが好ましい。さらに、ソース・ドレイン電極に接続する配線の幅および厚みも任意である。具体的には、当該配線の厚みは、０．０１μｍ以上、１００μｍ以下であることが好ましい。当該配線の幅は、５μｍ以上、５００μｍ以下であることが好ましい。しかし、これらの寸法は、上記のものに限らない。The distance between the
（半導体層）
半導体層４に用いられる材料としては、半導体性を示す材料であれば特に限定されず、キャリア移動度の高い材料が好ましく用いられる。また、半導体層４の材料としては、低コストで簡便な塗布プロセスが適用できるものが好ましく、有機半導体やカーボン材料が好ましい例として挙げられる。
(Semiconductor Layer)
The material used for the
半導体層４に用いられる有機半導体としては、ペンタセン、ポリチオフェン類、チオフェンユニットを主鎖中に含む化合物、ポリピロール類、ポリ（ｐ－フェニレンビニレン）類、ポリアニリン類、ポリアセチレン類、ポリジアセチレン類、ポリカルバゾール類、ポリフラン類、含窒素芳香環を構成単位とするポリヘテロアリール類、縮合多環芳香族化合物、複素芳香族化合物、芳香族アミン誘導体、ビスカルバゾール誘導体、ピラゾリン誘導体、スチルベン系化合物、ヒドラゾン系化合物、銅フタロシアニンなどの金属フタロシアニン類、銅ポルフィリンなどの金属ポルフィリン類、ジスチリルベンゼン誘導体、アミノスチリル誘導体、芳香族アセチレン誘導体、縮合環テトラカルボン酸ジイミド類、有機色素、など公知のものを利用することができる。上記の有機半導体は、これらを２種以上含有してもよい。
The organic semiconductors used in the
半導体層４に用いられるカーボン材料としては、カーボンナノチューブ（ＣＮＴ）、グラフェン、フラーレンなどが挙げられる。中でも、樹脂基材１の搬送方式としてロール・トゥ・ロール方式を適用した場合、２００℃以下の低温形成が可能である点、塗布プロセスへの適性が高い点から、上記カーボン材料としてＣＮＴが好ましい。さらには、有機半導体と異なり結晶化を必要とせず、ＣＮＴ同士のネットワーク構造によって高移動度が達成できるため、シート基材が熱や張力などの外部起因によって伸縮しても高移動度が維持しやすい点からも、上記カーボン材料としてＣＮＴが好ましい。Examples of carbon materials used in the
ＣＮＴとしては、１枚の炭素膜（グラフェン・シート）が円筒状に巻かれた単層ＣＮＴ、２枚のグラフェン・シートが同心円状に巻かれた２層ＣＮＴ、複数のグラフェン・シートが同心円状に巻かれた多層ＣＮＴのいずれを用いてもよく、これらを２種以上用いてもよい。中でも、半導体の特性を示すという観点から、単層ＣＮＴを用いることが好ましく、特に、当該単層ＣＮＴは、半導体型単層ＣＮＴを９０重量％以上含むことがより好ましい。さらに好ましくは、単層ＣＮＴが半導体型単層ＣＮＴを９５重量％以上含むことである。As the CNT, any of the following may be used: single-walled CNT in which one carbon film (graphene sheet) is wound in a cylindrical shape; double-walled CNT in which two graphene sheets are wound concentrically; and multi-walled CNT in which multiple graphene sheets are wound concentrically. Two or more of these may be used. Among them, from the viewpoint of exhibiting semiconductor properties, it is preferable to use single-walled CNT, and in particular, it is more preferable that the single-walled CNT contains 90% by weight or more of semiconducting single-walled CNT. Even more preferably, the single-walled CNT contains 95% by weight or more of semiconducting single-walled CNT.
さらに、表面の少なくとも一部に共役系重合体が付着したＣＮＴ（以下、ＣＮＴ複合体という）は、溶液中での分散安定性に優れ、高移動度が得られるため、半導体層４のカーボン材料として特に好ましい。ここで、共役系重合体とは、繰り返し単位が共役構造をとり、重合度が２以上の化合物を指す。また、ＣＮＴが均一に分散した溶液を用いることで、ＣＮＴが均一に分散した膜（半導体層４を構成する膜）をインクジェット法等の塗布法により形成することができる。Furthermore, CNTs having a conjugated polymer attached to at least a portion of their surface (hereinafter referred to as CNT composites) are particularly preferred as the carbon material for the
「共役系重合体がＣＮＴの表面の少なくとも一部に付着した状態」とは、ＣＮＴ表面の一部、あるいは全部を共役系重合体が被覆した状態を意味する。共役系重合体がＣＮＴを被覆できるのは、それぞれの共役系構造に由来するπ電子雲が重なることによって相互作用が生じるためと推測される。ＣＮＴが共役系重合体で被覆されているか否かは、対象とするＣＮＴの反射色が被覆されていないＣＮＴの色から共役系重合体の色に近づくことで判別できる。定量的には、Ｘ線光電子分光法（ＸＰＳ）などの元素分析によって、付着物の存在とＣＮＴに対する付着物の質量比とを同定することができる。 "A state in which a conjugated polymer is attached to at least a portion of the surface of a CNT" means a state in which a part or all of the CNT surface is coated with a conjugated polymer. It is speculated that the reason that a conjugated polymer can coat a CNT is because an interaction occurs due to the overlap of the π-electron clouds derived from each conjugated structure. Whether or not a CNT is coated with a conjugated polymer can be determined by the reflection color of the target CNT approaching the color of the conjugated polymer from the color of the uncoated CNT. Quantitatively, the presence of an attachment and the mass ratio of the attachment to the CNT can be identified by elemental analysis such as X-ray photoelectron spectroscopy (XPS).
ＣＮＴに付着させる共役系重合体は、分子量、分子量分布や構造に関わらず用いることができる。ＣＮＴへの付着のし易さという観点から、該共役系重合体は、重量平均分子量が１０００以上であることが好ましい。The conjugated polymer to be attached to the CNT can be used regardless of its molecular weight, molecular weight distribution, or structure. From the viewpoint of ease of attachment to the CNT, it is preferable that the conjugated polymer has a weight average molecular weight of 1000 or more.
共役系重合体をＣＮＴに付着させる方法としては、例えば、以下に示す第１～第４の方法等が挙げられる。第１の方法としては、溶融した共役系重合体中にＣＮＴを添加して混合する方法が挙げられる。第２の方法としては、共役系重合体を溶媒中に溶解させ、この中にＣＮＴを添加して混合する方法が挙げられる。第３の方法としては、ＣＮＴを溶媒中で予め超音波等で予備分散しておいた所に共役系重合体を添加し混合する方法が挙げられる。第４の方法としては、溶媒中に共役系重合体とＣＮＴを入れ、この混合系に超音波を照射して混合する方法が挙げられる。本発明では、これら複数の方法を組み合わせてもよい。 Methods for attaching a conjugated polymer to CNT include, for example, the first to fourth methods shown below. The first method is to add CNT to a molten conjugated polymer and mix it. The second method is to dissolve a conjugated polymer in a solvent, add CNT to the solution, and mix it. The third method is to add a conjugated polymer to a solution in which CNT has been pre-dispersed in a solvent using ultrasound or the like, and mix it. The fourth method is to put a conjugated polymer and CNT in a solvent, and mix the mixture by irradiating it with ultrasound. In the present invention, these methods may be combined.
本発明において、ＣＮＴの長さは、ソース電極５とドレイン電極６との間の距離（チャネル長）よりも短いことが好ましい。ＣＮＴの平均長さは、チャネル長によるが、好ましくは２μｍ以下であり、より好ましくは０．５μｍ以下である。一般に市販されているＣＮＴは長さに分布があり、チャネル長よりも長いＣＮＴが含まれることがある。このため、半導体層４を形成する工程には、ＣＮＴをチャネル長よりも短くする工程を加えることが好ましい。ＣＮＴをチャネル長よりも短くする方法としては、例えば、硝酸、硫酸などによる酸処理、超音波処理、または凍結粉砕法などにより、ＣＮＴを短繊維状にカットする方法が有効である。また、フィルターによる分離を併用することは、ＣＮＴの純度を向上させるという観点から、さらに好ましい。また、ＣＮＴの直径は、特に限定されないが、１ｎｍ以上１００ｎｍ以下であることが好ましく、５０ｎｍ以下であることがより好ましい。In the present invention, the length of the CNT is preferably shorter than the distance (channel length) between the
上記のＣＮＴを被覆する共役系重合体としては、ポリチオフェン系重合体、ポリピロール系重合体、ポリアニリン系重合体、ポリアセチレン系重合体、ポリ－ｐ－フェニレン系重合体、ポリ－ｐ－フェニレンビニレン系重合体、チオフェンユニットとヘテロアリールユニットを繰り返し単位中に有するチオフェン－ヘテロアリーレン系重合体などが挙げられる。上記共役系重合体は、これらを２種以上用いたものでもよい。上記共役系重合体としては、単一のモノマーユニットが並んだもの、異なるモノマーユニットをブロック共重合したもの、ランダム共重合したもの、または、グラフト重合したものなどを用いることができる。 Examples of the conjugated polymers that coat the CNTs include polythiophene polymers, polypyrrole polymers, polyaniline polymers, polyacetylene polymers, poly-p-phenylene polymers, poly-p-phenylenevinylene polymers, and thiophene-heteroarylene polymers having thiophene units and heteroaryl units in the repeating units. The conjugated polymers may be made of two or more of these. The conjugated polymers may be made of a single monomer unit arranged in a row, or different monomer units that have been block copolymerized, randomly copolymerized, or graft polymerized.
また、半導体層４としては、ＣＮＴ複合体と有機半導体とを混合したものを用いてもよい。有機半導体中にＣＮＴ複合体を均一に分散させることにより、有機半導体そのものの特性を維持しつつ、高い移動度を実現することが可能となる。In addition, a mixture of CNT composites and an organic semiconductor may be used as the
また、半導体層４は、さらに絶縁性材料を含んでもよい。ここで用いられる絶縁性材料としては、本発明の絶縁材料組成物や、ポリ（メチルメタクリレート）、ポリカーボネート、ポリエチレンテレフタレートなどのポリマー材料が挙げられるが、特にこれらに限定されない。The
半導体層４は、単層でも複数層でもよい。半導体層４の膜厚は、１ｎｍ以上２００ｎｍ以下であることが好ましく、１００ｎｍ以下であることがさらに好ましい。半導体層４をこの範囲内の膜厚にすることにより、均一な薄膜形成が容易になり、さらにゲート電圧によって制御できないソース・ドレイン電極間の電流を抑制し、ＦＥＴのオンオフ比をより高くすることができる。半導体層４の膜厚は、原子間力顕微鏡やエリプソメトリ法などにより測定できる。The
また、ゲート絶縁層３と半導体層４との間に配向性層を設けることもできる。この配向性層の材料としては、シラン化合物、チタン化合物、有機酸、ヘテロ有機酸など、公知の材料を用いることができ、特に有機シラン化合物が好ましい。An orientation layer can also be provided between the
本発明では、複数のＦＥＴの少なくとも一部の半導体層４に対して、ゲート絶縁層３とは反対側で半導体層４と接する第２絶縁層（例えば図１４に示す第２絶縁層７）を形成してもよい。これにより、半導体層４を酸素や水分などの外部環境から保護することができる。In the present invention, a second insulating layer (e.g., second insulating
上記第２絶縁層に用いられる材料としては、特に限定されないが、具体的には酸化シリコン、アルミナ等の無機材料、ポリイミドやその誘導体、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサンやその誘導体、ポリビニルフェノールやその誘導体等などのポリマー材料、あるいは無機材料粉末とポリマー材料との混合物や有機低分子材料とポリマー材料との混合物を挙げることができる。 Materials used for the second insulating layer are not particularly limited, but specific examples include inorganic materials such as silicon oxide and alumina, polymer materials such as polyimide and its derivatives, polyvinyl alcohol, polyvinyl chloride, polyethylene terephthalate, polyvinylidene fluoride, polysiloxane and its derivatives, polyvinylphenol and its derivatives, etc., or mixtures of inorganic material powder and polymer materials, or mixtures of organic low molecular weight materials and polymer materials.
形成されたＦＥＴ（例えば図１４等に示すＦＥＴ２０、３０）は、ソース電極５とドレイン電極６との間に流れる電流を、ゲート電圧を変化させることによって制御することができる。ＦＥＴの性能の指標となる移動度は、下記の（ａ）式を用いて算出することができる。
移動度μ＝（δＩｄ／δＶｇ）Ｌ・Ｄ／（Ｗ・εｒ・ε・Ｖｓｄ）（ａ）
The formed FET (for example,
Mobility μ=(δId/δVg)L・D/(W・εr・ε・Vsd) (a)
ただし、（ａ）式において、Ｉｄはソース・ドレイン電極間の電流であり、Ｖｓｄはソース・ドレイン電極間の電圧である。Ｖｇは、ゲート電圧である。Ｄは、ゲート絶縁層３の厚みである。Ｌはチャネル長であり、Ｗはチャネル幅である。εｒはゲート絶縁層３の比誘電率であり、εは真空の誘電率（８．８５×１０-12Ｆ／ｍ）である。
In formula (a), Id is the current between the source and drain electrodes, Vsd is the voltage between the source and drain electrodes, Vg is the gate voltage, D is the thickness of the
上記のＦＥＴは、移動度が高く、ゲート電極２とソース電極５およびドレイン電極６との相対位置が高精度に制御されたＦＥＴとなる。The above FET has high mobility and the relative positions of the
（第２絶縁層）
第２絶縁層７は、半導体層４に対してゲート絶縁層３が形成された側の反対側に形成される。「半導体層４に対してゲート絶縁層３が形成された側の反対側」とは、例えば、半導体層４の下側にゲート絶縁層３を有する場合は、半導体層４の上側を指す。第２絶縁層を形成することにより、通常はｐ型半導体特性を示すＣＮＴ－ＦＥＴを、ｎ型半導体特性を示す半導体素子へ転換することができる。
(Second insulating layer)
The second
第２絶縁層７は、炭素原子と窒素原子との結合を有する有機化合物を含有することが好ましい。そのような有機化合物としては、いかなる有機化合物でもよいが、例えば、アミド系化合物、イミド系化合物、ウレア系化合物、アミン系化合物、イミン系化合物、アニリン系化合物、ニトリル系化合物などを挙げることができる。さらに、第２絶縁層７は、ポリマーを含有することにより、炭素原子と窒素原子との結合を有する有機化合物とＣＮＴとが相互作用する場を安定に保つことができると考えられるので、より安定したｎ型半導体特性が得られると推定される。第２絶縁層７に含まれるポリマーとしては、アクリル樹脂、メタクリル樹脂、オレフィンポリマー、シクロオレフィンポリマー、ポリスチレン、ポリシロキサン、ポリイミド、ポリカーボネート、ビニルアルコール系樹脂、フェノール系樹脂などが挙げられる。The second
第２絶縁層７は、有機化合物やポリマー以外に、他の化合物を含有していてもよい。当該他の化合物としては、例えば、第２絶縁層７を塗布で形成する場合における、溶液の粘度やレオロジーを調節するための増粘剤やチクソ剤などが挙げられる。また、第２絶縁層７は、単層でも複数層でもよい。The second
第２絶縁層７の形成方法としては、特に限定されず、抵抗加熱蒸着、電子線ビーム、スパッタリング、ＣＶＤなどの乾式の方法を用いることも可能であるが、製造コストや大面積への適合の観点から、塗布法を用いることが好ましい。当該塗布法として、具体的には、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法、ドロップキャスト法などを好ましく用いることができる。塗膜厚み制御や配向制御など、得ようとする塗膜特性に応じて、第２絶縁層７の塗布法を選択することができる。The method for forming the second insulating
＜半導体装置用基板の製造方法＞
つぎに、本発明に係る半導体装置用基板の製造方法について、上述した実施の形態５に係る半導体装置用基板５０Ｅの製造方法を代表例とする内容を中心に詳細に説明する。本発明に係る半導体装置用基板の製造方法は、上述した各実施の形態に係る半導体装置用基板のいずれかを製造するものである。上述した各実施の形態に係る半導体装置用基板のおずれかを製造する場合の製造方法は、樹脂基材１上における、複数の半導体装置の構成部材のうちいずれか一つの形成と補強線の形成とを同一の工程で行う、ことが好ましい。これにより、半導体装置用基板の製造に要する材料の種類および工程数を削減することができる。
<Method of manufacturing a substrate for a semiconductor device>
Next, a detailed description will be given of the method for manufacturing a substrate for a semiconductor device according to the present invention, focusing on the method for manufacturing the substrate for a
図１７は、本発明の実施の形態５に係る半導体装置用基板の製造方法の一例を説明するための斜視図である。図１８Ａは、本発明の実施の形態５に係る半導体装置用基板の製造方法の第１工程例を示す部分拡大模式図である。図１８Ｂは、本発明の実施の形態５に係る半導体装置用基板の製造方法の第２工程例を示す部分拡大模式図である。図１８Ａ、１８Ｂには、図１７に示す半導体装置用基板５０Ｅの一部分（破線IIIで囲まれる部分）を抜粋して、この半導体装置用基板５０Ｅの製造方法の各工程が示されている。この半導体装置用基板５０Ｅを製造する上で、以下の各工程は、長尺の樹脂基材１をロール・トゥ・ロール方式によって搬送しながら行われる。このロール・トゥ・ロール方式の搬送において、樹脂基材１の搬送方向は、この樹脂基材１の長手方向（図１７中の太線矢印参照）と同じ方向である。17 is a perspective view for explaining an example of a method for manufacturing a substrate for a semiconductor device according to the fifth embodiment of the present invention. FIG. 18A is a partially enlarged schematic diagram showing a first step example of the method for manufacturing a substrate for a semiconductor device according to the fifth embodiment of the present invention. FIG. 18B is a partially enlarged schematic diagram showing a second step example of the method for manufacturing a substrate for a semiconductor device according to the fifth embodiment of the present invention. In FIGS. 18A and 18B, a part (a part surrounded by a dashed line III) of the substrate for a
半導体装置用基板５０Ｅの製造方法では、まず、図１８Ａの状態Ｓ１に示すように、樹脂基材１の面上に対してゲート電極２の形成と補強線３１～３８の形成とを行う補強線形成工程が実施される。この補強線形成工程では、樹脂基材１の上にゲート電極２および補強線３１～３８を同一の工程で形成する。なお、ここでいう同一の工程とは、ゲート電極２および補強線３１～３８を一括で形成することだけでなく、ゲート電極２または補強線３１～３８の一方を先に形成し、続いて、次のゲート絶縁層を形成する工程の前に他方（ゲート電極２または補強線３１～３８のうち未だ形成していないもの）を形成することも含む。これらの中でも、ゲート電極２および補強線３１～３８を一括で形成することが好ましい。In the manufacturing method of the
上記補強線形成工程におけるゲート電極２および補強線３１～３８の形成方法としては、真空蒸着、電子線ビーム、スパッタリング、メッキ、ＣＶＤ、イオンプレーティングコーティング、インクジェット、印刷などの公知技術を用いた方法や、有機成分および導電体粒子を含むペーストをブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法などの公知の技術で絶縁基板上に塗布し、オーブン、ホットプレート、赤外線などを用いて乾燥を行い形成する方法などが挙げられる。これらのゲート電極２および補強線３１～３８の形成方法は、ゲート電極２と配線（図示せず）との導通を取ることができれば、特に制限されない。また、上記補強線形成工程において、補強線３１～３８は、ゲート電極２を構成する材料と同一の材料によって形成される。
The method of forming the
また、上記補強線形成工程において、ゲート電極２および補強線３１～３８をパターン状に形成するパターン形成方法としては、上記方法で作製した電極薄膜を公知のフォトリソグラフィ法などで所望の形状にパターン形成するものでもよいし、あるいは電極および配線物質の真空蒸着やスパッタリング時に所望の形状のマスクを介してパターン形成するものでもよい。また、上記パターン形成方法としては、インクジェット法や印刷法を用いて直接パターンを形成するものでもよい。In the reinforcing wire forming step, the patterning method for forming the
上記補強線形成工程は、これらの方法の中でも、樹脂基材１上にスパッタリングもしくは真空蒸着法によって成膜した金属膜を加工し、当該金属膜をゲート電極２および補強線３１～３８に対応するパターンに加工するパターニング工程を含むものが好ましい。また、上記補強線形成工程は、樹脂基材１上に導電体粒子と感光性有機成分とを含有する感光性ペーストを用いて塗布膜を形成する成膜工程と、その塗布膜をフォトリソグラフィ法によってゲート電極２および補強線３１～３８に対応するパターンに加工するパターニング工程とを含むものも好ましい。これらの方法（工程）を上記補強線形成工程に用いることで、平坦性が高く、厚みおよびパターン形状が均一なゲート電極２および補強線３１～３８を形成することができる。このため、作製されるＦＥＴのリーク率を低減し且つ当該ＦＥＴの特性ばらつきを低減することができる。本発明に用いられる感光性ペーストの好ましい実施の形態としては、例えば、国際公開第２０１８／０５１８６０号や国際公開第２０１７／０３００７０号に記載されているものが挙げられる。Among these methods, the reinforcing line formation process preferably includes a patterning process in which a metal film formed on the
ロール・トゥ・ロール方式によって連続して搬送される樹脂基材１をロール状に巻き取った際、補強線３１～３４に対応する樹脂基材１の箇所は、それらの重なりによってロール厚みが厚くなり、補強線３１～３４の列数分のゲージ状のバンドができる。補強線３１～３４の厚みが均一である場合、それぞれのバンドの厚みが均一となることで樹脂基材１の巻きズレを低減することができる。また、補強線３１～３８の厚みとゲート電極２の厚みとを均一とすることで、ロール状に巻かれた樹脂基材１において、ゲート電極２が重なって蓄積される厚みよりも補強線３１～３４が重なって蓄積される厚みの方が厚くなる。このため、樹脂基材１のロールが巻き締まり擦れることで発生するゲート電極２の断線発生を低減することができる。When the
樹脂基材１の厚みは、２５μｍ以上１００μｍ以下であることが好ましい。樹脂基材１の厚みをこの範囲内にすることで、樹脂基材１は高い耐久性と適度な柔軟性とを有し得るため、ロール・トゥ・ロール方式における、樹脂基材１の搬送蛇行や巻ズレを抑えることができる。この結果、樹脂基材１上への半導体装置の形成効率が向上する。The thickness of the
なお、厚みが均一とは、任意の５カ所の厚みを測定した際の平均値に対する標準偏差が５％以内に収まっていることをいう。また、ゲート電極等の電極の厚みと補強線の厚みとが同じであるとは、樹脂基材１の面内に形成されている電極および補強線について、それぞれ任意の５カ所の厚みを測定した際の平均値の差が、より値が大きい方の平均値に対し１０％以内に収まっていることをいう。"Uniform thickness" means that the standard deviation of the average value when the thickness is measured at any five locations is within 5%. "The thickness of an electrode such as a gate electrode and the thickness of a reinforcing wire are the same" means that the difference in the average values when the thicknesses of the electrodes and reinforcing wires formed within the surface of the
次に、図１８Ａの状態Ｓ２に示すように、ゲート絶縁層３の形成を行う第１絶縁層形成工程が実施される。この第１絶縁層形成工程では、上述したゲート電極２（図１８Ａの状態Ｓ１参照）の上にゲート絶縁層３を形成する。ゲート絶縁層３の形成方法としては、真空蒸着、電子線ビーム、スパッタリング、メッキ、ＣＶＤ、イオンプレーティングコーティング、インクジェット、印刷、スピンコート法、ブレードコート法、スリットダイコート法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法などの公知の技術が挙げられる。しかし、ゲート絶縁層３の形成方法は、これらに限定されるものではない。Next, as shown in state S2 of FIG. 18A, a first insulating layer formation process is carried out to form a
また、図１８Ａには図示しないが、ゲート絶縁層３は、補強線３１～３８の上にも形成されても構わないし、ゲート電極２および補強線３１～３８が形成された樹脂基材１の全面に形成されても構わない。
Although not shown in FIG. 18A, the
次に、図１８Ｂの状態Ｓ３に示すように、半導体層４の形成を行う半導体層形成工程が実施される。この半導体層形成工程では、上述したゲート絶縁層３（図１８Ａの状態Ｓ２参照）の上に、ＣＮＴを含む溶液を塗布して半導体層４を形成する。半導体層４の形成方法としては、製造コストや大面積への適合の観点から、塗布法を用いることが好ましい。当該塗布法としては、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコート法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法などの公知の塗布方法が挙げられる。中でも、当該塗布法は、インクジェット法、ディスペンサー法およびスプレー法からなる群より選ばれるいずれか一つであることが好ましい。さらに、原料の使用効率の観点から、インクジェット法がより好ましい。当該塗布法としては、これらの塗布方法の中から、塗膜厚み制御や配向制御など、得ようとする塗膜特性に応じて適切なものを選択できる。また、この半導体層形成工程では、形成した塗膜に対して、大気下、減圧下または不活性ガス雰囲気下（窒素やアルゴン雰囲気下）でアニーリング処理を行ってもよい。
Next, as shown in state S3 of FIG. 18B, a semiconductor layer forming process is carried out to form a
次に、図１８Ｂの状態Ｓ４に示すように、ソース・ドレイン電極の形成を行う電極形成工程が実施される。この電極工程では、上述したゲート絶縁層３および半導体層４（図１８Ｂの状態Ｓ３参照）の上に、ソース電極５およびドレイン電極６を形成する。ソース電極５およびドレイン電極６の形成方法としては、真空蒸着、電子線ビーム、スパッタリング、メッキ、ＣＶＤ、イオンプレーティングコーティング、インクジェット、印刷などの公知技術を用いた方法や、有機成分および導電性粒子を含むペーストをスピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法などの公知の技術で絶縁基板上に塗布し、オーブン、ホットプレート、赤外線などを用いて乾燥を行い形成する方法などが挙げられる。しかし、これらの電極の形成方法は、ソース電極５およびドレイン電極６と配線（図示せず）との導通を取ることができれば、特に制限されない。
Next, as shown in state S4 of FIG. 18B, an electrode formation process is carried out to form source and drain electrodes. In this electrode process, a
また、半導体装置用基板５０Ｅの製造方法では、上述したようにゲート電極２と補強線３１~３８とを同一の工程で形成する代わりに、ソース電極５およびドレイン電極６と補強線３１~３８とを同一の工程で形成する補強線形成工程を行ってもよい。この際、補強線３１~３８の材料は、ソース電極５およびドレイン電極６を構成する材料と同一の材料である。当該補強線形成工程において、ソース電極５およびドレイン電極６と補強線３１～３８とをパターン状に形成するパターン形成方法としては、上記方法で作製した電極薄膜を公知のフォトリソグラフィ法などで所望の形状にパターン形成するものでもよいし、あるいは電極および配線物質の蒸着やスパッタリング時に所望の形状のマスクを介してパターン形成するものでもよい。また、上記パターン形成方法としては、インクジェット法や印刷法を用いて直接パターンを形成するものでもよい。In addition, in the manufacturing method of the
次に、上述した実施の形態６に係る半導体装置用基板５０Ｈ（図１３参照）を例示して、本発明に係る半導体装置用基板の製造方法の変形例を説明する。図１９Ａは、本発明の実施の形態６に係る半導体装置用基板の製造方法の第１工程例を示す部分拡大模式図である。図１９Ｂは、本発明の実施の形態６に係る半導体装置用基板の製造方法の第２工程例を示す部分拡大模式図である。図１９Ａ、１９Ｂには、本実施の形態６に係る半導体装置用基板５０Ｈの一部分を抜粋して、この半導体装置用基板５０Ｈの製造方法の各工程が示されている。図１９Ａ、１９Ｂに示す半導体装置用基板５０Ｈの一部分は、図１７に示した半導体装置用基板５０Ｅの破線IIIで囲まれる部分と同様である。この半導体装置用基板５０Ｈの製造方法において、樹脂基材１は、上述した実施の形態５に係る半導体装置用基板５０Ｅの製造方法（図１７参照）と同様に、長尺の樹脂基材である。また、この半導体装置用基板５０Ｈを製造する上で、以下の各工程は、長尺の樹脂基材１をロール・トゥ・ロール方式によって搬送しながら行われる。この際、樹脂基材１の搬送方向は、上述した実施の形態５における搬送方向（図１７中の太線矢印参照）と同じ方向である。Next, a modified example of the method for manufacturing a substrate for a semiconductor device according to the present invention will be described by exemplifying the substrate for a
半導体装置用基板５０Ｈの製造方法では、まず、図１９Ａに示すように、ゲート電極２の形成と補強線３１～３８の形成とを行う補強線形成工程（状態Ｓ１１）と、ゲート絶縁層３の形成を行う第１絶縁層形成工程（状態Ｓ１２）と、半導体層４の形成を行う半導体層形成工程（状態Ｓ１３）とが実施される。本実施形態６の補強線形成工程では、ゲート電極２の形成数以外、上述した実施の形態５と同様の方法によって、樹脂基材１の上にゲート電極２および補強線３１～３８を同一の工程で形成する。本実施形態６の第１絶縁層形成工程では、ゲート絶縁層３が覆うゲート電極２の数以外、上述した実施の形態５と同様の方法によって、上記ゲート電極２の上にゲート絶縁層３を形成する。この際、ゲート絶縁層３は、図１９Ａに示すように２つ１組のゲート電極２を覆うように形成されても構わないし、補強線３１～３８の上にも形成されても構わないし、ゲート電極２および補強線３１～３８が形成された樹脂基材１の全面に形成されても構わない。本実施形態６の半導体層形成工程では、半導体層４の形成パターン以外、上述した実施の形態５と同様の方法によって、上記ゲート絶縁層３の上に半導体層４を形成する。In the manufacturing method of the
次に、図１９Ｂの状態Ｓ１４に示すように、ソース・ドレイン電極の形成を行う電極形成工程が実施される。本実施の形態６の電極形成工程では、ソース・ドレイン電極の形成数以外、上述した実施の形態５と同様の方法によって、上記ゲート絶縁層３および半導体層４の上に、ソース電極５およびドレイン電極６を形成する。この際、上述した補強線形成工程においてゲート電極２と補強線３１~３８とを同一の工程で形成する代わりに、ソース電極５およびドレイン電極６と補強線３１~３８とを同一の工程で形成してもよい。この工程において、補強線３１~３８の材料は、ソース電極５およびドレイン電極６を構成する材料と同一の材料である。
Next, as shown in state S14 of FIG. 19B, an electrode formation process is performed to form source and drain electrodes. In the electrode formation process of the sixth embodiment,
次に、図１９Ｂの状態Ｓ１５に示すように、第２絶縁層７の形成と第２補強線５１～５８の形成とを行う第２補強線形成工程が実施される。この第２補強線形成工程では、上述した複数の半導体層４のうち一部の半導体層４の上に第２絶縁層７を形成する工程と、上述した補強線３１～３８の上に第２補強線５１～５８を形成する工程とを同一の工程で行う。この際、第２補強線５１～５８の材料は、第２絶縁層７を構成する材料と同一の材料である。19B, a second reinforcing wire forming process is carried out to form the second insulating
第２絶縁層７および第２補強線５１～５８の形成方法としては、特に限定されず、抵抗加熱蒸着、電子線ビーム、スパッタリング、ＣＶＤなどの乾式の方法を用いることも可能であるが、製造コストや大面積への適合の観点から、塗布法を用いることが好ましい。当該塗布法として、具体的には、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法、ドロップキャスト法などを好ましく用いることができる。塗膜厚み制御や配向制御など、得ようとする塗膜特性に応じて、第２絶縁層７および第２補強線５１～５８の塗布法を選択することができる。また、上記第２補強線形成工程では、形成した塗膜に対して、大気下、減圧下または不活性ガス雰囲気下（窒素やアルゴン雰囲気下）でアニーリング処理を行ってもよい。The method for forming the second insulating
ロール・トゥ・ロール方式によって連続して搬送される樹脂基材１をロール状に巻き取った際、第２補強線５１～５４（樹脂基材１の長手方向に延在する第２補強線）に対応する樹脂基材１の箇所は、それらの重なりによって樹脂基材１のロール厚みが厚くなる。これにより、巻取られた際のロール状の樹脂基材１内で発生する局所的且つ不均一な厚みムラを防ぐことができる。この結果、ロール状に巻かれた樹脂基材１と第２絶縁層７とが擦れることによる第２絶縁層７の剥離を抑制することができる。When the
以上説明した実施の形態５、６に係る半導体装置用基板の製造方法によれば、複数の半導体装置が、各々、ボトムゲート構造を有する電界効果型トランジスタを備えるように樹脂基材上に形成され、電界効果型トランジスタに含まれるゲート電極の形成と補強線の形成とを同一の工程で行うものであるので、ゲート電極を形成した直後から、補強線によって樹脂基材内の伸縮を制御することができる。そのため、その後の絶縁層形成工程やソース電極およびドレイン電極の形成工程において、位置合わせ精度が向上し、樹脂基材面内の複数の電界効果型トランジスタにおける特性ばらつきを抑えることができる。According to the manufacturing method for a substrate for a semiconductor device according to the fifth and sixth embodiments described above, a plurality of semiconductor devices are formed on a resin substrate so as to each have a field effect transistor having a bottom gate structure, and the formation of the gate electrode and the formation of the reinforcing wire included in the field effect transistor are performed in the same process, so that the expansion and contraction in the resin substrate can be controlled by the reinforcing wire immediately after the gate electrode is formed. Therefore, in the subsequent insulating layer formation process and source electrode and drain electrode formation process, the alignment accuracy is improved, and the characteristic variation in the plurality of field effect transistors in the resin substrate surface can be suppressed.
また、長手方向と短手方向とを有する樹脂基材に対し、複数の半導体装置を樹脂基材上の長手方向に列をなすように形成し、補強線の一部を、半導体装置の列の両外縁部において、樹脂基材の長手方向に略連続的に設けるようにしたので、略連続的に形成された補強線が重なりながら樹脂基材が巻き取られるようになり、この結果、樹脂基材の巻姿が強固になるとともに、ロール状に巻き取られた樹脂基材の巻ズレを抑制することができる。また、略連続的に形成された補強線によって樹脂基材面に半導体装置を囲う領域を複数形成しているので、半導体装置用基板が湿度や温度といった環境の変化にさらされた際に、略連続的な補強線によって囲まれた領域毎に樹脂基材面内の伸縮のばらつきを制御することができる。よって、複数の半導体装置を略連続的に形成する際の、略連続する樹脂基材面の領域毎に位置合わせ精度を向上させることができ、樹脂基材面上における複数の半導体装置の特性ばらつきを抑えることができる。 In addition, a resin substrate having a longitudinal direction and a lateral direction is formed such that a row of multiple semiconductor devices is formed on the resin substrate in the longitudinal direction, and a part of the reinforcing wire is provided at both outer edge portions of the row of semiconductor devices in the longitudinal direction of the resin substrate, so that the resin substrate is wound up while the reinforcing wires formed approximately continuously overlap each other. As a result, the wound shape of the resin substrate is strengthened and the winding deviation of the resin substrate wound into a roll can be suppressed. In addition, since multiple areas surrounding the semiconductor devices are formed on the resin substrate surface by the reinforcing wires formed approximately continuously, when the semiconductor device substrate is exposed to environmental changes such as humidity and temperature, the variation in expansion and contraction within the resin substrate surface can be controlled for each area surrounded by the approximately continuous reinforcing wire. Therefore, when multiple semiconductor devices are formed approximately continuously, the positioning accuracy can be improved for each area of the approximately continuous resin substrate surface, and the characteristic variation of the multiple semiconductor devices on the resin substrate surface can be suppressed.
なお、本発明の半導体装置用基板の製造方法は、上述した実施の形態５、６の製造方法に限定されず、例えば、ロール・トゥ・ロール方式以外の手法によって樹脂基材を連続的または断続的に搬送し、当該樹脂基材上に複数の半導体装置および補強線を形成するものでもよい。また、半導体装置に含まれる電極層のうち少なくとも一つの形成と補強線の形成とを同一の工程で行うことが好ましい。すなわち、ソース電極およびドレイン電極の形成と補強線の形成とを同一の工程で行ってもよい。 The manufacturing method for a substrate for a semiconductor device of the present invention is not limited to the manufacturing methods of the fifth and sixth embodiments described above, and may be, for example, a method in which a resin base material is continuously or intermittently transported by a method other than the roll-to-roll method, and multiple semiconductor devices and reinforcing lines are formed on the resin base material. It is also preferable to form at least one of the electrode layers included in the semiconductor device and the reinforcing lines in the same process. In other words, the source and drain electrodes and the reinforcing lines may be formed in the same process.
また、図１８Ａ、１８Ｂおよび図１９Ａ、１９Ｂに例示したＦＥＴの構造は、ゲート電極２が半導体層４の下側（樹脂基材１側）に配置される、いわゆるボトムゲート構造であるが、これに限られるものではない。例えば、上記ＦＥＴの構造は、ゲート電極２が半導体層４の上側（樹脂基材１とは反対側）に配置される、いわゆるトップゲート構造であっても構わない。特に図示しないが、上記ＦＥＴの構造がトップゲート構造である場合、補強線３１～３８は、半導体層４の下側に位置するソース電極５およびドレイン電極６と同一の材料によって、これらソース電極５およびドレイン電極６と同一の層に設けられることが好ましい。
The FET structure illustrated in Figures 18A, 18B and Figures 19A, 19B is a so-called bottom gate structure in which the
以上から、上記ＦＥＴの構造がボトムゲート構造であるかトップゲート構造であるかに関わらず、補強線３１～３８は、上記ＦＥＴに含まれるソース電極５、ドレイン電極６およびゲート電極２のうち、樹脂基材１に近い側（例えば半導体層４の下部側）に位置する基材側の電極と同一の材料によって、当該基材側の電極と同一の層に設けられている方が、樹脂基材１の変形を抑制し易くなるので好ましい。中でも、上記ＦＥＴの構造は、ボトムゲート構造であることが好ましい。何故ならば、樹脂基材１の変形をゲート電極２の形成時から抑制することができるため、その後のゲート電極２とソース電極５およびドレイン電極６との位置合わせなど、素子構造のＦＥＴを構成する部材のパターンずれを抑制しやすくすることができるからである。From the above, regardless of whether the FET has a bottom gate structure or a top gate structure, it is preferable that the reinforcing
＜無線通信装置＞
次に、本発明に用いられる半導体装置（例えば図１等に示す半導体装置１０）が無線通信装置である場合について説明する。この無線通信装置は、例えば、商品タグ、万引き防止タグ、各種チケットやスマートカードのような、無線電波を用いて情報の通信を行う装置である。この無線通信装置は、例えばＲＦＩＤタグのように、外部のリーダ／ライタに搭載されたアンテナから送信される無線信号（搬送波）を受信することで電気通信を行う装置である。
<Wireless Communication Device>
Next, a case will be described where the semiconductor device used in the present invention (for example, the
無線通信装置の一例としてのＲＦＩＤタグの具体的な動作は、例えば、以下の通りである。リーダ／ライタに搭載されたアンテナから送信された無線信号を、ＲＦＩＤタグのアンテナが受信する。ＲＦＩＤタグ内のＦＥＴは、この受信した無線信号をもとにコマンドを取得し、このコマンドに応じた動作を行う。その後、ＲＦＩＤタグは、このコマンドに応じた結果の回答を無線信号として、自身のアンテナからリーダ／ライタのアンテナへ送信する。なお、コマンドに応じた動作は、ＦＥＴから構成される公知の復調回路、動作制御ロジック回路、変調回路などで行われる。 Specific operations of an RFID tag as an example of a wireless communication device are, for example, as follows: The antenna of the RFID tag receives a radio signal transmitted from an antenna mounted on the reader/writer. The FET in the RFID tag obtains a command based on this received radio signal and performs an operation corresponding to this command. The RFID tag then transmits a response resulting from this command as a radio signal from its own antenna to the antenna of the reader/writer. The operation corresponding to the command is performed by a well-known demodulation circuit, operation control logic circuit, modulation circuit, etc., which are composed of FETs.
本発明に用いられる無線通信装置の好適な実施の形態は、上述のＦＥＴと、アンテナと、を少なくとも有するものである。図２０は、本発明に適用される無線通信装置の第１構成例を示す模式図である。図２１は、本発明に適用される無線通信装置の第２構成例を示す模式図である。本発明における無線通信装置のより具体的な構成としては、図２０または図２１に示す一例が挙げられる。すなわち、図２０または図２１に示すように、無線通信装置１１０、１１０Ａは、基板１００を備え、この基板１００の上に、アンテナパターン１０１と、ＦＥＴを含む回路１０２と、これら回路１０２とアンテナパターン１０１とを接続する接続配線１０３とを備えている。これらの無線通信装置１１０、１１０Ａにおいて、基板１００は、上述した本発明の半導体装置用基板の樹脂基材（例えば図１等に示す樹脂基材１）を半導体装置毎に切り分けることによって形成される。A preferred embodiment of the wireless communication device used in the present invention has at least the above-mentioned FET and an antenna. FIG. 20 is a schematic diagram showing a first configuration example of a wireless communication device applied to the present invention. FIG. 21 is a schematic diagram showing a second configuration example of a wireless communication device applied to the present invention. A more specific configuration of the wireless communication device in the present invention is an example shown in FIG. 20 or FIG. 21. That is, as shown in FIG. 20 or FIG. 21, the
本発明の半導体装置用基板の製造方法において、複数の半導体装置の各々が無線通信装置である場合、同一の樹脂基材上に上記のような複数の無線通信装置が形成された半導体装置用基板を得ることができる。本発明に係る無線通信装置の製造方法は、このような半導体装置用基板を無線通信装置毎に切り分ける切断工程を含む。具体的には、この無線通信装置の製造方法では、この切断工程により、上記の半導体装置用基板を無線通信装置毎に切り分けることで、個別に無線通信装置を得ることができる。In the manufacturing method of a substrate for a semiconductor device of the present invention, when each of the multiple semiconductor devices is a wireless communication device, a substrate for a semiconductor device in which multiple wireless communication devices as described above are formed on the same resin base material can be obtained. The manufacturing method of a wireless communication device of the present invention includes a cutting step of cutting such a substrate for a semiconductor device into individual wireless communication devices. Specifically, in the manufacturing method of a wireless communication device, the cutting step cuts the substrate for a semiconductor device into individual wireless communication devices, thereby making it possible to obtain individual wireless communication devices.
また、本発明の半導体装置用基板の製造方法において、複数の半導体装置の各々が無線通信装置のうちの回路（例えば図２０、２１に示す回路１０２）である場合は、これら複数の回路１０２が樹脂基材上に形成された半導体装置用基板を得ることができる。本発明に係る無線通信装置の製造方法は、このような半導体装置用基板を上記無線通信装置の回路毎に切り分ける切断工程と、この切断工程によって切り分けられた上記無線通信装置の回路をアンテナへ貼り合わせる貼付工程とを含む。具体的には、この無線通信装置の製造方法では、この切断工程により、上記の半導体装置用基板を回路１０２毎に個別に切り分けた後、得られた複数の回路１０２を、この貼付工程により、それぞれアンテナに貼り合わせる。これにより、これらの回路１０２とアンテナ（例えば図２０、２１に示すアンテナパターン１０１）とは、上述した接続配線１０３等の配線によって接続される。この結果、無線通信装置を得ることができる。In addition, in the manufacturing method of the semiconductor device substrate of the present invention, when each of the multiple semiconductor devices is a circuit of a wireless communication device (for example, the
或いは、本発明に係る無線通信装置の製造方法は、上記のような半導体装置用基板に形成されている無線通信装置の回路１０２をアンテナと貼り合わせる貼付工程と、この貼付工程によって回路１０２とアンテナとを貼り合わせた後の半導体装置用基板を無線通信装置（これらの回路１０２とアンテナとを備えるもの）毎に切り分ける切断工程とを含む。具体的には、この無線通信装置の製造方法では、この貼付工程により、複数の回路１０２が形成された半導体装置用基板の回路部分をアンテナと貼り合わせてから、この切断工程により、回路１０２と当該アンテナとを備える無線通信装置を個別に切り分ける。上記貼付工程では、これらの回路１０２とアンテナとが配線によって接続されている。この結果、無線通信装置を得ることができる。Alternatively, the manufacturing method of the wireless communication device according to the present invention includes a bonding step of bonding the
上述した無線通信装置の製造方法において、アンテナ材料および接続配線材料は、導電材料であれば、いかなるものでもよい。具体的には、当該導電材料として、ゲート電極材料と同様のものが挙げられる。中でも、柔軟性が増し、屈曲時にも密着性が良く電気的接続が良好となる点から、導電体とバインダーとを含有するペースト材料が好ましい。アンテナ材料および接続配線材料は、製造コスト低減の観点から、互いに同一材料であることが好ましい。In the manufacturing method of the wireless communication device described above, the antenna material and the connection wiring material may be any conductive material. Specifically, the conductive material may be the same as the gate electrode material. Among them, a paste material containing a conductor and a binder is preferred because it increases flexibility, provides good adhesion even when bent, and provides good electrical connection. From the viewpoint of reducing manufacturing costs, it is preferable that the antenna material and the connection wiring material are the same material.
アンテナパターンおよび接続配線パターンを形成するパターン形成方法としては、抜き刃を用いて銅箔やアルミニウム箔などの金属箔を加工して樹脂基材に転写する方法、樹脂基材に貼り付けた金属箔を、金属箔上に形成したレジスト層をマスクとしてエッチングする方法、樹脂基材に導電性ペーストのパターンを塗布法により形成し、熱や光によってそのパターンを硬化させる方法などがある。中でも、製造コスト低減の観点から、樹脂基材に導電ペーストを塗布して形成する方法が好ましい。 Methods for forming antenna patterns and connection wiring patterns include a method in which a metal foil such as copper foil or aluminum foil is processed with a punching blade and transferred to a resin substrate, a method in which a metal foil attached to a resin substrate is etched using a resist layer formed on the metal foil as a mask, and a method in which a conductive paste pattern is formed on a resin substrate by coating and then cured by heat or light. Of these, the method of forming the pattern by coating a conductive paste on a resin substrate is preferred from the viewpoint of reducing manufacturing costs.
また、上記導電材料として導電体とバインダーとを含有するペーストを用いた場合は、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法などの公知の技術を用いて、当該ペーストを樹脂基材上に塗布し、オーブン、ホットプレート、赤外線などを用いて乾燥を行う方法なども、上記パターン形成方法の一例として挙げられる。また、アンテナパターンおよび接続配線パターンは、上記方法で作製した導電膜を公知のフォトリソグラフィ法などで所望の形状にパターン形成してもよいし、真空蒸着やスパッタリング時に所望の形状のマスクを介してパターン形成してもよい。In addition, when a paste containing a conductor and a binder is used as the conductive material, a method of applying the paste to a resin substrate using a known technique such as spin coating, blade coating, slit die coating, screen printing, bar coater, mold method, print transfer method, or immersion and pulling method, and then drying using an oven, a hot plate, or infrared rays, etc., is also an example of the pattern formation method. In addition, the antenna pattern and the connection wiring pattern may be formed by patterning the conductive film produced by the above method into a desired shape using a known photolithography method, or may be formed through a mask of a desired shape during vacuum deposition or sputtering.
さらに、アンテナパターンおよび接続配線パターンは、ＦＥＴのゲート電極および配線と同一材料から構成されることが好ましい。何故ならば、無線通信装置の製造に要する材料の種類を少なくでき、且つ上記アンテナパターンおよび接続配線パターンとＦＥＴのゲート電極および配線とを同一工程で作製することで無線通信装置の製造工程数を削減でき、この結果、無線通信装置の製造コストの低減が可能となるからである。Furthermore, it is preferable that the antenna pattern and the connection wiring pattern are made of the same material as the gate electrode and wiring of the FET. This is because the number of types of materials required for manufacturing the wireless communication device can be reduced, and by fabricating the antenna pattern and the connection wiring pattern and the gate electrode and wiring of the FET in the same process, the number of manufacturing steps for the wireless communication device can be reduced, which results in a reduction in the manufacturing cost of the wireless communication device.
「アンテナパターンおよび接続配線パターンと、ＦＥＴのゲート電極および配線とが同一材料から構成される」とは、アンテナパターンおよび接続配線パターンとＦＥＴのゲート電極および配線とに含まれる元素の中で最も含有モル比率が高い元素が同一であることをいう。アンテナパターンおよび接続配線パターンとＦＥＴのゲート電極および配線とに含まれる元素の種類および含有比率は、Ｘ線光電子分光（ＸＰＳ）や二次イオン質量分析法（ＳＩＭＳ）などの元素分析によって、同定することができる。 "The antenna pattern and the connection wiring pattern, and the gate electrode and wiring of the FET are made of the same material" means that the elements contained in the antenna pattern and the connection wiring pattern and the gate electrode and wiring of the FET have the same molar content. The types and content ratios of the elements contained in the antenna pattern and the connection wiring pattern and the gate electrode and wiring of the FET can be identified by elemental analysis such as X-ray photoelectron spectroscopy (XPS) and secondary ion mass spectrometry (SIMS).
アンテナパターン、接続配線パターン、ＦＥＴのゲート電極、および配線が同一工程で作製されると、アンテナパターンと接続配線パターンとの接続部、並びに接続配線パターンとＦＥＴのゲート電極用配線との接続部は、それぞれ連続相で形成される。アンテナパターン、接続配線パターン、ＦＥＴのゲート電極、および配線は、これらの密着性、製造コスト低減の観点から、連続相を成すように形成することが好ましい。「アンテナパターン、接続配線パターン、ＦＥＴのゲート電極、および配線パターンが連続相である」とは、それらのパターンが一体化しており、それらの接続部に接続界面が存在しないことをいう。当該接続部が連続相であることは、走査型電子顕微鏡（ＳＥＭ）や透過型電子顕微鏡（ＴＥＭ）などで接続部の断面を観察することで確認することができる。When the antenna pattern, the connection wiring pattern, the gate electrode of the FET, and the wiring are produced in the same process, the connection between the antenna pattern and the connection wiring pattern, and the connection between the connection wiring pattern and the wiring for the gate electrode of the FET are each formed in a continuous phase. From the viewpoint of adhesion and reduction in manufacturing costs, it is preferable to form the antenna pattern, the connection wiring pattern, the gate electrode of the FET, and the wiring so as to form a continuous phase. "The antenna pattern, the connection wiring pattern, the gate electrode of the FET, and the wiring pattern are continuous phases" means that the patterns are integrated and there is no connection interface at the connection portion. The fact that the connection portion is a continuous phase can be confirmed by observing the cross section of the connection portion with a scanning electron microscope (SEM) or a transmission electron microscope (TEM).
本発明において、アンテナパターンと接続配線パターンとの接続部の幅および厚み、並びに接続配線パターンとＦＥＴのゲート電極用配線との接続部の幅および厚みは、それぞれ任意である。In the present invention, the width and thickness of the connection portion between the antenna pattern and the connection wiring pattern, and the width and thickness of the connection portion between the connection wiring pattern and the wiring for the gate electrode of the FET are each arbitrary.
以下、本発明を実施例に基づいてさらに具体的に説明する。なお、本発明は下記の実施例に限定されるものではない。The present invention will be described in more detail below with reference to examples. Note that the present invention is not limited to the following examples.
（感光性ペーストの作製）
（合成例１）
合成例１では、感光性有機成分として化合物Ｐ１を合成した。この化合物Ｐ１の合成における共重合比率は、以下の通りである。
共重合比率（質量基準）：エチルアクリレート（以下、「ＥＡ」）／メタクリル酸２－エチルヘキシル（以下、「２－ＥＨＭＡ」）／スチレン（以下、「Ｓｔ」）／グリシジルメタクリレート（以下、「ＧＭＡ」）／アクリル酸（以下、「ＡＡ」）＝２０／４０／２０／５／１５
(Preparation of photosensitive paste)
(Synthesis Example 1)
In Synthesis Example 1, compound P1 was synthesized as the photosensitive organic component. The copolymerization ratio in the synthesis of compound P1 is as follows.
Copolymerization ratio (by mass): ethyl acrylate (hereinafter, "EA")/2-ethylhexyl methacrylate (hereinafter, "2-EHMA")/styrene (hereinafter, "St")/glycidyl methacrylate (hereinafter, "GMA")/acrylic acid (hereinafter, "AA") = 20/40/20/5/15
具体的には、まず、窒素雰囲気の反応容器中に、１５０ｇのジエチレングリコールモノエチルエーテルアセテート（以下、「ＤＭＥＡ」）を仕込み、オイルバスを用いて８０℃まで昇温した。これに、２０ｇのＥＡ、４０ｇの２－ＥＨＭＡ、２０ｇのＳｔ、１５ｇのＡＡ、０．８ｇの２，２’－アゾビスイソブチロニトリルおよび１０ｇのＤＭＥＡからなる混合物を、１時間かけて滴下した。滴下終了後、さらに６時間重合反応を行った。その後、１ｇのハイドロキノンモノメチルエーテルを添加して、重合反応を停止した。引き続き、５ｇのＧＭＡ、１ｇのトリエチルベンジルアンモニウムクロライドおよび１０ｇのＤＭＥＡからなる混合物を、０．５時間かけて滴下した。滴下終了後、さらに２時間付加反応を行った。得られた反応溶液をメタノールで精製することで未反応不純物を除去し、さらに２４時間真空乾燥することで、化合物Ｐ１を得た。Specifically, 150 g of diethylene glycol monoethyl ether acetate (hereinafter, "DMEA") was first charged into a reaction vessel in a nitrogen atmosphere, and the temperature was raised to 80°C using an oil bath. A mixture consisting of 20 g of EA, 40 g of 2-EHMA, 20 g of St, 15 g of AA, 0.8 g of 2,2'-azobisisobutyronitrile, and 10 g of DMEA was added dropwise over 1 hour. After the dropwise addition was completed, the polymerization reaction was carried out for another 6 hours. Then, 1 g of hydroquinone monomethyl ether was added to stop the polymerization reaction. Subsequently, a mixture consisting of 5 g of GMA, 1 g of triethylbenzylammonium chloride, and 10 g of DMEA was added dropwise over 0.5 hours. After the dropwise addition was completed, the addition reaction was carried out for another 2 hours. The resulting reaction solution was purified with methanol to remove unreacted impurities, and further vacuum dried for 24 hours to obtain compound P1.
（合成例２）
合成例２では、感光性有機成分として化合物Ｐ２を合成した。この化合物Ｐ２の合成における共重合比率は、以下の通りである。
共重合比率（質量基準）：２官能エポキシアクリレートモノマー（エポキシエステル３００２Ａ；共栄社化学社製）／２官能エポキシアクリレートモノマー（エポキシエステル７０ＰＡ；共栄社化学社製）／ＧＭＡ／Ｓｔ／ＡＡ＝２０／４０／５／２０／１５
(Synthesis Example 2)
In Synthesis Example 2, compound P2 was synthesized as the photosensitive organic component. The copolymerization ratio in the synthesis of compound P2 is as follows.
Copolymerization ratio (by mass): bifunctional epoxy acrylate monomer (Epoxy Ester 3002A; manufactured by Kyoeisha Chemical Co., Ltd.)/bifunctional epoxy acrylate monomer (Epoxy Ester 70PA; manufactured by Kyoeisha Chemical Co., Ltd.)/GMA/St/AA=20/40/5/20/15
具体的には、まず、窒素雰囲気の反応容器中に、１５０ｇのジエチレングリコールモノエチルエーテルアセテート（以下、「ＤＭＥＡ」）を仕込み、オイルバスを用いて８０℃まで昇温した。これに、２０ｇのエポキシエステル３００２Ａ、４０ｇのエポキシエステル７０ＰＡ、２０ｇのＳｔ、１５ｇのＡＡ、０．８ｇの２，２’－アゾビスイソブチロニトリルおよび１０ｇのＤＭＥＡからなる混合物を、１時間かけて滴下した。滴下終了後、さらに６時間重合反応を行った。その後、１ｇのハイドロキノンモノメチルエーテルを添加して、重合反応を停止した。引き続き、５ｇのＧＭＡ、１ｇのトリエチルベンジルアンモニウムクロライドおよび１０ｇのＤＭＥＡからなる混合物を、０．５時間かけて滴下した。滴下終了後、さらに２時間付加反応を行った。得られた反応溶液をメタノールで精製することで未反応不純物を除去し、さらに２４時間真空乾燥することで、化合物Ｐ２を得た。Specifically, 150 g of diethylene glycol monoethyl ether acetate (hereinafter, "DMEA") was first charged into a reaction vessel in a nitrogen atmosphere, and the temperature was raised to 80°C using an oil bath. A mixture consisting of 20 g of epoxy ester 3002A, 40 g of epoxy ester 70PA, 20 g of St, 15 g of AA, 0.8 g of 2,2'-azobisisobutyronitrile, and 10 g of DMEA was added dropwise to the reaction vessel over 1 hour. After the dropwise addition, the polymerization reaction was carried out for another 6 hours. Then, 1 g of hydroquinone monomethyl ether was added to stop the polymerization reaction. Subsequently, a mixture consisting of 5 g of GMA, 1 g of triethylbenzylammonium chloride, and 10 g of DMEA was added dropwise over 0.5 hours. After the dropwise addition, the addition reaction was carried out for another 2 hours. The resulting reaction solution was purified with methanol to remove unreacted impurities, and further vacuum dried for 24 hours to obtain compound P2.
（合成例３）
合成例３では、感光性有機成分として化合物Ｐ３を合成した。化合物Ｐ３は、上記合成例２の化合物Ｐ２のウレタン変性化合物である。
(Synthesis Example 3)
In Synthesis Example 3, compound P3 was synthesized as the photosensitive organic component. Compound P3 is a urethane-modified compound of compound P2 in Synthesis Example 2 above.
具体的には、まず、窒素雰囲気の反応容器中に、１００ｇのＤＭＥＡを仕込み、オイルバスを用いて８０℃まで昇温した。これに、１０ｇの化合物Ｐ２（合成例２の感光性成分）、３．５ｇのｎ－ヘキシルイソシアネートおよび１０ｇのＤＭＥＡからなる混合物を、１時間かけて滴下した。滴下終了後、さらに３時間反応を行った。得られた反応溶液をメタノールで精製することで未反応不純物を除去し、さらに２４時間真空乾燥することで、ウレタン結合を有する化合物Ｐ３を得た。Specifically, 100 g of DMEA was first placed in a reaction vessel in a nitrogen atmosphere and heated to 80°C using an oil bath. A mixture consisting of 10 g of compound P2 (photosensitive component of Synthesis Example 2), 3.5 g of n-hexyl isocyanate, and 10 g of DMEA was added dropwise to the reaction vessel over a period of 1 hour. After the addition was completed, the reaction was allowed to proceed for an additional 3 hours. The resulting reaction solution was purified with methanol to remove unreacted impurities, and then vacuum dried for 24 hours to obtain compound P3 having a urethane bond.
（調製例１）
調製例１では、感光性ペーストＡを調製した。具体的には、まず、１００ｍＬのクリーンボトルに、上記合成例１により得られた化合物Ｐ１（１６ｇ）と、上記合成例３により得られた化合物Ｐ３（４ｇ）と、共栄社化学社製のライトアクリレートＢＰ－４ＥＡ（２ｇ）と、ＢＡＳＦジャパン社製の光重合開始剤ＯＸＥ－０１（４ｇ）と、三新化学工業社製の酸発生剤ＳＩ－１１０（０．６ｇ）と、三菱ガス化学社製のγ－ブチロラクトン（１０ｇ）とを入れ、自転－公転真空ミキサー“あわとり練太郎”（登録商標）（ＡＲＥ－３１０；シンキー社製）で混合した。これにより、調製例１の感光性樹脂溶液（固形分７８．５質量％）を得た。このとき、感光性樹脂溶液の質量は、３４．６ｇであった。この得られた感光性樹脂溶液（８．０ｇ）と平均粒子径０．０６μｍのＡｇ粒子（４２．０ｇ）とを混ぜ合わせ、３本ローラー“ＥＸＡＫＴ Ｍ－５０”（商品名、ＥＸＡＫＴ社製）を用いて混練した。これにより、５０ｇの感光性ペーストＡを得た。
(Preparation Example 1)
In Preparation Example 1, photosensitive paste A was prepared. Specifically, first, in a 100 mL clean bottle, compound P1 (16 g) obtained in Synthesis Example 1, compound P3 (4 g) obtained in Synthesis Example 3, light acrylate BP-4EA (2 g) manufactured by Kyoeisha Chemical Co., Ltd., photopolymerization initiator OXE-01 (4 g) manufactured by BASF Japan Ltd., acid generator SI-110 (0.6 g) manufactured by Sanshin Chemical Industry Co., Ltd., and γ-butyrolactone (10 g) manufactured by Mitsubishi Gas Chemical Co., Ltd. were placed, and mixed with a rotation-revolution vacuum mixer "Awatori Rentaro" (registered trademark) (ARE-310; manufactured by Thinky Corporation). As a result, a photosensitive resin solution (solid content 78.5% by mass) of Preparation Example 1 was obtained. At this time, the mass of the photosensitive resin solution was 34.6 g. The photosensitive resin solution (8.0 g) obtained was mixed with Ag particles (42.0 g) having an average particle size of 0.06 μm, and kneaded using a three-roller “EXAKT M-50” (product name, manufactured by EXAKT Co., Ltd.) to obtain 50 g of photosensitive paste A.
（調製例２）
調製例２では、感光性ペーストＢを調製した。具体的には、まず、クリーンボトルに、２５．０ｇのアルカリ可溶性樹脂の溶液（４０質量％）、光重合開始剤として１．５ｇのイルガキュア（登録商標）ＯＸＥ０２（オキシムエステル系化合物；ＢＡＳＦ社製）、５．５ｇのライトアクリレート（登録商標）ＰＥ－４Ａ（共栄社化学社製）及び分散剤として２．０ｇのＤＩＳＰＥＲＢＹＫ（登録商標）１４０（ビックケミー・ジャパン社製）（アミン価：１４６ｍｇＫＯＨ／ｇ）を入れ、自転公転ミキサー“あわとり練太郎”（登録商標）（ＡＲＥ－３１０；シンキー社製）で混合した。これにより、調製例２の感光性樹脂溶液を得た。この調製例２で得られた感光性樹脂溶液（８．０ｇ）と平均粒子径０．０６μｍのＡｇ粒子（４２．０ｇ）とを混ぜ合わせ、さらにＤＭＥＡを固形分比率が８０質量％になるように加えた後に３本ローラー“ＥＸＡＫＴ Ｍ－５０”（商品名、ＥＸＡＫＴ社製）を用いて混練した。これにより、感光性ペーストＢを得た。
(Preparation Example 2)
In Preparation Example 2, photosensitive paste B was prepared. Specifically, first, 25.0 g of an alkali-soluble resin solution (40% by mass), 1.5 g of Irgacure (registered trademark) OXE02 (oxime ester compound; manufactured by BASF) as a photopolymerization initiator, 5.5 g of Light Acrylate (registered trademark) PE-4A (manufactured by Kyoeisha Chemical Co., Ltd.), and 2.0 g of DISPERBYK (registered trademark) 140 (manufactured by BYK Japan) (amine value: 146 mg KOH / g) as a dispersant were placed in a clean bottle, and mixed with a rotating and revolving mixer "Awatori Rentaro" (registered trademark) (ARE-310; manufactured by Thinky Corporation). As a result, a photosensitive resin solution of Preparation Example 2 was obtained. The photosensitive resin solution (8.0 g) obtained in Preparation Example 2 was mixed with Ag particles (42.0 g) having an average particle size of 0.06 μm, and DMEA was added so that the solid content ratio became 80 mass %, and then the mixture was kneaded using a three-roller "EXAKT M-50" (product name, manufactured by EXAKT Corporation). Photosensitive paste B was thus obtained.
（調製例３）
調製例３では、感光性ペーストＣを調製した。具体的には、平均粒子径０．１５μｍのＡｇ粒子を用いたこと以外は、上述した調製例２と同様の方法で調製を行い、これにより、感光性ペーストＣを得た。
(Preparation Example 3)
In Preparation Example 3, photosensitive paste C was prepared. Specifically, photosensitive paste C was obtained by the same method as in Preparation Example 2 described above, except that Ag particles having an average particle size of 0.15 μm were used.
（半導体溶液の作製）
半導体溶液の作製では、まず、Ｐ３ＨＴ（アルドリッチ社製、ポリ（３－ヘキシルチオフェン））を２．０ｍｇ含有するクロロホルム溶液（１０ｍＬ）に、ＣＮＴ（ＣＮＩ社製、単層ＣＮＴ、純度９５％）を１．０ｍｇ加え、氷冷しながら、超音波ホモジナイザー（東京理化器械社製、ＶＣＸ－５００）を用いて出力２０％で４時間、超音波撹拌した。これにより、ＣＮＴ分散液Ａ１１（溶媒に対するＣＮＴ複合体濃度が０．９６ｇ／ｌのもの）を得た。
(Preparation of Semiconductor Solution)
In preparing the semiconductor solution, first, 1.0 mg of CNT (CNI, single-walled CNT, purity 95%) was added to a chloroform solution (10 mL) containing 2.0 mg of P3HT (Aldrich, poly(3-hexylthiophene)), and the mixture was ultrasonically stirred for 4 hours at 20% output using an ultrasonic homogenizer (Tokyo Rikakikai, VCX-500) while cooling on ice. This resulted in a CNT dispersion A11 (CNT composite concentration relative to the solvent was 0.96 g/l).
つぎに、メンブレンフィルター（孔径１０μｍ、直径２５ｍｍ、ミリポア社製オムニポアメンブレン）を用いて、上記ＣＮＴ分散液Ａ１１の濾過を行い、長さ１０μｍ以上のＣＮＴ複合体を除去した。これによって得られた濾液に、ｏ－ＤＣＢ（和光純薬工業社製）を５ｍＬ加えた後、ロータリーエバポレーターを用いて、低沸点溶媒であるクロロホルムを留去し、これにより、溶媒をｏ－ＤＣＢで置換して、ＣＮＴ分散液Ｂ１１を得た。ＣＮＴ分散液Ｂ１１（１ｍＬ）に、ｏ－ＤＣＢを３ｍＬ加え、これにより、半導体溶液Ａ１０（溶媒に対するＣＮＴ複合体濃度が０．０３ｇ／ｌのもの）を得た。Next, the CNT dispersion A11 was filtered using a membrane filter (pore
（ゲート絶縁層の作製例）
ゲート絶縁層の作製例では、ゲート絶縁層溶液Ａ２０を作製した。具体的には、まず、メチルトリメトキシシラン（６１．２９ｇ（０．４５モル））、２－（３，４－エポキシシクロヘキシル）エチルトリメトキシシラン（１２．３１ｇ（０．０５モル））、およびフェニルトリメトキシシラン（９９．１５ｇ（０．５モル））を、２０３．３６ｇのプロピレングリコールモノブチルエーテル（沸点１７０℃）に溶解した。これに、水（５４．９０ｇ）およびリン酸（０．８６４ｇ）を、撹拌しながら加えた。これによって得られた溶液をバス温１０５℃で２時間加熱し、内温を９０℃まで上げて、主として副生するメタノールからなる成分を留出させた。ついで、バス温１３０℃で２時間加熱し、内温を１１８℃まで上げて、主として水とプロピレングリコールモノブチルエーテルとからなる成分を留出させた。その後、室温まで冷却し、固形分濃度２６．０重量％のポリシロキサン溶液Ａ３を得た。得られたポリシロキサン溶液Ａ３中のポリシロキサンの重量平均分子量は、６０００であった。
(Example of Gate Insulation Layer Fabrication)
In the example of preparing the gate insulating layer, a gate insulating layer solution A20 was prepared. Specifically, first, methyltrimethoxysilane (61.29 g (0.45 mol)), 2-(3,4-epoxycyclohexyl)ethyltrimethoxysilane (12.31 g (0.05 mol)), and phenyltrimethoxysilane (99.15 g (0.5 mol)) were dissolved in 203.36 g of propylene glycol monobutyl ether (boiling point 170° C.). Water (54.90 g) and phosphoric acid (0.864 g) were added to this while stirring. The solution thus obtained was heated at a bath temperature of 105° C. for 2 hours, the internal temperature was raised to 90° C., and a component mainly consisting of by-produced methanol was distilled out. Next, the solution was heated at a bath temperature of 130° C. for 2 hours, the internal temperature was raised to 118° C., and a component mainly consisting of water and propylene glycol monobutyl ether was distilled out. The mixture was then cooled to room temperature to obtain a polysiloxane solution A3 having a solid content of 26.0% by weight. The weight average molecular weight of the polysiloxane in the obtained polysiloxane solution A3 was 6,000.
つぎに、得られたポリシロキサン溶液Ａ３を１０ｇはかり取り、これに、プロピレングリコールモノエチルエーテルアセテート（以下、ＰＧＭＥＡという）を５４．４ｇ混合して、室温にて２時間撹拌した。このようにして、ゲート絶縁層溶液Ａ２０を得た。Next, 10 g of the obtained polysiloxane solution A3 was weighed out, and 54.4 g of propylene glycol monoethyl ether acetate (hereinafter referred to as PGMEA) was mixed with this and stirred at room temperature for 2 hours. In this way, gate insulating layer solution A20 was obtained.
（第２絶縁層の作製例）
第２絶縁層の作製例では、第２絶縁層溶液Ａ３０を作製した。具体的には、まず、２．５ｇのポリメチルメタクリレート（富士フィルム和光純薬社製）を７．５ｇのＮ，Ｎ－ジメチルホルムアミドに溶解し、ポリマー溶液Ａ３１を調製した。次に、１ｇのＮ，Ｎ，Ｎ´，Ｎ´－テトラメチル－１，４－フェニレンジアミン（東京化成工業社製）を９．０ｇのＮ，Ｎ－ジメチルホルムアミドに溶解し、化合物溶液Ａ３２を調製した。その後、ポリマー溶液Ａ３１（０．６８ｇ）に化合物溶液Ａ３２（０．３０ｇ）を添加し、これにより、第２絶縁層溶液Ａ３０を得た。
(Example of Manufacturing the Second Insulating Layer)
In the example of preparing the second insulating layer, a second insulating layer solution A30 was prepared. Specifically, first, 2.5 g of polymethyl methacrylate (manufactured by Fuji Film Wako Pure Chemical Industries, Ltd.) was dissolved in 7.5 g of N,N-dimethylformamide to prepare a polymer solution A31. Next, 1 g of N,N,N',N'-tetramethyl-1,4-phenylenediamine (manufactured by Tokyo Chemical Industry Co., Ltd.) was dissolved in 9.0 g of N,N-dimethylformamide to prepare a compound solution A32. Thereafter, the compound solution A32 (0.30 g) was added to the polymer solution A31 (0.68 g), thereby obtaining a second insulating layer solution A30.
（実施例１）
実施例１では、本発明の実施の形態１に係る半導体装置用基板５０（図１参照）の一具体例となる半導体装置用基板を作製した。この実施例１の半導体装置用基板は、半導体装置としてボトムゲート－トップコンタクト構造の電界効果型トランジスタを有するタイプの半導体装置用基板である。図２２Ａは、本発明の実施例１に係る半導体装置用基板の製造方法の第１工程例を示す模式図である。図２２Ｂは、本発明の実施例１に係る半導体装置用基板の製造方法の第２工程例を示す模式図である。
Example 1
In Example 1, a substrate for a semiconductor device was fabricated as a specific example of substrate for a semiconductor device 50 (see FIG. 1) according to the first embodiment of the present invention. The substrate for a semiconductor device in Example 1 is a substrate for a semiconductor device of a type having a field effect transistor with a bottom gate-top contact structure as a semiconductor device. Fig. 22A is a schematic diagram showing a first example of a process of the method for manufacturing a substrate for a semiconductor device according to Example 1 of the present invention. Fig. 22B is a schematic diagram showing a second example of a process of the method for manufacturing a substrate for a semiconductor device according to Example 1 of the present invention.
具体的には、まず、ＰＥＴフィルム製の樹脂基材１（幅３００ｍｍ、長さ４２０ｍｍ、膜厚５０μｍ）上に、抵抗加熱法により、銅を１００ｎｍ全面に真空蒸着した。その上にフォトレジスト（商品名「ＬＣ１００－１０ｃＰ」、ローム・アンド・ハース社製）をスリット塗布で全面印刷し、１００℃で４分間、熱風乾燥炉によって加熱乾燥した。これによって作製したフォトレジスト膜に対し、ゲート電極２がデザインされた有効マスクサイズ２８０ｍｍ×４００ｍｍのフォトマスクを介して、露光量６０ｍＪ／ｃｍ2（波長３６５ｎｍ換算）の全線露光を行った。このフォトマスクにデザインされたゲート電極幅は、１００μｍとした。露光した後、２．３８重量％の水酸化テトラメチルアンモニウム水溶液で３０秒間現像し、次いで、水で１分間洗浄した。その後、混酸（商品名ＳＥＡ－５、関東化学社製）で３０秒間エッチング処理した後、水で３０秒間洗浄した。次いで、ＡＺリムーバ１００（商品名、ＡＺエレクトロニックマテリアルズ社製）に２分間浸漬してフォトレジスト膜を剥離し、水で３０秒間洗浄後、水滴をエアナイフで除去し、その後、８０℃で６０秒間、熱風乾燥炉によって加熱乾燥した。これにより、図２２Ａに示すように、樹脂基材１の面上に９カ所のゲート電極２を形成した（状態Ｓ２１）。
Specifically, first, copper was vacuum-deposited to a thickness of 100 nm on the entire surface of a resin substrate 1 (width 300 mm, length 420 mm,
その後、ゲート絶縁層３となるゲート絶縁層溶液Ａ２０を、スリット塗布で全面連続印刷し、熱風乾燥炉によって大気雰囲気下、１００℃で３分間熱処理し、ＩＲ乾燥炉によって窒素雰囲気下、１５０℃で２０分間熱処理した。これにより、図２２Ａに示すように、樹脂基材１上に膜厚５００ｎｍのゲート絶縁層３を形成した（状態Ｓ２２）。Thereafter, the gate insulating layer solution A20 that will become the
上記のようにゲート絶縁層３が形成された樹脂基材１上において、９カ所のゲート電極２を投影した位置となるゲート絶縁層３上の各部分に、それぞれ１００ｐＬの半導体溶液Ａ１０をインクジェット法で塗布し、ＩＲ乾燥炉で窒素気流下、１５０℃で３０分間の熱処理を行った。これにより、図２２Ａに示すように、ゲート絶縁層３上の９カ所に半導体層４を形成した（状態Ｓ２３）。On the
つぎに、上記ゲート絶縁層３が形成されたＰＥＴフィルム製の樹脂基材１上に、感光性ペーストＡをスクリーン印刷によって塗布した。この際、感光性ペーストＡは、印刷サイズ２８０ｍｍ×４００ｍｍでゲート電極２および補強線３１～３８を形成した際の露光エリアと重なるように塗布した。ついで、この塗布した感光性ペーストＡに対し、熱風乾燥炉によって１００℃、４分間のプリベークを行った。その後、ソース電極５およびドレイン電極６がデザインされた有効マスクサイズ２８０ｍｍ×４００ｍｍのフォトマスクを介して、感光性ペーストＡが塗布されたエリアと重なるように、露光量８０ｍＪ／ｃｍ2（波長３６５ｎｍ換算）の全線露光を行った。露光した後、０．５％のＮａ2ＣＯ3溶液で３０秒間現像し、超純水で６０秒間洗浄後、ＩＲ乾燥炉で１５０℃、１０分間キュアを行った。これにより、図２２Ｂに示すように、ゲート絶縁層３上に９カ所のソース電極５およびドレイン電極６を形成した（状態Ｓ２４）。ソース電極５およびドレイン電極６の幅は１００μｍとし、これらの電極間の距離は２０μｍとした。
Next, the photosensitive paste A was applied by screen printing onto the
つぎに、ソース電極５およびドレイン電極６が形成されたＰＥＴフィルム製の樹脂基材１上に、感光性ペーストＢをＤＭＥＡで２倍希釈したペーストを、インクジェット塗布して補強線３１～３８のパターンを形成し、熱風乾燥炉によって大気雰囲気下、１００℃で４分間、熱処理した。その後、露光量８０ｍＪ／ｃｍ2（波長３６５ｎｍ換算）で全線露光を行った。露光した後、ＩＲ乾燥炉で１５０℃、１０分間キュアを行い、これにより、図２２Ｂに示すように、補強線３１～３８を形成した（状態Ｓ２５）。
Next, a paste obtained by diluting the photosensitive paste B by two times with DMEA was applied by inkjet coating onto the
以上のようにして、実施例１の半導体装置用基板が得られた。得られた半導体装置用基板について、ＦＥＴのゲート電圧（Ｖｇ）を変えたときのソース・ドレイン電極間の電流（Ｉｄ）とソース・ドレイン電極間の電圧（Ｖｓｄ）との電流－電圧特性を測定した。この測定には、半導体特性評価システム４２００－ＳＣＳ型（ケースレーインスツルメンツ社製）を用い、大気下で上記特性を測定した。実施例１では、Ｖｇ＝＋５Ｖ～－５Ｖに変化させたときのＶｓｄ＝－５ＶにおけるＶｇ＝－５Ｖ時のＩｄの値を計測した。その後、サンプルを８５℃、８５％ＲＨの恒温恒湿槽に２４時間投入し、サンプルを取り出した後で再度、Ｖｇ＝＋５Ｖ～－５Ｖに変化させたときのＶｓｄ＝－５ＶにおけるＶｇ＝－５Ｖ時のＩｄの値を測定した。この測定は、９カ所のＦＥＴ全てについて行い、これら９カ所ＦＥＴの平均値および標準偏差を算出し、以下の基準で評価を行った。実施例１の結果は、後述の表１に示す。
Ａ（良好）：平均値に対し標準偏差が１５％以内である。
Ｂ（可）：平均値に対し標準偏差が１５％より大きく３０％以内である。
Ｃ（不可）：平均値に対し標準偏差が３０％より大きい。
In the above manner, the semiconductor device substrate of Example 1 was obtained. The obtained semiconductor device substrate was subjected to measurement of the current-voltage characteristics of the current (Id) between the source-drain electrodes and the voltage (Vsd) between the source-drain electrodes when the gate voltage (Vg) of the FET was changed. For this measurement, a semiconductor characteristic evaluation system 4200-SCS type (manufactured by Keithley Instruments) was used to measure the above characteristics under atmospheric conditions. In Example 1, the value of Id at Vsd=-5V when Vg was changed from +5V to -5V was measured. Thereafter, the sample was placed in a thermo-hygrostat at 85°C and 85% RH for 24 hours, and after removing the sample, the value of Id at Vsd=-5V when Vg was changed from +5V to -5V was measured again. This measurement was performed on all nine FETs, and the average value and standard deviation of these nine FETs were calculated, and evaluation was performed according to the following criteria. The results of Example 1 are shown in Table 1 below.
A (good): The standard deviation is within 15% of the average value.
B (Acceptable): The standard deviation from the average value is greater than 15% and less than 30%.
C (Fail): The standard deviation is greater than 30% from the mean value.
（比較例１）
比較例１では、実施例１における補強線３１～３８を形成する工程を実施しなかったこと以外は実施例１と同様の方法で、実施例１と同様の評価を行った。比較例１の評価結果は、表１に示す。
(Comparative Example 1)
In Comparative Example 1, the same evaluation as in Example 1 was performed in the same manner as in Example 1, except that the step of forming the reinforcing
（実施例２）
実施例２では、本発明の実施の形態５に係る半導体装置用基板５０Ｅ（図６参照）の一具体例となる半導体装置用基板を作製した。この実施例２の半導体装置用基板は、半導体装置としてボトムゲート－トップコンタクト構造の電界効果型トランジスタを有するタイプのものであり、ロール・トゥ・ロール方式によって樹脂基材１を搬送しながら連続して作製した（図１７、１８Ａ，１８Ｂ参照）。
Example 2
In Example 2, a substrate for a semiconductor device was produced as a specific example of the substrate for a
具体的には、まず、ＰＥＴフィルム製の樹脂基材１（幅３００ｍｍ、長さ５０ｍ、膜厚５０μｍ）上に、抵抗加熱法により、銅を１００ｎｍ全面に真空蒸着した。その上にフォトレジスト（商品名「ＬＣ１００－１０ｃＰ」、ローム・アンド・ハース社製）をスリット塗布で全面連続印刷し、１００℃で４分間、熱風乾燥炉によって加熱乾燥した。これによって作製したフォトレジスト膜に対し、ゲート電極２および補強線３１～３８がデザインされた有効マスクサイズ２８０ｍｍ×４００ｍｍのフォトマスクを介して、露光量が６０ｍＪ／ｃｍ2（波長３６５ｎｍ換算）であり且つ樹脂基材１の送り量が４２０ｍｍであるという条件で１００ショット、全線露光を行った。このフォトマスクにデザインされたゲート電極幅は１００μｍとし、補強線３１～３８の幅は１ｍｍとし、補強線３１～３４の長さは３７０ｍｍとし、補強線３５～３８の長さは２８０ｍｍとした。露光した後、２．３８重量％の水酸化テトラメチルアンモニウム水溶液で３０秒間現像し、次いで、水で１分間洗浄した。その後、混酸（商品名ＳＥＡ－５、関東化学社製）で３０秒間エッチング処理した後、水で３０秒間洗浄した。次いで、ＡＺリムーバ１００（商品名、ＡＺエレクトロニックマテリアルズ社製）に２分間浸漬してフォトレジスト膜を剥離し、水で３０秒間洗浄後、水滴をエアナイフで除去し、その後、８０℃で６０秒間、熱風乾燥炉によって加熱乾燥した。これにより、図１８Ａに示したように、樹脂基材１の面上に露光エリア１カ所あたり９カ所のゲート電極２と、補強線３１～３８とを形成した（状態Ｓ１）。
Specifically, first, copper was vacuum-deposited over the entire surface of a resin substrate 1 (width 300 mm, length 50 m,
その後、ゲート絶縁層３となるゲート絶縁層溶液Ａ２０を、スリット塗布で全面連続印刷し、熱風乾燥炉によって大気雰囲気下、１００℃で３分間熱処理し、ＩＲ乾燥炉によって窒素雰囲気下、１５０℃で２０分間熱処理した。これにより、図１８Ａに示したように、樹脂基材１上に膜厚５００ｎｍのゲート絶縁層３を形成した（状態Ｓ２）。Then, the gate insulating layer solution A20 that becomes the
上記のようにゲート絶縁層３が形成された樹脂基材１上において、９カ所のゲート電極２を投影した位置となるゲート絶縁層３上の各部分に、それぞれ１００ｐＬの半導体溶液Ａ１０をインクジェット法で塗布し、ＩＲ乾燥炉で窒素気流下、１５０℃で３０分間の熱処理を行った。これにより、図１８Ｂに示したように、ゲート絶縁層３上の９カ所に半導体層４を形成した（状態Ｓ３）。On the
つぎに、上記ゲート絶縁層３が形成されたＰＥＴフィルム製の樹脂基材１上に、感光性ペーストＡをスクリーン印刷によって塗布した。この際、感光性ペーストＡは、印刷サイズ２８０ｍｍ×４００ｍｍでゲート電極２および補強線３１～３８を形成した際の露光エリアと重なるように、樹脂基材１の送り量を４２０ｍｍにして１００ショット塗布した。ついで、この塗布した感光性ペーストＡに対し、熱風乾燥炉によって１００℃、４分間のプリベークを行った。その後、ソース電極５およびドレイン電極６がデザインされた有効マスクサイズ２８０ｍｍ×４００ｍｍのフォトマスクを介して、感光性ペーストＡが塗布されたエリアと重なるように、露光量８０ｍＪ／ｃｍ2（波長３６５ｎｍ換算）、樹脂基材１の送り量４２０ｍｍピッチで全線露光を行った。露光した後、０．５％のＮａ2ＣＯ3溶液で３０秒間現像し、超純水で６０秒間洗浄後、ＩＲ乾燥炉で１５０℃、１０分間キュアを行った。これにより、図１８Ｂに示したように、ゲート絶縁層３上に９カ所のソース電極５およびドレイン電極６を形成した（状態Ｓ４）。ソース電極５およびドレイン電極６の幅は１００μｍとし、これらの電極間の距離は２０μｍとした。
Next, the photosensitive paste A was applied by screen printing onto the
以上のようにして、実施例２の半導体装置用基板が得られた。得られた半導体装置用基板について、以下の第１項目～第４項目で説明する各評価を行った。第１項目および第２項目の各評価の結果は表２に示し、第３項目の評価の結果は表３に示し、第４項目の評価の結果は表４に示す。In this manner, the substrate for semiconductor device of Example 2 was obtained. The obtained substrate for semiconductor device was subjected to the evaluations described in the following
（第１項目：巻ズレ試験）
第１項目では、半導体装置用基板の巻ズレ試験について説明する。第１項目の巻ズレ試験では、幅が３００ｍｍ、長さが５０ｍの半導体装置用基板を、幅が３２０ｍｍ、直径が３インチのＡＢＳコアを中心に±１ｍｍ精度でロール状に巻き取った。その後、このＡＢＳコアの幅方向に対して垂直の方向に１０ｃｍの高さから上記ロール状の半導体装置用基板を落とした際のロール巻取り幅をデジタルノギスで測定した。得られたロール巻取り幅の測定値をもとに、以下の基準で巻ズレの評価を行った。
Ａ（良好）：ロール巻取り幅が３０１ｍｍ以内である。
Ｂ（可）：ロール巻取り幅が３０１ｍｍより大きく３０５ｍｍ以内である。
Ｃ（不可）：ロール巻取り幅が３０５ｍｍより大きい。
(Item 1: Winding misalignment test)
In the first item, a winding misalignment test of a substrate for a semiconductor device will be described. In the first item, a substrate for a semiconductor device having a width of 300 mm and a length of 50 m was wound into a roll with an accuracy of ±1 mm around an ABS core having a width of 320 mm and a diameter of 3 inches. The rolled substrate for a semiconductor device was then dropped from a height of 10 cm in a direction perpendicular to the width direction of the ABS core, and the rolled width was measured with a digital caliper. Based on the measured value of the rolled width, the winding misalignment was evaluated according to the following criteria.
A (good): The roll winding width is within 301 mm.
B (Acceptable): The roll winding width is greater than 301 mm and less than 305 mm.
C (unacceptable): The roll winding width is greater than 305 mm.
（第２項目：膜厚の測定）
第２項目では、半導体装置用基板の膜厚の測定について説明する。第２項目の膜厚の測定では、長さが５０ｍの半導体装置用基板から、上述した露光工程で実施した送りピッチで１ショット目から１００ショット目までの各部分（基板サンプル）を枚葉紙状に切り出した。これら切り出した基板サンプルのうち、１０ショット目、５０ショット目、９０ショット目の各基板サンプルについて、走査型電子顕微鏡（ＳＥＭ）を用いて断面を観察し、ゲート電極から任意の５カ所および補強線から任意の５カ所の厚み（膜厚）を計測した。これら計測したゲート電極膜厚および補強線膜厚について、それぞれ、平均値および標準偏差を算出した。
(Second item: Film thickness measurement)
In the second section, the measurement of the film thickness of the substrate for semiconductor device is described. In the measurement of the film thickness in the second section, each part (substrate sample) from the 1st shot to the 100th shot was cut out in the form of a sheet from the substrate for semiconductor device having a length of 50 m at the feed pitch implemented in the above-mentioned exposure process. Among these cut-out substrate samples, the cross section of each of the substrate samples for the 10th shot, 50th shot, and 90th shot was observed using a scanning electron microscope (SEM), and the thickness (film thickness) was measured at five arbitrary points from the gate electrode and five arbitrary points from the reinforcing line. The average value and standard deviation were calculated for each of the measured gate electrode film thickness and reinforcing line film thickness.
（第３項目：ＦＥＴのＩｄばらつきの評価）
第３項目では、半導体装置用基板上に形成したＦＥＴのＩｄばらつきの評価について説明する。図２３は、実施例２の半導体装置用基板から得られる基板サンプルの一例を示す模式図である。図２３には、ロール状に連続する半導体装置用基板から切り出した基板サンプル（測定に用いるサンプル）を、その厚み方向に重ねて見た際の投影図が図示されている。第３項目の評価では、上記第２項目の評価と同様に半導体装置用基板から切り出した複数の基板サンプルのうち、１０ショット目、５０ショット目、９０ショット目の各基板サンプルを用い、図２３に示す９個のＦＥＴ２１～２９のそれぞれについて、ゲート電圧（Ｖｇ）を変えたときのソース・ドレイン電極間の電流（Ｉｄ）とソース・ドレイン電極間の電圧（Ｖｓｄ）との電流－電圧特性を測定した。この測定には、半導体特性評価システム４２００－ＳＣＳ型（ケースレーインスツルメンツ社製）を用い、大気下で測定した。Ｖｇ＝＋５Ｖ～－５Ｖに変化させたときのＶｓｄ＝－５ＶにおけるＶｇ＝－５Ｖ時のＩｄに関し、上記各ショットの基板サンプル毎に９個のＦＥＴ２１～２９による平均値および標準偏差を算出した。得られたＩｄの平均値および標準偏差をもとに、以下の基準でＦＥＴのＩｄばらつきの評価を行った。
Ａ（良好）：Ｉｄの平均値に対し標準偏差が１５％以内である。
Ｂ（可）：Ｉｄの平均値に対し標準偏差が１５％より大きく３０％以内である。
Ｃ（不可）：Ｉｄの平均値に対し標準偏差が３０％より大きい。
(Item 3: Evaluation of FET Id Variation)
In the third item, the evaluation of Id variation of FETs formed on a substrate for semiconductor device will be described. FIG. 23 is a schematic diagram showing an example of a substrate sample obtained from the substrate for semiconductor device of Example 2. FIG. 23 shows a projection view of substrate samples (samples used for measurement) cut from a continuous substrate for semiconductor device in a roll shape, stacked in the thickness direction. In the evaluation of the third item, the 10th, 50th, and 90th shot substrate samples were used among a plurality of substrate samples cut from the substrate for semiconductor device in the same manner as in the evaluation of the second item, and the current-voltage characteristics of the current (Id) between the source-drain electrodes and the voltage (Vsd) between the source-drain electrodes when the gate voltage (Vg) was changed were measured for each of the nine FETs 21 to 29 shown in FIG. 23. For this measurement, a semiconductor characteristic evaluation system 4200-SCS type (manufactured by Keithley Instruments) was used and the measurement was performed under atmospheric pressure. The average value and standard deviation of Id at Vg=-5V with Vsd=-5V when Vg was changed from +5V to -5V were calculated for nine FETs 21 to 29 for each substrate sample of each shot. Based on the obtained average value and standard deviation of Id, the Id variation of the FETs was evaluated according to the following criteria.
A (good): The standard deviation of the average value of Id is within 15%.
B (Acceptable): The standard deviation of Id is greater than 15% and less than 30% of the average value.
C (unacceptable): The standard deviation of Id is greater than 30% of the mean value.
（第４項目：ゲート電極パターンの座標計測）
第４項目では、半導体装置用基板のゲート電極パターンの座標計測について説明する。第４項目の計測では、上記第２項目の評価と同様に半導体装置用基板から切り出した複数の基板サンプルのうち、１０ショット目、５０ショット目、９０ショット目の各基板サンプルについて、座標測定機ＳＭＩＣ－８００（新東Ｓプレシジョン社製）を用いて、９個のＦＥＴ２１～２９（図２３参照）における各ゲート電極の座標を計測し、ショット間におけるゲート電極毎の座標ばらつきとして、半導体装置用基板の長手方向および短手方向の標準偏差をそれぞれ算出した。得られた長手方向の標準偏差および短手方向の標準偏差のうち大きい方の値を評価対象とし、以下の基準でゲート電極パターンの座標ばらつきの評価を行った。後述の表４において、「２１」～「２９」の数値は、評価対象の各ＦＥＴを特定する数値（符号）である。
Ａ（良好）：標準偏差が２０μｍ以下である。
Ｂ（可）：標準偏差が２０μｍより大きく４０μｍ以下である。
Ｃ（不可）：標準偏差が４０μｍより大きい。
(4th item: Coordinate measurement of gate electrode pattern)
In the fourth item, coordinate measurement of the gate electrode pattern of the semiconductor device substrate will be described. In the measurement of the fourth item, the coordinates of each gate electrode in nine FETs 21 to 29 (see FIG. 23) were measured for each of the 10th, 50th, and 90th shot substrate samples among a plurality of substrate samples cut out from the semiconductor device substrate in the same manner as in the evaluation of the second item above, using a coordinate measuring machine SMIC-800 (manufactured by Shinto S Precision Co., Ltd.), and the standard deviations in the longitudinal and lateral directions of the semiconductor device substrate were calculated as the coordinate variation for each gate electrode between shots. The larger of the obtained standard deviations in the longitudinal and lateral directions was used as the evaluation target, and the evaluation of the coordinate variation of the gate electrode pattern was performed according to the following criteria. In Table 4 described later, the numerical values "21" to "29" are numerical values (codes) that identify each FET to be evaluated.
A (good): The standard deviation is 20 μm or less.
B (Acceptable): The standard deviation is greater than 20 μm and equal to or less than 40 μm.
C (unacceptable): Standard deviation is greater than 40 μm.
（実施例３）
実施例３では、ゲート電極２および補強線３１～３８を形成する際の抵抗加熱法において、銅のかわりにアルミニウムを６０ｎｍ全面に真空蒸着したこと以外は実施例２と同様の方法で、実施例２の第１項目～第３項目の各評価と同様の評価を行った。実施例３の評価結果は、表２および表３に示す。
Example 3
In Example 3, evaluations similar to those for
（実施例４）
実施例４では、本発明の実施の形態１に係る半導体装置用基板５０（図１参照）の一具体例となる半導体装置用基板を作製した。この実施例４の半導体装置用基板は、半導体装置として電界効果型トランジスタを有するタイプの半導体装置用基板であり、上述した実施の形態５と同様にロール・トゥ・ロール方式によって樹脂基材１を搬送しながら連続して作製した。
Example 4
In Example 4, a substrate for a semiconductor device was produced as a specific example of the substrate for a semiconductor device 50 (see FIG. 1) according to the first embodiment of the present invention. The substrate for a semiconductor device in Example 4 is a substrate for a semiconductor device of a type having a field effect transistor as the semiconductor device, and was continuously produced by conveying the
具体的には、まず、ＰＥＴフィルム製の樹脂基材１（幅３００ｍｍ、長さ５０ｍ、膜厚５０μｍ）上に、感光性ペーストＢをスリット塗布で全面連続印刷し、熱風乾燥炉によって大気雰囲気下、１００℃で４分間熱処理した。これによって作製した塗布膜に対し、ゲート電極２および補強線３１～３８がデザインされた有効マスクサイズ２８０ｍｍ×４００ｍｍのフォトマスクを介して、露光量が８０ｍＪ／ｃｍ2（波長３６５ｎｍ換算）であり且つ樹脂基材１の送り量が４２０ｍｍピッチであるという条件で全線露光を行った。露光した後、２．３８％のＴＭＡＨ溶液で３０秒間現像し、超純水で６０秒間洗浄後、ＩＲ乾燥炉で１５０℃、１０分間キュアを行った。これにより、樹脂基材１の面上に、露光エリア１カ所あたり９カ所のゲート電極２と、補強線３１～３８とを形成した。ゲート絶縁層３以降の工程は実施例２と同様の方法で行い、実施例２と同様の評価を行った。実施例４の評価結果は、表２～４に示す。
Specifically, first, the photosensitive paste B was continuously printed on the entire surface of a resin substrate 1 (width 300 mm, length 50 m,
（実施例５）
実施例５では、ゲート電極２および補強線３１～３８を形成する際に、感光性ペーストＢの代わりに感光性ペーストＣを用いてスリット塗布したこと以外は実施例４と同様の方法で半導体装置用基板を作製し、実施例２の第１項目～第３項目の各評価と同様の評価を行った。実施例５の評価結果は、表２および表３に示す。
Example 5
In Example 5, a substrate for a semiconductor device was produced in the same manner as in Example 4, except that when forming the
（実施例６）
実施例６では、本発明の実施の形態１の変形例に係る半導体装置基板（図２参照）の一具体例となる半導体装置用基板を作製した。実施例６の半導体装置用基板は、半導体装置としてボトムゲート－トップコンタクト構造の電界効果型トランジスタを有するタイプの半導体装置用基板であり、ロール・トゥ・ロール方式によって樹脂基材１を搬送（図６参照）しながら連続して作製した。具体的には、実施例６の半導体装置用基板の作製は、実施例１で使用したフォトマスクのデザインから補強線３３および補強線３７を除いたデザインのフォトマスクを用いたこと以外、実施例１と同様の方法で行った。また、実施例６では、実施例２の第１項目～第３項目の各評価と同様の評価を行った。実施例６の評価結果は、表２および表３に示す。
Example 6
In Example 6, a substrate for a semiconductor device was prepared as a specific example of the semiconductor device substrate (see FIG. 2) according to the modified example of the first embodiment of the present invention. The substrate for a semiconductor device in Example 6 is a substrate for a semiconductor device of a type having a field effect transistor with a bottom gate-top contact structure as a semiconductor device, and was continuously prepared while conveying the
（実施例７）
実施例７では、本発明の実施の形態４に係る半導体装置用基板５０Ｄ（図５参照）の一具体例となる半導体装置用基板を作製した、実施例７の半導体装置用基板は、半導体装置としてボトムゲート－トップコンタクト構造の電界効果型トランジスタを有するタイプの半導体装置用基板であり、ロール・トゥ・ロール方式によって樹脂基材１を搬送（図６参照）しながら連続して作製した。具体的には、実施例７の半導体装置用基板は、実施例２におけるゲート電極２および補強線３１～３８を形成する工程とソース電極５およびドレイン電極６を形成する工程とにおいて使用するフォトマスクを、補強線３１～３８および半導体装置１０（実施例７ではＦＥＴ）の配置デザインが図５に示した本発明の実施の形態４における配置デザインとなるようにデザインされたフォトマスクを使用したこと以外、実施例２と同様の方法で作製した。また、実施例７では、実施例２の第１項目～第３項目の各評価と同様の評価を行った。実施例７における第３項目の評価では、各基板サンプルの１３カ所のＦＥＴ中、任意の９カ所のＦＥＴを測定し、実施例２と同様の評価を行った。実施例７の評価結果は、表２および表３に示す。
(Example 7)
In Example 7, a substrate for a semiconductor device was prepared as a specific example of the substrate for a
（実施例８）
実施例８では、本発明の実施の形態５の変形例１に係る半導体装置用基板（図６および図７参照）の一具体例となる半導体装置用基板を作製した。実施例８の半導体装置用基板は、半導体装置としてボトムゲート－トップコンタクト構造の電界効果型トランジスタを有するタイプの半導体装置用基板であり、ロール・トゥ・ロール方式によって樹脂基材１を搬送しながら連続して作製した。具体的には、実施例８の半導体装置用基板は、実施例２におけるゲート電極２および補強線３１～３８を形成する工程で使用するフォトマスクを、補強線３１～３８および半導体装置１０（実施例８ではＦＥＴ）の配置デザインが図７に示した本発明の実施の形態５の変形例１における配置デザインとなるようにデザインされたフォトマスクを使用したこと以外、実施例２と同様の方法で作製した。また、実施例８では、実施例２の第１項目～第３項目の各評価と同様の評価を行った。実施例７における第３項目の評価では、各基板サンプルの１３カ所のＦＥＴ中、任意の９カ所のＦＥＴを測定し、実施例２と同様の評価を行った。実施例８の評価結果は、表２および表３に示す。
(Example 8)
In Example 8, a substrate for a semiconductor device was prepared as a specific example of the substrate for a semiconductor device according to the first modified embodiment of the fifth embodiment of the present invention (see FIGS. 6 and 7). The substrate for a semiconductor device in Example 8 is a substrate for a semiconductor device of a type having a field effect transistor with a bottom gate-top contact structure as a semiconductor device, and was continuously prepared while conveying the
（比較例２）
比較例２では、実施例２におけるゲート電極２および補強線３１～３８を形成する工程で使用するフォトマスクとして、補強線３１～３８がデザインされていないフォトマスクを使用したこと以外は実施例２と同様の方法で、実施例２と同様の評価を行った。比較例２の評価結果は、表２～４に示す。
(Comparative Example 2)
In Comparative Example 2, evaluations were performed in the same manner as in Example 2, except that a photomask on which the reinforcing
（比較例３）
比較例３では、実施例４におけるゲート電極２および補強線３１～３８を形成する工程で使用するフォトマスクとして、補強線３１～３８がデザインされていないフォトマスクを使用したこと以外は実施例４と同様の方法で、実施例２と同様の評価を行った。比較例３の評価結果は、表２～４に示す。
(Comparative Example 3)
In Comparative Example 3, evaluations were performed in the same manner as in Example 2, except that a photomask on which the reinforcing
（実施例９）
実施例９では、本発明の実施の形態５の変形例１に係る半導体装置用基板５０Ｆの一具体例となる半導体装置用基板を作製した。この実施例９の半導体装置用基板は、半導体装置としてボトムゲート－トップコンタクト構造の電界効果型トランジスタを有するタイプのものであり、ロール・トゥ・ロール方式によって樹脂基材１を搬送しながら連続して作製した。
(Example 9)
In Example 9, a substrate for a semiconductor device was produced as a specific example of the substrate for a
具体的には、まず、ＰＥＴフィルム製の樹脂基材１（幅３００ｍｍ、長さ５０ｍ、膜厚５０μｍ）上に、抵抗加熱法により、銅を１００ｎｍ全面に真空蒸着した。その上にフォトレジスト（商品名「ＬＣ１００－１０ｃＰ」、ローム・アンド・ハース社製）をスリット塗布で全面連続印刷し、１００℃で４分間、熱風乾燥炉によって加熱乾燥した。これによって作製したフォトレジスト膜に対し、ゲート電極２および補強線３１～３８がデザインされた有効マスクサイズ２８０ｍｍ×４００ｍｍのフォトマスクを介して、露光量が６０ｍＪ／ｃｍ2（波長３６５ｎｍ換算）であり且つ樹脂基材１の送り量が４２０ｍｍであるという条件で１００ショット、全線露光を行った。このフォトマスクにデザインされたゲート電極幅は１００μｍとし、補強線３１～３８の幅は１ｍｍとし、補強線３１～３４の長さは３７０ｍｍとし、補強線３５～３８の長さは２８０ｍｍとした。露光した後、２．３８重量％の水酸化テトラメチルアンモニウム水溶液で３０秒間現像し、次いで、水で１分間洗浄した。その後、混酸（商品名ＳＥＡ－５、関東化学社製）で３０秒間エッチング処理した後、水で３０秒間洗浄した。次いで、ＡＺリムーバ１００（商品名、ＡＺエレクトロニックマテリアルズ社製）に２分間浸漬してフォトレジスト膜を剥離し、水で３０秒間洗浄後、水滴をエアナイフで除去し、その後、８０℃で６０秒間、熱風乾燥炉によって加熱乾燥した。これにより、樹脂基材１の面上に露光エリア１カ所あたり１８カ所のゲート電極２と、補強線３１～３８とを形成した（図１９Ａの状態Ｓ１１参照）。
Specifically, first, copper was vacuum-deposited over the entire surface of a resin substrate 1 (width 300 mm, length 50 m,
その後、ゲート絶縁層３となるゲート絶縁層溶液Ａ２０を、スリット塗布で全面連続印刷し、熱風乾燥炉によって大気雰囲気下、１００℃で３分間熱処理し、ＩＲ乾燥炉によって窒素雰囲気下、１５０℃で２０分間熱処理した。これにより、樹脂基材１上に膜厚５００ｎｍのゲート絶縁層３を形成した（図１９Ａの状態Ｓ１２参照）。Then, the gate insulating layer solution A20 that becomes the
上記のようにゲート絶縁層３が形成された樹脂基材１上において、１８カ所のゲート電極２を投影した位置となるゲート絶縁層３上の各部分に、それぞれ１００ｐＬの半導体溶液Ａ１０をインクジェット法で塗布し、ＩＲ乾燥炉で窒素気流下、１５０℃で３０分間の熱処理を行った。これにより、ゲート絶縁層３上の１８カ所に半導体層４を形成した（図１９Ａの状態Ｓ１３参照）。On the
つぎに、上記ゲート絶縁層３が形成されたＰＥＴフィルム製の樹脂基材１上に、感光性ペーストＡをスクリーン印刷によって塗布した。この際、感光性ペーストＡは、印刷サイズ２８０ｍｍ×４００ｍｍでゲート電極２および補強線３１～３８を形成した際の露光エリアと重なるように、樹脂基材１の送り量を４２０ｍｍにして１００ショット塗布した。ついで、この塗布した感光性ペーストＡに対し、熱風乾燥炉によって１００℃、４分間プリベークを行った。その後、ソース電極５およびドレイン電極６がデザインされた有効マスクサイズ２８０ｍｍ×４００ｍｍのフォトマスクを介して、感光性ペーストＡが塗布されたエリアと重なるように、露光量８０ｍＪ／ｃｍ2（波長３６５ｎｍ換算）、樹脂基材１の送り量４２０ｍｍピッチで全線露光を行った。露光した後、０．５％のＮａ2ＣＯ3溶液で３０秒間現像し、超純水で６０秒間洗浄後、ＩＲ乾燥炉で１５０℃、１０分間キュアを行った。これにより、ゲート絶縁層３上に１８カ所のソース電極５およびドレイン電極６を形成した（図１９Ｂの状態Ｓ１４参照）。ソース電極５およびドレイン電極６の幅は１００μｍとし、これらの電極間の距離は２０μｍとした。
Next, the photosensitive paste A was applied by screen printing onto the
（実施例１０）
実施例１０では、本発明の実施の形態６に係る半導体装置用基板５０Ｈ（図１３参照）の一具体例となる半導体装置用基板を作製した。この実施例１０の半導体装置用基板は、半導体装置としてボトムゲート－トップコンタクト構造の電界効果型トランジスタを有するタイプのものであり、ロール・トゥ・ロール方式によって樹脂基材１を搬送しながら連続して作製した（図１９Ａ、１９Ｂ参照）。
(Example 10)
In Example 10, a substrate for a semiconductor device was produced as a specific example of the substrate for a
具体的には、まず、ＰＥＴフィルム製の樹脂基材１（幅３００ｍｍ、長さ５０ｍ、膜厚５０μｍ）上に、抵抗加熱法により、銅を１００ｎｍ全面に真空蒸着した。その上にフォトレジスト（商品名「ＬＣ１００－１０ｃＰ」、ローム・アンド・ハース社製）をスリット塗布で全面連続印刷し、１００℃で４分間、熱風乾燥炉によって加熱乾燥した。これによって作製したフォトレジスト膜に対し、ゲート電極２および補強線３１～３８がデザインされた有効マスクサイズ２８０ｍｍ×４００ｍｍのフォトマスクを介して、露光量が６０ｍＪ／ｃｍ2（波長３６５ｎｍ換算）であり且つ樹脂基材１の送り量が４２０ｍｍであるという条件で１００ショット、全線露光を行った。このフォトマスクにデザインされたゲート電極幅は１００μｍとし、補強線３１～３８の幅は１ｍｍとし、補強線３１～３４の長さは３７０ｍｍとし、補強線３５～３８の長さは２８０ｍｍとした。露光した後、２．３８重量％の水酸化テトラメチルアンモニウム水溶液で３０秒間現像し、次いで、水で１分間洗浄した。その後、混酸（商品名ＳＥＡ－５、関東化学社製）で３０秒間エッチング処理した後、水で３０秒間洗浄した。次いで、ＡＺリムーバ１００（商品名、ＡＺエレクトロニックマテリアルズ社製）に２分間浸漬してフォトレジスト膜を剥離し、水で３０秒間洗浄後、水滴をエアナイフで除去し、その後、８０℃で６０秒間、熱風乾燥炉によって加熱乾燥した。これにより、図１９Ａに示したように、樹脂基材１の面上に露光エリア１カ所あたり１８カ所のゲート電極２と、補強線３１～３８とを形成した（状態Ｓ１１）。
Specifically, first, copper was vacuum-deposited over the entire surface of a resin substrate 1 (width 300 mm, length 50 m,
その後、ゲート絶縁層３となるゲート絶縁層溶液Ａ２０を、スリット塗布で全面連続印刷し、熱風乾燥炉によって大気雰囲気下、１００℃で３分間熱処理し、ＩＲ乾燥炉によって窒素雰囲気下、１５０℃で２０分間熱処理した。これにより、図１９Ａに示したように、樹脂基材１上に膜厚５００ｎｍのゲート絶縁層３を形成した（状態Ｓ１２）。Then, the gate insulating layer solution A20 that becomes the
上記のようにゲート絶縁層３が形成された樹脂基材１上において、１８カ所のゲート電極２を投影した位置となるゲート絶縁層３上の各部分に、それぞれ１００ｐＬの半導体溶液Ａ１０をインクジェット法で塗布し、ＩＲ乾燥炉で窒素気流下、１５０℃で３０分間の熱処理を行った。これにより、図１９Ａに示したように、ゲート絶縁層３上の１８カ所に半導体層４を形成した（状態Ｓ１３）。On the
つぎに、上記ゲート絶縁層３が形成されたＰＥＴフィルム製の樹脂基材１上に、感光性ペーストＡをスクリーン印刷によって塗布した。この際、感光性ペーストＡは、印刷サイズ２８０ｍｍ×４００ｍｍでゲート電極２および補強線３１～３８を形成した際の露光エリアと重なるように、樹脂基材１の送り量を４２０ｍｍにして１００ショット塗布した。ついで、この塗布した感光性ペーストＡに対し、熱風乾燥炉によって１００℃、４分間プリベークを行った。その後、ソース電極５およびドレイン電極６がデザインされた有効マスクサイズ２８０ｍｍ×４００ｍｍのフォトマスクを介して、感光性ペーストＡが塗布されたエリアと重なるように、露光量８０ｍＪ／ｃｍ2（波長３６５ｎｍ換算）、樹脂基材１の送り量４２０ｍｍピッチで全線露光を行った。露光した後、０．５％のＮａ2ＣＯ3溶液で３０秒間現像し、超純水で６０秒間洗浄後、ＩＲ乾燥炉で１５０℃、１０分間キュアを行った。これにより、図１９Ｂに示したように、ゲート絶縁層３上に１８カ所のソース電極５およびドレイン電極６を形成した（状態Ｓ１４）。ソース電極５およびドレイン電極６の幅は１００μｍとし、これらの電極間の距離は２０μｍとした。
Next, the photosensitive paste A was applied by screen printing onto the
つぎに、上記半導体層４が形成されたＰＥＴフィルム製の樹脂基材１上において、第２絶縁層溶液Ａ３０（５μＬ）を、複数（図１９Ｂでは１８カ所）の半導体層４のうち一部の半導体層４上に、半導体層４を覆うようにドロップキャスト法で滴下した。また、同様の方法で第２絶縁層溶液Ａ３０を半導体装置が囲われるように連続滴下した。実施例１０では、当該第２絶縁層溶液Ａ３０を上記補強線３１～３８の上に連続滴下した。その後、これらの滴下した第２絶縁層溶液Ａ３０を窒素気流下、１１０℃で３０分間、熱処理した。これにより、図１９Ｂに示したように、樹脂基材１上に第２絶縁層７および第２補強線５１～５８を形成した（状態Ｓ１５）。これら第２絶縁層７および第２補強線５１～５８の厚みは、２０μｍであった。Next, on the
以上のようにして、実施例９、１０の半導体装置用基板が各々得られた。これらの得られた半導体装置用基板について、実施例２の第１項目の評価と同様の評価を行ったところ、実施例９、１０の各評価結果は、双方とも「Ａ」（良好）であった。また、実施例９、１０の各半導体装置用基板（長さ５０ｍ）を、露光工程で実施した送りピッチで１ショット目から１００ショット目までの各部分に枚葉紙状に切り出して、得られた各基板サンプルの外観を確認した結果、第２絶縁層７が剥がれている箇所はなかった。In this manner, the semiconductor device substrates of Examples 9 and 10 were obtained. The obtained semiconductor device substrates were evaluated in the same manner as the evaluation of the first item of Example 2, and the evaluation results of Examples 9 and 10 were both "A" (good). In addition, the semiconductor device substrates of Examples 9 and 10 (length 50 m) were cut into sheets of paper into each portion from the 1st shot to the 100th shot at the feed pitch implemented in the exposure process, and the appearance of each obtained substrate sample was checked. As a result, no portions of the second insulating
（比較例５）
比較例５では、実施例１０における第２絶縁層７および第２補強線５１～５８を形成する工程で、第２補強線５１～５８を形成しなかったこと以外は実施例１０と同様の方法で、実施例１０と同様の評価を行った。比較例５において、実施例２の第１項目の評価と同様の評価を行ったところ、比較例５の当該第１項目の評価結果は「Ｃ」（不可）であった。また、比較例５の半導体装置用基板では、第２絶縁層７の剥がれも発生していた。
(Comparative Example 5)
In Comparative Example 5, the same evaluation as in Example 10 was performed in the same manner as in Example 10, except that the second reinforcing wires 51-58 were not formed in the step of forming the second insulating
以上のように、本発明に係る半導体装置用基板、半導体装置用基板の製造方法および無線通信装置の製造方法は、基板上に複数の半導体装置を形成した後においても半導体装置の特性ばらつきを抑制することができる半導体装置用基板、半導体装置用基板の製造方法および無線通信装置の製造方法に適している。As described above, the substrate for semiconductor device, the method for manufacturing a substrate for semiconductor device, and the method for manufacturing a wireless communication device according to the present invention are suitable for a substrate for semiconductor device, a method for manufacturing a substrate for semiconductor device, and a method for manufacturing a wireless communication device that can suppress variation in the characteristics of semiconductor devices even after multiple semiconductor devices are formed on the substrate.
１ 樹脂基材
２ ゲート電極
３ ゲート絶縁層
４ 半導体層
５ ソース電極
６ ドレイン電極
７ 第２絶縁層
１０ 半導体装置
１１、１１ａ～１１ｈ、１２、１２ａ～１２ｈ、１３～１７、３１～３８ 補強線
２０～３０ ＦＥＴ
４１、４２、５１～５８ 第２補強線
５０、５０Ａ、５０Ｂ、５０Ｃ、５０Ｄ、５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈ 半導体装置用基板
１００ 基板
１０１ アンテナパターン
１０２ 回路
１０３ 接続配線
１１０、１１０Ａ 無線通信装置
Ｄ１、Ｄ１ａ、Ｄ１ｂ、Ｄ２、Ｄ２ａ、Ｄ２ｂ デザイン
REFERENCE SIGNS
41, 42, 51 to 58
Claims (32)
前記補強線が、前記複数の半導体装置に含まれる電極層のうち少なくとも一つを構成する材料と同一の材料によって構成され、
前記補強線によって前記複数の半導体装置のうち一つ以上が囲われている領域が、前記樹脂基材上に複数存在する、
ことを特徴とする半導体装置用基板。 A long resin base material and a plurality of semiconductor devices provided on the resin base material, the reinforcing wire being provided on the resin base material so as to surround the plurality of semiconductor devices,
the reinforcing wire is made of the same material as a material constituting at least one of the electrode layers included in the plurality of semiconductor devices;
a plurality of regions are present on the resin base material, in which one or more of the plurality of semiconductor devices are surrounded by the reinforcing wire;
A substrate for a semiconductor device.
前記補強線が、前記複数の半導体装置に含まれる電極層のうち少なくとも一つを構成する材料と同一の材料によって構成され、the reinforcing wire is made of the same material as a material constituting at least one of the electrode layers included in the plurality of semiconductor devices;
前記補強線によって前記複数の半導体装置のうち一つ以上が囲われている領域が、前記樹脂基材上に複数存在し、a plurality of regions are present on the resin base material, in which one or more of the plurality of semiconductor devices are surrounded by the reinforcing wire;
前記複数の半導体装置は、各々、電界効果型トランジスタを備え、Each of the plurality of semiconductor devices includes a field effect transistor,
前記電界効果型トランジスタは、ソース電極、ドレイン電極およびゲート電極と、前記ソース電極および前記ドレイン電極とそれぞれ接する半導体層と、前記ソース電極、前記ドレイン電極および前記半導体層を前記ゲート電極と絶縁するゲート絶縁層と、を有し、the field effect transistor has a source electrode, a drain electrode, and a gate electrode, a semiconductor layer in contact with the source electrode and the drain electrode, respectively, and a gate insulating layer that insulates the source electrode, the drain electrode, and the semiconductor layer from the gate electrode;
複数の前記電界効果型トランジスタの少なくとも一部は、前記電界効果型トランジスタの半導体層に対しゲート絶縁層とは反対側で前記半導体層と接する第２絶縁層を有し、At least some of the plurality of field effect transistors have a second insulating layer in contact with the semiconductor layer on a side opposite to the gate insulating layer with respect to the semiconductor layer of the field effect transistor,
前記樹脂基材上に、前記第２絶縁層を構成する材料と同一の材料によって構成される第２補強線を有する、a second reinforcing wire formed on the resin base material and made of the same material as the material forming the second insulating layer;
ことを特徴とする半導体装置用基板。2. A substrate for a semiconductor device comprising:
前記補強線が、前記複数の半導体装置に含まれる電極層のうち少なくとも一つを構成する材料と同一の材料によって構成され、the reinforcing wire is made of the same material as a material constituting at least one of the electrode layers included in the plurality of semiconductor devices;
前記補強線によって前記複数の半導体装置のうち一つ以上が囲われている領域が、前記樹脂基材上に複数存在し、a plurality of regions are present on the resin base material, in which one or more of the plurality of semiconductor devices are surrounded by the reinforcing wire;
前記複数の半導体装置の各々は無線通信装置である、Each of the plurality of semiconductor devices is a wireless communication device.
ことを特徴とする半導体装置用基板。2. A substrate for a semiconductor device comprising:
ことを特徴とする請求項１～３のいずれか一つに記載の半導体装置用基板。 The reinforcing wire is provided so as to surround each of the semiconductor devices.
4. The substrate for a semiconductor device according to claim 1 ,
ことを特徴とする請求項１～４のいずれか一つに記載の半導体装置用基板。 a thickness of the reinforcing wire is equal to or smaller than a thickness of each of the plurality of semiconductor devices;
5. The substrate for a semiconductor device according to claim 1 .
前記複数の半導体装置は、前記樹脂基材上の長手方向に列をなすように形成され、
前記補強線の一部は、前記樹脂基材の長手方向に略連続的に設けられている、
ことを特徴とする請求項１～５のいずれか一つに記載の半導体装置用基板。 The resin substrate has a longitudinal direction and a transverse direction,
the plurality of semiconductor devices are formed in a row in a longitudinal direction on the resin base material,
A portion of the reinforcing wire is provided substantially continuously in the longitudinal direction of the resin base material.
6. The substrate for a semiconductor device according to claim 1, wherein the substrate is a semiconductor device.
前記複数の半導体装置は、前記樹脂基材上の長手方向に列をなすように形成され、
前記補強線の一部は、前記複数の半導体装置の列の両外縁部において、前記樹脂基材の長手方向に略連続的に設けられている、
ことを特徴とする請求項１～６のいずれか一つに記載の半導体装置用基板。 The resin substrate has a longitudinal direction and a transverse direction,
the plurality of semiconductor devices are formed in a row in a longitudinal direction on the resin base material,
a part of the reinforcing wire is provided substantially continuously in a longitudinal direction of the resin base material at both outer edge portions of the row of the plurality of semiconductor devices;
7. The substrate for a semiconductor device according to claim 1, wherein the substrate is a semiconductor device.
前記電界効果型トランジスタは、ソース電極、ドレイン電極およびゲート電極と、前記ソース電極および前記ドレイン電極とそれぞれ接する半導体層と、前記ソース電極、前記ドレイン電極および前記半導体層を前記ゲート電極と絶縁するゲート絶縁層と、を有する、
ことを特徴とする請求項１、３～７のいずれか一つに記載の半導体装置用基板。 Each of the plurality of semiconductor devices includes a field effect transistor,
The field effect transistor has a source electrode, a drain electrode, and a gate electrode, a semiconductor layer in contact with the source electrode and the drain electrode, respectively, and a gate insulating layer that insulates the source electrode, the drain electrode, and the semiconductor layer from the gate electrode.
8. The substrate for a semiconductor device according to claim 1 , 3 or 7 .
ことを特徴とする請求項２または８に記載の半導体装置用基板。 The semiconductor layer contains carbon nanotubes.
9. The substrate for a semiconductor device according to claim 2 or 8 .
前記補強線は、前記電界効果型トランジスタに含まれるソース電極、ドレイン電極およびゲート電極のうち、前記樹脂基材に近い側に位置する基材側の電極と同一の材料によって、前記基材側の電極と同一の層に設けられている、
ことを特徴とする請求項１～９のいずれか一つに記載の半導体装置用基板。 Each of the plurality of semiconductor devices includes a field effect transistor,
the reinforcing wire is provided in the same layer as an electrode on a substrate side, which is located closer to the resin substrate, of a source electrode, a drain electrode, and a gate electrode included in the field effect transistor, and is made of the same material as the electrode on the substrate side.
10. The substrate for a semiconductor device according to claim 1 ,
前記補強線は、前記電界効果型トランジスタに含まれるゲート電極を構成する材料と同一の材料によって、前記ゲート電極と同一の層に設けられている、
ことを特徴とする請求項１～１０のいずれか一つに記載の半導体装置用基板。 Each of the plurality of semiconductor devices includes a field effect transistor having a bottom gate structure,
the reinforcing wire is made of the same material as a material constituting a gate electrode included in the field effect transistor, and is provided in the same layer as the gate electrode.
11. The substrate for a semiconductor device according to claim 1.
前記樹脂基材上に、前記第２絶縁層を構成する材料と同一の材料によって構成される第２補強線を有する、
ことを特徴とする請求項８～１１のいずれか一つに記載の半導体装置用基板。 At least some of the plurality of field effect transistors have a second insulating layer in contact with the semiconductor layer on a side opposite to the gate insulating layer with respect to the semiconductor layer of the field effect transistor,
a second reinforcing wire formed on the resin base material and made of the same material as the material forming the second insulating layer;
The substrate for a semiconductor device according to any one of claims 8 to 11 .
前記厚みは３０ｎｍ以上５００ｎｍ以下である、
ことを特徴とする請求項１１または１２に記載の半導体装置用基板。 the gate electrode of the field effect transistor and the reinforcing line have the same thickness;
The thickness is 30 nm or more and 500 nm or less.
13. The substrate for a semiconductor device according to claim 11 or 12 .
ことを特徴とする請求項２、８～１３のいずれか一つに記載の半導体装置用基板。 The field effect transistor is a field effect transistor having a top contact structure.
14. The substrate for a semiconductor device according to claim 2 , wherein the substrate is a semiconductor device.
ことを特徴とする請求項１、２、４～１４のいずれか一つに記載の半導体装置用基板。 Each of the plurality of semiconductor devices is a wireless communication device.
15. The substrate for a semiconductor device according to claim 1 , 2, or 4 to 14 .
前記樹脂基材上における、前記複数の半導体装置の構成部材のうちいずれか一つの形成と前記補強線の形成とを同一の工程で行う、
ことを特徴とする半導体装置用基板の製造方法。 A method for manufacturing a substrate for a semiconductor device according to any one of claims 1 to 15 , comprising the steps of:
forming any one of the plurality of components of the semiconductor device and forming the reinforcing wire on the resin base material in the same process;
2. A method for manufacturing a substrate for a semiconductor device comprising the steps of:
前記樹脂基材上における、前記複数の半導体装置の構成部材のうちいずれか一つの形成と前記補強線の形成とを同一の工程で行い、forming any one of the plurality of components of the semiconductor device and forming the reinforcing wire on the resin base material in the same process;
前記複数の半導体装置は、各々、ボトムゲート構造を有する電界効果型トランジスタを備えるように形成され、Each of the plurality of semiconductor devices is formed to include a field effect transistor having a bottom gate structure,
前記電界効果型トランジスタに含まれるゲート電極の形成と前記補強線の形成とを同一の工程で行い、forming a gate electrode included in the field effect transistor and forming the reinforcing line in the same process;
複数の前記電界効果型トランジスタの少なくとも一部は、前記電界効果型トランジスタの半導体層に対しゲート絶縁層とは反対側で前記半導体層と接する第２絶縁層を有するように形成され、At least some of the plurality of field effect transistors are formed to have a second insulating layer in contact with the semiconductor layer on the opposite side of the semiconductor layer of the field effect transistor from the gate insulating layer,
前記樹脂基材上における、前記第２絶縁層を構成する材料と同一の材料によって構成される第２補強線の形成と前記第２絶縁層の形成とを同一の工程で行う、forming a second reinforcing wire made of the same material as that of the second insulating layer on the resin base material and forming the second insulating layer in the same process;
ことを特徴とする半導体装置用基板の製造方法。2. A method for manufacturing a substrate for a semiconductor device comprising the steps of:
ことを特徴とする請求項１６または１７に記載の半導体装置用基板の製造方法。 The formation of the plurality of semiconductor devices and the reinforcing wires is carried out while the resin base material is transported by a roll-to-roll method.
18. The method for manufacturing a substrate for a semiconductor device according to claim 16 or 17 .
ことを特徴とする請求項１６～１８のいずれか一つに記載の半導体装置用基板の製造方法。 forming at least one of the electrode layers included in each of the plurality of semiconductor devices and forming the reinforcing wire in the same process;
19. The method for manufacturing a substrate for a semiconductor device according to claim 16 ,
前記電界効果型トランジスタに含まれるソース電極、ドレイン電極およびゲート電極のうち、前記樹脂基材に近い側に位置する基材側の電極の形成と、前記補強線の形成とを同一の工程で行う、
ことを特徴とする請求項１６～１９のいずれか一つに記載の半導体装置用基板の製造方法。 each of the plurality of semiconductor devices is formed to include a field effect transistor;
Among the source electrode, the drain electrode and the gate electrode included in the field effect transistor, the electrode on the substrate side located closer to the resin substrate and the reinforcing wire are formed in the same process.
The method for manufacturing a substrate for a semiconductor device according to any one of claims 16 to 19 .
前記電界効果型トランジスタに含まれるゲート電極の形成と前記補強線の形成とを同一の工程で行う、
ことを特徴とする請求項１６、１８～２０のいずれか一つに記載の半導体装置用基板の製造方法。 Each of the plurality of semiconductor devices is formed to include a field effect transistor having a bottom gate structure,
forming a gate electrode included in the field effect transistor and forming the reinforcing line in the same process;
21. The method for manufacturing a substrate for a semiconductor device according to claim 16, or any one of claims 18 to 20 .
前記樹脂基材上における、前記第２絶縁層を構成する材料と同一の材料によって構成される第２補強線の形成と前記第２絶縁層の形成とを同一の工程で行う、
ことを特徴とする請求項２１に記載の半導体装置用基板の製造方法。 At least some of the plurality of field effect transistors are formed to have a second insulating layer in contact with the semiconductor layer on the opposite side of the semiconductor layer of the field effect transistor from the gate insulating layer,
forming a second reinforcing wire made of the same material as that of the second insulating layer on the resin base material and forming the second insulating layer in the same process;
22. The method for manufacturing a substrate for a semiconductor device according to claim 21 .
ことを特徴とする請求項１７、２１または２２に記載の半導体装置用基板の製造方法。 The reinforcing line forming step in which the gate electrode and the reinforcing line are formed in the same step includes a patterning step in which a metal film formed on the resin base material by sputtering or vacuum deposition is processed into a pattern corresponding to the gate electrode and the reinforcing line.
23. The method for manufacturing a substrate for a semiconductor device according to claim 17, 21 or 22 .
前記樹脂基材上に、導電体粒子と感光性有機成分とを含有する感光性ペーストを用いて塗布膜を形成する成膜工程と、
前記塗布膜を、フォトリソグラフィ法によって前記ゲート電極および前記補強線に対応するパターンに加工するパターニング工程と、
を含むことを特徴とする請求項１７、２１または２２に記載の半導体装置用基板の製造方法。 The reinforcing line forming step of forming the gate electrode and the reinforcing line in the same step includes:
a film-forming step of forming a coating film on the resin substrate using a photosensitive paste containing conductive particles and a photosensitive organic component;
a patterning step of processing the coating film into a pattern corresponding to the gate electrode and the reinforcing line by a photolithography method;
23. The method for manufacturing a substrate for a semiconductor device according to claim 17, 21 or 22, comprising:
ことを特徴とする請求項１６～２４のいずれか一つに記載の半導体装置用基板の製造方法。 The reinforcing wire is provided so as to surround each of the semiconductor devices.
The method for manufacturing a substrate for a semiconductor device according to any one of claims 16 to 24 .
前記複数の半導体装置を、前記樹脂基材上の長手方向に列をなすように形成し、
前記補強線の一部を、前記樹脂基材の長手方向に略連続的に設ける、
ことを特徴とする請求項１６～２５のいずれか一つに記載の半導体装置用基板の製造方法。 The resin substrate has a longitudinal direction and a lateral direction,
forming the plurality of semiconductor devices in a row in a longitudinal direction on the resin base material;
A part of the reinforcing wire is provided substantially continuously in the longitudinal direction of the resin base material.
The method for manufacturing a substrate for a semiconductor device according to any one of claims 16 to 25 .
前記複数の半導体装置を、前記樹脂基材上の長手方向に列をなすように形成し、
前記補強線の一部を、前記複数の半導体装置の列の両外縁部において、前記樹脂基材の長手方向に略連続的に設ける、
ことを特徴とする請求項１６～２６のいずれか一つに記載の半導体装置用基板の製造方法。 The resin substrate has a longitudinal direction and a transverse direction,
forming the plurality of semiconductor devices in a row in a longitudinal direction on the resin base material;
a part of the reinforcing wire is provided substantially continuously in a longitudinal direction of the resin base material at both outer edge portions of the row of the plurality of semiconductor devices;
The method for manufacturing a substrate for a semiconductor device according to any one of claims 16 to 26 .
前記樹脂基材上における、前記複数の半導体装置の構成部材のうちいずれか一つの形成と前記補強線の形成とを同一の工程で行い、
前記複数の半導体装置の各々は、無線通信装置または無線通信装置の回路である、
ことを特徴とする半導体装置用基板の製造方法。 A method for manufacturing a substrate for a semiconductor device according to any one of claims 1 to 15, comprising the steps of:
forming any one of the plurality of components of the semiconductor device and forming the reinforcing wire on the resin base material in the same process;
Each of the plurality of semiconductor devices is a wireless communication device or a circuit of a wireless communication device.
2. A method for manufacturing a substrate for a semiconductor device comprising the steps of:
前記樹脂基材上における、前記複数の半導体装置の構成部材のうちいずれか一つの形成と前記補強線の形成とを同一の工程で行い、forming any one of the plurality of components of the semiconductor device and forming the reinforcing wire on the resin base material in the same process;
前記複数の半導体装置の各々は、無線通信装置または無線通信装置の回路である、Each of the plurality of semiconductor devices is a wireless communication device or a circuit of a wireless communication device.
ことを特徴とする半導体装置用基板の製造方法。2. A method for manufacturing a substrate for a semiconductor device comprising the steps of:
ことを特徴とする無線通信装置の製造方法。 A step of cutting the substrate for a semiconductor device obtained by the method for manufacturing a substrate for a semiconductor device according to claim 28 or 29 into individual substrates for the wireless communication devices,
4. A method for manufacturing a wireless communication device comprising the steps of:
切り分けられた前記無線通信装置の回路をアンテナへ貼り合わせる工程と、
を含むことを特徴とする無線通信装置の製造方法。 A step of cutting the substrate for a semiconductor device obtained by the method for manufacturing a substrate for a semiconductor device according to claim 28 or 29 into individual circuits for the wireless communication device;
A step of attaching the cut-out circuit of the wireless communication device to an antenna;
A method for manufacturing a wireless communication device, comprising:
前記無線通信装置の回路と前記アンテナとが貼り合わされた後の前記半導体装置用基板を、前記無線通信装置の回路と前記アンテナとを備える無線通信装置毎に切り分ける工程と、
を含むことを特徴とする無線通信装置の製造方法。 A step of bonding a circuit of the wireless communication device of the substrate for a semiconductor device obtained by the method for manufacturing a substrate for a semiconductor device according to claim 28 or 29 to an antenna;
a step of cutting the semiconductor device substrate after the wireless communication device circuit and the antenna are bonded together into individual wireless communication devices each including the wireless communication device circuit and the antenna;
A method for manufacturing a wireless communication device, comprising:
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019171865 | 2019-09-20 | ||
| JP2019171865 | 2019-09-20 | ||
| JP2020079010 | 2020-04-28 | ||
| JP2020079010 | 2020-04-28 | ||
| PCT/JP2020/033493 WO2021054143A1 (en) | 2019-09-20 | 2020-09-03 | Substrate for semiconductor device, method of manufacturing substrate for semiconductor device, and method of manufacturing wireless communication device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPWO2021054143A1 JPWO2021054143A1 (en) | 2021-03-25 |
| JPWO2021054143A5 JPWO2021054143A5 (en) | 2023-09-06 |
| JP7593107B2 true JP7593107B2 (en) | 2024-12-03 |
Family
ID=74883737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020547150A Active JP7593107B2 (en) | 2019-09-20 | 2020-09-03 | Substrate for semiconductor device, method for manufacturing substrate for semiconductor device, and method for manufacturing wireless communication device |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP7593107B2 (en) |
| CN (1) | CN114303238A (en) |
| TW (1) | TWI873184B (en) |
| WO (1) | WO2021054143A1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130248826A1 (en) | 2012-03-21 | 2013-09-26 | Samsung Display Co., Ltd. | Flexible display apparatus, organic light emitting display apparatus, and mother substrate for flexible display apparatus |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015149364A (en) * | 2014-02-05 | 2015-08-20 | 国立研究開発法人科学技術振興機構 | Elastic device and manufacturing method thereof |
| JP6962189B2 (en) * | 2016-01-25 | 2021-11-05 | 東レ株式会社 | n-type semiconductor elements and complementary semiconductor devices, their manufacturing methods, and wireless communication devices using them. |
| KR102499027B1 (en) * | 2016-11-03 | 2023-02-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Manufacturing method of semiconductor device |
| US11690237B2 (en) * | 2017-09-29 | 2023-06-27 | Toray Industries, Inc. | Field effect-transistor, method for manufacturing same, wireless communication device using same, and product tag |
-
2020
- 2020-09-03 JP JP2020547150A patent/JP7593107B2/en active Active
- 2020-09-03 CN CN202080059950.5A patent/CN114303238A/en active Pending
- 2020-09-03 WO PCT/JP2020/033493 patent/WO2021054143A1/en active Application Filing
- 2020-09-15 TW TW109131740A patent/TWI873184B/en active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130248826A1 (en) | 2012-03-21 | 2013-09-26 | Samsung Display Co., Ltd. | Flexible display apparatus, organic light emitting display apparatus, and mother substrate for flexible display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114303238A (en) | 2022-04-08 |
| TW202114145A (en) | 2021-04-01 |
| JPWO2021054143A1 (en) | 2021-03-25 |
| TWI873184B (en) | 2025-02-21 |
| WO2021054143A1 (en) | 2021-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108475642B (en) | n-type semiconductor element and complementary semiconductor device, method for manufacturing the same, and wireless communication device using the same | |
| KR102029639B1 (en) | Method for manufacturing field effect transistor and method for manufacturing wireless communication device | |
| EP3690956A1 (en) | Field effect-transistor, method for manufacturing same, wireless communication device using same, and product tag | |
| TWI690982B (en) | Semiconductor element, complementary semiconductor device, method of manufacturing semiconductor element, wireless communication device, and product tag | |
| EP3706166B1 (en) | Integrated circuit, method for manufacturing same, and radio communication device using same | |
| KR102097568B1 (en) | Memory array, method for producing memory array, memory array sheet, method for producing memory array sheet, and wireless communication device | |
| CN109964327A (en) | Field effect transistor, method for manufacturing the same, wireless communication device using the same, and product label | |
| JP7559563B2 (en) | Wireless communication device and method for manufacturing same | |
| JP7593107B2 (en) | Substrate for semiconductor device, method for manufacturing substrate for semiconductor device, and method for manufacturing wireless communication device | |
| WO2019102788A1 (en) | Semiconductor element, method for manufacturing same, and wireless communication device | |
| JP5987274B2 (en) | Active matrix substrate | |
| EP3869539B1 (en) | Production method for field-effect transistor and production method for wireless communication device | |
| TWI813863B (en) | N-type semiconductor element, method for manufacturing n-type semiconductor element, wireless communication device, and product label | |
| JP7589569B2 (en) | Semiconductor device and its manufacturing method | |
| JP2023123360A (en) | Method for manufacturing semiconductor device, semiconductor device, and radio communication device including the same | |
| JP2023065320A (en) | Semiconductor device and wireless communication device using the same | |
| TWI801716B (en) | Field-effect transistor, manufacturing method thereof, and wireless communication device using same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230828 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241022 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241104 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7593107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |