JP7591388B2 - 絶縁型ｄｃ／ｄｃコンバータ及びａｃ／ｄｃコンバータ - Google Patents

Description

本開示は、絶縁型ＤＣ／ＤＣコンバータ及びＡＣ／ＤＣコンバータに関する。

第１タイプの絶縁型ＤＣ／ＤＣコンバータでは、二次側電圧の情報をフォトカプラを用いて一次側に伝達する。一次側制御回路は、伝達された情報に基づき、電力用トランスの一次側巻線に接続されたスイッチングトランジスタをスイッチング駆動し、これによって二次側電圧の安定化を図る（下記特許文献１参照）。

特開２００６－１９７６８８号公報

部品点数や実装面積の削減などを考慮し、第２タイプの絶縁型ＤＣ／ＤＣコンバータも検討される。第２タイプの絶縁型ＤＣ／ＤＣコンバータでは、フォトカプラと異なる絶縁素子（例えばパルストランス）を利用し、二次側電圧の情報を表す制御信号をデジタル信号形式で一次側に伝送する。この際、二次側電圧に応じた周波数を有する制御信号を二次側で生成し、制御信号を一次側に伝送することで、制御信号に同期してスイッチングトランジスタをスイッチングさせることができる。

しかし、単にスイッチング周波数を制御するだけでは、制御として十分でないことが多く、改善が要望される。例えば、負荷が重くなることで制御信号の周波数が一次側の最大動作周波数に達した際、それ以上の制御ができなくことが懸念される。

本開示は、良好なスイッチング制御の実現に寄与する絶縁型ＤＣ／ＤＣコンバータ及びＡＣ／ＤＣコンバータを提供することを目的とする。

本開示に係る絶縁型ＤＣ／ＤＣコンバータは、互いに絶縁された一次側巻線及び二次側巻線を有する電力用トランスを用いて、一次側における一次側電圧から二次側における二次側電圧を生成する絶縁型ＤＣ／ＤＣコンバータにおいて、前記一次側に配置される回路であって、前記一次側巻線に対して直列に接続されたスイッチング素子をスイッチングする一次側制御回路と、前記二次側に配置される回路であって、前記二次側電圧に基づき第１制御情報及び第２制御情報を含む制御信号を生成する二次側制御回路と、前記制御信号に含まれる各制御情報を絶縁形式で前記一次側制御回路に伝送する絶縁伝送回路と、を備え、前記一次側制御回路は、前記第１制御情報に基づき、前記スイッチング素子のスイッチング周波数を制御し、前記第２制御情報に基づき、前記スイッチング素子を通じて前記一次側巻線に流れる一次側電流のピーク値を制御する構成（第１の構成）である。

上記第１の構成に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記二次側制御回路は、前記二次側電圧に応じたフィードバック電圧と所定の基準電圧との差分に応じた誤差電圧を生成する誤差電圧生成部と、前記誤差電圧と所定範囲内で変動するスロープ電圧とに基づいて前記制御信号を生成する制御信号生成部と、を有する構成（第２の構成）であっても良い。

上記第２の構成に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記制御信号は、前記誤差電圧に応じた周波数の情報を前記第１制御情報として有し、且つ、前記誤差電圧と前記スロープ電圧との比較結果に応じた情報を前記第２制御情報として有する構成（第３の構成）であっても良い。

上記第３の構成に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記制御信号生成部は、前記誤差電圧に応じた周波数を有し且つ前記誤差電圧及び前記スロープ電圧の比較結果に応じたパルス幅を持つ信号を前記制御信号として生成し、前記第１制御情報は前記制御信号の周波数の情報であって、前記第２制御情報は前記制御信号のパルス幅の情報であり、前記絶縁伝送回路は、前記第１及び第２制御情報を、前記一次側及び二次側に亘って設けられた絶縁素子を用いて前記一次側に伝送することにより、前記第１制御情報を有する第１受信信号及び前記第２制御情報を有する第２受信信号を前記一次側において生成し、前記一次側制御回路は、前記第１及び第２受信信号に基づき、前記スイッチング素子のスイッチング周波数を制御するとともに、前記スイッチング素子を通じて前記一次側巻線に流れる前記一次側電流のピーク値を制御する構成（第４の構成）であっても良い。

上記第４の構成に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記制御信号は、第１レベル又は第２レベルの信号レベルをとる矩形波信号であり、前記制御信号の各周期において前記制御信号の信号レベルが前記第２レベルとなる期間の長さが前記制御信号のパルス幅に相当し、前記制御信号生成部は、前記誤差電圧に応じた周波数で前記制御信号の信号レベルを前記第１レベルから前記第２レベルに遷移させ、その遷移タイミングから始まる前記制御信号の各周期において前記誤差電圧及び前記スロープ電圧の比較結果に基づき前記制御信号の信号レベルを前記第２レベルから前記第１レベルに遷移させ、前記絶縁伝送回路は、前記絶縁素子を用いて、前記制御信号の信号レベルにおける前記第１レベルから前記第２レベルへの遷移に同期したパルスを含む前記第１受信信号を前記一次側において生成し、且つ、前記制御信号の信号レベルにおける前記第２レベルから前記第１レベルへの遷移に同期したパルスを含む前記第２受信信号を前記一次側において生成し、前記一次側制御回路は、前記第２受信信号に基づき所定の電圧範囲内で判定電圧を可変設定する判定電圧設定部を有し、前記第１受信信号中のパルスのタイミングに同期して前記スイッチング素子のターンオンさせた後、前記一次側電流に比例する電流センス電圧が前記判定電圧に達すると前記スイッチング素子をターンオフさせる構成（第５の構成）であっても良い。

上記第５の構成に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記制御信号生成部は、前記誤差電圧に応じた周波数で前記制御信号の信号レベルを前記第１レベルから前記第２レベルに遷移させ、その遷移タイミングから始まる前記制御信号の各周期において、前記スロープ電圧が所定初期電圧より所定方向に向けて単調変化し、当該遷移タイミングから所定時間が経過する前に前記誤差電圧及び前記スロープ電圧間の大小関係が反転するときには当該遷移タイミングより前記所定時間だけ後のタイミングにて、当該遷移タイミングから前記所定時間が経過して以降に前記大小関係が反転するときには当該反転のタイミングにて、前記制御信号の信号レベルを前記第２レベルから前記第１レベルに遷移させる構成（第６の構成）であっても良い。

上記第５又は第６の構成に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記判定電圧設定部は、前記第１受信信号中のパルスに同期した前記スイッチング素子のターンオンを経て前記スイッチング素子がターンオフされるまでは前記判定電圧を固定し、前記スイッチング素子がターンオフされると前記判定電圧を前記電圧範囲内の最大電圧に設定し、その後、前記第２受信信号中のパルスを契機に前記判定電圧を前記電圧範囲内の最大電圧から所定規則に沿って低下させてゆき、前記第１受信信号にて次のパルスが生じると前記判定電圧の低下を止める構成（第７の構成）であっても良い。

上記第４～第７の構成の何れかに係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記絶縁素子は、コンデンサにより構成される構成（第８の構成）であっても良い。

上記第５～第７の構成の何れかに係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記絶縁素子は、コンデンサにより構成され、前記絶縁伝送回路は、前記制御信号の信号レベルにおける前記第１レベルから前記第２レベルへの遷移を前記コンデンサを用いて前記一次側に伝送することで前記第１受信信号を生成し、前記制御信号の信号レベルにおける前記第２レベルから前記第１レベルへの遷移を前記コンデンサを用いて前記一次側に伝送することで前記第２受信信号を生成する構成（第９の構成）であっても良い。

上記第４～第７の構成の何れかに係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記絶縁素子は、パルストランスにより構成される構成（第１０の構成）であっても良い。

上記第５～第７の構成の何れかに係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記絶縁素子は、第１及び第２パルストランスを含み、前記絶縁伝送回路は、前記制御信号の信号レベルにおける前記第１レベルから前記第２レベルへの遷移を前記第１パルストランスを用いて前記一次側に伝送することで前記第１受信信号を生成し、前記制御信号の信号レベルにおける前記第２レベルから前記第１レベルへの遷移を前記第２パルストランスを用いて前記一次側に伝送することで前記第２受信信号を生成する構成（第１１の構成）であっても良い。

本開示に係るＡＣ／ＤＣコンバータは、交流電圧を全波整流する整流回路と、全波整流された電圧を平滑化することで直流電圧を生成する平滑コンデンサと、前記直流電圧としての前記一次側電圧から直流の前記二次側電圧を出力電圧として生成する、上記第１～第１１の構成の何れかに係る絶縁型ＤＣ／ＤＣコンバータと、を備えた構成（第１２の構成）である。

本開示によれば、良好なスイッチング制御の実現に寄与する絶縁型ＤＣ／ＤＣコンバータ及びＡＣ／ＤＣコンバータを提供することが可能となる。

本開示の第１実施形態に係るＡＣ／ＤＣコンバータの全体構成を示す図である。 本開示の第１実施形態に係り、ＡＣ／ＤＣコンバータに含まれるＤＣ／ＤＣコンバータの構成図である。 本開示の第１実施形態に係り、ＡＣ／ＤＣコンバータの動作の流れを示す図である。 本開示の第１実施形態に係る二次側制御回路の構成図である。 本開示の第１実施形態に係る絶縁伝送回路の構成図である。 本開示の第１実施形態に係り、二次側で生成される制御信号と、その制御信号に基づき一次側で発生又は生成される複数の信号の波形図である。 本開示の第１実施形態に係る一次側制御回路の構成図である。 本開示の第１実施形態に係り、一次側電流に比例する電流センス電圧と対比されるべき判定電圧の変動方法の説明図である。 本開示の第１実施形態に係り、負荷の消費電力が比較的小さい状態で二次側電圧が目標電圧にて安定化しているケースにおける各電圧及び信号等の波形図である。 本開示の第１実施形態に係り、負荷の消費電力が比較的大きい状態で二次側電圧が目標電圧にて安定化しているケースにおける各電圧及び信号等の波形図である。 本開示の第１実施形態に係り、誤差電圧が徐々に増大する過渡状態での各電圧及び信号等の波形図である。 本開示の第２実施形態に係る絶縁伝送回路の構成図である。

以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“Ｍ１”によって参照されるスイッチングトランジスタは（図２参照）、スイッチングトランジスタＭ１と表記されることもあるし、トランジスタＭ１と略記されることもあり得るが、それらは全て同じものを指す。

まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。レベルとは電位のレベルを指し、任意の注目した信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の注目した信号又は電圧について、信号又は電圧がハイレベルにあるとは信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。任意の注目した信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジ（或いはライジングエッジ）と称し、ローレベルからハイレベルへの切り替わりのタイミングをアップエッジタイミング（或いはライジングエッジタイミング）と称する。同様に、任意の注目した信号又は電圧において、ハイレベルからローレベルへの切り替わりをダウンエッジ（或いはフォーリングエッジ）と称し、ハイレベルからローレベルへの切り替わりのタイミングをダウンエッジタイミング（或いはフォーリングエッジタイミング）と称する。

ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態（遮断状態）を指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解される。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。ＰＷＭはパルス幅変調（pulse width modulation）の略称である。

以下、任意のトランジスタについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。任意のトランジスタについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。また、任意のトランジスタについて、トランジスタがオン状態となっている期間をオン期間と称することがあり、トランジスタがオフ状態となっている期間をオフ期間と称することがある。ハイレベル又はローレベルの信号レベルをとる任意の信号について、当該信号のレベルがハイレベルとなる期間をハイレベル期間と称し、当該信号のレベルがローレベルとなる期間をローレベル期間と称する。ハイレベル又はローレベルの電圧レベルをとる任意の電圧についても同様である。

＜＜第１実施形態＞＞
本開示の第１実施形態を説明する。図１は、第１実施形態に係るＡＣ／ＤＣコンバータ１の全体構成図である。ＡＣ／ＤＣコンバータ１は、フィルタ２と、整流回路３と、絶縁型ＤＣ／ＤＣコンバータ４であるＤＣ／ＤＣコンバータ４と、平滑コンデンサＣ１と、出力コンデンサＣ２と、を備える。出力コンデンサＣ２はＤＣ／ＤＣコンバータ４の構成要素に含まれると解しても構わない。詳細は後述の説明から明らかとなるが、ＡＣ／ＤＣコンバータ１では、一次側電圧Ｖ_Ｐからトランスを用いスイッチング方式にて二次側電圧Ｖ_Ｓを生成する。

ＡＣ／ＤＣコンバータ１は、ＡＣ／ＤＣコンバータ１の一次側に配置された一次側回路とＡＣ／ＤＣコンバータ１の二次側に配置された二次側回路とから成り、一次側回路と二次側回路とは互いに電気的に絶縁される。本明細書において、絶縁とは直流の信号及び電力の伝達が遮断されていることを意味する。フィルタ２、整流回路３及び平滑コンデンサＣ１は一次側回路に配置され、出力コンデンサＣ２は二次側回路に配置される。ＤＣ／ＤＣコンバータ４は一次側回路と二次側回路に亘って配置される。尚、ＤＣ／ＤＣコンバータ４に注目した場合、上記一次側回路は、ＤＣ／ＤＣコンバータ４を構成する回路の内の一次側に配置された回路であって、且つ、上記二次側回路は、ＤＣ／ＤＣコンバータ４を構成する回路の内の二次側に配置された回路である、と解しても良い。

一次側回路におけるグランドは“ＧＮＤ１”にて参照され、二次側回路におけるグランドは“ＧＮＤ２”にて参照される。一次側電圧Ｖ_Ｐを含む、一次側回路における任意の電圧又は信号は、グランドＧＮＤ１を基準とする電圧又は信号であって、グランドＧＮＤ１から見た電位を有する。二次側電圧Ｖ_Ｓを含む、二次側回路における任意の電圧又は信号は、グランドＧＮＤ２を基準とする電圧又は信号であって、グランドＧＮＤ２から見た電位を有する。一次側回路及び二次側回路の夫々において、グランドは０Ｖ（ゼロボルト）の基準電位を有する基準導電部（所定電位点）を指す又は基準電位そのものを指す。但し、グランドＧＮＤ１とグランドＧＮＤ２は互いに絶縁されているため、互いに異なる電位を有し得る。基準導電部は金属等の導体にて形成される。

フィルタ２は、ＡＣ／ＤＣコンバータ１に入力された交流電圧Ｖ_ＡＣのノイズを除去する。交流電圧Ｖ_ＡＣは商用交流電圧であって良い。整流回路３は、フィルタ２を通じて供給された交流電圧Ｖ_ＡＣを全波整流するダイオードブリッジ回路である。平滑コンデンサＣ１は全波整流された電圧を平滑化することで直流電圧を生成する。平滑コンデンサＣ１にて生成された直流電圧は一次側電圧Ｖ_Ｐとして機能する。一次側電圧Ｖ_Ｐは一対の入力端子ＴＭ_１Ｈ及びＴＭ_１Ｌ間に加わる。詳細には、平滑コンデンサＣ１の低電位側の端子はグランドＧＮＤ１に接続されると共に入力端子ＴＭ_１Ｌに接続され、平滑コンデンサＣ１の高電位側の端子は入力端子ＴＭ_１Ｈに接続される。そして、入力端子ＴＭ_１Ｌにおける電位を基準に入力端子ＴＭ_１Ｈに一次側電圧Ｖ_Ｐが加わる。

ＤＣ／ＤＣコンバータ４は、一次側電圧Ｖ_Ｐをスイッチング方式にて電力変換（直流－直流変換）することで、所定の目標電圧Ｖ_ＴＧにて安定化された二次側電圧Ｖ_Ｓを生成する。二次側電圧Ｖ_ＳはＡＣ／ＤＣコンバータ１の出力電圧に相当し、一対の出力端子ＴＭ_２Ｈ及びＴＭ_２Ｌ間に加わる。詳細には、出力コンデンサＣ２の低電位側の端子はグランドＧＮＤ２に接続されると共に出力端子ＴＭ_２Ｌに接続され、出力コンデンサＣ２の高電位側の端子は出力端子ＴＭ_２Ｈに接続される。そして、出力端子ＴＭ_２Ｌにおける電位を基準に出力端子ＴＭ_２Ｈに二次側電圧Ｖ_Ｓが加わる。一対の入力端子ＴＭ_１Ｈ及びＴＭ_１ＬはＤＣ／ＤＣコンバータ４における入力端子対に相当すると考えて良く、一対の出力端子ＴＭ_２Ｈ及びＴＭ_２ＬはＡＣ／ＤＣコンバータ１又はＤＣ／ＤＣコンバータ４における出力端子対に相当すると考えて良い。

図１には負荷ＬＤも示されている。負荷ＬＤは、ＡＣ／ＤＣコンバータ１の負荷であると考えることもできるし、ＤＣ／ＤＣコンバータ４に注目すればＤＣ／ＤＣコンバータ４の負荷であると考えることもできる。負荷ＬＤは、一対の出力端子ＴＭ_２Ｈ及びＴＭ_２Ｌに接続され、二次側電圧Ｖ_Ｓに基づき駆動する任意の負荷である。例えば、負荷ＬＤは、マイクロコンピュータ、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路又はデジタル回路である。

図２に、ＡＣ／ＤＣコンバータ１に設けられるＤＣ／ＤＣコンバータ４の内部構成例を示す。ＤＣ／ＤＣコンバータ４は、一次側巻線Ｗ１及び二次側巻線Ｗ２を有する電力用トランスであるトランスＴＲを備える。トランスＴＲにおいて、一次側巻線Ｗ１と二次側巻線Ｗ２とは電気的に絶縁されつつ互いに逆極性にて磁気結合されている。

ＤＣ／ＤＣコンバータ４の一次側回路（換言すればＡＣ／ＤＣコンバータ１の一次側回路）には、一次側巻線Ｗ１に加えて、一次側制御回路１０と、一次側電源回路１１と、スナバ回路１２と、平滑コンデンサＣ１と、スイッチング素子の例としてのスイッチングトランジスタＭ１と、センス抵抗Ｒ_ＣＳと、が設けられる。ＤＣ／ＤＣコンバータ４に注目した場合、平滑コンデンサＣ１は入力コンデンサＣ１とも称される。上述したように、入力端子ＴＭ_１Ｌ及びＴＭ_１Ｈ間に入力コンデンサＣ１が設けられ、入力コンデンサＣ１の両端子間に一次側電圧Ｖ_Ｐが加わる。

スイッチングトランジスタＭ１はＮチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）として構成されている。一次側巻線Ｗ１の一端は入力端子ＴＭ_１Ｈに接続されて直流の一次側電圧Ｖ_Ｐを受ける。一次側巻線Ｗ１の他端はスイッチングトランジスタＭ１のドレインに接続され、スイッチングトランジスタＭ１のソースはセンス抵抗Ｒ_ＣＳを介してグランドＧＮＤ１に接続される。一次側電源回路１１は、一次側電圧Ｖ_Ｐを直流―直流変換することで所望の電圧値を有する電源電圧ＶＣＣを生成して一次側制御回路１０に供給する。一次側制御回路１０は電源電圧（駆動電圧）ＶＣＣに基づいて駆動する。

一次側制御回路１０はスイッチングトランジスタＭ１のゲートに接続され、スイッチングトランジスタＭ１のゲートに駆動信号ＤＲＶを供給することでスイッチングトランジスタＭ１をスイッチング駆動する。駆動信号ＤＲＶは、信号レベルがローレベル及びハイレベル間で切り替わる矩形波状の信号である。トランジスタＭ１のゲートにローレベル、ハイレベルの信号が供給されているとき、トランジスタＭ１は、夫々、オフ状態、オン状態となる。スナバ回路１２は一次側巻線Ｗ１に並列接続され、トランジスタＭ１のターンオフ時にトランジスタＭ１のドレインに生じうる過渡的な高電圧を吸収する。

ＤＣ／ＤＣコンバータ４の二次側回路（換言すればＡＣ／ＤＣコンバータ１の二次側回路）には、二次側巻線Ｗ２に加えて、二次側制御回路２０と、整流ダイオードＤ２と、分圧回路ＤＩＶと、出力コンデンサＣ２と、が設けられる。

二次側巻線Ｗ２の一端は整流ダイオードＤ２のアノードに接続され、整流ダイオードＤ２のカソードは出力端子ＴＭ_２Ｈに接続される。二次側巻線Ｗ２の他端は出力端子ＴＭ_２Ｌに接続される。上述したように、出力端子ＴＭ_２Ｌ及びＴＭ_２Ｈ間に出力コンデンサＣ２が設けられ、出力コンデンサＣ２の両端子間に二次側電圧Ｖ_Ｓが加わる。分圧回路ＤＩＶは複数の分圧抵抗から成り、二次側電圧Ｖ_Ｓを分圧することで二次側電圧Ｖ_Ｓに応じたフィードバック電圧Ｖ_ＦＢを生成する。ここでは、分圧回路ＤＩＶは分圧抵抗Ｒａ及びＲｂの直列回路から成り、分圧抵抗Ｒａの一端が出力端子ＴＭ_２Ｈに接続され、分圧抵抗Ｒａの他端が分圧抵抗Ｒｂを介してグランドＧＮＤ２に接続されているものとする。そうすると、分圧抵抗Ｒａ及びＲｂ間の接続ノードには二次側電圧Ｖ_Ｓの分圧であるフィードバック電圧Ｖ_ＦＢが加わる。二次側制御回路２０は二次側電圧Ｖ_Ｓを電源電圧（駆動電圧）として用いて駆動する。

一次側回路において、入力端子ＴＭ_１Ｈから、一次側巻線Ｗ１、スイッチングトランジスタＭ１及びセンス抵抗Ｒ_ＣＳを通じてグランドＧＮＤ１へと流れる電流を一次側電流と称し、記号“Ｉ_Ｐ”にて参照する。二次側回路において、グランドＧＮＤ２から二次側巻線Ｗ２を通じ整流ダイオードＤ２のアノードに向けて流れる電流を二次側電流と称し、記号“Ｉ_Ｓ”にて表す。また、センス抵抗Ｒ_ＣＳの両端間に生じる電圧（即ちセンス抵抗Ｒ_ＣＳでの電圧降下）を電流センス電圧Ｖ_ＣＳと称する。電流センス電圧Ｖ_ＣＳは、グランドＧＮＤ１の電位を基準とする電圧であって、一次側電流Ｉ_Ｐに比例する（より詳細には一次側電流Ｉ_Ｐの瞬時値に比例する）電圧値を有する。

ＤＣ／ＤＣコンバータ４において、一次側回路と二次側回路とに亘って絶縁伝送回路３０が設けられている。絶縁伝送回路３０は、一次側制御回路１０及び二次側制御回路２０間の通信を実現するための回路である。絶縁伝送回路３０を介した通信は絶縁形式の通信である（即ち一次側回路と二次側回路とを絶縁した状態での通信である）。本実施形態において、絶縁伝送回路３０を介した通信は二次側制御回路２０から一次側制御回路１０への一方向通信である。但し、制御回路１０及び２０間で双方向通信が可能となるようＤＣ／ＤＣコンバータ４を構成しても良い。以下では、二次側制御回路２０から一次側制御回路１０への一方向通信にのみ注目する。

一次側制御回路１０は、二次側制御回路２０に依らず電流センス電圧Ｖ_ＣＳに基づいて駆動信号ＤＲＶを生成することができる他、絶縁伝送回路３０を介した二次側制御回路２０の制御の下で、駆動信号ＤＲＶを生成することもできる。

一次側制御回路１０には複数の端子が設けられており、一次側制御回路１０に設けられた複数の端子には、電源電圧ＶＣＣを受ける端子ＴＭ１１と、グランドＧＮＤ１に接続される端子ＴＭ１２と、スイッチングトランジスタＭ１のゲートに接続される端子ＴＭ１３と、電流センス電圧Ｖ_ＣＳを受ける端子ＴＭ１４と、一次側にて絶縁伝送回路３０に接続される端子ＴＭ１５と、が含まれる。端子ＴＭ１５は２以上の端子にて構成されることもある。

二次側制御回路２０には複数の端子が設けられており、二次側制御回路２０に設けられた複数の端子には、二次側電圧Ｖ_Ｓを受ける端子ＴＭ２１と、グランドＧＮＤ２に接続される端子ＴＭ２２と、フィードバック電圧Ｖ_ＦＢを受ける端子ＴＭ２３と、二次側にて絶縁伝送回路３０に接続される端子ＴＭ２４と、が含まれる。端子ＴＭ２４は２以上の端子にて構成されることもある。尚、分圧回路ＤＩＶは二次側制御回路２０に内蔵されるものであっても良く、この場合、端子ＴＭ２３は二次側制御回路２０の内部端子を表す。

このように構成されたＤＣ／ＤＣコンバータ４では、スイッチングトランジスタＭ１をスイッチングすることにより一次側電圧Ｖ_Ｐから二次側電圧Ｖ_Ｓを得ることができる。このスイッチングにより、スイッチングトランジスタＭ１は交互にオン、オフとされる。スイッチングトランジスタＭ１のオン期間において一次側巻線Ｗ１にエネルギが蓄積される。そして、蓄積されたエネルギがスイッチングトランジスタＭ１のオフ期間にて二次側巻線Ｗ２から放出されることにより（詳細には、上記蓄積されたエネルギに基づく二次側電流Ｉ_ＳがスイッチングトランジスタＭ１のオフ期間にて整流ダイオードＤ２を通じて流れることにより）出力コンデンサＣ２が充電されて二次側電圧Ｖ_Ｓが得られる。

尚、一次側電源回路１１を設ける代わりに、トランスＴＲに補助巻線を設けておき、補助巻線を含んで構成される自己電源回路にて一次側制御回路１０の電源電圧ＶＣＣが生成されるようにしても良い。

また、ここでは、ダイオード整流方式が採用されたＤＣ／ＤＣコンバータ４の構成を例に挙げたが、ＤＣ／ＤＣコンバータ４は、一次側巻線Ｗ１に加わる一次側電圧Ｖ_Ｐからスイッチング方式によりトランスＴＲの二次側において二次側電圧Ｖ_Ｓを生成する絶縁型ＤＣ／ＤＣコンバータであれば任意である。例えば、二次側回路において整流ダイオードＤ２の代わりに同期整流トランジスタ（不図示）を設けることで、同期整流方式のＤＣ／ＤＣコンバータ４を構成するようにしても良い。この場合、二次側巻線Ｗ２の一端と出力端子ＴＭ_２Ｈ又はＴＭ_２Ｌとの間に同期整流トランジスタが挿入され、スイッチトランジスタＭ１のオフ期間の全部又は一部において二次側制御回路２０により同期整流トランジスタがオンとされる。また例えば、ＤＣ／ＤＣコンバータ４を、フォワード方式の絶縁型ＤＣ／ＤＣコンバータとして構成しても良く、この場合にも同期整流方式及びダイオード整流方式の何れかが採用されて良い。

図３はＡＣ／ＤＣコンバータ１及びＤＣ／ＤＣコンバータ４の動作フローチャートである。ＡＣ／ＤＣコンバータ１に対する交流電圧Ｖ_ＡＣの入力が開始されると（ステップＳＴＰ１）、一次側電圧Ｖ_Ｐが上昇することで一次側制御回路１０が起動可能な電源電圧ＶＣＣが生成されて一次側制御回路１０が起動する（ステップＳＴＰ２）。一次側制御回路１０が起動すると、一次側制御回路１０は、まず所定のバースト動作を行う（ステップＳＴＰ３）。バースト動作は、二次側制御回路２０に依らず、一次側制御回路１０単体で実行される。バースト動作において、一次側制御回路１０は、スイッチングトランジスタＭ１をターンオンした後、電流センス電圧Ｖ_ＣＳの電圧値が所定値に達した時点でスイッチングトランジスタＭ１をターンオフするという動作を周期的に繰り返し実行する。これにより、出力コンデンサＣ２が充電されてゆき、二次側電圧Ｖ_Ｓが所定の二次側起動電圧に達すると二次側制御回路２０が起動する（ステップＳＴＰ４）。二次側制御回路２０の起動後、制御回路１０及び２０の協働によりトランジスタＭ１がスイッチング駆動されるフィードバック制御が開始される（ステップＳＴＰ５）。

以下、本実施形態では、二次側制御回路２０の起動後に実行されるフィードバック制御の内容、及び、フィードバック制御を行うための構成について説明する。

［二次側制御回路２０］
図４に二次側制御回路２０の内部構成を示す。二次側制御回路２０は、誤差電圧Ｖ_ＥＲＲを生成する誤差電圧生成部２１０と、制御信号ＴＸを生成する制御信号生成部２２０を有する。フィードバック電圧Ｖ_ＦＢ、誤差電圧Ｖ_ＥＲＲ、後述の基準電圧Ｖ_ＲＥＦ及びスロープ電圧Ｖ_ＳＬＰ、並びに、制御信号ＴＸは、二次側回路における電圧又は信号であり、故にグランドＧＮＤ２から見た電位を有する（グランドＧＮＤ２の電位を０Ｖとした電位を有する）。

誤差電圧生成部２１０はエラーアンプ２１１を有する。エラーアンプ２１１の反転入力端子及び非反転入力端子には、夫々、フィードバック電圧Ｖ_ＦＢ及び基準電圧Ｖ_ＲＥＦが入力され、エラーアンプ２１１の出力端子からフィードバック電圧Ｖ_ＦＢ及び基準電圧Ｖ_ＲＥＦ間の差分に応じた誤差電圧Ｖ_ＥＲＲが出力される。基準電圧Ｖ_ＲＥＦは、二次側制御回路２０内で生成された正の直流電圧であって、グランドＧＮＤ２の電位よりも高い所定電圧値を有する。エラーアンプ２１１は、フィードバック電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦよりも低いときには誤差電圧Ｖ_ＥＲＲが上昇するように、自身の出力端子を通じて誤差電圧Ｖ_ＥＲＲが加わる配線に対し電流を出力し、フィードバック電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦよりも高いときには誤差電圧Ｖ_ＥＲＲが低下するように、自身の出力端子を通じて誤差電圧Ｖ_ＥＲＲが加わる配線から電流を引き込む。フィードバック電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦと一致するようにフィードバック制御が行われるため、二次側電圧Ｖ_Ｓは基準電圧Ｖ_ＲＥＦと分圧回路ＤＩＶの分圧比とで定まる目標電圧Ｖ_ＴＧにて安定化される。

図４の構成例では、誤差電圧生成部２１０にコンデンサ２１２及び抵抗２１３が設けられ、エラーアンプ２１１、コンデンサ２１２及び抵抗２１３により積分回路が形成される。即ち、図４の構成例では、エラーアンプ２１１の出力端子に抵抗２１３の一端が接続され、抵抗２１３の他端がコンデンサ２１２を介してエラーアンプ２１１の反転入力端子に接続される。結果、フィードバック電圧Ｖ_ＦＢ及び基準電圧Ｖ_ＲＥＦ間の差分の時間方向への積分が誤差電圧Ｖ_ＥＲＲとして得られる。

制御信号生成部２２０は、スロープ電圧Ｖ_ＳＬＰを生成するスロープ電圧生成部２２１を有し、誤差電圧Ｖ_ＥＲＲとスロープ電圧Ｖ_ＳＬＰとに基づいてデジタルの制御信号ＴＸを生成する。スロープ電圧Ｖ_ＳＬＰは、所定のスロープ可変範囲内で時間経過と共に変動する電圧であり、三角波又は鋸波状の電圧であって良い。制御信号ＴＸはローレベル又はハイレベルの信号レベルを持つ矩形波信号である。図６に制御信号ＴＸの波形例が示されている。制御信号ＴＸの周波数を記号“ｆ_ＴＸ”にて表す。制御信号ＴＸの１周期分の期間は、制御信号ＴＸのハイレベル期間と、それに隣接する制御信号ＴＸのローレベル期間とから成り、制御信号ＴＸの各周期における制御信号ＴＸのハイレベル期間の長さをパルス幅ＰＷ_ＴＸと称する。ここでは、制御信号ＴＸの各周期は制御信号ＴＸのハイレベル期間から始まると考える。制御信号ＴＸのハイレベルの電位は制御信号ＴＸのローレベルの電位よりも所定電圧Ｖ_Ｑだけ高い。

制御信号生成部２２０は、誤差電圧Ｖ_ＥＲＲに基づいて制御信号ＴＸの周波数ｆ_ＴＸを決定及び制御すると共に、誤差電圧Ｖ_ＥＲＲ及びスロープ電圧Ｖ_ＳＬＰの比較結果に基づきパルス幅ＰＷ_ＴＸを決定及び制御する。このため、制御信号ＴＸは、周波数ｆ_ＴＸの情報である第１制御情報と、パルス幅ＰＷ_ＴＸの情報（誤差電圧Ｖ_ＥＲＲ及びスロープ電圧Ｖ_ＳＬＰの比較結果に応じた情報）である第２制御情報と、を有する。

［絶縁伝送回路３０］
図５に絶縁伝送回路３０の内部構成を示す。絶縁伝送回路３０は、上記の第１及び第２制御情報を、一次側及び二次側に亘って設けられた絶縁素子を用いて一次側に伝送し、これによって、第１制御情報を有する第１受信信号（換言すれば第１受信側生成信号）及び第２制御情報を有する第２受信信号（換言すれば第２受信側生成信号）を一次側において生成する。後述の信号ＳＥＴ、ＩＰＣＮＴは、第１、第２受信信号の例である。第１実施形態では、絶縁素子としてコンデンサが用いられる。具体的には、図５の絶縁伝送回路３０は、コンデンサＣＡ及びＣＹと、コンデンサＣＰと、抵抗Ｒ_ＰＤと、コンパレータＣＭＰ１及びＣＭＰ２と、を備える。図５に示される端子３１１～３１４は絶縁伝送回路３０に設けられた内部端子又は金属パッドである。端子３１１及び３１３は二次側回路内に設けられ、端子３１２及び３１４は一次側回路内に設けられる。

コンデンサＣＡ及びＣＹは、夫々に、一次側及び二次側に亘って設けられるコンデンサ（換言すれば一次側回路及び二次側回路に亘って設けられるコンデンサ）であり、高耐圧セラミックコンデンサ等にて構成される。コンデンサＣＡの一端は二次側回路内において端子３１１に接続され、コンデンサＣＡの他端は一次側回路内において端子３１２に接続される。コンデンサＣＹの一端は二次側回路内において端子３１３に接続され、コンデンサＣＹの他端は一次側回路内において端子３１４に接続される。端子３１３はグランドＧＮＤ２に接続され、端子３１３の電位を基準に制御信号ＴＸが端子３１１に入力される。制御信号ＴＸがローレベルであるとき端子３１１及び３１３間の電位差はゼロであり、制御信号ＴＸがハイレベルであるとき、端子３１３の電位から見て端子３１１の電位は電圧Ｖ_Ｑ（図６参照）だけ高くなる。図２に示される端子ＴＭ２４を通じて制御信号ＴＸが端子３１１に入力される。

コンデンサＣＰと、抵抗Ｒ_ＰＤと、コンパレータＣＭＰ１及びＣＭＰ２は、一次側回路に設けられる。コンデンサＣＰ及び抵抗Ｒ_ＰＤの各一端は端子３１２に接続される一方、コンデンサＣＰ及び抵抗Ｒ_ＰＤの各他端は端子３１４に接続される。端子３１４はグランドＧＮＤ１に接続される。端子３１４の電位から見て端子３１２に生じる信号を信号ＲＸと称し、信号ＲＸの電位を持つ電圧を電圧Ｖ_ＲＸと称する。端子３１２はコンパレータＣＭＰ１の非反転入力端子及びコンパレータＣＭＰ２の反転入力端子に共通接続される。このため、コンパレータＣＭＰ１の非反転入力端子及びコンパレータＣＭＰ２の反転入力端子には信号ＲＸが入力される（換言すれば電圧Ｖ_ＲＸが入力される）。コンパレータＣＭＰ１の反転入力端子には所定の正の閾電圧Ｖ_ＴＨ１が入力され、コンパレータＣＭＰ２の非反転入力端子には所定の負の閾電圧Ｖ_ＴＨ２が入力される。

コンパレータＣＭＰ１は、電圧Ｖ_ＲＸと閾電圧Ｖ_ＴＨ１とを比較し、その比較結果に基づく信号ＳＥＴを出力する。コンパレータＣＭＰ２は、電圧Ｖ_ＲＸと閾電圧Ｖ_ＴＨ２とを比較し、その比較結果に基づく信号ＩＰＣＮＴを出力する。閾電圧Ｖ_ＴＨ１、Ｖ_ＴＨ２及びＶ_ＲＸ、並びに、信号ＲＸ、ＳＥＴ及びＩＰＣＮＴは、一次側回路における電圧又は信号であり、故にグランドＧＮＤ１から見た電位を有する（グランドＧＮＤ１の電位を０Ｖとした電位を有する）。

信号ＳＥＴはハイレベル又はローレベルの信号レベルをとる二値化信号である。具体的には、コンパレータＣＭＰ１は、電圧Ｖ_ＲＸが閾電圧Ｖ_ＴＨ１より高い場合には信号ＳＥＴをハイレベルとし、電圧Ｖ_ＲＸが閾電圧Ｖ_ＴＨ１より低い場合には信号ＳＥＴをローレベルとする（図６も参照）。“Ｖ_ＲＸ＝Ｖ_ＴＨ１”の場合には、信号ＳＥＴはハイレベル又はローレベルとなる。信号ＩＰＣＮＴもハイレベル又はローレベルの信号レベルをとる二値化信号である。具体的には、コンパレータＣＭＰ２は、閾電圧Ｖ_ＴＨ２が電圧Ｖ_ＲＸより高い場合には信号ＩＰＣＮＴをハイレベルとし、閾電圧Ｖ_ＴＨ２が電圧Ｖ_ＲＸより低い場合には信号ＩＰＣＮＴをローレベルとする（図６も参照）。“Ｖ_ＲＸ＝Ｖ_ＴＨ２”の場合には、信号ＩＰＣＮＴはハイレベル又はローレベルとなる。

コンパレータＣＭＰ１及びＣＭＰ２の夫々は、一次側回路で生成された、一次側回路における正の直流電圧を正側の電源電圧Ｖ_ＰＯＳとして用い、且つ、一次側回路で生成された、一次側回路における負の直流電圧を負側の電源電圧Ｖ_ＮＥＧとして用いて駆動する。正側の電源電圧Ｖ_ＰＯＳ（例えば３Ｖ）は閾電圧Ｖ_ＴＨ１（例えば１．５Ｖ）よりも高い。負側の電源電圧Ｖ_ＮＥＧ（例えば－３Ｖ）は閾電圧Ｖ_ＴＨ２（例えば－１．５Ｖ）よりも低い。正側の電源電圧Ｖ_ＰＯＳは電源電圧ＶＣＣ（図２参照）と同じであって良い。負側の電源電圧Ｖ_ＮＥＧは、電源電圧ＶＣＣに基づきチャージポンプ回路等を用いて生成されて良い。信号ＳＥＴ及びＩＰＣＮＴにおいて、ハイレベルは電源電圧Ｖ_ＰＯＳと実質的に同じ電位を有し、ローレベルは実質的にグランドＧＮＤ１と同じ電位を有する。

図６に示す如く、制御信号ＴＸのアップエッジに同期して電圧Ｖ_ＲＸが微小時間だけ閾電圧Ｖ_ＴＨ１を超えることで、信号ＳＥＴにパルスＰＬＳ１が生じる。つまり、信号ＳＥＴでは周波数ｆ_ＴＸの逆数の間隔でパルスＰＬＳ１が生じるため、周波数ｆ_ＴＸの情報に相当する第１制御情報が信号ＳＥＴに含まれることになる。パルスＰＬＳ１は、信号ＳＥＴの一部であって、信号ＳＥＴのハイレベル期間中の信号ＳＥＴに相当する。制御信号ＴＸのアップエッジタイミングと信号ＳＥＴ中のパルスＰＬＳ１の発生タイミングとの間には、実際には若干のずれがあるが、以下では、当該ずれの存在を無視する（ずれは無いと仮定する）。

一方、制御信号ＴＸのダウンエッジに同期して電圧Ｖ_ＲＸが微小時間だけ閾電圧Ｖ_ＴＨ２を下回ることで、信号ＩＰＣＮＴにパルスＰＬＳ２が生じる。パルスＰＬＳ２はパルス幅ＰＷ_ＴＸに依存するタイミングで生じるので、パルス幅ＰＷ_ＴＸの情報に相当する第２制御情報が信号ＩＰＣＮＴに含まれることになる。パルスＰＬＳ２は、信号ＩＰＣＮＴの一部であって、信号ＩＰＣＮＴのハイレベル期間中の信号ＩＰＣＮＴに相当する。制御信号ＴＸのダウンエッジタイミングと信号ＩＰＣＮＴ中のパルスＰＬＳ２の発生タイミングとの間には、実際には若干のずれがあるが、以下では、当該ずれの存在を無視する（ずれは無いと仮定する）。尚、図５の絶縁伝送回路３０において、コンデンサＣＹは省略され得る。

一次側回路において、信号ＳＥＴ及びＩＰＣＮＴは一次側制御回路１０に供給される。このように、絶縁伝送回路３０によれば、デジタルの制御信号ＴＸに含まれる第１及び第２制御情報が、絶縁形式で、デジタル信号（ＳＥＴ、ＩＰＣＮＴ）として一次側制御回路１０に伝送される。

［一次側制御回路１０］
図７に一次側制御回路１０の内部構成を示す。一次側制御回路１０は、駆動信号生成部１１０と、コンパレータ１２０と、判定電圧設定部１３０と、を備える。図２の端子ＴＭ１５は２つの端子ＴＭ１５ａ及びＴＭ１５ｂを有し、端子ＴＭ１５ａ及びＴＭ１５ｂに対し夫々信号ＳＥＴ及びＩＰＣＮＴが入力される。

駆動信号生成部１１０は、信号ＳＥＴとコンパレータ１２０から供給される信号ＲＳＴに基づいて、スイッチングトランジスタＭ１のゲートに供給される駆動信号ＤＲＶを生成する。具体的には、図７の駆動信号生成部１１０は、ＦＦ１１１及びドライバ１１２を備える。ＦＦ１１１は、ＲＳ型のフリップフロップであり、セット入力端子（Ｓ）と、リセット入力端子（Ｒ）と、出力端子（Ｑ）と、備える。ＦＦ１１１において、セット入力端子（Ｓ）に対し信号ＳＥＴが入力され、リセット入力端子（Ｒ）に対し信号ＲＳＴが入力される。

ＦＦ１１１は、セット入力端子（Ｓ）への入力信号がハイレベルであって且つリセット入力端子（Ｒ）への入力信号がローレベルであるとき、“１”の論理値をラッチして保持し、セット入力端子（Ｓ）への入力信号がローレベルであって且つリセット入力端子（Ｒ）への入力信号がハイレベルであるとき、“０”の論理値をラッチして保持する。ＦＦ１１１は、セット入力端子（Ｓ）への入力信号及びリセット入力端子（Ｒ）への入力信号が共にローレベルであるとき、自身が保持している論理値をそのまま保持する。ＦＦ１１１において、セット入力端子（Ｓ）及びリセット入力端子（Ｒ）への入力信号が共にハイレベルとなることは無い。ＦＦ１１１は、自身が保持している論理値が“１”であるとき、ハイレベルの信号を出力端子（Ｑ）から出力し、自身が保持している論理値が“０”であるとき、ローレベルの信号を出力端子（Ｑ）から出力する。ドライバ１１２は、端子ＴＭ１３を通じてトランジスタＭ１のゲートに接続され、ＦＦ１１１の出力信号をインピーダンス変換して得られる信号を駆動信号ＤＲＶとしてトランジスタＭ１のゲートに供給する。ＦＦ１１１の出力信号がハイレベルであるとき、駆動信号ＤＲＶもハイレベルとなってトランジスタＭ１がオン状態となり、ＦＦ１１１の出力信号がローレベルであるとき、駆動信号ＤＲＶもローレベルとなってトランジスタＭ１がオフ状態となる。

コンパレータ１２０の非反転入力端子は、端子ＴＭ１４を通じて、トランジスタＭ１のソースとセンス抵抗Ｒ_ＣＳとの接続ノードに接続され、電流センス電圧Ｖ_ＣＳを受ける。コンパレータ１２０の反転入力端子には判定電圧Ｖ_ＯＦＦが供給される。コンパレータ１２０は、電流センス電圧Ｖ_ＣＳを判定電圧Ｖ_ＯＦＦと比較し、比較結果を示す信号ＲＳＴを出力する。具体的には、コンパレータ１２０は、電流センス電圧Ｖ_ＣＳが判定電圧Ｖ_ＯＦＦより高い場合には信号ＲＳＴをハイレベルとし、電流センス電圧Ｖ_ＣＳが判定電圧Ｖ_ＯＦＦより低い場合には信号ＲＳＴをローレベルとする。“Ｖ_ＣＳ＝Ｖ_ＯＦＦ”の場合、信号ＲＳＴはハイレベル及びローレベルの何れかになるが、ここではハイレベルになると考える。電圧Ｖ_ＣＳ及びＶ_ＯＦＦ並びに信号ＤＲＶ及びＲＳＴは、信号ＳＥＴ及びＩＰＣＮＴと同様に、一次側回路における電圧又は信号であり、故にグランドＧＮＤ１から見た電位を有する（グランドＧＮＤ１の電位を０Ｖとした電位を有する）。

上記の構成により、駆動信号生成部１１０の制御の下で、以下の単位動作が行われる。単位動作において、駆動信号生成部１１０は、信号ＳＥＴ中のパルスＰＬＳ１の発生タイミングに同期して駆動信号ＤＲＶをローレベルからハイレベルに切り替えることによりトランジスタＭ１をターンオンさせ、その後、電流センス電圧Ｖ_ＣＳが判定電圧Ｖ_ＯＦＦに達すると駆動信号ＤＲＶをハイレベルからローレベルに切り替えることによりトランジスタＭ１をターンオフさせる。単位動作はパルスＰＬＳ１の発生周期にて繰り返し行われる。パルスＰＬＳ１の発生周期は、制御信号ＴＸの周波数ｆ_ＴＸの逆数に相当するため（図６参照）、トランジスタＭ１がスイッチング周波数は制御信号ＴＸの周波数ｆ_ＴＸと一致する。即ち、一次側制御回路１０では、周波数ｆ_ＴＸの情報に相当する第１制御情報（図６参照）に基づき、トランジスタＭ１のスイッチング周波数が制御される。一次側電流Ｉ_Ｐのピーク値とセンス抵抗Ｒ_ＣＳの抵抗値との積が判定電圧Ｖ_ＯＦＦに相当するので、判定電圧Ｖ_ＯＦＦにより一次側電流Ｉ_Ｐのピーク値が定められる、と言える。

判定電圧設定部１３０は上述の第２制御情報に基づき所定の電圧範囲内で判定電圧Ｖ_ＯＦＦを可変設定する。制御信号ＴＸの各周期において（図６参照）、信号ＳＥＴにパルスＰＬＳ１が発生してから信号ＩＰＣＮＴにパルスＰＬＳ２が発生するまでの時間長さは、第２制御情報に相当するパルス幅ＰＷ_ＴＸを表している。第２制御情報は信号ＩＰＣＮＴに含まれるため、信号ＩＰＣＮＴに基づいて判定電圧Ｖ_ＯＦＦが設定される。但し、一次側回路において信号ＩＰＣＮＴから第２制御情報を抽出するためには信号ＳＥＴを参照する必要がある。このため、信号ＳＥＴ及びＩＰＣＮＴが判定電圧設定部１３０に入力され、判定電圧設定部１３０は信号ＳＥＴを参照しつつ信号ＩＰＣＮＴから第２制御情報（パルス幅ＰＷ_ＴＸ）を取得する。一次側制御回路１０では、パルス幅ＰＷ_ＴＸに相当する第２制御情報に基づき判定電圧Ｖ_ＯＦＦが設定されることで一次側電流Ｉ_Ｐのピーク値が制御される。

尚、上述したように、信号ＩＰＣＮＴから第２制御情報を抽出するためには信号ＳＥＴを参照する必要があることから、第２制御情報は信号ＳＥＴ及びＩＰＣＮＴの組に含まれる情報であると解しても良く、信号ＳＥＴ及びＩＰＣＮＴに基づき判定電圧Ｖ_ＯＦＦが設定されることで一次側電流Ｉ_Ｐのピーク値が制御されると解しても良い。

［フィードバック制御］
上記の構成によるフィードバック制御について説明する。まずフィードバック制御の大枠を説明する。

二次側電圧Ｖ_Ｓが目標電圧Ｖ_ＴＧで安定化されている状態において、負荷ＬＤの消費電力が増大して二次側電圧Ｖ_Ｓが目標電圧Ｖ_ＴＧから低下すると誤差電圧Ｖ_ＥＲＲが上昇し、逆に負荷ＬＤの消費電力が減少して二次側電圧Ｖ_Ｓが目標電圧Ｖ_ＴＧから上昇すると誤差電圧Ｖ_ＥＲＲが低下する。即ち、二次側電圧Ｖ_Ｓが目標電圧Ｖ_ＴＧで安定化されている状態を起点に考えると、負荷ＬＤの消費電力の増大は誤差電圧Ｖ_ＥＲＲの上昇をもたらし、負荷ＬＤの消費電力の減少は誤差電圧Ｖ_ＥＲＲの低下をもたらす。

制御信号生成部２２０（図４参照）は、誤差電圧Ｖ_ＥＲＲが高くなるほど制御信号ＴＸの周波数ｆ_ＴＸを増大させ、誤差電圧Ｖ_ＥＲＲが低くなるほど制御信号ＴＸの周波数ｆ_ＴＸを低下させる。但し、制御信号ＴＸの周波数ｆ_ＴＸの可変範囲には上下限が定められている。即ち、周波数ｆ_ＴＸの可変範囲は、所定の最小周波数ｆ_ＭＩＮ（例えば２５ｋＨｚ）から所定の最大周波数ｆ_ＭＡＸ（例えば６５ｋＨｚ）までの範囲であり、制御信号生成部２２０は、周波数ｆ_ＴＸを、最小周波数ｆ_ＭＩＮより低く設定することは無く且つ最大周波数ｆ_ＭＡＸより高く設定することは無い。当然ながら、最大周波数ｆ_ＭＡＸは最小周波数ｆ_ＭＩＮよりも高い。

加えて、制御信号生成部２２０（図４参照）は、誤差電圧Ｖ_ＥＲＲが高くなるほど制御信号ＴＸのパルス幅ＰＷ_ＴＸを増大させ、誤差電圧Ｖ_ＥＲＲが低くなるほど制御信号ＴＸのパルス幅ＰＷ_ＴＸを減少させるパルス幅調整処理を実行する。このパルス幅調整処理は、周波数ｆ_ＴＸが最大周波数ｆ_ＭＡＸより小さい状態においても、周波数ｆ_ＴＸが最大周波数ｆ_ＭＡＸに達した状態においても実行される。但し、制御信号ＴＸのパルス幅ＰＷ_ＴＸの可変範囲には上下限が定められている。即ち、パルス幅ＰＷ_ＴＸの可変範囲は、所定の最小パルス幅ＰＷ_ＭＩＮから所定の最大パルス幅ＰＷ_ＭＡＸまでの範囲であり、制御信号生成部２２０は、パルス幅ＰＷ_ＴＸを、最小パルス幅ＰＷ_ＭＩＮより低く設定することは無く且つ最大パルス幅ＰＷ_ＭＡＸより高く設定することは無い。当然ながら、最大パルス幅ＰＷ_ＭＡＸは最小パルス幅ＰＷ_ＭＩＮよりも大きい。

一次側回路では、制御信号ＴＸの周波数ｆ_ＴＸにてトランジスタＭ１がスイッチングされるので、負荷ＬＤが重いほど（即ち負荷ＬＤの消費電力が大きいほど）、周波数ｆ_ＴＸの増大を通じてトランジスタＭ１のスイッチング周波数が高くなる。また、判定電圧設定部１３０（図７参照）は、トランジスタＭ１のオン期間において電流センス電圧Ｖ_ＣＳと対比される判定電圧Ｖ_ＯＦＦを、第２制御情報により示されるパルス幅ＰＷ_ＴＸが大きくなるほど、増大させる。このため、負荷ＬＤが重いほど（即ち負荷ＬＤの消費電力が大きいほど）トランジスタＭ１のスイッチングの各周期でトランスＴＲを介し一次側から二次側に伝達されるエネルギが大きくなる。従って、制御信号ＴＸの周波数ｆ_ＴＸが最大周波数ｆ_ＭＡＸに達した状態において、二次側電圧Ｖ_Ｓが目標電圧Ｖ_ＴＧより低くなる程度に負荷ＬＤが重い場合には、パルス幅ＰＷ_ＴＸの増大を通じて上記伝達されるエネルギが増大し、二次側電圧Ｖ_Ｓが目標電圧Ｖ_ＴＧに向かう。

図８を参照して、判定電圧設定部１３０による判定電圧Ｖ_ＯＦＦの設定方法を説明する。図８では、説明の便宜上、負荷ＬＤの消費電力が比較的小さく、結果、トランジスタＭ１のオン期間における判定電圧Ｖ_ＯＦＦが比較的小さく設定される状況が想定されている。上述したように、判定電圧設定部１３０は所定の電圧範囲内で判定電圧Ｖ_ＯＦＦを可変設定するが、その電圧範囲は所定の最小電圧Ｖ_{ＯＦＦ＿ＭＩＮ}から所定の最大電圧Ｖ_{ＯＦＦ＿ＭＡＸ}までの範囲である（０＜Ｖ_{ＯＦＦ＿ＭＩＮ}＜Ｖ_{ＯＦＦ＿ＭＡＸ}）。図８では、最小電圧Ｖ_{ＯＦＦ＿ＭＩＮ}が図示されていない。代わりに、“０＜Ｖ_{ＯＦＦ＿ＭＩＮ}＜Ｖ_{ＯＦＦ＿ＭＩＤ}＜Ｖ_{ＯＦＦ＿ＭＡＸ}”を満たす所定の中間電圧Ｖ_{ＯＦＦ＿ＭＩＤ}が図示されている。例えば、“Ｖ_{ＯＦＦ＿ＭＩＤ}＝Ｖ_{ＯＦＦ＿ＭＡＸ}×０．７”且つ“Ｖ_{ＯＦＦ＿ＭＩＮ}＝Ｖ_{ＯＦＦ＿ＭＡＸ}×０．３”である。電圧Ｖ_{ＯＦＦ＿ＭＩＮ}、Ｖ_{ＯＦＦ＿ＭＩＤ}及びＶ_{ＯＦＦ＿ＭＡＸ}は、グランドＧＮＤ１の電位から見た正の電圧である。

トランジスタＭ１のオン期間を起点に判定電圧Ｖ_ＯＦＦの変動を説明する。判定電圧設定部１３０は、トランジスタＭ１のオン期間において判定電圧Ｖ_ＯＦＦの電圧値を固定する。そして、トランジスタＭ１のオン期間において“Ｖ_ＣＳ＞Ｖ_ＯＦＦ”又は“Ｖ_ＣＳ≧Ｖ_ＯＦＦ”となると信号ＲＳＴのアップエッジが発生する。判定電圧設定部１３０は、信号ＲＳＴのアップエッジの発生を契機に判定電圧Ｖ_ＯＦＦを最大電圧Ｖ_{ＯＦＦ＿ＭＡＸ}へと急峻に上昇させる。一方で、信号ＲＳＴのアップエッジに基づき駆動信号生成部１１０によりトランジスタＭ１がターンオフされる。その後、トランジスタＭ１のオフ期間において信号ＩＰＣＮＴにパルスＰＬＳ２が生じるまで判定電圧Ｖ_ＯＦＦが最大電圧Ｖ_{ＯＦＦ＿ＭＡＸ}に維持される。トランジスタＭ１のオフ期間において信号ＩＰＣＮＴにパルスＰＬＳ２が生じると、パルスＰＬＳ２が生じたタイミングを起点に、判定電圧設定部１３０は判定電圧Ｖ_ＯＦＦを所定規則に沿って低下させてゆく。

本実施形態に係る例では、まず、パルスＰＬＳ２が生じたタイミングを起点に、判定電圧Ｖ_ＯＦＦを最大電圧Ｖ_{ＯＦＦ＿ＭＡＸ}から中間電圧Ｖ_{ＯＦＦ＿ＭＩＤ}に向けて第１電圧低下率で単調に低下させてゆく。判定電圧Ｖ_ＯＦＦが中間電圧Ｖ_{ＯＦＦ＿ＭＩＤ}まで低下すると、判定電圧設定部１３０は、判定電圧Ｖ_ＯＦＦを中間電圧Ｖ_{ＯＦＦ＿ＭＩＤ}から最小電圧Ｖ_{ＯＦＦ＿ＭＩＮ}に向けて第２電圧低下率で単調に低下させてゆく。この低下の過程で、信号ＳＥＴにパルスＰＬＳ１が発生するとトランジスタＭ１の次のオン期間が始まるため、判定電圧Ｖ_ＯＦＦの低下を止める。

判定電圧Ｖ_ＯＦＦが最小電圧Ｖ_{ＯＦＦ＿ＭＩＮ}まで低下する状態は、制御信号ＴＸの周波数ｆ_ＴＸ（従ってトランジスタＭ１のスイッチング周波数）が最小周波数ｆ_ＭＩＮ（例えば２５ｋＨｚ）と一致する状態に相当する。即ち、“ｆ_ＴＸ＝ｆ_ＭＩＮ”である状態において、信号ＳＥＴにパルスＰＬＳ１が発生する直前で、ちょうど、判定電圧Ｖ_ＯＦＦが最小電圧Ｖ_{ＯＦＦ＿ＭＩＮ}にまで低下するように、第１及び第２電圧低下率並びに電圧Ｖ_{ＯＦＦ＿ＭＡＸ}、Ｖ_{ＯＦＦ＿ＭＩＤ}及びＶ_{ＯＦＦ＿ＭＩＮ}が定められている。尚、第１電圧低下率は第２電圧低下率よりも大きい。但し、第１電圧低下率と第２電圧低下率を同じとする変形、又は、第２電圧低下率を第１電圧低下率より大きくする変形も可能である。この他、判定電圧Ｖ_ＯＦＦを低下させてゆく上記所定規則は様々に変形可能である。

図８は、トランジスタＭ１のオフ期間において判定電圧Ｖ_ＯＦＦが中間電圧Ｖ_{ＯＦＦ＿ＭＩＤ}まで低下する前に信号ＳＥＴにパルスＰＬＳ１が生じないことを前提としている。この前提の下での判定電圧Ｖ_ＯＦＦの挙動を説明したが、負荷ＬＤの状態によっては当該前提が崩れる。トランジスタＭ１のオフ期間において判定電圧Ｖ_ＯＦＦが中間電圧Ｖ_{ＯＦＦ＿ＭＩＤ}まで低下する前に信号ＳＥＴにパルスＰＬＳ１が生じた場合には、判定電圧設定部１３０は、パルスＰＬＳ１の発生時点で判定電圧Ｖ_ＯＦＦの低下を止める（従って“Ｖ_ＯＦＦ＞Ｖ_{ＯＦＦ＿ＭＩＤ}”の状態で判定電圧Ｖ_ＯＦＦの低下を止める；図１０参照）。この場合には、当該パルスＰＬＳ１の発生時点から始まるトランジスタＭ１のオン期間において、中間電圧Ｖ_{ＯＦＦ＿ＭＩＤ}より高い判定電圧Ｖ_ＯＦＦが設定されることになる。

図９に、負荷ＬＤの消費電力が比較的小さい状態で二次側電圧Ｖ_Ｓが目標電圧Ｖ_ＴＧにて安定化しているケースにおける各電圧及び信号等の波形を示す。時間経過と共に、タイミングｔ_Ａ１、ｔ_A２、ｔ_A３、ｔ_Ａ４がこの順番で訪れるものとする。タイミングｔ_Ａ１及びｔ_Ａ４間の長さは、図９のケースにおける制御信号ＴＸの１周期分の長さに相当する。

上述したように、スロープ電圧Ｖ_ＳＬＰは所定のスロープ可変範囲内で変動する電圧である。スロープ可変範囲は、所定の最小電圧Ｖ_{ＳＬＰ＿ＭＩＮ}から所定の最大電圧Ｖ_{ＳＬＰ＿ＭＡＸ}までの範囲である（０＜Ｖ_{ＳＬＰ＿ＭＩＮ}＜Ｖ_{ＳＬＰ＿ＭＡＸ}）。電圧Ｖ_{ＳＬＰ＿ＭＩＮ}及びＶ_{ＳＬＰ＿ＭＡＸ}は、グランドＧＮＤ２の電位から見た正の電圧である。誤差電圧Ｖ_ＥＲＲは、最小電圧Ｖ_{ＳＬＰ＿ＭＩＮ}より高く且つ最大電圧Ｖ_{ＳＬＰ＿ＭＡＸ}より低い電圧範囲内で変動する。但し、誤差電圧Ｖ_ＥＲＲが最大電圧Ｖ_{ＳＬＰ＿ＭＡＸ}以上となる状況がありえても良い。

制御信号生成部２２０（図４参照）は、内部信号ＴＸ_ＲＥＦを生成し、内部信号ＴＸ_ＲＥＦを参照しつつ制御信号ＴＸを生成する。内部信号ＴＸ_ＲＥＦは、制御信号ＴＸと同様、ローレベル又はハイレベルの信号レベルをとる矩形波信号である。内部信号ＴＸ_ＲＥＦの周波数は制御信号ＴＸの周波数ｆ_ＴＸと同じであり、内部信号ＴＸ_ＲＥＦのアップエッジと制御信号ＴＸのアップエッジは同時に生じる。但し、制御信号ＴＸのパルス幅ＰＷ_ＴＸは、誤差電圧Ｖ_ＥＲＲに応じて、内部信号ＴＸ_ＲＥＦのパルス幅ＰＷ_ＲＥＦと一致することも、パルス幅ＰＷ_ＲＥＦより大きくなることもある。従って、内部信号ＴＸ_ＲＥＦのパルス幅ＰＷ_ＲＥＦは、制御信号ＴＸの最小パルス幅ＰＷ_ＭＩＮに相当する。パルス幅ＰＷ_ＲＥＦは固定された所定時間を有する（即ちパルス幅ＰＷ_ＲＥＦの長さは固定され且つ所定の時間長さと一致する）。内部信号ＴＸ_ＲＥＦの１周期分の期間は、内部信号ＴＸ_ＲＥＦのハイレベル期間と、それに隣接する内部信号ＴＸ_ＲＥＦのローレベル期間とから成り、内部信号ＴＸ_ＲＥＦのパルス幅ＰＷ_ＲＥＦは、内部信号ＴＸ_ＲＥＦの各周期における内部信号ＴＸ_ＲＥＦのハイレベル期間の長さを指す。図９のタイミングｔ_Ａ１及びｔ_A３間の長さはパルス幅ＰＷ_ＲＥＦと一致する。

制御信号生成部２２０は、誤差電圧Ｖ_ＥＲＲに応じて制御信号ＴＸの周波数ｆ_ＴＸを設定し、周波数ｆ_ＴＸの逆数の間隔で信号ＴＸ_ＲＥＦ及びＴＸに同時にアップエッジを生じさせる。図９のケースに関し、信号ＴＸ_ＲＥＦ及びＴＸにおける或るアップエッジタイミングｔ_Ａ１に注目する。スロープ電圧生成部２２１（図４参照）は、信号ＴＸ_ＲＥＦ及びＴＸのアップエッジタイミングｔ_Ａ１においてスロープ電圧Ｖ_ＳＬＰを最小電圧Ｖ_{ＳＬＰ＿ＭＩＮ}に設定し、そのタイミングｔ_Ａ１を起点に、スロープ電圧Ｖ_ＳＬＰを最小電圧Ｖ_{ＳＬＰ＿ＭＩＮ}から最大電圧Ｖ_{ＳＬＰ＿ＭＡＸ}に向けて所定の電圧上昇率で単調に上昇させてゆく。図９に示すケースでは、信号ＴＸ_ＲＥＦ及びＴＸのアップエッジタイミングｔ_Ａ１から、信号ＴＸ_ＲＥＦ及びＴＸの次のアップエッジタイミングｔ_Ａ４に至るまでの過程において、スロープ電圧Ｖ_ＳＬＰが最大電圧Ｖ_{ＳＬＰ＿ＭＡＸ}に達しており、このケースでは、スロープ電圧Ｖ_ＳＬＰが最大電圧Ｖ_{ＳＬＰ＿ＭＡＸ}に達した時点でスロープ電圧Ｖ_ＳＬＰの変化を停止させる。

制御信号生成部２２０は、タイミングｔ_Ａ１の後、誤差電圧Ｖ_ＥＲＲとスロープ電圧Ｖ_ＳＬＰを比較し、その比較結果に基づき“Ｖ_ＥＲＲ＞Ｖ_ＳＬＰ”の状態から“Ｖ_ＥＲＲ＜Ｖ_ＳＬＰ”の状態に切り替わるタイミングｔ_Ａ２を検出する。そのタイミングｔ_Ａ２が内部信号ＴＸ_ＲＥＦのハイレベル期間内のタイミングであれば、制御信号生成部２２０は、内部信号ＴＸ_ＲＥＦのダウンエッジと同時に制御信号ＴＸのダウンエッジを発生させる。図９は、このような状況に該当しており、タイミングｔ_Ａ１からパルス幅ＰＷ_ＲＥＦ分の時間が経過したタイミングｔ_Ａ３で信号ＴＸ_ＲＥＦ及びＴＸのダウンエッジが生じる。その後、タイミングｔ_Ａ１から周波数ｆ_ＴＸの逆数分の時間が経過したタイミングｔ_Ａ４において、信号ＴＸ_ＲＥＦ及びＴＸの次のアップエッジが生じる。タイミングｔ_Ａ４から始まる周期及びそれ以降の各周期において、タイミングｔ_Ａ１から始まる周期と同様の動作が行われる。

図１０に、負荷ＬＤの消費電力が比較的大きい状態で二次側電圧Ｖ_Ｓが目標電圧Ｖ_ＴＧにて安定化しているケースにおける各電圧及び信号等の波形を示す。図１０のケースは図９のケースよりも負荷ＬＤの消費電力が大きい。時間経過と共に、タイミングｔ_Ｂ１、ｔ_Ｂ２、ｔ_Ｂ３、ｔ_Ｂ４がこの順番で訪れるものとする。タイミングｔ_Ｂ１及びｔ_Ｂ４間の長さは、図１０のケースにおける制御信号ＴＸの１周期分の長さに相当する。

制御信号生成部２２０は、誤差電圧Ｖ_ＥＲＲに応じて制御信号ＴＸの周波数ｆ_ＴＸを設定し、周波数ｆ_ＴＸの逆数の間隔で信号ＴＸ_ＲＥＦ及びＴＸに同時にアップエッジを生じさせる。図１０のケースに関し、信号ＴＸ_ＲＥＦ及びＴＸにおける或るアップエッジタイミングｔ_Ｂ１に注目する。スロープ電圧生成部２２１（図４参照）は、信号ＴＸ_ＲＥＦ及びＴＸのアップエッジタイミングｔ_Ｂ１においてスロープ電圧Ｖ_ＳＬＰを最小電圧Ｖ_{ＳＬＰ＿ＭＩＮ}に設定し、そのタイミングｔ_Ｂ１を起点に、スロープ電圧Ｖ_ＳＬＰを最小電圧Ｖ_{ＳＬＰ＿ＭＩＮ}から最大電圧Ｖ_{ＳＬＰ＿ＭＡＸ}に向けて所定の電圧上昇率で単調に上昇させてゆく。図１０に示すケースでは、信号ＴＸ_ＲＥＦ及びＴＸのアップエッジタイミングｔ_Ｂ１の後、スロープ電圧Ｖ_ＳＬＰが最大電圧Ｖ_{ＳＬＰ＿ＭＡＸ}に達する前に、信号ＴＸ_ＲＥＦ及びＴＸの次のアップエッジタイミングｔ_Ｂ４が生じている。

制御信号生成部２２０は、タイミングｔ_Ｂ１の後、誤差電圧Ｖ_ＥＲＲとスロープ電圧Ｖ_ＳＬＰを比較し、その比較結果に基づき“Ｖ_ＥＲＲ＞Ｖ_ＳＬＰ”の状態から“Ｖ_ＥＲＲ＜Ｖ_ＳＬＰ”の状態に切り替わるタイミングｔ_Ｂ３を検出する。そのタイミングｔ_Ｂ３が内部信号ＴＸ_ＲＥＦのローレベル期間内のタイミングであれば、制御信号生成部２２０は、タイミングｔ_Ｂ３にて制御信号ＴＸのダウンエッジを発生させる。図１０は、このような状況に該当しており、故にタイミングｔ_Ｂ３にて制御信号ＴＸにダウンエッジが生じる。図１０のタイミングｔ_Ｂ１及びｔ_Ｂ２間の長さはパルス幅ＰＷ_ＲＥＦと一致しており、図１０のケースではタイミングｔ_Ｂ２にて内部信号ＴＸ_ＲＥＦにダウンエッジが生じ、その後のタイミングｔ_Ｂ３にて制御信号ＴＸにダウンエッジが生じている。タイミングｔ_Ｂ３の後、タイミングｔ_Ｂ１から周波数ｆ_ＴＸの逆数分の時間が経過したタイミングｔ_Ｂ４において、信号ＴＸ_ＲＥＦ及びＴＸの次のアップエッジが生じる。タイミングｔ_Ｂ４から始まる周期及びそれ以降の各周期において、タイミングｔ_Ｂ１から始まる周期と同様の動作が行われる。

このように、制御信号生成部２２０は、制御信号ＴＸの各周期において、“Ｖ_ＥＲＲ＞Ｖ_ＳＬＰ”の状態から“Ｖ_ＥＲＲ＜Ｖ_ＳＬＰ”の状態に切り替わるタイミング（ｔ_Ａ２、ｔ_Ｂ３）を検出し、検出タイミングが内部信号ＴＸ_ＲＥＦのハイレベル期間内のタイミングであれば内部信号ＴＸ_ＲＥＦのダウンエッジと同時に制御信号ＴＸのダウンエッジを発生させ（図９参照）、検出タイミングが内部信号ＴＸ_ＲＥＦのローレベル期間内のタイミングであれば当該検出タイミングにて制御信号ＴＸのダウンエッジを発生させる（図１０参照）。これにより、パルス幅ＰＷ_ＴＸが最小パルス幅（ＰＷ_ＲＥＦ）以上となることを確保しつつ、誤差電圧Ｖ_ＥＲＲに応じてパルス幅ＰＷ_ＴＸを可変設定することができる。

尚、制御信号ＴＸの各周期において、制御信号ＴＸのローレベル期間の長さには下限時間が定められている。便宜上、図１０のタイミングｔ_Ｂ４から当該下限時間だけ前のタイミングを強制ロータイミングと称する。図１０のケースにおいて、仮に、強制ロータイミングまでに“Ｖ_ＥＲＲ＜Ｖ_ＳＬＰ”が成立しなかったとしても、制御信号生成部２２０は、強制ロータイミングにて制御信号ＴＸにダウンエッジを生じさせる。

図１１に、二次側電圧Ｖ_Ｓが目標電圧Ｖ_ＴＧより低いがために誤差電圧Ｖ_ＥＲＲが徐々に増大する過渡状態での各電圧及び信号等の波形を示す。誤差電圧Ｖ_ＥＲＲの増大に伴い、制御信号ＴＸの周波数ｆ_ＴＸが徐々に増大してゆき、最終的には最大周波数ｆ_ＭＡＸに達する。一方で、誤差電圧Ｖ_ＥＲＲの増大に伴い、制御信号ＴＸのパルス幅ＰＷ_ＴＸがパルス幅ＰＷ_ＲＥＦを下限にしつつ徐々に増大してゆく。このため、制御信号ＴＸの周波数ｆ_ＴＸ（従ってトランジスタＭ１のスイッチング周波数）が最大周波数ｆ_ＭＡＸに達した後は、誤差電圧Ｖ_ＥＲＲに応じて判定電圧Ｖ_ＯＦＦが調整される（トランジスタＭ１のオン期間における一次側電流Ｉ_Ｐのピーク値が調整される）。これは、誤差電圧Ｖ_ＥＲＲに応じたＰＷＭ制御にてトランジスタＭ１がスイッチング駆動されることに相当する。

制御信号をデジタル信号として二次側から一次側に送信することでフィードバック制御を実現する場合、二次側電圧Ｖ_Ｓに応じて制御信号を生成し、制御信号に同期してトランジスタＭ１のスイッチングさせることができる。この際、一次側のスイッチング周波数（トランジスタＭ１のスイッチング周波数）は制御信号の周波数と一致することになるが、制御信号によってスイッチング周波数を制御するだけでは、制御信号の周波数が一次側の最大動作周波数に達した際、制御ができなくことが懸念される。これを考慮し、本実施形態では、二次側電圧Ｖ_Ｓに基づき二次側制御回路２０にて周波数に関わる第１制御情報と他の第２制御情報を生成して第１及び第２制御情報を一次側制御回路１０に伝送し、一次側制御回路１０において、第１制御情報に基づきトランジスタＭ１のスイッチング周波数を制御すると共に、第２制御情報に基づき一次側電流Ｉ_Ｐのピーク値を制御するようにした。これにより、制御信号ＴＸの周波数が最大動作周波数（周波数ｆ_ＭＡＸに相当）に達した後でも、第２制御情報に基づく一次側電流Ｉ_Ｐのピーク値の調整によりフィードバック制御が有効に機能し（周波数ｆ_ＭＡＸにてＰＷＭ制御が実行され；図１１参照）、安定した二次側電圧Ｖ_Ｓを得ることができる。

尚、本実施形態に係る構成では、ＰＬＬ方式を用いるような構成と比べて、応答速度が高く且つ回路面積を小さくできる。また、周波数スペクトルを拡散させるためのジッタを二次側で決めることができる（ジッタを実現しやすい）。

＜＜第２実施形態＞＞
本開示の第２実施形態を説明する。第２実施形態は第１実施形態を基礎とする実施形態であり、第２実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２実施形態にも適用される。第２実施形態の記載を解釈するにあたり、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い。

上述の第１及び第２制御情報を二次側から一次側に伝送するために、絶縁伝送回路３０に設けられる絶縁素子はコンデンサに限定されない。当該伝送を実現できる限り、絶縁素子は任意である。第２実施形態では、絶縁素子としてパルストランスを用いる。絶縁素子としてパルストランスが用いられることに伴い、ＤＣ／ＤＣコンバータ４内の回路構成が部分的に第１実施形態のそれから変更される。この変更点を以下に説明する。

図１２に第２実施形態に係る絶縁伝送回路３０ａの構成例を示す。第２実施形態では、絶縁伝送回路３０ａが図２の絶縁伝送回路３０として用いられる。絶縁伝送回路３０ａに対して制御信号ＴＸが入力される。絶縁伝送回路３０ａには、第１制御情報を一次側から二次側に伝送するためのブロックと、第２制御情報を一次側から二次側に伝送するためのブロックとが設けられ、前者のブロックは送信部３６１、パルストランス３６２及び受信部３６３を備える一方、後者のブロックは送信部３７１、パルストランス３７２及び受信部３７３を備える。

パルストランス３６２は、互いに絶縁されつつ磁気結合された一次側巻線３６２＿１及び二次側巻線３６２＿２から成る。パルストランス３７２は、互いに絶縁されつつ磁気結合された一次側巻線３７２＿１及び二次側巻線３７２＿２から成る。一次側巻線３６２＿１及び３７２＿１は一次側回路内に配置され、二次側巻線３６２＿２及び３７２＿２は二次側回路内に配置される。

二次側巻線３６２＿２の両端は送信部３６１に接続され、二次側巻線３６２＿２の両端の内、一端のみがグランドＧＮＤ２に接続される。二次側巻線３７２＿２の両端は送信部３７１に接続され、二次側巻線３７２＿２の両端の内、一端のみがグランドＧＮＤ２に接続される。一次側巻線３６２＿１の両端は受信部３６３に接続され、一次側巻線３６２＿１の両端の内、一端のみがグランドＧＮＤ１に接続される。一次側巻線３７２＿１の両端は受信部３７３に接続され、一次側巻線３７２＿１の両端の内、一端のみがグランドＧＮＤ１に接続される。

送信部３６１は、制御信号ＴＸのアップエッジに同期して、パルストランス３６２の二次側巻線３６２＿２に送信パルス信号ＴＰ１に出力する。送信パルス信号ＴＰ１を二次側巻線３６２＿２に出力するとは、送信パルス信号ＴＰ１によるパルス状の電圧を二次側巻線３６２＿２に供給することで二次側巻線３６２＿２に流れる電流に変化を与えることを意味し、二次側巻線３６２＿２に流れる電流に変化が生じる限りパルス状の電圧の供給の仕方は任意である。上記電流の変化により一次側巻線３６２＿１にてパルス状の電圧が発生する。制御信号ＴＸのアップエッジタイミングにおいて一次側巻線３６２＿１にパルス状の電圧が発生するよう、送信部３６１は送信パルス信号ＴＰ１に出力する。

受信部３６３は、一次側巻線３６２＿１に発生した電圧に基づき、受信信号としての信号ＳＥＴを生成する。ここで生成される信号ＳＥＴは、第１実施形態の絶縁伝送回路３０（図５）にて生成される信号ＳＥＴと等価なものである。受信部３６３は、例えば第１コンパレータを有し、第１コンパレータを用いて一次側巻線３６２＿１の両端子間電圧の大きさを所定の閾電圧と比較し、一次側巻線３６２＿１の両端子間電圧の大きさが閾電圧以上であるときに、微小時間だけハイレベルとなるパルスＰＬＳ１を信号ＳＥＴに含める（図６参照）。結果、制御信号ＴＸと信号ＳＥＴとの関係は、第１実施形態で述べたものと同等となる（図６参照）。

送信部３７１は、制御信号ＴＸのダウンエッジに同期して、パルストランス３７２の二次側巻線３７２＿２に送信パルス信号ＴＰ２に出力する。送信パルス信号ＴＰ２を二次側巻線３７２＿２に出力するとは、送信パルス信号ＴＰ２によるパルス状の電圧を二次側巻線３７２＿２に供給することで二次側巻線３７２＿２に流れる電流に変化を与えることを意味し、二次側巻線３７２＿２に流れる電流に変化が生じる限りパルス状の電圧の供給の仕方は任意である。上記電流の変化により一次側巻線３７２＿１にてパルス状の電圧が発生する。制御信号ＴＸのダウンエッジタイミングにおいて一次側巻線３７２＿１にパルス状の電圧が発生するよう、送信部３７１は送信パルス信号ＴＰ２に出力する。

受信部３７３は、一次側巻線３７２＿１に発生した電圧に基づき、受信信号としての信号ＩＰＣＮＴを生成する。ここで生成される信号ＩＰＣＮＴは、第１実施形態の絶縁伝送回路３０（図５）にて生成される信号ＩＰＣＮＴと等価なものである。受信部３７３は、例えば第２コンパレータを有し、第２コンパレータを用いて一次側巻線３７２＿１の両端子間電圧の大きさを所定の閾電圧と比較し、一次側巻線３７２＿１の両端子間電圧の大きさが閾電圧以上であるときに、微小時間だけハイレベルとなるパルスＰＬＳ２を信号ＩＰＣＮＴに含める（図６参照）。結果、制御信号ＴＸと信号ＩＰＣＮＴとの関係は、第１実施形態で述べたものと同等となる（図６参照）。

第２実施形態によっても第１実施形態と同様の作用及び効果を得ることができる。但し。一次側で識別できる信号を伝送するにあたり、絶縁素子としてパルストランスを用いる場合、第１実施形態の如くコンデンサを用いる場合と比べて、消費電流が大きくなる。また、絶縁素子としてパルストランスを用いる場合、第１実施形態の如くコンデンサを用いる場合と比べて、一次側での受信信号の波高値が低いためノイズの影響を受けやすく、二次側から一次側への伝送遅延も大きくなりがちである。このため、第１実施形態の如く絶縁素子としてコンデンサを用いる構成の方が好ましい場合も多い。

＜＜第３実施形態＞＞
本開示の第３実施形態を説明する。第３実施形態では、第１及び第２実施形態に適用可能な応用技術、変形技術などを説明する。

ＤＣ／ＤＣコンバータ４をＡＣ／ＤＣコンバータ１の構成要素として用いることを上述した。しかしながら、ＤＣ／ＤＣコンバータ４は、直流電圧を生成する任意の電圧源（例えばバッテリ）の出力電圧を一次側電圧Ｖ_Ｐとして受けて、二次側電圧Ｖ_Ｓを生成するものであっても構わない。

一次側制御回路１０、二次側制御回路２０及び絶縁伝送回路（３０、３０ａ）を１チップの半導体基板上に集積化した半導体装置ＳＭＣ１（不図示）を構成するようにしても良い。一次側制御回路１０、二次側制御回路２０及び絶縁伝送回路（３０、３０ａ）が集積化された１チップの半導体基板が樹脂にて構成されたパッケージ（筐体）に収容されて封止されることで半導体装置ＳＭＣ１が構成される。

或いは、一次側制御回路１０を第１半導体基板上に集積化した第１チップと、二次側制御回路２０を第２半導体基板上に集積化した第２チップと、絶縁伝送回路（３０、３０ａ）を第３半導体基板上に集積化した第３チップとを作成し、第１～第３チップを共通のパッケージ（筐体）に収容して封止することで半導体装置ＳＭＣ２（不図示）を構成しても良い。

一次側制御回路１０及び二次側制御回路２０を別々の半導体装置として構成するようにしても良い。即ち、一次側制御回路１０を第１半導体基板上に集積化した第１チップを第１パッケージに収容して封止することで半導体装置ＳＭＣ３_Ａ（不図示）を構成し、これとは別に、二次側制御回路２０を第２半導体基板上に集積化した第２チップを第２パッケージに収容して封止することで半導体装置ＳＭＣ３_Ｂ（不図示）を構成しても良い。この場合、絶縁伝送回路（３０、３０ａ）を、半導体装置ＳＭＣ３_Ａ及びＳＭＣ３_Ｂとは別に設けられたディスクリート部品にて構成しても良いし、絶縁伝送回路（３０、３０ａ）を第３半導体基板上に集積化した第３チップを第３パッケージに収容して封止することで半導体装置ＳＭＣ３_Ｃを構成しても良い。

一次側制御回路１０が集積化された半導体装置（ＳＭ１、ＳＭＣ２又はＳＭＣ３_Ａ）に、スイッチングトランジスタＭ１が更に集積化されて含まれていても良いし、センス抵抗Ｒ_ＣＳが更に集積化されて含まれていても良い。

上述の主旨を損なわない形で、任意の信号又は電圧に関して、それらのハイレベルとローレベルの関係を逆にしても良い。また、上述の主旨を損なわない形で、ＦＥＴのチャネル型を任意に変更可能である。即ち例えば、スイッチングトランジスタＭ１がＰチャネル型のＭＯＳＦＥＴとして構成されるよう、ＤＣ／ＤＣコンバータ４の構成が変形されても良い。

上述の任意のトランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述された任意のトランジスタ（特に例えばスイッチングトランジスタＭ１）を、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。

＜＜付記＞＞
上述の各実施形態にて具体化された本開示の構成について以下に付記する。

本開示の一側面に係る絶縁型ＤＣ／ＤＣコンバータは、互いに絶縁された一次側巻線（Ｗ１）及び二次側巻線（Ｗ２）を有する電力用トランス（ＴＲ）を用いて、一次側における一次側電圧（Ｖ_Ｐ）から二次側における二次側電圧（Ｖ_Ｓ）を生成する絶縁型ＤＣ／ＤＣコンバータ（４）において、前記一次側に配置される回路であって、前記一次側巻線に対して直列に接続されたスイッチング素子（Ｍ１）をスイッチングする一次側制御回路（１０）と、前記二次側に配置される回路であって、前記二次側電圧に基づき第１制御情報及び第２制御情報を含む制御信号（ＴＸ）を生成する二次側制御回路（２０）と、前記制御信号に含まれる各制御情報を絶縁形式で前記一次側制御回路に伝送する絶縁伝送回路（３０、３０ａ）と、を備え、前記一次側制御信回路は、前記第１制御情報に基づき、前記スイッチング素子のスイッチング周波数を制御し、前記第２制御情報に基づき、前記スイッチング素子を通じて前記一次側巻線に流れる一次側電流のピーク値を制御する構成Ｘ_１である。

具体的には例えば、構成Ｘ_１に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記二次側制御回路は、前記二次側電圧に応じたフィードバック電圧（Ｖ_ＦＢ）と所定の基準電圧（Ｖ_ＲＥＦ）との差分に応じた誤差電圧（Ｖ_ＥＲＲ）を生成する誤差電圧生成部（２１０）と、前記誤差電圧と所定範囲内で変動するスロープ電圧（Ｖ_ＳＬＰ）とに基づいて前記制御信号（ＴＸ）を生成する制御信号生成部（２２０）と、を有する構成Ｘ_２であって良い。

更に具体的には例えば、構成Ｘ_２に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記制御信号（ＴＸ）は、前記誤差電圧に応じた周波数の情報を前記第１制御情報として有し、且つ、前記誤差電圧と前記スロープ電圧との比較結果に応じた情報を前記第２制御情報として有する構成Ｘ_３であって良い。

更に具体的には例えば、構成Ｘ_３に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記制御信号生成部は、前記誤差電圧に応じた周波数を有し且つ前記誤差電圧及び前記スロープ電圧の比較結果に応じたパルス幅を持つ信号を前記制御信号として生成し、前記第１制御情報は前記制御信号の周波数（ｆ_ＴＸ）の情報であって、前記第２制御情報は前記制御信号のパルス幅（ＰＷ_ＴＸ）の情報であり、前記絶縁伝送回路は、前記第１及び第２制御情報を、前記一次側及び二次側に亘って設けられた絶縁素子を用いて前記一次側に伝送することにより、前記第１制御情報を有する第１受信信号（ＳＥＴ）及び前記第２制御情報を有する第２受信信号（ＩＰＣＮＴ）を前記一次側において生成し、前記一次側制御回路は、前記第１及び第２受信信号に基づき、前記スイッチング素子のスイッチング周波数を制御するとともに、前記スイッチング素子を通じて前記一次側巻線に流れる前記一次側電流のピーク値を制御する構成Ｘ_４であって良い。

更に具体的には例えば、構成Ｘ_４に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記制御信号は、第１レベル（例えばローレベル）又は第２レベル（例えばハイレベル）の信号レベルをとる矩形波信号であり、前記制御信号の各周期において前記制御信号の信号レベルが前記第２レベルとなる期間の長さが前記制御信号のパルス幅（ＰＷ_ＴＸ）に相当し、前記制御信号生成部は、前記誤差電圧に応じた周波数で前記制御信号の信号レベルを前記第１レベルから前記第２レベルに遷移させ、その遷移タイミングから始まる前記制御信号の各周期において前記誤差電圧及び前記スロープ電圧の比較結果に基づき前記制御信号の信号レベルを前記第２レベルから前記第１レベルに遷移させ、前記絶縁伝送回路は、前記絶縁素子を用いて、前記制御信号の信号レベルにおける前記第１レベルから前記第２レベルへの遷移に同期したパルスを含む前記第１受信信号（ＳＥＴ）を前記一次側において生成し、且つ、前記制御信号の信号レベルにおける前記第２レベルから前記第１レベルへの遷移に同期したパルスを含む前記第２受信信号（ＩＰＣＮＴ）を前記一次側において生成し、前記一次側制御回路は、前記第２受信信号に基づき所定の電圧範囲内で判定電圧（Ｖ_ＯＦＦ）を可変設定する判定電圧設定部（１３０）を有し、前記第１受信信号中のパルスのタイミングに同期して前記スイッチング素子のターンオンさせた後、前記一次側電流に比例する電流センス電圧（Ｖ_ＣＳ）が前記判定電圧に達すると前記スイッチング素子をターンオフさせる構成Ｘ_５であって良い。

更に具体的には例えば、構成Ｘ_５に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記制御信号生成部は、前記誤差電圧に応じた周波数で前記制御信号の信号レベルを前記第１レベル（例えばローレベル）から前記第２レベル（例えばハイレベル）に遷移させ、その遷移タイミングから始まる前記制御信号の各周期において、前記スロープ電圧が所定初期電圧（例えばＶ_{ＳＬＰ＿ＭＩＮ}）より所定方向（例えば上昇方向）に向けて単調変化し、当該遷移タイミングから所定時間（パルス幅ＰＷ_ＲＥＦの長さに相当）が経過する前に前記誤差電圧及び前記スロープ電圧間の大小関係が反転するときには当該遷移タイミングより前記所定時間だけ後のタイミングにて（図９参照）、当該遷移タイミングから前記所定時間が経過して以降に前記大小関係が反転するときには当該反転のタイミングにて（図１０参照）、前記制御信号の信号レベルを前記第２レベルから前記第１レベルに遷移させる構成Ｘ_６であって良い。

また例えば、構成Ｘ_５又はＸ_６に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記判定電圧設定部は、前記第１受信信号中のパルスに同期した前記スイッチング素子のターンオンを経て前記スイッチング素子がターンオフされるまでは前記判定電圧を固定し、前記スイッチング素子がターンオフされると前記判定電圧を前記電圧範囲内の最大電圧（Ｖ_{ＯＦＦ＿ＭＡＸ}）に設定し、その後、前記第２受信信号中のパルスを契機に（図９ではタイミングｔ_Ａ３に対応；図１０ではタイミングｔ_Ｂ３に対応）前記判定電圧を前記電圧範囲内の最大電圧から所定規則に沿って低下させてゆき、前記第１受信信号にて次のパルスが生じると（図９ではタイミングｔ_Ａ４に対応；図１０ではタイミングｔ_Ｂ４に対応）前記判定電圧の低下を止める構成Ｘ_７であって良い。

また例えば、構成Ｘ_４～Ｘ_７の何れかに係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記絶縁素子は、コンデンサ（例えば図５のコンデンサＣＡを含む）により構成される構成Ｘ_８であって良い。

或いは例えば、構成Ｘ_５～Ｘ_７の何れかに係る絶縁型ＤＣ／ＤＣコンバータにおいて、 前記絶縁素子は、コンデンサ（例えば図５のコンデンサＣＡを含む）により構成され、前記絶縁伝送回路は、前記制御信号の信号レベルにおける前記第１レベルから前記第２レベルへの遷移を前記コンデンサを用いて前記一次側に伝送することで前記第１受信信号（ＳＥＴ）を生成し、前記制御信号の信号レベルにおける前記第２レベルから前記第１レベルへの遷移を前記コンデンサを用いて前記一次側に伝送することで前記第２受信信号（ＩＰＣＮＴ）を生成する構成Ｘ_９であって良い。

或いは例えば、構成Ｘ_４～Ｘ_７の何れかに係る絶縁型ＤＣ／ＤＣコンバータにおいて（図１２参照）、前記絶縁素子は、パルストランスにより構成される構成Ｘ_１０であって良い。

また例えば、構成Ｘ_５～Ｘ_７の何れかに係る絶縁型ＤＣ／ＤＣコンバータにおいて（図１２参照）、前記絶縁素子は、第１及び第２パルストランス（３６２、３７２）を含み、前記絶縁伝送回路は、前記制御信号の信号レベルにおける前記第１レベルから前記第２レベルへの遷移を前記第１パルストランスを用いて前記一次側に伝送することで前記第１受信信号（ＳＥＴ）を生成し、前記制御信号の信号レベルにおける前記第２レベルから前記第１レベルへの遷移を前記第２パルストランスを用いて前記一次側に伝送することで前記第２受信信号（ＩＰＣＮＴ）を生成する構成Ｘ_１１であって良い。

尚、上述の各実施形態において、第１レベルはローレベルに相当し、第２レベルはハイレベルに相当するが、第１及び第２レベルは互いに相違するレベルであれば任意である。

また上述の各実施形態において、スロープ電圧Ｖ_ＳＬＰの単調変化の方向である上記所定方向は上昇方向であるが、上記所定方向が低下方向になるように変形しても良い。この変形が適用される場合、スロープ電圧Ｖ_ＳＬＰに関わる電圧の変化方向及び高低関係等が適切に逆転される。即ち、上記変形が適用される場合、例えば、上記の所定初期電圧はスロープ電圧Ｖ_ＳＬＰにおける最大電圧Ｖ_{ＳＬＰ＿ＭＡＸ}とされ、誤差電圧Ｖ_ＥＲＲ及びスロープ電圧Ｖ_ＳＬＰ間の大小関係の反転とは“Ｖ_ＥＲＲ＜Ｖ_ＳＬＰ”から“Ｖ_ＥＲＲ＞Ｖ_ＳＬＰ”への変化を意味し、エラーアンプ２１１は“Ｖ_ＦＢ＜Ｖ_ＲＥＦ”のときには誤差電圧Ｖ_ＥＲＲが低下するように、且つ、“Ｖ_ＦＢ＞Ｖ_ＲＥＦ”のときには誤差電圧Ｖ_ＥＲＲが上昇するように誤差電圧Ｖ_ＥＲＲを制御すれば良い。

本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。

１ ＡＣ／ＤＣコンバータ
２ フィルタ
３ 整流回路
４ ＤＣ／ＤＣコンバータ
１０ 一次側制御回路
２０ 二次側制御回路
３０、３０ａ 絶縁伝送回路
Ｍ１ スイッチングトランジスタ
ＴＲ トランス
Ｗ１ 一次側巻線
Ｗ２ 二次側巻線
１１０ 駆動信号生成部
１２０ コンパレータ
１３０ 判定電圧設定部
２１０ 誤差電圧生成部
２２０ 制御信号生成部

Claims (9)

1. 互いに絶縁された一次側巻線及び二次側巻線を有する電力用トランスを用いて、一次側における一次側電圧から二次側における二次側電圧を生成する絶縁型ＤＣ／ＤＣコンバータにおいて、
   前記一次側に配置される回路であって、前記一次側巻線に対して直列に接続されたスイッチング素子をスイッチングする一次側制御回路と、
   前記二次側に配置される回路であって、前記二次側電圧に基づき第１制御情報及び第２制御情報を含む制御信号を生成する二次側制御回路と、
   前記制御信号に含まれる各制御情報を絶縁形式で前記一次側制御回路に伝送する絶縁伝送回路と、を備え、
   前記二次側制御回路は、前記二次側電圧に応じたフィードバック電圧と所定の基準電圧との差分に応じた誤差電圧を生成する誤差電圧生成部と、前記誤差電圧と所定範囲内で変動するスロープ電圧とに基づいて前記制御信号を生成する制御信号生成部と、を有し、
   前記制御信号生成部は、前記誤差電圧に応じた周波数を有し且つ前記誤差電圧及び前記スロープ電圧の比較結果に応じたパルス幅を持つ信号を前記制御信号として生成し、
   前記第１制御情報は前記制御信号の周波数の情報であって、前記第２制御情報は前記制御信号のパルス幅の情報であり、
   前記絶縁伝送回路は、前記第１及び第２制御情報を、前記一次側及び二次側に亘って設けられた絶縁素子を用いて前記一次側に伝送することにより、前記第１制御情報を有する第１受信信号及び前記第２制御情報を有する第２受信信号を前記一次側において生成し、
   前記一次側制御回路は、前記第１及び第２受信信号に基づき、前記スイッチング素子のスイッチング周波数を制御するとともに、前記スイッチング素子を通じて前記一次側巻線に流れる一次側電流のピーク値を制御する
   、絶縁型ＤＣ／ＤＣコンバータ。
2. 前記制御信号は、第１レベル又は第２レベルの信号レベルをとる矩形波信号であり、
   前記制御信号の各周期において前記制御信号の信号レベルが前記第２レベルとなる期間の長さが前記制御信号のパルス幅に相当し、
   前記制御信号生成部は、前記誤差電圧に応じた周波数で前記制御信号の信号レベルを前記第１レベルから前記第２レベルに遷移させ、その遷移タイミングから始まる前記制御信号の各周期において前記誤差電圧及び前記スロープ電圧の比較結果に基づき前記制御信号の信号レベルを前記第２レベルから前記第１レベルに遷移させ、
   前記絶縁伝送回路は、前記絶縁素子を用いて、前記制御信号の信号レベルにおける前記第１レベルから前記第２レベルへの遷移に同期したパルスを含む前記第１受信信号を前記一次側において生成し、且つ、前記制御信号の信号レベルにおける前記第２レベルから前記第１レベルへの遷移に同期したパルスを含む前記第２受信信号を前記一次側において生成し、
   前記一次側制御回路は、前記第２受信信号に基づき所定の電圧範囲内で判定電圧を可変設定する判定電圧設定部を有し、前記第１受信信号中のパルスのタイミングに同期して前記スイッチング素子のターンオンさせた後、前記一次側電流に比例する電流センス電圧が前記判定電圧に達すると前記スイッチング素子をターンオフさせる
   、請求項１に記載の絶縁型ＤＣ／ＤＣコンバータ。
3. 前記制御信号生成部は、前記誤差電圧に応じた周波数で前記制御信号の信号レベルを前記第１レベルから前記第２レベルに遷移させ、その遷移タイミングから始まる前記制御信号の各周期において、前記スロープ電圧が所定初期電圧より所定方向に向けて単調変化し、当該遷移タイミングから所定時間が経過する前に前記誤差電圧及び前記スロープ電圧間の大小関係が反転するときには当該遷移タイミングより前記所定時間だけ後のタイミングにて、当該遷移タイミングから前記所定時間が経過して以降に前記大小関係が反転するときには当該反転のタイミングにて、前記制御信号の信号レベルを前記第２レベルから前記第１レベルに遷移させる
   、請求項２に記載の絶縁型ＤＣ／ＤＣコンバータ。
4. 前記判定電圧設定部は、前記第１受信信号中のパルスに同期した前記スイッチング素子のターンオンを経て前記スイッチング素子がターンオフされるまでは前記判定電圧を固定し、前記スイッチング素子がターンオフされると前記判定電圧を前記電圧範囲内の最大電圧に設定し、その後、前記第２受信信号中のパルスを契機に前記判定電圧を前記電圧範囲内の最大電圧から所定規則に沿って低下させてゆき、前記第１受信信号にて次のパルスが生じると前記判定電圧の低下を止める
   、請求項２又は３に記載の絶縁型ＤＣ／ＤＣコンバータ。
5. 前記絶縁素子は、コンデンサにより構成される
   、請求項１～４の何れかに記載の絶縁型ＤＣ／ＤＣコンバータ。
6. 前記絶縁素子は、コンデンサにより構成され、
   前記絶縁伝送回路は、前記制御信号の信号レベルにおける前記第１レベルから前記第２レベルへの遷移を前記コンデンサを用いて前記一次側に伝送することで前記第１受信信号を生成し、前記制御信号の信号レベルにおける前記第２レベルから前記第１レベルへの遷移を前記コンデンサを用いて前記一次側に伝送することで前記第２受信信号を生成する
   、請求項２～４の何れかに記載の絶縁型ＤＣ／ＤＣコンバータ。
7. 前記絶縁素子は、パルストランスにより構成される
   、請求項１～４の何れかに記載の絶縁型ＤＣ／ＤＣコンバータ。
8. 前記絶縁素子は、第１及び第２パルストランスを含み、
   前記絶縁伝送回路は、前記制御信号の信号レベルにおける前記第１レベルから前記第２レベルへの遷移を前記第１パルストランスを用いて前記一次側に伝送することで前記第１受信信号を生成し、前記制御信号の信号レベルにおける前記第２レベルから前記第１レベルへの遷移を前記第２パルストランスを用いて前記一次側に伝送することで前記第２受信信号を生成する
   、請求項２～４の何れかに記載の絶縁型ＤＣ／ＤＣコンバータ。
9. 交流電圧を全波整流する整流回路と、
   全波整流された電圧を平滑化することで直流電圧を生成する平滑コンデンサと、
   前記直流電圧としての前記一次側電圧から直流の前記二次側電圧を出力電圧として生成する、請求項１～８の何れかに記載の絶縁型ＤＣ／ＤＣコンバータと、を備えた
   、ＡＣ／ＤＣコンバータ。

Images