JP7588071B2 - Circuit board, manufacturing method thereof, and inspection method thereof - Google Patents
Circuit board, manufacturing method thereof, and inspection method thereof Download PDFInfo
- Publication number
- JP7588071B2 JP7588071B2 JP2021526883A JP2021526883A JP7588071B2 JP 7588071 B2 JP7588071 B2 JP 7588071B2 JP 2021526883 A JP2021526883 A JP 2021526883A JP 2021526883 A JP2021526883 A JP 2021526883A JP 7588071 B2 JP7588071 B2 JP 7588071B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- partition
- substrate
- circuit board
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title description 45
- 238000007689 inspection Methods 0.000 title description 28
- 239000000758 substrate Substances 0.000 claims description 199
- 239000000919 ceramic Substances 0.000 claims description 131
- 238000005192 partition Methods 0.000 claims description 96
- 230000007547 defect Effects 0.000 claims description 61
- 239000004020 conductor Substances 0.000 claims description 45
- 239000002131 composite material Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 23
- 238000005219 brazing Methods 0.000 claims description 16
- 230000002950 deficient Effects 0.000 claims description 13
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 239000002904 solvent Substances 0.000 description 9
- 238000012360 testing method Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000009659 non-destructive testing Methods 0.000 description 2
- 238000000879 optical micrograph Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910001315 Tool steel Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- -1 oxides Chemical class 0.000 description 1
- RVZRBWKZFJCCIB-UHFFFAOYSA-N perfluorotributylamine Chemical compound FC(F)(F)C(F)(F)C(F)(F)C(F)(F)N(C(F)(F)C(F)(F)C(F)(F)C(F)(F)F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)F RVZRBWKZFJCCIB-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
Description
本開示は、セラミックス基板及びその製造方法、複合基板、回路基板及びその製造方法、並びに回路基板の検査方法に関する。 The present disclosure relates to ceramic substrates and manufacturing methods thereof, composite substrates, circuit substrates and manufacturing methods thereof, and methods for inspecting circuit substrates.
自動車、電鉄、産業用機器、及び発電関係等の分野には、大電流を制御するパワーモジュールが用いられている。パワーモジュールに搭載される回路基板は、絶縁性のセラミックス基板を有する。回路基板の製造方法としては、特許文献1に記載されるような以下の技術が知られている。すなわち、表面にスクライブラインが形成されているセラミックス基板の両面に金属層を接合して複合基板を形成する。そして、複合基板の表面の金属層をエッチングにより回路パターンに加工する。その後、スクライブラインに沿って複合基板を分割し複数の回路基板を製造する。
Power modules that control large currents are used in fields such as automobiles, electric railways, industrial equipment, and power generation. The circuit board mounted on the power module has an insulating ceramic substrate. The following technology, as described in
回路基板は、絶縁基板として耐電圧特性が要求される。耐電圧特性を検査する方法としては、例えば、大気への放電を避けるため、絶縁油等の液体中で検査する方法知られている。特許文献2では、フッ素系不活性液体中で耐電圧検査をする技術が提案されている。As an insulating substrate, a circuit board is required to have voltage resistance characteristics. One method of testing voltage resistance characteristics is to test in a liquid such as insulating oil to avoid discharging into the atmosphere. Patent Document 2 proposes a technology for testing voltage resistance in a fluorine-based inert liquid.
パワーモジュールの回路基板は絶縁性に優れることが求められる。ここで、回路基板において絶縁性を担うセラミックス基板に傷等の欠陥が存在すると、絶縁性が損なわれてしまうため、欠陥を極力排除する必要がある。一方で、セラミックス基板は、他の材料に比べて欠陥が発生し易いため、欠陥を完全に無くすことは困難である。このため、回路基板を形成する前の検査によって欠陥の有無を検査し、欠陥が発見されたセラミックス基板を排除する必要がある。一方で、欠陥が一つでも存在したセラミックス基板を不良品として廃棄すると、歩留まりが低下してしまう。このため、欠陥が存在するセラミックス基板を用いても、高い精度で不良部分を排除する技術があれば、回路基板の信頼性向上に大きく貢献できると考えられる。 Circuit boards for power modules are required to have excellent insulation properties. Here, if there are defects such as scratches in the ceramic substrate, which is responsible for the insulation of the circuit board, the insulation properties will be impaired, so it is necessary to eliminate defects as much as possible. However, ceramic substrates are more prone to defects than other materials, so it is difficult to completely eliminate defects. For this reason, it is necessary to inspect for defects before forming the circuit board, and to reject ceramic substrates in which defects are found. On the other hand, if a ceramic substrate with even one defect is discarded as a defective product, the yield will decrease. For this reason, it is believed that technology that can eliminate defective parts with high precision, even when using ceramic substrates with defects, can greatly contribute to improving the reliability of circuit boards.
そこで、本開示は、高い信頼性を有する回路基板を得ることが可能なセラミックス基板及びその製造方法を提供する。また、高い信頼性を有する回路基板を得ることが可能な複合基板を提供する。また、高い信頼性を有する回路基板及びその製造方法を提供する。また、回路基板の信頼性を向上することが可能な回路基板の検査方法を提供する。 Therefore, the present disclosure provides a ceramic substrate and a manufacturing method thereof that can produce a highly reliable circuit board. It also provides a composite substrate that can produce a highly reliable circuit board. It also provides a highly reliable circuit board and a manufacturing method thereof. It also provides a circuit board inspection method that can improve the reliability of the circuit board.
本開示の一側面に係るセラミックス基板は、区画線で複数に区画された表面を有するセラミックス基板であって、区画線で画定される少なくとも一つの区画部に、欠陥部と貫通孔とを有する。 A ceramic substrate according to one aspect of the present disclosure is a ceramic substrate having a surface divided into multiple sections by partition lines, and at least one of the partition sections defined by the partition lines has a defect and a through hole.
このようなセラミックス基板は、一つの区画部に欠陥部と貫通孔とを有することから、回路基板に加工した後であっても、欠陥部を有する区画部を高い精度で検知することができる。このため、欠陥部を有する区画部を高い精度で排除することができる。したがって、欠陥部を有するセラミックス基板を用いても、高い信頼性を有する回路基板を得ることができる。このセラミックス基板は欠陥部を有するにもかかわらず、回路基板の製造に用いることができるため、回路基板を高い歩留まりで製造することができる。すなわち、上記セラミックス基板は、高い信頼性を有する回路基板を高い歩留まりで製造することを可能にする。 Since such a ceramic substrate has a defect and a through hole in one partition, partitions having defects can be detected with high accuracy even after processing into a circuit board. Therefore, partitions having defects can be removed with high accuracy. Therefore, even if a ceramic substrate having defects is used, a highly reliable circuit board can be obtained. Despite having defects, this ceramic substrate can be used to manufacture circuit boards, so that the circuit boards can be manufactured with a high yield. In other words, the above-mentioned ceramic substrate makes it possible to manufacture highly reliable circuit boards with a high yield.
上述のセラミックス基板の表面における貫通孔の開口面積は1200μm2以上であってよい。これによって、欠陥部を有する区画を一層高い精度で検知することができる。したがって、回路基板の製造コスト及び絶縁検査に関わる作業負担を一層低減することができる。 The opening area of the through hole on the surface of the ceramic substrate may be 1200 μm2 or more . This allows the detection of sections having defects with higher accuracy. Therefore, the manufacturing cost of the circuit board and the workload for the insulation inspection can be further reduced.
上述の貫通孔の少なくとも一部はテーパー状であってよい。これによって、大きい開口を有する方の表面側からろう材が充填されやすくなる。したがって、欠陥部の検知精度を一層高めることができる。At least a portion of the through hole may be tapered. This makes it easier for the solder material to be filled from the surface side with the larger opening. This further improves the accuracy of detecting defects.
上述の貫通孔の少なくとも一部にろう材が充填されていてもよい。これによって、欠陥部と貫通孔を有する区画部の検知精度を一層高めることができる。なお、本開示における「貫通孔」とは、必ずしも空洞である必要はなく、セラミックス基板を構成する材料とは異なる材料が充填されていてもよい。At least a portion of the through hole may be filled with a brazing material. This can further improve the detection accuracy of the partition having the defect and the through hole. Note that the "through hole" in this disclosure does not necessarily have to be hollow, and may be filled with a material different from the material constituting the ceramic substrate.
本開示の一側面に係る複合基板は、互いに対向するように配置された一対の金属基板と、一対の金属基板の間に上述のいずれかに記載のセラミックス基板と、を備える。この複合基板は、上述のセラミックス基板を備えることから、高い信頼性を有する回路基板を高い歩留まりで製造することを可能にする。A composite substrate according to one aspect of the present disclosure includes a pair of metal substrates arranged to face each other, and a ceramic substrate as described above between the pair of metal substrates. Since the composite substrate includes the ceramic substrate described above, it is possible to manufacture highly reliable circuit substrates with a high yield.
本開示の一側面に係る回路基板は、上述のいずれかに記載のセラミックス基板と、セラミックス基板を挟んで対向するように配置された導体部と、を備え、導体部は、区画部毎に独立して設けられる。A circuit board according to one aspect of the present disclosure comprises a ceramic substrate as described above and conductor portions arranged to face each other across the ceramic substrate, the conductor portions being provided independently for each partition portion.
このような回路基板は、上述のセラミックス基板を備えることから、高い信頼性を有し、且つ高い歩留まりで製造することができる。 Since such circuit boards are equipped with the above-mentioned ceramic substrate, they have high reliability and can be manufactured with a high yield.
本開示の一側面に係るセラミックス基板の製造方法は、セラミックスで構成される基材の表面にレーザー光を照射して表面を複数に区画する区画線を形成する工程と、区画線で画定される区画部のうち、欠陥部を有する少なくとも一つの区画部に貫通孔を設けてセラミックス基板を得る工程と、を有する。A method for manufacturing a ceramic substrate according to one aspect of the present disclosure includes the steps of irradiating a surface of a substrate made of ceramic with laser light to form partition lines that divide the surface into multiple sections, and providing a through hole in at least one of the partition sections defined by the partition lines, the partition section having a defect, to obtain a ceramic substrate.
上記製造方法では、欠陥部を有する少なくとも一つの区画部に貫通孔を設けることから、当該区画部を高い精度で検知することができる。このため、欠陥部を有する区画部を高い精度で排除することができる。したがって、欠陥部を有するセラミックス基板を回路基板の製造に用いても、高い信頼性を有する回路基板を得ることができる。この製造方法で得られたセラミックス基板は、欠陥部を有していても回路基板の製造に用いることができるため、回路基板を高い歩留まりで製造することができる。すなわち、上述のセラミックス基板の製造方法は、高い信頼性を有する回路基板を高い歩留まりで製造することを可能にする。In the above manufacturing method, a through hole is provided in at least one partition having a defect, so that partition can be detected with high accuracy. This allows partitions having defects to be removed with high accuracy. Therefore, even if a ceramic substrate having a defect is used to manufacture a circuit substrate, a highly reliable circuit substrate can be obtained. Since the ceramic substrate obtained by this manufacturing method can be used to manufacture a circuit substrate even if it has a defect, the circuit substrate can be manufactured with a high yield. In other words, the above-mentioned manufacturing method for a ceramic substrate makes it possible to manufacture a highly reliable circuit substrate with a high yield.
本開示の一側面に係る回路基板の製造方法は、上述の製造方法で得られたセラミックス基板を挟むようにして一対の金属基板を積層して複合基板を得る工程と、複合基板における金属基板の一部を除去して区画部毎に独立した導体部を形成する工程と、セラミックス基板を挟む一対の導体部の間に電圧を印加して電流を測定する工程と、を有する。A method for manufacturing a circuit board according to one aspect of the present disclosure includes the steps of stacking a pair of metal substrates sandwiching the ceramic substrate obtained by the above-described manufacturing method to obtain a composite substrate, removing portions of the metal substrates in the composite substrate to form independent conductor portions for each partition, and applying a voltage between the pair of conductor portions sandwiching the ceramic substrate to measure the current.
上記製造方法では、欠陥部を有する少なくとも一つの区画部に貫通孔を設けたセラミックス基板を挟む一対の導体部の間に電圧を印加して電流を測定する。このため、セラミックス基板の欠陥部と貫通孔を有する区画部を高い精度で検知することができる。このため、欠陥部を有する区画部を高い精度で排除することができる。したがって、欠陥部を有するセラミックス基板を回路基板の製造に用いても、高い信頼性を有する回路基板を製造することができる。この製造方法では、セラミックス基板が欠陥部を有していても回路基板の製造に用いることができるため、回路基板を高い歩留まりで製造することができる。すなわち、この回路基板の製造方法は、高い信頼性を有する回路基板を高い歩留まりで製造することを可能にする。In the above manufacturing method, a voltage is applied between a pair of conductors sandwiching a ceramic substrate having a through hole in at least one partition having a defect, and the current is measured. Therefore, the defective portion of the ceramic substrate and the partition having a through hole can be detected with high accuracy. Therefore, the partition having a defective portion can be removed with high accuracy. Therefore, even if a ceramic substrate having a defective portion is used to manufacture a circuit substrate, a highly reliable circuit substrate can be manufactured. In this manufacturing method, since a ceramic substrate having a defective portion can be used to manufacture a circuit substrate, the circuit substrate can be manufactured with a high yield. In other words, this manufacturing method for a circuit substrate makes it possible to manufacture a highly reliable circuit substrate with a high yield.
本開示の一側面に係る回路基板の検査方法は、上述の回路基板の検査方法であって、セラミックス基板を挟む少なくとも一対の導体部の間に電圧を印加し電流を測定する工程を有する。セラミックス基板は、欠陥部を有する少なくとも一つの区画部に貫通孔を有することから、欠陥部を有する当該区画部を高い精度で検知することができる。したがって、高い信頼性を有する回路基板を得ることができる。また、セラミックス基板が欠陥部を有していても回路基板の製造に用いることができるため、回路基板を高い歩留まりで製造することができる。すなわち、上述の回路基板の検査方法は、高い信頼性を有する回路基板を高い歩留まりで製造することを可能にする。 A method for inspecting a circuit board according to one aspect of the present disclosure is the above-mentioned method for inspecting a circuit board, and includes a step of applying a voltage between at least a pair of conductor portions sandwiching a ceramic substrate and measuring a current. Since the ceramic substrate has a through hole in at least one partition portion having a defect, the partition portion having a defect can be detected with high accuracy. Therefore, a circuit board having high reliability can be obtained. Furthermore, since a ceramic substrate can be used to manufacture a circuit board even if it has a defect, the circuit board can be manufactured with a high yield. In other words, the above-mentioned method for inspecting a circuit board makes it possible to manufacture a circuit board having high reliability with a high yield.
本開示の別の側面に係る回路基板の検査方法は、区画線で複数に区画された表面を有するセラミックス基板と、セラミックス基板を挟んで対向するように配置され、区画線で画定される区画部毎に独立して設けられる導体部と、備える回路基板の検査方法であって、セラミックス基板を挟む一対の導体部の間に電圧を印加し、区画部毎に電流を測定する工程を有する。 A method for inspecting a circuit board according to another aspect of the present disclosure is a method for inspecting a circuit board comprising a ceramic substrate having a surface divided into a plurality of sections by dividing lines, and conductor portions arranged to face each other across the ceramic substrate and provided independently for each divided section defined by the dividing lines, the method comprising the steps of applying a voltage between a pair of conductor portions sandwiching the ceramic substrate and measuring a current for each divided section.
この検査方法では、区画部毎に欠陥部の有無を簡便且つ迅速に検査することができる。このような検査を行うことによって、高い信頼性を有する回路基板を高い生産性で得ることができる。This inspection method allows for easy and quick inspection of each partition for defects. By performing such inspections, highly reliable circuit boards can be produced with high productivity.
本開示によれば、高い信頼性を有する回路基板を得ることが可能なセラミックス基板及びその製造方法を提供することができる。また、高い信頼性を有する回路基板を得ることが可能な複合基板を提供することができる。また、高い信頼性を有する回路基板及びその製造方法を提供することができる。また、回路基板の信頼性を向上することが可能な回路基板の検査方法を提供することができる。 According to the present disclosure, it is possible to provide a ceramic substrate and a manufacturing method thereof that can produce a highly reliable circuit board. It is also possible to provide a composite substrate that can produce a highly reliable circuit board. It is also possible to provide a highly reliable circuit board and a manufacturing method thereof. It is also possible to provide a circuit board inspection method that can improve the reliability of the circuit board.
以下、場合により図面を参照して、本開示の一実施形態について説明する。ただし、以下の実施形態は、本開示を説明するための例示であり、本開示を以下の内容に限定する趣旨ではない。説明において、同一要素又は同一機能を有する要素には同一符号を用い、場合により重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、各要素の寸法比率は図示の比率に限られるものではない。 Below, one embodiment of the present disclosure will be described, with reference to the drawings where appropriate. However, the following embodiment is an example for explaining the present disclosure, and is not intended to limit the present disclosure to the following content. In the description, the same reference numerals will be used for the same elements or elements having the same functions, and duplicated descriptions will be omitted where appropriate. Furthermore, unless otherwise specified, positional relationships such as up, down, left, right, etc. will be based on the positional relationships shown in the drawings. Furthermore, the dimensional ratios of each element are not limited to those shown in the drawings.
図1は、一実施形態に係るセラミックス基板の斜視図である。図1のセラミックス基板100は、平板形状を有する。セラミックス基板100の表面100Aは、区画線によって複数に区画されている。表面100Aには、区画線として、第1の方向に沿って延在し且つ等間隔で並ぶ複数の区画線L1と、第1の方向に直交する第2の方向に沿って延在し且つ等間隔で並ぶ複数の区画線L2と、が設けられている。区画線L1と区画線L2とは互いに直交している。
Figure 1 is a perspective view of a ceramic substrate according to one embodiment. The
区画線L1,L2は、例えば、複数の凹みが直線状に並んで構成されていてもよいし、線状に溝が形成されていてもよい。具体的には、レーザー光で形成されるスクライブラインであってよい。レーザー源としては、例えば、炭酸ガスレーザー及びYAGレーザー等が挙げられる。このようなレーザー源からレーザー光を間欠的に照射することによってスクライブラインを形成することができる。なお、区画線L1,L2は、等間隔で並んでいなくてもよく、また、直交するものに限定されない。また、直線状ではなく、曲線状であってもよいし、折れ曲がっていてもよい。The dividing lines L1, L2 may be, for example, a plurality of depressions arranged in a straight line, or may have linear grooves. Specifically, they may be scribe lines formed with laser light. Examples of laser sources include carbon dioxide lasers and YAG lasers. Scribe lines can be formed by intermittently irradiating laser light from such laser sources. Note that the dividing lines L1, L2 do not have to be arranged at equal intervals, and are not limited to being perpendicular. They may also be curved or bent instead of straight.
図2は図1のII-II線断面図であり、図3は図1のIII-III線断面図である。図1、図2及び図3に示すように、区画部10は、区画線L1,L2で囲まれる表面100Aの領域と、当該領域に対応する裏面100Bの領域と、区画線L1,L2からセラミックス基板100の厚さ方向に平行に描かれる仮想線VL1,VL2と、で囲まれる3次元の領域で構成される。すなわち、セラミックス基板100は、区画線L1及び区画線L2によって画定される複数の区画部10を有する。複数の区画部10のうち、区画部10aは、欠陥部11と貫通孔12を有する。2 is a cross-sectional view taken along line II-II in FIG. 1, and FIG. 3 is a cross-sectional view taken along line III-III in FIG. 1. As shown in FIGS. 1, 2, and 3,
貫通孔12は、セラミックス基板100を厚さ方向に貫通しており、例えばレーザー光又はドリル等を用いて形成される。貫通孔12は円柱状にくり抜かれて形成されていてもよい。ただし、円柱形状に限定されるものではない。表面100A及び裏面100Bにおける貫通孔12の開口面積は、例えば1200μm2以上であってよく、5000μm2以上であってよく、7000μm2以上であってもよい。このように表面100A及び裏面100Bにおける開口面積が所定のサイズを有することによって、より高い精度で欠陥部11を有する区画部10aを検知することができる。貫通孔12の開口面積は、貫通孔12の形成に所要する時間を低減する観点から、0.5mm2以下であってよい。
The through
貫通孔12は、例えば、セラミックス基板100の厚さ方向に沿って絞られるように、一部がテーパー状に形成されていてもよい。すなわち、貫通孔12は、セラミックス基板100の厚さ方向に沿って孔径が変化するテーパー部を有していてもよい。貫通孔12の全体がテーパー状に形成されていてもよい。表面100Aと裏面100Bにおける貫通孔12の開口面積が異なる場合、貫通孔12の開口面積が大きい方からろう材を塗布すれば、ろう材の充填を円滑に行うことができる。貫通孔12にろう材が充填されていれば、より高い精度で欠陥部11を検知することができる。
The through
欠陥部11は、回路基板としたときに漏れ電流の要因となるものをいい、例えば、クラック、並びに、穴及び傷等の凹みが挙げられる。欠陥部11は、貫通孔12とは異なるものであり、本実施形態では表面100Aに現れている。ただし、このような形状に限定されず、例えば、表面100Aからその反対側の裏面100Bに到達するクラックであってもよい。すなわち、欠陥部は、表面100A又は裏面100Bに露出していてもよいし、露出していなくてもよい。露出していない欠陥部は、例えば非破壊検査等で検知することができる。目視等による検知の容易性の観点から、欠陥部はセラミックス基板100の表面100A、及び/又は裏面100Bに露出するものであってよい。The
図1、図2及び図3では、区画線L1,L2がセラミックス基板100の一方側の表面100Aのみに形成されている例を示したが、これに限定されない。すなわち、区画線L1,L2は、セラミックス基板100の表面100Aとは反対側の裏面100Bにも形成されていてもよい。また、欠陥部11と区画線L1,L2は、表面100Aに共存する必要はなく、例えば、欠陥部11は裏面100Bのみに露出していてもよいし、セラミックス基板100の内部に存在していてもよい。1, 2 and 3 show an example in which the division lines L1 and L2 are formed only on one side, the
本実施形態では、複数の区画部10のうち、区画部10aのみが欠陥部11及び貫通孔12を有していたが、これに限定されない。幾つかの変形例では、セラミックス基板が、欠陥部及び貫通孔を有する区画部を2つ以上有していてもよい。また、欠陥部を有する全ての区画部に貫通孔を設ける必要はなく、例えば、表面100A及び裏面100Bにおいて目視にて検知される欠陥部を有する区画部のみに貫通孔を設けてもよい。In this embodiment, among the
セラミックス基板100は、区画部10aに欠陥部11と貫通孔12とを有することから、回路基板に加工した後であっても、欠陥部11を有する区画部10aを高い精度で検知することができる。このため、欠陥部11を有する区画部10aを高い精度で排除することができる。したがって、欠陥部11を有するセラミックス基板100を回路基板の製造に用いても、不良品の発生が抑制され、高い信頼性を有する回路基板を得ることができる。このようにセラミックス基板100は欠陥部を有するにもかかわらず、回路基板の製造に用いることができるため、高い信頼性を有する回路基板を高い歩留まりで製造することができる。すなわち、セラミックス基板100は、高い信頼性を有する回路基板を高い歩留まりで製造することを可能にする。Since the
図4は、一実施形態に係る複合基板の斜視図である。複合基板200は、互いに対向するように配置された一対の金属基板110と、一対の金属基板110の間にセラミックス基板100を備える。金属基板110としては、銅板が挙げられる。セラミックス基板100と、金属基板110の形状及びサイズは同じであってもよいし、異なっていてもよい。金属基板110とセラミックス基板100は、例えば、ろう材によって接合されていてもよい。複合基板200は、セラミックス基板100を備えることから、高い信頼性を有する回路基板を高い歩留まりで製造することを可能にする。
Figure 4 is a perspective view of a composite substrate according to one embodiment. The
複合基板200の一例としては、セラミックス基板100が窒化アルミニウムで構成され、金属基板110がアルミニウムで構成されるものが挙げられる。An example of a
図5は、一実施形態に係る回路基板の斜視図である。回路基板300は、セラミックス基板100と、セラミックス基板100を挟んで対向配置された導体部20と、を備える。導体部20は、区画部10毎に独立して、表面100A及び裏面100B上に設けられている。すなわち、区画部10毎に、互いに対向するように配置された一対の導体部20が設けられている。セラミックス基板100の欠陥部11及び貫通孔12は、導体部20で覆われていてもよい。
Figure 5 is a perspective view of a circuit board according to one embodiment. The
欠陥部11を有する区画部10aには、貫通孔12が設けられていることから、欠陥部11が微細なものであっても区画部10aを高い精度で検知することができる。回路基板300を区画部10毎に分割して分割基板とした後、欠陥部11を含む分割基板を排除すれば、欠陥部11を含まない分割基板を得ることができる。このように、欠陥部11を有するセラミックス基板100を回路基板の製造に用いることが可能となるうえ、高い信頼性を確保することができる。したがって、高い信頼性を有する回路基板を高い歩留まりで得ることができる。
Since the
回路基板300の一例としては、セラミックス基板100が窒化アルミニウムで構成され、導体部20がアルミニウムで構成されるものが挙げられる。An example of a
一実施形態に係るセラミックス基板の製造方法として、セラミックス基板100の製造方法を説明する。セラミックス基板100の製造方法は、セラミックスで構成される基材の表面にレーザー光を照射して表面を複数に区画する区画線L1,L2を形成する工程と、区画線L1,L2で画定される区画部10のうち、欠陥部11を有する区画部10aに貫通孔12を設けてセラミックス基板100を得る工程と、を有する。As a method for manufacturing a ceramic substrate according to one embodiment, a method for manufacturing a
セラミックスで構成される基材としては、図1に示すような外形を有する平板形状のセラミックス製の基板を用いる。セラミックスの種類に特に制限はなく、例えば、炭化物、酸化物及び窒化物等が挙げられる。具体的には、炭化ケイ素、アルミナ、窒化ケイ素、窒化アルミニウム及び窒化ホウ素等が挙げられる。As the substrate made of ceramics, a flat ceramic substrate having an external shape as shown in Figure 1 is used. There are no particular limitations on the type of ceramic, and examples include carbides, oxides, and nitrides. Specific examples include silicon carbide, alumina, silicon nitride, aluminum nitride, and boron nitride.
基材の表面に照射するレーザー光としては、例えば、炭酸ガスレーザー及びYAGレーザー等が挙げられる。このようなレーザー源からレーザー光を間欠的に照射することによって区画線L1,L2となるスクライブラインを形成する。区画線L1,L2は、後工程において、回路基板300を分割する際の切断線となる。Examples of the laser light irradiated onto the surface of the substrate include a carbon dioxide laser and a YAG laser. By intermittently irradiating the laser light from such a laser source, scribe lines that become the division lines L1 and L2 are formed. The division lines L1 and L2 become the cutting lines when dividing the
次に、区画線L1,L2で画定される区画部10のうち、欠陥部11を有する区画部10aに貫通孔12を設ける。貫通孔12は、レーザー又はドリル等を用いて形成される。貫通孔12のサイズ及び形状は上述したとおりである。セラミックス基板100における欠陥部11は、目視によって検知されてもよいし、超音波探傷検査及び赤外線検査等の非破壊検査によって検知されてもよい。欠陥部11が検知されなかった場合には、貫通孔12は設けなくてよい。このようにして図1、図2及び図3に示すセラミックス基板100が得られる。Next, of the
一実施形態に係る複合基板の製造方法は、上述のセラミックス基板100を用いる。すなわち、この製造方法は、セラミックス基板100を挟むようにして一対の金属基板110を積層して複合基板を得る工程を有する。金属基板110は、セラミックス基板100と同様の平板形状であってよい。一対の金属基板110は、ろう材を介して、セラミックス基板100の表面100A及び裏面100Bにそれぞれ接合される。The manufacturing method for a composite substrate according to one embodiment uses the
具体的には、まず、セラミックス基板100の表面100A及び裏面100Bに、ロールコーター法、スクリーン印刷法、又は転写法等の方法によってペースト状のろう材を塗布する。ろう材は、例えば、銀及びチタン等の金属成分、有機溶剤、及びバインダ等を含有する。ろう材の粘度は、例えば5~20Pa・sであってよい。ろう材における有機溶剤の含有量は、例えば、5~25質量%、バインダ量の含有量は、例えば、2~15質量%であってよい。
Specifically, first, a paste-like brazing material is applied to the
図6は、ろう材40が塗布されたセラミックス基板100を示す斜視図である。図6には、表面100A側のみを示しているが、裏面100B側にも同様にろう材40が塗布されていてよい。このようにろう材40が塗布されたセラミックス基板100の表面100A及び裏面100Bに、金属基板110を貼り合わせて接合体を得る。その後、加熱炉で接合体を加熱してセラミックス基板100と金属基板110とを十分に接合させて、図4に示す複合基板200を得る。加熱温度は例えば700~900℃であってよい。炉内の雰囲気は窒素等の不活性ガスであってよい。接合体の加熱は、大気圧未満の減圧下で行ってもよいし、真空下で行ってもよい。加熱炉は、複数の接合体を連続的に供給しながら加熱する連続式のものであってもよいし、一つ又は複数の接合体をバッチ式で加熱するものであってもよい。接合体の加熱は、接合体を積層方向に押圧しながら行ってもよい。
Figure 6 is a perspective view showing a
一実施形態に係る回路基板の製造方法は、上述の複合基板の製造方法に引き続いて、複合基板200における金属基板110の一部を除去して区画部10毎に独立した導体部20を形成する工程を行う。この工程は、例えば、フォトリソグラフィによって行ってよい。具体的には、まず、図7に示すように、複合基板200の表面200Aに感光性を有するレジストを印刷する。そして、露光装置を用いて、所定形状を有するレジストパターンを形成する。レジストはネガ型であってもよいしポジ型であってもよい。未硬化のレジストは、例えば洗浄によって除去する。
In one embodiment of the method for manufacturing a circuit board, following the above-mentioned method for manufacturing a composite board, a process is carried out in which a portion of the
図7は、表面200Aにレジストパターン30が形成された複合基板200を示す斜視図である。図7には、表面200A側のみを示しているが、裏面200B側にも同様のレジストパターンが形成される。レジストパターン30は、表面200A及び裏面200Bにおいて、セラミックス基板100の各区画部10に対応する領域に形成される。
Figure 7 is an oblique view showing a
レジストパターン30を形成した後、エッチングによって、金属基板110のうちレジストパターン30に覆われていない部分を除去する。これによって、当該部分にはセラミックス基板100の表面100A及び裏面100Bが露出する。その後、レジストパターン30を除去して、区画部10毎に独立した導体部20を形成する。この導体部20は、図5に示すように、区画部10毎にセラミックス基板100を挟んで対をなすように形成される。After forming the resist
以上の工程によって、図5に示すような回路基板300が得られる。続いて、セラミックス基板100を挟む一対の導体部20の間に電圧を印加して電流を測定する工程(検査工程)を行う。具体的には、セラミックス基板100を挟む一対の導体部20の間に電圧を印加して電流を測定する。この測定は区画部10毎に行ってよい。これによって、欠陥部11及び貫通孔12を有する区画部10aが検知される。Through the above steps, a
図8は、回路基板300の漏れ電流を測定して絶縁破壊を検査する検査装置の一例を模式的に示す図である。検査装置400は、交流電源60と、交流電源60に接続された耐電圧試験器50とを備える。耐電圧試験器50の一方の端子は、区画部10に形成された一対の導体部20の一方に接触する導電性支持部72aと電気的に接続される。耐電圧試験器50の他方の端子は、溶媒76を貯留する絶縁性溶媒槽77内に配置される電極70を介して、一対の導体部20の他方に接触する導電性支持部72bと電気的に接続される。すなわち、電流が測定される区画部10においてセラミックス基板100を挟んで対向する一対の導体部20は、それぞれ、導電性支持部72a及び導電性支持部72bと接触している。
Figure 8 is a schematic diagram showing an example of an inspection device that measures leakage current of a
電極70は、絶縁性溶媒槽77の底面及び一側面に沿って配置されている。電極70は、図8に示されるように、鉛直方向断面でみたときにL字型形状を有している。電極70には、導電性支持部72bに隣接して、2つの絶縁性支持部74が設置されている。2つの絶縁性支持部74は、導電性支持部72bと電気的に接続する導体部20に隣り合って配置される2つの導体部20とそれぞれ接し、回路基板300を溶媒76中において支持している。The
電極70及び導電性支持部72a,72bとしては、例えば無酸素銅製のものを用いることができる。溶媒76としては、例えばフッ素系不活性液体が用いることができる。耐電圧試験器50としては市販のものを用いることができる。絶縁性支持部74と導電性支持部72bの位置は、測定対象の区画部10の位置に応じて、入れ替え可能に構成される。導電性支持部72aの位置も、導電性支持部72bの位置に合わせて移動可能に構成される。このような検査装置400を用いることによって、区画部10毎に、一対の導体部20に電圧を印加して漏れ電流を測定することができる。
The
検査装置400によって、セラミックス基板100を挟む一対の導体部20の間に例えば1500~6000Vの電圧を印加し、耐電圧試験器50において漏れ電流の有無を測定する。欠陥部11を有する区画部10aは貫通孔12を有することから、低い電圧でも漏れ電流が生じる。したがって、所定の電圧における漏れ電流の有無を検知する検査方法によって、区画部10aを高精度で検知することができる。
The
このような検査装置400を用いて、セラミックス基板100を挟む一対の導体部20の間に電圧を印加し、区画部10毎に電流を測定する工程を有する検査方法を行うことができる。なお、検査装置は図8の構成に限定されず、少なくとも一つの区画部において対向配置された一対の導体部の間に電圧を印加したときの当該導体部の間を流れる電流を測定可能な検査装置であれば、特に制限なく用いることができる。Using such an
検査装置400は、貫通孔12が形成されたセラミックス基板100を備える回路基板300の検査に限られず、区画部毎に独立した導体を備える種々の回路基板の検査に用いることができる。このような検査装置400を用いた検査方法であれば、セラミックス基板に含まれる欠陥部がある区画部を高い精度で簡便に検知することができる。このため、回路基板300の信頼性と生産性を向上することができる。The
検査された回路基板300は、区画線L1,L2に沿って切断され、複数の分割基板に分割される。貫通孔を有する分割基板を排除し、貫通孔を有しない分割基板を例えばパワーモジュール等に用いる部品として製品化又は半製品化すれば、欠陥を有する分割基板を部品として用いることが回避され、部品としての信頼性を高くすることができる。分割基板における導体部20には、例えば電子部品が実装される。The inspected
以上、本開示の幾つかの実施形態について説明したが、本開示は上記実施形態に何ら限定されるものではない。例えば、各区画部10に設けられる導体部20の形状は同一である必要はなく、区画部10毎に異なる形状を有していてもよい。また例えば、セラミックス基板100を挟んで対をなす導体部20への電圧の印加及び電流の測定を一対ずつ行うのではなく、複数対を同時に行ってもよい。Although several embodiments of the present disclosure have been described above, the present disclosure is not limited to the above-described embodiments. For example, the shapes of the
回路基板300における導体部20には任意の表面処理を施してもよい。例えば、ソルダーレジスト等の保護層で導体部20の表面の一部を被覆し、導体部20の表面の他部にめっき処理を施してもよい。このような表面処理は、検査装置400を用いた検査を行う前に行ってもよいし、検査を行った後に行ってもよい。The
(実験例1~3)
窒化ケイ素製のセラミックス基板の表面にレーザー光を照射して区画線を形成し、縦方向及び横方向に沿ってそれぞれ3つに区画した。これよって、合計で9つの区画部を有するセラミックス基板を準備した。このセラミックス基板は9つの区画部の外側に、幅5mmの外周部を有していた。各区画部のサイズは、縦×横×厚さ=41mm×41mm×0.32mmであった。ファイバーレーザ(波長:1064nm)を用いて、セラミックス基板の中央の区画部に貫通孔を形成した。レーザー光を照射する領域を変えることによって、サイズが互いに異なる貫通孔を有する3種類のセラミックス基板を、それぞれ5枚ずつ作製した。各セラミックス基板の表面及び裏面における貫通孔の開口形状は円形であり、そのサイズ(直径)は、表1に示すとおりであった。図9は、実験例3のセラミックス基板の表面及び貫通孔を示す光学顕微鏡画像の写真である。
(Experimental Examples 1 to 3)
A laser beam was irradiated onto the surface of a silicon nitride ceramic substrate to form a partition line, which was then partitioned into three sections along the vertical and horizontal directions. Thus, a ceramic substrate having a total of nine partitions was prepared. This ceramic substrate had an outer periphery with a width of 5 mm outside the nine partitions. The size of each partition was length x width x thickness = 41 mm x 41 mm x 0.32 mm. A through hole was formed in the partition in the center of the ceramic substrate using a fiber laser (wavelength: 1064 nm). By changing the area to which the laser beam was irradiated, five ceramic substrates each having through holes of different sizes were produced. The opening shape of the through hole on the front and back surfaces of each ceramic substrate was circular, and the size (diameter) was as shown in Table 1. FIG. 9 is a photograph of an optical microscope image showing the surface and through hole of the ceramic substrate of Experimental Example 3.
セラミックス基板の表面及び裏面に、Agを主成分として含有するろう材をスクリーン印刷法でそれぞれ塗布した。2枚の銅板(厚さ0.8mm)で、各セラミックス基板を挟むようにして、銅板とセラミックス基板を積層した。これによって、銅板、セラミックス基板及び銅板をこの順で備える接合体を作製した。A brazing filler material containing Ag as a main component was applied to the front and back surfaces of the ceramic substrate by screen printing. The copper plate and ceramic substrate were laminated so that each ceramic substrate was sandwiched between two copper plates (thickness 0.8 mm). In this way, a joint was produced that had a copper plate, a ceramic substrate, and a copper plate in that order.
真空接合炉の炉内に5組の接合体を積層し、積層体として配置した。この積層体の上に銅板を載せ、5g/cm2で加圧しながら、810℃の加熱温度で20分間加熱して、銅板とセラミックス基板とを十分に接合させた。このとき、炉内は1×10-3Pa以下に減圧した状態で加熱した。このようにして一対の銅板とその間にセラミックス基板を備える複合基板を作製した。 Five sets of bonded bodies were stacked in a vacuum bonding furnace and arranged as a laminate. A copper plate was placed on this laminate, and heated at a heating temperature of 810°C for 20 minutes while applying a pressure of 5 g/cm2 to sufficiently bond the copper plate and the ceramic substrate. At this time, heating was performed in a state where the pressure inside the furnace was reduced to 1 x 10-3 Pa or less. In this way, a composite substrate including a pair of copper plates and a ceramic substrate between them was produced.
図8に示すような検査装置を用いて、JIS C2110-1:2010に準拠して作製した各複合基板の耐電圧検査を行った(n=5)。この検査には、株式会社計測技術研究所製のAC20kV耐電圧試験器(型式:7473)を用いた。溶媒としては、パーフルオロカーボン(スリーエムジャパン株式会社製、商品名:フロリナート、型番:FC-3283)を用いた。絶縁性溶媒槽77、電極70、導電性支持部72a,72b、及び絶縁性支持部74として、大西電子株式会社製の検査治具を用いた。電極70は無酸素銅製のものを、導電性支持部72a,72bは炭素工具鋼鋼材(SK材)にロジウムめっきが施されたものを、それぞれ用いた。
Using an inspection device as shown in FIG. 8, a voltage resistance test was performed on each composite substrate manufactured in accordance with JIS C2110-1:2010 (n=5). For this test, an
検査装置に複合基板をセットした状態で、0.12kV/秒の速さで4.2kVまで電圧を昇圧した。接触電流の閾値を9.99mAとし、この閾値以上の電流が流れた場合を絶縁破壊と判定した。絶縁破壊と判定されたときの電圧を、表1の「耐電圧検査結果」の欄に示す。With the composite board set in the testing device, the voltage was increased to 4.2 kV at a rate of 0.12 kV/sec. The contact current threshold was set to 9.99 mA, and a current above this threshold was judged to have been a dielectric breakdown. The voltage at which a dielectric breakdown was judged to have occurred is shown in the "Voltage Withstand Test Results" column in Table 1.
実験例1の貫通孔は円柱状を有していた。一方、実験例2,3の貫通孔は、セラミックス基板の内部に、セラミックス基板の厚さ方向に沿って孔径が変化するテーパー部を有していた。表1中、「<0kV」とは、電圧の印加を開始した直後に漏れ電流値が上記所定値以上になったことを示している。実験例1のNo.3では、表1に記載の電圧においてセラミックス基板が絶縁破壊した。いずれの実験例も電圧が4.2kVに到達する前に、漏れ電流値が上記所定値以上となった。この結果から、貫通孔を形成することによって、欠陥部を有する基板(区画部)を高い精度で検知できることが確認された。The through-hole in Experimental Example 1 had a cylindrical shape. On the other hand, the through-holes in Experimental Examples 2 and 3 had a tapered portion inside the ceramic substrate, in which the hole diameter changed along the thickness direction of the ceramic substrate. In Table 1, "<0 kV" indicates that the leakage current value became equal to or greater than the above-mentioned predetermined value immediately after the start of voltage application. In Experimental Example 1 No. 3, the ceramic substrate underwent dielectric breakdown at the voltage listed in Table 1. In all of the experimental examples, the leakage current value became equal to or greater than the above-mentioned predetermined value before the voltage reached 4.2 kV. From these results, it was confirmed that by forming a through-hole, a substrate (partition portion) having a defect can be detected with high accuracy.
本開示によれば、高い信頼性を有する回路基板を得ることが可能なセラミックス基板及びその製造方法が提供される。また、高い信頼性を有する回路基板を得ることが可能な複合基板が提供される。また、高い信頼性を有する回路基板及びその製造方法が提供される。また、回路基板の信頼性を向上することが可能な回路基板の検査方法が提供される。 According to the present disclosure, a ceramic substrate and a manufacturing method thereof capable of producing a highly reliable circuit board are provided. A composite substrate is also provided from which a highly reliable circuit board is produced. A highly reliable circuit board and a manufacturing method thereof are also provided. A circuit board inspection method capable of improving the reliability of the circuit board is also provided.
10,10a…区画部、11…欠陥部、12…貫通孔、20…導体部、30…レジストパターン、50…耐電圧試験器、60…交流電源、70…電極、72a,72b…導電性支持部、74…絶縁性支持部、76…溶媒、77…絶縁性溶媒槽、100…セラミックス基板、110…金属基板、100A…表面、100B…裏面、110…金属基板、200…複合基板、200A…表面、200B…裏面、300…回路基板、400…検査装置。 10, 10a...partition portion, 11...defective portion, 12...through hole, 20...conductor portion, 30...resist pattern, 50...voltage resistance tester, 60...AC power source, 70...electrode, 72a, 72b...conductive support portion, 74...insulating support portion, 76...solvent, 77...insulating solvent tank, 100...ceramic substrate, 110...metal substrate, 100A...surface, 100B...rear surface, 110...metal substrate, 200...composite substrate, 200A...surface, 200B...rear surface, 300...circuit substrate, 400...inspection device.
Claims (8)
前記セラミックス基板を挟んで対向するように配置された導体部と、を備え、
前記セラミックス基板は、前記区画線で画定される複数の区画部のうち、欠陥部を有する少なくとも一つの区画部のみに前記導体部に覆われる貫通孔を有し、
前記導体部は、前記区画部毎に独立して設けられる回路基板。 A ceramic substrate having a surface divided into a plurality of sections by dividing lines ;
and conductor portions arranged to face each other across the ceramic substrate,
the ceramic substrate has a through hole covered by the conductor portion only in at least one partition portion having a defect portion among a plurality of partition portions defined by the partition lines;
The conductor portion is a circuit board provided independently for each of the partition portions.
前記区画線で画定される複数の区画部のうち、前記セラミックスで構成される基材における欠陥部を有する少なくとも一つの区画部のみに貫通孔を設けてセラミックス基板を得る工程と、
前記セラミックス基板を挟むようにして一対の金属基板を積層して複合基板を得る工程と、
前記複合基板における前記金属基板の一部を除去して前記区画部毎に独立した導体部を形成する工程と、
前記セラミックス基板を挟む一対の前記導体部の間に電圧を印加して電流を測定する工程と、を有する、回路基板の製造方法。 A step of irradiating a surface of a substrate made of ceramic with laser light to form partition lines that partition the surface into a plurality of sections;
providing a through hole only in at least one of the partitions, which has a defect in the base material made of the ceramic, among the plurality of partitions defined by the partition lines, to obtain a ceramic substrate;
laminating a pair of metal substrates so as to sandwich the ceramic substrate therebetween to obtain a composite substrate;
removing a portion of the metal substrate in the composite substrate to form an independent conductor portion for each partition portion;
and applying a voltage between the pair of conductors that sandwich the ceramic substrate and measuring a current.
前記区画線で画定される区画部のうち、欠陥部を有する少なくとも一つの区画部に貫通孔を設けてセラミックス基板を得る工程と、
前記セラミックス基板を挟むようにして一対の金属基板を積層して複合基板を得る工程と、
前記複合基板における前記金属基板の一部を除去して前記区画部毎に独立した導体部を形成する工程と、
前記セラミックス基板を挟む一対の前記導体部の間に電圧を印加して電流を測定する工程と、を有する、回路基板の製造方法。 A step of irradiating a surface of a substrate made of ceramic with laser light to form partition lines that partition the surface into a plurality of sections;
providing a through hole in at least one of the partitions defined by the partition lines, the through hole having a defect, to obtain a ceramic substrate;
laminating a pair of metal substrates so as to sandwich the ceramic substrate therebetween to obtain a composite substrate;
removing a portion of the metal substrate in the composite substrate to form an independent conductor portion for each partition portion;
and applying a voltage between the pair of conductors that sandwich the ceramic substrate and measuring a current.
前記セラミックス基板を挟む少なくとも一対の前記導体部の間に電圧を印加して電流を測定する工程を有する、回路基板の検査方法。 The method for inspecting a circuit board according to any one of claims 1 to 5 ,
The method for inspecting a circuit board includes a step of applying a voltage between at least a pair of the conductor portions sandwiching the ceramic substrate therebetween and measuring a current.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019122064 | 2019-06-28 | ||
JP2019122064 | 2019-06-28 | ||
PCT/JP2020/024006 WO2020262198A1 (en) | 2019-06-28 | 2020-06-18 | Ceramic substrate and method for manufacture thereof, composite substrate, circuit substrate and method for manufacture thereof, and method for inspection of circuit substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020262198A1 JPWO2020262198A1 (en) | 2020-12-30 |
JP7588071B2 true JP7588071B2 (en) | 2024-11-21 |
Family
ID=74059754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021526883A Active JP7588071B2 (en) | 2019-06-28 | 2020-06-18 | Circuit board, manufacturing method thereof, and inspection method thereof |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7588071B2 (en) |
WO (1) | WO2020262198A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022176716A1 (en) * | 2021-02-18 | 2022-08-25 | デンカ株式会社 | Ceramic plate and method for manufacturing ceramic plate |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001358432A (en) | 2000-06-13 | 2001-12-26 | Iwaki Electronics Corp | Method for detecting defect of electronic component module |
JP2003014654A (en) | 2001-06-27 | 2003-01-15 | Ngk Spark Plug Co Ltd | Substrate inspection method, inspection device therefor and method for manufacturing product for electronic machinery |
JP2005337900A (en) | 2004-05-27 | 2005-12-08 | Fujitsu Ltd | Through-hole defect detection method and apparatus |
JP2011176075A (en) | 2010-02-24 | 2011-09-08 | Nitto Denko Corp | Wiring circuit board aggregate sheet and method for manufacturing the same |
JP2012235027A (en) | 2011-05-06 | 2012-11-29 | Koa Corp | Ceramic substrate and manufacturing method therefor |
JP2015158436A (en) | 2014-02-25 | 2015-09-03 | 日本電産リード株式会社 | Board inspection method, board inspection apparatus, inspection tool, and inspection tool set |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4497354B2 (en) * | 2004-04-20 | 2010-07-07 | ヤマハファインテック株式会社 | Method and apparatus for producing conductive pattern on printed circuit board |
-
2020
- 2020-06-18 JP JP2021526883A patent/JP7588071B2/en active Active
- 2020-06-18 WO PCT/JP2020/024006 patent/WO2020262198A1/en active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001358432A (en) | 2000-06-13 | 2001-12-26 | Iwaki Electronics Corp | Method for detecting defect of electronic component module |
JP2003014654A (en) | 2001-06-27 | 2003-01-15 | Ngk Spark Plug Co Ltd | Substrate inspection method, inspection device therefor and method for manufacturing product for electronic machinery |
JP2005337900A (en) | 2004-05-27 | 2005-12-08 | Fujitsu Ltd | Through-hole defect detection method and apparatus |
JP2011176075A (en) | 2010-02-24 | 2011-09-08 | Nitto Denko Corp | Wiring circuit board aggregate sheet and method for manufacturing the same |
JP2012235027A (en) | 2011-05-06 | 2012-11-29 | Koa Corp | Ceramic substrate and manufacturing method therefor |
JP2015158436A (en) | 2014-02-25 | 2015-09-03 | 日本電産リード株式会社 | Board inspection method, board inspection apparatus, inspection tool, and inspection tool set |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020262198A1 (en) | 2020-12-30 |
WO2020262198A1 (en) | 2020-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20090021090A (en) | Multilayer wiring board and its manufacturing method, and board | substrate for use in IC test | inspection apparatus, and its manufacturing method | |
US12019111B2 (en) | Manufacturing method of a multi-layer for a probe card | |
CN113597120B (en) | Method and system for selectively removing conductive material on substrate and manufacturing circuit pattern | |
JP2001118701A (en) | Low-resistance resistor for detecting current and its manufacturing method | |
CN101242711A (en) | Inspection mark structure, substrate sheet laminate and its design method, multilayer circuit board and inspection method for uniform accuracy of lamination | |
JP7588071B2 (en) | Circuit board, manufacturing method thereof, and inspection method thereof | |
KR20010021548A (en) | Ptc thermistor chip and method for manufacturing the same | |
JP7503069B2 (en) | Composite substrate and manufacturing method thereof, and circuit substrate and manufacturing method thereof | |
CN116017842A (en) | Multilayer circuit board and circuit board inner layer alignment detection method | |
CN108124386A (en) | Wiring board and its production method, graph transfer method | |
JP4085925B2 (en) | Printed circuit board manufacturing method | |
Cui et al. | Glass as a substrate for high density electrical interconnect | |
JP2012141275A (en) | Ceramic substrate for probe card and manufacturing method thereof | |
CN102365004A (en) | A method of manufacturing a high-precision bonding IC circuit board | |
CN109324219B (en) | Short-electrode four-terminal current sensing assembly and production process thereof | |
KR101055593B1 (en) | Repair method of pattern part | |
CN112213353B (en) | A test method for coefficient of linear expansion | |
JP2008151581A (en) | Apparatus for measuring volume resistivity of dielectric layer in electrostatic chuck and measuring method using the same | |
CN117156692B (en) | Press fit method for effectively improving flatness of whole PCB | |
CN113891578A (en) | HDI board manufacturing method for local electroplating hole filling and HDI board | |
TW201004509A (en) | Method for cutting copper-clad laminate | |
CN110927356A (en) | Method for testing performance of solder paste | |
JP7540210B2 (en) | Circuit board manufacturing method | |
DiBitonto et al. | Ultra-thin, high-precesion flex cable for the L3 Silicon Microvertex Detector | |
JP2004281536A (en) | Method of detecting defect in laminated ceramic electronic part |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240918 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20240926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7588071 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |