[go: up one dir, main page]

JP7503069B2 - Composite substrate and manufacturing method thereof, and circuit substrate and manufacturing method thereof - Google Patents

Composite substrate and manufacturing method thereof, and circuit substrate and manufacturing method thereof Download PDF

Info

Publication number
JP7503069B2
JP7503069B2 JP2021546909A JP2021546909A JP7503069B2 JP 7503069 B2 JP7503069 B2 JP 7503069B2 JP 2021546909 A JP2021546909 A JP 2021546909A JP 2021546909 A JP2021546909 A JP 2021546909A JP 7503069 B2 JP7503069 B2 JP 7503069B2
Authority
JP
Japan
Prior art keywords
defective
partition
ceramic substrate
brazing material
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021546909A
Other languages
Japanese (ja)
Other versions
JPWO2021054317A1 (en
Inventor
晃正 湯浅
貴裕 中村
聖治 小橋
浩二 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denka Co Ltd
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denka Co Ltd, Denki Kagaku Kogyo KK filed Critical Denka Co Ltd
Publication of JPWO2021054317A1 publication Critical patent/JPWO2021054317A1/ja
Application granted granted Critical
Publication of JP7503069B2 publication Critical patent/JP7503069B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本開示は、複合基板及びその製造方法、並びに、回路基板及びその製造方法に関する。 The present disclosure relates to a composite substrate and a manufacturing method thereof, and a circuit substrate and a manufacturing method thereof.

自動車、電鉄、産業用機器、及び発電関係等の分野には、大電流を制御するパワーモジュールが用いられている。パワーモジュールに搭載される回路基板は、絶縁性のセラミックス基板を有する。回路基板の製造方法としては、特許文献1に記載されるような以下の技術が知られている。すなわち、表面にスクライブラインが形成されているセラミックス基板の両面に金属層を接合して複合基板を形成する。そして、複合基板の表面の金属層をエッチングにより回路パターンに加工する。その後、スクライブラインに沿って複合基板を分割し複数の回路基板を製造する。 Power modules that control large currents are used in fields such as automobiles, electric railways, industrial equipment, and power generation. The circuit board mounted on the power module has an insulating ceramic substrate. The following technology, as described in Patent Document 1, is known as a method for manufacturing a circuit board. That is, a composite substrate is formed by bonding metal layers to both sides of a ceramic substrate having scribe lines formed on its surface. Then, the metal layer on the surface of the composite substrate is processed into a circuit pattern by etching. The composite substrate is then divided along the scribe lines to manufacture multiple circuit substrates.

セラミックス基板等、複数の部材をろう材等の接合材で接合するような場合、接合材の状態を評価する指標として、超音波探傷検査が知られている。特許文献2では、第1部材と第3部材との間に充填された第2部材の存在量を判定する方法として、超音波を入射させ、反射したエコー高さを用いることが提案されている。When multiple components, such as ceramic substrates, are joined with a joining material, such as a brazing material, ultrasonic inspection is known as an index for evaluating the condition of the joining material. Patent Document 2 proposes a method of emitting ultrasonic waves and using the height of the reflected echo as a method of determining the amount of the second component present between the first and third components.

特開2007-324301号公報JP 2007-324301 A 特開2014-209099号公報JP 2014-209099 A

回路基板は、用途に応じて絶縁性等の品質を確保することが求められる。例えば、回路基板において絶縁性を担うセラミックス基板に傷等の欠陥が存在すると、絶縁性が損なわれてしまう。このため、欠陥を極力排除する必要がある。一方で、セラミックス基板は、他の材料に比べて欠陥が発生し易いため、欠陥を完全に無くすことは困難である。このため、回路基板を形成する前の検査によって欠陥の有無を検査し、欠陥を有する区画を高い精度で排除することが必要となる。Circuit boards are required to ensure quality, such as insulation, depending on the application. For example, if there are defects such as scratches in the ceramic substrate that provides insulation in a circuit board, the insulation will be impaired. For this reason, it is necessary to eliminate defects as much as possible. However, ceramic substrates are more prone to defects than other materials, making it difficult to completely eliminate defects. For this reason, it is necessary to inspect for defects before forming the circuit board and to eliminate sections containing defects with a high degree of precision.

一方で、一区画のみに欠陥が存在するセラミックス基板を不良品として丸ごと廃棄すると、回路基板の歩留まりが低下してしまう。このため、欠陥が存在するセラミックス基板を用いても、高い精度で不良区画を識別することが可能な技術があれば、回路基板の信頼性向上に大きく貢献できると考えられる。On the other hand, if a ceramic substrate with a defect in only one section is discarded as a defective product, the yield of the circuit substrate will decrease. For this reason, if there was technology that could identify defective sections with high accuracy even when using ceramic substrates with defects, it would be possible to make a significant contribution to improving the reliability of circuit substrates.

そこで、本開示は、高い信頼性を有する回路基板を得ることが可能な複合基板及びその製造方法を提供する。また、高い信頼性を有する回路基板及びその製造方法を提供する。Therefore, the present disclosure provides a composite substrate capable of producing a highly reliable circuit board and a method for manufacturing the same. It also provides a highly reliable circuit board and a method for manufacturing the same.

本開示の一側面に係る複合基板は、セラミックス基板と、金属板と、これらを接合するろう材層と、を備える複合基板であって、セラミックス基板は、少なくとも一つの表面における区画線で画定される複数の区画部を有し、複数の区画部の少なくとも一つは欠陥部を有する欠陥区画部であり、当該欠陥区画部とその上の金属板との間に接合不良部を有する。 A composite substrate according to one aspect of the present disclosure is a composite substrate comprising a ceramic substrate, a metal plate, and a brazing material layer joining them, wherein the ceramic substrate has a plurality of partitions defined by partition lines on at least one surface, at least one of the plurality of partitions is a defective partition having a defect, and has a poor bond between the defective partition and the metal plate above it.

このような複合基板は、欠陥区画部とその上の金属板との間に接合不良部を有する。このような接合不良部は、超音波検査によって容易に検知することができる。このため、セラミックス基板において欠陥を有する欠陥区画部を高い精度で識別することができる。したがって、欠陥部を有するセラミックス基板を用いても、高い信頼性を有する回路基板を得ることができる。このセラミックス基板は欠陥部を有するにもかかわらず、回路基板の製造に用いることができるため、回路基板を高い歩留まりで製造することができる。すなわち、上記複合基板は、高い信頼性を有する回路基板を高い歩留まりで製造することを可能にする。 Such a composite substrate has a poor joint between the defective section and the metal plate above it. Such a poor joint can be easily detected by ultrasonic testing. This allows defective sections having defects in the ceramic substrate to be identified with high accuracy. Therefore, even if a ceramic substrate having defects is used, a highly reliable circuit substrate can be obtained. Despite having defects, this ceramic substrate can be used to manufacture circuit substrates, and therefore the circuit substrates can be manufactured with a high yield. In other words, the above composite substrate makes it possible to manufacture highly reliable circuit substrates with a high yield.

上記複合基板のろう材層における凹部、及び、金属板における凹部からなる群より選ばれる少なくとも一つが接合不良部を構成していてもよい。これによって、接合不良部の検知が一層容易となり、一層高い信頼性を有する回路基板を製造することができる。At least one selected from the group consisting of a recess in the brazing material layer of the composite substrate and a recess in the metal plate may constitute a defective joint. This makes it easier to detect the defective joint, and allows the manufacture of a circuit board with higher reliability.

ろう材層における凹部が接合不良部を構成し、当該凹部においてセラミックス基板の表面が接合不良部に露出していてもよい。これによって、接合不良部の検知が一層容易となり、一層高い信頼性を有する回路基板を製造することができる。A recess in the brazing material layer may constitute a defective joint, and the surface of the ceramic substrate may be exposed to the defective joint at the recess. This makes it easier to detect the defective joint, and allows the production of a circuit board with higher reliability.

上記複合基板におけるろう材層及び金属板からなる群より選ばれる少なくとも一つは、欠陥区画部の上に変質部を有し、当該変質部が接合不良部を構成していてもよい。このような接合不良部は、簡便に形成することができる。したがって、複合基板の製造プロセスを簡素化することができる。At least one selected from the group consisting of the brazing material layer and the metal plate in the composite substrate may have an altered portion on the defective partition portion, and the altered portion may constitute a defective joint portion. Such a defective joint portion can be easily formed. Therefore, the manufacturing process of the composite substrate can be simplified.

上記複合基板における上記欠陥区画部の上において、金属板がセラミックス基板側とは反対側の面に識別部を有していてもよい。これによって、欠陥区画部を一層高い精度で検知することができる。このため、一層高い信頼性を有する回路基板を製造することができる。 Above the defective section in the composite substrate, the metal plate may have an identification section on the surface opposite the ceramic substrate. This allows the defective section to be detected with even higher accuracy. This allows the manufacture of circuit boards with even higher reliability.

本開示の一側面に係る回路基板は、セラミックス基板と、複数の導体部と、これらを接合するろう材層と、を備える回路基板であって、セラミックス基板は、少なくとも一つの表面における区画線で画定される複数の区画部を有し、複数の区画部のそれぞれにおいて独立するように複数の導体部が設けられており、複数の区画部の少なくとも一つは欠陥部を有する欠陥区画部であり、当該欠陥区画部と、その上に設けられる導体部との間に接合不良部を有する。 A circuit board according to one aspect of the present disclosure is a circuit board comprising a ceramic substrate, a plurality of conductor portions, and a brazing material layer joining them, wherein the ceramic substrate has a plurality of partition portions defined by partition lines on at least one surface, a plurality of conductor portions are provided so as to be independent in each of the plurality of partition portions, and at least one of the plurality of partition portions is a defective partition portion having a defect, and has a poor connection between the defective partition portion and the conductor portion provided thereon.

このような回路基板は、欠陥区画部とその上に設けられる導体部との間に接合不良部を有する。このような接合不良部は、超音波検査によって容易に検知することができる。このため、セラミックス基板において欠陥を有する欠陥区画部を高い精度で排除することができる。したがって、セラミックス基板が欠陥区画部を有していても、当該欠陥区画部を高い精度で識別することができるため、この回路基板は高い信頼性を有する。またセラミックス基板は欠陥部を有するにもかかわらず、回路基板の製造に用いることができるため、回路基板を高い歩留まりで製造することができる。すなわち、上記回路基板は高い信頼性を有し、且つ高い歩留まりで製造することができる。 Such a circuit board has a poor joint between the defective partition and the conductor portion provided thereon. Such a poor joint can be easily detected by ultrasonic inspection. Therefore, defective partitions having defects in the ceramic substrate can be removed with high accuracy. Therefore, even if the ceramic substrate has a defective partition, the defective partition can be identified with high accuracy, and the circuit substrate has high reliability. Furthermore, despite the ceramic substrate having defects, the ceramic substrate can be used to manufacture circuit substrates, and therefore the circuit substrates can be manufactured with a high yield. In other words, the circuit substrate has high reliability and can be manufactured with a high yield.

上記回路基板における接合不良部は、ろう材層における凹部、及び、導体部のセラミックス基板側における凹部からなる群より選ばれる少なくとも一つによって形成されていてもよい。これによって、接合不良部の検知が一層容易となり、回路基板の信頼性を一層高くすることができる。The defective joint in the circuit board may be formed by at least one selected from the group consisting of a recess in the brazing material layer and a recess on the ceramic substrate side of the conductor. This makes it easier to detect the defective joint, and further increases the reliability of the circuit board.

上記回路基板における接合不良部は、少なくともろう材層における凹部によって形成されており、ろう材層における凹部においてセラミックス基板の表面が接合不良部に露出していてもよい。これによって、接合不良部の検知が一層容易となり、回路基板の信頼性を一層高くすることができる。The defective joint in the circuit board is formed by at least a recess in the brazing material layer, and the surface of the ceramic substrate may be exposed to the defective joint in the recess in the brazing material layer. This makes it easier to detect the defective joint, and further increases the reliability of the circuit board.

上記回路基板におけるろう材層及び導体部からなる群より選ばれる少なくとも一つは、欠陥区画部の上に変質部を有し、その変質部が接合不良部を構成していてもよい。このような接合不良部は、簡便に形成することができる。したがって、回路基板の製造プロセスを簡素化することができる。At least one selected from the group consisting of the brazing material layer and the conductor portion in the circuit board may have an altered portion on the defective partition portion, and the altered portion may constitute a defective joint portion. Such a defective joint portion can be easily formed. Therefore, the manufacturing process of the circuit board can be simplified.

上記欠陥区画部の上における導体部は、セラミックス基板側とは反対側の面に識別部を有していてもよい。これによって、欠陥区画部を一層高い精度で検知することができる。このため、回路基板の信頼性をさらに向上することができる。The conductor portion above the defective section may have an identification portion on the surface opposite the ceramic substrate. This allows the defective section to be detected with even higher accuracy, thereby further improving the reliability of the circuit board.

本開示の一側面に係る複合基板の製造方法は、表面における区画線で画定される複数の区画部を有し、複数の区画部の少なくとも一つが欠陥部を有する欠陥区画部であるセラミックス基板の表面にろう材を塗布する工程と、欠陥区画部に塗布されたろう材の少なくとも一部を変形又は変質する工程と、ろう材を介してセラミックス基板と金属板とを接合して、当該欠陥区画部とその上の金属板との間に接合不良部を設ける工程と、有する。A method for manufacturing a composite substrate according to one aspect of the present disclosure includes the steps of applying a brazing filler metal to a surface of a ceramic substrate having a plurality of partitions defined by partition lines on the surface, at least one of which is a defective partition having a defect; deforming or altering at least a portion of the brazing filler metal applied to the defective partition; and joining the ceramic substrate and a metal plate via the brazing filler metal to provide a poor joint between the defective partition and the metal plate above it.

上記複合基板の製造方法では、欠陥区画部とその上の金属板との間に接合不良部を設けている。このような接合不良部は、超音波検査によって容易に検知することができる。このため、セラミックス基板において欠陥を有する欠陥区画部を高い精度で識別することができる。したがって、欠陥部を有するセラミックス基板を用いても、高い信頼性を有する回路基板を得ることができる。このセラミックス基板は欠陥部を有するにもかかわらず、回路基板の製造に用いることができるため、回路基板を高い歩留まりで製造することができる。すなわち、上記複合基板の製造方法は、高い信頼性を有する回路基板を高い歩留まりで製造することを可能にする。なお、本開示における「変形又は変質する」とは、変形及び変質のどちらか一方を行う場合と、変形及び変質の両方を行う場合を含む。In the manufacturing method of the composite substrate, a defective joint is provided between the defective section and the metal plate thereon. Such a defective joint can be easily detected by ultrasonic testing. Therefore, the defective section having a defect in the ceramic substrate can be identified with high accuracy. Therefore, even if a ceramic substrate having a defect is used, a circuit substrate having high reliability can be obtained. Although the ceramic substrate has a defect, it can be used to manufacture a circuit substrate, and therefore the circuit substrate can be manufactured with a high yield. In other words, the manufacturing method of the composite substrate makes it possible to manufacture a circuit substrate having high reliability with a high yield. In this disclosure, "deform or change" includes the case where either one of deformation and change occurs, and the case where both deformation and change occur.

上記複合基板の製造方法において、ろう材の一部を変形又は変質する工程では、欠陥区画部に塗布されたろう材にレーザー光を照射してろう材を変形又は除去し凹部を形成してもよい。これによって、検知することが容易な接合不良部を簡便に形成することができる。In the manufacturing method of the composite substrate, in the step of deforming or altering a portion of the brazing material, the brazing material applied to the defective section may be irradiated with laser light to deform or remove the brazing material and form a recess. This makes it possible to easily form a joint defect that is easy to detect.

本開示の一側面に係る複合基板の製造方法は、表面における区画線で画定される複数の区画部を有し、複数の区画部の少なくとも一つが欠陥部を有する欠陥区画部であるセラミックス基板の表面において、欠陥区画部以外の複数の区画部にろう材を塗布する工程と、ろう材を介してセラミックス基板と金属板とを接合して、当該欠陥区画部とその上の金属板との間に接合不良部を設ける工程と、有する。A method for manufacturing a composite substrate according to one aspect of the present disclosure includes the steps of: applying a brazing filler metal to a plurality of partitions on a surface of a ceramic substrate, the plurality of partitions being defined by partition lines on the surface, at least one of which is a defective partition having a defect; and joining the ceramic substrate and a metal plate via the brazing filler metal to provide a poor joint between the defective partition and the metal plate above it.

本開示の一側面に係る複合基板の製造方法は、表面における区画線で画定される複数の区画部を有し、複数の区画部の少なくとも一つが欠陥部を有する欠陥区画部であるセラミックス基板の前記表面にろう材を塗布する工程と、金属板の表面の一部を変形又は変質する工程と、表面における変形又は変質した部分が欠陥区画部と対向するように、ろう材を介してセラミックス基板と金属板とを接合して、当該欠陥区画部の上に接合不良部を設ける工程と、有する。A method for manufacturing a composite substrate according to one aspect of the present disclosure includes the steps of: applying a brazing material to a surface of a ceramic substrate having a plurality of partitions defined by partition lines on the surface, at least one of which is a defective partition having a defect; deforming or altering a portion of the surface of a metal plate; and joining the ceramic substrate and the metal plate via the brazing material so that the deformed or altered portion on the surface faces the defective partition, thereby providing a poor joint above the defective partition.

上述の各複合基板の製造方法でも、欠陥区画部とその上の金属板との間に接合不良部を設けている。このような接合不良部は、超音波検査によって容易に検知することができる。このため、セラミックス基板において欠陥を有する欠陥区画部を高い精度で識別することができる。したがって、欠陥部を有するセラミックス基板を用いても、高い信頼性を有する回路基板を得ることができる。このセラミックス基板は欠陥部を有するにもかかわらず、回路基板の製造に用いることができるため、回路基板を高い歩留まりで製造することができる。すなわち、上記複合基板の製造方法は、高い信頼性を有する回路基板を高い歩留まりで製造することを可能にする。 In each of the above-mentioned manufacturing methods for composite substrates, a defective joint is provided between the defective section and the metal plate above it. Such a defective joint can be easily detected by ultrasonic testing. This makes it possible to identify defective sections having defects in the ceramic substrate with high accuracy. Therefore, even if a ceramic substrate having a defect is used, a highly reliable circuit substrate can be obtained. Despite having a defect, this ceramic substrate can be used to manufacture circuit substrates, and therefore the circuit substrates can be manufactured with a high yield. In other words, the above-mentioned manufacturing methods for composite substrates make it possible to manufacture highly reliable circuit substrates with a high yield.

上述のいずれかの複合基板の製造方法では、セラミックス基板と金属板とを接合して得られた接合基板における接合不良部を、超音波を用いて検出する工程と、接合不良部を有する欠陥区画部の上における金属板の部分に識別部を設ける工程と、を有していてもよい。これによって、欠陥区画部を一層高い精度で識別して排除することができる。Any of the above-mentioned methods for manufacturing a composite substrate may include a step of detecting a defective joint in a bonded substrate obtained by bonding a ceramic substrate and a metal plate using ultrasonic waves, and a step of providing an identification section on a portion of the metal plate above a defective section having a defective joint. This allows the defective section to be identified and removed with even higher accuracy.

本開示の一側面に係る回路基板の製造方法は、上述のいずれかの製造方法で得られた複合基板における金属板の一部を除去し、複数の区画部のそれぞれにおいて独立する複数の導体部を形成する工程を有する。A method for manufacturing a circuit board according to one aspect of the present disclosure includes removing a portion of the metal plate in a composite board obtained by any of the manufacturing methods described above, and forming a plurality of independent conductor portions in each of a plurality of partition portions.

このような製造方法で得られる回路基板は、欠陥区画部とその上に設けられる導体部との間に接合不良部を有する。このような接合不良部は、超音波検査によって容易に検知することができる。このため、セラミックス基板において欠陥を有する欠陥区画部を高い精度で排除することができる。したがって、セラミックス基板が欠陥区画部を有していても、当該欠陥区画部を高い精度で排除することができるため、この回路基板は高い信頼性を有する。またセラミックス基板は欠陥部を有するにもかかわらず、回路基板の製造に用いることができるため、回路基板を高い歩留まりで製造することができる。すなわち、高い信頼性を有する回路基板を高い歩留まりで製造することを可能にする。 The circuit board obtained by this manufacturing method has a poor joint between the defective partition and the conductor portion provided thereon. Such a poor joint can be easily detected by ultrasonic inspection. Therefore, defective partitions having defects in the ceramic substrate can be removed with high accuracy. Therefore, even if the ceramic substrate has a defective partition, the defective partition can be removed with high accuracy, and the circuit substrate has high reliability. Furthermore, despite the ceramic substrate having defects, the ceramic substrate can be used to manufacture circuit substrates, and therefore the circuit substrates can be manufactured with a high yield. In other words, it is possible to manufacture highly reliable circuit substrates with a high yield.

本開示によれば、高い信頼性を有する回路基板を得ることが可能な複合基板及びその製造方法を提供することができる。また、高い信頼性を有する回路基板及びその製造方法を提供することができる。According to the present disclosure, it is possible to provide a composite substrate capable of producing a highly reliable circuit board and a method for producing the same. It is also possible to provide a highly reliable circuit board and a method for producing the same.

図1は、一実施形態に係る複合基板の斜視図である。FIG. 1 is a perspective view of a composite substrate according to an embodiment. 図2は、図1の複合基板に備えられるセラミックス基板の一例を示す斜視図である。FIG. 2 is a perspective view showing an example of a ceramic substrate provided in the composite substrate of FIG. 図3は、図1のIII-III線断面図である。FIG. 3 is a cross-sectional view taken along line III-III in FIG. 図4は、接合不良部を検出する超音波探傷検査の方法を説明する図である。FIG. 4 is a diagram for explaining a method of ultrasonic flaw detection for detecting a joint defect. 図5は、一実施形態に係る複合基板の変形例を示す拡大断面図である。FIG. 5 is an enlarged cross-sectional view showing a modified example of the composite substrate according to the embodiment. 図6は、一実施形態に係る別の複合基板の変形例を示す拡大断面図である。FIG. 6 is an enlarged cross-sectional view showing another modified example of the composite substrate according to the embodiment. 図7は、一実施形態に係る回路基板の斜視図である。FIG. 7 is a perspective view of a circuit board according to an embodiment. 図8は、図7のVIII-VIII線断面図である。FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG. 図9は、別の実施形態に係る回路基板の斜視図である。FIG. 9 is a perspective view of a circuit board according to another embodiment. 図10は、表面にろう材が塗布されているセラミックス基板を示す斜視図である。FIG. 10 is a perspective view showing a ceramic substrate having a brazing material applied to its surface. 図11は、表面にレジストパターンが形成された複合基板の一例を示す図である。FIG. 11 is a diagram showing an example of a composite substrate having a resist pattern formed on its surface.

以下、場合により図面を参照して、本開示の一実施形態について説明する。ただし、以下の実施形態は、本開示を説明するための例示であり、本開示を以下の内容に限定する趣旨ではない。説明において、同一要素又は同一機能を有する要素には同一符号を用い、場合により重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、各要素の寸法比率は図示の比率に限られるものではない。 Below, one embodiment of the present disclosure will be described, with reference to the drawings where appropriate. However, the following embodiment is an example for explaining the present disclosure, and is not intended to limit the present disclosure to the following content. In the description, the same reference numerals will be used for the same elements or elements having the same functions, and duplicated descriptions will be omitted where appropriate. Furthermore, unless otherwise specified, positional relationships such as up, down, left, right, etc. will be based on the positional relationships shown in the drawings. Furthermore, the dimensional ratios of each element are not limited to those shown in the drawings.

図1は、一実施形態に係る複合基板の斜視図である。複合基板200は、互いに対向するように配置された一対の金属板110,111と、一対の金属板110,111の間にセラミックス基板100を備える。金属板110,111としては、銅板が挙げられる。セラミックス基板100、金属板110及び金属板111の形状及びサイズは、それぞれ同じであってもよいし、異なっていてもよい。金属板110,111とセラミックス基板100は、ろう材層(不図示)によって接合されている。 Figure 1 is a perspective view of a composite substrate according to one embodiment. The composite substrate 200 comprises a pair of metal plates 110, 111 arranged to face each other, and a ceramic substrate 100 between the pair of metal plates 110, 111. The metal plates 110, 111 may be copper plates. The ceramic substrate 100, the metal plates 110, and the metal plates 111 may each be the same in shape and size, or may be different. The metal plates 110, 111 and the ceramic substrate 100 are joined by a brazing layer (not shown).

複合基板200の一例としては、セラミックス基板100が窒化アルミニウムで構成され、金属板110,111が銅又はアルミニウムで構成されるものが挙げられる。金属板110は、セラミックス基板100側とは反対側の表面110aに、セラミックス基板100において欠陥部を有する欠陥区画部の位置を識別するための識別部112を有する。An example of the composite substrate 200 is one in which the ceramic substrate 100 is made of aluminum nitride and the metal plates 110, 111 are made of copper or aluminum. The metal plate 110 has an identification portion 112 on the surface 110a opposite to the ceramic substrate 100 side for identifying the position of a defective partition portion having a defect in the ceramic substrate 100.

識別部112は、凹部で構成されていてもよいし、シール等の貼付物で構成されていてもよい。または、識別部112の周囲とは異なる色によるマーク等であってもよい。識別部112は、一つの欠陥区画部の上に複数設けられていてもよい。欠陥区画部が複数存在する場合、識別部112は、複数の欠陥区画部の上における表面110aの部分にそれぞれ設けられる。なお、金属板111も、セラミックス基板100との接合面とは反対側の表面に同様の識別部を有していてもよいし、有していなくてもよい。The identification portion 112 may be configured as a recess, or may be configured as an attachment such as a sticker. Alternatively, it may be a mark in a color different from the surroundings of the identification portion 112. A plurality of identification portions 112 may be provided on one defective partition. When there are a plurality of defective partitions, the identification portions 112 are provided on the surface 110a above the plurality of defective partitions, respectively. The metal plate 111 may or may not have a similar identification portion on the surface opposite to the bonding surface with the ceramic substrate 100.

図2は、複合基板200に備えられるセラミックス基板の一例を示す斜視図である。図2のセラミックス基板100は、平板形状を有する。セラミックス基板100は表面100Aにおける区画線によって複数に区画されている。表面100Aには、区画線として、第1の方向に沿って延在し且つ等間隔で並ぶ複数の区画線L1と、第1の方向に直交する第2の方向に沿って延在し且つ等間隔で並ぶ複数の区画線L2と、が設けられている。区画線L1と区画線L2とは互いに直交している。 Figure 2 is a perspective view showing an example of a ceramic substrate provided in the composite substrate 200. The ceramic substrate 100 in Figure 2 has a flat plate shape. The ceramic substrate 100 is divided into a plurality of sections by division lines on the surface 100A. The surface 100A is provided with a plurality of division lines L1 extending along a first direction and arranged at equal intervals, and a plurality of division lines L2 extending along a second direction perpendicular to the first direction and arranged at equal intervals. The division lines L1 and L2 are perpendicular to each other.

区画線L1,L2は、例えば、複数の凹みが直線状に並んで構成されていてもよいし、線状に溝が形成されていてもよい。具体的には、レーザー光で形成されるスクライブラインであってよい。レーザー源としては、例えば、炭酸ガスレーザー及びYAGレーザー等が挙げられる。このようなレーザー源からレーザー光を間欠的に照射することによってスクライブラインを形成することができる。なお、区画線L1,L2は、等間隔で並んでいなくてもよく、また、直交するものに限定されない。また、直線状ではなく、曲線状であってもよいし、折れ曲がっていてもセラミックス基板100は、区画線L1及び区画線L2によって画定される複数の区画部10を有する。The dividing lines L1 and L2 may be, for example, a plurality of depressions arranged in a straight line, or may be linear grooves. Specifically, they may be scribe lines formed by laser light. Examples of laser sources include carbon dioxide lasers and YAG lasers. Scribe lines can be formed by intermittently irradiating laser light from such laser sources. The dividing lines L1 and L2 do not have to be arranged at equal intervals, and are not limited to being perpendicular. Furthermore, the dividing lines may be curved or bent instead of straight. The ceramic substrate 100 has a plurality of dividing sections 10 defined by the dividing lines L1 and L2.

複数の区画部10のうち、一つの区画部10は欠陥部11を有する。このように欠陥部11を有する区画部10を、欠陥区画部10aと称する。欠陥区画部10aは、複数の欠陥部11を有していてよい。また、セラミックス基板100は、複数の欠陥区画部10aを有していてよい。Of the multiple partitions 10, one partition 10 has a defect 11. A partition 10 having a defect 11 in this manner is referred to as a defective partition 10a. The defective partition 10a may have multiple defect parts 11. In addition, the ceramic substrate 100 may have multiple defective partitions 10a.

欠陥部11は、回路基板としたときに耐電圧特性に影響を及ぼす要因となるものをいい、例えば、クラック、並びに、穴及び傷等の凹みが挙げられる。欠陥部11は、本実施形態では表面100Aに現れている。ただし、このような形状に限定されず、例えば、表面100Aからその反対側の裏面100Bに到達するクラックであってもよい。すなわち、欠陥部は、表面100A又は裏面100Bに露出していてもよいし、露出していなくてもよい。露出していない欠陥部は、例えば非破壊検査等で検知することができる。目視等による検知の容易性の観点から、欠陥部はセラミックス基板100の表面100A、及び/又は裏面100Bに露出するものであってよい。The defect 11 refers to a factor that affects the withstand voltage characteristics when made into a circuit board, and examples of the defect include cracks, as well as dents such as holes and scratches. In this embodiment, the defect 11 appears on the surface 100A. However, the shape is not limited to this, and may be, for example, a crack that reaches from the surface 100A to the opposite back surface 100B. In other words, the defect may be exposed on the surface 100A or the back surface 100B, or may not be exposed. A defect that is not exposed can be detected, for example, by non-destructive testing. From the viewpoint of ease of detection by visual inspection, etc., the defect may be exposed on the surface 100A and/or the back surface 100B of the ceramic substrate 100.

図3は図1のIII-III線断面図である。図2及び図3に示すように、区画部10(欠陥区画部10a)は、区画線L1,L2で囲まれる表面100Aの一部の領域と、当該一部の領域に対応する裏面100Bの一部の領域と、区画線L1,L2からセラミックス基板100の厚さ方向に平行に描かれる仮想線VLと、で囲まれる3次元の領域で構成される。 Figure 3 is a cross-sectional view taken along line III-III in Figure 1. As shown in Figures 2 and 3, partition 10 (defect partition 10a) is composed of a three-dimensional area surrounded by a partial area of front surface 100A surrounded by partition lines L1, L2, a partial area of back surface 100B corresponding to said partial area, and an imaginary line VL drawn parallel to the thickness direction of ceramic substrate 100 from partition lines L1, L2.

一対の金属板110,111とセラミックス基板100との間には、ろう材層40が設けられている。ろう材層40は、一対の金属板110,111とセラミックス基板100とを接合する機能を有しており、ろう材を焼成することによって形成される。欠陥区画部10a上に設けられているろう材層40は、空隙部42を有しており、これが接合不良部50を構成している。複合基板200は、接合不良部50を有することから、超音波検査等によって容易に検知される。接合不良部50は、欠陥区画部10aと金属板110との間に設けられていることから、接合不良部50を高い精度で検出することができる。このため、欠陥区画部10aの位置を高い精度で識別することができる。A brazing material layer 40 is provided between the pair of metal plates 110, 111 and the ceramic substrate 100. The brazing material layer 40 has the function of joining the pair of metal plates 110, 111 and the ceramic substrate 100, and is formed by firing the brazing material. The brazing material layer 40 provided on the defective partition 10a has a void portion 42, which constitutes the defective joint portion 50. Since the composite substrate 200 has the defective joint portion 50, it is easily detected by ultrasonic inspection or the like. Since the defective joint portion 50 is provided between the defective partition 10a and the metal plate 110, the defective joint portion 50 can be detected with high accuracy. Therefore, the position of the defective partition 10a can be identified with high accuracy.

本開示における接合不良部50の検出は、市販の超音波探傷検査装置を用いて、各材料固有の音響インピーダンスとその組み合わせに依存する反射率に基づいて行うことできる。接合不良部50は、例えば、ダイヤ電子応用株式会社製の超音波探傷検査装置(探触子:東レエンジニアリング株式会社製,周波数:25MHz,口径:6mm,焦点距離:20mm)を用いて、金属板110の表面110aから超音波を入射して得られる反射波形を評価するパルス反射法で検出される。In the present disclosure, the detection of the joint failure 50 can be performed using a commercially available ultrasonic inspection device based on the acoustic impedance specific to each material and the reflectance that depends on the combination of the materials. The joint failure 50 is detected by a pulse reflection method that evaluates the reflected waveform obtained by irradiating ultrasonic waves from the surface 110a of the metal plate 110 using, for example, an ultrasonic inspection device manufactured by Dia Electronics Co., Ltd. (probe: manufactured by Toray Engineering Co., Ltd., frequency: 25 MHz, aperture: 6 mm, focal length: 20 mm).

具体的には、図4に示すように、複合基板200を容器62に収容された水64中に浸漬した状態で、探触子60から超音波を複合基板200における金属板110の表面110aから入射させる。金属板110,111(導体部)の少なくとも一方の厚みが0.4mmよりも大きい場合、複合基板200のろう材層40に超音波の焦点を合わせる。この状態で複合基板200を水平方向(矢印P方向)に沿って移動させながら界面探傷スキャンを行う。表面110aからの表面エコー強度に対する、ろう材層40からの界面エコー強度の比が0.5以上となる部分を接合不良部50と判定してよい。Specifically, as shown in FIG. 4, while the composite substrate 200 is immersed in water 64 contained in a container 62, ultrasonic waves are applied from the probe 60 to the surface 110a of the metal plate 110 in the composite substrate 200. If the thickness of at least one of the metal plates 110, 111 (conductor portion) is greater than 0.4 mm, the ultrasonic waves are focused on the brazing material layer 40 of the composite substrate 200. In this state, an interface flaw scan is performed while moving the composite substrate 200 horizontally (in the direction of the arrow P). A portion where the ratio of the interface echo intensity from the brazing material layer 40 to the surface echo intensity from the surface 110a is 0.5 or more may be determined to be a joint failure portion 50.

後述する回路基板の場合も複合基板200と同様にして接合不良部50を検出することができる。なお、複合基板200及び後述する回路基板において通常検出されるボイド部の表面エコー強度に対する界面エコー強度の比は0.4以上である。表面エコーに対する界面エコー強度の比が、通常検出されるボイド部における当該比よりも大きくなるような接合不良部50とすることによって、欠陥区画部10aをより容易に識別することができる。In the case of the circuit board described later, the poor connection portion 50 can be detected in the same manner as in the composite substrate 200. The ratio of the interface echo intensity to the surface echo intensity of the void portion that is normally detected in the composite substrate 200 and the circuit substrate described later is 0.4 or more. By making the poor connection portion 50 such that the ratio of the interface echo intensity to the surface echo is greater than the ratio in the void portion that is normally detected, the defective section 10a can be more easily identified.

厚みが0.4mm以下の金属板110,111(導体部)のみを有する場合は、超音波が入射する表面110aとは反対側にある裏面111b(底面)に焦点を合わせ、この底面からのエコー強度(底面エコー強度)を測定する。この状態で複合基板200を水平方向に沿って移動させながら界面探傷スキャンを行う。接合不良部50を有しない部分である正常部分からの底面エコー強度に対する、接合不良部50における底面エコー強度の比は0.2以下であってよい。複合基板及び回路基板において通常検出されるボイド部の当該比は0.2を超え且つ0.5以下である。底面エコー強度の比が、通常検出されるボイド部における底面エコー強度の比よりも小さくなるような接合不良部50とすることによって、欠陥区画部10aをより容易に識別することができる。When only metal plates 110, 111 (conductor parts) having a thickness of 0.4 mm or less are included, the focus is placed on the back surface 111b (bottom surface) opposite to the front surface 110a where the ultrasonic waves are incident, and the echo intensity from this bottom surface (bottom echo intensity) is measured. In this state, the composite substrate 200 is moved horizontally while performing an interface flaw scan. The ratio of the bottom echo intensity in the poor joint part 50 to the bottom echo intensity from the normal part, which is a part that does not have the poor joint part 50, may be 0.2 or less. The ratio of the void part that is usually detected in the composite substrate and the circuit substrate is greater than 0.2 and less than 0.5. By making the poor joint part 50 such that the ratio of the bottom echo intensity is smaller than the ratio of the bottom echo intensity in the void part that is usually detected, the defective section 10a can be more easily identified.

上述のように、金属板又は導体部の厚さによって接合不良部50の検出方法を変えることによって、接合不良部50を十分に高い精度で検知することができる。As described above, by changing the detection method for the poor connection portion 50 depending on the thickness of the metal plate or conductor portion, the poor connection portion 50 can be detected with sufficiently high accuracy.

接合不良部50は、欠陥区画部10aにおける欠陥部11の真上に設けられる必要はなく、欠陥区画部10aと金属板110との間に形成されていればよい。欠陥区画部10aを有する部分(分割基板)と、欠陥部11を有しない区画部10を有する部分(分割基板)とを分別することができればよいからである。金属板110の表面110aにおける識別部112は、欠陥区画部10aに対応するように、欠陥区画部10aの上方に設けられている。このため、識別部112によって、欠陥区画部10aの有無、及びその位置を判別することができる。すなわち、仮想線VLを、金属板110にまで延長すると、仮想線VLで確定される識別部112を有する区画は、欠陥区画部10aの真上にある。The joint failure 50 does not need to be located directly above the defect 11 in the defect partition 10a, but may be located between the defect partition 10a and the metal plate 110. This is because it is sufficient to be able to distinguish between a portion (divided substrate) having the defect partition 10a and a portion (divided substrate) having a partition 10 without the defect 11. The identification portion 112 on the surface 110a of the metal plate 110 is located above the defect partition 10a so as to correspond to the defect partition 10a. Therefore, the presence or absence of the defect partition 10a and its position can be determined by the identification portion 112. In other words, when the virtual line VL is extended to the metal plate 110, the partition having the identification portion 112 determined by the virtual line VL is located directly above the defect partition 10a.

接合不良部50は、図3に示すように、セラミックス基板100の表面100Aがろう材層40で覆われておらず、表面100Aが露出する空隙部42で構成されていてもよいし、ろう材層40に形成された凹部によって構成されていてもよい。接合不良部50を構成する空洞部分が大きくなれば、超音波検査による検出精度を高くすることができる。3, the poor joint portion 50 may be configured as a void portion 42 where the surface 100A of the ceramic substrate 100 is not covered with the brazing material layer 40 and the surface 100A is exposed, or may be configured as a recess formed in the brazing material layer 40. If the cavity portion that constitutes the poor joint portion 50 is large, the detection accuracy by ultrasonic inspection can be improved.

接合不良部50は、ろう材層40によって金属板110とセラミックス基板100とが接合されていない部分である。なお、各区画部10の外周部はろう材層40が設けられていない非接合部分52があるが、このような非接合部分52は接合不良部50に該当しない。接合不良部50は、欠陥区画部10a以外の区画部10ではろう材層40によって金属板110とセラミックス基板100とが接合されているが、欠陥区画部10aではろう材層40によって金属板110とセラミックス基板100とが接合されていない部分である。したがって、欠陥区画部10a以外の区画部10におけるろう材層40による接合状態と、欠陥区画部10aにおけるろう材層40による接合状態を比較することによって、接合不良部50であるか否かを判定することができる。The poor joint portion 50 is a portion where the metal plate 110 and the ceramic substrate 100 are not joined by the brazing material layer 40. The outer periphery of each partition 10 has a non-jointed portion 52 where the brazing material layer 40 is not provided, but such a non-jointed portion 52 does not correspond to the poor joint portion 50. The poor joint portion 50 is a portion where the metal plate 110 and the ceramic substrate 100 are joined by the brazing material layer 40 in the partition 10 other than the defective partition 10a, but where the metal plate 110 and the ceramic substrate 100 are not joined by the brazing material layer 40 in the defective partition 10a. Therefore, by comparing the state of joining by the brazing material layer 40 in the partition 10 other than the defective partition 10a with the state of joining by the brazing material layer 40 in the defective partition 10a, it is possible to determine whether or not the poor joint portion 50 exists.

本実施形態では、接合不良部50は、金属板110側のろう材層40に設けられているが、これに限定されない。例えば、接合不良部50は、金属板111側のろう材層40に設けられてもよいし、金属板110側と金属板111側の両方のろう材層40に設けられてもよい。また、ろう材層40は、セラミックス基板100の表面100A及び裏面100Bの全面を覆うように形成されていてもよい。In this embodiment, the poor joint portion 50 is provided in the brazing material layer 40 on the metal plate 110 side, but is not limited thereto. For example, the poor joint portion 50 may be provided in the brazing material layer 40 on the metal plate 111 side, or may be provided in the brazing material layers 40 on both the metal plate 110 side and the metal plate 111 side. In addition, the brazing material layer 40 may be formed so as to cover the entire surfaces of the front surface 100A and the back surface 100B of the ceramic substrate 100.

図5は、本実施形態の複合基板の変形例を示す拡大断面図である。図5では、複合基板202における欠陥区画部10aとその近傍の部分の断面構造を拡大して示している。複合基板202は、ろう材層40側に形成された変質部44が接合不良部50を構成している点で、複合基板200と異なっている。複合基板202のその他の構成は、複合基板200と同じであってよい。変質部44は、変質部44の周囲にあるろう材層40とは異なる組成を有するものであり、金属板110とは接合しない成分で構成される。変質部44は、金属板110との界面に形成されている。変質部44は、例えば、シール状又はテープ状のもので構成されてよい。変質部44は、高温下においても、セラミックス又は金属等、金属板110と反応しない成分を含んでいるものが好ましい。 Figure 5 is an enlarged cross-sectional view showing a modified example of the composite substrate of this embodiment. In Figure 5, the cross-sectional structure of the defective partition 10a and its neighboring parts in the composite substrate 202 is enlarged. The composite substrate 202 differs from the composite substrate 200 in that the altered portion 44 formed on the brazing material layer 40 side constitutes the poor joint portion 50. The other configuration of the composite substrate 202 may be the same as that of the composite substrate 200. The altered portion 44 has a different composition from the brazing material layer 40 around the altered portion 44 and is composed of a component that does not bond with the metal plate 110. The altered portion 44 is formed at the interface with the metal plate 110. The altered portion 44 may be, for example, in the form of a seal or tape. It is preferable that the altered portion 44 contains a component that does not react with the metal plate 110, such as ceramics or metal, even at high temperatures.

図6は、本実施形態の複合基板の別の変形例を示す拡大断面図である。図6では、複合基板204における欠陥区画部10aとその近傍の部分の断面構造を拡大して示している。複合基板204は、金属板110側の変質部113が接合不良部50を構成している点で、複合基板200,202と異なっている。複合基板204のその他の構成は、複合基板200,202と同じであってよい。 Figure 6 is an enlarged cross-sectional view showing another modified example of the composite substrate of this embodiment. Figure 6 shows an enlarged cross-sectional structure of the defective partition 10a and its surrounding area in the composite substrate 204. The composite substrate 204 differs from the composite substrates 200 and 202 in that the altered portion 113 on the metal plate 110 side constitutes the poor bonding portion 50. The other configurations of the composite substrate 204 may be the same as those of the composite substrates 200 and 202.

変質部113は、変質部113の周囲にある金属板110の組成とは異なる組成を有するものであり、ろう材層40によって接合されない成分で構成される。変質部113は、例えば、酸化物で構成されてもよい。また、高温下において、ろう材層40と反応しない成分を含んでいることが好ましい。さらに別の変形例では、金属板110に変質部113の代わりに凹部を設けてもよい。このような凹部も、接合不良部50を構成することができる。さらに別の変形例では、金属板110の変質部113と図5に示すろう材層40における変質部44とが接合不良部を構成していてもよい。The altered portion 113 has a composition different from that of the metal plate 110 around the altered portion 113, and is composed of a component that is not joined by the brazing material layer 40. The altered portion 113 may be composed of, for example, an oxide. It is also preferable that the altered portion 113 contains a component that does not react with the brazing material layer 40 at high temperatures. In yet another modified example, a recess may be provided in the metal plate 110 instead of the altered portion 113. Such a recess can also constitute the poor joint portion 50. In yet another modified example, the altered portion 113 of the metal plate 110 and the altered portion 44 in the brazing material layer 40 shown in FIG. 5 may constitute the poor joint portion.

複合基板200,202,204は、欠陥区画部10aの上、又は欠陥区画部10aと金属板110との間に接合不良部50を有することから、欠陥部11を有する欠陥区画部10aを高い精度で検出することができる。このため、欠陥部11を有する欠陥区画部10aを高い精度で識別することができる。したがって、欠陥部11を有するセラミックス基板100を回路基板の製造に用いても、不良品の発生が抑制され、高い信頼性を有する回路基板を得ることができる。このように欠陥部11を有するセラミックス基板100を回路基板の製造に用いても、高い信頼性を有する回路基板を高い歩留まりで製造することができる。すなわち、複合基板200,202,204は、高い信頼性を有する回路基板を高い歩留まりで製造することを可能にする。Since the composite substrates 200, 202, and 204 have a defective joint 50 on the defective partition 10a or between the defective partition 10a and the metal plate 110, the defective partition 10a having the defective portion 11 can be detected with high accuracy. Therefore, the defective partition 10a having the defective portion 11 can be identified with high accuracy. Therefore, even if the ceramic substrate 100 having the defective portion 11 is used to manufacture a circuit substrate, the occurrence of defective products can be suppressed, and a circuit substrate having high reliability can be obtained. In this way, even if the ceramic substrate 100 having the defective portion 11 is used to manufacture a circuit substrate, a circuit substrate having high reliability can be manufactured with a high yield. In other words, the composite substrates 200, 202, and 204 make it possible to manufacture a circuit substrate having high reliability with a high yield.

本実施形態では、区画線L1,L2がセラミックス基板100の一方側の表面100Aのみに形成されている例を示したが、これに限定されない。すなわち、区画線L1,L2は、セラミックス基板100の表面100Aとは反対側の裏面100Bにも形成されていてもよい。また、欠陥部11と区画線L1,L2は、表面100Aに共存する必要はなく、例えば、欠陥部11は裏面100Bのみに露出していてもよいし、セラミックス基板100の内部に存在していてもよい。接合不良部50は、金属板110側ではなく、金属板111側に設けてもよい。In this embodiment, the partition lines L1 and L2 are formed only on one side of the surface 100A of the ceramic substrate 100, but this is not limited to the above. That is, the partition lines L1 and L2 may also be formed on the back surface 100B opposite the front surface 100A of the ceramic substrate 100. In addition, the defect portion 11 and the partition lines L1 and L2 do not need to coexist on the front surface 100A. For example, the defect portion 11 may be exposed only on the back surface 100B, or may be present inside the ceramic substrate 100. The joint failure portion 50 may be provided on the metal plate 111 side, not on the metal plate 110 side.

本実施形態では、複数の区画部10のうち、欠陥区画部10aのみが欠陥部11を有していたが、これに限定されない。別の変形例では、セラミックス基板が、欠陥部を有する区画部を2つ以上有していてもよい。また、欠陥部を有する全ての欠陥区画部10aの上に接合不良部50を設ける必要はなく、例えば、表面100A及び裏面100Bにおいて目視にて検知される欠陥部11を有する欠陥区画部10aの上のみに接合不良部50を設けてもよい。In this embodiment, among the multiple partitions 10, only the defective partition 10a has a defect 11, but this is not limited to the above. In another modified example, the ceramic substrate may have two or more partitions having defects. In addition, it is not necessary to provide a poor joint 50 on all defective partitions 10a having defects. For example, a poor joint 50 may be provided only on defective partitions 10a having defects 11 that are visually detected on the front surface 100A and the back surface 100B.

図7は、一実施形態に係る回路基板の斜視図である。回路基板300は、セラミックス基板100と、セラミックス基板100を挟んで対向配置された複数の導体部20と、を備える。導体部20は、ろう材層40を介してセラミックス基板100に接合されている。導体部20は、区画部10毎に独立して、表面100A及び裏面100B上に設けられている。すなわち、欠陥区画部10aを含む複数の区画部10のそれぞれに、互いに対向するように一対の導体部20が配置されている。セラミックス基板100の接合不良部50は、導体部20で覆われている。一方、欠陥部11は、導体部20で覆われていてもよいし、覆われていなくてもよい。なお、このような回路基板300は、複合基板200を用いて形成することができる。7 is a perspective view of a circuit board according to one embodiment. The circuit board 300 includes a ceramic substrate 100 and a plurality of conductors 20 arranged to face each other across the ceramic substrate 100. The conductors 20 are bonded to the ceramic substrate 100 via a brazing material layer 40. The conductors 20 are provided on the front surface 100A and the back surface 100B independently for each partition 10. That is, a pair of conductors 20 is arranged to face each other in each of the plurality of partitions 10 including the defective partition 10a. The poorly bonded portion 50 of the ceramic substrate 100 is covered with the conductors 20. On the other hand, the defective portion 11 may or may not be covered with the conductors 20. Such a circuit board 300 can be formed using a composite substrate 200.

図8は図7のVIII-VIII線断面図である。図7及び図8に示すように、区画部10(欠陥区画部10a)は、区画線L1(L2)で囲まれる表面100Aの一部の領域と、当該一部の領域に対応する裏面100Bの一部の領域と、区画線L1,L2からセラミックス基板100の厚さ方向に平行に描かれる仮想線VLと、で囲まれる3次元の領域で構成される。 Figure 8 is a cross-sectional view taken along line VIII-VIII in Figure 7. As shown in Figures 7 and 8, partition 10 (defect partition 10a) is composed of a three-dimensional area surrounded by a partial area of front surface 100A surrounded by partition line L1 (L2), a partial area of back surface 100B corresponding to said partial area, and an imaginary line VL drawn parallel to the thickness direction of ceramic substrate 100 from partition lines L1 and L2.

導体部20と、セラミックス基板100は、ろう材層40によって接合されている。ろう材層40は、区画部10毎に対向配置される一対の導体部20とセラミックス基板100とを接合する機能を有しており、ろう材を焼成することによって形成される。欠陥区画部10a上に形成されているろう材層40は、空隙部42を有しており、これが接合不良部50を構成している。The conductor portion 20 and the ceramic substrate 100 are joined by a brazing material layer 40. The brazing material layer 40 has the function of joining a pair of conductor portions 20 arranged opposite each other for each partition portion 10 to the ceramic substrate 100, and is formed by firing a brazing material. The brazing material layer 40 formed on the defective partition portion 10a has a void portion 42, which constitutes the poor joint portion 50.

欠陥部11を有する欠陥区画部10aとその上の導体部22との間に、接合不良部50が設けられていることから、欠陥部11が微細なものであっても、超音波検査によって欠陥区画部10aを高い精度で検出することができる。超音波検査による接合不良部50の検出は、複合基板と同様にすることができる。Since a joint failure 50 is provided between the defective section 10a having the defect 11 and the conductor section 22 thereon, even if the defect 11 is minute, the defective section 10a can be detected with high accuracy by ultrasonic inspection. Detection of the joint failure 50 by ultrasonic inspection can be performed in the same way as for a composite substrate.

導体部22は表面に識別部112を有する。したがって、欠陥区画部10aを有する部分を高い精度で識別することができる。回路基板300を区画部10毎に分割して分割基板とした後、欠陥部11を含む欠陥区画部10aを有する分割基板を排除すれば、欠陥部11を含まない分割基板を得ることができる。このように、欠陥部11を有するセラミックス基板100を回路基板の製造に用いることが可能となるうえ、高い信頼性を確保することができる。したがって、高い信頼性を有する回路基板を高い歩留まりで得ることができる。 The conductor portion 22 has an identification portion 112 on its surface. Therefore, the portion having the defective partition portion 10a can be identified with high accuracy. After dividing the circuit board 300 into each partition portion 10 to form divided boards, divided boards not including the defective portion 11 can be obtained by eliminating the divided boards having the defective partition portion 10a including the defective portion 11. In this way, it is possible to use the ceramic substrate 100 having the defective portion 11 in the manufacture of circuit boards, and high reliability can be ensured. Therefore, highly reliable circuit boards can be obtained with a high yield.

変形例では、接合不良部50は、裏面100B側のろう材層40に設けられてもよいし、表面100A側と裏面100B側の両方のろう材層40に設けられてもよい。また、回路基板300における接合不良部50も、図5と同様に、ろう材層40側に形成された変質部44で構成されていてもよい。変質部44の例は、複合基板202と同様であってよい。このような回路基板は、複合基板202を用いて形成することができる。また、接合不良部50は、図6と同様に、導体部22側の変質部で構成されていてもよい。変質部の例は、複合基板204と同様であってよい。このような回路基板は、複合基板204を用いて形成することができる。In a modified example, the poor joint portion 50 may be provided in the brazing material layer 40 on the back surface 100B side, or may be provided in the brazing material layer 40 on both the front surface 100A side and the back surface 100B side. The poor joint portion 50 in the circuit board 300 may also be configured with a degenerated portion 44 formed on the brazing material layer 40 side, as in FIG. 5. An example of the degenerated portion 44 may be the same as that of the composite board 202. Such a circuit board can be formed using the composite board 202. The poor joint portion 50 may also be configured with a degenerated portion on the conductor portion 22 side, as in FIG. 6. An example of the degenerated portion may be the same as that of the composite board 204. Such a circuit board can be formed using the composite board 204.

回路基板300の一例としては、セラミックス基板100が窒化アルミニウムで構成され、導体部20が銅又はアルミニウムで構成されるものが挙げられる。An example of a circuit board 300 is one in which the ceramic substrate 100 is made of aluminum nitride and the conductor portion 20 is made of copper or aluminum.

図9は、別の実施形態に係る回路基板の斜視図である。図9の回路基板310は、セラミックス基板102と、セラミックス基板102を挟んで対向配置された導体部24と、を備える。導体部24は、ろう材層40を介してセラミックス基板102に接合されている。導体部24は、区画部10毎に独立して、表面102A及び裏面102B上に設けられている。すなわち、欠陥区画部10aを含む複数の区画部10のそれぞれに、互いに対向するように一対の導体部24が配置されている。導体部24の形状は特に限定されない。欠陥区画部10aにおける導体部26は、セラミックス基板102における欠陥を覆っていてもよいし、覆っていなくてもよい。9 is a perspective view of a circuit board according to another embodiment. The circuit board 310 in FIG. 9 includes a ceramic substrate 102 and conductor portions 24 arranged opposite each other with the ceramic substrate 102 in between. The conductor portions 24 are joined to the ceramic substrate 102 via a brazing material layer 40. The conductor portions 24 are provided independently for each partition 10 on the front surface 102A and the back surface 102B. That is, a pair of conductor portions 24 is arranged opposite each other in each of a plurality of partition portions 10 including the defective partition portion 10a. The shape of the conductor portion 24 is not particularly limited. The conductor portion 26 in the defective partition portion 10a may or may not cover the defect in the ceramic substrate 102.

セラミックス基板102は、セラミックス基板100と同様に欠陥を有する欠陥区画部10aを有する。欠陥区画部10aと導体部26との間に接合不良部(不図示)が設けられている。回路基板310は、セラミックス基板100の代わりにセラミックス基板102を備える点、及び、導体部20の代わりに導体部20とは形状が異なる導体部24を備える点で、図7及び図8の回路基板300と異なっている。その他の構成は、図7及び図8の回路基板300と同じであってよい。The ceramic substrate 102 has a defective partition 10a having a defect similar to that of the ceramic substrate 100. A poor joint (not shown) is provided between the defective partition 10a and the conductor portion 26. The circuit substrate 310 differs from the circuit substrate 300 of FIGS. 7 and 8 in that it has a ceramic substrate 102 instead of the ceramic substrate 100, and in that it has a conductor portion 24 having a different shape from the conductor portion 20 instead of the conductor portion 20. The other configurations may be the same as those of the circuit substrate 300 of FIGS. 7 and 8.

セラミックス基板102は、表面102Aの端部14に識別マーク12を有する。端部14は、導体部24が形成されている複数の区画部10を取り囲む領域である。識別マーク12は、複数の凹部が所定の規則に従って並んで構成されていてよい。また、識別マーク12は、凹部で構成されるものに限定されず、例えば二次元の模様で構成されるものであってもよい。識別マーク12は、例えばQRコード(登録商標)等の二次元バーコードであってよく、バーコード等の一次元コードであってもよい。また、例えば凹部の深さに関する情報も利用して三次元コードとしてもよい。The ceramic substrate 102 has an identification mark 12 at an end 14 of the surface 102A. The end 14 is an area surrounding a plurality of partitions 10 in which the conductor portions 24 are formed. The identification mark 12 may be configured with a plurality of recesses arranged according to a predetermined rule. Furthermore, the identification mark 12 is not limited to being configured with recesses, and may be configured, for example, with a two-dimensional pattern. The identification mark 12 may be, for example, a two-dimensional barcode such as a QR code (registered trademark), or a one-dimensional code such as a barcode. Furthermore, it may be a three-dimensional code, for example, by utilizing information regarding the depth of the recesses.

識別マーク12を有することによって、セラミックス基板102、並びにこれを用いた複合基板、及び、回路基板のトレーサビリティを向上することができる。例えば、識別マーク12は、セラミックス基板102における欠陥区画部10aの位置情報と関連付けられたコードであってよい。このような識別マーク12を有することによって、欠陥区画部10aを有するセラミックス基板102を識別し、その後の工程管理を高い精度で行うことができる。例えば、識別マーク12に関連付けられた情報に基づいて、接合不良部50を設けてもよいし、導体部26に識別部112を設けてもよい。By having the identification mark 12, it is possible to improve the traceability of the ceramic substrate 102, as well as the composite substrate and the circuit substrate using the same. For example, the identification mark 12 may be a code associated with the position information of the defective partition 10a in the ceramic substrate 102. By having such an identification mark 12, it is possible to identify the ceramic substrate 102 having the defective partition 10a, and to perform subsequent process management with high accuracy. For example, a poor joint portion 50 may be provided based on the information associated with the identification mark 12, or an identification portion 112 may be provided in the conductor portion 26.

回路基板310は、区画線L1,L2に沿って切断され、複数の分割基板に分割される。この際に、識別マーク12に関連付けられた欠陥区画部10aの位置情報に基づいて、欠陥区画部10aを有する分割基板をその他の分割基板と分別して排除することができる。なお、端部14は、回路基板310から切り離されて、廃棄されてもよい。The circuit board 310 is cut along the dividing lines L1 and L2 and divided into a plurality of divided boards. At this time, based on the position information of the defective dividing portion 10a associated with the identification mark 12, the divided board having the defective dividing portion 10a can be separated from the other divided boards and discarded. The end portion 14 may be cut off from the circuit board 310 and discarded.

図7の回路基板300及び図9の回路基板310から得られる分割基板は、例えばパワーモジュール等に用いる部品として製品化又は半製品化することができる。分割基板における導体部20,24には、例えば電子部品が実装される。上記各実施形態では、セラミックス基板の複数の区画部のうち、欠陥部を有する欠陥区画部が分割基板として製品化又半製品化することを抑制することができる。このため、回路基板の信頼性を向上することができる。 The divided substrates obtained from the circuit substrate 300 in FIG. 7 and the circuit substrate 310 in FIG. 9 can be manufactured or semi-manufactured as components for use in, for example, power modules. For example, electronic components are mounted on the conductor portions 20, 24 in the divided substrates. In each of the above embodiments, it is possible to prevent defective partitions having defects from being manufactured or semi-manufactured as divided substrates among the multiple partitions of the ceramic substrate. This improves the reliability of the circuit substrate.

次に、複合基板の製造方法の第1実施形態を説明する。本実施形態の複合基板の製造方法は、表面における区画線で画定される複数の区画部を有し、複数の区画部の少なくとも一つが欠陥部を有する欠陥区画部であるセラミックス基板の表面にろう材を塗布する工程Aと、欠陥区画部に塗布されているろう材の少なくとも一部を変形又は変質する工程Bと、ろう材を介してセラミックス基板と金属板とを接合して、当該欠陥区画部とその上の前記金属板との間に接合不良部を形成する工程Cと、有する。Next, a first embodiment of a method for manufacturing a composite substrate will be described. The method for manufacturing a composite substrate of this embodiment includes a step A of applying a brazing material to the surface of a ceramic substrate having a plurality of partitions defined by partition lines on the surface, at least one of which is a defective partition having a defect, a step B of deforming or altering at least a portion of the brazing material applied to the defective partition, and a step C of joining the ceramic substrate and a metal plate via the brazing material to form a defective joint between the defective partition and the metal plate above it.

工程Aで用いるセラミックス基板としては、例えば図2に示すセラミックス基板100を用いることができる。セラミックス基板100は、セラミックスで構成される基材の表面にレーザー光を照射して表面を複数に区画する区画線L1,L2を形成し、区画線L1,L2で画定される複数の区画部10を設けることによって得ることができる。複数の区画部10の少なくとも一つは欠陥部11を有する欠陥区画部10aである。The ceramic substrate used in step A may be, for example, the ceramic substrate 100 shown in Figure 2. The ceramic substrate 100 can be obtained by irradiating the surface of a base material made of ceramic with laser light to form partition lines L1, L2 that partition the surface into multiple sections, and providing multiple partition sections 10 defined by the partition lines L1, L2. At least one of the multiple partition sections 10 is a defective partition section 10a having a defect section 11.

セラミックスで構成される基材としては、図2に示すような外形を有する平板形状のセラミックス製の基板を用いる。セラミックスの種類に特に制限はなく、例えば、炭化物、酸化物及び窒化物等が挙げられる。具体的には、炭化ケイ素、アルミナ、窒化ケイ素、窒化アルミニウム及び窒化ホウ素等が挙げられる。As the substrate made of ceramics, a flat ceramic substrate having an external shape as shown in Figure 2 is used. There are no particular limitations on the type of ceramic, and examples include carbides, oxides, and nitrides. Specific examples include silicon carbide, alumina, silicon nitride, aluminum nitride, and boron nitride.

基材の表面に照射するレーザー光としては、例えば、炭酸ガスレーザー及びYAGレーザー等が挙げられる。このようなレーザー源からレーザー光を間欠的に照射することによって区画線L1,L2となるスクライブラインを形成する。区画線L1,L2は、後工程において、回路基板300を分割する際の切断線としてもよい。Examples of the laser light irradiated onto the surface of the substrate include a carbon dioxide laser and a YAG laser. By intermittently irradiating the laser light from such a laser source, scribe lines that become the division lines L1 and L2 are formed. The division lines L1 and L2 may be used as cutting lines when dividing the circuit board 300 in a later process.

セラミックス基板100における欠陥部11は、目視によって検知されてもよいし、超音波検査及び赤外線検査等の非破壊検査によって検知されてもよい。このようにして得られた欠陥区画部10aを有するセラミックス基板100の表面100A及び裏面100Bに、ロールコーター法、スクリーン印刷法、又は転写法等の方法によって図10に示されるようにペースト状のろう材43を塗布する。ろう材43は、例えば、銀及びチタン等の金属成分、有機溶剤、及びバインダ等を含有する。ろう材の粘度は、例えば5~20Pa・sであってよい。ろう材における有機溶剤の含有量は、例えば、5~25質量%、バインダ量の含有量は、例えば、2~15質量%であってよい。ろう材43は表面100A及び裏面100Bの全体に塗布してもよいし、区画部10毎に島状に塗布してもよい。The defective portion 11 in the ceramic substrate 100 may be detected visually or by non-destructive testing such as ultrasonic testing and infrared testing. A paste-like brazing material 43 is applied to the front surface 100A and rear surface 100B of the ceramic substrate 100 having the defective partition portion 10a obtained in this manner, as shown in FIG. 10, by a method such as a roll coater method, a screen printing method, or a transfer method. The brazing material 43 contains, for example, metal components such as silver and titanium, an organic solvent, and a binder. The viscosity of the brazing material may be, for example, 5 to 20 Pa·s. The content of the organic solvent in the brazing material may be, for example, 5 to 25 mass%, and the content of the binder may be, for example, 2 to 15 mass%. The brazing material 43 may be applied to the entire front surface 100A and rear surface 100B, or may be applied in an island shape for each partition portion 10.

工程Bでは、欠陥区画部10aに塗布されているろう材43の少なくとも一部の表面を変形又は変質させる。空隙部42(図3)を形成する場合は、例えば、欠陥区画部10aに塗布されているろう材の一部にレーザー光を照射して当該一部を除去してよく、変形させてもよい。このようにろう材43の表面の一部を除去したり、変形させたりすることによって、図10に示すような、欠陥区画部10aに塗布されたろう材43に凹部42aが形成されたセラミックス基板が得られる。In step B, at least a portion of the surface of the brazing material 43 applied to the defect partition 10a is deformed or altered. When forming the void 42 (FIG. 3), for example, a portion of the brazing material applied to the defect partition 10a may be irradiated with laser light to remove or deform the portion. By removing or deforming a portion of the surface of the brazing material 43 in this manner, a ceramic substrate is obtained in which a recess 42a is formed in the brazing material 43 applied to the defect partition 10a, as shown in FIG. 10.

図10には、表面100A側のみを示しているが、裏面100B側にも同様にろう材43が塗布されていてよい。レーザー光としては、例えば、炭酸ガスレーザー及びYAGレーザー等が挙げられる。なお、凹部42aの形成方法は上述の方法に限定されず、例えば任意の治具等を用いてろう材43の一部を除去することによって凹部42aを形成してもよい。凹部42aの底面はセラミックス基板100の表面100Aで構成されていてもよい。 Although only the front surface 100A side is shown in FIG. 10, the brazing material 43 may be applied to the back surface 100B side as well. Examples of the laser light include a carbon dioxide laser and a YAG laser. The method of forming the recess 42a is not limited to the above-mentioned method, and the recess 42a may be formed, for example, by removing a part of the brazing material 43 using any jig or the like. The bottom surface of the recess 42a may be formed by the front surface 100A of the ceramic substrate 100.

工程Cでは、ろう材43が塗布されたセラミックス基板100の表面100A及び裏面100Bに、金属板110,111を貼り合わせて接合体を得る。金属板110,111は、セラミックス基板100と同様の平板形状であってよい。その後、加熱炉で接合体を加熱し、図3に示すようなろう材層40を形成することによって、セラミックス基板100と金属板110とを十分に接合させる。In step C, metal plates 110, 111 are bonded to the front surface 100A and back surface 100B of the ceramic substrate 100 to which the brazing material 43 has been applied to obtain a bonded body. The metal plates 110, 111 may have a flat plate shape similar to that of the ceramic substrate 100. The bonded body is then heated in a heating furnace to form a brazing material layer 40 as shown in FIG. 3, thereby sufficiently bonding the ceramic substrate 100 and the metal plate 110.

加熱温度は例えば700~900℃であってよい。炉内の雰囲気は窒素等の不活性ガスであってよい。接合体の加熱は、大気圧未満の減圧下で行ってもよいし、真空下で行ってもよい。加熱炉は、複数の接合体を連続的に供給しながら加熱する連続式のものであってもよいし、一つ又は複数の接合体をバッチ式で加熱するものであってもよい。接合体の加熱は、接合体を積層方向に押圧しながら行ってもよい。The heating temperature may be, for example, 700 to 900°C. The atmosphere in the furnace may be an inert gas such as nitrogen. The bonded bodies may be heated under reduced pressure below atmospheric pressure, or under vacuum. The heating furnace may be of a continuous type in which multiple bonded bodies are continuously supplied and heated, or may be of a batch type in which one or multiple bonded bodies are heated. The bonded bodies may be heated while pressing them in the stacking direction.

上述の加熱によって、欠陥区画部10a上におけるろう材層40には、図3に示すような空隙部42で構成される接合不良部50が形成される。このようにして得られた複合基板における金属板110の表面110aに識別部112を設ければ、図1及び図3に示すような複合基板200を得ることができる。By the above-mentioned heating, a poor joint 50 consisting of a void 42 as shown in Figure 3 is formed in the brazing material layer 40 on the defective partition 10a. By providing an identification portion 112 on the surface 110a of the metal plate 110 in the composite substrate thus obtained, a composite substrate 200 as shown in Figures 1 and 3 can be obtained.

識別部112を設ける前に、セラミックス基板100と金属板110,111とを接合して得られた接合基板における接合不良部50を、超音波を用いて検出する工程と、接合不良部50を有する欠陥区画部10a上の金属板110の一部分に識別部112を設ける工程と、を行ってもよい。超音波を用いた接合不良部50の検出は、上述のとおり、市販の超音波探傷検査装置を用いて、各材料固有の音響インピーダンスとその組み合わせに依存する反射率に基づいて行ってよい。識別部112を設ける工程では、例えば刻印機を用いて、接合不良部50の上にある金属板110に刻印を設けてもよいし、シール等を貼付してもよい。Before providing the identification portion 112, a process of detecting the bonded portion 50 in the bonded substrate obtained by bonding the ceramic substrate 100 and the metal plates 110 and 111 using ultrasonic waves and a process of providing the identification portion 112 in a part of the metal plate 110 on the defect partition portion 10a having the bonded portion 50 may be performed. As described above, the detection of the bonded portion 50 using ultrasonic waves may be performed using a commercially available ultrasonic flaw detection device based on the acoustic impedance specific to each material and the reflectance that depends on the combination of the materials. In the process of providing the identification portion 112, for example, a stamping machine may be used to stamp the metal plate 110 on the bonded portion 50, or a sticker or the like may be attached.

第2実施形態に係る複合基板の製造方法は、表面における区画線で画定される複数の区画部を有し、複数の区画部の少なくとも一つが欠陥部を有する欠陥区画部であるセラミックス基板の表面において、欠陥区画部以外の複数の区画部にろう材を塗布する工程Dと、ろう材を介してセラミックス基板と金属板とを接合して、当該欠陥区画部とその上の金属板との間に接合不良部を形成する工程Cと、有する。The manufacturing method of the composite substrate according to the second embodiment includes a process D of applying a solder material to a plurality of partitions other than the defective partitions on the surface of a ceramic substrate having a plurality of partitions defined by partition lines on the surface, at least one of which is a defective partition having a defect, and a process C of joining the ceramic substrate and a metal plate via the solder material to form a poor joint between the defective partition and the metal plate above it.

工程Dで用いるセラミックス基板としては、工程Aと同様に図2のセラミックス基板100を用いることができる。工程Dでは、欠陥区画部10a以外の複数の区画部10にろう材を塗布するのに対し、欠陥区画部10aの少なくとも一部にはろう材を塗布しない。これによって、工程Cを行って複合基板を得たときに、欠陥区画部10aと金属板110との間に接合不良部50を設けることができる。工程Cは上記第1実施形態と同様にして行ってよい。また、上記第1実施形態と同様に、超音波を用いて接合不良部50を検出する工程と、接合不良部50を有する欠陥区画部10a上の金属板の部分に識別部を設ける工程を行ってもよい。As the ceramic substrate used in step D, the ceramic substrate 100 in FIG. 2 can be used, as in step A. In step D, the brazing material is applied to the multiple partitions 10 other than the defective partition 10a, whereas the brazing material is not applied to at least a portion of the defective partition 10a. As a result, when a composite substrate is obtained by performing step C, a poor joint 50 can be provided between the defective partition 10a and the metal plate 110. Step C may be performed in the same manner as in the first embodiment. Also, as in the first embodiment, a step of detecting the poor joint 50 using ultrasonic waves and a step of providing an identification part on the part of the metal plate above the defective partition 10a having the poor joint 50 may be performed.

第3実施形態に係る複合基板の製造方法は、表面における区画線で画定される複数の区画部を有し、複数の区画部の少なくとも一つが欠陥部を有する欠陥区画部であるセラミックス基板の表面にろう材を塗布する工程Aと、金属板の表面の一部を変形又は変質する工程Eと、表面における変形又は変質した部分が欠陥区画部と対向するように、ろう材を介してセラミックス基板と金属板とを接合して、当該欠陥区画部の上に接合不良部を設ける工程Fと、有する。The manufacturing method of the composite substrate according to the third embodiment includes a step A of applying a soldering material to the surface of a ceramic substrate having a plurality of partitions defined by partition lines on the surface, at least one of which is a defective partition having a defect; a step E of deforming or altering a portion of the surface of a metal plate; and a step F of joining the ceramic substrate and the metal plate via the soldering material so that the deformed or altered portion on the surface faces the defective partition, thereby providing a poor joint on the defective partition.

第3実施形態の工程Aは、例えば、図2に示すセラミックス基板を用いて第1実施形態の工程Aと同様にして行う。工程Eでは、金属板の表面の一部を変形又は変質する。例えば、刻印機等を用いて、当該一部を凹部にしてもよいし、当該一部を加熱して酸化させてもよい。金属板の表面の一部を酸化等によって変質させると、例えば図6に示すような変質部113が得られる。金属板110の表面に変質部113を設けることによって、工程Fを行って複合基板を得たときに、欠陥区画部10aの上に接合不良部50を設けることができる。 Step A of the third embodiment is performed in the same manner as step A of the first embodiment, for example, using the ceramic substrate shown in Figure 2. In step E, a portion of the surface of the metal plate is deformed or altered. For example, the portion may be made into a recess using a stamping machine or the like, or the portion may be heated and oxidized. When a portion of the surface of the metal plate is altered by oxidation or the like, an altered portion 113 as shown in Figure 6 is obtained. By providing the altered portion 113 on the surface of the metal plate 110, a poor bonding portion 50 can be provided on the defective partition portion 10a when a composite substrate is obtained by performing step F.

工程Fでは、変質部113が欠陥区画部10aと対向するように、ろう材を介してセラミックス基板と金属板とを積層して積層体を得る。この積層体を、工程Cと同様に加熱等を行うことによってろう材層40が形成され、セラミックス基板100と金属板110とが十分に接合される。このようにして、欠陥区画部10aの上に接合不良部50を有する複合基板204を得ることができる。その後、第1実施形態と同様にして、接合不良部50を、超音波を用いて検出する工程と、接合不良部50を有する欠陥区画部10a上の金属板110の一部分に識別部112を設ける工程と、を行ってもよい。識別部112を設ける工程は、工程Eの際、或いは工程Eの前又は後に行ってもよい。また、工程Aと工程Eは、それぞれセラミックス基板と金属板を加工する工程であることから、その順番は限定されず、同時に行ってもよい。In step F, the ceramic substrate and the metal plate are laminated via the brazing material so that the altered portion 113 faces the defective partition 10a to obtain a laminate. The laminate is heated or the like in the same manner as in step C to form a brazing material layer 40, and the ceramic substrate 100 and the metal plate 110 are sufficiently bonded. In this manner, a composite substrate 204 having a defective joint 50 on the defective partition 10a can be obtained. Thereafter, in the same manner as in the first embodiment, a step of detecting the defective joint 50 using ultrasonic waves and a step of providing an identification portion 112 on a part of the metal plate 110 on the defective partition 10a having the defective joint 50 may be performed. The step of providing the identification portion 112 may be performed during step E, or before or after step E. In addition, since steps A and E are steps of processing the ceramic substrate and the metal plate, respectively, the order is not limited and they may be performed simultaneously.

上述の第1実施形態~第3実施形態の製造方法のいずれであっても、欠陥区画部を高い精度で識別することが可能な複合基板を製造することができる。これらの製造方法では、欠陥部を有するセラミックス基板を用いても、高い信頼性を有する回路基板を製造することができる。本開示の複合基板の製造方法は、上述の実施形態に限定されない。例えば、上記第1実施形態では工程Bにおいて凹部42aを形成したが、これに代えてろう材43を変質させてもよい。例えば、ろう材43の構成成分とは異なる成分を含む粉末をろう材43の表面に付着させて変質させてもよい。工程Cにおいて、このようなろう材43を加熱してろう材層40を形成すると、変質部44が生成して接合不良部50を設けることができる。 In any of the manufacturing methods of the first to third embodiments described above, a composite substrate capable of identifying defective partitions with high accuracy can be manufactured. In these manufacturing methods, even if a ceramic substrate having defects is used, a circuit board having high reliability can be manufactured. The manufacturing method of the composite substrate of the present disclosure is not limited to the above-mentioned embodiment. For example, in the first embodiment, the recess 42a is formed in step B, but instead, the brazing material 43 may be altered. For example, a powder containing a component different from the constituent components of the brazing material 43 may be attached to the surface of the brazing material 43 to cause the brazing material 43 to be altered. In step C, when such a brazing material 43 is heated to form the brazing material layer 40, an altered portion 44 is generated and a poor joint portion 50 can be provided.

一実施形態に係る回路基板の製造方法は、上述のいずれかの複合基板の製造方法に引き続いて、複合基板200(202,204)における金属板110の一部を除去して区画部10毎に独立した導体部20(24)を形成する工程を行う。この工程は、例えば、フォトリソグラフィによって行ってよい。具体的には、まず、図11に示すように、複合基板200を構成する金属板110の表面110aに感光性を有するレジストを印刷する。そして、露光装置を用いて、所定形状を有するレジストパターンを形成する。レジストはネガ型であってもよいしポジ型であってもよい。未硬化のレジストは、例えば洗浄によって除去する。 In one embodiment, the method for manufacturing a circuit board includes a process for removing a portion of the metal plate 110 in the composite board 200 (202, 204) to form an independent conductor portion 20 (24) for each partition portion 10, following any of the above-mentioned methods for manufacturing a composite board. This process may be performed, for example, by photolithography. Specifically, first, as shown in FIG. 11, a photosensitive resist is printed on the surface 110a of the metal plate 110 constituting the composite board 200. Then, an exposure device is used to form a resist pattern having a predetermined shape. The resist may be negative or positive. Uncured resist is removed, for example, by washing.

図11は、表面110aにレジストパターン30が形成された複合基板200を示す斜視図である。図11には、表面110a側のみを示しているが、金属板111の表面110b側にも同様のレジストパターンが形成される。レジストパターン30は、表面110a及び110bにおいて、セラミックス基板100の各区画部10に対応する領域に形成される。 Figure 11 is a perspective view showing a composite substrate 200 with a resist pattern 30 formed on the surface 110a. Although only the surface 110a side is shown in Figure 11, a similar resist pattern is also formed on the surface 110b side of the metal plate 111. The resist pattern 30 is formed in areas on the surfaces 110a and 110b that correspond to each partition portion 10 of the ceramic substrate 100.

レジストパターン30を形成した後、エッチングによって、金属板110のうちレジストパターン30に覆われていない部分を除去する。これによって、当該部分にはセラミックス基板100の表面100A及び裏面100Bが露出する。その後、レジストパターン30を除去して、区画部10毎に独立した導体部20を形成する。この導体部20は、図7に示すように、区画部10毎にセラミックス基板100を挟んで対をなすように形成される。After forming the resist pattern 30, the portions of the metal plate 110 that are not covered by the resist pattern 30 are removed by etching. This exposes the front surface 100A and back surface 100B of the ceramic substrate 100 in those portions. The resist pattern 30 is then removed to form independent conductor portions 20 for each partition portion 10. These conductor portions 20 are formed in pairs for each partition portion 10, sandwiching the ceramic substrate 100 therebetween, as shown in FIG. 7.

以上の工程によって、図7に示すような回路基板300が得られる。また、レジストパターン30を変えることによって、図9に示すような回路基板310を得ることができる。Through the above steps, a circuit board 300 as shown in Figure 7 is obtained. By changing the resist pattern 30, a circuit board 310 as shown in Figure 9 can be obtained.

回路基板300(310)は、区画線L1,L2に沿って切断され、複数の分割基板に分割される。欠陥部を有する分割基板を排除し、欠陥部を有しない分割基板を例えばパワーモジュール等に用いる部品として製品化又は半製品化すれば、欠陥を有する分割基板を部品として用いることが回避され、部品としての信頼性を高くすることができる。分割基板における導体部20(24)には、例えば電子部品が実装される。The circuit board 300 (310) is cut along the dividing lines L1, L2 and divided into a number of divided boards. If the divided boards having defects are eliminated and the divided boards having no defects are manufactured or semi-manufactured as components for use in, for example, a power module, the use of the divided boards having defects as components can be avoided, and the reliability of the components can be increased. For example, electronic components are mounted on the conductor portions 20 (24) of the divided boards.

以上、本開示の幾つかの実施形態について説明したが、本開示は上記実施形態に何ら限定されるものではない。例えば、各区画部10に設けられる導体部20の形状は同一である必要はなく、区画部10毎に異なる形状を有していてもよい。回路基板300,310における導体部20,24には任意の表面処理を施してもよい。例えば、ソルダーレジスト等の保護層で導体部20,24の表面の一部を被覆し、導体部20,24の表面の他部にめっき処理を施してもよい。Although several embodiments of the present disclosure have been described above, the present disclosure is not limited to the above embodiments. For example, the shapes of the conductor portions 20 provided in each partition portion 10 do not need to be the same, and each partition portion 10 may have a different shape. The conductor portions 20, 24 in the circuit boards 300, 310 may be subjected to any surface treatment. For example, a portion of the surface of the conductor portions 20, 24 may be covered with a protective layer such as solder resist, and the other portions of the surface of the conductor portions 20, 24 may be subjected to a plating treatment.

本開示によれば、高い信頼性を有する回路基板を得ることが可能な複合基板が提供される。また、高い信頼性を有する回路基板及びその製造方法が提供される。According to the present disclosure, a composite substrate is provided that can produce a highly reliable circuit board. Also provided is a highly reliable circuit board and a method for manufacturing the same.

10…区画部,10a…欠陥区画部,11…欠陥部,12…識別マーク,14…端部,20,22,24,26…導体部,30…レジストパターン,40…ろう材層,42…空隙部,42a…凹部,43…ろう材,44…変質部,50…接合不良部,52…非接合部分,60…探触子,62…容器,64…水,100,102…セラミックス基板,100A…表面,100B…裏面,110,111…金属板,110a,110b…表面,112…識別部,113…変質部、200,202,204…複合基板,300,310…回路基板。10...partition, 10a...defective partition, 11...defective portion, 12...identification mark, 14...end, 20, 22, 24, 26...conductor portion, 30...resist pattern, 40...soldering material layer, 42...void portion, 42a...recess, 43...soldering material, 44...deteriorated portion, 50...poorly joined portion, 52...non-joined portion, 60...probe, 62...container, 64...water, 100, 102...ceramic substrate, 100A...surface, 100B...rear side, 110, 111...metal plate, 110a, 110b...surface, 112...identification portion, 113...deteriorated portion, 200, 202, 204...composite substrate, 300, 310...circuit substrate.

Claims (18)

セラミックス基板と、金属板と、これらを接合するろう材層と、を備える複合基板であって、
前記セラミックス基板は、少なくとも一つの表面における区画線で画定される複数の区画部を有し、
前記複数の区画部の少なくとも一つは欠陥部を有する欠陥区画部であり、当該欠陥区画部とその上の前記金属板との間に接合不良部を有
前記セラミックス基板の表面に、前記欠陥区画部の位置情報と関連付けられたコードである識別マークを有する、複合基板。
A composite substrate including a ceramic substrate, a metal plate, and a brazing layer that bonds the ceramic substrate and the metal plate,
the ceramic substrate has a plurality of partitions defined by partition lines on at least one surface;
At least one of the plurality of compartments is a defective compartment having a defect, and has a poor joint between the defective compartment and the metal plate thereover;
The composite substrate has an identification mark, which is a code associated with position information of the defect partition, on a surface of the ceramic substrate .
前記セラミックス基板は、前記複数の区画部と、これを取り囲む端部と、を有し、当該端部に前記識別マークを有する、請求項1に記載の複合基板。2. The composite substrate according to claim 1, wherein the ceramic substrate has the plurality of partitions and an edge portion surrounding the partitions, and the identification mark is provided on the edge portion. 前記ろう材層における凹部、及び、前記金属板における凹部からなる群より選ばれる少なくとも一つが、前記接合不良部を構成する、請求項1又は2に記載の複合基板。 3. The composite substrate according to claim 1 , wherein the defective joint portion is at least one selected from the group consisting of a recess in the brazing material layer and a recess in the metal plate. 前記ろう材層における前記凹部が前記接合不良部を構成し、
当該凹部において前記セラミックス基板の表面が前記接合不良部に露出している、請求項に記載の複合基板。
the recess in the brazing material layer constitutes the defective joint portion,
4. The composite substrate according to claim 3 , wherein the surface of the ceramic substrate is exposed to the defective joint in the recess.
前記ろう材層及び前記金属板からなる群より選ばれる少なくとも一つは、前記欠陥区画部の上に変質部を有し、
当該変質部が前記接合不良部を構成する、請求項1~のいずれか一項に記載の複合基板。
At least one selected from the group consisting of the brazing material layer and the metal plate has an altered portion on the defect compartment,
The composite substrate according to claim 1 , wherein the deteriorated portion constitutes the defective bonding portion.
前記欠陥区画部の上において、前記金属板が前記セラミックス基板側とは反対側の面に識別部を有する、請求項1~のいずれか一項に記載の複合基板。 6. The composite substrate according to claim 1 , wherein the metal plate has an identification portion on a surface opposite to the ceramic substrate above the defect partition. セラミックス基板と、複数の導体部と、これらを接合するろう材層と、を備える回路基板であって、
前記セラミックス基板は、少なくとも一つの表面における区画線で画定される複数の区画部を有し、前記複数の区画部のそれぞれにおいて独立するように前記複数の導体部が設けられており、
前記複数の区画部の少なくとも一つは欠陥部を有する欠陥区画部であり、当該欠陥区画部と、その上に設けられる前記導体部との間に接合不良部を有
前記セラミックス基板の表面に、前記欠陥区画部の位置情報と関連付けられたコードである識別マークを有する、回路基板。
A circuit board including a ceramic substrate, a plurality of conductor portions, and a brazing material layer that bonds the conductor portions together,
the ceramic substrate has a plurality of partitions defined by partition lines on at least one surface, and the plurality of conductor portions are provided independently in each of the plurality of partitions;
At least one of the plurality of partitions is a defective partition having a defect, and has a joint failure between the defective partition and the conductor provided thereon;
a circuit board having, on a surface of the ceramic substrate, an identification mark which is a code associated with position information of the defective partition;
前記セラミックス基板は、前記複数の区画部と、これを取り囲む端部と、を有し、当該端部に前記識別マークを有する、請求項7に記載の回路基板。8. The circuit board according to claim 7, wherein the ceramic substrate has the plurality of partitions and an edge portion surrounding the partitions, and the identification mark is provided on the edge portion. 前記ろう材層における凹部、及び、前記導体部の前記セラミックス基板側における凹部からなる群より選ばれる少なくとも一つが前記接合不良部を構成する、請求項7又は8に記載の回路基板。 9. The circuit board according to claim 7, wherein the defective joint portion is at least one selected from the group consisting of a recess in the brazing material layer and a recess on the ceramic substrate side of the conductor portion. 前記ろう材層における前記凹部が前記接合不良部を構成し、
当該凹部において前記セラミックス基板の表面が前記接合不良部に露出している、請求項に記載の回路基板。
the recess in the brazing material layer constitutes the defective joint portion,
The circuit board according to claim 9 , wherein the surface of the ceramic substrate is exposed to the defective joint in the recess.
前記ろう材層及び前記導体部からなる群より選ばれる少なくとも一つは、前記欠陥区画部の上に変質部を有し、
当該変質部が前記接合不良部を構成する、請求項10のいずれか一項に記載の回路基板。
at least one selected from the group consisting of the brazing material layer and the conductor portion has an altered portion on the defect partition portion,
The circuit board according to claim 7 , wherein the deteriorated portion constitutes the defective joint portion.
前記欠陥区画部の上における前記導体部は前記セラミックス基板側とは反対側の面に識別部を有する、請求項11のいずれか一項に記載の回路基板。 The circuit board according to claim 7 , wherein the conductor portion above the defect compartment has an identification portion on a surface opposite to the ceramic substrate. 表面における区画線で画定される複数の区画部を有し、前記複数の区画部の少なくとも一つが欠陥部を有する欠陥区画部であるセラミックス基板の前記表面にろう材を塗布する工程と、
前記欠陥区画部に塗布されたろう材の一部を変形又は変質する工程と、
前記ろう材を介して前記セラミックス基板と金属板とを接合して、当該欠陥区画部とその上の前記金属板との間に接合不良部を設ける工程と、有する、複合基板の製造方法。
A step of applying a brazing material to a surface of a ceramic substrate having a plurality of partitions defined by partition lines on the surface, at least one of the plurality of partitions being a defective partition having a defect;
deforming or altering a portion of the brazing material applied to the defect compartment;
and joining the ceramic substrate and a metal plate via the brazing material to provide a defective joint between the defect compartment and the metal plate above the defect compartment.
前記ろう材の一部を変形又は変質する前記工程では、
前記欠陥区画部に塗布された前記ろう材にレーザー光を照射して前記ろう材を変形又は除去し凹部を形成する、請求項1に記載の複合基板の製造方法。
In the step of deforming or modifying a portion of the brazing material,
The method for manufacturing a composite substrate according to claim 13 , further comprising irradiating the brazing material applied to the defect partition with laser light to deform or remove the brazing material to form a recess.
表面における区画線で画定される複数の区画部を有し、前記複数の区画部の少なくとも一つが欠陥部を有する欠陥区画部であるセラミックス基板の前記表面において、前記欠陥区画部以外の前記複数の区画部にろう材を塗布する工程と、
前記ろう材を介して前記セラミックス基板と金属板とを接合して、当該欠陥区画部とその上の金属板との間に接合不良部を設ける工程と、有する、複合基板の製造方法。
a step of applying a brazing material to a surface of a ceramic substrate having a plurality of partitions defined by partition lines on the surface, at least one of the plurality of partitions being a defective partition having a defect, the plurality of partitions being except for the defective partition;
and joining the ceramic substrate and a metal plate via the brazing material to provide a joint defect between the defect compartment and the metal plate thereover.
表面における区画線で画定される複数の区画部を有し、前記複数の区画部の少なくとも一つが欠陥部を有する欠陥区画部であるセラミックス基板の前記表面にろう材を塗布する工程と、
金属板の表面の一部を変形又は変質する工程と、
前記表面における変形又は変質した部分が前記欠陥区画部と対向するように、前記ろう材を介して前記セラミックス基板と前記金属板とを接合して、当該欠陥区画部の上に接合不良部を設ける工程と、有する、複合基板の製造方法。
A step of applying a brazing material to a surface of a ceramic substrate having a plurality of partitions defined by partition lines on the surface, at least one of the plurality of partitions being a defective partition having a defect;
A step of deforming or altering a portion of a surface of a metal plate;
a step of joining the ceramic substrate and the metal plate via the brazing material so that a deformed or altered portion on the surface faces the defective partition, thereby providing a poor joint above the defective partition.
前記接合不良部を、超音波を用いて検出する工程と、
前記接合不良部を有する前記欠陥区画部の上における前記金属板の部分に識別部を設ける工程と、を有する、請求項1316のいずれか一項に記載の複合基板の製造方法。
detecting the bonding failure portion using ultrasonic waves;
The method for producing a composite substrate according to claim 13 , further comprising the step of providing an identification portion on a portion of the metal plate above the defective partition having the poor bonding portion.
請求項1317のいずれか一項に記載の製造方法で得られた複合基板における前記金属板の一部を除去し、前記複数の区画部のそれぞれにおいて独立する複数の導体部を形成する工程を有する、回路基板の製造方法。 A method for manufacturing a circuit board, comprising the steps of removing a portion of the metal plate in a composite board obtained by the manufacturing method according to any one of claims 13 to 17 , and forming a plurality of independent conductor portions in each of the plurality of partition portions.
JP2021546909A 2019-09-20 2020-09-15 Composite substrate and manufacturing method thereof, and circuit substrate and manufacturing method thereof Active JP7503069B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019171914 2019-09-20
JP2019171914 2019-09-20
PCT/JP2020/034892 WO2021054317A1 (en) 2019-09-20 2020-09-15 Composite substrate and method for manufacturing same, and circuit substrate and method for manufacturing same

Publications (2)

Publication Number Publication Date
JPWO2021054317A1 JPWO2021054317A1 (en) 2021-03-25
JP7503069B2 true JP7503069B2 (en) 2024-06-19

Family

ID=74883809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021546909A Active JP7503069B2 (en) 2019-09-20 2020-09-15 Composite substrate and manufacturing method thereof, and circuit substrate and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP7503069B2 (en)
WO (1) WO2021054317A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7365528B2 (en) * 2021-07-26 2023-10-19 デンカ株式会社 Bonded substrate, circuit board and method for manufacturing the same, individual board and method for manufacturing the same
EP4373222A4 (en) * 2021-07-26 2024-11-27 Denka Company Limited Bonded substrate, circuit board and method for producing same, and individual substrate and method for producing same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314220A (en) 2001-04-11 2002-10-25 Denki Kagaku Kogyo Kk Circuit board manufacturing method
JP2007189112A (en) 2006-01-16 2007-07-26 Denki Kagaku Kogyo Kk Silicon nitride substrate and circuit board and module using the same.
JP2011119660A (en) 2009-10-28 2011-06-16 Kyocera Corp Multi-cavity wiring board

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6100501B2 (en) * 2012-10-31 2017-03-22 デンカ株式会社 Ceramic circuit board and manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314220A (en) 2001-04-11 2002-10-25 Denki Kagaku Kogyo Kk Circuit board manufacturing method
JP2007189112A (en) 2006-01-16 2007-07-26 Denki Kagaku Kogyo Kk Silicon nitride substrate and circuit board and module using the same.
JP2011119660A (en) 2009-10-28 2011-06-16 Kyocera Corp Multi-cavity wiring board

Also Published As

Publication number Publication date
WO2021054317A1 (en) 2021-03-25
JPWO2021054317A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
JP7503069B2 (en) Composite substrate and manufacturing method thereof, and circuit substrate and manufacturing method thereof
CN102325426A (en) A kind of manufacturing method of the outer layer of the multi-layer board and then pressing the asymmetrical light board
CN106793474A (en) A kind of printed circuit board (PCB) and its processing method
CN106910417A (en) For carrying out separately encoded method to cermet substrate
TW200847377A (en) Method of manufacturing wiring board
JP2012004281A (en) Laser welding method, electronic component connection structure, and laser welding inspection method
CN113597120B (en) Method and system for selectively removing conductive material on substrate and manufacturing circuit pattern
JP7588071B2 (en) Circuit board, manufacturing method thereof, and inspection method thereof
TWI391052B (en) Method for tracing quality of printed circuit board
JP2005057201A (en) Layout construction and recognizing method of positioning mark, and printed circuit board having positioning mark and its manufacturing method
TWI750294B (en) Flexible printed circuit board manufacturing method and flexible printed circuit board manufacturing system
JPH0851284A (en) Manufacture of multilayer printed wiring board panel containing minute trace with high productivity
JPH07221414A (en) Semiconductor circuit board
KR102494448B1 (en) A method for processing a metal-ceramic substrate, a system for performing the method and a metal-ceramic substrate produced by the method
JP7365528B2 (en) Bonded substrate, circuit board and method for manufacturing the same, individual board and method for manufacturing the same
JP7365529B2 (en) Bonded substrate, circuit board and method for manufacturing the same, individual board and method for manufacturing the same
CN117156692B (en) Press fit method for effectively improving flatness of whole PCB
JP2021072374A (en) Ceramic substrate and manufacturing method thereof, composite substrate and manufacturing method thereof, and circuit substrate and manufacturing method thereof
CN110446362A (en) A kind of method of matrix form UV photoetching process production Thermal Pad type products
JPS6174792A (en) Manufacture of composite part
JP2009188096A (en) Manufacturing method for ceramic laminated wiring board
CN119277682A (en) A method for manufacturing an isolated rigid-flexible board and an isolated rigid-flexible board
JP5404494B2 (en) Method for forming divided grooves in multi-piece wiring board
JP2002316286A (en) Method for correcting hole position in laser beam machining device
KR100429121B1 (en) Cover foil for protecting the copper foil surface of MLB & manufacturing process method of MLB using the cover foil

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240607

R150 Certificate of patent or registration of utility model

Ref document number: 7503069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150