[go: up one dir, main page]

JP7556401B2 - How a transistor is manufactured - Google Patents

How a transistor is manufactured Download PDF

Info

Publication number
JP7556401B2
JP7556401B2 JP2022563298A JP2022563298A JP7556401B2 JP 7556401 B2 JP7556401 B2 JP 7556401B2 JP 2022563298 A JP2022563298 A JP 2022563298A JP 2022563298 A JP2022563298 A JP 2022563298A JP 7556401 B2 JP7556401 B2 JP 7556401B2
Authority
JP
Japan
Prior art keywords
layer
aln
algan
crystal growth
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022563298A
Other languages
Japanese (ja)
Other versions
JPWO2022107233A1 (en
Inventor
拓也 星
佑樹 吉屋
弘樹 杉山
秀昭 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JPWO2022107233A1 publication Critical patent/JPWO2022107233A1/ja
Application granted granted Critical
Publication of JP7556401B2 publication Critical patent/JP7556401B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02516Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/80FETs having rectifying junction gate electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、窒化物半導体を用いたトランジスタの製造方法に関する。 The present invention relates to a method for manufacturing a transistor using a nitride semiconductor.

GaNチャネルHEMTは、高速・高耐圧の電子デバイスであり、高出力な無線通信用のデバイスとしてすでに実用化され利用されている。 GaN channel HEMTs are high-speed, high-voltage electronic devices that are already in practical use and being used as high-power wireless communication devices.

GaNチャネルHEMTをさらに高性能化(高周波特性を向上)させるために、N極性面を用いて(-c軸方向に結晶成長することで)デバイスを作製する技術が検討・報告されている。N極性HEMTは、GaNの極性を逆転させ、基板側からAlGaNからなるバックバリア、GaNチャネルの順で形成する。このようにすることで、従来バリア層の厚さとシートキャリア密度との間に存在したトレードオフ関係を解消し、ゲート長をより短くすることが可能となる。 In order to further improve the performance of GaN channel HEMTs (improving high frequency characteristics), technology has been investigated and reported for fabricating devices using N-polarity surfaces (by growing crystals in the -c-axis direction). N-polarity HEMTs reverse the polarity of GaN, and form a back barrier made of AlGaN, followed by a GaN channel, from the substrate side. This eliminates the trade-off that previously existed between barrier layer thickness and sheet carrier density, making it possible to shorten the gate length.

また、N極性HEMTは、ソース・ドレイン領域のシートキャリアを損なうことなく、ソース・ドレイン電極が形成可能であるため、ソース・ドレイン抵抗を低減できる。これらのメリットから、従来のGa極性HEMTに比べて、N極性HEMTは、比較的低いオン抵抗を実現し、高いパワー特性・パワー効率の実現が報告されている。In addition, N-polarity HEMTs can form source and drain electrodes without damaging the sheet carriers in the source and drain regions, which reduces the source and drain resistance. Due to these advantages, N-polarity HEMTs have been reported to achieve a relatively low on-resistance and high power characteristics and power efficiency compared to conventional Ga-polarity HEMTs.

このようなN極性HEMTをさらに高性能化するためには、バックバリア層のAl組成をより高くすることが有効である。バックバリア層のAl組成を高めることで、GaNチャネル層との分極差を大きくし、シートキャリア密度を高めることが可能となる。実際、Ga極性HEMTにおいては、ごく薄いAlNバリアを用いることで、3×1013cm-2以上の高いシートキャリア密度が報告されている。 In order to further improve the performance of such N-polarity HEMTs, it is effective to increase the Al composition of the back barrier layer. By increasing the Al composition of the back barrier layer, it becomes possible to increase the polarization difference with the GaN channel layer and increase the sheet carrier density. In fact, it has been reported that a high sheet carrier density of 3×10 13 cm -2 or more can be achieved in Ga-polarity HEMTs by using a very thin AlN barrier.

しかし、AlNの結晶成長は、容易ではない。AlNは、GaNに比べて平衡蒸気圧が低いため、最適な成長条件が、より低V/III比、低圧かつ高温にシフトする。このような成長条件は、結晶成長装置への負荷が大きくなる。特に、V族原料供給量が小さく、相対的にキャリアガスであるH2の供給量が多い状態の低V/III比で、かつ高温な成長条件は、成長室やヒータへのダメージが大きい。これらのことより、AlNの結晶成長のためには、高温仕様の特別なヒータや成長装置の設計が必要である。このため、AlNの結晶成長は、何らかの設備的な投資が必要となり、高コスト化する。 However, the crystal growth of AlN is not easy. Since AlN has a lower equilibrium vapor pressure than GaN, the optimal growth conditions shift to a lower V/III ratio, lower pressure, and higher temperature. Such growth conditions place a heavy load on the crystal growth apparatus. In particular, the low V/III ratio and high temperature growth conditions in which the supply of group V raw materials is small and the supply of carrier gas H2 is relatively large cause significant damage to the growth chamber and heater. For these reasons, the crystal growth of AlN requires the design of a special heater and growth apparatus with high temperature specifications. For this reason, the crystal growth of AlN requires some kind of capital investment, which increases the cost.

一方で、GaN系材料の成長を実施している成長装置で、特別な設備を伴うことなく、GaNの成長およびAlNの成長を行い、上述したHEMTを作製することもできる。が、この場合、以下に示すような問題が発生する。On the other hand, it is also possible to grow GaN and AlN in a growth apparatus that grows GaN-based materials without using any special equipment to fabricate the above-mentioned HEMT. However, in this case, the following problems arise.

第1に、GaN成長時のAlの混入である。GaN系材料の結晶成長装置で、AlN、GaN、AlGaNなどの成長も実施されると、成長室やガスラインに、AlまたはGa原料由来の堆積物の付着や残留が起こりうる。低温で堆積されたこれらの付着物・残留物は、AlN成長のための比較的高温環境にさらされた場合に再蒸発し、GaNやAlN成長時に不純物として混入する。特に高品質なAlN層の形成のために、成長温度を高温に設定する場合、バリア層以前のGaN層の段階から高温成長することがある。この場合、GaNの成長時にAlが不純物として混入する恐れがある。このような問題は、GaNおよびAlNの成長温度を、なるべく一定に保ち、かつバッファ層やサーマルクリーニング時の設定温度よりも高温にしないことで抑制可能である。First, Al is mixed in during GaN growth. When AlN, GaN, AlGaN, etc. are also grown in a crystal growth device for GaN-based materials, deposits from the Al or Ga raw materials may adhere to or remain in the growth chamber or gas line. These deposits and residues deposited at low temperatures will re-evaporate when exposed to a relatively high temperature environment for AlN growth, and will be mixed in as impurities during GaN or AlN growth. In particular, when the growth temperature is set to a high temperature to form a high-quality AlN layer, high-temperature growth may occur from the GaN layer stage before the barrier layer. In this case, there is a risk of Al being mixed in as an impurity during GaN growth. Such problems can be suppressed by keeping the growth temperature of GaN and AlN as constant as possible and not setting it higher than the set temperature for the buffer layer or thermal cleaning.

第2に、AlN成長時のGaの混入である。高温成長の場合、Gaは蒸発しやすいためにAlNの成長中に混入することはほとんどない。しかしながら、前述のようなGaNへのAl混入を抑制するために成長温度が制限されている状況においては、Gaの蒸発・パージを十分に行うことができず、AlN成長時にGaが混入してAlGaNが形成されてしまう。このような状態では、所望の特性のAlN薄膜を形成することができない。 The second problem is the contamination of Ga during AlN growth. In the case of high-temperature growth, Ga evaporates easily and is therefore rarely contaminated during AlN growth. However, in a situation where the growth temperature is limited to suppress Al contamination into GaN as described above, Ga cannot be sufficiently evaporated and purged, and Ga is contaminated during AlN growth, resulting in the formation of AlGaN. In such a situation, it is not possible to form an AlN thin film with the desired characteristics.

AlNへのGaの混入を避けるためには、成長室の清浄化が必要である。ここでいう成長室の清浄化とは、結晶成長に用いる装置のなかで、特に結晶成長を行う成長室の内部の部品を可能な限り洗浄し、また未使用品と交換することである。例えば、成長室、ガスライン、サセプタやヒータ、石英製の部品、オーリング、フランジ、ガスケットなどの真空部品、ドライポンプなどの真空装置、成長状態を観察する装置を用いた成長状態の観察のための石英の窓などである。これらの部品には、過去の結晶成長の際に原料が反応して形成された残留物(Gaおよびその化合物など)が堆積しており、これらが結晶成長中に蒸発して、AlN成長中に混入する。上述した部品への残留物を可能な限り清浄化することで、AlN層へのGa混入が抑制可能となる。In order to prevent Ga from being mixed into AlN, it is necessary to clean the growth chamber. Cleaning the growth chamber here means cleaning the parts inside the equipment used for crystal growth, especially the growth chamber where crystal growth is performed, as much as possible and replacing them with unused parts. For example, the growth chamber, gas lines, susceptors and heaters, quartz parts, vacuum parts such as O-rings, flanges, and gaskets, vacuum equipment such as dry pumps, and quartz windows for observing the growth state using a growth state observation device. Residues (Ga and its compounds, etc.) formed by the reaction of raw materials during past crystal growth have accumulated on these parts, and these evaporate during crystal growth and are mixed into the AlN growth. By cleaning the residues on the above-mentioned parts as much as possible, it is possible to suppress Ga from being mixed into the AlN layer.

しかし、成長室の清浄化だけではAlNへのGa混入は完全に抑制することはできない。これは、HEMT構造の各層の成長の過程で、Ga原料を使用するためである。代表的なAlNバリアを有するGaNチャネルHEMT構造では、基板の上に、AlGaNからなるバックバリア層、GaNからなるチャネル層、AlNからなるトップバリア層がこれらの順に積層される(非特許文献1参照)。However, the incorporation of Ga into AlN cannot be completely suppressed by simply cleaning the growth chamber. This is because Ga raw material is used in the process of growing each layer of the HEMT structure. In a typical GaN channel HEMT structure with an AlN barrier, a back barrier layer made of AlGaN, a channel layer made of GaN, and a top barrier layer made of AlN are stacked in this order on a substrate (see non-patent document 1).

HEMT構造においては、チャネル層は、トップバリア層やバックバリア層よりもバンドギャップが小さく、移動度が高い材料から構成するため、GaNが最もよく知られたチャネル層材料となっている。このため、GaNからなるチャネル層の上に、厚さ数nm程度の極めて薄いAlNからなるバリア層を形成することになる。結晶成長の順序としては、AlGaNの成長、GaNの成長、AlNの成長となる。このため、Gaの混入が問題となるAlNの成長よりも前に、GaNまたはAlGaNの成長が実施される。
前述したように、成長室の清浄化が実施されていたとしても、AlN層を成長する直前にGaNやAlGaNを成長するため、これらの成長において成長室などに堆積した残留物が、AlNの成長中に蒸発してAlN層に混入することになる。
In the HEMT structure, the channel layer is made of a material with a smaller band gap and higher mobility than the top barrier layer and back barrier layer, and GaN is the most well-known channel layer material. Therefore, a very thin barrier layer made of AlN with a thickness of about several nm is formed on the channel layer made of GaN. The order of crystal growth is growth of AlGaN, growth of GaN, and growth of AlN. Therefore, growth of GaN or AlGaN is performed before growth of AlN, where the inclusion of Ga is a problem.
As described above, even if the growth chamber has been cleaned, since GaN or AlGaN is grown immediately before the growth of the AlN layer, residues that accumulate in the growth chamber during these growth processes evaporate during the growth of AlN and become mixed into the AlN layer.

K. Shinohara et al., "Self-Aligned-Gate GaN-HEMTs with Heavily-Doped n+-GaN Ohmic Contacts to 2DEG", International Electron Devices Meeting, vol. 12, 13384135, pp. 617-620, 2012.K. Shinohara et al., "Self-Aligned-Gate GaN-HEMTs with Heavily-Doped n+-GaN Ohmic Contacts to 2DEG", International Electron Devices Meeting, vol. 12, 13384135, pp. 617-620, 2012.

上述したように、高品質なAlNの成長には、高温・低圧・低V/III比条件を実現する必要があり、このためには、結晶成長装置に対して特別な仕様を施さねばならず、高コスト化する。一方で、GaN系材料の成長を行っている一般的な結晶成長装置でAlNを成長するためには、低温成長時のAlNバリアへのGaの混入を抑制するために、成長装置の結晶成長にかかわる部分を可能な限り清浄化する必要がある。しかし、コストをかけて清浄化を実施したとしても、AlNの成長よりも前の工程で、GaNやAlGaNなどのGaを含む層を成長すると、これらを成長した際に装置内に残留したGaを含む不純物が蒸発し、AlN層の成長の際に混入する。このため、所望の特性のAlNバリアを得ることができない。As mentioned above, to grow high-quality AlN, it is necessary to realize high temperature, low pressure, and low V/III ratio conditions, and to achieve this, special specifications must be applied to the crystal growth apparatus, which increases costs. On the other hand, to grow AlN using a general crystal growth apparatus that grows GaN-based materials, it is necessary to clean the parts of the growth apparatus involved in crystal growth as much as possible in order to suppress the inclusion of Ga in the AlN barrier during low-temperature growth. However, even if cleaning is performed at a cost, if a layer containing Ga, such as GaN or AlGaN, is grown in a process prior to the growth of AlN, the impurities containing Ga that remain in the apparatus during the growth of these will evaporate and be mixed in when the AlN layer is grown. As a result, it is not possible to obtain an AlN barrier with the desired characteristics.

このように、従来の技術では、AlNを用いた所望の特性のトランジスタを製造することが容易ではないという問題があった。As such, conventional technology had the problem that it was not easy to manufacture transistors with the desired characteristics using AlN.

本発明は、以上のような問題点を解消するためになされたものであり、AlNを用いた所望の特性のトランジスタが製造できるようにすることを目的とする。The present invention has been made to solve the above problems, and aims to make it possible to manufacture transistors with desired characteristics using AlN.

本発明に係るトランジスタの製造方法は、結晶成長装置を清浄化する第1工程と、第1工程の後で、結晶成長装置でGaを含む化合物半導体を成長すること無く、結晶成長装置により、-c軸方向にAlNを結晶成長することで、基板の上にAlN層を形成する第2工程と、第2工程に引き続き、結晶成長装置により、-c軸方向にAlN層とは異なる窒化物半導体を成長することで、AlN層の上にヘテロ接合するチャネル層を形成する第3工程と、チャネル層の上に、ソース電極およびドレイン電極を形成する第4工程と、チャネル層の上に、ゲート電極を形成する第5工程とを備える。The method for manufacturing a transistor according to the present invention includes a first step of cleaning a crystal growth apparatus; a second step of, after the first step, growing AlN in the -c-axis direction using the crystal growth apparatus to form an AlN layer on the substrate without growing a compound semiconductor containing Ga in the crystal growth apparatus; a third step of, following the second step, growing a nitride semiconductor different from the AlN layer in the -c-axis direction using the crystal growth apparatus to form a channel layer that forms a heterojunction on the AlN layer; a fourth step of forming a source electrode and a drain electrode on the channel layer; and a fifth step of forming a gate electrode on the channel layer.

以上説明したように、本発明によれば、結晶成長装置を清浄化した後、Gaを含む化合物半導体を成長すること無く、-c軸方向にAlNを結晶成長することで、基板の上にAlN層を形成し、-c軸方向にAlN層とは異なる窒化物半導体を成長してヘテロ接合するチャネル層を形成するので、AlNを用いた所望の特性のトランジスタが製造できる。As described above, according to the present invention, after cleaning the crystal growth apparatus, an AlN crystal is grown in the -c-axis direction without growing a compound semiconductor containing Ga, thereby forming an AlN layer on a substrate, and a nitride semiconductor different from the AlN layer is grown in the -c-axis direction to form a heterojunction channel layer, thereby making it possible to manufacture a transistor using AlN with the desired characteristics.

図1Aは、本発明の実施の形態に係るトランジスタの製造方法を説明するための途中工程のトランジスタの状態を示す断面図である。FIG. 1A is a cross-sectional view showing a state of a transistor in the middle of a process for explaining a method of manufacturing a transistor according to an embodiment of the present invention. 図1Bは、本発明の実施の形態に係るトランジスタの製造方法を説明するための途中工程のトランジスタの状態を示す断面図である。FIG. 1B is a cross-sectional view showing a state of a transistor in the middle of a process for explaining a method of manufacturing a transistor according to an embodiment of the present invention. 図1Cは、本発明の実施の形態に係るトランジスタの製造方法を説明するための途中工程のトランジスタの状態を示す断面図である。FIG. 1C is a cross-sectional view showing a state of a transistor in the middle of a process for explaining a method of manufacturing a transistor according to an embodiment of the present invention. 図1Dは、本発明の実施の形態に係るトランジスタの製造方法を説明するための途中工程のトランジスタの状態を示す断面図である。FIG. 1D is a cross-sectional view showing a state of a transistor in the middle of a process for explaining a method of manufacturing a transistor according to an embodiment of the present invention. 図1Eは、本発明の実施の形態に係るトランジスタの製造方法を説明するための途中工程のトランジスタの状態を示す断面図である。FIG. 1E is a cross-sectional view showing a state of a transistor in the middle of a process for explaining a method of manufacturing a transistor according to an embodiment of the present invention. 図1Fは、本発明の実施の形態に係るトランジスタの製造方法を説明するための途中工程のトランジスタの状態を示す断面図である。FIG. 1F is a cross-sectional view showing a state of a transistor in the middle of a process for explaining a method of manufacturing a transistor according to an embodiment of the present invention.

以下、本発明の実施の形態に係るトランジスタの製造方法について図1A~図1Fを参照して説明する。 Below, a method for manufacturing a transistor according to an embodiment of the present invention will be described with reference to Figures 1A to 1F.

まず、後述するAlNを含む窒化物半導体を形成(成長)するための結晶成長装置を清浄化する(第1工程)。ここでは、結晶成長装置の原料供給をするガスライン、結晶成長を行う成長室、基板を載置するサセプタの清浄、および、ガスライン、成長室の内部を不活性ガスで置換することを含む。結晶成長装置は、例えば、有機金属化学気相堆積(MOCVDまたはMOVPE)法、分子線エピタキシー(MBE)法、ハイドライド気相成長(HVPE)法などの結晶成長を実施する装置である。First, a crystal growth apparatus for forming (growing) a nitride semiconductor containing AlN, which will be described later, is cleaned (step 1). This includes cleaning the gas lines that supply raw materials to the crystal growth apparatus, the growth chamber in which the crystal growth takes place, and the susceptor on which the substrate is placed, as well as replacing the inside of the gas lines and growth chamber with an inert gas. The crystal growth apparatus is an apparatus that performs crystal growth using methods such as metal-organic chemical vapor deposition (MOCVD or MOVPE), molecular beam epitaxy (MBE), and hydride vapor phase epitaxy (HVPE).

例えば、結晶成長装置の内部の、原料ガスが接触する部品を可能な限り洗浄すること、およびこれら部品を未使用品と交換することで、上述した清浄化が実施できる。上述した部品は、例えば、成長室、ガスライン、サセプタ、ヒータ、石英製の部材、オーリング、フランジ、ガスケットなどの真空部品、ドライポンプなどの真空装置、成長状態を観察する装置を用いた成長状態の観察のための石英の窓などである。これらの部材には、それまでの過去の結晶成長の際に原料が反応して形成された残留物(GaおよびGaの化合物など)が堆積しており、これらが結晶成長中に蒸発して、AlN成長中に混入する。これらを可能な限り清浄化することで、AlN層へのGa混入が抑制可能となる。For example, the above-mentioned cleaning can be performed by cleaning the parts inside the crystal growth apparatus that come into contact with the raw material gas as much as possible and replacing these parts with unused parts. The above-mentioned parts include, for example, the growth chamber, gas lines, susceptors, heaters, quartz components, vacuum parts such as O-rings, flanges, and gaskets, vacuum devices such as dry pumps, and quartz windows for observing the growth state using a growth state observation device. Residues (such as Ga and Ga compounds) formed by reactions of the raw materials during previous crystal growth have accumulated on these parts, and these evaporate during crystal growth and become mixed into the AlN growth. By cleaning these parts as much as possible, it is possible to suppress Ga mixing into the AlN layer.

上述したように、結晶成長装置を清浄化した後、この結晶成長装置でGaを含む化合物半導体を成長すること無く、この結晶成長装置により-c軸方向にAlNを結晶成長することで、図1Aに示すように、基板101の上にAlN層102を形成する(第2工程)。前述したように、清浄化をした後で、Gaを含む化合物半導体を成長すること無くAlN層102を形成するので、AlN層102には、Gaが混入することが無く、所望の特性を得ることができる。As described above, after cleaning the crystal growth apparatus, AlN is grown in the -c axis direction using the crystal growth apparatus without growing a compound semiconductor containing Ga in the crystal growth apparatus, forming an AlN layer 102 on the substrate 101 as shown in Figure 1A (step 2). As described above, after cleaning, the AlN layer 102 is formed without growing a compound semiconductor containing Ga, so that Ga is not mixed into the AlN layer 102, and the desired characteristics can be obtained.

ここで、基板101は、例えば、サファイア(Al23)、SiC、AlNなどのAlGaNが結晶成長可能な材料から構成することができる。また、例えば、AlNから構成され、主表面がN極性(V族極性)とされた基板101の上に、主表面がN極性とされたAlGaNからなるAlGaN層121が形成された、いわゆるテンプレート基板を用いることができる。この場合、AlGaN層121の上に接してAlN層102を結晶成長する。 Here, the substrate 101 can be made of a material on which AlGaN can be crystal-grown, such as sapphire ( Al2O3 ), SiC, or AlN. Alternatively, a so-called template substrate can be used, in which an AlGaN layer 121 made of AlGaN with a main surface having an N polarity is formed on the substrate 101 made of AlN and with a main surface having an N polarity (group V polarity). In this case, the AlN layer 102 is crystal-grown in contact with the top of the AlGaN layer 121.

AlGaN層121は、例えば、MOCVD法、MBE法、HVPE法などの結晶成長法により、基板101の上に結晶成長させたものとすることができる。N極性面を主面方位としたAlGaNから構成されたAlGaN層121を形成するにあたり、所定のバッファ層や基板前処理工程を必要とする場合があり、これら構成が導入されていてもよい。例えば、基板101がサファイアから構成されている場合、基板101の主表面を窒化することで形成した窒化層の上に、AlGaN層121を形成することもできる。また、基板101の上にいわゆる低温条件でバッファ層を形成し、この上に、AlGaN層121を形成することもできる。The AlGaN layer 121 can be grown on the substrate 101 by a crystal growth method such as MOCVD, MBE, or HVPE. In forming the AlGaN layer 121 made of AlGaN with an N-polarity plane as the main surface orientation, a predetermined buffer layer or substrate pretreatment process may be required, and these configurations may be introduced. For example, when the substrate 101 is made of sapphire, the AlGaN layer 121 can be formed on a nitride layer formed by nitriding the main surface of the substrate 101. Also, a buffer layer can be formed on the substrate 101 under so-called low-temperature conditions, and the AlGaN layer 121 can be formed on the buffer layer.

また、基板101がAlNから構成されている場合、N極性面を主面方位とする基板101を用意して、この上に、AlGaN層121を直接エピタキシャル成長することで、AlGaN層121の表面をN極性面とすることができる。また、基板101に表面に残留した欠陥や酸化膜、不純物の影響を取り除くために、あえて比較的厚いバッファ層を介してAlGaN層121を形成することもできる。なお、AlGaN層121は、主表面がN極性面とされていることが重要である。また、AlGaN層121は、後述するように最上層のAl組成が0.8以上とされていることが重要である。In addition, when the substrate 101 is made of AlN, the substrate 101 is prepared with the N-polarity plane as the main surface orientation, and the AlGaN layer 121 is directly epitaxially grown on the substrate 101, so that the surface of the AlGaN layer 121 is an N-polarity plane. In order to remove the effects of defects, oxide films, and impurities remaining on the surface of the substrate 101, the AlGaN layer 121 can be formed via a relatively thick buffer layer. It is important that the main surface of the AlGaN layer 121 is an N-polarity plane. It is also important that the Al composition of the top layer of the AlGaN layer 121 is 0.8 or more, as described below.

ここで、また、AlGaN層121の形成に用いる結晶成長装置で、AlN層102および後述する窒化物半導体層の成長を実施することができる。この場合、AlGaN層121の形成の後に、前述した清浄化(第1工程)が実施されることが重要となる。また、AlN層102の成長に用いる結晶成長装置と、AlGaN層121の形成に用いる結晶成長装置とは、異なるものとすることができる。この場合、時系列的に、AlN層102の成長に用いる結晶成長装置の清浄化の後に、AlGaN層121の形成を実施することもできる。Here, the growth of the AlN layer 102 and the nitride semiconductor layer described later can be performed in the crystal growth apparatus used to form the AlGaN layer 121. In this case, it is important that the above-mentioned cleaning (first step) is performed after the formation of the AlGaN layer 121. In addition, the crystal growth apparatus used to grow the AlN layer 102 and the crystal growth apparatus used to form the AlGaN layer 121 can be different. In this case, the formation of the AlGaN layer 121 can be performed chronologically after cleaning the crystal growth apparatus used to grow the AlN layer 102.

ここで、上述したように、AlGaN層121が形成されているテンプレート基板を用いる場合、AlGaN層121の表面には、酸化膜や欠陥、また一度、結晶成長装置の外に暴露したことによる表面の汚染などが発生している。このため、AlN層102は、バリア層としての機能に、バッファ層としての機能を持たせることができる。この場合、上述したAlGaN層121の表面の酸化膜、欠陥、および汚染などの多寡によって、AlN層102の厚さを設定する。例えば、典型的な界面状態や汚染状況においては、これらの影響を回避するために、AlN層102の厚さを、50nm程度または、50nm以上とすることができる。Here, as described above, when a template substrate on which the AlGaN layer 121 is formed is used, the surface of the AlGaN layer 121 has an oxide film, defects, and surface contamination due to exposure to the outside of the crystal growth apparatus. For this reason, the AlN layer 102 can function as a buffer layer in addition to the function as a barrier layer. In this case, the thickness of the AlN layer 102 is set depending on the amount of oxide film, defects, and contamination on the surface of the AlGaN layer 121 described above. For example, in a typical interface state or contamination situation, the thickness of the AlN layer 102 can be set to about 50 nm or more to avoid these effects.

上述のとおり、AlN層102の厚さは、大気暴露したことによるAlGaN層121の表面の不純物などの汚染状況や、エピタキシャル成長した層と基板との界面の影響の回避、および臨界膜厚との兼ね合いで設定される。このため、一概にAlN層102の厚さを設定することはできない。ただし、AlGaN上のAlNの臨界膜厚に関しては、「Matthew and Blakeslee」の方法で計算が可能である(参考文献1)。大まかな計算によれば、Al組成が0.9のAlGaNの上のAlNの臨界膜厚は107nmである。また、Al組成が0.8のAlGaNの上のAlNの臨界膜厚は47nmである。As mentioned above, the thickness of the AlN layer 102 is set taking into account the contamination state of impurities on the surface of the AlGaN layer 121 due to exposure to the atmosphere, avoiding the influence of the interface between the epitaxially grown layer and the substrate, and taking into account the critical film thickness. For this reason, the thickness of the AlN layer 102 cannot be set in general. However, the critical film thickness of AlN on AlGaN can be calculated using the method of "Matthew and Blakeslee" (Reference 1). According to a rough calculation, the critical film thickness of AlN on AlGaN with an Al composition of 0.9 is 107 nm. The critical film thickness of AlN on AlGaN with an Al composition of 0.8 is 47 nm.

従って、AlGaN層121のAl組成が低いほど、AlN層102の最大厚さは制限される。一方で、前述したように、AlN層102をバッファ層として機能させ、AlGaN層121の表面の欠陥や不純物の影響を小さくするためには、AlN層102の厚さは、50nm程度とすることが好ましい。これらのことから、AlGaN層121の最上層のAl組成は、0.8かそれ以上に設定することができる。Therefore, the lower the Al composition of the AlGaN layer 121, the more the maximum thickness of the AlN layer 102 is limited. On the other hand, as mentioned above, in order to make the AlN layer 102 function as a buffer layer and reduce the effects of defects and impurities on the surface of the AlGaN layer 121, it is preferable that the thickness of the AlN layer 102 is about 50 nm. For these reasons, the Al composition of the top layer of the AlGaN layer 121 can be set to 0.8 or more.

次に、上述したAlN層102の形成に引き続き、AlN層102の形成に用いた結晶成長装置により、-c軸方向にAlN層102とは異なる窒化物半導体をエピタキシャル成長することで、図1Bに示すように、AlN層102の上にヘテロ接合するチャネル層103を形成する(第3工程)。また、引き続き、チャネル層103の上に、AlGaNをエピタキシャル成長してトップバリア層104を形成する。Next, following the formation of the AlN layer 102 described above, a nitride semiconductor different from the AlN layer 102 is epitaxially grown in the -c-axis direction using the crystal growth apparatus used to form the AlN layer 102, thereby forming a channel layer 103 that forms a heterojunction on the AlN layer 102, as shown in Figure 1B (third step). Furthermore, AlGaN is then epitaxially grown on the channel layer 103 to form a top barrier layer 104.

チャネル層103は、例えば、GaNから構成することができる。チャネル層103の厚さは、臨界膜厚を超えない範囲で、かつ結晶品質が劣化しない範囲に設定する。AlGaN層121のAl組成が大きいほど、GaNから構成したチャネル層103の臨界膜厚は小さくなる。Al組成0.8のときの、チャネル層103の臨界膜厚は9.6nm程度である。従って、チャネル層103の厚さが10nm以下に設定されていると、臨界膜厚を超えて結晶品質低下が引き起こされないため、よりよい。なお、導入される欠陥が、作成するトランジスタの特性に及ぼす影響が小さければ、臨界膜厚を超える構成とすることもできる。なお、チャネル層103は、GaNに限らず、InGaN、AlGaN、InAlN、InAlGaNなどの窒化物半導体から構成することもできる。The channel layer 103 can be made of, for example, GaN. The thickness of the channel layer 103 is set within a range that does not exceed the critical film thickness and does not deteriorate the crystal quality. The larger the Al composition of the AlGaN layer 121, the smaller the critical film thickness of the channel layer 103 made of GaN. When the Al composition is 0.8, the critical film thickness of the channel layer 103 is about 9.6 nm. Therefore, if the thickness of the channel layer 103 is set to 10 nm or less, it is better because the critical film thickness is not exceeded and a deterioration in crystal quality is not caused. Note that if the introduced defects have a small effect on the characteristics of the transistor to be created, the critical film thickness can be exceeded. Note that the channel layer 103 is not limited to GaN, and can also be made of nitride semiconductors such as InGaN, AlGaN, InAlN, and InAlGaN.

トップバリア層104は、ゲートリークを抑制しピンチオフ特性を改善するために導入するが、必要なものではない。例えば、トップバリア層104の代わりに、SiNやAl23、SiO2などの絶縁層(誘電体層)などの、ゲート電極との絶縁性を取ったうえでバリアとなる層を形成することもできる。また、トップバリア層104に、上述した絶縁層を組み合わせることもできる。この組み合わせにより、ピンチオフ特性が改善されて良好な特性が得られるのであれば、これらを適用してもよい。また、トップバリア層104は、AlGaNに限らず、上記のような目的が達成され、結晶品質を低下させない範囲であれば、InAlN、AlN、InAlGaN、およびこれらの材料の組み合わせから構成することもできる。 The top barrier layer 104 is introduced to suppress gate leakage and improve pinch-off characteristics, but is not necessary. For example, instead of the top barrier layer 104, a layer that serves as a barrier after insulating the gate electrode, such as an insulating layer (dielectric layer) of SiN, Al 2 O 3 , SiO 2 , etc., can be formed. The top barrier layer 104 can also be combined with the above-mentioned insulating layer. If this combination improves the pinch-off characteristics and provides good characteristics, these may be applied. The top barrier layer 104 is not limited to AlGaN, and can be composed of InAlN, AlN, InAlGaN, and combinations of these materials as long as the above-mentioned purpose is achieved and the crystal quality is not deteriorated.

次に、図1Cに示すように、トップバリア層104をパターニングし、また引き続いて、パターニングしたトップバリア層104の周囲のチャネル層103を、厚さ方向に一部を除去する。次に、薄くされてトップバリア層104の周囲に露出したチャネル層103の上に、n型にドープされたn+-GaNを再成長させ、図1Dに示すように、コンタクト層105,コンタクト層106を形成する。コンタクト層105,コンタクト層106は、チャネル層103より高い不純物濃度とする。また、コンタクト層105およびコンタクト層106は、チャネル層103に接して、トップバリア層104を挾んで形成する。 Next, as shown in Fig. 1C, the top barrier layer 104 is patterned, and subsequently, a portion of the channel layer 103 around the patterned top barrier layer 104 is removed in the thickness direction. Next, n-type doped n + -GaN is regrown on the channel layer 103 that has been thinned and exposed around the top barrier layer 104, to form contact layers 105 and 106 as shown in Fig. 1D. The contact layers 105 and 106 have a higher impurity concentration than the channel layer 103. The contact layers 105 and 106 are formed in contact with the channel layer 103, sandwiching the top barrier layer 104 therebetween.

次に、図1Eに示すように、チャネル層103の上に、コンタクト層105およびコンタクト層106を介し、ソース電極107およびドレイン電極108を形成する(第4工程)。ソース電極107およびドレイン電極108は、コンタクト層105およびコンタクト層106にオーミック接触を形成させるために、材料や厚さ、形成条件、熱処理条件を調整する。例えば、一般的にはTi/Al/Ni/Auなどの積層構造を、電子線蒸着法などにより堆積し、堆積後に窒素雰囲気下での熱処理を施すことで、コンタクト層105およびコンタクト層106にオーミック接触するソース電極107およびドレイン電極108が形成できる。 Next, as shown in FIG. 1E, a source electrode 107 and a drain electrode 108 are formed on the channel layer 103 via the contact layer 105 and the contact layer 106 (step 4). The source electrode 107 and the drain electrode 108 are adjusted in material, thickness, forming conditions, and heat treatment conditions to form ohmic contact with the contact layer 105 and the contact layer 106. For example, a layered structure such as Ti/Al/Ni/Au is generally deposited by electron beam deposition or the like, and then heat-treated in a nitrogen atmosphere to form the source electrode 107 and the drain electrode 108 that are in ohmic contact with the contact layer 105 and the contact layer 106.

次に、図1Fに示すように、チャネル層103の上に、トップバリア層104を介してゲート電極109を形成する(第5工程)。ゲート電極109は、AlGaNからなるトップバリア層104との間に、ショットキー接触を形成する材料を選択し、また、ショットキー接触を形成する成長条件を選択して形成する。例えば、ゲート電極109は、Niなどの金属から構成することができる。Next, as shown in FIG. 1F, a gate electrode 109 is formed on the channel layer 103 via a top barrier layer 104 (step 5). The gate electrode 109 is formed by selecting a material that forms a Schottky contact with the top barrier layer 104 made of AlGaN, and by selecting growth conditions that form the Schottky contact. For example, the gate electrode 109 can be made of a metal such as Ni.

以上の製造方法により、バリア層(バックバリア層)となるAlN層102の上にヘテロ接合するチャネル層103が形成された、トランジスタ(N極性HEMT)が得られる。また、このトランジスタの各窒化物半導体の層は、基板101の側から-c軸方向に成長することで、主表面がN極性とされたものとなっている。 By using the above manufacturing method, a transistor (N-polarity HEMT) is obtained in which a heterojunction channel layer 103 is formed on the AlN layer 102, which serves as a barrier layer (back barrier layer). In addition, each nitride semiconductor layer of this transistor grows in the -c-axis direction from the substrate 101 side, so that the main surface is N-polar.

以上に説明したように、本発明によれば、結晶成長装置を清浄化した後、Gaを含む化合物半導体を成長すること無く、-c軸方向にAlNを結晶成長することで、基板の上にAlN層を形成し、-c軸方向にAlN層とは異なる窒化物半導体を成長してヘテロ接合するチャネル層を形成するので、AlNを用いた所望の特性のトランジスタが製造できるようになる。As described above, according to the present invention, after cleaning the crystal growth apparatus, an AlN crystal is grown in the -c-axis direction without growing a compound semiconductor containing Ga, forming an AlN layer on a substrate, and a nitride semiconductor different from the AlN layer is grown in the -c-axis direction to form a heterojunction channel layer, thereby making it possible to manufacture a transistor with the desired characteristics using AlN.

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。It is to be understood that the present invention is not limited to the embodiments described above, and that many modifications and combinations can be implemented by a person having ordinary knowledge in the art within the technical concept of the present invention.

[参考文献1]J. W. Matthews, A. E. Blakeslee, "Defects in epitaxial multilayers: I. Misfit dislocations", Journal of Crystal Growth Volume 27, pp. 118-125, December 1974.[Reference 1] J. W. Matthews, A. E. Blakeslee, "Defects in epitaxial multilayers: I. Misfit dislocations", Journal of Crystal Growth Volume 27, pp. 118-125, December 1974.

101…基板、102…AlN層、103…チャネル層、104…トップバリア層、105…コンタクト層、106…コンタクト層、107…ソース電極、108…ドレイン電極、109…ゲート電極、121…AlGaN層。 101...substrate, 102...AlN layer, 103...channel layer, 104...top barrier layer, 105...contact layer, 106...contact layer, 107...source electrode, 108...drain electrode, 109...gate electrode, 121...AlGaN layer.

Claims (3)

結晶成長装置を清浄化する第1工程と、
前記第1工程の後で、前記結晶成長装置でGaを含む化合物半導体を成長すること無く、前記結晶成長装置により、-c軸方向にAlNを結晶成長することで、基板の上にAlN層を形成する第2工程と、
前記第2工程に引き続き、前記結晶成長装置により、-c軸方向に前記AlN層とは異なる窒化物半導体を成長することで、前記AlN層の上にヘテロ接合するチャネル層を形成する第3工程と、
前記チャネル層の上に、ソース電極およびドレイン電極を形成する第4工程と、
前記チャネル層の上に、ゲート電極を形成する第5工程と
を備え
前記基板は、主表面をN極性とした状態のAlGaNから構成されたAlGaN層が形成されたものであり、
前記第2工程は、前記AlGaN層の上に接して前記AlN層を結晶成長し、
前記AlGaN層の最上層は、Al組成が0.8以上とされ、
前記AlN層は、厚さが50nm以上とされている
ことを特徴とするトランジスタの製造方法。
A first step of cleaning a crystal growing apparatus;
a second step of forming an AlN layer on the substrate by growing AlN in a −c-axis direction using the crystal growth apparatus without growing a compound semiconductor containing Ga using the crystal growth apparatus after the first step;
a third step of growing a nitride semiconductor different from the AlN layer in a −c-axis direction by the crystal growth apparatus following the second step to form a channel layer that forms a heterojunction on the AlN layer;
a fourth step of forming a source electrode and a drain electrode on the channel layer;
and a fifth step of forming a gate electrode on the channel layer .
The substrate has an AlGaN layer formed thereon, the AlGaN layer being made of AlGaN with N-polarity on a main surface thereof,
the second step includes growing the AlN layer on and in contact with the AlGaN layer;
The uppermost layer of the AlGaN layer has an Al composition of 0.8 or more,
The AlN layer has a thickness of 50 nm or more.
A method for manufacturing a transistor comprising the steps of:
請求項1記載のトランジスタの製造方法において、
前記第1工程は、前記結晶成長装置の原料供給をするガスライン、結晶成長を行う成長室、前記基板を載置するサセプタの清浄、および、前記ガスライン、前記成長室の内部を不活性ガス置換することを含む
ことを特徴とするトランジスタの製造方法。
2. The method of claim 1 , further comprising the steps of:
the first step includes cleaning a gas line for supplying raw materials to the crystal growth apparatus, a growth chamber for performing crystal growth, and a susceptor for placing the substrate thereon, and replacing the inside of the gas line and the growth chamber with an inert gas.
請求項1または2記載のトランジスタの製造方法において、
前記窒化物半導体は、GaN、InGaN、AlGaN、InAlN、InAlGaNのいずれかであることを特徴とするトランジスタの製造方法。
3. The method for producing a transistor according to claim 1, further comprising the steps of:
The method for manufacturing a transistor, wherein the nitride semiconductor is any one of GaN, InGaN, AlGaN, InAlN, and InAlGaN.
JP2022563298A 2020-11-18 2020-11-18 How a transistor is manufactured Active JP7556401B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/042924 WO2022107233A1 (en) 2020-11-18 2020-11-18 Method for manufacturing transistor

Publications (2)

Publication Number Publication Date
JPWO2022107233A1 JPWO2022107233A1 (en) 2022-05-27
JP7556401B2 true JP7556401B2 (en) 2024-09-26

Family

ID=81708540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022563298A Active JP7556401B2 (en) 2020-11-18 2020-11-18 How a transistor is manufactured

Country Status (2)

Country Link
JP (1) JP7556401B2 (en)
WO (1) WO2022107233A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008512863A (en) 2004-09-13 2008-04-24 ピコギガ インターナショナル HEMT piezoelectric structure without alloy disorder
JP2014524661A (en) 2011-07-29 2014-09-22 ノースロップ グラマン システムズ コーポレーション AlN buffer N pole GaN HEMT profile
JP2014216540A (en) 2013-04-26 2014-11-17 東京エレクトロン株式会社 Method for cleaning film-forming device and film-forming device
JP2020136683A (en) 2019-02-21 2020-08-31 国立大学法人山口大学 Semiconductor devices and their manufacturing methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008512863A (en) 2004-09-13 2008-04-24 ピコギガ インターナショナル HEMT piezoelectric structure without alloy disorder
JP2014524661A (en) 2011-07-29 2014-09-22 ノースロップ グラマン システムズ コーポレーション AlN buffer N pole GaN HEMT profile
JP2014216540A (en) 2013-04-26 2014-11-17 東京エレクトロン株式会社 Method for cleaning film-forming device and film-forming device
JP2020136683A (en) 2019-02-21 2020-08-31 国立大学法人山口大学 Semiconductor devices and their manufacturing methods

Also Published As

Publication number Publication date
JPWO2022107233A1 (en) 2022-05-27
WO2022107233A1 (en) 2022-05-27

Similar Documents

Publication Publication Date Title
US7550784B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP6151487B2 (en) Compound semiconductor device and manufacturing method thereof
JP5634681B2 (en) Semiconductor element
JP5545713B2 (en) Semiconductor substrate, semiconductor substrate manufacturing method, and electronic device
JP6304899B2 (en) III-N semiconductor device grown on a silicon substrate with a rare earth oxide gate dielectric
CN103066103B (en) The substrate breakdown voltage of the group III-nitride on silicon substrate is improved one's methods
CN100590886C (en) Semiconductor electronic device
JP2003059948A (en) Semiconductor device and production method therefor
JPWO2005015642A1 (en) Semiconductor device and manufacturing method thereof
US6696306B2 (en) Methods of fabricating layered structure and semiconductor device
JP6731584B2 (en) Nitride semiconductor device and nitride semiconductor substrate
WO2006110203A1 (en) Composite substrates of conductive and insulating or semi-insulating group iii-nitrides for group iii-nitride devices
JP2009010107A (en) Semiconductor device and manufacturing method thereof
JP2011023677A (en) Compound semiconductor epitaxial wafer, and method of manufacturing the same
WO2019194042A1 (en) Method for manufacturing transistor
JP4449357B2 (en) Method for manufacturing epitaxial wafer for field effect transistor
JP6233476B2 (en) Compound semiconductor device
JP2017085058A (en) Compound semiconductor device and manufacturing method thereof
JP7556401B2 (en) How a transistor is manufactured
JP2007095873A (en) Epitaxial substrate for field effect transistor
JP2005129856A (en) Semiconductor electronic device
CN107978628A (en) A kind of GaN transistor for covering nano-pillar potential barrier and preparation method thereof
JP2024124923A (en) Semiconductor device manufacturing method and substrate
JP2023039743A (en) Method for manufacturing nitride semiconductor substrate
CN118629859A (en) Epitaxial structure and method for manufacturing epitaxial structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240826

R150 Certificate of patent or registration of utility model

Ref document number: 7556401

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150