JP7531915B2 - 高分解能多重化システム - Google Patents

Description

本発明は、経時変動する粒子束を、時間分解能と信号対雑音比を向上させて測定するための方法および装置に関する。粒子は、光子、中性子、電子、帯電粒子であってもよい。

粒子束の振幅は、従来は、粒子束を集束し、粒子束をトランスデューサに方向付け、このトランスデューサによって、粒子束に比例した振幅を持つ電気信号（電圧または電流）を生成し、電気信号を条件付けし、電気信号と標準電気信号の集合を比較して、粒子束の振幅に数値を割り当てることによって測定される。最後の工程は、従来は、アナログ－デジタル変換器（ＡＤＣ）を用いて行われる。

アナログ－デジタル変換器は、計測器からレーダ、通信に至る用途において、アナログ電気信号とデジタル演算器の間のインターフェースとして機能する。ＡＤＣの性能を特定するために、Ｈｚで表されるサンプリングレートと精度の２個の主な指標が使用される。ＡＤＣの精度は、ｄＢや有効ビット数（ＥＮＯＢ）で様々に表される。一般に、サンプリングレートが大きくなるにつれて、ＡＤＣの精度が低くなり、それゆえ、粒子束の測定の精度も低くなる。本発明は、高サンプリングレートの粒子束の測定の精度を上げることを概して目的とする。本発明は、短い時間間隔にわたって粒子束が変動するのを解消できるように、実現可能な最大サンプリングレートを大きくすることをさらなる重要な目的とする。

先行技術では、高周波ＡＤＣ（＞１ＧＨｚ）は、典型的には、２つ以上の低レートＡＤＣの積み重ねからなり、これらのＡＤＣは、低レートＡＤＣの精度に近い精度を実現するために、時間インターリーブされる。これらの設計は、積み重ねた状態の各ＡＤＣに向かって順に入力信号の経路決定を行うタイミング回路に依存する。タイミング信号にはジッタが存在するので、誤差が導入される。本発明は、タイミング信号のジッタによって生じる誤差を減らすことを目的とする。さらなる誤差が導入され、これは、インターリーブされる積み重ねた状態のＡＤＣの間で異なる。具体的には、オフセット誤差とゲイン誤差がある。本発明は、ゲイン誤差とオフセット誤差の影響を減らすことを目的とする。

本発明は、高速データ転送速度と高精度・正確度の両方を必要とするレーダ、通信、測定器などの用途に使用することができる。本発明の例示的な用途として、マルチＧＨｚシグナルアナライザ（以下、ＧＳＡという）がある。例示的なＧＳＡは、光信号または電子信号を入力として利用する。ＧＳＡは、本発明の概念の例示であって、本発明の範囲を限定するものではない。

本発明は、粒子束の時間依存性を測定するための多重化方法を提供する。粒子は、電子、イオン、中性子、または光子であってもよい。下記の説明の文脈では、流束という用語は、進行方向に垂直な平面を通過する単位時間当たりの粒子数、または前記粒子によって運ばれる、単位時間当たりのエネルギーを指す。

本発明は、電子構成部品および／または光学構成部品の集合と、入力束をＮ倍に時間多重するアルゴリズムの集合とを含むシステムである。入力束は、電子、光子、イオン、または中性子であってもよい。本システムは、トランスデューサを使用して、流束を互換性のある形式に変換することによって、他の種類の流束を測定するのに使用することができる。例えば、本システムは、シンチレータなどのトランスデューサを含んでもよく、シンチレータは、入射した粒子束を、粒子束の振幅に比例した光子束に変換するように作動する。本発明は、当業者に公知の多重化方法、例えばアダマール法、フーリエ法と共に使用することができる。

好ましくは、しかし必須ではないが、本発明は、本出願人によって２０１８年５月２３日に出願された米国特許出願第１５／９８７，２７９（２０１８年１１月２９日にＷＯ２０１８／２１３９２３として公開されているＰＣＴ出願第ＰＣＴ／ＣＡ２０１８／０５０５９９に対応）に記載の高効率多重化（ＨＥＭＸ）と共に使用される。当該文献の開示は、参照によって本明細書に組み込まれる。ＨＥＭＳは、粒子束の測定の信号対雑音比（ＳＮＲ）を向上させるための方法である。下記は、ＨＥＭＳへの言及を含むが、これらは例示に過ぎず、本明細書の発明は他の方法と共に使用してもよいことを理解されたい。

入力束Φは、信号調節器に接続される。信号調節器は効果がなくてもよく、または、信号調節器は増幅器であってもよく、または、信号調節器は入力束を他の流束に加えるものであってもよい。信号調節器からの出力は、Ｎ個の実質的に等しい部分に分割され、流束φ＝Φ／Ｎである各部分は、異なる経路に沿って異なるゲート装置に方向付けられる。各ゲート装置は、少なくとも１個の積分器に接続される。ＨＥＭＳの実施形態では、積分器がｄ個存在し、ｄは１より大きい整数である。ゲート装置は、流束φを遮断するように機能するか、長さＮの所定の符号列に基づいて、ｄ個の積分器のうちの１個にすべての流束を方向付けるように機能する。積分器は、ゲート装置から受信した積分された流束に比例した電気信号を生成するように機能する。符号列の各要素は、時間間隔τの間ゲート装置によって講じられた動作を特定する。好ましくは、時間間隔は等しく、積分時間の合計はＴ＝Ｎτである。本明細書の構成は、時間間隔が等しくなくても作動し、その場合は、積分時間の合計はＴ＝Στ_ｉである。各積分期間Ｔの終わりに、各積分器は、積分された流束に比例した電気信号を随意のバッファ装置に転送するか、従来設計のＡＤＣに直接転送する。バッファ装置は、積分器からの電気信号を蓄積し、この電気信号は、少なくとも２Ｔ、好ましくはＮＴよりも長い期間の間実質的に変動することはない。バッファ装置に蓄積された積分された信号は、随意に、アナログ回路を用いて処理され、各時間間隔τ_ｉ中の平均流束Φ_ｉに比例したアナログ量ａ_ｉを生成する。

随意に、アナログ量ａ_ｉは、アナログ閾値と比較され、入射束に関する情報を生成する。

随意に、恐らくは随意に行われたアナログ比較に基づいて、アナログ量ａ_ｉは、従来型ＡＤＣに転送され、デジタル形式に変換される。

随意に、バッファ装置にあるＮｄ個の積分された信号の集合は、１個以上の従来設計のＡＤＣに転送され、デジタル値に変換される。デジタル値はその後、デジタル処理装置を用いて処理され、各時間間隔τ_ｉ中の平均流束Φ_ｉに比例した数値を出す。

積分器は、信号を合計する、当技術分野で公知の任意の装置である。積分器は、例えばコンデンサであってもよい。バッファは、信号を実質的に変動せずに蓄積する、当技術分野で公知の任意の装置である。バッファは、例えば電荷を蓄積するコンデンサであってもよい。ゲートは、信号を１個の経路から２個以上の代替経路に切り替える、当技術分野で公知の任意の装置である。ここでは、「信号」という用語は、電子量や電圧量などのアナログ量を指す。好ましくは、入力信号と切換信号は、比例定数で関連付けられる。理想的には、比例定数は１である。ゲートは、例えば電子ＭＵＸであってもよい。先行技術の標準的なＭＵＸは、本発明の高周波用途においては時間応答性が十分ではない場合もある。いくつかの実施形態では、本明細書の構成は、以下にさらに記載されるような遅延線を含み、ＡＤＣシステム全体として、ゲート素子の時間分解能よりよい時間分解能を実現する。いくつかの実施形態では、本発明は、以下にさらに詳細に記載されるような電気光学切替機構を含み、ゲート素子の時間分解能よりよい時間分解能を実現する。

ある実施形態では、構成は、
各時間間隔に入射した粒子束を集束する工程と、
粒子束を調節器に方向付ける工程であって、調節器は、入射した粒子束に比例した振幅を持つＮ個の調節された粒子束を、Ｎ個の異なる経路に沿ってＮ個の各前記経路上のゲート装置に出力し、
各前記ゲート装置は、各前記ゲート装置に特有の符号列に従って、各時間間隔に少なくとも２個の異なるゲート経路のうちの１個に沿って粒子束を方向付けるように作動する、工程と、
粒子束を各ゲート経路に沿ってそれぞれの積分器に方向付ける工程であって（しかし、２個の経路のうちの１個は行き止まりの経路であってもよく、この場合は、経路のうちの１個のみが積分する経路になる）、
ｄ個の各前記積分器は、Ｎ個の時間間隔にわたって積分された粒子束に比例した電気信号を生成するように作動する、工程と、
Ｎ個の時間間隔にわたって入射した粒子束の振幅に関する情報を取得するために、Ｎｄ個の前記電気信号を解析する工程と、を設け、
ここで、各特有の符号列は長さＮであり、少なくとも２個の異なるゲート経路を特定する少なくとも２個の異なる素子を有し、ｄは１以上である。

すなわち、ｄ＝１であるとき、経路の１個は行き止まりの経路であり、使用されない。

随意に、工程は、各電気信号をバッファ装置に方向付けることを含み、バッファ装置は、前記電気信号を蓄積するように作動する。

ＡＤＣによって解析が行なわれる構成では、工程は、
各前記電気信号を、電気信号に比例したデジタル値を生成するように作動するアナログ－デジタル変換器に方向付けることと、
Ｎｄ個の前記デジタル値をデジタル演算器に方向付けることと、を含む。

ＡＤＣによって解析が行なわれ、時系列ｄ＝１が生成される場合の他の実施形態では、工程は、
各前記電気信号を、電気信号に比例したデジタル値を生成するように作動するアナログ－デジタル変換器に方向付けることと、
Ｎ個の前記デジタル値をデジタル演算器に方向付けることと、
Ｎ個の前記デジタル値を並べて、データベクトルＹにすることと、
前記データベクトルＹに行列Ｈを乗算して、Ｎ個の時間間隔にわたって入射した粒子束の振幅に関する情報を取得することと、を含み、
ここで、ｄは１に等しく、行列Ｈは行列Ｚの逆行列であり、Ｚは長さＮのＮ個の行を有し、各々は１個のゲート装置に対応し、Ｚの各行は１個のゲート装置に特有の符号列である。

ＡＤＣによって解析が行なわれ、時系列アダマールが生成される場合の他の実施形態では、工程は、
各前記電気信号を、電気信号に比例したデジタル値を生成するように作動するアナログ－デジタル変換器に方向付けることと、
Ｎ個の前記デジタル値をデジタル演算器に方向付けることと、
Ｎ個の前記デジタル値を並べて、データベクトルＹにすることと、
前記データベクトルＹに行列Ｈを乗算して、Ｎ個の時間間隔にわたって入射した粒子束の振幅に関する情報を取得することと、を含み、
ここで、ｄは１に等しく、行列Ｈは行列Ｚの逆行列であり、Ｚは長さＮのＮ個の行を有し、各々は１個のゲート装置に対応し、Ｚの各行は１個のゲート装置に特有の符号列であり、Ｚの各行は１個のゲート装置に特有の符号列であり、ここで、特有の符号列はアダマール系列の巡回置換である。

ＡＤＣによって解析が行なわれ、時系列ＨＥＭＳが生成される場合の他の実施形態では、工程は、
各前記電気信号を、電気信号に比例したデジタル値を生成するように作動するアナログ－デジタル変換器に方向付けることと、
Ｎ個の前記デジタル値をデジタル演算器に方向付けることと、
Ｎ個の前記デジタル値を並べて、データベクトルＹにすることと、
前記データベクトルＹに行列Ｈを乗算して、Ｎ個の時間間隔にわたって入射した粒子束の振幅に関する情報を取得することと、を含み、
ここで、ｄは１より大きく、行列Ｈは（Ｚ^ＴＺ）^－１Ｚ^Ｔであり、ＺはｄＮ個の行を有し、Ｚの各行は１個のゲート装置に特有の符号列であり、ここで、特有の符号列は擬似乱数系列である。

ハードウェアによって解析が行われる一般的な場合の他の実施形態では、工程は、
各前記電気信号を、前記電気信号の組み合わせを生成するように作動するハードウェアプロセッサに方向付けることと、
少なくとも１個の前記組み合わせと閾値電気信号値を比較して、情報を取得することと、を含む。

ハードウェアＰＣＡによって解析が行なわれる場合の他の実施形態では、工程は、
各前記電気信号を、少なくとも１個の主要構成要素上に前記電気信号の投影を生成するように作動するハードウェアプロセッサに方向付けることと、
主要構成要素上の少なくとも１個の前記投影と閾値電気信号値を比較して、入力に関する情報を取得することと、を含む。

ハードウェアで解析が行なわれ、ＡＤＣが追従する一般的な場合の他の実施形態では、工程は、
各前記電気信号を、前記電気信号の組み合わせを生成するように作動するハードウェアプロセッサに方向付けることと、
少なくとも１個の前記組み合わせと閾値電気信号値を比較して、情報を取得することと、
前記情報に少なくとも部分的に基づいて、少なくとも１個の前記電気信号をアナログ－デジタル変換器に方向付けて、デジタル値に変換することと、
少なくとも１個のデジタル値を解析して、入力信号に関する情報を取得することと、を含む。

ハードウェアで解析が行なわれ、ＡＤＣが時系列に追従する一般的な場合の他の実施形態では、工程は、
各前記電気信号を、前記電気信号の組み合わせを生成するように作動するハードウェアプロセッサに方向付けることと、
少なくとも１個の前記組み合わせと閾値電気信号値を比較して、情報を取得することと、
前記情報に少なくとも部分的に基づいて、Ｎ個の電気信号を方向付けることと、
各前記電気信号を、電気信号に比例したデジタル値を生成するように作動するアナログ－デジタル変換器に方向付けることと、
Ｎｄ個の前記デジタル値をデジタル演算器に方向付けることと、
Ｎｄ個の前記デジタル値を並べて、データベクトルＹにすることと、
前記データベクトルＹに行列Ｈを乗算して、Ｎ個の時間間隔にわたって入射した粒子束の振幅に関する情報を取得することと、を含み、
ここで、ｄは１に等しく、行列Ｈは行列Ｚの逆行列であり、Ｚは長さＮのＮ個の行を有し、各々は１個のゲート装置に対応し、Ｚの各行は１個のゲート装置に特有の符号列であり、ここで、特有の符号列はアダマール系列の巡回置換である。

ハードウェアで解析が行なわれ、ＡＤＣが時系列に追従する一般的な場合の他の実施形態では、工程は、
各前記電気信号を、前記電気信号の組み合わせを生成するように作動するハードウェアプロセッサに方向付けることと、
少なくとも１個の前記組み合わせと閾値電気信号値を比較して、情報を取得することと、
前記情報に少なくとも部分的に基づいて、少なくとも１個の前記電気信号を方向付けることと、
各前記電気信号を、電気信号に比例したデジタル値を生成するように作動するアナログ－デジタル変換器に方向付けることと、
Ｎｄ個の前記デジタル値をデジタル演算器に方向付けることと、
Ｎｄ個の前記デジタル値を並べて、データベクトルＹにすることと、
前記データベクトルＹに行列Ｈを乗算して、Ｎ個の時間間隔にわたって入射した粒子束の振幅に関する情報を取得することと、を含み、
ここで、ｄは１より大きく、行列Ｈは（Ｚ^ＴＺ）^－１Ｚ^Ｔであり、ＺはｄＮ個の行を有し、Ｚの各行は１個のゲート装置に特有の符号列であり、ここで、特有の符号列は擬似乱数系列である。

いくつかの実施形態では、信号調節器は、周期的な信号列の始まりを検出し、開始信号を生成する構成要素を含む。次いで開始信号は、前記開始信号に対して一定の時間遅延で各ゲート装置に符号列を開始させる。例えば、始まりを検出する構成要素は、コンパレータであってもよい。さらに、この実施形態は、測定の対象の信号より前に開始信号がゲート装置に到着するように、信号源からゲート装置までに遅延経路を含んでもよい。

各ゲート装置の長さＮの符号列は、少なくとも２個の異なる値を含む。すなわち、Ｎ個の間隔の集合のうちの少なくとも１個の間隔の間は、ゲート装置は、第１の間隔の宛先とは異なる宛先に流束φを伝える。好ましくは、符号列は、各宛先にほぼ同数の間隔を割り当てる。いくつかの実施形態では、符号列はアダマール系列である。いくつかの実施形態では、符号列は擬似乱数である。各符号要素は、１個の間隔τの間にいずれの積分器を使用するか（または、積分器を使用しないか）を特定する。例えば、ｄ＝４であり、符号要素は３である場合は、流束は３個目の積分器に方向付けられる。

ある重要な実施形態では、各ゲート装置は、２個以上の積分器の集合に接続され、符号列は、各積分期間Ｔ毎に１個の集合のみに作動する。コンデンサなどの実用的な積分器はリセットする期間が必要なので、この特徴は有益である。この実施形態では、１個の集合が積分し、それと同時に、他の集合が積分された信号を転送し、０にリセットする。

いくつかの実施形態では、信号調節器は、入射束Φを２個の等しい部分に分割する。１個目の部分は、変更されない。２個目の部分は、反転され、遅延Ｔをもたらす経路に送られる。２個目の部分は、１個目の部分と再結合され、結合された流束は、Ｎ個の部分に分割され、上記に記載されるように経路に沿ってＮ個のゲート装置に方向付けられる。この実施形態では、各積分器は、前のＮ個の間隔にわたって積分された信号を含む。すなわち、加えられた各信号毎に、期間Ｔ後に、同じ信号が引かれる。この実施形態では、各間隔τ後に、積分された信号の新しい集合が利用可能になると、遅延時間Ｔが省かれる。

いくつかの実施形態では、各ゲート装置に接続された積分器が１個あり、符号列が取り得る状態は、積分器に接続される状態か、もしくは接続されない状態である。この実施形態は、先行技術のインターリーブされたシステムと同様の全体処理能力を有するが、多重化の利点が加わって、ＳＮＲが向上する。

いくつかの実施形態では、ｄ＝１であり、符号列がアダマール系列である。この実施形態では、
Ｙ＝ＺＢ＋ε （１）
ここで、Ｙは測定されたパラメータのベクトルであり、Ｂは粒子束Φを記述したベクトルであり、Ｂの連続した各行は、連続した期間τ中の平均流束に対応し、Ｚは係数行列であり、係数行列は、流束場の各値からどれだけの粒子束が、観測されたパラメータＹの各測定に行くのかを記述するものであり、εは誤差である。積分間隔τが等しくない場合は、補うために、Ｚ行列の係数は実際の値によって重み付けされる。方程式（１）は、次の解をもつ。
Ｂ＝Ｚ^－１Ｙ （２）

アダマールの実施形態は、先行技術の方式の順次インターリーブされたシステムと同数の測定を行なうが、ある瞬間における瞬時値ではなく、期間τにわたって平均値が演算されるので、タイミングジッタによる誤差は低減される。さらに、多重化方法は、Ｎ^－１／２に比例して電子に作成される無相関雑音を低減する。本発明の入力段階の前に信号に入る雑音は、１個のイベントの間に忠実に再生成される。信号が繰り返す場合は、多重化方法はまた、入力段階の前に信号に入る無相関雑音を低減する。

好ましい実施形態では、ｄ＞１であり、符号列は、測定誤差を最小にするために選択された擬似乱数系列の巡回置換である。ＨＥＭＳ用途で説明されるように、この場合の方程式（１）は、最小二乗法の解を持つ。
Ｂ＝（Ｚ^ＴＺ）^－１Ｚ^ＴＹ （３）
Ｈ＝（Ｚ^ＴＺ）^－１Ｚ^Ｔ （４）

上記のアダマールの実施形態でされた、雑音の低減に関する解説はすべて、この実施形態にも適用される。ただし、ＳＮＲの振幅はより大きいので、それゆえ、この実施形態の方が好ましい。この実施形態は、先行技術の高速ＡＤＣシステムのサンプル処理能力のｄ倍を必要とする。この実施形態の利点は、信号対雑音比（ＳＮＲ）がより高く、したがって、同じサンプリングレートでより高いビット深度が実現できることである。他の統計方法が使用されてもよい。測定された値の不確定性が等しい場合には、方程式（２）および方程式（３）が適用され、不確定性が等しくない場合には、他の形式が引き出されたことを、当業者は理解されたい。ニューラルネットワークなどの他の方法を使用してもよく、測定されたパラメータＹの不確定性が等しくない場合には、特に有益である。

ｄ＞１である、いくつかの実施形態では、流束Φは、経路の間で不均等に分割され、各経路に沿った積分された信号は、校正定数で乗算され、それにより、校正定数で乗算された経路上の積分器ｄすべてにわたって積分された信号の合計が、Ｎ個の経路すべてと同じである。

いくつかの実施形態では、Ｙのアナログ値は、従来型ＡＤＣに伝えられてデジタル化され、時系列Ｂ＝ＨＹは、デジタル処理装置によって演算される。

いくつかの実施形態では、Ｙのアナログ値は従来型ＡＤＣに伝えられて、第１のビット分解能でデジタル化され、Ｙのデジタル表現は、デジタル処理装置によって解析されて、第１の情報が取得され、そして第１の情報に少なくとも部分的に基づいて、同じＹのアナログ値を第２のビット分解能を有した従来設計のＡＤＣで処理するかどうかが決定される。この実施形態は、対象となるデータがスパースである用途に有益である。例えば、レーダ用途は、高速８ビットＡＤＣを用いて、Ｙのベクトルすべてを処理してもよく、解析結果に基づいて、Ｙのベクトルの一部をバッファ装置から低速２４ビットＡＤＣに伝え、対象となる信号をより高い分解能で解析してもよい。

いくつかの実施形態では、アナログ回路によって行列乗算ＨＹが行われ、その結果は、アナログ形式でバッファ装置に蓄積される。

いくつかの実施形態では、Ｂのアナログ値は閾値アナログ値と比較され、その比較結果に少なくとも部分的に基づいて、動作が講じられる。

いくつかの実施形態では、Ｙのアナログ値の線形結合は、アナログ回路によって演算され、少なくとも１個の線形結合は、少なくとも１個の閾値と比較され、その比較結果に少なくとも部分的に基づいて、動作が講じられる。この特徴は、例えば主成分解析（ＰＣＡ）によるパターン認識に有益である。この例では、主成分上に投影されたものは、データベクトルＹの線形結合である。最初にＢを演算した場合は、より多くの演算が必要とされるものの、同一の結果が見出されることに留意されたい。レーダ用途では、アナログ比較を使用して、背景騒音から対象となる信号を振り分け、その後、対象となる信号のみをデジタル化してもよい。

いくつかの実施形態では、各積分期間の積分されたＮｄ個のアナログ信号をバッファし、１個の従来型ＡＤＣのみが、バッファ装置から順次読み取ったＮｄ個のアナログ値をすべて処理する。１個のサンプリング期間Ｔに対応するＮ個の流束値のブロック内で、オフセット誤差とゲイン誤差が無くなることを、当業者は認識するであろう。無論、１個のＡＤＣによってＮｄ個のサンプルが処理されるのにかかる時間中に取得されたブロックを処理するには、更なるＡＤＣが必要となり、異なるＡＤＣによって処理されたブロックの間には、オフセット誤差とゲイン誤差が存在する。この実施形態は、誤差は単なる予測可能な間隔Ｔのレベルシフトであり、デジタル・ドメインで容易に修正されるという利点がある。

いくつかの実施形態では、バッファ装置の配列は、少なくとも２種類のＡＤＣ要素、ＡとＢに接続される。種類ＡのＡＤＣは、速度ｆ／Ｎで作動し、ビット深度ｂ_ａのデジタル化した結果を出力することができる。種類ＢのＡＤＣは、ｆ／Ｎより低速度で作動し、ビット深度ｂ_ｂ＞ｂ_ａのデジタル化した結果を出力する。例えば、５００ＭＨｚのＡＤＣを備えた４ＧＨｚの仮想システムでは、種類Ａは、８ビットの結果を出力する５００ＭＨｚのＡＤＣであり、種類Ｂは、２４ビットの結果を出力する４ＭＨｚのＡＤＣである。作動中は、本システムは、以下のように機能する。種類ＡのＡＤＣは、サンプル空間内のサンプルをすべてデジタル化し、ハードウェアプロセッサまたはソフトウェアプロセッサは、時系列を、背景がある領域と対象となる特徴がある領域とに分ける。対象となる特徴に対応するバッファは、種類ＢのＡＤＣによって読み取られ、より高い分解能の結果を解析して、対象となる特徴に関する情報を取得する。

いくつかの用途では、所望の時間分解能δは、採用するハードウェアのゲート切替時間τより小さい。最短のゲート切替時間と所望の時間分解能の間の速度は、ｐ＝τ／δとする。さらに、ｐは、整数で四捨五入する。例えば、ＭＵＸの最短の切替時間は５ｎｓであり、必要とされるδは５０ｐｓである場合は、ｐ＝１００である。ゲートの機能は、単により高い分解能の信号を畳み込むだけなので、ゲート切替時間は、それ自体が制限要因になることはない。ゲートの機能は公知であるので、逆畳み込みによって、より高い分解能の信号を回復することができる。極限時間分解能は、ゲート期間に左右されず、むしろゲート期間の始まりに対する可能な限り小さなオフセットに左右される。ゲート期間の始まりに対するオフセットは、例えばＦＰＧＡで作成することができる。代わりに、ゲート装置までの制御線の長さは、異なる長さであってもよく、それにより、より長い線に沿って伝搬する制御信号は後で到着する。電子がｃ／３で走行する経路を１ミクロン変動させた場合は、到着時間の差は１０ｆｓである。遅延線のインクリメントは、好ましくは、等しい長さであるが、これは必須ではない。必要なのは、インクリメントが互いにδのおよそ整数倍異なることと、インクリメントの長さが知られていることだけである。詳述すると、本方法によって、積分の実際の時間間隔中の平均流束を見出すが、演算された結果は、測定時間間隔を反映した不等時間間隔であることを理解されたい。内挿によって、等しい時間間隔の結果を取得することができる。例示するために、以下に、逆畳み込みを使用した２個の方法の概略を説明する。

１個目の数学的な手法は、あるものを、δによって、隣接するものからオフセットした長さの合計がＴであるｐ個の時系列の集合として測定をモデル化するものである。各時系列は、Ｂ_ｎ＝ＨＹ_ｎとして別々に決定され、ここで、ｎは１からｐまで実行する。この場合は、ＨはＮ個の行を有する。各時系列の分解能は、ゲートによってτに制限される。長さＮのｐ個の時系列は、インターリーブされて、ポイント間隔δをとる長さｐＮの結合系列をもたらす。結果として生じる時系列は、ゲート期間τの信号の畳み込みである。τと、恐らくτの形とは公知であるので、例えばフーリエ逆畳み込みなど、当業者に公知である標準的な逆畳み込み方法によって、信号を回復することができる。

２個目の数学的な手法は、ＨＥＭＳ用途で説明するテプリッツの場合などのシステムをモデル化するものである。この場合は、Ｚの程度は、ｐ倍に増える。好ましい実施形態では、Ｚは、異なる長さの少なくとも２つのブロックサイズｓとｔを含み、これらのブロックサイズは、公約数を持たない。さらに、ｓとｔは、最小ブロックサイズｐ以上の整数である。また、好ましくは、ｓとｔは素数である。最も好ましい実施形態では、３個以上のブロック長があり、ブロック長は素数である。多重系列Ｚの選択の数は非常に大きく、いくつかの選択は、他の選択よりよい信号対雑音比（ＳＮＲ）をもたらす。

静的空間マスクについては、テプリッツの場合では、行列（Ｚ^ＴＺ）^－１は非正則であり、それゆえ、変換行列Ｈ＝（Ｚ^ＴＺ）^－１Ｚ^Ｔは有効ではない。しかし、測定中の空間マスクの動きによる畳み込みによって、（Ｚ^ＴＺ）^－１は正則となり、名目上より高い分解能のデータポイントは、ＨＥＭＳ用途で説明するように演算できる。実現可能な信号対雑音比（ＳＮＲ）は、畳み込みの詳細に左右される。同様に、ゲートの有限の遷移時間によって、（Ｚ^ＴＺ）^－１が正則となる時間畳み込みを生成する。具体的には、流束は、切替時間中に異なる積分器に分割されて、必要とされる畳み込みを実現する。信号は、Ｂ＝ＨＹとして直接演算される。それゆえ、上記に記載される空間分解能に関する方法によって、ＳＮＲは低下するものの、変調器素子の幅より細かい時間分解能を実現することができる。

いくつかの実施形態では、入射束Φは、Ｎｐ個の等しい部分に分割され、各部分は、ゲートに方向付けられ、各ゲート装置は、流束を長さＮｐの符号列によって特定された積分器に方向付け、積分器は、信号を積分し、積分された信号は解析され、入力束の時間依存性が決定され、ここで、符号列は、ｐ以上の長さの部分系列からなる。この実施形態は、ＨＥＭＳ用途に記載されるテプリッツの場合に対応する。

いくつかの実施形態では、ゲート装置は、１個以上の電気光学装置で構成され、この電気光学装置は、制御信号に応じて、入射した光子束を異なる積分器に迂回させる。好ましい実施形態では、２個の連続した電気光学装置は、入射した光子束を、閉経路に沿って配置された積分器に迂回させ、ここで、積分器は、符号列を実行するように形作られる。好ましくは、積分器は、光子束が積分器に入射するときに光電効果によって生成された光電子を積分する。

いくつかの実施形態では、ゲート装置は、１個以上の電気偏向装置で構成され、この電気偏向装置は、制御信号に応じて、入射した電子束を異なる積分器に迂回させる。好ましい実施形態では、２個の連続した電気偏向装置が、入射した電子束を、閉経路に沿って配置された積分器に迂回させ、ここで、積分器は、符号列を実行するように形作られる。

１秒当たり周波数ｆのサンプルで作動する、先行技術の高速インターリーブ方式のＡＤＣの概略である。 入力信号（３０３）と一連のクロック信号を含む、図１のＡＤＣの信号の図である。 本発明の好ましい実施形態を示す。 ７個のゲート装置を使用した、図２の実施形態で使用するための多重積分ユニットの概略図を示す。 積分間隔の始まりを１個のクロック期間未満シフトさせるために遅延線によって作成された、時間的にシフトされた信号を含む、一連の例示的な波形を示す。 高速切替方法の概略を示す。 図５Ａのリングの周りに配置された積分器を示す。

図１は、先行技術による高速アナログ－デジタル変換システムの概略図を示す。アナログ入力（１）は、増幅され（２）、結果として生じるアナログ信号（３０３）は、タイミング制御（１４１）に接続されたスイッチ（１１）に送信される。高周波ｆの各クロック間隔では、タイミング制御（１４１）は、積み重ねた状態のＡＤＣのアドレスをインクリメントし、アナログのサイクルに結び付け、最後のアドレスが接続された後に、最初のアドレスにリセットする。図示の例では、積み重ねた状態のＡＤＣは、繰り返し系列で接続される（８１）、（８２）、（８３）、（８４）。クロック入力は（３０４）で表され、ＡＤＣ（８１）、（８２）、（８３）、（８４）の波形はそれぞれ、（１２１）、（１２２）、（１２３）、（１２４）で表される。入力信号（３０３）の値は、各ＡＤＣのタイミングパルスの立ち上がりエッジで取り込まれる。すなわち、ＡＤＣ（８１）、（８２）、（８３）、（８４）はそれぞれ、（２２１）、（２２１）、（２２３）、（２２４）で表されている瞬間に信号を読み取る。積み重ねた状態の各ＡＤＣは、周波数ｆ／Ｎ（図示の例ではｆ／４）で、デジタル結果をインターリーバ（１２１）に出力し、デジタル値の順序付けられた系列を通過し、演算装置（１５１）に向かう。演算装置（１５１）は、オフセット誤差、ゲイン誤差、タイミング誤差の影響を減らすために、積み重ねられたＡＤＣの未加工の出力を処理する。各サンプル間隔とそれに対応するＡＤＣの間には、１対１の関係が存在する。

図２は、本発明の一般的な概略を示す。粒子束は集束され、アナログ信号として（１）でシステムに入力される。アナログ信号は、増幅器（３）と分割素子（４）とを含む調節器（２）に入力される。調節器（２）は、フィルタ（３Ａ）を含んでもよく、フィルタ（３Ａ）は、入力粒子束の振幅の少なくとも一部を拒絶するように作動する。分割素子（４）と増幅器（３）は、協働し、それにより、アナログ信号（１）の振幅に比例した時間の各瞬間に、振幅を持つアナログ信号（１）（あるいは、同じことであるが粒子束）のＮ個のクローンを生成する。クローンされたＮ個のアナログ信号は、（７）で示され、概して列（１０）で表されるＮ個のゲート装置に方向付けられる。各ゲート装置に到着する信号が、他のゲートすべてに到着する信号と位相が一致するように、経路（７）が配置される。ゲート装置（１０）の動作は、タイミング制御（１４１）によって調整され、タイミング制御（１４１）は、タイミング信号（５）と制御信号（６）を各ゲート装置（１０）に方向付ける。随意に、入力信号（１）は、閾値（１１１）と比較され、閾値条件を満たす場合は、信号（８）は、タイミング制御（１４１）に送信される。クローンされた信号（７）の伝搬遅延が閾値信号（８）とタイミング信号（５）と制御信号（６）の伝搬遅延以上となるように、信号線が配置される。閾値（１１１）と比較され、例えば、過渡信号の始まりを検出したり、後発データ取得を同期させたりするために使用することができる。これにより、本明細書の構成は、入力信号と、同閾値に対する基準信号を比較することができる。ゲート装置（１０）は、符号列に従ってｍｄ個の経路のうちの１個を選択し、クローンされた信号（７）を、選択された経路に沿って、概して列（３０）に表される積分器に方向付ける。積分器は、Ｎ個の積分間隔の間に入射したクローンされた信号を積分する。

図３によりよく示されるように、信号線（７）のクローンされた波形（３０３）は、ゲート装置（１１）に入射し、ゲート装置（１１）は、符号列に従って波形を積分器（３１）に方向付けるか、積分器（３２）に方向付ける。図３に図示された例では、Ｎ＝７であり、ｄ＝２である。ゲート装置（１１）、（１３）、（１５）、（１７）、（１９）、（２１）、（２３）は、サンプル制御波形を持つ２個の関連した積分器と共に図示されている。各ゲート装置は、名目上は、同じ入力信号（７）を受信し、したがって、Ｎ個の積分間隔におけるｍｄ個の積分器からなる各集合にわたる合計は、同じになるべきである。しかし、構成要素の部品の小さな違いにより、合計は変わり得る。この差は、以上で参照したＨＥＭＳ用途で説明したように、各集合を合計し、各集合の各値を合計で除算することによって、デジタルプロセッサ（１５１）で修正することができる。先行技術とは対照に、時間間隔と積分器の間には、１対Ｎの関係が存在する。この例では、波形は、長さ７のアダマール系列とそれぞれの補集合を巡回置換するものである。積分器（３１）、（３２）の波形はそれぞれ、（３３１）、（３３２）として図示されている。参考のために、上にはクロック信号（３０４）が図示される。波形（３３１）が高い場合は、ゲート装置（１１）は、線（７）のアナログ波形（３０３）を積分器（３１）に方向付ける。波形（３３２）が高い場合は、ゲート装置（１１）は、線（７）のアナログ波形（３０３）を積分器（３２）に方向付ける。積分器（３１）、（３２）の波形（３０３）の積分された部分はそれぞれ、波形（４３１）、（４３２）の濃く塗られた領域として図示されている。図３の例では、符号列の終わりで、アナログ波形は、（３ｍ）で表された他の一対の積分器に方向付けられ、この他の一対の積分器は、次のＮ個の積分間隔において、あらゆる点で積分器（３１）、（３２）の代わりとなる。一方、積分器（３１）、（３２）で積分された信号はそれぞれ、バッファ装置（５１）、（５２）に転送される。バッファ装置（５１）、（５２）は、図２に示されるように、バッファ制御（１５２）によってバッファ装置の配列から選択される。バッファ制御（１５２）は、バッファ装置（５１）、（５２）内に蓄積された積分された信号がそれぞれ、後で信号線（７１）、（７２）で処理可能にするように作動する。積分された信号がバッファ（５１）、（５２）に転送された後は、積分器（３１）、（３２）はリセットされて、他の積分サイクルを開始する準備が行われる。各ゲート装置に関連した少なくとも１個の積分器の集合がアナログ信号を積分することが可能であり、それと同時に、他の集合が転送動作とリセット動作を実行するように、多重度ｍが選択される。各ゲート装置に関連したｍ個の積分器の集合を備えた構成では、入力粒子束を連続して測定することができる。サンプリングを連続して行う必要がない場合は、１個の積分器の集合（ｍ＝１）で十分である。

図２に戻ると、バッファ制御（１５２）によって、概して列（５０）で表されるバッファの配列から選択されるバッファ装置に、積分された信号が蓄積される。バッファ制御（１５２）は、１個の積分サイクルに対応したバッファの配列内のＮｄ個のこれらのバッファ装置の内容を、概して列（７０）で表される信号線で利用可能にするように作動する。信号線（７０）は、データベクトルＹをアナログ表示したものであって、ハードウェアプロセッサ（８０）や、種類（９１）、（９２）を含む従来設計のＡＤＣのバンク（９０）に接続される。ハードウェアプロセッサ（８０）は、データベクトルＹに作動し、データベクトルＹに少なくとも部分的に基づいて、アナログ信号をＡＤＣバンク（９０）に送信してもよい。ハードウェアプロセッサは、データベクトルＹに作動し、データベクトルＹに少なくとも部分的に基づいて、論理値をデジタルプロセッサ（１５１）に送信してもよい。ＡＤＣバンクは、データベクトルＹに作動し、Ｙの各要素のデジタル表現をデジタルプロセッサ（１５１）に転送してもよい。デジタルプロセッサは、（あるいは、ハードウェアプロセッサは、前述の論理値を介して）信号を作成することができ、この信号によって、バッファ制御は、バッファに蓄積されたＮｄ個の積分された信号のいかなる集合をも信号線（７０）で利用可能することができる。

従来型ＡＤＣの配列は、（９１）、（９２）で表された、異なる速度や異なるＥＮＯＢの仕様を持つ複数の種類を含む。ハードウェアプロセッサ（８０）は、信号の振幅を表すアナログ値を作成し、パターンマッチングを表すアナログ値を作成し、これらのアナログ値とアナログ閾値を比較するように作動することができる。ハードウェアプロセッサは、従来型ＡＤＣの配列（９０）にリンクされ、それにより、ハードウェアプロセッサによって作成され、引き出されたアナログ値はいずれも、デジタル形式に変換することができる。ハードウェアプロセッサ（８０）と従来型ＡＤＣの配列はどちらも、デジタルプロセッサ（１５１）に接続され、デジタルプロセッサ（１５１）は、バッファ制御器（１５２）とも通信する。

いくつかの実施形態では、データベクトルＹは、従来型ＡＤＣの配列（９０）に方向付けられ、ＡＤＣの種類（９１）によって、高速変換され、データベクトルＹを低ビット分解能のデジタル表現が生成される。Ｙのデジタル表現は、デジタルプロセッサ（１５１）に転送され、入力粒子束の低い分解能の表現は、ｄ＝１の場合は方程式（２）によって、ｄ＞１の場合は方程式（３）によって演算される。デジタルプロセッサは、入力粒子束の低い分解能のデジタル表現について、さらなる解析を行う。さらなる解析には、相関、パターンマッチング、閾値、または、Ｎ個の時間間隔の系列に作動する他の機能、Ｎ個の時間間隔の複数の系列に作動する他の機能が含まれてもよい。さらなる解析に基づいて、デジタルプロセッサは、対象となる特徴を持った系列を特定し、論理値を作成し、それにより、バッファ制御器（１５２）は、対象となる系列からの積分された信号を高分解能ＡＤＣ（９２）で利用可能にする。高分解能ＡＤＣは、系列の高ビット分解能の表現を作成し、デジタルプロセッサは、高い分解能の系列についてさらに解析を行なう。この実施形態は、入力粒子束が、対象となる信号を含む空間間隔を持ったほとんど関心を引かない背景である用途に好適である。信号は、低い分解能でフィルタされ、対象となる信号のみ、高い分解能のデジタル表現に変換され、それゆえ、高い分解能に変換しなければならない回数を減らし、関連したハードウェアコストを削減する。

いくつかの実施形態では、データベクトルＹは、ハードウェアプロセッサ（８０）に方向付けられ、ハードウェアプロセッサは、入力アナログデータベクトルＹのアナログ値に少なくとも部分的に基づいて、１個以上のアナログ信号からなる集合を作成する。各入力データベクトルＹは、Ｎ個の時間間隔に関するアナログ情報を含む。いくつかの実施形態では、ハードウェアプロセッサは、Ｎ個の時間間隔より大きい時系列に対応した複数の入力データベクトルＹに少なくとも部分的に基づいて、１個以上のアナログ信号からなる集合を作成する。ハードウェアプロセッサは、例えば、Ｙの要素の組み合わせとアナログ閾値を比較することによって、相関またはパターンマッチングを実行してもよい。閾値が満たされる場合は、論理信号がデジタルプロセッサ（１５１）に送られてもよい。閾値が満たされる場合は、組み合わせのアナログ表現がＡＤＣバンク（９０）に方向付けられ、デジタル値に変換され、さらにデジタルプロセッサ（１５１）によって処理されてもよい。ハードウェアプロセッサは、方程式（２）または方程式（３）に従ってアナログ出力を生成し、前記アナログ出力をＡＤＣバンク（９０）に転送し、デジタル表現に変換し、さらにデジタルプロセッサ（１５１）によって処理してもよい。この機能は、ｄ＞１である実施形態において、ＡＤＣが変換しなければならない回数を減らすのに有益である。

図４は、積分間隔の始まりを１個のクロック期間未満シフトさせるために遅延線によって作成された、一連の例示的な波形を示す。すなわち、図４に示されるように、第１のアナログ信号は、ゲート装置で、第２のアナログ信号に対して１個のクロック期間未満位相シフトされる。入力アナログ波形は、（３０３）で概略的に示され、クロック信号は、（３０４）で示される。例示的な積分波形（３３１）は、図３の（３３１）と同一である。積分波形（４３１）、（５３１）、（６３１）、（７３１）は、クロック期間ｑ／ｐシフトされ、この例では、ｐ＝５、ｑは５未満の整数である。あるハードウェアの実施形態では、各積分器の波形が、異なるゲート装置に適用される。図３では、ゲート装置は７個存在する。図４の例では、ゲート装置は３５個存在し、各々は、図３で示されているような積分器の集合を持つ。方程式（３）の目的で、Ｎは、ゲート装置の数であり、この例では３５である。本明細書の構成の時間分解能は、クロック周波数の時間分解能によってではなく、端数のクロック遅延期間の分解能によって設定される。

図５Ａは、高速切替方法の概略を示す。経時変動する振幅（３０３）を持つアナログビームは、ｚ方向に伝搬する。アナログビームは光子または電子などの帯電粒子で構成されてもよい。ビームは、第１の偏向器（１７１）に入射し、第１の偏向器（１７１）は、伝搬方向のベクトルに、電源（１６１）によって印加された電圧に比例して、ｘ方向にベクトル成分を加える。ビームは、第２の偏向器（１７２）に入射し、第２の偏向器（１７２）は、伝搬方向のベクトルに、電源（１６２）によって印加された電圧に比例して、ｙ方向にベクトル成分を加える。ビームが帯電粒子で構成されている場合は、平行導体板の間に電圧を印加することによって、（１７１）、（１７２）で偏向を実現することができる。ビームが光子で構成されている場合は、印加した電圧に応じて屈折率を変動させる（電気光学効果）光学素子に電圧を印加することによって、偏向を実現することができる。電圧源（１６１）、（１６２）は、位相のずれた周期的波形を生成するように調整され、それにより、ビームによって取られた方向は、閉ループに続く。図５Ａに示される実施例において、電圧源（１６１）、（１６２）は、９０度位相のずれた正弦波形を出力し、直錐の表面の周りを回るビーム路程を生成する。積分器の配列が、ｚ方向に垂直な平面に配置され、ビームが、概して（１８０）で示される円形リングの平面と交差する。図５ｂで示されているように、リングの周りには、積分器（３１）、（３２）が配置される。積分器（３１）に接続された領域は濃く塗られ、積分器（３２）に接続された領域は白である。同じように濃く塗られた積分はすべて、共通の積分器に接続される。図５Ｂに示されている実施例には、Ｎ＝２３個のゾーンがあり、それゆえ、時間分解能はＮｆであり、ここで、ｆは電圧源（１６１）、（１６２）の周波数である。ｆは数ＧＨｚ、Ｎは１０００以上となり得るので、図５Ａ、図５Ｂに示されている実施形態で、ＴＨｚ範囲の時間分解能が可能である。

図５Ａ、図５Ｂに示されている構成は、飛行時間（ＴＯＦ）型ラマン分光法を行うために使用することができる。従来設計では、デューティ比が１％よりはるかに小さいパルスレーザを使用して、サンプルからラマンスペクトルを励起することができる。ラマン散乱線は集束され、屈折率が波長によって異なる分散を持った光ファイバに沿って伝送される。分散により、異なるラマン散乱波長が異なる速度で移動し、一時的に外に配列される。系列に到着した各波形で、時間信号が測定される。スペクトル分解は、レーザーパルスの長さと光ファイバの長さによって制御される。時間スペクトルは、レーザーパルスと時間ラマンスペクトルの畳み込みである。光ファイバが長ければ、信号減衰が大きくなるのを犠牲にして、ラマンスペクトルの波長成分の時間的分離が大きくなる。本発明の構成では、レーザー照明は連続的であり、デューティ比を１００倍以上増やしてもよい。さらに、連続照明の強度を調整し、パルス源のパルス強度特性において５％のばらつきが生じるのを回避することができる。デューティ比を大きくすることと、励起照明源の安定性を向上することとの両方によって、信号対雑音比が向上する。図５Ａ、図５Ｂに示されている構成では、ＥＯ素子（１７１）、（１７２）は、ラマン散乱光子の連続的な流束をとり、その流束を、エンコーダリング（１８０）内で、非常に短い空間間隔に分割する。領域の各種類（３１）、（３２）は、長さＬの光ファイバなど、分散性媒質を通り抜け、その後、各種類は、ゲートによって方向付けられ、Ｎ個の期間の間積分される。この実施形態では、ＥＯ装置は、図３のゲート装置であり、符号列は、ループ（１８０）のパターンとしてハードコードされる。ＥＯ装置は、各積分期間の始まりを１区間遅延させるか、または進めることによって実現される、ベースパターンのＮ個の巡回順列を生成するように作動する。Ｎ個の積分系列が終了すると、方程式（３）によって、ラマンスペクトルが演算される。この方法によって実現された非常に短い有効パルス長は、より短い長さＬの分散性媒質が必要とされるので、吸収損失を減らすことによって、スペクトル分解能とＳＮＲの両方を向上する。関連した実施形態では、各区分に入射されるラマン散乱信号は、図２の粒子束入力（１）になる。関連した実施形態では、高スペクトル分解能と高時間分解能を組み合わせる。記載される本方法は、ラマン分光法に限定されるものではなく、他のスペクトル源を解析するのに使用することができる。

上記に記載されるＴＯＦ方法は、他の種類のスペクトル測定に適用することができる。

Claims (26)

1. 入射した粒子束の振幅を測定するための方法であって、該方法は、
   入射した粒子束を受け取る工程と、
   Ｎ個の時間間隔にわたって、各時間間隔に入射した粒子束を集束する工程と、
   粒子束を調節器に方向付ける工程であって、調節器は、各々が入射した粒子束の入力粒子束の振幅に比例した振幅を持つＮ個の調節された粒子束を、Ｎ個の異なる経路に沿ってＮ個の各前記経路上のそれぞれのゲート装置に出力し、各前記ゲート装置は、各前記ゲート装置に特有の符号列に従って、粒子束を、各時間間隔に少なくとも２個の異なるゲート経路のうちの１個に沿って方向付けるように作動する、工程と、
   粒子束を各ゲート経路に沿ってｄ個の積分器に方向付ける工程であって、ｄ個の各前記積分器は、Ｎ個の時間間隔にわたって積分した粒子束に比例した出力粒子束を生成するように作動する、工程と、
   Ｎ個の時間間隔にわたって入射した粒子束の振幅に関する情報を取得するために、Ｎｄ個の前記出力粒子束を処理装置を用いて解析する工程と、を含み、
   ここで、各特有の符号列は長さＮであり、少なくとも２個の異なるゲート経路を特定する少なくとも２個の異なる要素を有し、ｄは１以上である、方法。
2. 入射した粒子束は、光子、電子、中性子、および帯電粒子から選択されることを特徴とする、請求項１に記載の方法。
3. 調節器は、Ｎ個の経路すべてにわたって合計された粒子束の振幅の合計を、入力粒子束の振幅よりも大きい振幅に増やすように作動する増幅段階を含むことを特徴とする、請求項１～２のいずれかに記載の方法。
4. 調節器は、入力粒子束の振幅の少なくとも一部を拒絶するように作動するフィルタ装置を含む、請求項１～３のいずれかに記載の方法。
5. 調節器は、入力粒子束の振幅を、入力粒子束の振幅に比例した電気信号に変換するように作動するトランスデューサ装置を含むことを特徴とする、請求項１～４のいずれかに記載の方法。
6. 調節器は、各時間間隔ｋ毎に反転した電気信号をさらに生成し、反転した前記電気信号を時間間隔ｋ＋Ｎの間出力に加えることを特徴とする、請求項５に記載の方法。
7. 調節器は、入力粒子束の振幅を、入力粒子束の振幅に比例した光子束の振幅に変換するように作動するトランスデューサ装置を含むことを特徴とする、請求項１～６のいずれかに記載の方法。
8. ゲート装置は、電子ＭＵＸ、電気光学偏向器、平行平板偏向器、およびブラッググレーティングから選択されることを特徴とする、請求項１～７のいずれかに記載の方法。
9. ゲート装置は、粒子束を、異なる時間に少なくとも２個の異なる方向に方向付けるように作動し、方向付けられた前記粒子束は、ｄ個の前記積分器のうちの少なくとも１個を含む平面に入射することを特徴とする、請求項１～８のいずれかに記載の方法。
10. 方向付けられた粒子束は、閉ループの周りに配置された複数の積分器を含む平面上に投影され、方向付けられた前記粒子束は、異なる時間に前記閉ループの異なる部分に入射することを特徴とする、請求項９に記載の方法。
11. 各ゲート装置は、粒子束を、Ｎ個の積分間隔の第１の集合の間ｄ個の前記積分器の第１の集合に方向付け、Ｎ個の積分間隔の第２の集合の間ｄ個の前記積分器の第２の集合に方向付けることを特徴とする、請求項１～１０のいずれかに記載の方法。
12. 各ゲート装置で作動することができる特有の符号列は、擬似乱数系列であることを特徴とする、請求項１～１１のいずれかに記載の方法。
13. 各ゲート装置で作動することができる特有の符号列は、１個以上の基となる擬似乱数系列の巡回置換から引き出されることを特徴とする、請求項１２に記載の方法。
14. 前記基となる擬似乱数系列のうちの少なくとも１個は、アダマール系列であることを特徴とする、請求項１３に記載の方法。
15. ｄ個の各前記積分器は、入射した粒子束を、入射した粒子束の振幅に比例した電気信号に変換するように作動するトランスデューサを含むことを特徴とする、請求項１～１４のいずれかに記載の方法。
16. ｄ個の各前記積分器は、入射した粒子束を、入射した粒子束の振幅に比例した光子束に変換するように作動するトランスデューサを含むことを特徴とする、請求項１～１５のいずれかに記載の方法。
17. 各前記積分器からの積分された粒子束は、少なくとも１個の時間間隔の間バッファ装置に転送され、前記バッファ装置は、積分された前記粒子束を維持するように作動することを特徴とする、請求項１～１６のいずれかに記載の方法。
18. 積分された粒子束の線形結合は、処理装置によって演算され、前記線形結合は、各ゲート装置で作動することができる符号列から決定されることを特徴とする、請求項１～１７のいずれかに記載の方法。
19. ｄ個の前記積分器からの電気信号は、アナログ－デジタル変換器によって、積分された流束の振幅に比例した数値に変換され、前記数値は、解析されて、粒子束に関する情報を提供することを特徴とする、請求項１５に記載の方法。
20. 各時間間隔毎の時間値は、積分された信号値の線形結合であることを特徴とする、請求項１～１９のいずれかに記載の方法。
21. 積分された信号値は、アナログ－デジタル変換器を用いてデジタル形式に変換され、各時間間隔毎の時間値は、デジタル値の線形結合であることを特徴とする、請求項２０に記載の方法。
22. アナログ回路によって、積分された信号値の線形結合を構成するさらなる工程を含む、請求項２０に記載の方法。
23. アナログ回路の出力は、アナログ－デジタル変換器によってデジタル値に変換されることを特徴とする、請求項２２に記載の方法。
24. アナログ回路の出力は、閾値と比較され、閾値条件を満たす場合は、アナログ回路の出力は、デジタル値に変換されることを特徴とする、請求項２２に記載の方法。
25. 時間列は、Ｂ＝ＨＹとして演算され、Ｈは、上記明細書に規定された通りであることを特徴とする、請求項２０に記載の方法。
26. 第１のアナログ信号は、ゲート装置で、第２のアナログ信号に対して１個のクロック期間未満位相シフトされることを特徴とする、請求項１～２５のいずれかに記載の方法。

Images