JP7528448B2 - 回路装置、電気光学装置及び電子機器 - Google Patents

Description

本発明は、回路装置、電気光学装置及び電子機器等に関する。

プロジェクター等の表示装置において、表示ドライバーが実装された基板と表示パネルとをフレキシブル基板で接続した構成が知られている。例えば特許文献１には、液晶パネルの素子基板に接合されたフレキシブル配線基板を介して液晶パネルとプリント基板が電気的に接続され、そのプリント基板に制御回路及び画像信号処理回路が実装された液晶装置が開示されている。また特許文献２には、画素アレイが設けられた基板に対して、基板の外部から相展開駆動の映像信号が供給される液晶表示装置が開示されている。

特開２００５－１５７３０４号公報 特開２００８－１３９６１０号公報

近年では、電気光学パネルの高精細化が進んでいるため１画素あたりの駆動時間が短くなっており、表示ドライバーから電気光学パネルへデータ電圧信号を高速に伝送することが望まれる。しかしながら、表示ドライバーが実装された基板と表示パネルとをフレキシブル基板等で接続した構成において、フレキシブル基板には配線負荷容量が寄生するため、表示ドライバーから電気光学パネルへデータ電圧信号を高速に伝送することが困難であるという課題がある。

本開示の一態様は、表示ドライバーからデータ電圧信号が入力され、前記データ電圧信号の波形歪みを調整して調整後信号を出力する歪み調整回路と、第１耐圧のトランジスターで構成され、前記調整後信号をバッファリングして第１出力信号を出力する第１耐圧バッファー回路と、前記第１耐圧より高い第２耐圧のトランジスターで構成され、前記第１出力信号を増幅して第２出力信号を電気光学パネルに出力する第２耐圧バッファー回路と、を含む回路装置に関係する。

また本開示の他の態様は、上記に記載の回路装置と、前記表示ドライバーと、前記電気光学パネルと、を含む電気光学装置に関係する。

また本開示の更に他の態様は、上記に記載の回路装置を含む電子機器に関係する。

従来の電気光学装置の構成例。 従来の電気光学装置におけるデータ電圧信号の波形例。 電気光学装置の第１構成例。 表示ドライバー、回路装置及び電気光学パネルの回路構成例。 回路装置の第１詳細構成例。 第１詳細構成例の回路装置における信号波形例。 回路装置の第２詳細構成例。 モニター回路の動作を説明する第１波形例。 モニター回路の動作を説明する第１波形例。 モニター回路の動作を説明する第２波形例。 回路装置の第３詳細構成例。 カップリング補正を行う場合の回路装置の構成例。 カップリング補正を説明する波形図。 カップリング補正を説明する波形図。 カップリング補正を説明する波形図。 レベルシフターの詳細構成例。 電気光学装置の第２構成例。 電子機器の構成例。

以下、本開示の好適な実施形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

１．電気光学装置
図１は、従来の電気光学装置１の構成例である。電気光学装置１は、表示ドライバー２とコネクター３とフレキシブル基板４と電気光学パネル５と基板６とを含む。

電気光学パネル５は液晶表示パネルであり、液晶表示パネルのガラス基板にフレキシブル基板４の一端が接続される。基板６はプリント基板であり、表示ドライバー２及びコネクター３が設けられる。フレキシブル基板４の他端がコネクター３に接続されることで、フレキシブル基板４上の配線を介して表示ドライバー２と電気光学パネル５とが電気的に接続される。

表示ドライバー２が出力するデータ電圧信号と制御信号は、フレキシブル基板４の配線により伝送され、電気光学パネル５に入力される。表示ドライバー２は、各画素に対応した階調電圧を順次に出力し、その時系列の階調電圧がデータ電圧信号として電気光学パネル５に入力される。そして、制御信号により順次に選択される画素に対して、その選択される各画素に対応した階調電圧が書き込まれる。

図２は、電気光学装置１におけるデータ電圧信号の波形例である。図２には、フレキシブル基板４を通過した後の、即ち電気光学パネル５の入力におけるデータ電圧信号の波形例を示す。

実線で示す波形において、ＴＧＡは１画素を駆動する期間に相当する。フレキシブル基板４の配線には寄生容量及び寄生抵抗が存在し、また電気光学パネル５の入力には静電保護用の抵抗が存在するため、データ電圧信号の波形に歪みが生じる。ここでの歪みは、表示ドライバー２が出力した信号の元の波形に対して、電気光学パネル５に到達した信号の波形が変形していることを意味する。どのように波形が歪むのかは、伝送経路の周波数特性によって決まるが、図２には一例として矩形波の高周波成分が低減した場合の波形を示す。

高品質な表示を行うためには画素に正確な階調電圧を書き込む必要があるが、画素に正確な階調電圧を書き込むためには、少なくとも期間ＴＧＡの終了時点においてデータ電圧信号が目標電圧に到達している必要がある。例えば表示ドライバー２の駆動アンプ数を変えずに電気光学パネル５の画素数を２倍にした場合、ＴＧＢに示すように、１画素を駆動する期間はＴＧＡの半分になる。高画素化又は高フレームレート化が進むほど、期間ＴＧＢは短くなるので、期間ＴＧＢの終了時点においてデータ電圧信号が目標電圧に到達しない可能性が高くなる。波形の歪みは伝送経路の周波数特性によって決まってしまうため、期間ＴＧＢを短くすることには限界がある。即ち、高画素化又は高フレームレート化又はそれら両方に伴ってデータ電圧信号の転送レートを上げる必要が生じるが、フレキシブル基板４等に起因した波形の歪みによって転送レートの向上が困難になる。

図３は、本実施形態における電気光学装置１０の第１構成例である。電気光学装置１０は、表示ドライバー１２とコネクター１３とフレキシブル基板１４と電気光学パネル１５と基板１６と回路装置１００とを含む。

基板１６は、集積回路装置等の回路部品を実装可能な回路基板であり、例えばプリント基板である。基板１６には、表示ドライバー１２及びコネクター１３が実装される。基板１６には、表示ドライバー１２を制御する表示コントローラー等が更に設けられてもよい。表示ドライバー１２は、電気光学パネル１５を駆動するためのデータ電圧信号及び制御信号を表示データに基づいて生成し、そのデータ電圧信号及び制御信号を出力する。表示ドライバー１２は、例えば集積回路装置である。表示ドライバー１２とコネクター１３は、基板１６上に設けられた配線によって電気的に接続されている。その基板１６上に設けられた配線は、コネクター１３を介して、フレキシブル基板１４上に設けられた配線に接続される。

フレキシブル基板１４は、ＦＰＣとも呼ばれ、柔軟性があるため曲げることが可能な回路基板である。ＦＰＣは、Flexible Printed Circuitsの略である。フレキシブル基板１４上には、回路装置１００が実装される。回路装置１００の入力端子は、フレキシブル基板１４上に設けられた配線に接続され、コネクター１３に電気的に接続される。

回路装置１００は、例えば、ＩＣと呼ばれる集積回路装置である。回路装置１００は、半導体プロセスにより製造されるＩＣであり、半導体基板上に回路素子が形成された半導体チップである。回路装置１００の入力端子には、表示ドライバー１２から出力されたデータ電圧信号及び制御信号が、基板１６上に設けられた配線、コネクター１３及びフレキシブル基板１４上に設けられた配線を介して入力される。

回路装置１００は、入力されたデータ電圧信号の波形歪みを調整し、その歪み調整後のデータ電圧信号を出力する。また、回路装置１００は、入力された制御信号をレベルシフトし、そのレベルシフト後の制御信号を出力する。回路装置１００から出力された歪み調整後のデータ信号およびレベルシフト後の制御信号は、フレキシブル基板１４上に設けられた配線を介して電気光学パネル１５に入力される。

図３に示したように、回路装置１００は、フレキシブル基板１４上において、表示ドライバー１２よりも電気光学パネル１５に近い位置に配置されている。回路装置１００は、回路装置１００と電気光学パネル１５との間の配線により、歪み調整後のデータ電圧信号に、波形歪みの影響が出ないように、回路装置１００と電気光学パネル１５との間の配線長が所定の長さ以下になるように配置されている。回路装置１００と電気光学パネル１５との間の配線長は、電気光学パネルで表示する画像の解像度およびフレームレートに応じて必要となるデータ電圧信号の転送レートに応じた所定の長さ以下になるように設定されている。具体的には、フルハイビジョン（２Ｋ×１Ｋドット）の画像をフレームレート１２０ｆｐｓ（１画素を駆動する期間は約７２ｎｓ）で電気光学パネル１５に表示する場合のデータ電圧信号の転送レートが約３．６Ｇｂｐｓである場合は、電気光学パネル１５と回路装置１００との間の配線長は、７ｃｍ以下にすることが好ましい。また、フルハイビジョン（２Ｋ×１Ｋドット）の画像をフレームレート２倍の２４０ｆｐｓ（１画素を駆動する期間が約３６ｎｓ）で電気光学パネル１５に表示する場合のデータ電圧信号の転送レートが２倍の約７．２Ｇｂｐｓである場合は、電気光学パネル１５と回路装置１００との間の配線長は２分の１の３．５ｃｍ以下にすることが好ましい。また、解像度フルハイビジョン（２Ｋ×１Ｋドット）の画像をフレームレート４倍の４８０ｆｐｓ（１画素を駆動する期間が約１８ｎｓ）で電気光学パネル１５に表示する場合のデータ電圧信号の転送レートが４倍の約１４．４Ｇｂｐｓである場合は、電気光学パネル１５と回路装置１００との間の配線長は約４分の１の１．７５ｃｍ以下にすることが好ましい。また、解像度４倍の４Ｋ（４Ｋ×２Ｋドット）の画像をフレームレート１２０ｆｐｓ（１画素を駆動する期間が約７２ｎｓ）で電気光学パネル１５に表示する場合のデータ電圧信号の転送レートが４倍の約１４．４Ｇｂｐｓである場合は、電気光学パネル１５と回路装置１００との間の配線長は約４分の１の１．７５ｃｍ以下にすることが好ましい。

電気光学パネル１５の入力端子は、フレキシブル基板１４上に設けられた配線によって回路装置１００の出力端子に接続されている。電気光学パネル１５は、回路装置１００が波形成型したデータ電圧信号及び回路装置１００がレベルシフトした制御信号に基づいて、画像表示を行う。電気光学パネル１５は表示パネルとも呼ばれ、例えば液晶表示パネルである。液晶表示パネルは、ガラス基板と、ガラス基板上に形成される画素アレイと、を含む。また液晶表示パネルは、ガラス基板上に形成され且つＴＦＴにより構成された回路と、回路と画素アレイを接続し且つガラス基板上に形成される透明電極配線と、を含むことができる。ＴＦＴはThin Film Transistorの略である。電気光学装置１０がプロジェクターに適用された場合、光源と投影光学系の間に電気光学パネル１５が挿入され、電気光学パネル１５を透過した光が投影光学系によりスクリーンに結像されることで、スクリーンに画像が投影される。なお電気光学装置１０はプロジェクターに限らず、種々の表示装置に適用可能である。また電気光学パネル１５は液晶表示パネルに限定されず、有機ＥＬ表示パネル等であってもよい。

図４は、表示ドライバー１２、回路装置１００及び電気光学パネル１５の回路構成例である。表示ドライバー１２は、制御回路２１とＤ/Ａ変換回路ＤＡＣ１～ＤＡＣｎとアンプ回路ＡＭ１～ＡＭｎと出力端子ＴＤ１～ＴＤｎ、ＴＳとを含む。ｎは２以上の整数である。回路装置１００は、波形成形回路ＨＳＣ１～ＨＳＣｎとレベルシフター１９０と入力端子ＴＩ１～ＴＩｎ、ＴＩＳと出力端子ＴＱ１～ＴＱｎ、ＴＱＳとを含む。電気光学パネル１５は、スイッチ回路５１と画素アレイ５２と入力端子ＴＰ１～ＴＰｎ、ＴＰＳとを含む。

以下、相展開駆動方式を例に動作を説明するが、これに限定されず、例えば電気光学装置１０はデマルチプレクス駆動方式を採用してもよい。

制御回路２１は、第１～第ｎ表示データをＤ/Ａ変換回路ＤＡＣ１～ＤＡＣｎに出力する。また制御回路２１は、スイッチ回路５１を制御する制御信号を出力端子ＴＳに出力する。Ｄ/Ａ変換回路ＤＡＣ１～ＤＡＣｎは、第１～第ｎ表示データを第１～第ｎ電圧にＤ／Ａ変換する。アンプ回路ＡＭ１～ＡＭｎは、第１～第ｎ電圧をバッファリング又は増幅することで第１～第ｎデータ電圧信号を出力する。第１データ電圧信号を例にとると、スイッチ回路５１の切り替えタイミングに同期して第１表示データの階調値が変化し、その時系列の階調値に対応した時系列の階調電圧が第１データ電圧信号としてアンプ回路ＡＭ１から出力されることになる。

出力端子ＴＤ１～ＴＤｎ、ＴＳは、基板１６、コネクター１３及びフレキシブル基板１４を介して回路装置１００の入力端子ＴＩ１～ＴＩｎ、ＴＩＳに電気的に接続される。入力端子ＴＩ１～ＴＩｎに入力された第１～第ｎデータ電圧信号は、波形成形回路ＨＳＣ１～ＨＳＣｎに入力される。波形成形回路ＨＳＣ１～ＨＳＣｎは、アンプ回路ＡＭ１～ＡＭｎが出力した元の第１～第ｎデータ電圧信号の波形に近づくように第１～第ｎデータ電圧信号の波形歪みを調整し、調整後の第１～第ｎデータ電圧信号を出力端子ＴＱ１～ＴＱｎに出力する。また入力端子ＴＩＳに入力された制御信号はレベルシフター１９０に入力される。レベルシフター１９０は、スイッチ回路５１を構成するＴＦＴの動作電圧に制御信号をレベルシフトし、レベルシフト後の制御信号を出力端子ＴＱＳに出力する。

回路装置１００の出力端子ＴＱ１～ＴＱｎ、ＴＱＳは、フレキシブル基板１４を介して電気光学パネル１５の入力端子ＴＰ１～ＴＰｎ、ＴＰＳに電気的に接続される。入力端子ＴＰ１～ＴＰｎに入力された第１～第ｎデータ電圧信号、及び入力端子ＴＰＳに入力された制御信号は、スイッチ回路５１に入力される。画素アレイ５２は第１～第ｍデータ線を有し、その第１～第ｍデータ線はスイッチ回路５１に電気的に接続される。ｍは２ｎ以上の整数である。第１～第ｍデータ線は、その順に水平走査方向に並ぶものとする。以下、ある水平走査期間において選択されている走査線を選択走査線と呼ぶ。スイッチ回路５１は、制御信号に基づいて入力端子ＴＰ１～ＴＰｎと第１～第ｎデータ線を接続する。このとき、選択走査線及び第１～第ｎデータ線に接続された画素にデータ電圧信号が書き込まれる。次に、スイッチ回路５１は、制御信号に基づいて入力端子ＴＰ１～ＴＰｎと第ｎ＋１～第２ｎデータ線を接続する。このとき、選択走査線及び第ｎ＋１～第２ｎデータ線に接続された画素にデータ電圧信号が書き込まれる。これが第ｍデータ線まで繰り返されることで、１つの走査線の画素に階調電圧が書き込まれる。

２．波形成形回路
回路装置１００の波形成形回路ＨＳＣ１～ＨＳＣｎの詳細を説明する。以下、ＨＳＣｉに関する構成のみを図示及び説明する。ｉは１以上ｎ以下の任意の整数である。

図５は、回路装置１００の第１詳細構成例である。回路装置１００は、波形成形回路ＨＳＣｉと記憶部１８０と入力端子ＴＩｉと出力端子ＴＱｉとを含む。波形成形回路ＨＳＣｉは、歪み調整回路１３０と第１耐圧バッファー回路１１０と第２耐圧バッファー回路１２０と容量Ｃ３とを含む。

容量Ｃ３は、入力端子ＴＩｉに対する静電保護回路の容量である。容量Ｃ３の一端はデータ電圧信号入力ノードＮＡに接続され、他端はグランドノードＮＧに接続される。データ電圧信号入力ノードＮＡは入力端子ＴＩｉに接続される。容量Ｃ３は、静電保護回路に含まれるキャパシター、又は静電保護回路の寄生容量、又はそれらの両方を合わせたものである。

歪み調整回路１３０には、表示ドライバーからフレキシブル基板上の配線を介してデータ電圧信号ＤＶＳが入力され、そのデータ電圧信号ＤＶＳの波形歪みを調整して調整後信号ＴＧＳを出力する。歪み調整回路１３０は、電圧分割回路１０５と第１キャパシターＣ１と第２キャパシターＣ２とを含む。

電圧分割回路１０５は、データ電圧信号ＤＶＳが入力されるデータ電圧信号入力ノードＮＡと、グランドノードＮＧとの間に設けられる。具体的には、電圧分割回路１０５は第１抵抗Ｒ１と第２抵抗Ｒ２とを含む。第１抵抗Ｒ１はデータ電圧信号入力ノードＮＡと電圧分割ノードＮＢとの間に設けられる。即ち、第１抵抗Ｒ１の一端がデータ電圧信号入力ノードＮＡに接続され、他端が電圧分割ノードＮＢに接続される。第２抵抗Ｒ２は、電圧分割ノードＮＢとグランドノードＮＧとの間に設けられる。即ち、第２抵抗Ｒ２の一端が電圧分割ノードＮＢに接続され、他端がグランドノードＮＧに接続される。

第１キャパシターＣ１は、データ電圧信号入力ノードＮＡと電圧分割ノードＮＢとの間に設けられる。即ち、第１キャパシターＣ１の一端はデータ電圧信号入力ノードＮＡに接続され、他端は電圧分割ノードＮＢに接続される。第２キャパシターＣ２の容量値は可変であり、第２キャパシターＣ２は電圧分割ノードＮＢとグランドノードＮＧとの間に設けられる。即ち、第２キャパシターＣ２の一端は電圧分割ノードＮＢに接続され、他端はグランドノードＮＧに接続される。第２キャパシターＣ２は、例えば容量設定データに基づいて容量値が可変に制御される可変容量回路である。可変容量回路は、キャパシターアレイとスイッチアレイとを含む。スイッチアレイは、キャパシターアレイを構成する複数のキャパシターのうち、容量設定データが指示する１又は複数のキャパシターを選択する。これにより、選択された１又は複数のキャパシターが電圧分割ノードＮＢとグランドノードＮＧの間に並列に接続される。

記憶部１８０は容量設定データを記憶し、その容量設定データを第２キャパシターＣ２に出力する。記憶部１８０はレジスター又はメモリーである。メモリーはＲＡＭ又は不揮発性メモリー等である。記憶部１８０は、表示コントローラー等の外部装置から不図示のインターフェース回路を介してアクセス可能に構成されてもよい。この場合、外部装置から記憶部１８０に容量設定データが書き込まれる。記憶部１８０は、波形成形回路ＨＳＣ１～ＨＳＣｎの各々に設けられてもよい。或いは、記憶部１８０は、全ての波形成形回路ＨＳＣ１～ＨＳＣｎに対して共通に設けられてもよい。この場合、容量設定データは、波形成形回路ＨＳＣ１～ＨＳＣｎの各々に対して個別に設定可能であってもよい。

電圧分割ノードＮＢは、第１耐圧バッファー回路１１０の入力ノードである第１入力ノードに接続される。即ち、歪み調整回路１３０は、電圧分割ノードＮＢの信号を調整後信号ＴＧＳとして第１耐圧バッファー回路１１０に出力する。この調整後信号ＴＧＳは、データ電圧信号ＤＶＳの波形歪みが調整された信号となっている。この点について以下に説明する。なお以下では、第１入力ノードにも符号ＮＢを用いる。

図５には、フレキシブル基板に寄生する寄生抵抗ＲＰ及び寄生容量ＣＰ１、ＣＰ２を示す。ＲＰ１及びＣＰ１は、表示ドライバー１２の出力端子ＴＤｉと回路装置１００の入力端子ＴＩｉとの間に発生する寄生抵抗及び寄生容量である。ＣＰ２は、出力端子ＴＤｉとグランドとの間に発生する寄生容量である。

図６は、回路装置１００における信号波形例である。ここでは一例として、アンプ回路ＡＭｉが、１画素分の駆動期間に対応したパルス幅の矩形波のデータ電圧信号を出力する例を示す。

図６の上段図に示すように、歪み調整回路１３０に入力されるデータ電圧信号ＤＶＳは、フレキシブル基板の寄生抵抗ＲＰ及び寄生容量ＣＰ１、ＣＰ２と、静電保護回路の容量Ｃ３と、によって歪む。図６には一例として矩形波の高周波成分が低減した場合の波形を示す。図６の中段図に示すように、歪み調整回路１３０が出力する調整後信号ＴＧＳは、データ電圧信号ＤＶＳよりも振幅が小さく、且つデータ電圧信号ＤＶＳよりも歪みが低減されている。

具体的には、電圧分割回路１０５の分圧比によって調整後信号ＴＧＳの振幅が決まる。また、電圧分割回路１０５の分圧比と、第１キャパシターＣ１及び第２キャパシターＣ２の容量比とによって、歪み調整回路１３０の周波数特性が決まり、その周波数特性によってデータ電圧信号ＤＶＳの波形歪みが調整される。分圧比と容量比とが同じになるように第２キャパシターＣ２の容量値が設定されることで、歪みが補正された調整後信号ＴＧＳが得られる。

より具体的には、フレキシブル基板等の寄生抵抗及び寄生容量を含めた分圧比と容量比とが同じになるように第２キャパシターＣ２の容量値が設定されることで、歪みが補正された調整後信号ＴＧＳが得られる。ここで、ＲＰ、Ｒ１、Ｒ２の抵抗値をｒｐ、ｒ１、ｒ２とし、ＣＰ１、Ｃ１、Ｃ２の容量値をｃｐ１、ｃ１、ｃ２とする。寄生抵抗及び寄生容量を含めた分圧比はｒｐ＋ｒ１：ｒ２であり、容量比はｃｐ１＋ｃ１：ｃ２である。これらの比が同じになるように、第２キャパシターＣ２の容量値が設定される。ｒｐ、ｃｐ１は未知なので、例えば実際に波形を測定した結果、又は回路シミュレーション結果に基づいて、第２キャパシターＣ２の容量値を決めてもよい。或いは、後述するように回路装置１００にモニター回路を内蔵し、そのモニター結果に基づいて第２キャパシターＣ２の容量値が自動的に設定されてもよい。なお、上記の分圧比と容量比は厳密に同一である必要はない。即ち、データ電圧信号ＤＶＳの歪みが適切に調整されていれば、分圧比と容量比が異なっていてもよい。

本実施形態によれば、歪み調整回路１３０を設けたことで、フレキシブル基板等により伝送されることで波形歪みが生じたデータ電圧信号ＤＶＳの歪みを調整できる。これにより、回路装置１００を設けない場合にはフレキシブル基板で伝送できないような高速なデータ電圧信号を、回路装置１００を設けたことで伝送可能になり、電気光学パネル１５の高画素化に対応できるようになる。

また本実施形態によれば、電圧分割回路１０５を設けたことで、分圧比ｒｐ＋ｒ１：ｒ２と容量比ｃｐ１＋ｃ１：ｃ２を同じにすることが可能となっている。定性的には、アンプ回路ＡＭｉの出力ノードから歪み調整回路１３０の電圧分割ノードＮＢまでの経路において、分圧比ｒｐ＋ｒ１：ｒ２により低周波数帯域のゲインが決まり、容量比ｃｐ１＋ｃ１：ｃ２により高周波数帯域のゲインが決まる。分圧比と容量値が同じとき、低周波数帯域のゲインと高周波数帯域のゲインが同じになり、上記経路における周波数特性がフラットに近くなる。これにより、歪みの少ない調整後信号ＴＧＳが得られる。なお、第２キャパシターＣ２の容量値を大きくすると、相対的に調整後信号ＴＧＳの高周波成分が低下し、第２キャパシターＣ２の容量値を小さくすると、相対的に調整後信号ＴＧＳの高周波成分が増加する。

本実施形態では、歪み調整回路１３０の入力インピーダンスは、第２出力信号ＱＳ２が入力される電気光学パネル１５の入力端子ＴＰｉの入力インピーダンスよりも低い。歪み調整回路１３０の入力インピーダンスは、入力端子ＴＩｉから見た歪み調整回路１３０の入力インピーダンスである。第２出力信号ＱＳ２は、第２耐圧バッファー回路１２０の出力信号である。このようにすれば、回路装置１００を設けない場合において電気光学パネル１５に入力されるデータ電圧信号の波形歪みよりも、回路装置１００を設けた場合において電気光学パネル１５に入力されるデータ電圧信号の波形歪みの方が、小さくなる。本実施形態では、このデータ電圧信号が更に歪み調整回路１３０により歪み調整されるので、高速なデータ電圧信号の伝送が可能となっている。

次に図５の第１耐圧バッファー回路１１０及び第２耐圧バッファー回路１２０について説明する。

第１耐圧バッファー回路１１０は、第１耐圧のトランジスターで構成され、調整後信号ＴＧＳをバッファリングして第１出力信号ＱＳ１を出力する。具体的には、第１耐圧バッファー回路１１０は、第１耐圧のトランジスターで構成された演算増幅器ＡＢＦ１を含む。

第１耐圧バッファー回路１１０は、演算増幅器ＡＢＦ１により構成されたボルテージフォロア回路である。即ち、演算増幅器ＡＢＦ１の非反転入力ノードは第１入力ノードＮＢに接続される。演算増幅器ＡＢＦ１の反転入力ノードは演算増幅器ＡＢＦ１の出力ノードに接続される。演算増幅器ＡＢＦ１の出力ノードは第１耐圧バッファー回路１１０の出力ノードであり、これを第１出力ノードＮＣとする。第１出力ノードＮＣは、第２耐圧バッファー回路１２０の入力ノードである第２入力ノードに接続される。以下、第２入力ノードにも符号ＮＣを用いる。

第２耐圧バッファー回路１２０は、第１耐圧より高い第２耐圧のトランジスターで構成され、第１出力信号ＱＳ１を増幅して第２出力信号ＱＳ２を電気光学パネル１５に出力する。図６の下段図に示すように、第２耐圧バッファー回路１２０は、１より大きいゲインを有し、第１出力信号ＱＳ１の振幅を増加させて第２出力信号ＱＳ２として出力する。例えば、第２耐圧バッファー回路１２０は、第２出力信号ＱＳ２の振幅がデータ電圧信号ＤＶＳの振幅と同程度となるようなゲインを有する。第２耐圧バッファー回路１２０のゲインは、電圧分割回路１０５の分圧比の逆数程度である。具体的には、第２耐圧バッファー回路１２０は、第２耐圧のトランジスターで構成された演算増幅器ＡＢＦ２と、抵抗ＲＢＦ１、ＲＢＦ２とを含む。

第２耐圧バッファー回路１２０は、正転アンプ回路である。即ち、演算増幅器ＡＢＦ２の非反転入力ノードは第２入力ノードＮＣに接続される。演算増幅器ＡＢＦ２の出力ノードは抵抗ＲＢＦ１の一端に接続され、演算増幅器ＡＢＦ２の反転入力ノードは抵抗ＲＢＦ１の他端及び抵抗ＲＢＦ２の一端に接続される。抵抗ＲＢＦ２の他端はグランドノードＮＧに接続される。演算増幅器ＡＢＦ２の出力ノードは第２耐圧バッファー回路１２０の出力ノードであり、これを第２出力ノードＮＤとする。第２出力ノードＮＤは、出力端子ＴＱｉに接続される。

トランジスターの耐圧は、トランジスターの端子に印加可能な最大定格電圧であり、例えば半導体プロセスによって規定される。トランジスターの耐圧は、ゲート酸化膜の厚さ、不純物領域の不純物濃度、及び電界緩和構造によって決まっている。即ち、第１耐圧のトランジスターと第２耐圧のトランジスターは、ゲート酸化膜の厚さ、不純物領域の不純物濃度、及び電界緩和構造のうち少なくとも１つが異なっている。例えば高耐圧と低耐圧の２種類のトランジスターを有するプロセスが用いられた場合、第１耐圧は低耐圧に対応し、第２耐圧は高耐圧に対応する。或いは、高耐圧と中耐圧と低耐圧の３種類のトランジスターを有するプロセスが用いられた場合、第１耐圧は低耐圧に対応し、第２耐圧は中耐圧又は高耐圧に対応する。又は、第１耐圧は中耐圧に対応し、第２耐圧は高耐圧に対応する。

本実施形態によれば、歪み調整回路１３０が電圧分割を行うことで、第１耐圧バッファー回路１１０を、第２耐圧より低い第１耐圧のトランジスターで構成可能となっている。第２耐圧としては、電気光学パネル１５を駆動するために必要な耐圧が必要である。この第２耐圧より低い第１耐圧のトランジスターで第１耐圧バッファー回路１１０が構成されることで、第１耐圧バッファー回路１１０の小規模化、高速化、低消費電力化が可能となっている。

３．モニター回路
図７は、回路装置１００の第２詳細構成例である。図７では回路装置１００は更にモニター回路１４０を含む。なお、既に説明した構成要素には同一の符号を付し、その構成要素についての説明を適宜に省略する。

モニター回路１４０は、第１出力信号ＱＳ１と基準信号ＲＦＱとの比較を行い、その比較の結果に基づいて歪み調整回路１３０に歪み調整信号ＴＹＳを出力する。歪み調整回路１３０は、歪み調整信号ＴＹＳに基づいて、データ電圧信号ＤＶＳの波形歪みを調整する。具体的には、モニター回路１４０は、調整コントローラー１４１とコンパレーター１４３とリファレンス出力回路１４４とを含む。

リファレンス出力回路１４４は、基準信号ＲＦＱを出力する。コンパレーター１４３は、第１出力信号ＱＳ１と基準信号ＲＦＱとの比較を行う。具体的には、コンパレーター１４３の第１入力ノードに第１出力信号ＱＳ１が入力され、コンパレーター１４３の第２入力ノードに基準信号ＲＦＱが入力される。図７には、第１入力ノードが非反転入力ノードであり、第２入力ノードが反転入力ノードである例を示す。調整コントローラー１４１は、コンパレーター１４３の出力信号ＣＰＱに基づいて歪み調整信号ＴＹＳを出力する。

調整コントローラー１４１は、容量設定データを記憶する記憶部１８０を含み、その容量設定データに基づく歪み調整信号ＴＹＳを出力する。歪み調整信号ＴＹＳは、デジタル信号又はアナログ信号のいずれであってもよい。例えば調整コントローラー１４１は容量設定データを歪み調整信号ＴＹＳとして出力してもよい。この場合、第２キャパシターＣ２は、図５で説明した構成である。或いは調整コントローラー１４１は、容量設定データをＤ／Ａ変換し、そのＤ／Ａ変換後の電圧を歪み調整信号ＴＹＳとして出力してもよい。この場合、第２キャパシターＣ２はＭＯＳキャパシター又は可変容量ダイオード等である。

モニター回路１４０は、第２キャパシターＣ２の容量値を決定する調整モードと、調整モードで設定された容量値に固定する固定モードと、を有する。例えば、電気光学装置１０の起動時、又は電気光学パネル駆動における帰線期間等において、調整モードが設定され、電気光学パネル駆動において画素駆動が行われる期間において、固定モードが設定される。

調整モードにおいて、調整コントローラー１４１は容量設定データの設定値を変更していき、各設定値におけるコンパレーター１４３の出力信号ＣＰＱに基づいて、容量設定データを決定し、その決定した容量設定データを記憶部１８０に記憶させる。固定モードにおいて、調整コントローラー１４１は、調整モードにおいて記憶部１８０に記憶された容量設定データに基づいて歪み調整信号ＴＹＳを第２キャパシターＣ２に出力する。

図８及び図９は、モニター回路１４０の動作を説明する第１波形例である。この例では、リファレンス出力回路１４４はパルス波形の基準信号ＲＦＱを出力する。表示ドライバー１２は、基準信号ＲＦＱに同期したパルス波形のデータ電圧信号を出力する。波形が歪まない場合の理想的な第１出力信号ＱＳ１のパルス波形が、基準信号ＲＦＱのパルス波形に一致するように、表示ドライバーがデータ電圧信号を出力する。例えば、調整コントローラー１４１が同期信号をリファレンス出力回路１４４と表示ドライバー１２に出力し、その同期信号に基づいてリファレンス出力回路１４４が基準信号ＲＦＱを出力し、表示ドライバー１２がデータ電圧信号を出力する。

図８は、理想的な第１出力信号ＱＳ１に対して、実際の第１出力信号ＱＳ１の高周波成分が過多である場合の波形例である。この場合、基準信号ＲＦＱの立ち上がりにおいてコンパレーター１４３の出力信号ＣＰＱがハイレベルとなり、基準信号ＲＦＱの立ち下がりにおいてコンパレーター１４３の出力信号ＣＰＱがローレベルとなる。

図９は、理想的な第１出力信号ＱＳ１に対して、実際の第１出力信号ＱＳ１の高周波成分が過小である場合の波形例である。この場合、基準信号ＲＦＱの立ち上がりにおいてコンパレーター１４３の出力信号ＣＰＱがローレベルとなり、基準信号ＲＦＱの立ち下がりにおいてコンパレーター１４３の出力信号ＣＰＱがハイレベルとなる。

調整コントローラー１４１は、図８の状態と図９の状態が切り替わるときの容量設定データを、最終的な容量設定データに決定する。例えば調整コントローラー１４１は、第２キャパシターＣ２の容量値を最小設定値から徐々に大きくする。最初は図８の状態から開始し、第１出力信号ＱＳ１の高周波成分が減少していき、ある容量値となったときに図９の状態に切り替わる。この切り替わったとき、あるいはその直前の容量設定データが、最終的な容量設定データとして採用される。

図１０は、モニター回路１４０の動作を説明する第２波形例である。この例では、リファレンス出力回路１４４は一定の基準電圧を基準信号ＲＦＱとして出力する。表示ドライバー１２は、パルス波形のデータ電圧信号を出力する。リファレンス出力回路１４４は、波形が歪まない場合の理想的な第１出力信号ＱＳ１のパルス波形よりも、少しだけ高い基準電圧を出力する。

図１０は、理想的な第１出力信号ＱＳ１に対して、実際の第１出力信号ＱＳ１の高周波成分が過多である場合の波形例である。この場合、第１出力信号ＱＳ１の立ち上がりにおいてコンパレーター１４３の出力信号ＣＰＱがハイレベルとなる。理想的な第１出力信号ＱＳ１に対して、実際の第１出力信号ＱＳ１の高周波成分が過小である場合には、コンパレーター１４３の出力信号ＣＰＱはローレベルのままである。

調整コントローラー１４１は、図１０の状態と、コンパレーター１４３の出力信号ＣＰＱがローレベルのままの状態とが切り替わるときの容量設定データを、最終的な容量設定データに決定する。例えば調整コントローラー１４１は、第２キャパシターＣ２の容量値を最小設定値から徐々に大きくする。最初は図１０の状態から開始し、第１出力信号ＱＳ１の高周波成分が減少していき、ある容量値となったときに、コンパレーター１４３の出力信号ＣＰＱがローレベルのままの状態に切り替わる。この切り替わったとき、あるいはその直前の容量設定データが、最終的な容量設定データとして採用される。

図１１は、回路装置１００の第３詳細構成例である。図１１ではモニター回路１４０は調整コントローラー１４１とコンパレーター１４３とを含む。なお、既に説明した構成要素には同一の符号を付し、その構成要素についての説明を適宜に省略する。

モニター回路１４０は、データ電圧信号ＤＶＳと第２出力信号ＱＳ２との比較を行い、その比較の結果に基づいて歪み調整回路１３０に歪み調整信号ＴＹＳを出力する。具体的には、コンパレーター１４３は、データ電圧信号ＤＶＳと第２出力信号ＱＳ２との比較を行う。コンパレーター１４３の第１入力ノードに第２出力信号ＱＳ２が入力され、コンパレーター１４３の第２入力ノードにデータ電圧信号ＤＶＳが入力される。図１１には、第１入力ノードが非反転入力ノードであり、第２入力ノードが反転入力ノードである例を示す。調整コントローラー１４１は、コンパレーター１４３の出力信号ＣＰＱに基づいて歪み調整信号ＴＹＳを出力する。

調整モード及び固定モードにおける動作は、第２詳細構成例の図７～図９で説明した動作と同様である。即ち、図７～図９の基準信号ＲＦＱを図１１のデータ電圧信号ＤＶＳに読み替え、図７～図９の第１出力信号ＱＳ１を図１１の第２出力信号ＱＳ２に読み替えればよい。

図５で説明したように、歪み調整回路１３０の入力インピーダンスは、第２出力信号ＱＳ２が入力される電気光学パネル１５の入力端子ＴＰｉの入力インピーダンスよりも低い。これにより、回路装置１００を設けない場合において電気光学パネル１５に入力されるデータ電圧信号の波形歪みよりも、回路装置１００を設けた場合において回路装置１００に入力されるデータ電圧信号の波形歪みの方が、小さくなっている。従って、第２出力信号ＱＳ２の波形をデータ電圧信号ＤＶＳの波形と同程度に調整できれば、回路装置１００を設けない場合よりも、電気光学パネル１５に入力されるデータ電圧信号の波形歪みが改善される。本実施形態では、モニター回路１４０は、データ電圧信号ＤＶＳと第２出力信号ＱＳ２とが同程度となるように、第２キャパシターＣ２の容量値を設定する。

４．カップリング補正
フレキシブル基板１４において隣り合う配線間で生じたカップリングを補正する場合の実施形態を説明する。図１２は、カップリング補正を行う場合の回路装置１００の構成例である。回路装置１００は、入力端子ＴＩ１～ＴＩ３と歪み調整回路１３１～１３３と反転増幅回路１５１～１５３とカップリング回路１６１～１６３、１７２、１７３と第１耐圧バッファー回路１１１～１１３と第２耐圧バッファー回路１２１～１２３と出力端子ＴＱ１～ＴＱ３とを含む。図１２には図４の波形成形回路ＨＳＣ１～ＨＳＣ３に相当する構成のみを図示しているが、同様の構成が波形成型回路ＨＳＣｎまで繰り返される。

歪み調整回路１３１には入力端子ＴＩ１からデータ電圧信号ＤＶＳ１が入力される。同様に、歪み調整回路１３２、１３３には入力端子ＴＩ２、ＴＩ３からデータ電圧信号ＤＶＳ２、ＤＶＳ３が入力される。歪み調整回路１３１～１３３の各々は歪み調整回路１３０と同様の構成であり、第１耐圧バッファー回路１１１～１１３の各々は第１耐圧バッファー回路１１０と同様の構成であり、第２耐圧バッファー回路１２１～１２３の各々は第２耐圧バッファー回路１２０と同様の構成であるため、これらの回路構成について説明を省略する。第２耐圧バッファー回路１２１は、出力信号ＱＳ２１を出力端子ＴＱ１に出力する。同様に、第２耐圧バッファー回路１２２、１２３は、出力信号ＱＳ２２、ＱＳ２３を出力端子ＴＱ２、ＴＱ３に出力する。但し、歪み調整回路１３１の電圧分割ノードと第１耐圧バッファー回路１１１の入力ノードとの間にカップリング回路ＣＰＬ１が接続される。カップリング回路ＣＰＬ１は、並列接続されたキャパシターと抵抗である。同様に、歪み調整回路１３２、１３３の電圧分割ノードと第１耐圧バッファー回路１１２、１１３の入力ノードとの間にカップリング回路ＣＰＬ２、ＣＰＬ３が接続される。

反転増幅回路１５１は、歪み調整回路１３１からの調整後信号を反転増幅し、その反転増幅後の信号を出力信号ＨＺＱ１として出力する。同様に、反転増幅回路１５２、１５３は、歪み調整回路１３２、１３３からの調整後信号を反転増幅し、その反転増幅後の信号を出力信号ＨＺＱ２、ＨＺＱ３として出力する。反転増幅回路１５１～１５３の各々は、演算増幅器と入力抵抗と帰還抵抗により構成される。

カップリング回路１６１は、反転増幅回路１５１の出力ノードと第１耐圧バッファー回路１１２の入力ノードと間に設けられる。カップリング回路１６１は例えばキャパシターであり、そのキャパシターの一端は反転増幅回路１５１の出力ノードに接続され、他端は第１耐圧バッファー回路１１２の入力ノードに接続される。同様に、カップリング回路１６２は、反転増幅回路１５２の出力ノードと第１耐圧バッファー回路１１３の入力ノードと間に設けられる。

カップリング回路１７２は、反転増幅回路１５２の出力ノードと第１耐圧バッファー回路１１１の入力ノードと間に設けられる。カップリング回路１７２は例えばキャパシターであり、そのキャパシターの一端は反転増幅回路１５２の出力ノードに接続され、他端は第１耐圧バッファー回路１１１の入力ノードに接続される。同様に、カップリング回路１７３は、反転増幅回路１５３の出力ノードと第１耐圧バッファー回路１１２の入力ノードと間に設けられる。

図１３～図１５は、カップリング補正を説明する波形図である。図１３にはデータ電圧信号ＤＶＳ１～ＤＶＳ３を示す。パルスＰＡ１～ＰＡ３は、表示ドライバー１２が出力した本来のデータ電圧信号に対応する。パルスＣＡ１２、ＣＡ２１、ＣＡ２３、ＣＡ３２は、フレキシブル基板１４等の伝送経路におけるカップリングにより生じる。具体的には、パルスＣＡ１２、ＣＡ２１は、入力端子ＴＩ１、ＴＩ２に接続された配線間のクロストークであり、パルスＣＡ２３、ＣＡ３２は、入力端子ＴＩ２、ＴＩ３に接続された配線間のクロストークである。

図１４には、反転増幅回路１５２の出力信号ＨＺＱ１～ＨＺＱ３を示す。出力信号ＨＺＱ１～ＨＺＱ３は、データ電圧信号ＤＶＳ１～ＤＶＳ３が反転された信号となる。なお、図１３と図１４においてパルスの振幅が同じとなるように図示しているが、実際には図１３と図１４においてパルスの振幅は異なってもよい。具体的には、図１４におけるパルスの振幅は、歪み調整回路１３１～１３３の分圧比及び反転増幅回路１５１～１５３のゲインに応じて決まる。

図１５には、第２耐圧バッファー回路１２１～１２３の出力信号ＱＳ２１～ＱＳ２３を示す。図１２の構成によれば、第１耐圧バッファー回路１１１はデータ電圧信号ＤＶＳ１に対して反転増幅回路１５２の出力信号ＨＺＱ２を加算する。また第１耐圧バッファー回路１１２はデータ電圧信号ＤＶＳ２に対して反転増幅回路１５１、１５３の出力信号ＨＺＱ１、ＨＺＱ３を加算する。また第１耐圧バッファー回路１１３はデータ電圧信号ＤＶＳ３に対して反転増幅回路１５２の出力信号ＨＺＱ２を加算する。これにより、出力信号ＱＳ２１～ＱＳ２３において、伝送経路のカップリングによるパルスが低減され、本来のデータ電圧信号に対応したパルスが残ることになる。

第１耐圧バッファー回路１１１～１１３における加算比は、伝送経路のカップリングによるパルスが低減されるように設定されればよい。図１３のパルスＣＡ１２を例にとると、図１３のパルスＰＡ１に対応した図１４のＨＺＱ１のパルスによって、図１３のパルスＣＡ１２がキャンセルされるように、加算比が設定されればよい。この加算比は、例えば反転増幅回路１５１～１５３のゲインによって設定される。

なお、本実施形態において例えば歪み調整回路１３０が第１歪み調整回路であり、歪み調整回路が第２歪み調整回路である。この場合、第１耐圧バッファー回路１１２が第２の第１耐圧バッファー回路であり、第２耐圧バッファー回路１２２が第２の第２耐圧バッファー回路である。但し、回路装置１００に含まれる複数の歪み調整回路のうち任意の１つを第１歪み調整回路としてもよい。その第１歪み調整回路の隣りの歪み調整回路が第２歪み調整回路である。

５．レベルシフター
図１６はレベルシフター１９０の詳細構成例である。図１６には、回路装置１００の製造プロセスが低耐圧プロセス、中耐圧プロセス及び高耐圧プロセスを有する場合を例に図示している。

レベルシフター１９０は、第１レベルシフターＬＳ１と第２レベルシフターＬＳ２とを含む。電源電圧ＶＤＬは低耐圧プロセスの回路に供給される電源電圧である。電源電圧ＶＤＭは中耐圧プロセスの回路に供給される電源電圧であり、電源電圧ＶＤＬより高い。電源電圧ＶＤＨは高耐圧プロセスの回路に供給される電源電圧であり、電源電圧ＶＤＭより高い。第１レベルシフターＬＳ１は、入力端子ＴＩＳからの制御信号ＣＴＩをＶＤＬからＶＤＭにレベルシフトし、そのレベルシフト後の制御信号ＬＳＱ１を出力する。第２レベルシフターＬＳ２は、制御信号ＬＳＱ１をＶＤＭからＶＤＨにレベルシフトし、そのレベルシフト後の制御信号ＣＴＱを出力端子ＴＱＳに出力する。

６．電気光学装置の第２構成例
図１７は、電気光学装置１０の第２構成例である。電気光学装置１０は、表示ドライバー１２とコネクター１３と電気光学パネル１５と基板１６と細線同軸ケーブル群１７とコネクター１８と回路装置１００とを含む。なお、既に説明した構成要素には同一の符号を付し、その構成要素についての説明を適宜に省略する。

細線同軸ケーブル群１７は複数の細線同軸ケーブルを含み、その一端がコネクター１３に接続され、その他端がコネクター１８に接続される。表示ドライバー１２の１出力に対して１本の細線同軸ケーブルが設けられる。細線同軸ケーブルは、非常に細い同軸ケーブルであり、例えばケーブル外径が１ｍｍ以下の同軸ケーブルである。

コネクター１８はフレキシブル基板１９の一端に実装される。フレキシブル基板１９の他端は電気光学パネル１５に接続され、フレキシブル基板１９には回路装置１００が実装される。表示ドライバー１２が出力したデータ電圧信号及び制御信号は細線同軸ケーブル群１７及びフレキシブル基板１９を介して回路装置１００に入力されることになる。回路装置１００の構成及び動作は上述した通りである。

７．電子機器
図１８は、回路装置１００を含む電子機器３００の構成例である。電子機器３００は、電気光学装置１０、処理装置３１０、表示コントローラー３２０、記憶部３３０、通信部３４０、操作部３６０を含む。電気光学装置１０は、表示ドライバー１２、回路装置１００、電気光学パネル１５を含む。

電子機器３００の具体例としては、例えばプロジェクターやヘッドマウントディスプレイ、携帯情報端末、車載装置、携帯型ゲーム端末、情報処理装置等の、表示装置を搭載する種々の電子機器を想定できる。車載装置は、例えばメーターパネル、カーナビゲーションシステム等である。

操作部３６０は、ユーザーからの種々の操作を受け付けるユーザーインターフェースである。例えば、ボタンやマウスやキーボード、電気光学パネル１５に装着されたタッチパネル等である。通信部３４０は、画像データや制御データの入出力を行うデータインターフェースである。通信部３４０は、例えば無線ＬＡＮや近距離無線通信等の無線通信インターフェース、或いは有線ＬＡＮやＵＳＢ等の有線通信インターフェースである。記憶部３３０は、例えば通信部３４０から入力されたデータを記憶したり、或いは、処理装置３１０のワーキングメモリーとして機能したりする。記憶部３３０は、例えばＲＡＭやＲＯＭ等のメモリー、或いはＨＤＤ等の磁気記憶装置、或いはＣＤドライブ、ＤＶＤドライブ等の光学記憶装置等である。表示コントローラー３２０は、通信部３４０から入力された或いは記憶部３３０に記憶された画像データを処理して表示ドライバー１２に転送する。表示ドライバー１２は、表示コントローラー３２０から転送された画像データに基づいてデータ電圧信号及び制御信号を出力する。回路装置１００は、データ電圧信号の歪み調整及び制御信号のレベルシフトを行い、それらを電気光学パネル１５に出力する。これにより、電気光学パネル１５に画像が表示される。処理装置３１０は、電子機器３００の制御処理及び、種々の信号処理等を行う。処理装置３１０は、例えばＣＰＵやＭＰＵ等のプロセッサー、或いはＡＳＩＣ等である。

例えば電子機器３００がプロジェクターである場合、電子機器３００は更に光源と光学系とを含む。光学系は、例えばレンズ、プリズム、ミラー等である。電気光学パネル１５が透過型である場合、光学装置が光源からの光を電気光学パネル１５に入射させ、電気光学パネル１５を透過した光をスクリーンに投影させる。電気光学パネル１５が反射型である場合、光学装置が光源からの光を電気光学パネル１５に入射させ、電気光学パネル１５から反射された光をスクリーンに投影させる。

以上に説明した本実施形態の回路装置は、歪み調整回路と第１耐圧バッファー回路と第２耐圧バッファー回路とを含む。歪み調整回路は、表示ドライバーからデータ電圧信号が入力され、データ電圧信号の波形歪みを調整して調整後信号を出力する。第１耐圧バッファー回路は、第１耐圧のトランジスターで構成され、調整後信号をバッファリングして第１出力信号を出力する。第２耐圧バッファー回路は、第１耐圧より高い第２耐圧のトランジスターで構成され、第１出力信号を増幅して第２出力信号を電気光学パネルに出力する。

このようにすれば、フレキシブル基板等により伝送されることで波形歪みが生じたデータ電圧信号の歪みを、歪み調整回路が調整できる。これにより、回路装置を設けない場合にはフレキシブル基板で伝送できないような高速なデータ電圧信号を、回路装置を設けたことで伝送可能になる。高速なデータ電圧信号が伝送可能となることで、電気光学パネルの高画素化に対応できるようになる。

また本実施形態では、歪み調整回路は電圧分割回路を有してもよい。電圧分割回路は、データ電圧信号が入力されるデータ電圧信号入力ノードと、グランドノードとの間に設けられてもよい。電圧分割回路の電圧分割ノードが、第１耐圧バッファー回路の第１入力ノードに接続されてもよい。

このようにすれば、表示ドライバーの出力から歪み調整回路の電圧分割ノードまでの経路において、データ電圧信号に対する分圧比と容量比を同じにすることが可能となる。分圧比と容量値が同じとき、低周波数帯域のゲインと高周波数帯域のゲインが同じになり、上記経路における周波数特性がフラットに近くなる。これにより、歪みの少ない調整後信号が得られる。

また本実施形態では、歪み調整回路は第１キャパシターと第２キャパシターとを有してもよい。第１キャパシターは、データ電圧信号入力ノードと電圧分割ノードとの間に設けられてもよい。第２キャパシターは、電圧分割ノードとグランドノードとの間に設けられ、容量値が可変であってもよい。

このようにすれば、第２キャパシターの容量値が調整されることで、上述の容量比が調整される。これにより、表示ドライバーの出力から歪み調整回路の電圧分割ノードまでの経路において、データ電圧信号に対する分圧比と容量比を同じにすることが可能となる。

また本実施形態では、電圧分割回路は、第１抵抗と第２抵抗とを有してもよい。第１抵抗は、データ電圧信号入力ノードと電圧分割ノードとの間に設けられてもよい。第２抵抗は、電圧分割ノードとグランドノードとの間に設けられてもよい。

このようにすれば、第１抵抗と第２抵抗によりデータ電圧信号を分圧できる。フレキシブル基板等の伝送経路の寄生抵抗と、第１抵抗と、第２抵抗とによって、上述の分圧比が決まる。

また本実施形態では、歪み調整回路の入力インピーダンスは、第２出力信号が入力される電気光学パネルの入力端子の入力インピーダンスよりも低くてもよい。

このようにすれば、回路装置を設けない場合において電気光学パネルに入力されるデータ電圧信号の波形歪みよりも、回路装置を設けた場合において回路装置に入力されるデータ電圧信号の波形歪みの方が、小さくなる。本実施形態では、このデータ電圧信号が更に歪み調整回路により歪み調整されるので、高速なデータ電圧信号の伝送が可能となっている。

また本実施形態では、回路装置はモニター回路を含んでもよい。モニター回路は、第１出力信号と基準信号との比較を行い、比較の結果に基づいて歪み調整回路に歪み調整信号を出力してもよい。歪み調整回路は、歪み調整信号に基づいて、データ電圧信号の波形歪みを調整してもよい。

このようにすれば、モニター回路が第１出力信号と基準信号との比較を行うことで、その比較結果に基づいて、歪み調整回路が波形歪みを適切に低減できるような歪み調整信号を決定できる。

また本実施形態では、モニター回路は、リファレンス出力回路とコンパレーターと調整コントローラーとを有してもよい。リファレンス出力回路は、基準信号を出力してもよい。コンパレーターは、第１出力信号と基準信号との比較を行ってもよい。調整コントローラーは、コンパレーターの出力信号に基づいて歪み調整信号を出力してもよい。

このようにすれば、コンパレーターが第１出力信号と基準信号との比較を行い、調整コントローラーがコンパレーターの出力信号に基づいて歪み調整信号を出力することで、モニター回路が歪み調整信号を出力できる。

また本実施形態では、回路装置はモニター回路を含んでもよい。モニター回路は、データ電圧信号と第２出力信号との比較を行い、比較の結果に基づいて歪み調整回路に歪み調整信号を出力してもよい。歪み調整回路は、歪み調整信号に基づいて、データ電圧信号の波形歪みを調整してもよい。

このようにすれば、モニター回路がデータ電圧信号と第２出力信号との比較を行うことで、その比較結果に基づいて、歪み調整回路が波形歪みを適切に低減できるような歪み調整信号を決定できる。

また本実施形態では、モニター回路は、コンパレーターと調整コントローラーとを有してもよい。コンパレーターは、データ電圧信号と第２出力信号との比較を行ってもよい。調整コントローラーは、コンパレーターの出力信号に基づいて歪み調整信号を出力してもよい。

このようにすれば、コンパレーターがデータ電圧信号と第２出力信号との比較を行い、調整コントローラーがコンパレーターの出力信号に基づいて歪み調整信号を出力することで、モニター回路が歪み調整信号を出力できる。

また本実施形態では、データ電圧信号は、複数の階調電圧が時系列に出力された信号であってもよい。

このようなデータ電圧信号では、転送レートが上がると、１つの階調電圧が出力されている期間の長さが短くなる。このため波形歪みの影響を受けやすくなる。本実施形態によれば、歪み調整回路がデータ電圧信号の波形歪みを調整するので、データ電圧信号の転送レートを高速化できる。

また本実施形態では、回路装置は、第２歪み調整回路と第２の第１耐圧バッファー回路と第２の第２耐圧バッファー回路と反転増幅回路とカップリング回路とをふくんでもよい。第２歪み調整回路は、表示ドライバーからの第２データ電圧信号が入力され、第２データ電圧信号の波形歪みを調整して第２調整後信号を出力してもよい。第２の第１耐圧バッファー回路は、第１耐圧のトランジスターで構成され、第２調整後信号をバッファリングして第３出力信号を出力してもよい。第２の第２耐圧バッファー回路は、第２耐圧のトランジスターで構成され、第３出力信号をバッファリングして第４出力信号を電気光学パネルに出力してもよい。反転増幅回路は、第２調整後信号を反転増幅してもよい。カップリング回路は、反転増幅回路の出力ノードと第１耐圧バッファー回路の第１入力ノードとの間に設けられてもよい。

伝送経路におけるカップリングによって、データ電圧信号と第２データ電圧信号の間にクロストークが生じている。本実施形態によれば、歪み調整回路が出力する調整後信号に対して、反転増幅回路の出力信号が加算される。即ち、歪み調整回路が出力する調整後信号から、第２歪み調整回路が出力する第２調整後信号が減算される。これにより、データ電圧信号に含まれるクロストークの成分が低減される。

また本実施形態の電気光学装置は、上記のいずれかに記載の回路装置と、表示ドライバーと、電気光学パネルと、を含む。

また本実施形態では、電気光学装置はフレキシブル基板を含んでもよい。フレキシブル基板には回路装置が設けられ、フレキシブル基板は電気光学パネルに接続されてもよい。

また本実施形態の電子機器は、上記のいずれかに記載の回路装置を含む。

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また回路装置、表示ドライバー、電気光学パネル、電気光学装置及び電子機器の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…電気光学装置、１２…表示ドライバー、１３…コネクター、１４…フレキシブル基板、１５…電気光学パネル、１６…基板、１７…細線同軸ケーブル群、１８…コネクター、１９…フレキシブル基板、２１…制御回路、５１…スイッチ回路、５２…画素アレイ、１００…回路装置、１０５…電圧分割回路、１１０～１１３…第１耐圧バッファー回路、１２０～１２３…第２耐圧バッファー回路、１３０～１３３…歪み調整回路、１４０…モニター回路、１４１…調整コントローラー、１４３…コンパレーター、１４４…リファレンス出力回路、１５１～１５３…反転増幅回路、１６１～１６３，１７２，１７３…カップリング回路、１８０…記憶部、１９０…レベルシフター、３００…電子機器、３１０…処理装置、３２０…表示コントローラー、３３０…記憶部、３４０…通信部、３６０…操作部、Ｃ１…第１キャパシター、Ｃ２…第２キャパシター、ＣＴＩ…制御信号、ＤＶＳ…データ電圧信号、ＨＳＣ１～ＨＳＣｎ…波形成型回路、ＮＡ…データ電圧信号入力ノード、ＮＢ…電圧分割ノード、ＱＳ１…第１出力信号、ＱＳ２…第２出力信号、ＲＦＱ…基準信号、ＴＧＳ…調整後信号、ＴＹＳ…歪み調整信号

Claims (11)

1. 表示ドライバーからデータ電圧信号が入力され、前記データ電圧信号の波形歪みを調整して調整後信号を出力する歪み調整回路と、
   第１耐圧のトランジスターで構成され、前記調整後信号をバッファリングして第１出力信号を出力する第１耐圧バッファー回路と、
   前記第１耐圧より高い第２耐圧のトランジスターで構成され、前記第１出力信号を増幅して第２出力信号を電気光学パネルに出力する第２耐圧バッファー回路と、
   を含み、
   前記歪み調整回路は、
   前記データ電圧信号が入力されるデータ電圧信号入力ノードと、前記第１耐圧バッファー回路の第１入力ノードとの間に設けられる第１抵抗と、
   前記第１入力ノードとグランドノードとの間に設けられる第２抵抗と、
   前記データ電圧信号入力ノードと前記第１入力ノードとの間に設けられる第１キャパシターと、
   前記第１入力ノードと前記グランドノードとの間に設けられ、容量値が可変である第２キャパシターと、
   を有し、
   回路装置が実装されるフレキシブル基板における寄生抵抗及び寄生容量を含めた、前記第１抵抗と前記第２抵抗による前記データ電圧信号の分圧比と、前記第１キャパシターと前記第２キャパシターの容量比とが同じになるように、前記第２キャパシターの容量値が設定され、
   前記第１抵抗の抵抗値をｒ１とし、前記第２抵抗の抵抗値をｒ２とし、前記第１キャパシターの容量値をｃ１とし、前記第２キャパシターの容量値をｃ２とし、前記表示ドライバーの出力端子と前記データ電圧信号が入力される入力端子との間の前記寄生抵抗の抵抗値をｒｐとし、前記出力端子と前記入力端子との間の前記寄生容量の容量値をｃｐ１としたとき、
   前記分圧比は、ｒｐ＋ｒ１：ｒ２であり、
   前記容量比は、ｃｐ１＋ｃ１：ｃ２であることを特徴とする回路装置。
2. 表示ドライバーからデータ電圧信号が入力され、前記データ電圧信号の波形歪みを調整して調整後信号を出力する歪み調整回路と、
   第１耐圧のトランジスターで構成され、前記調整後信号をバッファリングして第１出力信号を出力する第１耐圧バッファー回路と、
   前記第１耐圧より高い第２耐圧のトランジスターで構成され、前記第１出力信号を増幅して第２出力信号を電気光学パネルに出力する第２耐圧バッファー回路と、
   モニター回路と、
   を含み、
   前記歪み調整回路は、
   前記データ電圧信号が入力されるデータ電圧信号入力ノードと、前記第１耐圧バッファー回路の第１入力ノードとの間に設けられる第１抵抗と、
   前記第１入力ノードとグランドノードとの間に設けられる第２抵抗と、
   前記データ電圧信号入力ノードと前記第１入力ノードとの間に設けられる第１キャパシターと、
   前記第１入力ノードと前記グランドノードとの間に設けられ、容量値が可変である第２キャパシターと、
   を有し、
   前記モニター回路は、
   パルス波形の基準信号を出力するリファレンス出力回路と、
   前記第１出力信号と前記基準信号との比較を行うコンパレーターと、
   前記コンパレーターの出力信号に基づいて、前記第２キャパシターの容量値を設定する調整コントローラーと、
   を有し、
   前記表示ドライバーは、前記基準信号に同期したパルス波形の前記データ電圧信号を出力し、
   前記調整コントローラーは、前記基準信号の立ち上がり及び立ち下がりにおける前記コンパレーターの出力信号に基づいて、前記第２キャパシターの容量値を設定することを特徴とする回路装置。
3. 表示ドライバーからデータ電圧信号が入力され、前記データ電圧信号の波形歪みを調整して調整後信号を出力する歪み調整回路と、
   第１耐圧のトランジスターで構成され、前記調整後信号をバッファリングして第１出力信号を出力する第１耐圧バッファー回路と、
   前記第１耐圧より高い第２耐圧のトランジスターで構成され、前記第１出力信号を増幅して第２出力信号を電気光学パネルに出力する第２耐圧バッファー回路と、
   モニター回路と、
   を含み、
   前記歪み調整回路は、
   前記データ電圧信号が入力されるデータ電圧信号入力ノードと、前記第１耐圧バッファー回路の第１入力ノードとの間に設けられる第１抵抗と、
   前記第１入力ノードとグランドノードとの間に設けられる第２抵抗と、
   前記データ電圧信号入力ノードと前記第１入力ノードとの間に設けられる第１キャパシターと、
   前記第１入力ノードと前記グランドノードとの間に設けられ、容量値が可変である第２キャパシターと、
   を有し、
   前記モニター回路は、
   一定の基準電圧を基準信号として出力するリファレンス出力回路と、
   前記第１出力信号と前記基準信号との比較を行うコンパレーターと、
   前記コンパレーターの出力信号に基づいて、前記第２キャパシターの容量値を設定する調整コントローラーと、
   を有し、
   前記表示ドライバーは、パルス波形の前記データ電圧信号を出力し、
   前記調整コントローラーは、前記第１出力信号の立ち上がりにおける前記コンパレーターの出力信号に基づいて、前記第２キャパシターの容量値を設定することを特徴とする回路装置。
4. 表示ドライバーからデータ電圧信号が入力され、前記データ電圧信号の波形歪みを調整して調整後信号を出力する歪み調整回路と、
   第１耐圧のトランジスターで構成され、前記調整後信号をバッファリングして第１出力信号を出力する第１耐圧バッファー回路と、
   前記第１耐圧より高い第２耐圧のトランジスターで構成され、前記第１出力信号を増幅して第２出力信号を電気光学パネルに出力する第２耐圧バッファー回路と、
   モニター回路と、
   を含み、
   前記歪み調整回路は、
   前記データ電圧信号が入力されるデータ電圧信号入力ノードと、前記第１耐圧バッファー回路の第１入力ノードとの間に設けられる第１抵抗と、
   前記第１入力ノードとグランドノードとの間に設けられる第２抵抗と、
   前記データ電圧信号入力ノードと前記第１入力ノードとの間に設けられる第１キャパシターと、
   前記第１入力ノードと前記グランドノードとの間に設けられ、容量値が可変である第２キャパシターと、
   を有し、
   前記モニター回路は、
   前記データ電圧信号と前記第２出力信号との比較を行うコンパレーターと、
   前記コンパレーターの出力信号に基づいて、前記第２キャパシターの容量値を設定する調整コントローラーと、
   を有し、
   前記表示ドライバーは、パルス波形の前記データ電圧信号を出力し、
   前記調整コントローラーは、前記データ電圧信号の立ち上がり及び立ち下がりにおける前記コンパレーターの出力信号に基づいて、前記第２キャパシターの容量値を設定することを特徴とする回路装置。
5. 請求項１乃至４のいずれか一項に記載の回路装置において、
   前記歪み調整回路の入力インピーダンスは、
   前記第２出力信号が入力される前記電気光学パネルの入力端子の入力インピーダンスよりも低いことを特徴とする回路装置。
6. 請求項１乃至５のいずれか一項に記載の回路装置において、
   前記データ電圧信号は、複数の階調電圧が時系列に出力された信号であることを特徴とする回路装置。
7. 請求項１乃至６のいずれか一項に記載の回路装置において、
   前記表示ドライバーからの第２データ電圧信号が入力され、前記第２データ電圧信号の波形歪みを調整して第２調整後信号を出力する第２歪み調整回路と、
   前記第１耐圧のトランジスターで構成され、前記第２調整後信号をバッファリングして第３出力信号を出力する第２の第１耐圧バッファー回路と、
   前記第２耐圧のトランジスターで構成され、前記第３出力信号をバッファリングして第４出力信号を前記電気光学パネルに出力する第２の第２耐圧バッファー回路と、
   前記第２調整後信号を反転増幅する反転増幅回路と、
   前記反転増幅回路の出力ノードと前記第１耐圧バッファー回路の前記第１入力ノードとの間に設けられるカップリング回路と、
   を含み、
   前記歪み調整回路が出力する前記調整後信号と、前記カップリング回路の出力信号とが加算されて、前記第１耐圧バッファー回路の前記第１入力ノードに入力され、
   前記第２データ電圧信号のパルス信号のクロストークによって前記調整後信号に現れるパルス信号が、前記カップリング回路の前記出力信号によって低減されるように、前記反転増幅回路のゲインが設定されることを特徴とする回路装置。
8. 請求項１乃至７のいずれか一項に記載の回路装置と、
   前記表示ドライバーと、
   前記電気光学パネルと、
   を含むことを特徴とする電気光学装置。
9. 請求項８に記載の電気光学装置において、
   前記回路装置が設けられ、前記電気光学パネルに接続されるフレキシブル基板を含むことを特徴とする電気光学装置。
10. 請求項９に記載の電気光学装置において、
    前記フレキシブル基板の一端から、前記表示ドライバーからの前記データ電圧信号が入力され、
    前記フレキシブル基板の他端が前記電気光学パネルに接続され、
    前記回路装置は、前記フレキシブル基板の他端側に設けられ、
    前記歪み調整回路は、前記データ電圧信号が前記フレキシブル基板の配線を通過することで生じた波形歪みを、調整することを特徴とする電気光学装置。
11. 請求項１乃至７のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。

Images