JP7462089B1 - 半導体パッケージ及びフェーズドアレイアンテナモジュール - Google Patents

Abstract

【課題】高周波信号を扱う小型の半導体パッケージにおいて、高周波信号が通るバンプとＩＣチップとの間のアイソレーションを向上させる。
【解決手段】半導体パッケージ１は、ＩＣチップ１０と、平面視でＩＣチップ１０を囲むモールド樹脂２０と、ＩＣチップ１０及びモールド樹脂２０の一方の面に形成された絶縁層と、絶縁層に形成された複数のはんだバンプ５０と、絶縁層に形成され、ＩＣチップ１０を複数のはんだバンプ５０に接続する再配線４０と、を備え、複数のはんだバンプ５０は、高周波信号が通るＲＦバンプ５１と、電気的に接地されるＧＮＤバンプ５２と、を含み、ＲＦバンプ５１は、平面視でモールド樹脂２０と重なる位置に配置されるとともに、平面視でＲＦバンプ５１とＩＣチップ１０とを結ぶ最短線分Ｌ３，Ｌ４上に、ＧＮＤバンプ５２が配置されている。
【選択図】図５

Description

本発明は、半導体パッケージ及びフェーズドアレイアンテナモジュールに関するものである。

下記特許文献１には、半導体チップ上に、基板を介さずに直接はんだバンプを形成するＷＬ－ＣＳＰ（Wafer Level Chip Size Package）型の半導体装置が開示されている。

特許第５０３９３８４号公報

高周波信号を扱う半導体パッケージでは、高周波特性を満足しながら小型化することが求められる。ここで、半導体パッケージを小型化するため、単にはんだバンプのピッチを小さくすると、高周波信号が通るはんだバンプから、ＩＣチップを介して他の接点に、高周波信号の漏れが生じる虞がある。

本発明は、上記問題点に鑑みてなされたものであり、高周波信号を扱う小型の半導体パッケージにおいて、高周波信号が通るバンプとＩＣチップとの間のアイソレーションを向上させることを目的とする。

本発明の第１の態様に係る半導体パッケージは、ＩＣチップと、平面視で前記ＩＣチップを囲むモールド樹脂と、前記ＩＣチップ及び前記モールド樹脂の一方の面に形成された絶縁層と、前記絶縁層に形成された複数のはんだバンプと、前記絶縁層に形成され、前記ＩＣチップを前記複数のはんだバンプに接続する再配線と、を備え、前記複数のはんだバンプは、高周波信号が通るＲＦバンプと、電気的に接地されるＧＮＤバンプと、を含み、前記ＲＦバンプは、平面視で前記モールド樹脂と重なる位置に配置されるとともに、平面視で前記ＲＦバンプと前記ＩＣチップとを結ぶ最短線分上に、前記ＧＮＤバンプが配置されている。

本発明の第１の態様によれば、半導体パッケージの平面視で、ＲＦバンプとＩＣチップとを結ぶ最短線分上に配置されたＧＮＤバンプが、ＲＦバンプからＩＣチップへの高周波信号伝達時の高周波信号の漏れを抑制する壁の役割を果たす。このため、高周波信号が通るＲＦバンプとＩＣチップとの間のアイソレーションを向上させることができる。

本発明の第２の態様は、第１の態様の半導体パッケージにおいて、前記ＲＦバンプは、平面視で前記ＩＣチップの周囲に複数設けられており、複数の前記ＲＦバンプのうち、平面視で最も前記ＩＣチップに近くに配置された前記ＲＦバンプと前記ＩＣチップとを結ぶ最短線分上に、前記ＧＮＤバンプが配置されていてもよい。

本発明の第３の態様は、第１の態様または第２の態様の半導体パッケージにおいて、前記ＲＦバンプは、平面視で前記ＩＣチップの周囲に複数設けられており、隣り合う前記ＲＦバンプの間に、さらに前記ＧＮＤバンプが配置されていてもよい。

本発明の第４の態様は、第１の態様から第３の態様のいずれか一つの半導体パッケージにおいて、前記ＲＦバンプは、平面視で前記モールド樹脂の最外縁に配置されていてもよい。

本発明の第５の態様は、第１の態様から第４の態様のいずれか一つの半導体パッケージにおいて、前記ＲＦバンプと前記ＩＣチップとを結ぶ最短線分の両端を延長した、該最短線分を含む直線上には、前記ＲＦバンプ、前記ＧＮＤバンプ、前記ＩＣチップ、もう一つの前記ＧＮＤバンプ、もう一つの前記ＲＦバンプが、この順に配置されていてもよい。

本発明の第６の態様は、第１の態様から第５の態様のいずれか一つの半導体パッケージにおいて、前記ＲＦバンプと接続される前記再配線は、前記ＩＣチップと前記モールド樹脂との境界を跨いで、平面視で前記モールド樹脂と重なる位置まで延び、前記ＲＦバンプと接続されていてもよい。

本発明の第７の態様は、第１の態様から第６の態様のいずれか一つの半導体パッケージにおいて、前記ＲＦバンプと接続される前記再配線は、平面視で前記モールド樹脂と重なる位置において、前記ＧＮＤバンプの間を通り、前記ＲＦバンプと接続されていてもよい。

本発明の第８の態様は、第１の態様から第７の態様のいずれか一つの半導体パッケージにおいて、前記ＲＦバンプと接続される前記再配線の両サイドには、前記ＧＮＤバンプと接続された前記再配線が配置されていてもよい。

本発明の第９の態様は、第１の態様から第８の態様のいずれか一つの半導体パッケージにおいて、前記ＲＦバンプは、一方のＲＦバンプが高周波信号を出力するとき、他方のＲＦバンプには前記ＩＣチップで処理される前の高周波信号が入力される関係を有する、第１ＲＦバンプ及び第２ＲＦバンプを含み、前記ＧＮＤバンプは、平面視で、少なくとも前記第１ＲＦバンプと前記ＩＣチップとを結ぶ最短線分上に配置されていてもよい。

本発明の第１０の態様に係るフェーズドアレイアンテナモジュールは、第１の態様から第９の態様のいずれか一つの半導体パッケージと、前記半導体パッケージと電気的に接続されたフェーズドアレイアンテナと、を備える。

上記本発明の一態様によれば、高周波信号を扱う小型の半導体パッケージにおいて、高周波信号が通るバンプとＩＣチップとの間のアイソレーションを向上できる。

一実施形態に係るフェーズドアレイアンテナ装置のブロック図である。 一実施形態に係るフェーズドアレイアンテナ装置の要部構成図である。 一実施形態に係る半導体パッケージの平面図である。 図３に示す矢視ＩＶ－ＩＶ断面図である。 図３に示す領域Ａの拡大図である。

以下、本発明の一実施形態に係る半導体パッケージ及びフェーズドアレイアンテナモジュールについて、図面に基づいて説明する。

図１は、一実施形態に係るフェーズドアレイアンテナ装置１００のブロック図である。
図１に示すように、フェーズドアレイアンテナ装置１００は、フェーズドアレイアンテナ１０１と、ビームフォーミングＩＣ（ＢＦＩＣ）１０２と、アンテナコンバイナー（Ｃｏｍｂｉｎｅｒ）１０３と、バンドパスフィルタ（ＢＰＦ）１０４と、周波数変換ＩＣ（ＦＣＩＣ）１０５と、を備えている。

周波数変換ＩＣ１０５は、ＬＯ信号を使用してＩＦ信号の周波数を変換（高周波信号（ＲＦ信号）を生成）し、バンドパスフィルタ１０４に出力する。バンドパスフィルタ１０４は、所定周波数帯以外の信号を減衰させ、例えばＬＯ信号成分を減衰させ、高周波信号をアンテナコンバイナー１０３に出力する。アンテナコンバイナー１０３は、高周波信号を分配し、複数あるビームフォーミングＩＣ１０２の各々に出力する。

ビームフォーミングＩＣ１０２は、高周波信号に位相差を与えて、フェーズドアレイアンテナ１０１に出力する。フェーズドアレイアンテナ１０１は、高周波信号の位相差に応じてビーム方向を可変させる。なお、図１では、高周波信号の送信時の信号の流れを矢印で示しているが、高周波信号を受信する場合、信号の流れは、図１に示す矢印と逆向きになる。

図２は、一実施形態に係るフェーズドアレイアンテナ装置１００の要部構成図である。
ビームフォーミングＩＣ１０２は、半導体パッケージ１であって、図２に示すように、基板２に実装されている。半導体パッケージ１及び基板２は、高周波モジュール３（フェーズドアレイアンテナモジュール）を構成する。以下では、ビームフォーミングＩＣ１０２の半導体パッケージ１について説明するが、以下の構成を、周波数変換ＩＣ１０５の半導体パッケージに適用してもよい。

なお、以下の説明において、ＸＹＺ直交座標系を設定し、このＸＹＺ直交座標系を参照しつつ各部材の位置関係について説明することがある。図２に示すように、Ｚ軸方向は、半導体パッケージ１及び基板２（つまり高周波モジュール３）の厚さ方向に設定されている。以下、基板２に対し半導体パッケージ１側を上側あるいは＋Ｚ側と称し、基板２に対し半導体パッケージ１と反対側を下側あるいは＋Ｚ側と称する。なお、＋Ｚ側が重力方向における上側でなくてもよい。

図２に示すように、基板２の上面には、複数のパッド４が形成されている。半導体パッケージ１の下面には、複数のパッド４と電気的に接続される複数のはんだバンプ５０が形成されている。はんだバンプ５０は、高周波信号が通るＲＦバンプ５１と、電気的に接地されるＧＮＤバンプ５２と、を含む。

また、基板２の上面には、アンテナコンバイナー１０３が設けられている。一方、基板２の下面には、フェーズドアレイアンテナ１０１が設けられている。半導体パッケージ１のＲＦバンプ５１は、アンテナコンバイナー１０３から延びる導体１１１と電気的に接続されている。また、半導体パッケージ１の他のＲＦバンプ５１は、フェーズドアレイアンテナ１０１から延びる導体１１２と電気的に接続されている。

図３は、一実施形態に係る半導体パッケージ１の平面図である。図４は、図３に示す矢視ＩＶ－ＩＶ断面図である。
図３及び図４に示すように、半導体パッケージ１は、ＩＣチップ１０と、モールド樹脂２０と、絶縁層３０と、複数の再配線４０と、複数のはんだバンプ５０と、を備えている。図４に示すように、本実施形態に係る絶縁層３０は、第１絶縁層３１及び第２絶縁層３２を含んでいる。半導体パッケージ１の厚さは、はんだバンプ５０を除いて１ｍｍ以下（例えば、５００μｍ程度）である。

なお、「平面視」とは、半導体パッケージ１を厚さ方向（Ｚ軸方向）から見ることをいう。つまり、図３は、半導体パッケージ１を平面視した図である。「厚さ方向」とは、半導体パッケージ１の絶縁層３０とＩＣチップ１０とが対向する方向でもある。また、「厚さ方向」とは、高周波モジュール３の半導体パッケージ１と基板２とが対向する方向でもある。

図３に示すように、半導体パッケージ１（モールド樹脂２０）の外形は、平面視において長方形である。なお、「長方形」には、製造誤差を取り除けば長方形とみなせる場合も含まれる。半導体パッケージ１では、平面視において、互いに直交する第１中心線Ｌ１及び第２中心線Ｌ２を定義することができる。半導体パッケージ１は、第１中心線Ｌ１に平行な２つの辺と、第２中心線Ｌ２に平行な２つの辺と、を有する。

なお、第１中心線Ｌ１に沿う方向は、Ｙ軸方向であり、第２中心線Ｌ２に沿う方向はＸ軸方向である。第１中心線Ｌ１と第２中心線Ｌ２は、半導体パッケージ１の平面視における中心で交差している。

ＩＣチップ１０は、複数のアナログ回路（インダクタ等、不図示）を含んでおり、高周波信号を処理する。ＩＣチップ１０の外形は、平面視において長方形である。つまり、ＩＣチップ１０は、Ｘ軸方向に平行な２つの辺と、Ｙ軸方向に平行な２つの辺と、を有する。平面視において、ＩＣチップ１０の中心と、半導体パッケージ１の外形（モールド樹脂２０の外形）との中心は、一致している。なお、「一致」には、製造誤差を取り除けば一致とみなせる場合も含まれる。

モールド樹脂２０は、平面視においてＩＣチップ１０を囲っている。図４に示すように、ＩＣチップ１０及びモールド樹脂２０は、厚さ方向において同じ位置にある。ＩＣチップ１０とモールド樹脂２０は接している。モールド樹脂２０の具体的な材質としては、例えばエポキシを採用できる。また、モールド樹脂２０には、シリカ等のフィラーが含まれていてもよい。

半導体パッケージ１の製法としては、いわゆるＦＯＷＬＰ（Fan Out Wafer Level Package）を採用できる。具体例として、複数のＩＣチップ１０を格子状に配置し、それらのＩＣチップ１０間の隙間にモールド樹脂２０を充填し、再配線４０等を形成した後でモールド樹脂２０を切断してもよい。このような製法によれば、一度に複数の半導体パッケージ１を効率よく製造することができる。なお、半導体パッケージ１としては、ＦＯＷＬＰと同様に、はんだバンプ５０及びモールド樹脂２０を有する類似のパッケージ、例えばＦＣ－ＢＧＡ（Flip Chip-Ball Grid Array）技術等を採用してもよい。

図４に示すように、ＩＣチップ１０の上面（＋Ｚ側の端面）には、モールド樹脂２０等を設けず、ＩＣチップ１０を剥き出しにすることが好ましい。これにより、ＩＣチップ１０の放熱性を高めることができる。あるいは、放熱性を高めるための構造物（放熱シート、放熱フィン等）をＩＣチップ１０の上面に設けてもよい。

ＩＣチップ１０の下面（－Ｚ側の端面）には、複数の端子１１が設けられている。各端子１１は、例えばアルミニウム製のパッドである。複数の端子１１には、高周波端子１１ｓと、ＧＮＤ端子１１ｇと、デジタル信号端子１１ｄと、電源端子（不図示）と、が含まれる。

高周波端子１１ｓは、高周波信号が通る端子である。ＧＮＤ端子１１ｇは、ＩＣチップ１０のＧＮＤ回路（不図示）に電気的に接続されて、ＧＮＤ電位とされる端子である。デジタル信号端子１１ｄは、ＩＣチップ１０のデジタル回路（不図示）に電気的に接続されて、デジタル信号が流される端子である。電源端子は、ＩＣチップ１０の各部に駆動電力を供給するための端子である。

高周波端子１１ｓは、再配線４０を介して、はんだバンプ５０（ＲＦバンプ５１）に電気的に接続されている。図示は省略するが、他の端子１１（ＧＮＤ端子１１ｇ、デジタル信号端子１１ｄ、電源端子）もそれぞれ、再配線４０を介して、他のはんだバンプ５０に電気的に接続されている。

はんだバンプ５０は、略球状である。はんだバンプ５０は、絶縁層３０に形成されている。また、はんだバンプ５０は、絶縁層３０よりも－Ｚ側に突出している。はんだバンプ５０の材質としては、ＳＡＣ３０５、ＳＡＣ４０５等を採用できる。

ＩＣチップ１０の下面には、パッシベーション膜１２が設けられている。パッシベーション膜１２は、例えば窒化膜、酸化膜等であり、ＩＣチップ１０を保護する役割を有する。ただし、端子１１と再配線４０との接続のために、パッシベーション膜１２のうち端子１１と重なる部分には開口が形成されている。

第１絶縁層３１は、ＩＣチップ１０及びモールド樹脂２０の－Ｚ側に積層されている。第２絶縁層３２は、第１絶縁層３１の－Ｚ側に積層されている。つまり、絶縁層３０は、ＩＣチップ１０及びモールド樹脂２０の下面に形成されている。言い換えれば、絶縁層３０は、平面視においてＩＣチップ１０及びモールド樹脂２０と重なっている。

第１絶縁層３１及び第２絶縁層３２の材質としては、例えば透明な樹脂（例えばポリイミド等）を好適に用いることができる。なお、絶縁層３０は、１層構造を有していてもよいし、３層以上の構造を有していてもよい。

再配線４０は、絶縁層３０に形成されている。再配線４０の材質としては、例えば銅を採用できる。再配線４０は、端子接合部４１と、貫通部４２と、延在部４３と、を有する。端子接合部４１は、端子１１に接合されている。貫通部４２は、端子接合部４１から－Ｚ側に延び、厚さ方向において第１絶縁層３１を貫通している。

延在部４３は、厚さ方向に直交する方向（Ｘ－Ｙ平面に沿う方向）に延びており、平面視において、ＩＣチップ１０及びモールド樹脂２０の境界を跨ぐように形成されている。以下、延在部４３のうち、平面視においてＩＣチップ１０と重なる部分をファンイン部４３Ａと称し、平面視においてモールド樹脂２０と重なる部分をファンアウト部４３Ｂと称する場合がある。

図４の例では、延在部４３のうち、ファンアウト部４３Ｂに、はんだバンプ５０が接合されている。これにより、例えば、平面視においてモールド樹脂２０と重なる位置に配置されたＲＦバンプ５１と、ＩＣチップ１０と重なる位置に配置された高周波端子１１ｓとを接続することができる。なお、再配線４０は、インピーダンス整合されていることが望ましい。再配線４０の形状は適宜変更可能である。例えば、平面視においてＩＣチップ１０と重なるはんだバンプ５０に接続される再配線４０については、ファンアウト部４３Ｂを有していなくてもよい。

図３に示すように、半導体パッケージ１は、平面視でモールド樹脂２０と重なる位置に、複数のはんだバンプ５０を備えている。複数のはんだバンプ５０は、平面視において、第１中心線Ｌ１に対して線対称に配置されると共に、第２中心線Ｌ２に対しても線対称に配置されている。「線対称」には、製造誤差を取り除けば線対称である場合も含まれる。なお、複数のはんだバンプ５０は、平面視において、第１中心線Ｌ１及び第２中心線Ｌ２の少なくとも一方に対して線対称に配置されなくてもよい。

複数のはんだバンプ５０は、高周波信号が通るＲＦバンプ５１として、第１ＲＦバンプ５１Ａと、第２ＲＦバンプ５１Ｂと、を有する。第１ＲＦバンプ５１Ａ及び第２ＲＦバンプ５１Ｂは、一方のＲＦバンプ５１が高周波信号を出力するとき、他方のＲＦバンプ５１にはＩＣチップ１０で処理される前の高周波信号が入力される関係を有する。

第１ＲＦバンプ５１Ａは、送信時に高周波信号を出力、または受信時に高周波信号が入力されるＲＦバンプ５１である。第１ＲＦバンプ５１Ａは、上述したフェーズドアレイアンテナ１０１（図２参照）と電気的に接続されている。フェーズドアレイアンテナ１０１は、アレイ状に配置された複数のアンテナ素子（例えば、４×４のアンテナ素子）を有する。第１ＲＦバンプ５１Ａは、複数のアンテナ素子に対応して複数設けられている。第１ＲＦバンプ５１Ａは、半導体パッケージ１の最外縁（モールド樹脂２０の最外縁）の、Ｘ軸方向に平行に延びる二辺に沿ってＧＮＤバンプ５２と交互に複数設けられている。

第２ＲＦバンプ５１Ｂは、受信時に高周波信号を出力、または送信時に高周波信号が入力されるＲＦバンプ５１である。第２ＲＦバンプ５１Ｂは、上述したアンテナコンバイナー１０３（図２参照）と電気的に接続されている。第２ＲＦバンプ５１Ｂは、半導体パッケージ１の第２中心線Ｌ２上に配置されている。第２ＲＦバンプ５１Ｂは、半導体パッケージ１の最外縁よりも内側の、ＩＣチップ１０側に配置されている。なお、第２ＲＦバンプ５１Ｂは、半導体パッケージ１の最外縁側に配置されていてもよい。

図５は、図３に示す領域Ａの拡大図である。図５は、領域Ａにおける、図４のＶ－Ｖ断面に対応する図である。なお、Ｖ－Ｖ断面において、はんだバンプ５０（ＲＦバンプ５１及びＧＮＤバンプ５２）は、再配線４０よりも－Ｚ側に配置されるが、図５においては、視認性の向上のため、再配線４０よりも－Ｚ側に配置されたはんだバンプ５０（ＲＦバンプ５１及びＧＮＤバンプ５２）を透視して図示している。

図５に示すように、第１ＲＦバンプ５１Ａは、平面視でＩＣチップ１０の周囲に複数設けられている。また、第１ＲＦバンプ５１Ａは、平面視でモールド樹脂２０の最外縁に配置されている。つまり、第１ＲＦバンプ５１Ａよりも外側には、ＧＮＤバンプ５２は配置されていない。ＧＮＤバンプ５２は、平面視で１つ１つの第１ＲＦバンプ５１Ａを囲うように配置されている。

平面視で第１ＲＦバンプ５１ＡとＩＣチップ１０とを結ぶ最短線分Ｌ３，Ｌ４上には、ＧＮＤバンプ５２が配置されている。最短線分Ｌ３上に配置されたＧＮＤバンプ５２は、その中心が最短線分Ｌ３上に位置している。また、最短線分Ｌ４上に配置されたＧＮＤバンプ５２は、その一部（縁部）が最短線分Ｌ３上に位置している。なお、本実施形態における「線分」とは、両端に限りがある線であり、両端がなく永遠に延びた「直線」とは区別する。

図５において、＋Ｘ側に配置された第１ＲＦバンプ５１Ａは、平面視でＩＣチップ１０の外形のＸ軸方向に延びる辺とＹ軸方向に対向している。この第１ＲＦバンプ５１Ａは、平面視で最もＩＣチップ１０に近くに配置された第１ＲＦバンプ５１Ａに相当する。なお、本実施形態では、「平面視で最もＩＣチップ１０に近くに配置された第１ＲＦバンプ５１Ａ」は、１つではなく、ＩＣチップ１０から等距離に複数存在する。なお、「等距離」には、製造誤差を取り除けば等距離とみなせる場合も含まれる。

図５において、－Ｘ側に配置された第１ＲＦバンプ５１Ａは、平面視でＩＣチップ１０の外形のＸ軸方向に延びる辺とＹ軸方向に対向していない。この第１ＲＦバンプ５１Ａは、平面視でＩＣチップ１０よりも－Ｘ側に配置され、この第１ＲＦバンプ５１Ａから延びる最短線分Ｌ４は、ＩＣチップ１０の外形の角部に接続されている。最短線分Ｌ４は、最短線分Ｌ３よりも長い。つまり、図５において、－Ｘ側に配置された第１ＲＦバンプ５１Ａは、「平面視で最もＩＣチップ１０に近くに配置された第１ＲＦバンプ５１Ａ」には相当しない。

ＧＮＤバンプ５２は、少なくとも、平面視で最もＩＣチップ１０に近くに配置された第１ＲＦバンプ５１ＡとＩＣチップ１０とを結ぶ最短線分Ｌ３上に配置されていればよい。つまり、最短線分Ｌ４上には、必ずしもＧＮＤバンプ５２を配置しなくても構わない。平面視で最もＩＣチップ１０に近くに配置された第１ＲＦバンプ５１Ａの方が、ＩＣチップ１０から離れて配置された第１ＲＦバンプ５１Ａよりも、ＩＣチップ１０を介した高周波信号の漏れの影響が大きいためである。

上述したように、複数のはんだバンプ５０は、図３に示す平面視において、第２中心線Ｌ２に対して線対称に配置されている。このため、最短線分Ｌ３の両端を延長した、該最短線分Ｌ３を含む直線上には、第１ＲＦバンプ５１Ａ、ＧＮＤバンプ５２、ＩＣチップ１０、もう一つのＧＮＤバンプ５２、もう一つの第１ＲＦバンプ５１Ａが、この順に配置されている。

図５に戻り、第１ＲＦバンプ５１Ａと接続される再配線４０（延在部４３）は、平面視でモールド樹脂２０と重なる位置において、ＧＮＤバンプ５２の間を通り、第１ＲＦバンプ５１Ａと接続されている。具体的に、図５において、＋Ｘ側に配置された第１ＲＦバンプ５１Ａに接続される再配線４０（延在部４３）は、貫通部４２から斜め４５度方向に延びた後、Ｘ軸方向で隣り合うＧＮＤバンプ５２の間を通過している。

また、図５において、－Ｘ側に配置された第１ＲＦバンプ５１Ａに接続される再配線４０（延在部４３）は、貫通部４２から斜め４５度方向に延びた後、その延長線上に位置するＧＮＤバンプ５２を迂回して、Ｘ軸方向で隣り合うＧＮＤバンプ５２の間を通過している。つまり、－Ｘ側に配置された第１ＲＦバンプ５１Ａに接続される再配線４０（延在部４３）は、ＧＮＤバンプ５２を略Ｃ字状に迂回する迂回部４３Ｃを有している。なお、Ｘ軸方向で隣り合うＧＮＤバンプ５２の間の距離は、３００μｍ～５００μｍ程度であることが望ましい。

Ｘ軸方向で隣り合う第１ＲＦバンプ５１Ａの間には、さらにＧＮＤバンプ５２が配置されている。これにより、隣り合う第１ＲＦバンプ５１Ａの間のアイソレーションを向上できる。また、第１ＲＦバンプ５１Ａと接続される再配線４０の両サイドには、ＧＮＤバンプ５２と接続された再配線４０のベタパターン４４が配置されている。これにより、隣り合う第１ＲＦバンプ５１Ａの間のアイソレーションをさらに向上できる。

上述したように、本実施形態では、半導体パッケージ１の平面視で、ＲＦバンプ５１とＩＣチップ１０とを結ぶ最短線分Ｌ３，Ｌ４上に配置されたＧＮＤバンプ５２が、ＲＦバンプ５１からＩＣチップ１０への高周波信号の伝達時に発生する高周波信号の漏れを抑制する壁の役割を果たす。このため、高周波信号が通るＲＦバンプ５１とＩＣチップ１０との間のアイソレーションを向上させることができる。
なお、半導体パッケージ１における、再配線４０，ＲＦバンプ５１及びＩＣチップ１０の間のアイソレーションについては、シミュレーション等で事前に確認することもできるが、非常に工数がかかってしまう。したがって、本実施形態のように、ＧＮＤバンプ５２を適切に配置し、高周波信号の漏れの対策を講じておくことにより、シミュレーションが不要となり、無駄な工数が削減できる。

このように、本実施形態に係る半導体パッケージ１は、ＩＣチップ１０と、平面視でＩＣチップ１０を囲むモールド樹脂２０と、ＩＣチップ１０及びモールド樹脂２０の一方の面に形成された絶縁層３０と、絶縁層３０に形成された複数のはんだバンプ５０と、絶縁層３０に形成され、ＩＣチップ１０を複数のはんだバンプ５０に接続する再配線４０と、を備え、複数のはんだバンプ５０は、高周波信号が通るＲＦバンプ５１と、電気的に接地されるＧＮＤバンプ５２と、を含み、ＲＦバンプ５１は、平面視でモールド樹脂２０と重なる位置に配置されるとともに、平面視でＲＦバンプ５１とＩＣチップ１０とを結ぶ最短線分Ｌ３，Ｌ４上に、ＧＮＤバンプ５２が配置されている。この構成によれば、高周波信号を扱う小型の半導体パッケージ１において、高周波信号が通るＲＦバンプ５１とＩＣチップ１０との間のアイソレーションを向上できる。

また、本実施形態において、ＲＦバンプ５１は、一方のＲＦバンプ５１が高周波信号を出力するとき、他方のＲＦバンプ５１にはＩＣチップ１０で処理される前の高周波信号が入力される関係を有する、第１ＲＦバンプ５１Ａ及び第２ＲＦバンプ５１Ｂを含み、ＧＮＤバンプ５２は、平面視で、少なくとも第１ＲＦバンプ５１ＡとＩＣチップ１０とを結ぶ最短線分Ｌ３，Ｌ４上に配置されている。この構成によれば、高周波信号が通る第１ＲＦバンプ５１Ａから、ＩＣチップを介して他の接点（第２ＲＦバンプ５１Ｂ）に、高周波信号が漏れることを抑制できる。
なお、本実施形態では、図３に示す平面視で、第２ＲＦバンプ５１ＢとＩＣチップ１０とを結ぶ最短線分上には、ＧＮＤバンプ５２を配置していないが、第１ＲＦバンプ５１Ａと同様にＧＮＤバンプ５２を配置してもよい。なお、ＧＮＤバンプ５２を配置しないことで、半導体パッケージ１の小型化を図れる。

また、本実施形態において、第１ＲＦバンプ５１Ａは、平面視でＩＣチップ１０の周囲に複数設けられており、複数の第１ＲＦバンプ５１Ａのうち、平面視で最もＩＣチップ１０に近くに配置された第１ＲＦバンプ５１ＡとＩＣチップ１０とを結ぶ最短線分Ｌ３上に、ＧＮＤバンプ５２が配置されている。この構成によれば、平面視で最もＩＣチップ１０に近くに配置された第１ＲＦバンプ５１Ａからの高周波信号の漏れを抑制することができる。

また、本実施形態において、第１ＲＦバンプ５１Ａは、平面視でＩＣチップ１０の周囲に複数設けられており、隣り合う第１ＲＦバンプ５１Ａの間に、さらにＧＮＤバンプ５２が配置されている。この構成によれば、隣り合う第１ＲＦバンプ５１Ａの間のアイソレーションを向上できる。

また、本実施形態において、第１ＲＦバンプ５１Ａは、平面視でモールド樹脂２０の最外縁に配置されている。この構成によれば、第１ＲＦバンプ５１Ａよりも外側にＧＮＤバンプ５２が配置されないため、半導体パッケージ１の小型化を図れる。

また、本実施形態において、第１ＲＦバンプ５１ＡとＩＣチップ１０とを結ぶ最短線分Ｌ３の両端を延長した、該最短線分Ｌ３を含む直線上には、第１ＲＦバンプ５１Ａ、ＧＮＤバンプ５２、ＩＣチップ１０、もう一つのＧＮＤバンプ５２、もう一つの第１ＲＦバンプ５１Ａが、この順に配置されている。この構成によれば、ＩＣチップ１０を挟んだ逆サイドも同様に、第１ＲＦバンプ５１ＡとＩＣチップ１０との間のアイソレーションを向上できる。

また、本実施形態において、第１ＲＦバンプ５１Ａと接続される再配線４０は、ＩＣチップ１０とモールド樹脂２０との境界を跨いで、平面視でモールド樹脂２０と重なる位置まで延び、第１ＲＦバンプ５１Ａと接続されている。この構成によれば、第１ＲＦバンプ５１Ａと接続される再配線４０が、ＩＣチップ１０から離れる方向に延びるため、当該再配線４０とＩＣチップ１０とのアイソレーションを向上できる。

また、本実施形態において、ＲＦバンプ５１と接続される再配線４０は、平面視でモールド樹脂２０と重なる位置において、ＧＮＤバンプ５２の間を通り、ＲＦバンプ５１と接続されている。この構成によれば、第１ＲＦバンプ５１Ａと接続される再配線４０が、ＩＣチップ１０から離れる方向に延びつつ、再配線４０の両側にＧＮＤバンプ５２が配置されるため、当該再配線４０とＩＣチップ１０との間のアイソレーションをさらに向上できる。

また、本実施形態において、ＲＦバンプ５１と接続される再配線４０の両サイドには、ＧＮＤバンプ５２と接続された再配線４０（ベタパターン４４）が配置されている。この構成によれば、再配線４０の両側にＧＮＤバンプ５２が接続されたベタパターン４４が配置されるため、当該再配線４０とＩＣチップ１０との間のアイソレーションをさらに向上できる。

また、本実施形態に係るフェーズドアレイアンテナ装置１００は、半導体パッケージ１と、半導体パッケージ１と電気的に接続されたフェーズドアレイアンテナ１０１と、を備える。この構成によれば、小型且つ高性能な高周波モジュール３（フェーズドアレイアンテナモジュール）が得られる。

以上、本発明の好ましい実施形態を記載し説明してきたが、これらは本発明の例示的なものであり、限定するものとして考慮されるべきではないことを理解すべきである。追加、省略、置換、及びその他の変更は、本発明の範囲から逸脱することなく行うことができる。従って、本発明は、前述の説明によって限定されていると見なされるべきではなく、特許請求の範囲によって制限されている。

例えば、モールド樹脂２０の外形は、平面視において正方形であってもよい。同様に、ＩＣチップ１０の外形は、平面視において正方形であってもよい。つまり、ＩＣチップ１０及びモールド樹脂２０の外形は、各々矩形であればよい。なお、本明細書において文言「正方形」には、製造誤差を取り除けば正方形とみなせる場合も含まれるものとする。

また、例えば、平面視においてモールド樹脂２０の中心とＩＣチップ１０の中心とは一致していなくてもよい。

また、例えば、半導体パッケージ１と基板２との間にアンダーフィルが塗布されてもよい。アンダーフィルは、エポキシやシリカ等のフィラーを含有していてもよい。この場合、ＩＣチップ１０とモールド樹脂２０との接続の機械的強度を高めることができる。

その他、本発明の趣旨を逸脱しない範囲で、上記した実施形態における構成要素を周知の構成要素に置き換えることは適宜可能であり、また、上記した実施形態や変形例を適宜組み合わせてもよい。

１…半導体パッケージ、２…基板、３…高周波モジュール（フェーズドアレイアンテナモジュール）、４…パッド、１０…ＩＣチップ、１１…端子、１１ｄ…デジタル信号端子、１１ｇ…ＧＮＤ端子、１１ｓ…高周波端子、１２…パッシベーション膜、２０…モールド樹脂、３０…絶縁層、３１…第１絶縁層、３２…第２絶縁層、４０…再配線、４１…端子接合部、４２…貫通部、４３…延在部、４３Ａ…ファンイン部、４３Ｂ…ファンアウト部、４３Ｃ…迂回部、４４…ベタパターン、５０…はんだバンプ、５１…ＲＦバンプ、５１Ａ…第１ＲＦバンプ、５１Ｂ…第２ＲＦバンプ、５２…ＧＮＤバンプ、１００…フェーズドアレイアンテナ装置、１０１…フェーズドアレイアンテナ、１０２…ビームフォーミングＩＣ、１０３…アンテナコンバイナー、１０４…バンドパスフィルタ、１０５…周波数変換ＩＣ、１１１…導体、１１２…導体、Ｌ１…第１中心線、Ｌ２…第２中心線、Ｌ３…最短線分、Ｌ４…最短線分

Claims (9)

1. ＩＣチップと、
   平面視で前記ＩＣチップを囲むモールド樹脂と、
   前記ＩＣチップ及び前記モールド樹脂の一方の面に形成された絶縁層と、
   前記絶縁層に形成された複数のはんだバンプと、
   前記絶縁層に形成され、前記ＩＣチップを前記複数のはんだバンプに接続する再配線と、を備え、
   前記複数のはんだバンプは、
   高周波信号が通るＲＦバンプと、
   電気的に接地されるＧＮＤバンプと、を含み、
   前記ＲＦバンプは、平面視で前記モールド樹脂と重なる位置に配置されるとともに、 平面視で前記ＲＦバンプと前記ＩＣチップとを結ぶ最短線分上に、前記ＧＮＤバンプが配置され、
   前記ＲＦバンプと前記ＩＣチップとを結ぶ最短線分の両端を延長した、該最短線分を含む直線上には、
   前記ＲＦバンプ、前記ＧＮＤバンプ、前記ＩＣチップ、もう一つの前記ＧＮＤバンプ、もう一つの前記ＲＦバンプが、この順に配置されている、
   半導体パッケージ。
2. 前記ＲＦバンプは、平面視で前記ＩＣチップの周囲に複数設けられており、
   複数の前記ＲＦバンプのうち、平面視で最も前記ＩＣチップに近くに配置された前記ＲＦバンプと前記ＩＣチップとを結ぶ最短線分上に、前記ＧＮＤバンプが配置されている、 請求項１に記載の半導体パッケージ。
3. 前記ＲＦバンプは、平面視で前記ＩＣチップの周囲に複数設けられており、
   隣り合う前記ＲＦバンプの間に、さらに前記ＧＮＤバンプが配置されている、
   請求項１または２に記載の半導体パッケージ。
4. 前記ＲＦバンプは、平面視で前記モールド樹脂の最外縁に配置されている、
   請求項１または２に記載の半導体パッケージ。
5. 前記ＲＦバンプと接続される前記再配線は、前記ＩＣチップと前記モールド樹脂との境界を跨いで、平面視で前記モールド樹脂と重なる位置まで延び、前記ＲＦバンプと接続されている、
   請求項１または２に記載の半導体パッケージ。
6. 前記ＲＦバンプと接続される前記再配線は、平面視で前記モールド樹脂と重なる位置において、前記ＧＮＤバンプの間を通り、前記ＲＦバンプと接続されている、
   請求項１または２に記載の半導体パッケージ。
7. 前記ＲＦバンプと接続される前記再配線の両サイドには、前記ＧＮＤバンプと接続された前記再配線が配置されている、
   請求項１または２に記載の半導体パッケージ。
8. 前記ＲＦバンプは、一方のＲＦバンプが高周波信号を出力するとき、他方のＲＦバンプには前記ＩＣチップで処理される前の高周波信号が入力される関係を有する、第１ＲＦバンプ及び第２ＲＦバンプを含み、
   前記ＧＮＤバンプは、平面視で、少なくとも前記第１ＲＦバンプと前記ＩＣチップとを結ぶ最短線分上に配置されている、
   請求項１または２に記載の半導体パッケージ。
9. 請求項１または２に記載の半導体パッケージと、
   前記半導体パッケージと電気的に接続されたフェーズドアレイアンテナと、を備える、 フェーズドアレイアンテナモジュール。

Images