[go: up one dir, main page]

JP7435896B2 - 半導体装置の製造方法、半導体装置、電力変換装置及び移動体 - Google Patents

半導体装置の製造方法、半導体装置、電力変換装置及び移動体 Download PDF

Info

Publication number
JP7435896B2
JP7435896B2 JP2023503334A JP2023503334A JP7435896B2 JP 7435896 B2 JP7435896 B2 JP 7435896B2 JP 2023503334 A JP2023503334 A JP 2023503334A JP 2023503334 A JP2023503334 A JP 2023503334A JP 7435896 B2 JP7435896 B2 JP 7435896B2
Authority
JP
Japan
Prior art keywords
electrode
solder
metal pattern
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023503334A
Other languages
English (en)
Other versions
JPWO2022185545A1 (ja
Inventor
幸昌 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022185545A1 publication Critical patent/JPWO2022185545A1/ja
Application granted granted Critical
Publication of JP7435896B2 publication Critical patent/JP7435896B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本開示は、半導体装置の製造方法、半導体装置、電力変換装置及び移動体に関する。
絶縁基板の金属パターンに電極をはんだ接合した半導体装置が用いられている。はんだ接合工程において、はんだは予め金属パターンの上面又は電極の下面に塗布される（例えば、特許文献１参照）。溶融したはんだの自然な濡れ広がりではんだフィレットを形成する。
日本特開平９－２８３６５８号公報
従来の製造方法で形成されたはんだフィレットは電極の上面を覆っていないため、強固な接合を得ることができず、はんだ接合部の寿命が短かかった。また、常に作業員が張り付いてはんだフィレットの形成状態などの目視確認が必要であった。場合によっては、はんだフィレットの形成の手直し作業が発生していた。このため、工数削減と工期短縮が困難であり、作業性が悪かった。この結果、製品の信頼性と生産効率が低いという問題があった。
本開示は、上述のような課題を解決するためになされたもので、その目的は信頼性と生産効率を向上させることができる半導体装置の製造方法、半導体装置、電力変換装置及び移動体を得るものである。
本開示に係る半導体装置の製造方法は、絶縁基板の金属パターンに半導体チップを接合する工程と、電極の上面に、凹部と、前記凹部から側面に達する溝とを形成する工程と、前記凹部に第１のはんだを載せる工程と、前記金属パターンの上面と前記電極の下面の間に第２のはんだを設ける工程と、前記第１のはんだと前記第２のはんだを溶融させ、溶融した前記第１のはんだを前記溝を介して前記第２のはんだと融合させて、前記金属パターンの前記上面と前記電極の前記下面を接合しつつ前記電極の前記上面を覆うはんだフィレットを形成する工程とを備えることを特徴とする。
本開示では、電極の上面の凹部に第１のはんだを載せておき、第１のはんだと第２のはんだを溶融させ、溶融した第１のはんだを溝を介して第２のはんだと融合させてはんだフィレットを形成する。これにより、はんだフィレットで電極を包んで強固な接合を得ることができ、接合部の寿命を延ばすことができる。また、第１のはんだを凹部に入れるため、はんだ付け中に第１のはんだが電極の上面から落下しないため、作業性が向上する。第１のはんだは定量化できるため、はんだ接合品質を安定化することができる。この結果、信頼性と生産効率を向上させることができる。
実施の形態１に係る半導体装置を示す断面図である。 実施の形態１に係る電極の下部を示す斜視図である。 実施の形態１に係る電極と金属パターンとの接合部を示す断面図である。 実施の形態１に係る電極と金属パターンとの接合工程を示す断面図である。 比較例に係る電極と金属パターンとの接合工程を示す断面図である。 比較例に係る電極と金属パターンとの接合工程を示す断面図である。 実施の形態２に係る電極の下部を示す斜視図である。 実施の形態２に係る電極と金属パターンとの接合部を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す斜視図である。 実施の形態２に係る電極の下部の変形例を示す斜視図である。 実施の形態３に係る電極と金属パターンとの接合部を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す斜視図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。 実施の形態５に係る移動体を示す図である。
実施の形態に係る半導体装置の製造方法、半導体装置、電力変換装置及び移動体について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置を示す断面図である。金属などの放熱板１の上に絶縁基板２が設けられている。絶縁基板２は、セラミックなどの絶縁板３と、絶縁板３の下面の金属パターン４と、絶縁板３の上面の金属パターン５とを有する。金属パターン４は放熱板１にはんだ等で接合されている。半導体チップ６の下面電極が金属パターン５にはんだ等により接合されている。半導体チップ６の上面電極は他の半導体チップ又は電極にワイヤ接続されている。半導体チップ６はＳｉ製のＩＧＢＴ又はＤｉｏｄｅであるが、ＳｉＣ－ＭＯＳＦＥＴ又はＳｉＣ－ＳＢＤでもよい。
電極７の下部が金属パターン５に接合されている。ケース８が放熱板１の外周の上に設けられ、絶縁基板２、半導体チップ６及び電極７を囲んでいる。シリコーンゲルなどの封止材９がケース８の内部に設けられ、絶縁基板２、半導体チップ６、及び電極７の下部を封止している。蓋１０がケース８の上面に接着剤１１などで接着され、半導体チップ６などの上方を覆っている。電極７は封止材９及び蓋１０から上方に突出し、装置外部に引き出されている。
図２は、実施の形態１に係る電極の下部を示す斜視図である。電極７の下部は横方向に折り曲げられている。その上面に凹部１２が設けられている。電極７の上面には凹部１２から側面に達する溝１３も設けられている。凹部１２の平面形状は四角形であるが、丸形でもよい。溝１３の深さは電極７の厚みの約１／３程度である。凹部１２の深さは溝１３よりも浅いが、溝１３と同じでもよい。
図３は、実施の形態１に係る電極と金属パターンとの接合部を示す断面図である。はんだフィレット１４が金属パターン５と電極７の下面を接合している。はんだフィレット１４は、電極７の折り曲げられた部分を全体的に覆っている。即ち、はんだフィレット１４は、電極７の下面及び側面だけでなく、電極７の上面も覆っている。凹部１２及び溝１３の内部ははんだフィレット１４で埋め込まれている。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。図４は、実施の形態１に係る電極と金属パターンとの接合工程を示す断面図である。
まず、絶縁基板２の金属パターン５に半導体チップ６を接合する。電極７の上面に凹部１２と溝１３をプレスなどにより形成する。次に、図４に示すように、予め電極７の上面の凹部１２に、クリームはんだ又は板はんだなどの第１のはんだ１５を規定量だけ載せる。はんだ濡れ性を促進させるフラックス１６を凹部１２に滴下してもよい。
電極７の下面に対向する金属パターン５の上面に、クリームはんだなどの第２のはんだ１７を塗布する。または、電極７の下面に第２のはんだ１７を塗布してもよい。何れかの方法により、金属パターン５の上面と電極７の下面の間に第２のはんだ１７を設ける。
次に、第１のはんだ１５と第２のはんだ１７を溶融させる。溶融した第１のはんだ１５が凹部１２から溝１３を経由して流出する。これにより、溶融した第１のはんだ１５を溝１３を介して第２のはんだ１７と融合させてはんだフィレット１４を形成する。その後、封止材９による封止などを行うことで半導体装置が製造される。
続いて、本実施の形態の効果を比較例と比較して説明する。図５及び図６は、比較例に係る電極と金属パターンとの接合工程を示す断面図である。比較例では電極７の上面に第１のはんだ１５を載せず、第２のはんだ１７のみを用いる。従って、溶融した第２のはんだ１７の自然な濡れ広がりのみではんだフィレット１４を形成するため、はんだフィレット１４の厚みを大きくすることができない。この結果、図５では、はんだフィレット１４が電極７の厚みの約１／２までしか形成されない。図６では、はんだフィレット１４が電極７の厚みまで形成されるが、電極７の上面を覆っていない。このため、強固な接合を得ることができず、接合部の寿命が短い。また、常に作業員が張り付いてはんだフィレット１４の形成状態などの目視確認が必要である。場合によっては、はんだフィレット１４の形成の手直し作業が発生する。このため、工数削減と工期短縮が困難であり、作業性が悪い。
これに対して、本実施の形態では、予め電極７の上面の凹部１２に第１のはんだ１５を規定量だけ載せておき、第１のはんだ１５と第２のはんだ１７を溶融させ、溶融した第１のはんだ１５を溝１３を介して第２のはんだ１７と融合させてはんだフィレット１４を形成する。これにより、はんだフィレット１４で電極７を包んで強固な接合を得ることができ、接合部の寿命を延ばすことができる。また、第１のはんだ１５を凹部１２に入れるため、はんだ付け中に第１のはんだ１５が電極７の上面から落下しないため、作業性が向上する。第１のはんだ１５は定量化できるため、はんだ接合品質を安定化することができる。この結果、信頼性と生産効率を向上させることができる。
実施の形態２．
図７は、実施の形態２に係る電極の下部を示す斜視図である。電極７は、先端部７ａと、先端部７ａよりも厚い本体部７ｂとを有する。先端部７ａの上面は本体部７ｂの上面より低い。先端部７ａの下面は本体部７ｂの下面よりも高い。図８は、実施の形態２に係る電極と金属パターンとの接合部を示す断面図である。はんだフィレット１４は、電極７の折り曲げられた部分を全体的に覆っている。半導体装置のその他の構成は実施の形態１と同様である。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。ただし、電極７と金属パターン５との接合工程以外は実施の形態１と同様であるため、説明を省略する。図９は、実施の形態２に係る半導体装置の製造方法を示す斜視図である。
まず、図９に示すように、電極７の先端部７ａを上下からＵ字状の板はんだ１８で挟む。次に、加熱した金属パターン５に板はんだ１８の下面を接触させることにより板はんだ１８を溶融させる。これにより、図８に示すように、金属パターン５と電極７の下面を接合しつつ電極７の上面を覆うはんだフィレット１４を形成する。はんだフィレット１４は本体部７ｂの上面も薄い膜状で覆う。
このように加熱した金属パターン５に板はんだ１８を直接接触させることで、はんだ溶融時間が短くなり、はんだ付け作業時間の短縮が図れる。また、Ｕ字状の板はんだ１８は薄い先端部７ａを挟むことで電極７から脱落し難くなり、作業性が向上する。その他の構成及び効果は実施の形態１と同様である。
図１０は、実施の形態２に係る電極の下部の変形例を示す斜視図である。図７－９では電極７の先端部７ａは薄い平板であるが、図１０では電極７の先端部７ａは鋭角形状である。これにより、電極７の先端部をＵ字状の板はんだ１８で挟み易くなる。
実施の形態３．
図１１は、実施の形態３に係る電極と金属パターンとの接合部を示す断面図である。電極７の上面の中央部に円柱状の突起１９が設けられている。はんだフィレット１４は、電極７の折り曲げられた部分を全体的に覆っている。半導体装置のその他の構成は実施の形態１と同様である。
本実施の形態に係る半導体装置の製造方法を説明する。ただし、電極７と金属パターン５との接合工程以外は実施の形態１と同様であるため、説明を省略する。図１２は、実施の形態３に係る半導体装置の製造方法を示す斜視図である。図１３は、実施の形態３に係る半導体装置の製造方法を示す断面図である。
まず、図１２に示すように、上面の中央部に円柱状の突起１９が設けられた電極７と、中央部に丸穴状の開口２０を有する板はんだ２１を準備する。次に、電極７の上面に板はんだ２１を載せ、突起１９を開口２０に挿入する。これにより、電極７の上面において板はんだ２１が固定される。
電極７の下面に対向する金属パターン５の上面に、クリームはんだなどのはんだ２２を塗布する。または、電極７の下面にはんだ２２を塗布してもよい。何れかの方法により、金属パターン５の上面と電極７の下面の間にはんだ２２を設ける。
次に、板はんだ２１とはんだ２２を溶融して互いに融合させて、金属パターン５の上面と電極７の下面を接合しつつ電極７の上面を覆うはんだフィレット１４を形成する。その後、封止材９による封止などを行うことで半導体装置が製造される。
本実施の形態では、予め電極７の上面に板はんだ２１を規定量だけ載せておき、板はんだ２１とはんだ２２を溶融して互いに融合させてはんだフィレット１４を形成する。これにより、はんだフィレット１４で電極７を包んで強固な接合を得ることができ、接合部の寿命を延ばすことができる。また、電極７の突起１９を板はんだ２１の開口２０に挿入するため、はんだ付け中に板はんだ２１が電極７の上面から落下しないため、作業性が向上する。板はんだ２１は定量化できるため、はんだ接合品質を安定化することができる。この結果、信頼性と生産効率を向上させることができる。また、短冊状の板はんだ２１は予め大量に準備が可能であるため、大量生産性に対応できる。
なお、半導体チップ６は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性及び許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体装置も小型化・高集積化できる。また、半導体チップの耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体装置を高効率化できる。
実施の形態４．
本実施の形態は、上述した実施の形態１～３にかかる半導体装置を電力変換装置に適用したものである。電力変換装置は、例えば、インバータ装置、コンバータ装置、サーボアンプ、電源ユニットなどである。本発明は特定の電力変換装置に限定されるものではないが、以下、三相のインバータに本発明を適用した場合について説明する。
図１４は、実施の形態４に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。この電力変換システムは、電源１００、電力変換装置２００、負荷３００を備える。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができ、交流系統に接続された整流回路又はＡＣ／ＤＣコンバータで構成してもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベータ、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００を詳細に説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子は、上述した実施の形態１～３の何れかに相当する半導体装置によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１の各スイッチング素子を、上述した実施の形態１～３の何れかに相当する半導体装置によって構成する。これにより、信頼性と生産効率を向上することができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベル又はマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータ又はＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、又は誘導加熱調理器もしくは非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システム又は蓄電システム等のパワーコンディショナーとして用いることも可能である。
実施の形態５．
図１５は、実施の形態５に係る移動体を示す図である。この移動体４００は電車等であり、実施の形態４に係る電力変換装置２００を用いて電力制御を行う。これにより、信頼性と生産効率を向上することができる。
２ 絶縁基板、５ 金属パターン、６ 半導体チップ、７ 電極、７ａ 先端部、７ｂ 本体部、１２ 凹部、１３ 溝、１４ はんだフィレット、１５ 第１のはんだ、１７ 第２のはんだ、１８ 板はんだ、１９ 突起、２０ 開口、２１ 板はんだ、２００ 電力変換装置、２０１ 主変換回路、２０２ 駆動回路、２０３ 制御回路、４００ 移動体

Claims (12)

  1. 絶縁基板の金属パターンに半導体チップを接合する工程と、
    電極の上面に、凹部と、前記凹部から側面に達する溝とを形成する工程と、
    前記凹部に第１のはんだを載せる工程と、
    前記金属パターンの上面と前記電極の下面の間に第２のはんだを設ける工程と、
    前記第１のはんだと前記第２のはんだを溶融させ、溶融した前記第１のはんだを前記溝を介して前記第２のはんだと融合させて、前記金属パターンの前記上面と前記電極の前記下面を接合しつつ前記電極の前記上面を覆うはんだフィレットを形成する工程とを備えることを特徴とする半導体装置の製造方法。
  2. 絶縁基板の金属パターンに半導体チップを接合する工程と、
    電極の先端部を上下からＵ字状の板はんだで挟む工程と、
    加熱した前記金属パターンの上面に前記板はんだの下面を接触させることにより前記板はんだを溶融させて、前記金属パターンの前記上面と前記電極の下面を接合しつつ前記電極の上面を覆うはんだフィレットを形成する工程とを備えることを特徴とする半導体装置の製造方法。
  3. 前記電極は前記先端部よりも厚い本体部を有し、
    前記はんだフィレットは前記本体部の上面も覆うことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記先端部は鋭角形状であることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 絶縁基板の金属パターンに半導体チップを接合する工程と、
    上面に突起が設けられた電極と、開口を有する板はんだを準備する工程と、
    前記電極の前記上面に前記板はんだを載せ、前記突起を前記開口に挿入する工程と、
    前記金属パターンの上面と前記電極の下面の間にはんだを設ける工程と、
    前記板はんだと前記はんだを溶融して互いに融合させて、前記金属パターンの前記上面と前記電極の前記下面を接合しつつ前記電極の前記上面を覆うはんだフィレットを形成する工程とを備えることを特徴とする半導体装置の製造方法。
  6. 金属パターンを有する絶縁基板と、
    前記金属パターンに接合された半導体チップと、
    上面に設けられた凹部と、前記凹部から側面に達する溝とを有する電極と、
    前記金属パターンの上面と前記電極の下面を接合しつつ前記電極の前記上面を覆うはんだフィレットとを備えることを特徴とする半導体装置。
  7. 金属パターンを有する絶縁基板と、
    前記金属パターンに接合された半導体チップと、
    先端部と、前記先端部よりも厚い本体部とを有する電極と、
    前記金属パターンの上面と前記電極の下面を接合しつつ前記本体部の上面を覆うはんだフィレットとを備えることを特徴とする半導体装置。
  8. 前記先端部は鋭角形状であることを特徴とする請求項７に記載の半導体装置。
  9. 金属パターンを有する絶縁基板と、
    前記金属パターンに接合された半導体チップと、
    上面に突起が設けられた電極と、
    前記金属パターンの上面と前記電極の下面を接合しつつ前記電極の前記上面を覆うはんだフィレットとを備えることを特徴とする半導体装置。
  10. 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項６～９の何れか１項に記載の半導体装置。
  11. 請求項６～１０の何れか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
    前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路とを備えた電力変換装置。
  12. 請求項１１に記載の電力変換装置を用いて電力制御を行うことを特徴とする移動体。
JP2023503334A 2021-03-05 2021-03-05 半導体装置の製造方法、半導体装置、電力変換装置及び移動体 Active JP7435896B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/008781 WO2022185545A1 (ja) 2021-03-05 2021-03-05 半導体装置の製造方法、半導体装置、電力変換装置及び移動体

Publications (2)

Publication Number Publication Date
JPWO2022185545A1 JPWO2022185545A1 (ja) 2022-09-09
JP7435896B2 true JP7435896B2 (ja) 2024-02-21

Family

ID=83155248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023503334A Active JP7435896B2 (ja) 2021-03-05 2021-03-05 半導体装置の製造方法、半導体装置、電力変換装置及び移動体

Country Status (5)

Country Link
US (1) US20230352380A1 (ja)
JP (1) JP7435896B2 (ja)
CN (1) CN117015854A (ja)
DE (1) DE112021007202T5 (ja)
WO (1) WO2022185545A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142018A (ja) 2014-01-29 2015-08-03 三菱電機株式会社 電力用半導体装置
JP2018067611A (ja) 2016-10-19 2018-04-26 三菱電機株式会社 半導体装置および電力変換装置
WO2018146780A1 (ja) 2017-02-09 2018-08-16 三菱電機株式会社 半導体装置及び電力変換装置
JP2019009328A (ja) 2017-06-27 2019-01-17 三菱電機株式会社 電力用半導体装置
JP2020113639A (ja) 2019-01-11 2020-07-27 三菱電機株式会社 パワーモジュールおよびその製造方法、電力変換装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283658A (ja) 1996-04-10 1997-10-31 Hitachi Ltd 樹脂封止型高耐圧半導体装置並びにその製造方法及び製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142018A (ja) 2014-01-29 2015-08-03 三菱電機株式会社 電力用半導体装置
JP2018067611A (ja) 2016-10-19 2018-04-26 三菱電機株式会社 半導体装置および電力変換装置
WO2018146780A1 (ja) 2017-02-09 2018-08-16 三菱電機株式会社 半導体装置及び電力変換装置
JP2019009328A (ja) 2017-06-27 2019-01-17 三菱電機株式会社 電力用半導体装置
JP2020113639A (ja) 2019-01-11 2020-07-27 三菱電機株式会社 パワーモジュールおよびその製造方法、電力変換装置

Also Published As

Publication number Publication date
JPWO2022185545A1 (ja) 2022-09-09
CN117015854A (zh) 2023-11-07
DE112021007202T5 (de) 2024-01-04
US20230352380A1 (en) 2023-11-02
WO2022185545A1 (ja) 2022-09-09

Similar Documents

Publication Publication Date Title
JP7005449B2 (ja) 半導体装置、電力変換装置、半導体装置の製造方法、および、電力変換装置の製造方法
US11322432B2 (en) Semiconductor module and power conversion apparatus
JP6987031B2 (ja) 電力用半導体装置及びその製造方法、並びに、電力変換装置
JP6818500B2 (ja) 半導体装置および電力変換装置
JP6743728B2 (ja) 半導体パワーモジュール及び電力変換装置
JP2019140233A (ja) パワーモジュールおよび電力変換装置
JP7101882B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP6756407B2 (ja) 半導体モジュール及び電力変換装置
JP7435896B2 (ja) 半導体装置の製造方法、半導体装置、電力変換装置及び移動体
US11990447B2 (en) Semiconductor device and power conversion device
WO2022018868A1 (ja) 半導体装置、電力変換装置、移動体、および半導体装置の製造方法
JP2021101453A (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP6742540B2 (ja) 半導体装置及び電力変換装置
JP7584668B2 (ja) パワーモジュールおよび電力変換装置
JP7561677B2 (ja) 電力半導体装置、電力半導体装置の製造方法及び電力変換装置
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JPWO2020084691A1 (ja) 半導体装置の製造方法、半導体装置、電力変換装置、及び移動体
JP7387232B2 (ja) 半導体装置、電力変換装置、および半導体装置の製造方法
JP2023173556A (ja) 半導体モジュールの製造方法、電力変換装置の製造方法、半導体モジュール、電力変換装置
JP2024101621A (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2022029886A (ja) 半導体装置、半導体装置の製造方法及び電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240122

R150 Certificate of patent or registration of utility model

Ref document number: 7435896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150