[go: up one dir, main page]

JP7433562B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7433562B1
JP7433562B1 JP2023568734A JP2023568734A JP7433562B1 JP 7433562 B1 JP7433562 B1 JP 7433562B1 JP 2023568734 A JP2023568734 A JP 2023568734A JP 2023568734 A JP2023568734 A JP 2023568734A JP 7433562 B1 JP7433562 B1 JP 7433562B1
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor module
semiconductor device
main electrode
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023568734A
Other languages
English (en)
Inventor
佳雅 ▲高▼久
圭佑 多田
聡 小塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP7433562B1 publication Critical patent/JP7433562B1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体装置(1)は、複数の半導体モジュール(2)を備える。複数の半導体モジュール(2)の各々は、半導体モジュール(2)の外部に露出された第1面と、第1面とは逆側の第2面とを有するベース板(13)と、回路パターンが設けられている絶縁基板と、回路パターンに接合された半導体チップと、絶縁基板と半導体チップとを封止する封止部と、封止部からベース板(13)へ向かう方向とは逆の方向に封止部の内部から引き出されている第1の主電極および第2の主電極と、を備える。半導体モジュール(2)の平面形状は、4つの角部を有し、かつ回転対称性を有する形状である。第1の主電極は、4つの角部のうちの第1の角部および第2の角部の各々において封止部の内部から引き出されている。第2の主電極は、4つの角部のうちの第3の角部および第4の角部の各々において封止部の内部から引き出されている。

Description

本開示は、電力制御用の半導体素子を備える半導体装置に関する。
従来、産業機器または民生機器などの電気機器を設計する設計者は、多くの場合において、電力制御用の半導体装置を製造するメーカーが提供するいくつかのパワーモジュールの中からパワーモジュールを選択して、電気機器を設計する。パワーモジュールは、複数の半導体チップが1つのパッケージに搭載された半導体装置である。メーカーが提供するパワーモジュールの中からパワーモジュールを選択する場合、選択されるパワーモジュールによって、回路配置、または冷却器の形状などが決定されるため、電気機器の外形は、ある程度限られた形状となる。その一方で、電気機器については、形状の自由度を高めたいという要求もある。ただし、パワーモジュールの製造コスト、または、パワーモジュールの信頼性の観点から、電気機器ごとにパワーモジュールを設計し直すことも困難である。
特許文献1には、複数の半導体チップを互いに独立した構成の半導体モジュールに分けて配置し、半導体モジュール同士を接続することによりパワーモジュールと同等の機能を実現可能とした半導体装置が開示されている。特許文献1に開示されている半導体装置の各半導体モジュールは、互いに同様の構成を備える。半導体モジュールに備えられているコレクタ主電極およびエミッタ主電極の各々は、半導体モジュールの上面に到達するように配置されており、外部回路、当該半導体モジュールと隣り合う半導体モジュールに接続可能とされている。例えば、互いに隣り合う半導体モジュール同士が、一方の半導体モジュールのコレクタ主電極と他方の半導体モジュールのエミッタ主電極とが互いに向き合うように配置され、当該コレクタ主電極と当該エミッタ主電極との各々がボルトで導電板に固定される。これにより、当該コレクタ主電極と当該エミッタ主電極とが互いに接続され、かつ、2つの半導体モジュールが互いに固定される。
国際公開第2014/030254号
特許文献1に開示されている半導体装置の各半導体モジュールでは、2つのコレクタ主電極が互いに隣り合い、かつ、2つのエミッタ電極が互いに隣り合う。例えば、互いに隣り合う半導体モジュール同士の各々が、一方の半導体モジュールのコレクタ主電極を他方の半導体モジュールのエミッタ主電極に向かい合わせて配置された場合に、当該一方の半導体モジュールのうち外部回路に接続可能な位置の主電極はエミッタ電極に限られ、当該他方の半導体モジュールのうち外部回路に接続可能な位置の主電極はコレクタ電極に限られる、ということが起こり得る。すなわち、特許文献1に開示されている半導体装置では、半導体モジュール同士の接続の態様が決まると各半導体モジュールの配置も必然的に決まることとなり、各半導体モジュールの配置の自由度が小さいという問題があった。特許文献1に開示されている半導体装置の場合、外部回路との接続の都合に合うように各半導体モジュールの配置を変えることが難しいため、各半導体モジュールの主電極を外部回路に接続するために配線を引き回すといった措置が必要となる場合があった。
本開示は、上記に鑑みてなされたものであって、複数の半導体モジュールの各々を高い自由度で配置可能とする半導体装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本開示にかかる半導体装置は、複数の半導体モジュールを備える。複数の半導体モジュールの各々は、半導体モジュールの外部に露出された第1面と、第1面とは逆側の第2面とを有するベース板と、第2面側に配置されており、回路パターンが設けられている絶縁基板と、回路パターンに接合された半導体チップと、第2面側に設けられており絶縁基板と半導体チップとを封止する封止部と、封止部からベース板へ向かう方向とは逆の方向に封止部の内部から引き出されている第1の主電極および第2の主電極と、を備える。第2面の法線方向から半導体モジュールを見たときの半導体モジュールの平面形状は、4つの角部を有し、かつ回転対称性を有する形状である。第1の主電極は、4つの角部のうちの平面形状の中心を挟んで互いに対向する2つである第1の角部および第2の角部の各々において封止部の内部から引き出されている。第2の主電極は、4つの角部のうちの第1の角部および第2の角部以外の2つである第3の角部および第4の角部の各々において封止部の内部から引き出されている。
本開示にかかる半導体装置によると、複数の半導体モジュールの各々を高い自由度で配置することができるという効果を奏する。
実施の形態1にかかる半導体装置の構成例を示す分解斜視図 実施の形態1にかかる半導体装置が有する半導体モジュールの斜視図 実施の形態1にかかる半導体装置が有する半導体モジュールの上面図 実施の形態1にかかる半導体装置が有する半導体モジュールの側面図 実施の形態1にかかる半導体装置が有する半導体モジュールの下面図 実施の形態1にかかる半導体装置が有する半導体モジュールの縦断面図 実施の形態1にかかる半導体装置が有する半導体モジュールの横断面図 実施の形態1にかかる半導体装置が有する半導体モジュールの内部結線図 実施の形態1にかかる半導体装置が基板に実装された状態を示す斜視図 実施の形態1にかかる半導体装置が実装される基板の平面図 実施の形態1における半導体モジュールの組合せパターンの第1の例を示す図 実施の形態1における半導体モジュールの組合せパターンの第2の例を示す図 実施の形態1の第1の変形例にかかる半導体装置を示す斜視図 実施の形態1の第1の変形例にかかる半導体装置を示す上面図 実施の形態1の第2の変形例にかかる半導体装置を示す斜視図 実施の形態1の第2の変形例にかかる半導体装置を示す上面図 実施の形態1の第3の変形例にかかる半導体装置を示す斜視図 実施の形態1の第4の変形例にかかる半導体装置を示す斜視図 実施の形態1の第5の変形例にかかる半導体装置を示す斜視図
以下に、実施の形態にかかる半導体装置を図面に基づいて詳細に説明する。
実施の形態1.
図1は、実施の形態1にかかる半導体装置1の構成例を示す分解斜視図である。実施の形態1にかかる半導体装置1は、複数の半導体モジュール2を備える。半導体装置1は、複数の半導体モジュール2を統合させた統合モジュールである。複数の半導体モジュール2の各々は、互いに同様の構成を備える。図1に例示する半導体装置1は、2つの半導体モジュール2を備える。
図1には、半導体装置1と、半導体装置1が実装される基板3と、半導体装置1を冷却する冷却器4とを示す。基板3は、回路が実装されている回路基板である。基板3には、例えば、半導体装置1を制御する制御回路が実装されている。図1に示す例では、冷却器4は、2つのねじ5により半導体装置1に固定される。冷却器4の構成は任意であるものとする。半導体装置1を冷却する冷却器4としては、放熱器が使用されても良い。なお、以下の説明では、半導体装置1に対し基板3が配置される方を「上」、半導体装置1に対し冷却器4が配置される方を「下」、とする。この「上」および「下」の表現は便宜上のものであって、半導体装置1が実際に配置される際における上および下を意味するものではない。
図2は、実施の形態1にかかる半導体装置1が有する半導体モジュール2の斜視図である。図3は、実施の形態1にかかる半導体装置1が有する半導体モジュール2の上面図である。図4は、実施の形態1にかかる半導体装置1が有する半導体モジュール2の側面図である。図5は、実施の形態1にかかる半導体装置1が有する半導体モジュール2の下面図である。図6は、実施の形態1にかかる半導体装置1が有する半導体モジュール2の縦断面図である。図7は、実施の形態1にかかる半導体装置1が有する半導体モジュール2の横断面図である。図8は、実施の形態1にかかる半導体装置1が有する半導体モジュール2の内部結線図である。
図6および図7に示すように、半導体モジュール2は、複数の主電極10と、IGBT(Insulated Gate Bipolar Transistor)11と、FWD(Free Wheeling Diode)12と、ベース板13と、絶縁基板14と、複数のワイヤ16と、ケース17と、蓋18と、封止材19と、を備える。
ベース板13は、金属板である。ベース板13は、IGBT11およびFWD12の各々で発生する熱を冷却器4へ伝える。ベース板13の材料は、熱伝導性が高い金属材料であって、例えば銅またはアルミニウムなどである。ベース板13は、第1面である下面と、第1面とは逆側の第2面である上面とを有する。ベース板13の下面は、半導体モジュール2の外部に露出された面であって、冷却器4が配置される側へ向けられる面である。下面が冷却器4に直接または間接的に接触することで、ベース板13は、上述の発生する熱を冷却器4に伝えることができる。
絶縁基板14は、ベース板13の上面側に配置されている。絶縁基板14を構成する絶縁材料は、例えば、セラミックまたは樹脂などである。絶縁基板14の上面には、銅箔からなる回路パターン15が設けられている。
IGBT11とFWD12との各々は、回路パターン15に接合された半導体チップである。IGBT11とFWD12との各々は、例えばはんだ付けにより回路パターン15に接合されている。IGBT11とFWD12とは、互いに並列に接続されている。
半導体モジュール2に備えられる複数のワイヤ16には、IGBT11の電極とFWD12の電極とを接続するワイヤ16と、IGBT11の電極と回路パターン15とを接続するワイヤ16と、FWD12の電極と回路パターン15とを接続するワイヤ16とが含まれる。
ケース17は、ベース板13の上面に設けられている。ケース17は、半導体モジュール2の外郭を構成する。ケース17は、ベース板13の外縁に沿う4つの側面を有する。4つの側面の各々は、ベース板13の上面の法線方向を含む。以下の説明では、ベース板13の上面の法線方向を、単に法線方向と称する。図4には、ケース17が有する4つの側面のうちの1つを示す。
ケース17は、絶縁基板14と、絶縁基板14の上のIGBT11、FWD12、回路パターン15、および複数のワイヤ16との周囲を囲う。ケース17の下端部は、ベース板13により塞がれている。ケース17の上端部は、蓋18により塞がれている。ベース板13、ケース17、および蓋18により構成される空間には、封止材19が充填されている。ケース17、蓋18、および封止材19は、ベース板13の上面側に設けられており絶縁基板14と半導体チップとを封止する封止部を構成する。
ケース17の4つの側面の各々には、溝21が形成されている。溝21は、封止部の外側から封止部の内部へ向かって凹み、かつ、法線方向に垂直な方向に沿って延ばされている。溝21の深さ方向は、封止部の外側から封止部の内部へ向かう方向である。溝21が延ばされている方向は、法線方向に垂直、かつ溝21の深さ方向に垂直な方向である。以下の説明では、溝21が延ばされている方向を、溝21の長手方向とも称する。
図6に示す断面は、法線方向を含む断面であって、4つの側面のうち互いに対向する2つの側面の各々に形成されている溝21の長手方向に垂直な断面である。図6に示す断面における溝21の形状は、長手方向に垂直な法線方向の長さである溝21の幅が封止部の外側から封止部の内部へ向かうに従って大きくなる形状であって、台形形状である。
図1に示す互いに隣り合う2つの半導体モジュール2の一方を第1の半導体モジュールとし、他方を第2の半導体モジュールとする。第1の半導体モジュールおよび第2の半導体モジュールは、第1の半導体モジュールの1つの側面と第2の半導体モジュールの1つの側面とを互いに向かい合わせて配置される。図1に示すように、第1の半導体モジュールの当該側面の溝21と、第2の半導体モジュールの当該側面の溝21とが組み合わせてられて構成される空隙には、ピン6が差し込まれる。ピン6は、これらの溝21の長手方向に沿って差し込まれる。第1の半導体モジュールと第2の半導体モジュールとは、第1の半導体モジュールの溝21と第2の半導体モジュールの溝21とが組み合わせられて構成される空隙に差し込まれたピン6によって互いに連結されている。
ピン6が差し込まれることによって、ピン6の一部が第1の半導体モジュールの溝21に差し込まれ、かつ、ピン6の他の一部が第2の半導体モジュールの溝21に差し込まれる。ピン6のうち第1の半導体モジュールの溝21に差し込まれる部分の断面と、ピン6のうち第2の半導体モジュールの溝21に差し込まれる部分の断面との各々は、溝21への嵌め合わせが可能な台形形状である。溝21にピン6が差し込まれた状態では、溝21の長手方向に垂直な方向へピン6が引っ張られても、ピン6は溝21から抜けない。第1の半導体モジュールと第2の半導体モジュールとを互いに引き離す方向の力が第1の半導体モジュールおよび第2の半導体モジュールの少なくとも一方にかけられても、ピン6が溝21から抜けないことによって、第1の半導体モジュールと第2の半導体モジュールとは引き離されない。このように、第1の半導体モジュールと第2の半導体モジュールとは、ピン6によって互いに連結される。第1の半導体モジュールと第2の半導体モジュールとは、ピン6が使用されることによって一体化される。
なお、上記説明では、第1の半導体モジュールの側面の溝21と、第2の半導体モジュールのうち第1の半導体モジュールの当該側面に向かい合う側面の溝21とにピン6が差し込まれる例を説明した。この他、第1の半導体モジュールの側面の溝21と、第2の半導体モジュールのうち第1の半導体モジュールの当該側面と隣り合う側面の溝21とにピン6が差し込まれても良い。この場合、ピン6は、ピン6が差し込まれる方向において第1の半導体モジュールと第2の半導体モジュールとに跨るように配置される。この場合も、第1の半導体モジュールと第2の半導体モジュールとは、ピン6が使用されることによって一体化される。第1の半導体モジュールと第2の半導体モジュールとの連結に使用されるピン6の数は1つに限られず、複数であっても良い。ピン6は、第1の半導体モジュールの溝21と第2の半導体モジュールの溝21とに差し込まれていれば良く、任意の位置への差し込みが可能であるものとする。また、溝21の形状は台形形状に限られない。溝21は、第1の半導体モジュールと第2の半導体モジュールとを互いに引き離す方向の力が第1の半導体モジュールおよび第2の半導体モジュールの少なくとも一方にかけられた場合に、差し込まれたピン6が溝21から抜けないように形成されていれば良い。例えば、溝21は、L字形状やS字形状のような形状でも良く、ピン6は溝21に挿入できるように溝21に対応する形状であれば良い。
図5に示すように、ベース板13の外縁には、半円形の4つの切り欠き22が形成されている。ベース板13の平面形状は、正方形に4つの切り欠き22が形成された形状である。各切り欠き22は、正方形の各辺の中心に形成されている。
図1に示すねじ5は、切り欠き22を通されて、冷却器4の穴にねじ込まれる。ねじ5がねじ込まれることによって、ベース板13は、冷却器4に締結される。ベース板13が冷却器4に締結されることによって、半導体モジュール2は冷却器4に固定される。
ケース17の4つの側面の各々には、凹部23が形成されている。凹部23は、切り欠き22の上に形成されている。凹部23は、封止部の外側から封止部の内部に向かって凹み、かつ、法線方向に沿って形成されている。図7に示す断面は、法線方向に垂直な断面であって、ケース17の4つの側面の各々に形成されている溝21を通る断面である。図7に示す断面における凹部23の形状は、切り欠き22よりも若干大きい半円形である。封止部の外側から封止部の内部に向かって凹む長さである、凹部23の深さは、ねじ5が取り付けられる際にねじ5の頭部が通り得る深さとされている。
図1に示す例では、第1の半導体モジュールと第2の半導体モジュールとが並べられた方向における一方の端の切り欠き22と他方の端の切り欠き22との2か所にねじ5が取り付けられる。ピン6によって互いに一体化された第1の半導体モジュールと第2の半導体モジュールとが2つのねじ5によって冷却器4に固定されることによって、半導体装置1に冷却器4が固定される。
なお、ねじ5が取り付けられる位置は、図1に示す例に限られないものとする。また、取り付けられるねじ5の数は2つに限られず、任意であるものとする。ねじ5が取り付け可能な位置のうちの少なくとも1つに、ねじ5が取り付けられていれば良いものとする。なお、冷却器4のうちねじ5が取り付けられる位置に、ねじ5がねじ込まれる穴が形成される。
図1に示す例では、半導体装置1を上から見たときの半導体装置1の平面形状の外縁には、6個の切り欠き22が存在する。6個の切り欠き22の各々の位置に、ねじ5を取り付けることができる。さらに、半導体装置1を上から見たときの半導体装置1の中心には、第1の半導体モジュールの切り欠き22と第2の半導体モジュールの切り欠き22とが組み合わせられて形成された1つの穴が存在する。当該穴の位置にも、ねじ5を取り付けることができる。ねじ5は、これらの位置のうちの少なくとも1つに取り付けられる。
なお、図1に示すように半導体装置1の中心を通るようにピン6が差し込まれる場合において、半導体装置1の中心に存在する上記穴にねじ5が取り付けられる場合は、ねじ5が取り付けられた後にピン6が差し込まれる。または、第1の半導体モジュールの溝21と第2の半導体モジュールの溝21との各々のうち、ねじ5が通される凹部23を除いた部分にピン6が差し込まれる。これにより、ピン6がねじ5の取り付けの妨げとなる事態が回避される。
上記説明によると、半導体装置1の複数の半導体モジュール2は、ピン6によって一体化されて、ねじ5によって冷却器4に固定される。これにより、半導体装置1に冷却器4が固定される。冷却器4の固定のための部品としてねじ5およびピン6が使用されることで、少ない数の部品によって、半導体装置1に冷却器4を固定することができる。このため、半導体装置1および冷却器4を含む構成の小型化が可能となる。また、半導体装置1および冷却器4を含む構成について組立作業の容易化が可能となる。ベース板13に4つの切り欠き22が形成されていることで、ねじ5の位置を適宜選択して冷却器4を固定することができる。
図3には、半導体モジュール2の上面の形状を示している。図5には、半導体モジュール2の下面の形状を示している。半導体モジュール2の上面の外縁形状と半導体モジュール2の下面の外縁形状とは、互いに同じである。半導体モジュール2の上面の外縁形状と半導体モジュール2の下面の外縁形状との各々である平面形状は、法線方向から半導体モジュール2を見たときの半導体モジュール2の平面形状である。
半導体モジュール2の平面形状の中心まわりに半導体モジュール2の平面形状を90度回転させた場合に、回転後における半導体モジュール2の平面形状が、回転前における半導体モジュール2の平面形状と重なり合う。すなわち、半導体モジュール2の平面形状は、4回対称性を有する形状である。このように、半導体モジュール2の平面形状は、回転対称性を有する形状である。半導体モジュール2の平面形状の中心を通る法線方向の軸を回転軸として半導体モジュール2を90度回転させる前と後とでは、半導体モジュール2の外郭の姿勢は見かけ上変わらない。
半導体モジュール2の平面形状は、ベース板13の平面形状と同じであって、正方形に4つの切り欠き22が形成された形状である。正方形の各辺の中心に各切り欠き22が形成されていることから、半導体モジュール2の平面形状は、4回対称性を有する。また、半導体モジュール2の平面形状は、正方形と同様に4つの角部を有する。
ここで、4つの角部のうち、半導体モジュール2における左下部の角部を第1の角部とする。半導体モジュール2の平面形状において第1の角部と同じ対角線上の角部を、第2の角部とする。第2の角部は、半導体モジュール2における右上部の角部とする。すなわち、第1の角部と第2の角部とは、4つの角部のうち半導体モジュール2の平面形状の中心を挟んで互いに対向する2つである。また、4つの角部のうち第1の角部および第2の角部以外の2つを、第3の角部および第4の角部とする。第3の角部は、半導体モジュール2における左上部の角部とする。第4の角部は、半導体モジュール2における右下部の角部とする。なお、図3の説明において、左上、左下、右上、および右下とは、半導体モジュール2の平面形状の中心に対する位置を表すものであって、図3での位置を表すものとする。
図8に示すように、半導体モジュール2が有する複数の主電極10には、2個のゲート電極10aと、6個のコレクタ電極10bと、6個のエミッタ電極10cとが含まれる。主電極10とは、2個のゲート電極10aと6個のコレクタ電極10bと6個のエミッタ電極10cとの各々を区別せずに称したものとする。また、6個のコレクタ電極10bの各々を第1の主電極とも称する。6個のエミッタ電極10cの各々を第2の主電極とも称する。
複数の主電極10の各々の一方の端部は、回路パターン15にはんだ付けされている。複数の主電極10の各々は、絶縁基板14によりベース板13とは電気的に絶縁されている。複数の主電極10の各々の他方の端部は、封止部の外部に出されている。複数の主電極10の各々は、蓋18を貫いて、封止部の内部から封止部の外部へ引き出されている。複数の主電極10の各々は、封止部からベース板13へ向かう方向とは逆の方向、すなわち上向きに、封止部の内部から引き出されている。複数の主電極10の各々は、封止部のうちベース板13とは逆側の面から、すなわち、蓋18の上面から法線方向へ延ばされている。
図3に示すように、第1の角部からは、第1の主電極である3個のコレクタ電極10bが引き出されている。第2の角部からは、第1の主電極である3個のコレクタ電極10bが引き出されている。第3の角部からは、第2の主電極である3個のエミッタ電極10cが引き出されている。第4の角部からは、第2の主電極である3個のエミッタ電極10cが引き出されている。また、第4の角部における3個のエミッタ電極10cと隣り合う位置から、2個のゲート電極10aが引き出されている。
図9は、実施の形態1にかかる半導体装置1が基板3に実装された状態を示す斜視図である。図10は、実施の形態1にかかる半導体装置1が実装される基板3の平面図である。
図10に示すように、基板3には、複数の穴25が形成されている。複数の穴25の各々には、主電極10が通される。また、基板3には、複数の電極24が設けられている。複数の電極24の各々は、主電極10が通される位置に形成されている。基板3に設けられている複数の電極24には、2つの半導体モジュール2のうちの1つの半導体モジュール2の主電極10のみが接続される電極24aと、2つの半導体モジュール2の両方の半導体モジュール2の主電極10が接続される電極24bとが含まれる。電極24bは、2つの半導体モジュール2のうちの一方の半導体モジュール2の主電極10と他方の半導体モジュール2の主電極10とを電気的に接続する電極である。電極24とは、電極24aと電極24bとの各々を区別せずに称したものとする。
基板3は、半導体装置1の上に被せられる。穴25を通された主電極10は、はんだ付けによって電極24に接続される。これにより、半導体装置1は、図9に示されるように、基板3に実装される。2つの半導体モジュール2は、基板3に実装されている回路を介して互いに電気的に接続されている。
複数の主電極10の各々が蓋18の上面から法線方向へ延ばされていることで、半導体装置1の上に基板3が被せられる際に、各穴25に主電極10を通すことができる。はんだ付けによって各主電極10は基板3へ直接接合されるため、半導体装置1を基板3へ実装するための追加の要素、例えば配線または端子台などは不要である。基板3には電極24と穴25とが形成されていれば良く、従来のパワーモジュールが実装される場合とは異なる要素が基板3に追加されなくても無い。したがって、半導体装置1を容易に基板3に実装することができる。
半導体モジュール2に絶縁基板14が設けられることによって、複数の主電極10の各々および回路パターン15は、ベース板13とは電気的に絶縁されている。複数の主電極10の各々が蓋18の上面から上向きに延ばされていることから、複数の主電極10の各々と冷却器4との間の電気的な絶縁を容易に確保することができる。このため、半導体装置1の絶縁設計を簡素化させることができる。
一方の半導体モジュール2の主電極10と他方の半導体モジュール2の主電極10とが互いに隣り合うように半導体モジュール2同士が配置されることで、2つの半導体モジュール2を、多様な配置でかつ短い配線パターンにより電気的に接続させることができる。すなわち、インダクタンスが小さい配線パターンにより、2つの半導体モジュール2を電気的に接続させることができる。短い配線パターンにより2つの半導体モジュール2を電気的に接続可能であることから、ノイズ対策用のスナバ回路、または、保護回路などの実装も容易である。短い配線パターンにより2つの半導体モジュール2を電気的に接続可能であることは、設計の容易さ、および誤動作の少なさといった点でも有利である。半導体装置1は、従来知られているディスクリート半導体が使用される場合よりも、半導体モジュール2の各々を高い自由度で配置可能、絶縁設計の簡素化、配線パターンの簡素性、回路の小型化、インダクタンスの小ささ、といった観点から有利であるものといえる。
次に、半導体モジュール2の組合せパターンについて説明する。ここでは、組合せパターンの2つの例を説明する。図11は、実施の形態1における半導体モジュール2の組合せパターンの第1の例を示す図である。図12は、実施の形態1における半導体モジュール2の組合せパターンの第2の例を示す図である。図11および図12では、2つの半導体モジュール2からなる半導体装置1の上面を示している。
2つの半導体モジュール2のうち、図11および図12の各々において左の半導体モジュール2を第1の半導体モジュールとし、右の半導体モジュール2を第2の半導体モジュールとする。また、図11および図12では、基板3の電極24bによって互いに電気的に接続される第1の半導体モジュールの主電極10と第2の半導体モジュールの主電極10とを示すために、参考として、電極24bを示している。
図11に示す第1の例は、第1の半導体モジュールにおけるコレクタ電極10bおよびエミッタ電極10cの位置と、第2の半導体モジュールにおけるコレクタ電極10bおよびエミッタ電極10cの位置とが同じである例である。図11では、第1の半導体モジュールの左下部および右上部の各々にコレクタ電極10bが配置されており、第1の半導体モジュールの左上部および右下部の各々にエミッタ電極10cが配置されている。第2の半導体モジュールにおけるコレクタ電極10bおよびエミッタ電極10cの配置は、第1の半導体モジュールと同様である。第1の例では、互いに異種の主電極10であるコレクタ電極10bとエミッタ電極10cとが互いに隣り合うように第1の半導体モジュールと第2の半導体モジュールとが配置されている。
図11に示す第1の例では、電極24bにより、第1の半導体モジュールの右上部のコレクタ電極10bと、第2の半導体モジュールの左上部のエミッタ電極10cとが互いに接続される。第1の例では、第1の半導体モジュールと第2の半導体モジュールとは直列に接続される。なお、図11の説明において、左上、左下、右上、および右下とは、半導体モジュール2の平面形状の中心に対する位置を表すものであって、図11での位置を表すものとする。
図12に示す第2の例は、第2の半導体モジュールを図11に示す状態から時計回りに90度回転させたものである。図12における、第1の半導体モジュールにおけるコレクタ電極10bおよびエミッタ電極10cの位置は、図11に示す第1の半導体モジュールと同様である。図12では、第2の半導体モジュールの左上部および右下部の各々にコレクタ電極10bが配置されており、第2の半導体モジュールの左下部および右上部の各々にエミッタ電極10cが配置されている。第2の例では、同種の主電極10同士が隣り合うように第1の半導体モジュールと第2の半導体モジュールとが配置されている。すなわち、同種の主電極10同士であるコレクタ電極10b同士が隣り合い、かつ同種の主電極10同士であるエミッタ電極10c同士が隣り合う。
図12に示す第2の例では、電極24bにより、第1の半導体モジュールの右下部のエミッタ電極10cと、第2の半導体モジュールの左下部のエミッタ電極10cとが互いに接続される。第2の例では、第1の半導体モジュールと第2の半導体モジュールとは並列に接続される。なお、図12の説明において、左上、左下、右上、および右下とは、半導体モジュール2の平面形状の中心に対する位置を表すものであって、図12での位置を表すものとする。なお、半導体モジュール2の組合せパターンは、図11および図12にて例示するものに限られない。
半導体モジュール2の平面形状が回転対称性を有する形状であることで、第2の半導体モジュールを回転させる前と回転させた後とでは、見かけ上、第2の半導体モジュールの外郭の姿勢は変わっていない。また、1つの対角線上の2つの角部にコレクタ電極10bが配置され、かつ、他の1つの対角線上の2つの角部にエミッタ電極10cが配置されていることで、図11と図12とでは、第2の半導体モジュールにおけるコレクタ電極10bの位置およびエミッタ電極10cの位置が異なる。
半導体装置1は、図11および図12において例示するように、各半導体モジュール2の外郭の姿勢を変えずに、かつ、各半導体モジュール2における第1の主電極および第2の主電極の配置態様を変えることができる。このため、互いに連結される半導体モジュール2同士の各々を高い自由度で配置することができる。また、半導体モジュール2同士において電気的に接続される主電極10を高い自由度で選択することができる。
半導体装置1では、電極24bが適宜配置されることによって、互いに連結される半導体モジュール2同士の電気的な接続の態様を高い自由度で選択することができる。例えば、半導体モジュール2同士の電気的な接続を、直列による接続とすることも並列による接続とすることも任意に選択することができる。半導体装置1には、互いに直列で接続された半導体モジュール2同士と、互いに並列で接続された半導体モジュール2同士とが混在しても良い。
なお、上記説明では、各主電極10ははんだ付けによって基板3に電気的に接続されることとしたが、各主電極10の基板3への接続には、はんだ付け以外の方法が使用されても良い。例えば、各主電極10は、基板3への各主電極10の圧入によって、基板3に電気的に接続されることとしても良い。
上記説明では、半導体モジュール2の封止部は、ケース17、蓋18、および封止材19を備えるものとした。封止部の構成は、上記説明の構成に限られない。封止部は、例えば、モールド樹脂により構成されたものであっても良い。ベース板13の上面に設けられている構成は、モールド樹脂により覆われることによって封止される。モールド樹脂は、トランスファー成形により形成されたトランスファーモールドであっても良い。
半導体モジュール2に備えられる半導体チップは、IGBT11またはFWD12以外の半導体チップであっても良い。半導体モジュール2に備えられる半導体チップは、例えば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、ダイオード、シリコンカーバイド(SiC)デバイス、または窒化ガリウム(GaN)デバイスなどであっても良い。例えば、半導体モジュール2に備えられる半導体チップがMOSFETである場合、上記説明における第1の主電極および第2の主電極は、ソース電極およびドレイン電極とすることができる。半導体モジュール2に備えられる半導体チップがダイオードである場合、上記説明における第1の主電極および第2の主電極は、アノード電極およびカソード電極とすることができる。半導体モジュール2は、封止部において封止される構成にゲート駆動回路が追加されたIPM(Intelligent Power Module)であっても良い。
上記説明では、半導体装置1は2つの半導体モジュール2を備えるものとした。半導体装置1を構成する半導体モジュール2の数は任意であるものとする。また、複数の半導体モジュール2の各々の配置の態様も任意であるものとする。半導体装置1が備えられる電気機器の構成に合わせて、複数の半導体モジュール2の配置の態様が決定されても良い。例えば、複数の半導体モジュール2の配置の態様は、半導体装置1が備えられる電力変換機器の回路方式に合わせて決定されても良い。
次に、半導体装置1の変形例について説明する。図13は、実施の形態1の第1の変形例にかかる半導体装置1Aを示す斜視図である。図14は、実施の形態1の第1の変形例にかかる半導体装置1Aを示す上面図である。図13および図14には、半導体装置1Aと、冷却器であるヒートシンク4Aとを示す。ヒートシンク4Aは、半導体装置1Aに固定されている。
半導体装置1Aは、ヒートシンク4Aの形状に合わせて一列に並べられた6個の半導体モジュール2を備える。図14では、基板3の表側配線による接続の例を一点鎖線により示し、基板3の裏側配線による接続の例を破線により示す。6個の半導体モジュール2には、互いに隣り合い、かつ基板3により互いに接続される半導体モジュール2同士が含まれている。また、図14に示すように、6個の半導体モジュール2のうち互いに隣り合わない半導体モジュール2同士が、基板3により互いに接続されても良い。例えば、スリムな形状の電気機器には、半導体装置1Aのように複数の半導体モジュール2が一列に並べられた構成を適用できる。このように、電気機器に所望される形状に合うように複数の半導体モジュール2が配置された半導体装置1Aを実現することができる。
図15は、実施の形態1の第2の変形例にかかる半導体装置1Bを示す斜視図である。図16は、実施の形態1の第2の変形例にかかる半導体装置1Bを示す上面図である。図15および図16には、半導体装置1Bと、冷却器であるヒートシンク4Bとを示す。ヒートシンク4Bは、半導体装置1Bに固定されている。
半導体装置1Bは、図1に示す2つの半導体モジュール2と同様の組が3つ備えられている。すなわち、半導体装置1Bは、6個の半導体モジュール2を備える。6個の半導体モジュール2は、千鳥配列により並べられている。図16では、基板3の配線による接続の例を破線により表す。
図17は、実施の形態1の第3の変形例にかかる半導体装置1Cを示す斜視図である。図17には、半導体装置1Cと、冷却器であるヒートシンク4Cとを示す。ヒートシンク4Cは、半導体装置1Cに固定されている。半導体装置1Cは、図1に示す2つの半導体モジュール2と同様の組が3つ備えられている。すなわち、半導体装置1Cは、6個の半導体モジュール2を備える。6個の半導体モジュール2は、マトリクス状に並べられている。
半導体装置1の複数の半導体モジュール2は、図15および図16に示すように千鳥配列により並べられても良く、図17に示すようにマトリクス状に並べられても良い。半導体装置1の複数の半導体モジュール2には、千鳥配列により並べられた半導体モジュール2とマトリクス状に並べられた半導体モジュール2とが混在していても良い。
図18は、実施の形態1の第4の変形例にかかる半導体装置1Dを示す斜視図である。図18には、半導体装置1Dと、冷却器であるヒートシンク4Dとを示す。ヒートシンク4Dは、半導体装置1Dに固定されている。半導体装置1Dは、6個の半導体モジュール2を備える。ヒートシンク4Dは、L字型の平面形状を備える。6個の半導体モジュール2は、ヒートシンク4Dの平面形状に合うように、L字型に並べられている。例えば、設計者が意図する電気機器の形状に合わせて、半導体装置1Dのように複数の半導体モジュール2の配列が決定されても良い。このように、電気機器に所望される形状に合うように複数の半導体モジュール2が配列された半導体装置1Dを実現することができる。
図19は、実施の形態1の第5の変形例にかかる半導体装置1Eを示す斜視図である。図19には、半導体装置1Eと、冷却器であるヒートシンク4Eとを示す。ヒートシンク4Eは、半導体装置1Eに固定されている。半導体装置1Eは、6個の半導体モジュール2を備える。6個の半導体モジュール2は、ヒートシンク4Eの平面形状に合うように並べられている。図19における6個の半導体モジュール2の配列は、図17に示す配列または図18に示す配列をさらに変形させたものである。
例えば、設計者が意図する電気機器の形状に合わせて、半導体装置1Eのように複数の半導体モジュール2の配列が決定されても良い。このように、電気機器に所望される形状に合うように複数の半導体モジュール2が配列された半導体装置1Eを実現することができる。
実施の形態1の各変形例のように、複数の半導体モジュール2の配置によって、設計者の意図に即した構成の半導体装置1A-1Eを実現できる。これにより、3相インバータ、単相インバータ、チョッパ、3レベルインバータといった、さまざまな回路方式の電力変換機器に、半導体装置1A-1Eを適用することが可能となる。半導体装置1A-1Eは、複数の半導体モジュール2が組み合わせられることによって、複数の半導体チップが1つのパッケージに搭載されたパワーモジュールと同等の機能を実現することもできる。
実施の形態1で説明する半導体装置1,1A-1Eは、複数の半導体モジュール2の中に故障が生じた場合、故障した半導体モジュール2のみを交換可能である。このため、実施の形態1によると、半導体装置1,1A-1Eの修理コストの低減が可能となる。
実施の形態1によると、半導体装置1,1A-1Eに備えられる複数の半導体モジュール2の各々は、半導体モジュール2の平面形状が、4つの角部を有しかつ回転対称性を有する形状である。第1の主電極は、4つの角部のうち互いに対向する第1の角部および第2の角部の各々において引き出されている。第2の主電極は、4つの角部のうちの第1の角部および第2の角部以外の2つである第3の角部および第4の角部の各々において引き出されている。かかる構成を備える半導体モジュール2は、半導体モジュール2の回転により、半導体モジュール2の外郭の姿勢を変えずに、かつ、半導体モジュール2における第1の主電極および第2の主電極の配置態様を変えることができる。また、半導体モジュール2同士において電気的に接続される主電極10を高い自由度で選択することができる。以上により、複数の半導体モジュール2の各々を高い自由度で配置することができるという効果を奏する。
以上の実施の形態に示した構成は、本開示の内容の一例を示すものである。実施の形態の構成は、別の公知の技術と組み合わせることが可能である。本開示の要旨を逸脱しない範囲で、実施の形態の構成の一部を省略または変更することが可能である。
1,1A,1B,1C,1D,1E 半導体装置、2 半導体モジュール、3 基板、4 冷却器、4A,4B,4C,4D,4E ヒートシンク、5 ねじ、6 ピン、10 主電極、10a ゲート電極、10b コレクタ電極、10c エミッタ電極、11 IGBT、12 FWD、13 ベース板、14 絶縁基板、15 回路パターン、16 ワイヤ、17 ケース、18 蓋、19 封止材、21 溝、22 切り欠き、23 凹部、24,24a,24b 電極、25 穴。

Claims (5)

  1. 複数の半導体モジュールを備え、
    複数の前記半導体モジュールの各々は、
    前記半導体モジュールの外部に露出された第1面と、前記第1面とは逆側の第2面とを有するベース板と、
    前記第2面側に配置されており、回路パターンが設けられている絶縁基板と、
    前記回路パターンに接合された半導体チップと、
    前記第2面側に設けられており前記絶縁基板と前記半導体チップとを封止する封止部と、
    前記封止部から前記ベース板へ向かう方向とは逆の方向に前記封止部の内部から引き出されている第1の主電極および第2の主電極と、を備え、
    前記第2面の法線方向から前記半導体モジュールを見たときの前記半導体モジュールの平面形状は、4つの角部を有し、かつ回転対称性を有する形状であって、
    前記第1の主電極は、4つの前記角部のうちの前記平面形状の中心を挟んで互いに対向する2つである第1の角部および第2の角部の各々において前記封止部の内部から引き出されており、
    前記第2の主電極は、4つの前記角部のうちの前記第1の角部および前記第2の角部以外の2つである第3の角部および第4の角部の各々において前記封止部の内部から引き出されている
    ことを特徴とする半導体装置。
  2. 前記封止部は、前記第2面の法線方向を含む4つの側面を有し、
    4つの前記側面の各々には、前記封止部の内部へ向かって凹み、かつ前記第2面の前記法線方向に垂直な方向に沿って延ばされた溝が形成されており、
    互いに隣り合う2つの前記半導体モジュールである第1の半導体モジュールおよび第2の半導体モジュールは、前記第1の半導体モジュールの前記溝と前記第2の半導体モジュールの前記溝とに差し込まれたピンによって互いに連結されている
    ことを特徴とする請求項1に記載の半導体装置。
  3. 前記ベース板の外縁には、前記ベース板を冷却器に固定するねじが通される切り欠きが形成されていることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記第1の主電極と前記第2の主電極との各々は、前記絶縁基板により前記ベース板とは電気的に絶縁されていることを特徴とする請求項1または2に記載の半導体装置。
  5. 前記第1の主電極および前記第2の主電極の各々は、前記封止部のうち前記ベース板側とは逆側の面から前記第2面の前記法線方向へ延ばされていることを特徴とする請求項1または2に記載の半導体装置。
JP2023568734A 2023-06-14 2023-06-14 半導体装置 Active JP7433562B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/022085 WO2024257265A1 (ja) 2023-06-14 2023-06-14 半導体装置

Publications (1)

Publication Number Publication Date
JP7433562B1 true JP7433562B1 (ja) 2024-02-19

Family

ID=89904370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023568734A Active JP7433562B1 (ja) 2023-06-14 2023-06-14 半導体装置

Country Status (2)

Country Link
JP (1) JP7433562B1 (ja)
WO (1) WO2024257265A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168278A (ja) 1999-12-09 2001-06-22 Toshiba Corp パワー半導体モジュール及び電力変換装置
JP2009130163A (ja) 2007-11-26 2009-06-11 Fuji Electric Device Technology Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168278A (ja) 1999-12-09 2001-06-22 Toshiba Corp パワー半導体モジュール及び電力変換装置
JP2009130163A (ja) 2007-11-26 2009-06-11 Fuji Electric Device Technology Co Ltd 半導体装置

Also Published As

Publication number Publication date
WO2024257265A1 (ja) 2024-12-19

Similar Documents

Publication Publication Date Title
JP5678884B2 (ja) 電力変換装置
US8373197B2 (en) Circuit device
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
US20240030078A1 (en) Semiconductor module and semiconductor device
JP7491043B2 (ja) 半導体モジュール
CN114373723A (zh) 半导体装置
US20220165712A1 (en) Power module
JP2021158232A (ja) 半導体モジュール
JP7433562B1 (ja) 半導体装置
CN111066145B (zh) 半导体装置
JP3741002B2 (ja) 半導体装置の実装構造
US11450647B2 (en) Semiconductor module and semiconductor device including the same
JP7207611B2 (ja) 半導体モジュール
WO2013105456A1 (ja) 回路基板および電子デバイス
JP2023071324A (ja) 半導体装置
JP7626293B2 (ja) 半導体モジュール、半導体装置、及び半導体装置の製造方法
US20240355713A1 (en) Semiconductor device
JP7570782B2 (ja) 半導体装置および電力変換装置
US20240297100A1 (en) Semiconductor module, semiconductor device, and vehicle
US20240266241A1 (en) Semiconductor device
US11990391B2 (en) Semiconductor device
JP7651923B2 (ja) 半導体モジュール及び半導体装置
JP6884723B2 (ja) 半導体装置
JP2023134143A (ja) 半導体モジュール、半導体装置、及び車両
KR20240040344A (ko) 양면 방열 구조를 갖는 적층형 반도체 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231108

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20231108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240206

R150 Certificate of patent or registration of utility model

Ref document number: 7433562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150