[go: up one dir, main page]

JP7384750B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7384750B2
JP7384750B2 JP2020100696A JP2020100696A JP7384750B2 JP 7384750 B2 JP7384750 B2 JP 7384750B2 JP 2020100696 A JP2020100696 A JP 2020100696A JP 2020100696 A JP2020100696 A JP 2020100696A JP 7384750 B2 JP7384750 B2 JP 7384750B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
insulating
conductive member
partial region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020100696A
Other languages
English (en)
Other versions
JP2021197392A (ja
Inventor
貴大 加藤
竜則 坂野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2020100696A priority Critical patent/JP7384750B2/ja
Priority to CN202110032976.7A priority patent/CN113782597B/zh
Priority to US17/155,523 priority patent/US11682719B2/en
Publication of JP2021197392A publication Critical patent/JP2021197392A/ja
Application granted granted Critical
Publication of JP7384750B2 publication Critical patent/JP7384750B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00307—Modifications for increasing the reliability for protection in bipolar transistor circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
半導体装置において、安定した動作が望まれる。
特開２０１４－１９７７０２号公報
本発明の実施形態は、安定した動作が可能な半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１導電部材、第２導電部材、第１電極、第２電極、第１半導体領域、第２半導体領域、第３半導体領域、第４半導体領域及び第１絶縁部材を含む。前記第１電極は、第１電極領域及び第２電極領域を含む。前記第１電極領域から前記第１導電部材への第１方向は、前記第１電極領域から前記第２電極領域への第２方向と交差する。前記第２電極領域から前記第２導電部材への方向は、前記第１方向に沿う。前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域及び第４部分領域を含み、第１導電形である。前記第１部分領域は、前記第１電極領域と前記第１導電部材との間にある。前記第２部分領域は、前記第２電極領域と前記第２導電部材との間にある。前記第３部分領域は前記第２方向において前記第１部分領域と前記第２部分領域との間にある。前記第３部分領域は、前記第１方向において前記第１電極と前記第４部分領域との間にある。前記第４部分領域は、前記第１導電部材と前記第２導電部材との間にある。前記第２半導体領域は、第１半導体膜部分を含み、前記第１導電形である。前記第４部分領域は、前記第１方向において前記第３部分領域と前記第１半導体膜部分との間にある。前記第３半導体領域は、第１半導体層部分を含み、第２導電形である。前記第１半導体層部分は、前記第１方向において前記第４部分領域と前記第１半導体膜部分との間にある。前記第４半導体領域は、前記第１電極と前記第１半導体領域との間に設けられ、前記第２導電形である。前記第２電極は、前記第１半導体膜部分と電気的に接続される。前記第１絶縁部材は、第１絶縁部分、第２絶縁部分、第３絶縁部分及び第４絶縁部分を含む。前記第１絶縁部分は、前記第１方向において、前記第１部分領域と前記第１導電部材との間にある。前記第２絶縁部分は、前記第２方向において、前記第１導電部材と前記第４部分領域との間にある。前記第３絶縁部分は、前記第２方向において、前記第１導電部材と前記第１半導体層部分の一部との間にある。前記第４絶縁部分は、前記第２方向において、前記第１導電部材と前記第４部分領域の別の一部との間にある。前記第４絶縁部分は、前記第１方向において、前記第２絶縁部分と前記第３絶縁部分との間にある。前記第２絶縁部分の前記第２方向に沿う第２厚さは、前記第３絶縁部分の前記第２方向に沿う第３厚さよりも厚い。前記第４絶縁部分の前記第２方向に沿う第４厚さは、前記第３厚さよりも厚い。前記第２導電部材がオフ状態となる前に、前記第１導電部材がオフ状態となる。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第１実施形態に係る半導体装置を例示する模式図である。 図３は、第１実施形態に係る半導体装置の動作を例示する模式図である。 図４は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図７は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図８は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図９は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図１０は、第２実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１導電部材６１、第２導電部材６２、第１電極５１、第２電極５２、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３、第４半導体領域１４及び第１絶縁部材８１を含む。
第１電極５１は、第１電極領域５１ａ及び第２電極領域５１ｂを含む。第１電極領域５１ａから第１導電部材６１への第１方向は、第１電極領域５１ａから第２電極領域５１ｂへの第２方向と交差する。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。第２方向は、例えば、Ｘ軸方向である。
第２電極領域５１ｂから第２導電部材６２への方向は、第１方向（Ｚ軸方向）に沿う。
第１半導体領域１１は、第１部分領域１１ａ、第２部分領域１１ｂ、第３部分領域１１ｃ及び第４部分領域１１ｄを含む。第１半導体領域１１は、第１導電形である。
第１部分領域１１ａは、Ｚ軸方向において、第１電極領域５１ａと第１導電部材６１との間にある。第２部分領域１１ｂは、Ｚ軸方向において、第２電極領域５１ｂと第２導電部材６２との間にある。第３部分領域１１ｃは、第２方向（例えばＸ軸方向）において、第１部分領域１１ａと第２部分領域１１ｂとの間にある。第３部分領域１１ｃは、第１方向（Ｚ軸方向）において、第１電極領域５１ａと第４部分領域１１ｄとの間にある。第４部分領域１１ｄは、第１導電部材６１と第２導電部材６２との間にある。
第２半導体領域１２は、第１半導体膜部分１２ａを含む。第２半導体領域１２は、第１導電形である。第４部分領域１１ｄは、第１方向（Ｚ軸方向）において、第３部分領域１１ｃと第１半導体膜部分１２ａとの間にある。
第３半導体領域１３は、第１半導体層部分１３ａを含む。第３半導体領域１３は、第２導電形である。
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。実施形態において、第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形であり、第２導電形がｐ形とする。
第３半導体領域１３の第１半導体層部分１３ａは、第１方向（Ｚ軸方向）において、第４部分領域１１ｄと第１半導体膜部分１２ａとの間にある。
第４半導体領域１４は、第１電極５１と第１半導体領域１１との間に設けられる。第４半導体領域１４は、第２導電形（例えばｐ形）である。
第２電極５２は、第１半導体膜部分１２ａと電気的に接続される。この例では、第１電極５１と第２電極５２との間に、上記の導電部材及び上記の半導体領域が設けられる。
第１絶縁部材８１は、第１絶縁部分８１ａ、第２絶縁部分８１ｂ、第３絶縁部分８１ｃ及び第４絶縁部分８１ｄを含む。第１絶縁部分８１ａは、第１方向（Ｚ軸方向）において、第１部分領域１１ａと第１導電部材６１との間にある。第２絶縁部分８１ｂは、第２方向（例えばＸ軸方向）において、第１導電部材６１と第４部分領域１１ｄとの間にある。第３絶縁部分８１ｃは、第２方向（例えばＸ軸方向）において、第１導電部材６１と第１半導体層部分１３ａの一部との間にある。
第４絶縁部分８１ｄは、第２方向（例えばＸ軸方向）において、第１導電部材６１と第４部分領域１１ｄの別の一部との間にある。第４絶縁部分８１ｄは、第１方向（Ｚ軸方向）において、第２絶縁部分８１ｂと第３絶縁部分８１ｃとの間にある。
この例では、第１絶縁部材８１は、第５絶縁部分８１ｅをさらに含む。第５絶縁部分８１ｅは、第１導電部材６１と第１半導体膜部分１２ａとの間にある。第１絶縁部材８１は、第１導電部材６１と半導体領域との間を電気的に絶縁する。
例えば、第１電極５１は、コレクタ電極である。第２電極５２は、エミッタ電極である。第１導電部材６１及び第２導電部材６２は、ゲート電極として機能する。第１絶縁部材８１は、ゲート絶縁膜として機能する。第１導電部材６１及び第２導電部材６２の電位に応じて、第１電極５１と第２電極５２との間に流れる電流が制御できる。半導体装置１１０は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
後述するように、実施形態においては、第２絶縁部分８１ｂの厚さ、及び、第４絶縁部分８１ｄの厚さが、第３絶縁部分８１ｃの厚さよりも厚い。第１絶縁部材８１の厚さが、場所により変更される。これにより、後述するように、半導体装置１１０の特性が安定にできる。例えば、高い信頼性が得やすい。
図１に示すように、この例では、第１半導体領域１１は、第５部分領域１１ｅ及び第６部分領域１１ｆをさらに含む。第５部分領域１１ｅは、第２方向（例えばＸ軸方向）において、第３部分領域１１ｃと第２部分領域１１ｂとの間にある。第２半導体領域１２は、第２半導体膜部分１２ｂをさらに含む。第３半導体領域１３は、第２半導体層部分１３ｂをさらに含む。第６部分領域１１ｆは、第１方向（Ｚ軸方向）において、第５部分領域１１ｅと第２半導体膜部分１２ｂとの間にある。第２半導体層部分１３ｂは、第１方向（Ｚ軸方向）において、第６部分領域１１ｆと第２半導体膜部分１２ｂとの間にある。
第６部分領域１１ｆは、第２方向（例えばＸ軸方向）において、第４部分領域１１ｄと第２導電部材６２の一部との間にある。第２半導体層部分１３ｂは、第２方向（Ｘ軸方向）において、第１半導体層部分１３ａと第２導電部材６２の一部との間にある。第２半導体膜部分１２ｂは、第２方向（Ｘ軸方向）において、第１半導体膜部分１２ａと第２導電部材６２の別の一部との間にある。
図１に示すように、半導体装置１１０は、第２絶縁部材８２をさらに含む。第２絶縁部材８２は、第６絶縁部分８２ｆ、第７絶縁部分８２ｇ及び第８絶縁部分８２ｈを含む。第６絶縁部分８２ｆは、第１方向（Ｚ軸方向）において、第２部分領域１１ｂと第２導電部材６２との間にある。第７絶縁部分８２ｇは、第２方向（例えばＸ軸方向）において、第６部分領域１１ｆと第２導電部材６２との間にある。第８絶縁部分８２ｈは、第２方向（例えばＸ軸方向）において、第２半導体層部分１３ｂと第２導電部材６２と、の間にある。第２絶縁部材８２は、例えば、第２導電部材６２と半導体領域との間を電気的に絶縁する。
図１に示すように、この例では、半導体装置１１０は、第３導電部材６３及び第３絶縁部材８３をさらに含む。第３導電部材６３は、第２電極５２と電気的に接続される。第１半導体領域１１は、第７部分領域１１ｇをさらに含む。第７部分領域１１ｇは、第２方向（例えばＸ軸方向）において、第３部分領域１１ｃと第５部分領域１１ｅとの間にある。第７部分領域１１ｇから第３導電部材６３への方向は、第１方向（Ｚ軸方向）に沿う。第３絶縁部材８３の少なくとも一部は、第７部分領域１１ｇと第３導電部材６３との間にある。第３絶縁部材８３は、例えば、第３導電部材６３と半導体領域との間を電気的に絶縁する。
図１に示すように、第３導電部材６３は、第２方向（例えばＸ軸方向）において、第４部分領域１１ｄと第６部分領域１１ｆとの間、第２方向において、第１半導体層部分１３ａと第２半導体層部分１３ｂとの間、及び、第２方向において、第１半導体膜部分１２ａと第２半導体膜部分１２ｂとの間にある。
この例では、別の第２導電部材６２ａ及び別の第３導電部材６３ａが設けられている。Ｘ軸方向において、別の第２導電部材６２ａと、第２導電部材６２と、の間に、第１導電部材６１がある。別の第２導電部材６２ａと第１導電部材６１との間に、別の第３導電部材６３ａがある。第１導電部材６１と第２導電部材６２との間に、第３導電部材６３がある。
この例では、半導体装置１１０は、絶縁部８５を含む。絶縁部８５は、第１導電部材６１と第２電極５２との間、第２導電部材６２と第２電極５２との間、及び、第３導電部材６３と第２電極５２との間にある。
第３導電部材６３は、例えば「ダミー電極」であり、電界の集中を緩和する部材として機能する。第１導電部材６１及び第２導電部材６２は、例えば、ゲート電極として、機能する。例えば、第１導電部材６１の電位と、第２導電部材６２の電位と、は、異なるタイミングで制御できる。このような制御は、例えば、以下に説明する制御部により実施可能である。
図２は、第１実施形態に係る半導体装置を例示する模式図である。
図３は、第１実施形態に係る半導体装置の動作を例示する模式図である。
図２に示すように、半導体装置１１０において、制御部７０が設けられても良い。制御部７０は、配線Ｗ１を介して、第１導電部材６１と電気的に接続される。制御部７０は、配線Ｗ２を介して、第２導電部材６２（及び別の第２導電部材６２）と電気的に接続される。第３導電部材６３（及び別の第３導電部材６３ａ）は、配線Ｗ３により、第２電極５２と電気的に接続される。制御部７０は、第１電極５１及び第２電極５２と電気的に接続される。
制御部７０は、第２電極５２を基準電位Ｖ０とする。基準電位Ｖ０は、例えば、グランド電位である。制御部７０は、第１電極５１に電圧ＶＣＥを印加する。制御部７０は、第１導電部材６１に電圧Ｖ１を印加する。制御部７０は、第２導電部材６２に電圧Ｖ２を印加する。
図３は、電圧Ｖ１及び電圧Ｖ２を例示している。図３の横軸は、時間ｔｍである。例えば、時刻ｔｍ３に、電圧Ｖ１及び電圧Ｖ２は、負（オフ状態）から正（オン状態）に変化する。時刻ｔｍ３の後の時刻ｔｍ１に、電圧Ｖ１は、負（オフ状態）となる。時刻ｔｍ１の後の時刻ｔｍ２に、電圧Ｖ２は負（オフ状態）となる。オフ状態における第１導電部材６１または第２導電部材６２の電位は、オン状態における第１導電部材６１または第２導電部材６２の電位よりも低い。例えば、オフ状態における第１導電部材６１または第２導電部材６２の電位は、第２電極５２の電位（基準電位Ｖ０）よりも低い。
このように、半導体装置１１０における１つの例において、第２導電部材６２がオフ状態となる前に、第１導電部材６１がオフ状態となる。例えば、制御部７０は、第２導電部材６２がオフ状態となる前に、第１導電部材６１をオフ状態とする。このような動作により、例えば、半導体装置１１０がオフ状態になる際の損失を低減することができる。
第１導電部材６１を第２導電部材６２よりも前にターンオフした場合に、第１絶縁部材８１の周りにおいてダイナミックアバランシェ現象が発生しやすい。ダイナミックアバランシェ現象の発生によって増加したホットホールが、半導体領域と第１絶縁部材８１との間の界面を通り、第１導電部材６１を経由して第２電極５２に向かって進む。半導体領域と第１絶縁部材８１との間の界面、または、第１絶縁部材８１の内部における捕獲準位に多くのホールが捕獲されると、第１導電部材６１、第１絶縁部材８１及び半導体部材によるＭＯＳキャパシタの特性が劣化し、半導体装置１１０の特性が変化する。例えば、スイッチング時間が延びる場合がある。例えば、ターンオンの際において、時間に対する電流の変化が大きくなる場合がある。
このように、ターンオフ時に、半導体装置１１０の特性が変化する場合がある。
実施形態においては、第１絶縁部材８１の厚さを場所によって変更する。これにより、半導体装置の特性を安定にできる。
図４は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図４に示すように、第２絶縁部分８１ｂの第２方向（例えばＸ軸方向）に沿う厚さを第２厚さｔ２とする。第３絶縁部分８１ｃの第２方向（例えばＸ軸方向）に沿う厚さを第３厚さｔ３とする。第２厚さｔ２は、第３厚さｔ３よりも厚い。第４絶縁部分８１ｄの第２方向（例えばＸ軸方向）に沿う厚さを第４厚さｔ４とする。第４厚さｔ４は、第３厚さｔ３よりも厚い。このような厚さにより、半導体装置１１０の特性が安定になる。
例えば、第１絶縁部材８１の全体の厚さを厚くし、第３絶縁部分８１ｃの第３厚さｔ３も他の部分と同様に厚くすることが考えられる。これにより、ホットホールが第１絶縁部材８１を通過することが抑制されることが期待できる。しかしながら、第１絶縁部材８１の全体の厚さを厚くし、第３絶縁部分８１ｃの第３厚さｔ３も厚くすると、半導体装置の動作特性（例えばしきい値電圧など）に悪影響が生じる。
これに対して、実施形態においては、第３絶縁部分８１ｃの第３厚さｔ３を、所望の動作特性を得るための適切な値に維持しつつ、第１絶縁部材８１の他の部分の厚さを厚くする。これにより、例えば、ホットホールが第２絶縁部分８１ｂ及び第４絶縁部分８１ｄを通過することが抑制できる。例えば、第２絶縁部分８１ｂ及び第４絶縁部分８１ｄの劣化が抑制できる。これにより、安定した特性が得やすい。実施形態によれば、安定した動作が可能な半導体装置を提供できる。
実施形態において、第１導電部材６１を第２導電部材６２よりも前にターンオフした場合に特性が変化することが、特に抑制できる。
実施形態において、例えば、第２厚さｔ２は、第３厚さｔ３の１．２倍以上である。第４厚さｔ４は、第３厚さｔ３の１．２倍以上である。これにより、安定した特性が維持し易い。
図４に示すように、第１絶縁部分８１ａの第１方向（Ｚ軸方向）に沿う厚さを第１厚さｔ１とする。実施形態において、第１厚さｔ１は、第３厚さｔ３よりも厚い。これにより、第１絶縁部分８１ａの特性の劣化が抑制し易い。より安定した特性が得られる。例えば、第１厚さｔ１は、第３厚さｔ３の１．２倍以上である。
図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図５に示すように、実施形態に係る半導体装置１１１においては、第２絶縁部材８２の厚さが場所によって変更される。この例では、第３絶縁部材８３の厚さも場所によって変更される。半導体装置１１１におけるこれ以外の構成は、半導体装置１１０の構成と同様である。以下、半導体装置１１１における第２絶縁部材８２及び第３絶縁部材８３の例について説明する。
図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、第２絶縁部材８２は、第６絶縁部分８２ｆ、第７絶縁部分８２ｇ及び第８絶縁部分８２ｈに加えて、第９絶縁部分８２ｉを含む。第９絶縁部分８２ｉは、第１方向（Ｚ軸方向）において、第７絶縁部分８２ｇと第８絶縁部分８２ｈとの間にある。第９絶縁部分８２ｉは、第２方向（例えばＸ軸方向）において、第６部分領域１１ｆの一部と第２導電部材６２との間にある。
第７絶縁部分８２ｇの記第２方向（Ｘ軸方向）に沿う厚さを第７厚さｔ７とする。第８絶縁部分８２ｈの第２方向に沿う厚さを第８厚さｔ８とする。第７厚さｔ７は、第８厚さｔ８よりも厚い。第９絶縁部分８２ｉの第２方向に沿う厚さを第９厚さｔ９とする。第９厚さｔ９は、第８厚さｔ８よりも厚い。
例えば、第７絶縁部分８２ｇ及び第８絶縁部分８２ｈの劣化が抑制できる。第２絶縁部材８２の構成が第１絶縁部材８１と同様になるので、製造が容易である。
例えば、第６絶縁部分８２ｆの第１方向（Ｚ軸方向）に沿う第６厚さｔ６は、第８厚さｔ８よりも厚い。第６絶縁部分８２ｆの劣化が抑制できる。
半導体装置１１１において、第２絶縁部材８２は、第１０絶縁部分８２ｊを含んでも良い。第１０絶縁部分８２ｊは、第２半導体膜部分１２ｂと第２導電部材６２との間にある。
図５に示すように、半導体装置１１１において、第３絶縁部材８３の厚さの構成は、第１絶縁部材８１の厚さの構成と同様でも良い。第３絶縁部材８３の構成が第１絶縁部材８１と同様になるので、製造が容易である。
半導体装置１１０または半導体装置１１１において、第２半導体領域１２における第１導電形の不純物の濃度は、第１半導体領域１１における第１導電形の不純物の濃度よりも高い。第２半導体領域１２における第１導電形のキャリア濃度は、第１半導体領域１１における第１導電形のキャリア濃度よりも高い。第１半導体領域１１は、例えば、ｎ－層またはｎ層である。第２半導体領域１２は、例えば、ｎ＋層である。
半導体装置１１０または半導体装置１１１において、第１半導体領域１１における第１導電形の不純物の濃度は、例えば、１×１０１２ｃｍ－３以上１×１０１５ｃｍ－３以下である。第２半導体領域１２における第１導電形の不純物の濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２２ｃｍ－３以下である。第３半導体領域１３における第２導電形の不純物の濃度は、例えば、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下である。第４半導体領域１４における第２導電形の不純物の濃度は、例えば、１×１０１６ｃｍ－３以上１×１０１９ｃｍ－３以下である。
半導体装置１１０または半導体装置１１１において、第１半導体領域１１における第１導電形のキャリア濃度は、例えば、１×１０１２ｃｍ－３以上１×１０１５ｃｍ－３以下である。第２半導体領域１２における第１導電形のキャリア濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２２ｃｍ－３以下である。第３半導体領域１３における第２導電形のキャリア濃度は、例えば、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下である。第４半導体領域１４における第２導電形のキャリア濃度は、例えば、１×１０１６ｃｍ－３以上１×１０１９ｃｍ－３以下である。
（第２実施形態）
図７は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図７に示すように、実施形態に係る半導体装置１２０は、第１導電部材６１、第２導電部材６２、第１電極５１、第２電極５２、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３、第４半導体領域１４及び第１絶縁部材８１に加えて、第５半導体領域１５を含む。半導体装置１２０におけるこれ以外の構成は、半導体装置１１０の構成と同様である。
第５半導体領域１５は、第２導電形（例えばｐ形）である。第５半導体領域１５の少なくとも一部は、Ｚ軸方向において、第１部分領域１１ａと第１導電部材６１との間に設けられる。第５半導体領域１５の少なくとも一部は、Ｚ軸方向において、第１部分領域１１ａと第１絶縁部分８１ａとの間に設けられる。例えば、第５半導体領域１５の少なくとも一部は、第１絶縁部分８１ａと接する。
第５半導体領域１５が設けられることで、例えば、第１絶縁部分８１ａにおける電界の集中が緩和できる。第１絶縁部分８１ａの劣化が抑制できる。安定した動作が可能な半導体装置を提供できる。
半導体装置１２０において、第５半導体領域１５における第２導電形の不純物の濃度は、例えば、１×１０１３ｃｍ－３以上１×１０１６ｃｍ－３以下である。第５半導体領域１５における第２導電形のキャリア濃度は、例えば、１×１０１３ｃｍ－３以上１×１０１６ｃｍ－３以下である。
この例では、第５半導体領域１５の少なくとも一部は、第１方向（Ｚ軸方向）において、第３部分領域１１ｃと第４部分領域１１ｄとの間にある。第５半導体領域１５は、Ｘ軸方向において、第１絶縁部材８１の側壁から突出した部分を含む。このような第５半導体領域１５により、第１絶縁部材８１のコーナー部における電界の集中が効果的に抑制できる。
図７に示すように、このような第５半導体領域１５は、第２導電部材６２の下、または、第３導電部材６３の下には無くても良い。例えば、第２絶縁部材８２の一部は、第１方向（Ｚ軸方向）において、第２部分領域１１ｂと第２導電部材６２との間にあり、第２部分領域１１ｂと接する。
図８は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図８に示すように、実施形態に係る半導体装置１２１も第５半導体領域１５を含む。半導体装置１２１におけるこれ以外の構成は、半導体装置１１１の構成と同様である。半導体装置１２１においても、例えば、第１絶縁部分８１ａにおける電界の集中が緩和できる。第１絶縁部分８１ａの劣化が抑制できる。安定した動作が可能な半導体装置を提供できる。
図９は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図９に示すように、実施形態に係る半導体装置１２２においても第５半導体領域１５が設けられる。半導体装置１２２においては、第５半導体領域１５の一部は、第１導電部材６１の隣の第３導電部材６３と、第４部分領域１１ｄと、の間の第３絶縁部材８３の少なくとも一部と、Ｚ軸方向において重なる。半導体装置１２２におけるこれ以外の構成は、半導体装置１２０の構成と同様である。
図１０は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図１０に示すように、実施形態に係る半導体装置１２３においても第５半導体領域１５が設けられる。半導体装置１２３においては、第５半導体領域１５の一部は、第１導電部材６１の隣の第３導電部材６３と、第４部分領域１１ｄと、の間の第３絶縁部材８３の少なくとも一部と、Ｚ軸方向において重なる。半導体装置１２３におけるこれ以外の構成は、半導体装置１２０の構成と同様である。
半導体装置１２２及び半導体装置１２３においても、例えば、第１絶縁部分８１ａにおける電界の集中が緩和できる。第１絶縁部分８１ａの劣化が抑制できる。安定した動作が可能な半導体装置を提供できる。
第１実施形態及び第２実施形態において、半導体領域は、シリコンまたは化合物半導体（例えば、窒化物半導体、または、ＳｉＣなど）を含む。絶縁部材及び絶縁部は、酸化シリコン、窒化シリコン、酸窒化シリコン、及び、酸化アルミニウムよりなる群から選択された少なくとも１つを含む。
実施形態によれば、安定した動作が可能な半導体装置が提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体部材、電極、導電部及び絶縁部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１～１５…第１～第５半導体領域、 １１ａ～１１ｈ…第１～第８部分領域、 １２ａ、１２ｂ…第１、第２半導体膜部分、 １３ａ、１３ｂ…第１、第２半導体層部分、 ５１…第１電極、 ５１ａ、５１ｂ…第１、第２電極領域、 ５２…第２電極、 ６１、…第１導電部材、 ６２、６２ａ…第２導電部材、 ６３、６３ａ…第３導電部材、 ７０…制御部、 ８１～８３…第１～第３絶縁部材、 ８１ａ～８１ｅ…第１～第５絶縁部分、 ８２ｆ～８２ｊ…第６～第１０絶縁部分、 ８５…絶縁部、 １１０、１１１、１２０～１２３…半導体装置、 Ｖ０…基準電位、 Ｖ１、Ｖ２…電圧、 ＶＣＥ…電圧、 Ｗ１～Ｗ３…配線、 ｔ１～ｔ９…第１～第９厚、 ｔｍ…時間、 ｔｍ１～ｔｍ３…時刻

Claims (16)

  1. 第１電圧が印加される第１導電部材と、
    オフのタイミングが前記第１電圧とは別に制御される第２電圧が印加される第２導電部材と、
    第１電極領域及び第２電極領域を含む第１電極であって、前記第１電極領域から前記第１導電部材への第１方向は、前記第１電極領域から前記第２電極領域への第２方向と交差し、前記第２電極領域から前記第２導電部材への方向は、前記第１方向に沿う、前記第１電極と、
    第１部分領域、第２部分領域、第３部分領域及び第４部分領域を含む第１導電形の第１半導体領域であって、前記第１部分領域は、前記第１電極領域と前記第１導電部材との間にあり、前記第２部分領域は、前記第２電極領域と前記第２導電部材との間にあり、前記第３部分領域は前記第２方向において前記第１部分領域と前記第２部分領域との間にあり、前記第３部分領域は、前記第１方向において前記第１電極と前記第４部分領域との間にあり、前記第４部分領域は、前記第１導電部材と前記第２導電部材との間にある、前記第１半導体領域と、
    第１半導体膜部分を含む前記第１導電形の第２半導体領域であって、前記第４部分領域は、前記第１方向において前記第３部分領域と前記第１半導体膜部分との間にある、前記第２半導体領域と、
    第１半導体層部分を含む第２導電形の第３半導体領域であって、前記第１半導体層部分は、前記第１方向において前記第４部分領域と前記第１半導体膜部分との間にある、前記第３半導体領域と、
    前記第１電極と前記第１半導体領域との間に設けられ前記第２導電形の第４半導体領域と、
    前記第２導電形の第５半導体領域であって、前記第５半導体領域の少なくとも一部は、前記第１部分領域と前記第１導電部材との間に設けられ、前記第５半導体領域は、前記第２部分領域と前記第２導電部材との間に設けられていない、前記第５半導体領域と、
    前記第１半導体膜部分と電気的に接続された第２電極と、
    第１絶縁部分、第２絶縁部分、第３絶縁部分及び第４絶縁部分及び第６絶縁部分を含む第１絶縁部材であって、前記第１絶縁部分は、前記第１方向において、前記第１部分領域と前記第１導電部材との間にあり、前記第２絶縁部分は、前記第２方向において、前記第１導電部材と前記第４部分領域との間にあり、前記第３絶縁部分は、前記第２方向において、前記第１導電部材と前記第１半導体層部分の一部との間にあり、前記第４絶縁部分は、前記第２方向において、前記第１導電部材と前記第４部分領域の別の一部との間にあり、前記第４絶縁部分は、前記第１方向において、前記第２絶縁部分と前記第３絶縁部分との間にあり、前記第６絶縁部分は、前記第１方向において、前記第２部分領域と前記第２導電部材との間にあり、前記第６絶縁部分は、前記第２部分領域と接し、前記第２絶縁部分の前記第２方向に沿う第２厚さは、前記第３絶縁部分の前記第２方向に沿う第３厚さよりも厚く、前記第４絶縁部分の前記第２方向に沿う第４厚さは、前記第３厚さよりも厚い、前記第１絶縁部材と、
    を備えた、半導体装置。
  2. 前記第５半導体領域の少なくとも一部は、前記第１方向において、前記第３部分領域と前記第４部分領域との間にある、請求項１記載の半導体装置。
  3. 前記第３半導体領域における前記第２導電形の不純物の濃度は、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下であり、
    前記第４半導体領域における前記第２導電形の前記不純物の濃度は、１×１０１６ｃｍ－３以上１×１０１９ｃｍ－３以下であり、
    前記第５半導体領域における前記第２導電形の前記不純物の濃度は、１×１０１３ｃｍ－３以上１×１０１６ｃｍ－３以下である、請求項１または２に記載の半導体装置。
  4. 第２絶縁部材をさらに備え、
    前記第２絶縁部材の一部は、前記第１方向において、前記第２部分領域と前記第２導電部材との間にあり、前記第２部分領域と接した、請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第２厚さは、前記第３厚さの１．２倍以上であり、
    前記第４厚さは、前記第３厚さの１．２倍以上である、請求項１～４のいずれか１つに記載の半導体装置。
  6. 前記第１半導体領域は、第５部分領域及び第６部分領域をさらに含み、
    前記第５部分領域は、前記第２方向において前記第３部分領域と前記第２部分領域との間にあり、
    前記第２半導体領域は、第２半導体膜部分をさらに含み、
    前記第３半導体領域は、第２半導体層部分をさらに含み、
    前記第６部分領域は、前記第１方向において、前記第５部分領域と前記第２半導体膜部分との間にあり、
    前記第２半導体層部分は、前記第１方向において、前記第６部分領域と前記第２半導体膜部分との間にあり、
    前記第６部分領域は、前記第２方向において、前記第４部分領域と前記第２導電部材の一部との間にあり、
    前記第２半導体層部分は、前記第２方向において、前記第１半導体層部分と前記第２導電部材の一部との間にあり、
    前記第２半導体膜部分は、前記第２方向において、前記第１半導体膜部分と前記第２導電部材の別の一部との間にある、請求項１～３のいずれか１つに記載の半導体装置。
  7. 第２絶縁部材をさらに備え、
    前記第２絶縁部材は、第７絶縁部分及び第８絶縁部分を含み、
    前記第７絶縁部分は、前記第２方向において、前記第６部分領域の少なくとも一部と前記第２導電部材との間にあり、
    前記第８絶縁部分は、前記第２方向において、前記第２半導体層部分と前記第２導電部材との間にある、請求項６記載の半導体装置。
  8. 前記第２絶縁部材は、第９絶縁部分をさらに含み、
    前記第９絶縁部分は、前記第１方向において、前記第７絶縁部分と前記第８絶縁部分との間にあり、前記第９絶縁部分は、前記第２方向において、前記第６部分領域の一部と前記第２導電部材との間にあり、
    前記第７絶縁部分の前記第２方向に沿う第７厚さは、前記第８絶縁部分の前記第２方向に沿う第８厚さよりも厚く、前記第９絶縁部分の前記第２方向に沿う第９厚さは、前記第８厚さよりも厚い、請求項７記載の半導体装置。
  9. 前記第６絶縁部分の前記第１方向に沿う第６厚さは、前記第８厚さよりも厚い、請求項８記載の半導体装置。
  10. 前記第２絶縁部材は、第１０絶縁部分をさらに含み、
    前記第１０絶縁部分は、前記第２半導体膜部分と前記第２導電部材との間にある、請求項７～９のいずれか１つに記載の半導体装置。
  11. 前記第２電極と電気的に接続された第３導電部材と、
    第３絶縁部材と、
    さらに備え、
    前記第１半導体領域は、第７部分領域をさらに含み、
    前記第７部分領域は、前記第２方向において、前記第３部分領域と前記第５部分領域との間にあり、
    前記第７部分領域から前記第３導電部材への方向は、前記第１方向に沿い、
    前記第３絶縁部材の少なくとも一部は、前記第７部分領域と前記第３導電部材との間にある、請求項７～１０のいずれか１つに記載の半導体装置。
  12. 前記第３導電部材は、前記第２方向において前記第４部分領域と前記第６部分領域との間、前記第２方向において前記第１半導体層部分と前記第２半導体層部分との間、及び、前記第２方向において前記第１半導体膜部分と前記第２半導体膜部分との間にある、請求項１１記載の半導体装置。
  13. 前記第１絶縁部分の前記第１方向に沿う第１厚さは、前記第３厚さよりも厚い、請求項１～１２のいずれか１つに記載の半導体装置。
  14. 前記第１厚さは、前記第３厚さの１．２倍以上である、請求項１３記載の半導体装置。
  15. 前記第１絶縁部材は、第５絶縁部分をさらに含み、
    前記第５絶縁部分は、前記第１導電部材と前記第１半導体膜部分との間にある、請求項１～１４のいずれか１つに記載の半導体装置。
  16. 前記第２半導体領域における前記第１導電形の不純物の濃度は、前記第１半導体領域における前記第１導電形の前記不純物の濃度よりも高い、請求項１～１５のいずれか１つに記載の半導体装置。
JP2020100696A 2020-06-10 2020-06-10 半導体装置 Active JP7384750B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020100696A JP7384750B2 (ja) 2020-06-10 2020-06-10 半導体装置
CN202110032976.7A CN113782597B (zh) 2020-06-10 2021-01-12 半导体装置
US17/155,523 US11682719B2 (en) 2020-06-10 2021-01-22 Vertical insulated gate bipolar transistor (IGBT) with two type control gates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020100696A JP7384750B2 (ja) 2020-06-10 2020-06-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2021197392A JP2021197392A (ja) 2021-12-27
JP7384750B2 true JP7384750B2 (ja) 2023-11-21

Family

ID=78825902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020100696A Active JP7384750B2 (ja) 2020-06-10 2020-06-10 半導体装置

Country Status (3)

Country Link
US (1) US11682719B2 (ja)
JP (1) JP7384750B2 (ja)
CN (1) CN113782597B (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197702A (ja) 2010-12-08 2014-10-16 株式会社デンソー 絶縁ゲート型半導体装置
JP2015072950A (ja) 2013-10-01 2015-04-16 株式会社東芝 半導体装置
JP2016072482A (ja) 2014-09-30 2016-05-09 株式会社東芝 半導体装置およびその製造方法
JP2016115847A (ja) 2014-12-16 2016-06-23 富士電機株式会社 半導体装置
JP2016523454A (ja) 2013-07-03 2016-08-08 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ フィールドプレート・トレンチ・ｆｅｔ、及び、半導体構成素子
JP2016162855A (ja) 2015-02-27 2016-09-05 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342709B1 (en) * 1997-12-10 2002-01-29 The Kansai Electric Power Co., Inc. Insulated gate semiconductor device
DE102007008777B4 (de) * 2007-02-20 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
US20100193835A1 (en) * 2009-02-05 2010-08-05 Force-Mos Technology Corporation Trench insulated gate bipolar transistor (GBT) with improved emitter-base contacts and metal schemes
JP5537359B2 (ja) 2010-09-15 2014-07-02 株式会社東芝 半導体装置
JP5594276B2 (ja) 2010-12-08 2014-09-24 株式会社デンソー 絶縁ゲート型半導体装置
JP2013062397A (ja) * 2011-09-14 2013-04-04 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2013125827A (ja) * 2011-12-14 2013-06-24 Toshiba Corp 半導体装置およびその製造方法
DE112012006885T5 (de) * 2012-09-07 2015-06-03 Hitachi, Ltd. Schaltvorrichtung zum Stromrichten und Stromrichtvorrichtung
JP2014216572A (ja) * 2013-04-26 2014-11-17 株式会社東芝 半導体装置
KR20150061202A (ko) * 2013-11-27 2015-06-04 삼성전기주식회사 전력 반도체 소자
JP6459791B2 (ja) * 2014-07-14 2019-01-30 株式会社デンソー 半導体装置およびその製造方法
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
JP6367760B2 (ja) * 2015-06-11 2018-08-01 トヨタ自動車株式会社 絶縁ゲート型スイッチング装置とその製造方法
JP7251914B2 (ja) 2016-10-17 2023-04-04 富士電機株式会社 半導体装置
US10636877B2 (en) 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
JP2018082114A (ja) * 2016-11-18 2018-05-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11569371B2 (en) 2017-05-25 2023-01-31 Dynex Semiconductor Limited Semiconductor device
DE102017124871B4 (de) 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
JP6865673B2 (ja) * 2017-12-05 2021-04-28 株式会社 日立パワーデバイス 半導体装置、半導体装置の制御方法、および半導体装置の制御回路
JP6963982B2 (ja) 2017-12-07 2021-11-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6820287B2 (ja) * 2018-02-23 2021-01-27 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP6896673B2 (ja) 2018-03-23 2021-06-30 株式会社東芝 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197702A (ja) 2010-12-08 2014-10-16 株式会社デンソー 絶縁ゲート型半導体装置
JP2016523454A (ja) 2013-07-03 2016-08-08 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ フィールドプレート・トレンチ・ｆｅｔ、及び、半導体構成素子
JP2015072950A (ja) 2013-10-01 2015-04-16 株式会社東芝 半導体装置
JP2016072482A (ja) 2014-09-30 2016-05-09 株式会社東芝 半導体装置およびその製造方法
JP2016115847A (ja) 2014-12-16 2016-06-23 富士電機株式会社 半導体装置
JP2016162855A (ja) 2015-02-27 2016-09-05 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置

Also Published As

Publication number Publication date
US20210391452A1 (en) 2021-12-16
CN113782597B (zh) 2024-10-01
US11682719B2 (en) 2023-06-20
CN113782597A (zh) 2021-12-10
JP2021197392A (ja) 2021-12-27

Similar Documents

Publication Publication Date Title
JP6449821B2 (ja) 広禁止帯幅半導体装置
US8604544B2 (en) Semiconductor device
JP6652515B2 (ja) 半導体装置
JP2015072950A (ja) 半導体装置
JP4757449B2 (ja) 半導体装置
JP6677613B2 (ja) 半導体装置
US20130146970A1 (en) Semiconductor Device Including First and Second Semiconductor Elements
US9455253B2 (en) Bidirectional switch
JP2019054070A (ja) 半導体装置
JP6526579B2 (ja) 半導体装置
JP2023138654A (ja) 半導体装置及び半導体回路
CN111092114B (zh) 半导体装置及半导体装置的制造方法
JP6422906B2 (ja) 半導体装置
TWI777880B (zh) 具有高保持電壓的低電容瞬態電壓抑制器及設備
JP7384750B2 (ja) 半導体装置
CN111326510B (zh) 半导体装置
JP7557446B2 (ja) 半導体装置
JP6635900B2 (ja) 半導体装置
US9400513B2 (en) Cascode circuit
JP7352437B2 (ja) 半導体装置
CN111682059B (zh) 半导体装置
JP2007295543A (ja) スイッチング回路
JP4687385B2 (ja) 電力変換装置
JP2017157673A (ja) 半導体装置
JP7635090B2 (ja) 半導体装置および半導体装置の制御方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210407

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231109

R151 Written notification of patent or utility model registration

Ref document number: 7384750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151