[go: up one dir, main page]

JP7380720B2 - 半導体装置、ｐＨセンサ、バイオセンサ、及び半導体装置の製造方法 - Google Patents

半導体装置、ｐＨセンサ、バイオセンサ、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7380720B2
JP7380720B2 JP2022003648A JP2022003648A JP7380720B2 JP 7380720 B2 JP7380720 B2 JP 7380720B2 JP 2022003648 A JP2022003648 A JP 2022003648A JP 2022003648 A JP2022003648 A JP 2022003648A JP 7380720 B2 JP7380720 B2 JP 7380720B2
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor layer
electrode
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022003648A
Other languages
English (en)
Other versions
JP2022058606A (ja
Inventor
誠 中積
康孝 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JP2022058606A publication Critical patent/JP2022058606A/ja
Application granted granted Critical
Publication of JP7380720B2 publication Critical patent/JP7380720B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4145—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS specially adapted for biomolecules, e.g. gate electrode with immobilised receptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)

Description

本発明は、半導体装置、ｐＨセンサ、バイオセンサ、及び半導体装置の製造方法に関する。
薄膜トランジスタ（ＴＦＴ）等の半導体装置に用いられる半導体材料としては、例えば、Ｉｎ、Ｇａ及びＺｎからなる酸化物（ＩＧＺＯ；Ｉｎ－Ｇａ－Ｚｎ－Ｏ）等のアモルファス酸化物が用いられている（特許文献１参照）。このような従来の半導体材料は化学的耐久性が十分ではないため、半導体装置を製造する際は、半導体材料を化学的なダメージから保護する構成を設けてエッチング工程等の処理を行っている。
特開２０１３－０５１４２１号公報
本発明の第一の態様は、半導体層を形成する工程と、前記半導体層上に導電層を形成する工程と、前記導電層を所定のパターンに対応させて前記半導体層が露出するまでエッチングし、第１の電極及び第２の電極を形成する工程と、を含み、半導体層は、スピネル型のＺｎＧａ ２ Ｏ ４ であり、前記エッチングを酸性溶液で行う半導体装置の製造方法である。
本発明の第二の態様は、第一の態様の半導体装置の製造方法を備えるｐＨセンサの製造方法である。
本発明の第三の態様は、第一の態様の半導体装置の製造方法を備えるバイオセンサの製造方法である。
本発明の第四の態様は、半導体層を形成する工程と、半導体層上に導電性の層を形成する工程と、導電性の層を所定のパターンに対応させてエッチングし、第１の電極及び第２の電極を形成する工程と、を含む半導体装置の製造方法である。
本実施形態に係る製造方法の好適例を説明するための概念図である。 実施例１のＺｎＧａ２Ｏ４焼結体のＸＲＤ測定の回折パターンである。 実施例１の半導体特性の測定結果を表すグラフである。 実施例１のｐＨセンサの概略断面図である。 実施例１のｐＨセンサの測定結果を表すグラフである。
以下、本発明を実施するための形態（以下、単に「本実施形態」という。）について詳細に説明する。以下の本実施形態は、本発明を説明するための例示であり、本発明を以下の内容に限定する趣旨ではない。なお、図面中、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
本実施形態に係る半導体装置は、第１の電極と、第２の電極と、第１の電極と第２の電極とに接する半導体層と、を有し、半導体層は、亜鉛（Ｚｎ）とガリウム（Ｇａ）とを含むスピネル型の酸化物である半導体装置である。本実施形態に係る半導体装置は、結晶構造がスピネル型である酸化物を用いることで、酸による化学的なダメージを防ぐための付加的な製造工程や付加的な構成が必要ないという利点を有する。よって、本実施形態に係る半導体装置の構成としては、半導体層を保護するための保護層を有しない構成とすることができる。
従来、酸化物半導体の材料としては、ＺｎＯ、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、ＩｎＧａＺｎＯ等が用いられており、これらは高い半導体特性を示すものの、酸や塩基に対する耐性が十分ではない。例えば、ｐＨ４以下といった強酸やｐＨ１０以上といった強塩基の条件下では、酸化物半導体が浸食されてしまう。このような、酸や塩基に対する耐性に弱いという問題点は、上述した酸化物であればアモルファスであっても結晶であっても抱えているものであり、幅広いｐＨ領域に対して安定であることが望まれていた。この点、本実施形態に係る半導体装置は強酸や強塩基に対して高い安定性を有し、幅広いｐＨ領域において高い安定性を有する。
半導体層は、スピネル型のＺｎＧａ２Ｏ４を含むことが好ましい。これにより酸や塩基性に対する耐性を一層向上させることができる。例えば、スピネル型のＺｎＧａ２Ｏ４が半導体層である場合、フッ素系ドライエッチングやウエットエッチングといった加工方法が採用できる。
半導体層は、その半導体特性を一層向上させるといった観点から、キャリア元素がドープされていることが好ましい。キャリア元素としては、特に限定されず、ドーピングプロセスにおいて公知のものを採用することができる。具体例としては、１価の金属、２価の金属、３価の金属等が挙げられる。これらの中でも、本実施形態では、半導体層には、水素がドープされていることがより好ましい。
本実施形態に係る半導体装置としては、半導体層に接する絶縁層と、絶縁層を介して半導体層と対向して設けられた第３の電極と、を更に有し、第１の電極、第２の電極、第３の電極を、それぞれ、ソース電極、ドレイン電極、ゲート電極としてトランジスタを構成するものが好ましい。
第１の電極をソース電極として用いる場合、ソース電極としては、特に限定されず、公知のものを採用することができる。具体例としては、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｃｕ－Ａｌ合金、Ａｌ－Ｓｉ合金、Ｍｏ－Ｗ合金、Ｎｉ－Ｐ合金等の単層、これらの積層体等が挙げられる。
第２の電極をドレイン電極として用いる場合、ドレイン電極としては、特に限定されず、公知のものを採用することができる。具体例としては、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｃｕ－Ａｌ合金、Ａｌ－Ｓｉ合金、Ｍｏ－Ｗ合金、Ｎｉ－Ｐ合金等の単層、これらの積層体等が挙げられる。
第３の電極をゲート電極として用いる場合、ゲート電極としては、特に限定されず、公知のものを採用することができる。具体例としては、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｃｕ－Ａｌ合金、Ａｌ－Ｓｉ合金、Ｍｏ－Ｗ合金、Ｎｉ－Ｐ合金等の単層、これらの積層体等が挙げられる。
本実施形態に係る半導体装置は、ｐＨセンサ、バイオセンサ等に好適に用いることができる。上述したように、本実施形態に係る半導体装置は、強酸や強塩基に対して高い安定性を有し、ｐＨ１～１４といった幅広いｐＨ領域において高い安定性を有するため、強酸・強塩基であっても正確な測定が可能なｐＨセンサとすることができる。
バイオセンサ（バイオセンサチップという場合もある）は、生体起源の分子認識機構を利用した化学センサであり、生体内のｐＨ変化や酸化還元反応等の化学認識素子として用いられる。この点、本実施形態に係る半導体装置は幅広いｐＨ領域において高い安定性を有するため、測定対象が強酸性・強塩基性であっても正確なセンシングが可能なバイオセンサとすることができる。例えば、特定の抗体を半導体表面に修飾させ、これに特異的なＤＮＡ等の検知対象が吸着した際のプロトン量を計測するバイオセンサとすることができる。
従来の構成では半導体層を保護するための保護層を設けて測定されるが、この場合、保護層の膜厚として通常１００ｎｍ程度以上であることが要求される一方、抗体の一般的な大きさは数ｎｍ程度であるので、保護層を設けると抗体の大きさを反映した電気的な情報が得られなかった。しかし、本実施形態に係る半導体装置では半導体層を保護するための保護層を必ずしも設ける必要がなく、これを省略することも可能なため、高速かつ高感度で検知することが可能である。
本実施形態に係る半導体装置は、電子伝導度等といった半導体特性に優れることはもちろん、従来では達成できなかった程度の耐酸性や耐塩基性を有するため、強酸成分や光酸発生剤についての迅速かつ正確な検知が可能である。そして、半導体装置をデバイス化した際には、エッチング耐性が高いため配線パターンの微細化や精細化が期待されるとともに、デバイスとしての軽量化等にも寄与することができる。さらには、金属電極の材料の選択肢を広げることも期待される。したがって、本実施形態に係る半導体装置は、上述したセンサ類をはじめ、ディスプレイ類や各種電子機器等といった幅広い用途に用いることができる。
＜製造方法＞
本実施形態に係る半導体装置の製造方法について、好適例を説明する。本実施形態に係る製造方法は、半導体層を形成する工程と、半導体層上に導電性の層を形成する工程と、導電性の層を所定のパターンに対応させてエッチングし、第１の電極及び第２の電極を形成する工程と、を含む方法が挙げられる。本実施形態に係る半導体装置は、半導体層が酸に強く、酸エッチング液に耐えうることから、例えば、逆スタガード型ＴＦＴの製造等にも応用できる。図１は、本実施形態に係る製造方法の例を説明するための概念図を表す。
（Ｓ１工程）
まず、基板１０の表面上にゲート電極２０を形成する（Ｓ１工程）。基板としては、特に限定されず、公知の材料を採用することができる。具体例としては、例えば、ガラス、シリコン、金属、合金、これらの箔等が挙げられる。ゲート電極２０は、上述した第３の電極に対応するものである。基板１０の表面上へのゲート電極２０の形成方法は、特に限定されず、基板１０やゲート電極２０の材料等を考慮した上で、適宜好適な方法を採用することができる。
（Ｓ２工程）
次に、ゲート電極２０が形成された側の基板１０の表面上に絶縁層３０を形成し、ゲート電極２０を絶縁層３０で被覆する（Ｓ２工程）。絶縁層３０としては、特に限定されず、公知の材料を採用することができる。具体例としては、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＮ、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等が挙げられる。
（Ｓ３工程）
そして、絶縁層３０の表面上に導電性の層である半導体層４０を形成する（Ｓ３工程）。半導体層４０は、スパッタ装置を用いて形成することができ、複数のカソードを用いて所定の半導体層４０を形成することが好ましい。形成する半導体膜４０は、亜鉛（Ｚｎ）とガリウム（Ｇａ）とを含むスピネル型の酸化物である。かかる酸化物を用いることで、半導体層４０は強酸や強塩基に対して強い耐性を発現する。そのため、製造プロセスとしては、半導体層を保護する工程等を省略することができる。具体的には、ガリウム亜鉛酸化物及び亜鉛酸化物をターゲットとして用いて共スパッタ（ｃｏ－ｓｐｕｔｔｅｒ）を行い、スピネル型のガリウム亜鉛酸化物からなる半導体層４０を形成することができる。
また、ガリウム酸化物及び亜鉛酸化物をターゲットとして用いて共スパッタする方法や、ガリウム及び亜鉛をターゲットとして用いて共スパッタし、成膜中に反応性ガスで酸化する方法を使用してもよい。さらに、共スパッタに限らず、亜鉛酸化物とガリウム酸化物の混合物をターゲットとして用いてスパッタする方法や、亜鉛とガリウムの混合物をターゲットとして用いてスパッタし、成膜中に反応性ガスで酸化する方法を使用してもよい。
例えば、ｎ型半導体材料の場合には、元素ドーピング、膜中の酸素欠損による作製が可能である。ｎ型半導体が得られる元素としては、特に限定されないが、例えば、Ａｌ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔａ等が挙げられる。酸素欠損を発生させる方法としては、特に限定されず公知の方法を採用することができる。具体的には、嫌酸素雰囲気下又は水素等の還元ガス雰囲気下で加熱処理を施すことが好ましい。例えば、スパッタガスに水素を混合した状態で成膜を行い、格子間水素によるｎ型のキャリアドーピングを行う方法が挙げられる。これらの処理は、成膜後チャンバー内で行ってもよいし、後工程として焼成してもよい。
半導体層４０の成膜温度は、特に限定されないが、半導体層４０の結晶性を向上させる観点から１９０℃以上で行うことが好ましい。なお、加熱しすぎると基板１０の表面に飛来するＺｎ粒子の蒸発を促し、ＧａとＺｎの化学量論比からのずれ（組成ずれ）が生じる場合があるが、Ｚｎ又はＺｎＯを含む焼結体ターゲットを同時放電することで、膜中のＺｎ濃度を増加させることができ、組成ずれを効果的に防止することができる。
（Ｓ４工程）
半導体層４０上に導電層を形成する工程と、導電層を所定のパターンに対応させてエッチングし、第１の電極５２及び第２の電極５４を形成する工程を行う（Ｓ４）。第１の電極５２はソース電極であり、第２の電極５４はドレイン電極である。第１及び第２の電極の形成方法としては、通常のフォトリソ工程を用いることができる。この場合、半導体層４０上に導電層を形成した後、導電層上にレジスト層を形成し、所定のパターン光でレジスト層を露光、現像する。次いで、レジスト層の開口部から露出している導電層をエッチングすることで第１の電極、第２の電極を形成することができる。なお、レジスト層としてポジ型の材料を用いてもよいし、ネガ型の材料を用いてもよい。
従来技術では半導体材料としてＩＧＺＯ、ＺｎＯ、Ｇａ２Ｏ３等の酸化物が用いられているが、これらは両性物質であり、強酸性溶液や強塩基性溶液に溶解してしまう。すなわち、従来の半導体層はエッチングに使用される溶液に対する耐性が弱いため、ソース・ドレイン電極を形成するエッチング工程を行う前に、保護層としてＳｉＯ２やＡｌ２Ｏ３等の絶縁層で半導体層を保護する工程が必要であった。この点、本実施形態によれば、半導体層４０は高い耐酸性及び塩基性を有するため、このような保護層を設けなくとも、エッチングを行うことができる。そのため、半導体層を保護するための保護層を設ける工程を行うことなく、半導体装置の製造工程を簡略化することができる。
エッチングを酸性溶液で行う場合には、上述した本実施形態の利点が一層顕著になる。通常のフォトリソ工程で使用されるレジスト材料はアルカリ性に可溶であるため、酸性溶液を用いることにより、レジスト層を溶かすことなく好適に導電層をエッチングすることができる。
（Ｓ５工程）
そして、Ｓ４工程で形成された第１の電極５２、第２の電極５４の上にパッシベーション層６０を形成し、半導体装置Ａを得ることができる。パッシベーション層６０を基板１０の最外表面に形成させることで不導態化させることができる。それによって、外界の水分や金属イオン等から半導体装置Ａの内部を保護することができる。パッシベーション層６０の材料としては、特に限定されず、公知の材料を採用することができる。また、パッシベーション層６０の形成方法は、特に限定されず、公知の方法を採用することができる。なお、本実施形態ではパッシベーション層６０を有する半導体装置の製造方法について説明したが、パッシベーション層６０は必須の構成ではなく、半導体装置の用途に応じてパッシベーション層６０を有しない構成としてもよい。
以下の実施例及び比較例により本発明を更に詳しく説明するが、本発明は以下の実施例により何ら限定されるものではない。
＜実施例１＞
ＺｎＧａ２Ｏ４の焼結体ターゲットとＺｎＯの焼結体ターゲットを用意した。薄膜中のＧａとＺｎのモル比がＧａ：Ｚｎ＝２：１となるように同時放電し、ＺｎＧａ２Ｏ４薄膜を得た。なお、スパッタガスとして水素３％を含んだＡｒを用い、背圧１×１０－４Ｐａ以下、成膜圧力０．２２Ｐａ、基板温度１９０℃の条件で成膜した。
得られたＺｎＧａ２Ｏ４薄膜についてＸＲＤ（Ｘ線回折法）によるθ－２θ測定を行った。図２にＺｎＧａ２Ｏ４薄膜のＸＲＤ測定の回折パターンを示す。その結果、（２２２）面で配向したスピネル型のＺｎＧａ２Ｏ４のパターンを確認でき、得られたＺｎＧａ２Ｏ４薄膜はスピネル型のＺｎＧａ２Ｏ４薄膜であることが示された。
次いで、上述のスピネル型のＺｎＧａ２Ｏ４薄膜を半導体層として用いた薄膜トランジスタを作製した。基板としてｎ型ドープ（リンドープ）されたシリコンウエハに１５０ｎｍの熱酸化膜が形成されたものを用い、この熱酸化膜上に上記の成膜条件でＺｎＧａ２Ｏ４を成膜した。
そして、ソース・ドレイン電極となるＣｕ電極をスパッタ法で成膜し、基板のシリコンウエハをゲート電極、熱酸化膜をゲート絶縁膜とすることで、半導体装置を得た。得られた半導体装置の半導体特性を半導体パラメータアナライザー（４２００－ＳＣＳ、ＫＥＩＴＨＬＥＹ社製）を用いてトランジスタ特性を測定した。その結果を図３に示す。図３において、横軸はゲート電極に印加した電圧を示し、縦軸はドレイン電極で検出された電流値を示す。図３に示されるように、本実施例の半導体装置は、ｎ型の半導体特性を示すことが確認された。また、本実施例の半導体装置は、移動度：１．１ｃｍ２／Ｖ・ｓ、キャリア密度：１×１０１７ｃｍ－３、Ｏｎ／Ｏｆｆ比：１×１０５の特性を示した。
（ｐＨセンサ）
（実験ａ）
上記で得られた半導体装置を用いてｐＨセンサ（Ｉｏｎ Ｓｅｎｓｉｔｉｖｅ－ＦＥＴ；イオン感応性電界効果型トランジスタ）を作製した。図４に、ｐＨセンサの概略構成図を示す。ｐＨセンサＢは、ベース層１２上に熱酸化膜１４が形成されたシリコン製の基板１０と、基板１０上に設けられた半導体層（ＺｎＧａ２Ｏ４：Ｈ２）４０とＡｇ電極７０、７１とを有する半導体装置と、半導体装置上に設けられたシリコンゴム製のプール８０と、プール８０内に設けられた参照電極９０とを有している。なお、参照電極９０としてはＡｇ／ＡｇＣｌ電極（銀－塩化銀電極）を用いた。そして、測定対象である溶液Ｓ（酸性溶液の場合は塩酸、アルカリ性溶液の場合は水酸化ナトリウム溶液）をプール８０に入れ、参照電極９０とＡｇ電極７１との電位差を測定した。なお、溶液ＳとしてｐＨ１、ｐＨ７、ｐＨ１４に調製された溶液を用意し、各溶液をプール８０に入れた１秒後に測定を開始した。参照電極９０とＡｇ電極７１との電位差は溶液中のプロトン濃度に依存する。当該電位差を測定することにより溶液中のプロトン濃度を求め、ｐＨ値として算出するのがｐＨセンサの測定原理である。
図５に実施例１のｐＨセンサの測定結果を表すグラフを示す。横軸は時間を表し、縦軸は参照電極９０とＡｇ電極７１との間の電位差を表している。図５に示すように、ｐＨ１やｐＨ１４の溶液であっても、時間とともに測定値（ｐＨ値）が大きく変化することはなく、長時間にわたり安定して測定できることが確認された。また、溶液Ｓをプール８０に入れた１秒後に測定を開始したが、１秒後であっても電位差を検出しており、高速な応答が得られることも確認された。
（実験ｂ）
実験ａのｐＨ１の溶液Ｓの測定後、半導体層４０とＡｇ電極７０、７１を水で洗浄し、ｐＨ１の溶液Ｓを用いて再度同様の測定実験を行った。その結果、同様の値が得られ、再現性のあることが確認された。また、ｐＨ１４の溶液Ｓの測定後、半導体層４０とＡｇ電極７０、７１を水で洗浄し、ｐＨ１４の溶液Ｓを用いて再度同様の測定実験を行った。その結果、同様の値が得られ、再現性のあることが確認された。実験ｂの結果から、本実施例のｐＨセンサの測定値に再現性のあることが確認されたとともに、ｐＨ１やｐＨ１４の強酸性・強塩基性の条件下であってもｐＨセンサの半導体層４０が浸食されることなく安定して繰り返し使用できることが確認された。
以上より、本ｐＨセンサは半導体層を保護するための絶縁膜を有していないにもかかわらず、高感度で高速かつ安定したｐＨ測定が可能であることが確認された。
＜比較例１～５＞
亜鉛（Ｚｎ）とガリウム（Ｇａ）とを含むスピネル型の酸化物（実施例１）及びそれ以外の酸化物として表１に示す酸化物（比較例１～５）をそれぞれ用意して、ｐＨ１～６の溶液中での安定性を評価した。具体的には、以下の要領で実験を行った。
ｐＨ１、２、３、４、５、６の塩酸をそれぞれ準備し、それらを各酸化物半導体の表面に１ｍＬ滴下し、室温、１気圧の条件下で１０分間静置した。そして、下記の基準に基づき目視にて表面の安定性を評価した。
○：表面の変化が全く無かった。
△：溶液により表面が一部浸食された。
×：溶液により表面が浸食された。
Figure 0007380720000001
表１から明らかなように、実施例１は、ｐＨ１～６の全ての領域において表面浸食が起こらず、強酸に対して高い耐性を有していることが確認された。
１０…基板、１２…ベース層、１４…熱酸化膜、２０…ゲート電極、３０…絶縁層、４０…半導体層、５２…第１の電極、５４…第２の電極、６０…パッシベーション層、７０、７１…Ａｇ電極、８０…プール、９０…参照電極、Ａ…半導体装置、Ｂ…ｐＨセンサ、Ｓ…溶液

Claims (12)

  1. 半導体層を形成する工程と、
    前記半導体層上に導電層を形成する工程と、
    前記導電層を所定のパターンに対応させて前記半導体層が露出するまでエッチングし、第１の電極及び第２の電極を形成する工程と、
    を含み、
    前記半導体層は、スピネル型のＺｎＧａ２Ｏ４であり、
    前記エッチングを酸性溶液で行う半導体装置の製造方法を備える、ｐＨセンサの製造方法。
  2. 請求項１に記載のｐＨセンサの製造方法であって、
    前記半導体層は、キャリア元素がドープされている、ｐＨセンサの製造方法。
  3. 請求項１又は２に記載のｐＨセンサの製造方法であって、
    前記半導体層は、水素がドープされている、ｐＨセンサの製造方法。
  4. 請求項１～３のいずれか一項に記載のｐＨセンサの製造方法であって、
    前記半導体層を形成する工程は、ＺｎＧａ２Ｏ４の焼結体ターゲットとＺｎＯの焼結体ターゲットとを用いて共スパッタリングすることを含んで行われる、ｐＨセンサの製造方法。
  5. 請求項１～４のいずれか一項に記載のｐＨセンサの製造方法であって、
    前記第１の電極及び第２の電極を形成する工程は、
    前記導電層上にレジスト層を形成することと、
    前記レジスト層を所定のパターン光で露光した後に現像することと、
    現像後に前記レジスト層に形成された開口部から露出している前記導電層を前記酸性溶液でエッチングすることと、
    を含んで行われる、ｐＨセンサの製造方法。
  6. 請求項１～５のいずれか一項に記載のｐＨセンサの製造方法であって、
    前記半導体層を形成する工程を１９０℃以上で行う、ｐＨセンサの製造方法。
  7. 半導体層を形成する工程と、
    前記半導体層上に導電層を形成する工程と、
    前記導電層を所定のパターンに対応させて前記半導体層が露出するまでエッチングし、第１の電極及び第２の電極を形成する工程と、
    を含み、
    前記半導体層は、スピネル型のＺｎＧａ ２ Ｏ ４ であり、
    前記エッチングを酸性溶液で行う半導体装置の製造方法を備える、バイオセンサの製造方法。
  8. 請求項７に記載のバイオセンサの製造方法であって、
    前記半導体層は、キャリア元素がドープされている、バイオセンサの製造方法。
  9. 請求項７又は８に記載のバイオセンサの製造方法であって、
    前記半導体層は、水素がドープされている、バイオセンサの製造方法。
  10. 請求項７～９のいずれか一項に記載のバイオセンサの製造方法であって、
    前記半導体層を形成する工程は、ＺｎＧａ ２ Ｏ ４ の焼結体ターゲットとＺｎＯの焼結体ターゲットとを用いて共スパッタリングすることを含んで行われる、バイオセンサの製造方法。
  11. 請求項７～１０のいずれか一項に記載のバイオセンサの製造方法であって、
    前記第１の電極及び第２の電極を形成する工程は、
    前記導電層上にレジスト層を形成することと、
    前記レジスト層を所定のパターン光で露光した後に現像することと、
    現像後に前記レジスト層に形成された開口部から露出している前記導電層を前記酸性溶液でエッチングすることと、
    を含んで行われる、バイオセンサの製造方法。
  12. 請求項７～１１のいずれか一項に記載のバイオセンサの製造方法であって、
    前記半導体層を形成する工程を１９０℃以上で行う、バイオセンサの製造方法。
JP2022003648A 2016-08-03 2022-01-13 半導体装置、ｐＨセンサ、バイオセンサ、及び半導体装置の製造方法 Active JP7380720B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016152721 2016-08-03
JP2016152721 2016-08-03
JP2018531827A JPWO2018025647A1 (ja) 2016-08-03 2017-07-20 半導体装置、ｐＨセンサ、バイオセンサ、及び半導体装置の製造方法
PCT/JP2017/026223 WO2018025647A1 (ja) 2016-08-03 2017-07-20 半導体装置、ｐＨセンサ、バイオセンサ、及び半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018531827A Division JPWO2018025647A1 (ja) 2016-08-03 2017-07-20 半導体装置、ｐＨセンサ、バイオセンサ、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022058606A JP2022058606A (ja) 2022-04-12
JP7380720B2 true JP7380720B2 (ja) 2023-11-15

Family

ID=61073402

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018531827A Pending JPWO2018025647A1 (ja) 2016-08-03 2017-07-20 半導体装置、ｐＨセンサ、バイオセンサ、及び半導体装置の製造方法
JP2022003648A Active JP7380720B2 (ja) 2016-08-03 2022-01-13 半導体装置、ｐＨセンサ、バイオセンサ、及び半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018531827A Pending JPWO2018025647A1 (ja) 2016-08-03 2017-07-20 半導体装置、ｐＨセンサ、バイオセンサ、及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10749035B2 (ja)
JP (2) JPWO2018025647A1 (ja)
KR (1) KR102461413B1 (ja)
CN (1) CN109314146B (ja)
WO (1) WO2018025647A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020174540A1 (ja) * 2019-02-25 2020-09-03 株式会社ニコン 半導体装置、ｐＨセンサ及びバイオセンサ並びに半導体装置の製造方法
JP7612156B2 (ja) 2019-12-20 2025-01-14 国立大学法人北陸先端科学技術大学院大学 トランジスタセンサ及び生体物質検出方法
US20220411853A1 (en) * 2019-12-20 2022-12-29 Mitsubishi Materials Corporation Transistor sensor, and method for detecting biomaterials
US11567026B2 (en) * 2020-05-26 2023-01-31 Texas Instruments Incorporated PH sensor
JP2024099069A (ja) * 2021-03-15 2024-07-25 Ａｇｃ株式会社 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2024099070A (ja) * 2021-03-15 2024-07-25 Ａｇｃ株式会社 薄膜トランジスタおよび薄膜トランジスタを製造する方法
WO2022249872A1 (ja) * 2021-05-26 2022-12-01 株式会社ニコン 半導体装置、電子デバイス、ｐＨセンサ、バイオセンサ、半導体装置の製造方法、及び電子デバイスの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010166030A (ja) 2008-12-19 2010-07-29 Semiconductor Energy Lab Co Ltd トランジスタの作製方法
JP2010205923A (ja) 2009-03-03 2010-09-16 Fujifilm Corp 電界効果型トランジスタの製造方法
JP2011192971A (ja) 2010-02-16 2011-09-29 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP2014111818A (ja) 2012-11-09 2014-06-19 Idemitsu Kosan Co Ltd スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2015190848A (ja) 2014-03-28 2015-11-02 Ｎｌｔテクノロジー株式会社 Ｔｆｔイオンセンサ並びにこれを用いた測定方法及びｔｆｔイオンセンサ機器
JP2016015484A (ja) 2014-06-13 2016-01-28 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法および該半導体装置を含む電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
KR101273831B1 (ko) 2009-12-09 2013-06-11 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
JP6721287B2 (ja) * 2013-07-30 2020-07-15 株式会社村田製作所 二次電池用正極、二次電池、電池パック、電動車両、電力貯蔵システム、電動工具および電子機器
US10074576B2 (en) * 2014-02-28 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP2016152721A (ja) 2015-02-18 2016-08-22 シャープ株式会社 光発電デバイス

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010166030A (ja) 2008-12-19 2010-07-29 Semiconductor Energy Lab Co Ltd トランジスタの作製方法
JP2010205923A (ja) 2009-03-03 2010-09-16 Fujifilm Corp 電界効果型トランジスタの製造方法
JP2011192971A (ja) 2010-02-16 2011-09-29 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP2014111818A (ja) 2012-11-09 2014-06-19 Idemitsu Kosan Co Ltd スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2015190848A (ja) 2014-03-28 2015-11-02 Ｎｌｔテクノロジー株式会社 Ｔｆｔイオンセンサ並びにこれを用いた測定方法及びｔｆｔイオンセンサ機器
JP2016015484A (ja) 2014-06-13 2016-01-28 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法および該半導体装置を含む電子機器

Also Published As

Publication number Publication date
US20190181268A1 (en) 2019-06-13
KR102461413B1 (ko) 2022-10-31
CN109314146B (zh) 2022-12-27
US10749035B2 (en) 2020-08-18
CN109314146A (zh) 2019-02-05
JPWO2018025647A1 (ja) 2019-06-20
WO2018025647A1 (ja) 2018-02-08
JP2022058606A (ja) 2022-04-12
KR20190034153A (ko) 2019-04-01

Similar Documents

Publication Publication Date Title
JP7380720B2 (ja) 半導体装置、ｐＨセンサ、バイオセンサ、及び半導体装置の製造方法
JP5528734B2 (ja) 電子素子及びその製造方法、表示装置、並びにセンサー
TWI427795B (zh) Field-effect transistor and field-effect transistor manufacturing method
US7977214B2 (en) Method of manufacturing field-effect transistor, field-effect transistor, and method of manufacturing display device
CN109196626A (zh) 金属氮氧化物半导体膜的制造方法及金属氮氧化物半导体膜
US20240201125A1 (en) SEMICONDUCTOR APPARATUS, ELECTRONIC DEVICE, pH SENSOR, BIOSENSOR, PRODUCTION METHOD FOR SEMICONDUCTOR APPARATUS, AND PRODUCTION METHOD FOR ELECTRONIC DEVICE
Chou et al. Fabrication and application of ruthenium-doped titanium dioxide films as electrode material for ion-sensitive extended-gate FETs
Pan et al. Effect of postdeposition annealing on the structural and sensing characteristics of Tb2O3 and Tb2Ti2O7 sensing films for electrolyte-insulator-semiconductor pH sensors
Lin et al. Comparison between performances of In2O3 and In2TiO5-based EIS biosensors using post plasma CF4 treatment applied in glucose and urea sensing
Pan et al. Sensing and impedance characteristics of YbTaO4 sensing membranes
Pan et al. Influence of oxygen content on the structural and sensing characteristics of Y2O3 sensing membrane for pH-ISFET
TWI815991B (zh) 半導體裝置、pH感測器及生物感測器以及半導體裝置的製造方法
Rosdan et al. Sputtered titanium dioxide thin film for Extended-Gate FET sensor application
WO2002077632A1 (fr) Transistor a effet de champ
Bag et al. High performance sol–gel synthesized Ce 0.9 Sr 0.1 (Zr 0.53 Ti 0.47) O 4 sensing membrane for a solid-state pH sensor
JP2019003900A (ja) 透明導電膜、透明導電膜つき透明基板、透明導電膜つき透明基板の製造方法、タッチパネル
Bag et al. Structural and Sensing Properties of Sol–Gel Synthesized Ce 2 (Zr 1–x Ti x) O y Sensing Films for pH Sensors
Pan et al. Microstructural properties and sensitive performance of TbTaxOy sensing membranes for electrolyte-insulator-semiconductor pH sensors
Kumar et al. Effect of post deposition annealing temperature of e-beam evaporated Ta 2 O 5 films on sensitivities of electrolyte-insulator-semiconductor devices
CN114846624A (zh) 晶体管传感器及生物材料检测方法
Pan et al. Structural properties and sensing characteristics of thin Nd2O3 sensing films for pH detection
Pan et al. Influence of Oxygen Content and Post-Deposition Annealing on Structural and Sensing Characteristics of $\hbox {Tm} _ {2}\hbox {O} _ {3} $ Thin Membranes for pH Detection
TW434693B (en) Fabrication of a multi-structure ion sensitive field effect transistor with a pH sensing layer of a tin oxide thin film
JP3424893B2 (ja) Ｎｏｘガス検知素子
JP2003222608A (ja) ガスセンサの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230828

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231016

R150 Certificate of patent or registration of utility model

Ref document number: 7380720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150