[go: up one dir, main page]

JP7363691B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP7363691B2
JP7363691B2 JP2020122151A JP2020122151A JP7363691B2 JP 7363691 B2 JP7363691 B2 JP 7363691B2 JP 2020122151 A JP2020122151 A JP 2020122151A JP 2020122151 A JP2020122151 A JP 2020122151A JP 7363691 B2 JP7363691 B2 JP 7363691B2
Authority
JP
Japan
Prior art keywords
grooves
pair
connecting portion
metal terminal
spaced apart
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020122151A
Other languages
English (en)
Other versions
JP2022018793A (ja
Inventor
俊宏 井口
▲徳▼久 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2020122151A priority Critical patent/JP7363691B2/ja
Priority to US17/373,672 priority patent/US11443896B2/en
Publication of JP2022018793A publication Critical patent/JP2022018793A/ja
Application granted granted Critical
Publication of JP7363691B2 publication Critical patent/JP7363691B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、電子部品に関する。
素体と、素体の端部に配置されている外部電極と、外部電極にはんだによって接続されている金属端子と、を備えている電子部品が知られている(たとえば、特許文献1参照)。
特開2002-57064号公報
外部電極は、はんだによって金属端子に接続されている。外部電極と金属端子との接続強度を増大させるために、特許文献1の電子部品では、金属端子に凹部を設けて、外部電極と金属端子との接触面積を大きくしている。しかしながら、凹部の形態によっては、金属端子の強度が低下する。
本発明の各態様は、外部電極と金属端子との接続強度を増大させると共に、金属端子の強度の低下を抑制する電子部品を提供することを目的とする。
一つの態様に係る電子部品は、素体と、第一方向での素体の両端部にそれぞれ配置されている一対の外部電極と、一対の外部電極に、それぞれ、はんだによって接続されている一対の金属端子と、を備えている。各金属端子は、第一方向で外部電極と対向していると共に複数の溝が形成されている接続部と、接続部から延在している脚部と、を有している。接続部は、脚部が接続部から延在する第二方向に交差する第三方向で互いに離間している一対の端縁を有している。複数の溝は、一対の端縁のいずれか一つと離間するように、第二方向と異なる方向であって第三方向と交差する方向に延びており、接続部の、各溝を画成する表面は、はんだと接している。
上記一つの態様によれば、複数の溝が接続部に形成されており、各溝を画成する表面がはんだと接しているので、はんだと接続部との接触面積が増大している。溝は、第二方向と異なる方向に延びているので、外部電極と金属端子とをはんだによって接続する際に、溝が第二方向に延びている形態に比べて、はんだが溝に沿って垂れることが抑制されている。これらのことから、上記一つの態様では、外部電極と金属端子との接続強度が増大している。形成された複数の溝は、第三方向で互いに離間している一対の端縁のいずれか一つと離間しているので、一対の端縁は、溝によって互いに接続されていない。溝の延在方向は、第三方向と交差する方向である。これらのことから、上記一つの態様では、金属端子の強度の低下が抑制されている。
上記一つの態様では、複数の溝のうち一部の溝は、一対の端縁のうち一の端縁に達していると共に、一対の端縁のうち他の端縁から離間していてもよい。この場合、一部の溝が一の端縁にまで形成されており、一の端縁において、はんだと接続部との接触面積が増大している。一部の溝は、他の端縁から離間しており、金属端子の強度の低下が抑制されている。
上記一つの態様では、複数の溝のうち別の一部の溝は、一の端縁から離間していると共に、他の端縁に達していてもよい。この場合、別の一部の溝が他の端縁にまで形成されており、他の端縁において、はんだと接続部との接触面積が増大している。別の一部の溝は、一の端縁から離間しており、金属端子の強度の低下が抑制されている。
上記一つの態様では、一対の金属端子のうち一の金属端子の接続部に形成された複数の溝は、第一方向から見て、一対の金属端子のうち他の金属端子の接続部に形成された複数の溝が延びている方向と交差する方向に延びていてもよい。この場合、一対の金属端子に対して外部から力が加わった際に、一対の金属端子は曲がり難い。金属端子の強度の低下が確実に抑制される。
上記一つの態様では、複数の溝は、脚部に延びていなくてもよい。この場合、脚部の強度が低下しない。金属端子の強度の低下がより確実に抑制される。
上記一つの態様では、金属端子は、接続部の最外層を構成するめっき層を有していてもよく、めっき層は、Ni層と、Ni層上に配置されているSn層とからなっていてもよい。この場合、はんだと接続部との接続強度がより増大する。
上記一つの態様は、めっき層の外表面は、各溝を画成する表面を含んでいてもよい。この場合、各溝を画成する表面においても、溝とはんだとの接続強度が増大する。
別の一つの態様に係る電子部品は、素体と、第一方向での素体の端部に配置されている外部電極と、外部電極にはんだによって接続されている金属端子と、を備え、金属端子は、第一方向で外部電極と対向していると共に複数の溝が形成されている接続部と、接続部から延在している脚部と、を有し、接続部は、脚部が接続部から延在する第二方向に交差する第三方向で互いに離間している一対の端縁を有し、複数の溝は、一対の端縁のいずれかと離間するように、第二方向と異なる方向であって第三方向に交差する方向に延びており、接続部の、各溝を画成する表面は、はんだと接している。
上記別の一つの態様によれば、複数の溝が接続部に形成されており、各溝を画成する表面がはんだと接しているので、はんだと接続部との接触面積が増大している。溝の形状は、たとえば、突起の形状に比べて、はんだと接続部との接触面積をより大きくする。溝は、第二方向と異なる方向に延びているので、外部電極と金属端子とをはんだによって接続する際に、溝が第二方向に延びている形態に比べて、はんだが溝に沿って垂れることが抑制されている。これらのことから、上記別の一つの態様では、外部電極と金属端子との接続強度が増大している。形成された複数の溝は、第三方向で互いに離間している一対の端縁のいずれか一つと離間しているので、一対の端縁は、溝によって互いに接続されていない。溝の延在方向は、第三方向と交差する方向である。これらのことから、上記別の一つの態様では、金属端子の強度の低下が抑制されている。
本発明の各態様によれば、外部電極と金属端子との接続強度を増大させると共に、金属端子の強度の低下を抑制する電子部品が提供される。
第1実施形態に係る電子部品の斜視図である。 第1実施形態に係る電子部品の断面構成を示す図である。 図3は、第1実施形態に係る金属端子、はんだ、及び外部電極の断面構成を示す図である。 図4は、第一方向から見た第1実施形態に係る金属端子の構成を示す図である。 図5は、第一方向から見た第1実施形態の変形例に係る金属端子の構成を示す図である。 図6は、第2実施形態に係る電子部品の斜視図である。 図7は、第一方向から見た第2実施形態に係る金属端子の構成を示す図である。
以下、添付図面を参照して、本発明の実施形態及び変形例について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
図1~図4を参照して、第1実施形態に係る電子部品の構成を説明する。図1は、第1実施形態に係る電子部品の斜視図である。図2は、第1実施形態に係る電子部品の断面構成を示す図である。図3は、第1実施形態に係る金属端子、はんだ、及び外部電極の断面構成を示す図である。図3では、断面を表すハッチングが省略されている。図4は、第一方向から見た第1実施形態に係る金属端子の構成を示す図である。
図1及び図2に示されるように、電子部品1は、積層コンデンサLC1と、一対の金属端子T1,T2とを備えている。積層コンデンサLC1は、素体10と、一対の外部電極11,12を備えている。素体10は、直方体形状を呈している。直方体形状は、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状を含む。外部電極11,12は、第一方向D1での素体10の両端部にそれぞれ配置されている。金属端子T1,T2は、それぞれ、はんだ2,3によって外部電極11,12に接続されている。
素体10は、一対の主面10a,10bと、一対の端面10c,10dと、一対の側面10e,10fと、を有している。主面10a,10bと、端面10c,10dと、側面10e,10fとは、素体10の外表面を構成している。端面10c,10dは、第一方向D1で互いに対向している。主面10a,10bは、第二方向D2で互いに対向している。側面10e,10fは、第三方向D3で互いに対向している。第三方向D3は、第一方向D1及び第二方向D2に交差している。本実施形態では、第一方向D1、第二方向D2、及び第三方向D3は、互いに直交している。素体10の第一方向D1の長さは、たとえば、約5.7mmである。素体10の第二方向D2の長さは、たとえば、約2.0mmである。素体10の第三方向D3の長さは、たとえば、約5.0mmである。
素体10は、第二方向D2に複数の誘電体層が積層されて構成されている。第二方向D2は、第一方向D1に交差している。各誘電体層は、たとえば、誘電体材料を含むセラミックグリーンシートの焼結体から構成されている。誘電体材料は、たとえば、BaTiO系、Ba(Ti,Zr)O系、(Ba,Ca)TiO系、CaZrO系、又は(Ca,Sr)ZrO系の誘電体セラミックである。実際の素体10では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。
積層コンデンサLC1は、複数の内部電極13,14を備えている。内部電極13,14は、導電性材料からなる。導電性材料は、たとえば、Ni、Ag、Pd、Ag-Pd又はCuである。導電性材料を含む導電性ペーストの焼結体が、内部電極13,14を構成している。内部電極13の極性は、内部電極14の極性と異なっている。内部電極13と内部電極14とは、第二方向D2において異なる位置(層)に配置されている。内部電極13と内部電極14とは、素体10内において、第二方向D2に間隔を有して対向するように交互に配置されている。
本実施形態では、内部電極13及び内部電極14は、共に、第二方向D2から見て矩形状を呈しており、第一方向D1を長辺方向とし、第三方向D3を短辺方向としている。内部電極13は、端面10cに露出し、端面10dから離間している。内部電極13は、主面10a,10b及び側面10e,10fからも離間している。内部電極14は、端面10dに露出し、端面10cから離間している。内部電極14は、主面10a,10b及び側面10e,10fからも離間している。
外部電極11は、素体10の端面10cを覆うように配置されている。外部電極11は、端面10cに露出した内部電極13と接続されている。外部電極11は、主面10a,10bの一部の面上と、側面10e,10fの一部の面上にも配置されている。外部電極11は、素体10の端面10cと、主面10a,10b及び側面10e,10fの四つの面とによって形成される角部と、角部を互いに結ぶ稜線部とを覆っている。
外部電極12は、素体10の端面10dを覆うように配置されている。外部電極12は、端面10dに露出した内部電極14と接続されている。外部電極11は、主面10a,10bの一部の面上と、側面10e,10fの一部の面上にも配置されている。外部電極12は、素体10の端面10dと、主面10a,10b及び側面10e,10fの四つの面とによって形成される角部と、角部を互いに結ぶ稜線部とを覆っている。
外部電極11,12は、焼付導体層を有している。焼付導体層は、たとえば導電性金属粉末及びガラスフリットを含む導電性ペーストを素体10の外表面に付与し、焼き付けることによって形成される。導電性ペーストは、金属粉末に、たとえば、ガラス成分、有機バインダ、及び有機溶剤を混合した混合物である。外部電極11,12は、焼付導体層上に形成されるめっき層を有している。本実施形態では、Niめっき層及びSnめっき層がこの順に焼付導体層上に形成されている。金属粉末は、Cu粉末である。
金属端子T1は、接続部20と、脚部21とを備えている。接続部20は、はんだ2によって外部電極11と接続されていると共に、第一方向D1で外部電極11と対向している。接続部20は、第一方向D1から見て、矩形状を呈しており、第二方向D2及び第三方向D3に延びている。脚部21は、接続部20から延在している。本実施形態では、脚部21は、接続部20から第二方向D2に延在している。
脚部21は、第一部分22と第二部分23とを有している。第一部分22は、接続部20の一端と第二部分23の一端とを連結するように、第二方向D2に延びている。第一部分22は、接続部20と同一平面上で一体化されている。一体化された接続部20と第一部分22とは、第一方向D1から見て、矩形状を呈している。第二部分23は、第一部分22の一端から第一方向D1に延びている。本実施形態では、第二部分23は、第一部分22と直交する方向に延びている。第二方向D2から見て、第二部分23は、矩形状を呈している。接続部20と第二部分23とは、第一方向D1に見て、第一部分22の長さ分離れて位置している。接続部20と、第一部分22及び第二部分23とは、一体的に形成されている。第二部分23は、はんだ5によって、電子機器ED1に接続されている。第二部分23は、電子機器ED1に接続される実装領域として機能する。本実施形態では、電子機器ED1は、回路基板又は別の電子部品である。
金属端子T2は、接続部30と、脚部31とを備えている。接続部30は、はんだ3によって外部電極12と接続されていると共に、第一方向D1で外部電極12と対向している。接続部30は、第一方向D1から見て、矩形状を呈しており、第二方向D2及び第三方向D3に延びている。脚部31は、接続部30から延在している。本実施形態では、脚部31は、接続部30から第二方向D2に延在している。
脚部31は、第一部分32と第二部分33とを有している。第一部分32は、接続部30の一端と第二部分33の一端とを連結するように、第二方向D2に延びている。第一部分32は、接続部30と同一平面上で一体化されている。一体化された接続部30と第一部分32とは、第一方向D1から見て、矩形状を呈している。第二部分33は、第一部分32の一端から第一方向D1に延びている。本実施形態では、第二部分33は、第一部分32と直交する方向に延びている。第二方向D2から見て、第二部分33は、矩形状を呈している。接続部30と第二部分33とは、第一方向D1に見て、第一部分32の長さ分離れて位置している。接続部30と、第一部分32及び第二部分33とは、一体的に形成されている。第二部分33は、はんだ4によって、電子機器ED1に接続されている。第二部分33は、電子機器ED1に接続される実装領域として機能する。第二部分33は、金属端子T1の第二部分23と略同一平面上に位置している。
金属端子T1は、基体7を有している。基体7は、互いに対向している第一面40及び第二面41を有している。接続部20において、第一面40は、第二面41よりも積層コンデンサLC1に近い。第一面40及び第二面41は、共に、接続部20から脚部21まで延びている。金属端子T1は、めっき層60を有している。めっき層60は、接続部20の第一面40上に配置されている。めっき層60は、脚部21の第一面40上に配置されていてもよく、接続部20及び脚部21の第二面41上に配置されていてもよい。本実施形態では、めっき層60は、基体7の全ての面上に配置されている。
金属端子T2は、基体8を有している。基体8は、互いに対向している第一面50及び第二面51を有している。接続部30において、第一面50は、第二面51よりも積層コンデンサLC1に近い。第一面50及び第二面51は、共に、接続部30から脚部31まで延びている。金属端子T2は、めっき層70を有している。めっき層70は、接続部30の第一面50上に配置されている。めっき層70は、脚部31の第一面50上に配置されていてもよく、接続部30及び脚部31の第二面51上に配置されていてもよい。本実施形態では、めっき層70は、基体8の全ての面上に配置されている。
めっき層60,70は、複数の層からなっている。たとえば、めっき層60は、第一層60bと、第一層60b上に配置されている第二層60cとからなる。本実施形態では、第一層60bは、Ni層であり、第二層60cは、Sn層である。めっき層60では、Sn層の下に、たとえば、Ni層とNiSn層とが位置している。本実施形態では、めっき層60が複数の層からなる場合、めっき層60を構成する複数の層のうち、最外に位置する層は、Sn層である。めっき層70は、めっき層60と同様の構成を有している。めっき層60,70は、単数の層からなっていてもよい。めっき層60,70の形成方法としては、めっき法が用いられる。めっき法は、たとえば、スパッタリング法、蒸着法、又は電解めっき法を含む。めっき層60,70の厚さは、たとえば、約5μmである。
基体7,8は、共に、金属材料からなる。基体7,8の金属材料は、たとえば、リン青銅、ステンレス鋼、又は、Ni-Fe合金(たとえば、42アロイ)である。本実施形態では、金属材料は、リン青銅である。金属端子T1,T2の厚さは、めっき層60,70の厚さを加えて、たとえば、60μm~300μmである。
金属端子T1では、接続部20のめっき層60がはんだ2に接続されて、接続部20が、外部電極11と接続されている。金属端子T2では、接続部30のめっき層70がはんだ3に接続されて、接続部30が、外部電極12と接続されている。はんだ2,3は、本実施形態では、Sn-Sb系はんだである。
接続部20,30と外部電極11,12との接続は、たとえば、リフローはんだ付けによって行われる。本実施形態では、Sn-Sb系のはんだペーストが、ディスペンサーにより、互いに接続される面上の所定の位置に付与される。はんだペーストは、Sn及びSbとフラックスとを含んでいる。はんだペーストには、溶剤が含まれてもよく、フラックスには、たとえばロジンが使用される。はんだペーストの塗布後に、積層コンデンサLC1と金属端子T1,T2とを加熱し、はんだペーストに含まれるSn-Sb系はんだを溶融させる。溶融したはんだペーストは冷却され、はんだペーストが固化する。これにより、はんだ2,3が形成され、接続部20,30と外部電極11,12とがそれぞれ接続される。
金属端子T1では、第二部分23のめっき層60がはんだ4に接続されて、脚部21が、電子機器ED1と接続されている。金属端子T2では、第二部分33のめっき層70がはんだ5に接続されて、脚部31が、電子機器ED1と接続されている。はんだ4,5は、本実施形態では、Sn-Ag-Cu系はんだである。
脚部21,31と電子機器ED1との接続は、たとえば、リフローはんだ付けによって行われる。本実施形態では、Sn-Ag-Cu系のはんだペーストが、印刷法により、互いに接続される面上の所定の位置に付与される。はんだペーストは、Sn、Cu及びAgとフラックスとを含んでいる。はんだペーストには、溶剤が含まれてもよく、フラックスには、たとえばロジンが使用される。はんだペーストの塗布後に、積層コンデンサLC1と金属端子T1,T2とを加熱し、はんだペーストに含まれるSn-Ag-Cu系はんだを溶融させる。溶融したはんだペーストは冷却され、はんだペーストが固化する。これにより、はんだ4,5が形成され、脚部21,31が電子機器ED1に接続される。
図3に示されるように、金属端子T1の接続部20には、複数の溝61が形成されている。本実施形態では、溝61は、基体7に対する溝加工、たとえば、エンドミル、溝フライス、突切りバイト、又はレーザーを用いた溝加工を行うことによって形成されている。めっき層60は、溝加工後の基体7の第一面40上に形成されている。めっき層60の外表面60aは、溝61を画成する表面62と、表面62以外の平面63とを含んでいる。表面62は、溝61の傾斜面62aと底面62bとを含んでいる。
はんだ2は、接続部20と外部電極11とを接続する際に、溝61内に入り込んでおり、表面62は、はんだ2と接している。表面62と平面63とが、共に、はんだ2と接している。はんだ2は、外部電極11の外表面11aに存在する窪み領域15に入り込んでおり、窪み領域15が、はんだ2と接している。窪み領域15と突起領域16とが、共に、はんだ2と接している。窪み領域15及び突起領域16は、導電性ペーストを焼き付けて外部電極11を作製する際に形成される。窪み領域15と突起領域16とによって、はんだ2と、外部電極11の外表面11aとの接触面積が増大している。なお、図3は、窪み領域15と突起領域16とを拡大して示している。
複数の溝61は、第二方向D2で互いに間隔S61を有している。間隔S61は、たとえば、200μm~1000μmである。溝61の開口部の幅W61は、20μm~100μmである。溝61の深さD61は、たとえば、10μm~50μmである。深さD61は、平面63から底面62bまでの第一方向D1での距離である。表面62の傾斜面62aは、平面63に対して角度AG61で交差している、角度AG61は、たとえば、40度~90度である。本実施形態では、平面63は、第二方向D2で延在している。図3では、溝61の断面形状として台形が例示されている。溝61の断面形状は、台形のほか、たとえば、矩形であってもよい。
図4に示されるように、金属端子T1の接続部20には、複数の溝61が形成されている。金属端子T2の接続部30には、複数の溝71が形成されている。溝71は、基体8に対する溝加工、たとえば、エンドミル、溝フライス、突切りバイト、又はレーザーを用いた溝加工を行うことによって形成されている。めっき層70は、溝加工後の基体8の第一面50上に形成されている。金属端子T1と同様に、めっき層70の外表面は、溝71を画成する表面と、溝71を画成する表面以外の平面とを含んでいる。溝71を画成する表面は、傾斜面と底面とを含んでいる。図4では、金属端子T1,T2が、金属端子T1から金属端子T2に向かう方向に描かれている。はんだ2,3及び積層コンデンサLC1の図示は、省略されている。金属端子T1の複数の溝61は、実線で示されており、金属端子T1の第二部分23についても、実線で示されている。金属端子T2の複数の溝71は、破線で示されている。
金属端子T1において、接続部20は、第三方向D3で互いに離間している一対の端縁24,25を有している。端縁24,25は、接続部20から脚部21まで第二方向D2に延びている。複数の溝61は、一対の端縁24,25のいずれか一つと離間するように延びている。したがって、複数の溝61のうち一部の溝64は、一対の端縁24,25のうち一の端縁に達していると共に、一対の端縁24,25のうち他の端縁から離間している。溝64は、端縁24に達していると共に、端縁25から離間している。複数の溝61のうち別の一部の溝65は、一対の端縁24,25のうち一の端縁から離間していると共に、一対の端縁24,25のうち他の端縁に達している。溝65は、端縁24から離間していると共に、端縁25に達している。複数の溝61は、更に別の一部の溝66を有している。溝66は、一対の端縁24,25の双方から離間している。
複数の溝61は、脚部21に延びていない。複数の溝61は、接続部20のうち上端領域26にも延びていない。上端領域26は、接続部20の上端縁27を含む領域である。上端領域26は、第二方向D2で接続部20の上端縁27から所定の幅を有している。複数の溝61は、第二方向D2において、接続部20の上端縁27と離間するように延びている。複数の溝61は、第二方向D2において、上端線TL1と下端線BL1とに挟まれた領域に形成されている。
複数の溝61は、第四方向D4に延びている。第四方向D4は、第二方向D2と異なる方向であって第三方向D3と交差する方向である。第四方向D4と第三方向D3とのなす角AG4は、たとえば、10度~60度である。本実施形態では、溝64,65,66が、第四方向D4に延びている。
金属端子T2において、接続部30は、第三方向D3で互いに離間している一対の端縁34,35を有している。端縁34,35は、接続部30から脚部31まで第二方向D2に延びている。複数の溝71は、一対の端縁34,35のいずれか一つと離間するように延びている。したがって、複数の溝71のうち一部の溝74は、一対の端縁34,35のうち一の端縁に達していると共に、一対の端縁34,35のうち他の端縁から離間している。溝74は、端縁34に達していると共に、端縁35から離間している。複数の溝71のうち別の一部の溝75は、一対の端縁34,35のうち一の端縁から離間していると共に、一対の端縁34,35のうち他の端縁に達している。溝75は、端縁34から離間していると共に、端縁35に達している。複数の溝71は、更に別の一部の溝76を有している。溝76は、一対の端縁34,35の双方から離間している。
複数の溝71は、脚部31に延びていない。複数の溝71は、接続部30のうち上端領域36にも延びていない。上端領域36は、接続部30の上端縁37を含む領域である。上端領域36は、第二方向D2で接続部30の上端縁37から所定の幅を有している。複数の溝71は、第二方向D2において、接続部30の上端縁37と離間するように延びている。複数の溝71は、第二方向D2において、上端線TL2と下端線BL2とに挟まれた領域に形成されている。
複数の溝71は、第五方向D5に延びている。第五方向D5は、第二方向D2と異なる方向であって第三方向D3と交差する方向である。第五方向D5と第三方向D3とのなす角AG5は、たとえば、10度~60度である。本実施形態では、溝74,75,76が、第五方向D5に延びている。
本実施形態では、一対の金属端子T1,T2のうち一の金属端子T1の接続部20に形成された複数の溝61は、第一方向D1から見て、一対の金属端子T1,T2のうち他の金属端子T2の接続部30に形成された複数の溝71が延びている方向と交差する方向に延びている。したがって、第四方向D4は、第五方向D5と交差している。
以上説明したように、本実施形態では、電子部品1は、素体10と、第一方向D1での素体10の両端部にそれぞれ配置されている一対の外部電極11,12と、一対の外部電極11,12に、それぞれ、はんだ2,3によって接続されている一対の金属端子T1,T2と、を備えている。各金属端子T1,T2は、第一方向D1で外部電極11,12と対向していると共に複数の溝61,71が形成されている接続部20,30と、接続部20,30から延在している脚部21,31と、を有している。
接続部20は、脚部21が接続部20から延在する第二方向D2に交差する第三方向D3で互いに離間している一対の端縁24,25を有している。複数の溝61は、一対の端縁24,25のいずれか一つと離間するように、第二方向D2と異なる方向であって第三方向D3と交差する方向に延びており、接続部20の、各溝61を画成する表面62は、はんだ2と接している。接続部30は、脚部31が接続部30から延在する第二方向D2に交差する第三方向D3で互いに離間している一対の端縁34,35を有している。複数の溝71は、一対の端縁34,35のいずれか一つと離間するように、第二方向D2と異なる方向であって第三方向D3と交差する方向に延びており、接続部30の、各溝71を画成する表面は、はんだ3と接している。
電子部品1では、複数の溝61,71が接続部20,30に形成されており、各溝61,71を画成する表面62がはんだ2,3と接しているので、はんだ2,3と接続部20,30との接触面積が増大している。溝61,71は、第二方向D2と異なる方向に延びているので、外部電極11,12と金属端子T1,T2とをはんだ2,3によって接続する際に、溝61,71が第二方向D2に延びている形態に比べて、はんだ2,3が溝61,71に沿って垂れることが抑制されている。これらのことから、電子部品1では、外部電極11,12と金属端子T1,T2との接続強度が増大している。形成された複数の溝61は、第三方向D3で互いに離間している一対の端縁24,25のいずれか一つと離間しているので、一対の端縁24,25は、溝61によって互いに接続されていない。形成された複数の溝71は、第三方向D3で互いに離間している一対の端縁34,35のいずれか一つと離間しているので、一対の端縁34,35は、溝71によって互いに接続されていない。溝61,71の延在方向は、第三方向D3と交差する方向である。これらのことから、電子部品1では、金属端子T1,T2の強度の低下が抑制されている。
電子部品1では、複数の溝61のうち一部の溝64は、一対の端縁24,25のうち一の端縁24に達していると共に、一対の端縁24,25のうち他の端縁25から離間している。複数の溝71のうち一部の溝75は、一対の端縁34,35のうち一の端縁35に達していると共に、一対の端縁34,35のうち他の端縁34から離間している。この場合、一部の溝64,75が一の端縁24,35にまで形成されており、一の端縁24,35において、はんだ2,3と接続部20,30との接触面積が増大している。一部の溝64,75は、他の端縁25,34から離間しており、金属端子T1,T2の強度の低下が抑制されている。
電子部品1では、複数の溝61,71のうち別の一部の溝65,74は、一の端縁24,35から離間していると共に、他の端縁25,34に達している。この場合、別の一部の溝65,74が他の端縁25,34にまで形成されており、他の端縁25,34において、はんだ2,3と接続部20,30との接触面積が増大している。別の一部の溝65,74は、一の端縁24,35から離間しており、金属端子T1,T2の強度の低下が抑制されている。
電子部品1では、一対の金属端子T1,T2のうち一の金属端子T1の接続部20に形成された複数の溝61は、第一方向から見て、一対の金属端子T1,T2のうち他の金属端子T2の接続部30に形成された複数の溝71が延びている方向と交差する方向に延びている。この場合、一対の金属端子T1,T2に対して外部から力が加わった際に、一対の金属端子T1,T2は曲がり難い。金属端子T1,T2の強度の低下が確実に抑制される。
電子部品1では、複数の溝61,71は、脚部21,31に延びていない。この場合、脚部21,31の強度が低下しない。金属端子T1,T2の強度の低下がより確実に抑制される。
電子部品1では、金属端子T1,T2は、接続部20,30の最外層を構成するめっき層を有しており、めっき層は、Ni層と、Ni層上に配置されているSn層とからなっている。この場合、はんだ2,3と接続部20,30との接続強度がより増大する。
電子部品1は、めっき層の外表面は、各溝61を画成する表面62を含んでいる。この場合、各溝61を画成する表面62においても、溝61とはんだ2との接続強度が増大する。
本実施形態では、電子部品1は、一対の金属端子T1,T2を備えているのみならず、金属端子T1,T2のいずれか一つを備えていてもよい。電子部品1が金属端子T1を備えている場合、電子部品1は、素体10と、第一方向での素体10の端部に配置されている外部電極11と、外部電極11にはんだ2によって接続されている金属端子T1と、を備えている。金属端子T1は、第一方向で外部電極11と対向していると共に複数の溝61が形成されている接続部20と、接続部20から延在している脚部21と、を有している。接続部20は、脚部21が接続部20から延在する第二方向D2に交差する第三方向D3で互いに離間している一対の端縁24,25を有している。複数の溝61は、一対の端縁24,25のいずれかと離間するように、第二方向D2と異なる方向であって第三方向D3に交差する方向に延びており、接続部20の、各溝61を画成する表面62は、はんだ2と接している。
電子部品1が金属端子T1を備えている場合、電子部品1によれば、複数の溝61が接続部20に形成されており、各溝61を画成する表面62がはんだ2と接しているので、はんだ2と接続部20との接触面積が増大している。溝61は、第二方向D2と異なる方向に延びているので、外部電極11と金属端子T1とをはんだ2によって接続する際に、溝61が第二方向D2に延びている形態に比べて、はんだ2が溝61に沿って垂れることが抑制されている。これらのことから、電子部品1では、外部電極11と金属端子T1との接続強度が増大している。形成された複数の溝61は、第三方向D3で互いに離間している一対の端縁24,25のいずれか一つと離間しているので、一対の端縁24,25は、溝61によって互いに接続されていない。溝61の延在方向は、第三方向D3と交差する方向である。これらのことから、電子部品1では、金属端子T1の強度の低下が抑制されている。
続いて、図5を参照して、第1実施形態の変形例に係る電子部品の構成を説明する。図5は、第一方向D1から見た第1実施形態の変形例に係る金属端子T1p,T2pの構成を示す図である。図5では、金属端子T1p,T2pが、金属端子T1pから金属端子T2pに向かう方向に描かれている。はんだ2,3及び積層コンデンサLC1の図示は、省略されている。金属端子T1pには、複数の溝61pが形成されており、複数の溝61pは、実線で示されている。金属端子T1pの第二部分23pについても、実線で示されている。金属端子T2pには、複数の溝71pが形成されており、複数の溝71pは、破線で示されている。
金属端子T1pにおいて、接続部20pは、第三方向D3で互いに離間している一対の端縁24p,25pを有している。端縁24p,25pは、接続部20pから脚部21pまで第二方向D2に延びている。複数の溝61pは、一対の端縁24p,25pのいずれか一つと離間するように延びている。複数の溝61pのうち一部の溝64pは、端縁24pに達していると共に、端縁25pから離間している。複数の溝61pのうち別の一部の溝65pは、端縁24pから離間していると共に、端縁25pに達している。更に別の一部の溝66pは、一対の端縁24p,25pの双方から離間している。
複数の溝61pは、接続部20pの上端縁27pに達している。本変形例では、複数の溝61pのうち別の一部の溝65pと、更に別の一部の溝66pとが、上端縁27pに達している。複数の溝61pは、脚部21pに延びていない。複数の溝61pは、第四方向D4pに延びている。第四方向D4pは、第二方向D2と異なる方向であって第三方向D3と交差する方向である。第四方向D4pと第三方向D3とのなす角AG4pは、たとえば、10度~60度である。本変形例では、溝64p,65p,66pが、第四方向D4pに延びている。
金属端子T2pにおいて、接続部20pは、第三方向D3で互いに離間している一対の端縁34p,35pを有している。端縁34p,35pは、接続部30pから脚部31pまで第二方向D2に延びている。複数の溝71pは、一対の端縁34p,35pのいずれか一つと離間するように延びている。複数の溝71pのうち一部の溝74pは、端縁34pに達していると共に、端縁35pから離間している。複数の溝71pのうち別の一部の溝75pは、端縁34pから離間していると共に、端縁35pに達している。更に別の一部の溝76pは、一対の端縁34p,35pの双方から離間している。
複数の溝71pは、接続部30pの上端縁37pに達している。本変形例では、複数の溝71pのうち別の一部の溝75pと、更に別の一部の溝76pとが、上端縁37pに達している。複数の溝71pは、脚部21pに延びていない。複数の溝71pは、第五方向D5pに延びている。第五方向D5pは、第二方向D2と異なる方向であって第三方向D3と交差する方向である。第五方向D5pと第三方向D3とのなす角AG5pは、たとえば、10度~60度である。本変形例では、溝74p,75p,76pが、第五方向D5pに延びている。
本変形例では、一対の金属端子T1p,T2pのうち一の金属端子T1pの接続部20pに形成された複数の溝61pは、第一方向D1から見て、一対の金属端子T1p,T2pのうち他の金属端子T2pの接続部30pに形成された複数の溝71pが延びている方向と交差する方向に延びている。したがって、第四方向D4pは、第五方向D5pと交差している。
(第2実施形態)
次に、図6を参照して、第2実施形態に係る電子部品1qの構成を説明する。図6は、第2実施形態に係る電子部品1qの斜視図である。本実施形態では、二つの積層コンデンサLC1,LC2が、第二方向D2に並ぶように設けられている。
金属端子T1qでは、二つの積層コンデンサLC1,LC2を接続するために、接続部20qの第二方向D2の幅が、一の積層コンデンサLC1を接続する第1実施形態での幅に比べて大きくなっている。接続部20qは、二つのはんだ2qを介して、二つの積層コンデンサLC1,LC2に接続されている。金属端子T1qの脚部21qは、はんだ4qによって、電子機器ED1と接続されている。本実施形態では、はんだ2qは、Sn-Sb系はんだであり、はんだ5qは、Sn-Ag-Cu系はんだである。金属端子T1qの基体は、リン青銅によって構成されている。接続部20qは、めっき層からなる最外層を有している。めっき層は、Ni層と、Ni層上に配置されているSn層からなる。金属端子T2qは、金属端子T1qと同様の構成及び材料を有している。
図7は、第一方向D1から見た第2実施形態に係る金属端子T1q,T2qの構成を示す図である。図7では、金属端子T1qから金属端子T2qに向かう方向に描かれている。はんだ及び積層コンデンサLC1,LC2の図示は、省略されている。金属端子T1qには、複数の溝61qが形成されており、複数の溝61qは、実線で示されている。金属端子T1の第二部分23qについても、実線で示されている。金属端子T2qには、複数の溝71qが形成されており、複数の溝71qは、破線で示されている。
金属端子T1qにおいて、接続部20qは、第三方向D3で互いに離間している一対の端縁24q,25qを有している。端縁24q,25qは、接続部20qから脚部21qまで第二方向D2に延びている。複数の溝61qは、接続部20qのなかの二つの領域に形成されている。二つの領域は、第一領域R1q及び第二領域R2qからなる。第一領域R1qは、第二方向D2において、上端線TL1qと下端線BL1qとに挟まれた領域である。第二領域R2qは、第二方向D2において、上端線TL2qと下端線BL2qとに挟まれた領域である。第一領域R1qと第二領域R2qとは、第二方向D2で並んでいる。第二領域R2qは、第一領域R1qよりも脚部21qに近い。接続部20qは、第一領域R1qと第二領域R2qとの間に第三領域R3qを有している。複数の溝61qは、第三領域R3qには形成されていない。本実施形態では、第一領域R1q、第三領域R3q、及び第二領域R2qが、この順に第二方向D2で並んでいる。
第一領域R1qにおいて、複数の溝61qは、一対の端縁24q,25qのいずれか一つと離間するように延びている。複数の溝61qのうち一部の溝64qは、端縁24qに達していると共に、端縁25qから離間している。別の一部の溝65qは、端縁24qから離間していると共に、端縁25qに達している。第二領域R2qにおいても、複数の溝61qは、一対の端縁24q,25qのいずれか一つと離間するように延びている。複数の溝61qのうち一部の溝67qは、端縁24qに達していると共に、端縁25qから離間している。別の一部の溝68qは、端縁24qから離間していると共に、端縁25qに達している。
複数の溝61qは、脚部21qに延びていない。複数の溝61qは、接続部20qのうち、上端領域26qにも延びていなくてよい。上端領域26qは、接続部20qの上端縁27qを含む領域である。複数の溝61qは、第二方向D2において、接続部20qの上端縁27qと離間するように延びている。
複数の溝61qは、第四方向D4qに延びている。第四方向D4qは、第二方向D2と異なる方向であって第三方向D3と交差する方向である。第四方向D4qと第三方向D3とのなす角AG4qは、たとえば、10度~60度である。本実施形態では、溝64q,65q,67q,68qが、第四方向D4qに延びている。
金属端子T2qにおいて、接続部30qは、第三方向D3で互いに離間している一対の端縁34q,35qを有している。端縁34q,35qは、接続部30qから脚部31qまで第二方向D2に延びている。複数の溝71qは、接続部30qのなかの二つの領域に形成されている。二つの領域は、第四領域R4q及び第五領域R5qからなる。第四領域R4qは、第二方向D2において、上端線TL3qと下端線BL3qとに挟まれた領域である。第五領域R5qは、第二方向D2において、上端線TL4qと下端線BL4qとに挟まれた領域である。第四領域R4qと第五領域R5qとは、第二方向D2で並んでいる。第五領域R5qは、第四領域R4qよりも脚部31qに近い。接続部30qは、第四領域R4qと第五領域R5qとの間に第六領域R6qを有している。複数の溝71qは、第六領域R6qには形成されていない。本実施形態では、第四領域R4q、第六領域R6q、及び第五領域R5qが、この順に第二方向D2で並んでいる。
第四領域R4qにおいて、複数の溝71qは、一対の端縁34q,35qのいずれか一つと離間するように延びている。複数の溝71qのうち一部の溝74qは、端縁34qに達していると共に、端縁35qから離間している。別の一部の溝75qは、端縁34qから離間していると共に、端縁35qに達している。第五領域R5qにおいても、複数の溝71qは、一対の端縁34q,35qのいずれか一つと離間するように延びている。複数の溝71qのうち一部の溝77qは、端縁34qに達していると共に、端縁35qから離間している。別の一部の溝78qは、端縁34qから離間していると共に、端縁35qに達している。
複数の溝71qは、脚部31qに延びていない。複数の溝71qは、接続部30qのうち、上端領域36qにも延びていなくてよい。上端領域36qは、接続部30qの上端縁37qを含む領域である。複数の溝71qは、第二方向D2において、接続部30qの上端縁37qと離間するように延びている。複数の溝71qは、第五方向D5qに延びている。第五方向D5qは、第二方向D2と異なる方向であって第三方向D3と交差する方向である。第五方向D5qと第三方向D3とのなす角AG5qは、たとえば、10度~60度である。本実施形態では、溝74q,75q,77q,78qが、第五方向D5qに延びている。
本実施形態では、一対の金属端子T1q,T2qのうち一の金属端子T1qの接続部20qに形成された複数の溝61qは、第一方向D1から見て、一対の金属端子T1q,T2qのうち他の金属端子T2qの接続部30qに形成された複数の溝71qが延びている方向と交差する方向に延びている。したがって、第四方向D4qは、第五方向D5qと交差している。
金属端子T1q,T2qは、接続部20q,30qに上端領域26q,36qを有していなくてもよい。溝61q,71qは、上端縁27p,37qに達していてもよい。金属端子T1q,T2qでは、第三領域R3qに溝61qが形成されていてもよく、第六領域R6qに溝71qが形成されていてもよい。第三領域R3qに溝61qが形成されている場合、たとえば、第一領域R1qの溝61qは、第三領域R3qの溝61qを介して、第二領域R2qの溝61qと繋がっていてもよい。第六領域R6qに溝71qが形成されている場合、たとえば、第四領域R4qの溝71qは、第六領域R6qの溝71qを介して、第五領域R5qの溝71qと繋がっていてもよい。
本実施形態において、第三領域R3qに溝61qが形成されている場合、溝61qに入り込んでいるはんだ2qの量は、第三領域R3qに溝61qが形成されていない場合に比べて増大する。その結果、金属端子T1qにおける導体の面積が増大して、積層コンデンサLC1,LC2間の接続抵抗が低下する。第三領域R3qに溝61qが形成されていない場合、第一領域R1qに入り込んだはんだ2qのうち、第二領域R2qにまで垂れるはんだ2qの量は、第三領域R3qに溝61qが形成されている場合に比べて減少する。第一領域R1qに残余するはんだ2qの量が増大するので、積層コンデンサLC1,LC2のうち上方に配置されている積層コンデンサLC1と、金属端子T1qとの接続強度の低下が抑制される。
第六領域R6qに溝71qが形成されている場合、溝71qに入り込んでいるはんだ3qの量は、第六領域R6qに溝71qが形成されていない場合に比べて増大する。その結果、金属端子T2qにおける導体の面積が増大して、積層コンデンサLC1,LC2間の接続抵抗が低下する。第六領域R6qに溝71qが形成されていない場合、第四領域R4qに入り込んだはんだ3qのうち、第五領域R5qにまで垂れるはんだ3qの量は、第六領域R6qに溝61qが形成されている場合に比べて減少する。第四領域R4qに残余するはんだ3qの量が増大するので、積層コンデンサLC1,LC2のうち上方に配置されている積層コンデンサLC1と、金属端子T2qとの接続強度の低下が抑制される。
以上、本発明の実施形態及び変形例について説明してきたが、本発明は必ずしも上述した実施形態及び変形例に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
実施形態及び変形例では、電子部品に含まれる部品として積層コンデンサLC1,LC2を例に説明したが、適用可能な部品は、積層コンデンサに限られない。適用可能な部品は、たとえば、積層インダクタ、積層バリスタ、積層圧電アクチュエータ、積層サーミスタ、もしくは積層複合部品などの積層電子部品、又は、積層電子部品以外の部品である。
複数の溝61,71の少なくとも一つは、脚部21,31に延びていてもよい。複数の溝61,71が脚部21,31に延びていない構成では、上述したように、脚部21,31の強度が低下しない。
一対の金属端子T1,T2のうち一の金属端子T1の接続部20に形成された複数の溝61は、第一方向D1から見て、他の金属端子T2の接続部30に形成された複数の溝71が延びている方向と交差する方向に延びていなくてもよい。複数の溝61が、第一方向から見て、複数の溝71が延びている方向と交差する方向に延びている構成では、上述したように、一対の金属端子T1,T2に対して外部から力が加わった際に、一対の金属端子T1,T2は曲がり難い。
1…電子部品、2…はんだ、3…はんだ、7…基体、8…基体、10…素体、11…外部電極、12…外部電極、20…接続部、21…脚部、24…端縁、25…端縁、30…接続部、31…脚部、34…端縁、35…端縁、60…めっき層、61…溝、62…表面、70…めっき層、71…溝、D1…第一方向、D2…第二方向、D3…第三方向、T1…金属端子、T2…金属端子。

Claims (8)

  1. 素体と、
    第一方向での前記素体の両端部にそれぞれ配置されている一対の外部電極と、
    前記一対の外部電極に、それぞれ、はんだによって接続されている一対の金属端子と、
    を備え、
    各前記金属端子は、前記第一方向で前記外部電極と対向していると共に複数の溝が形成されている接続部と、前記接続部から延在している脚部と、を有し、
    前記接続部は、前記脚部が前記接続部から延在する第二方向に交差する第三方向で互いに離間している一対の端縁を有し、
    前記複数の溝は、前記一対の端縁のいずれか一つと離間するように、前記第二方向と異なる方向であって前記第三方向と交差する方向に延びており、
    前記接続部の、各前記溝を画成する表面は、前記はんだと接している、電子部品。
  2. 前記複数の溝のうち一部の溝は、前記一対の端縁のうち一の端縁に達していると共に、前記一対の端縁のうち他の端縁から離間している、請求項1に記載の電子部品。
  3. 前記複数の溝のうち別の一部の溝は、前記一の端縁から離間していると共に、前記他の端縁に達している、請求項2に記載の電子部品。
  4. 前記一対の金属端子のうち一の金属端子の前記接続部に形成された前記複数の溝は、前記第一方向から見て、前記一対の金属端子のうち他の金属端子の前記接続部に形成された前記複数の溝が延びている方向と交差する方向に延びている、請求項1~3のいずれか一項に記載の電子部品。
  5. 前記複数の溝は、前記脚部に延びていない、請求項1~4のいずれか一項に記載の電子部品。
  6. 前記金属端子は、前記接続部の最外層を構成するめっき層を有し、
    前記めっき層は、Ni層と、前記Ni層上に配置されているSn層とからなる、請求項1~5のいずれか一項に記載の電子部品。
  7. 前記めっき層の外表面は、各前記溝を画成する前記表面を含んでいる、請求項6に記載の電子部品。
  8. 素体と、
    第一方向での前記素体の端部に配置されている外部電極と、
    前記外部電極にはんだによって接続されている金属端子と、
    を備え、
    前記金属端子は、前記第一方向で前記外部電極と対向していると共に複数の溝が形成されている接続部と、前記接続部から延在している脚部と、を有し、
    前記接続部は、前記脚部が前記接続部から延在する第二方向に交差する第三方向で互いに離間している一対の端縁を有し、
    前記複数の溝は、前記一対の端縁のいずれかと離間するように、前記第二方向と異なる方向であって前記第三方向に交差する方向に延びており、
    前記接続部の、各前記溝を画成する表面は、前記はんだと接している、電子部品。
JP2020122151A 2020-07-16 2020-07-16 電子部品 Active JP7363691B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020122151A JP7363691B2 (ja) 2020-07-16 2020-07-16 電子部品
US17/373,672 US11443896B2 (en) 2020-07-16 2021-07-12 Electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020122151A JP7363691B2 (ja) 2020-07-16 2020-07-16 電子部品

Publications (2)

Publication Number Publication Date
JP2022018793A JP2022018793A (ja) 2022-01-27
JP7363691B2 true JP7363691B2 (ja) 2023-10-18

Family

ID=79292777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020122151A Active JP7363691B2 (ja) 2020-07-16 2020-07-16 電子部品

Country Status (2)

Country Link
US (1) US11443896B2 (ja)
JP (1) JP7363691B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057064A (ja) 2000-08-11 2002-02-22 Murata Mfg Co Ltd 積層セラミック電子部品
JP2015195389A (ja) 2015-06-17 2015-11-05 大日本印刷株式会社 半導体装置およびその製造方法
JP2016535445A (ja) 2013-10-29 2016-11-10 ケメット エレクトロニクス コーポレーション 改良されたリード設計を有するセラミックコンデンサー
JP2016225381A (ja) 2015-05-28 2016-12-28 株式会社村田製作所 セラミック電子部品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306764A (ja) * 1999-04-23 2000-11-02 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
US20080174931A1 (en) * 2007-01-18 2008-07-24 Skamser Daniel J Vertical electrode layer design to minimize flex cracks in capacitors
JP5045649B2 (ja) * 2008-11-17 2012-10-10 株式会社村田製作所 セラミックコンデンサ及びそれを備えた電子部品
US9472342B2 (en) * 2010-05-26 2016-10-18 Kemet Electronics Corporation Leadless multi-layered ceramic capacitor stacks
JP6776582B2 (ja) * 2016-03-31 2020-10-28 Tdk株式会社 電子部品
JP2019009359A (ja) * 2017-06-27 2019-01-17 株式会社村田製作所 積層セラミック電子部品及びその実装構造
JP6907907B2 (ja) * 2017-11-30 2021-07-21 Tdk株式会社 セラミック電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057064A (ja) 2000-08-11 2002-02-22 Murata Mfg Co Ltd 積層セラミック電子部品
JP2016535445A (ja) 2013-10-29 2016-11-10 ケメット エレクトロニクス コーポレーション 改良されたリード設計を有するセラミックコンデンサー
JP2016225381A (ja) 2015-05-28 2016-12-28 株式会社村田製作所 セラミック電子部品
JP2015195389A (ja) 2015-06-17 2015-11-05 大日本印刷株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US11443896B2 (en) 2022-09-13
JP2022018793A (ja) 2022-01-27
US20220020533A1 (en) 2022-01-20

Similar Documents

Publication Publication Date Title
KR102443777B1 (ko) 칩형 전자 부품
KR102276807B1 (ko) 전자 부품
JP2018157029A (ja) 電子部品
US9984822B2 (en) Electronic component
US10650972B2 (en) Electronic component
JP7367607B2 (ja) 電子部品
JP7006879B2 (ja) 積層セラミックコンデンサ及び回路基板
JP7363691B2 (ja) 電子部品
JP6747201B2 (ja) 電子部品
JP2021129007A (ja) 電子部品
JP6459717B2 (ja) 積層セラミックコンデンサ
JP2018157030A (ja) 電子部品
JP4677798B2 (ja) 電子機器
JP6834555B2 (ja) 積層貫通コンデンサ及び電子部品装置
JP7524052B2 (ja) 電子部品
JP2018157181A (ja) 電子部品
JP7648484B2 (ja) 金属端子付き電子部品、接続構造体、及び接続構造体の製造方法
JP7468341B2 (ja) 電子部品
JP7567757B2 (ja) 積層セラミックコンデンサ
JP2024089346A (ja) 電子部品
CN118430973A (zh) 电子部件及电子部件装置
JP2023159693A (ja) 電子部品
CN114823143A (zh) 层叠电容器
JP6746899B2 (ja) 電子部品の実装用基板及び実装構造
CN119673669A (zh) 电子部件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230918

R150 Certificate of patent or registration of utility model

Ref document number: 7363691

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150