JP7347037B2 - 電子部品の製造方法 - Google Patents

Description

本開示は、電子部品の製造方法に関する。

特許文献１には、マザー積層体を複数の積層体にカットする工程を含む電子部品の製造方法が開示されている。マザー積層体では、絶縁体層よりも集合導体の方がカットされにくい。したがって、集合導体が配置されているカットラインでマザー積層体をカットすると、集合導体に加えられる大きな切断応力がマザー積層体の全体に伝わり、積層体が変形し易い。特許文献１の製造方法では、集合導体が配置されていないカットラインで最初にカットを行うことにより、積層体の変形を抑制している。

特開２０１４－１５４７１６号公報

本開示の一側面は、電子部品の変形を更に抑制可能な電子部品の製造方法を提供する。

本開示の一側面に係る電子部品の製造方法は、複数の絶縁体層を積層することにより、積層方向と交差する方向に分割部を介して配列された複数の積層体を備える積層体基板を形成する工程と、分割部を除去することにより、複数の積層体を個片化する工程と、を含み、積層体基板を形成する工程は、基材上に絶縁体層の構成材料である絶縁性材料を含む絶縁体レジスト層を形成する工程と、分割部に対応する絶縁体レジスト部分を少なくとも除いて、絶縁体レジスト層を露光により硬化させ、絶縁体層を形成する工程と、を含み、積層体基板を形成する工程では、絶縁体レジスト層を形成する工程と、絶縁体層を形成する工程とを基材上で繰り返すことによって積層体基板を形成し、個片化する工程では、絶縁体レジスト部分を含んで構成される分割部を現像により除去する。

この電子部品の製造方法では、積層体基板の分割部が現像により除去されて、複数の積層体が個片化される。したがって、仮に分割部に接する導体が積層体に設けられていても、積層体の変形が更に抑制される。しかも、絶縁体レジスト部分を含んで構成される分割部は、複数の絶縁体層が積層され、積層体基板が形成された後に除去される。したがって、積層される絶縁体レジスト層の平面性を向上させることができる。その結果、積層体の形状の悪化が抑制される。

積層体基板を形成する工程では、分割部の幅が５μｍ以上２０μｍ以下となるように積層体基板を形成してもよい。この場合、分割部の幅が５μｍ以上であるため、調整された現像処理により分割部を除去して、複数の積層体を個片化することができる。分割部の幅が２０μｍ以下であるため、積層体基板を形成する過程で絶縁体レジスト部分が現像液にさらされた場合でも、絶縁体レジスト部分と現像液との接触面積が小さく抑えられる。したがって、積層体基板を形成する過程の調整された現像処理により絶縁体レジスト部分が除去されることが抑制される。

積層体基板を形成する工程は、積層体に設けられる導体の構成材料である導電性材料を含む導体レジスト層を形成する工程と、露光及び現像により、導体レジスト層から導体を形成する工程と、を更に含み、絶縁体レジスト層を形成する工程では、導体を埋め込むように絶縁体レジスト層を形成してもよい。この場合、積層体に導体を設けることができる。

本発明の一側面によれば、電子部品の変形を更に抑制可能な電子部品の製造方法を提供する。

一実施形態に係る電子部品を示す斜視図である。 図１の電子部品を示す分解斜視図である。 図１に示される素体を示す斜視図である。 図１の電子部品を示す上面図である。 一実施形態に係る電子部品の製造方法を示すフローチャートである。 積層体基板を示す上面図である。 一実施形態に係る電子部品の製造方法を説明するための断面図である。 一実施形態に係る電子部品の製造方法を説明するための断面図である。 一実施形態に係る電子部品の製造方法を説明するための断面図である。 一実施形態に係る電子部品の製造方法を説明するための断面図である。 一実施形態に係る電子部品の製造方法を説明するための断面図である。 一実施形態に係る電子部品の製造方法を説明するための断面図である。 一実施形態に係る電子部品の製造方法を説明するための断面図である。 一実施形態に係る電子部品の製造方法を説明するための断面図である。

以下、添付図面を参照して、実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。

（電子部品）
図１に示されるように、電子部品１は、直方体形状を呈している素体２と、複数（ここでは一対）の端子電極４，５と、を備えている。一対の端子電極４，５は、素体２の両端部にそれぞれ配置されている。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。本実施形態では、電子部品１は、たとえば、積層コイル部品である。

素体２は、外表面として、互いに対向している一対の端面２ａ，２ｂと、互いに対向している一対の主面２ｃ，２ｄと、互いに対向している一対の側面２ｅ，２ｆと、を有している。以下、一対の主面２ｃ，２ｄが対向している方向を第一方向Ｄ１、一対の端面２ａ，２ｂが対向している方向を第二方向Ｄ２、一対の側面２ｅ，２ｆが対向している方向を第三方向Ｄ３とする。本実施形態では、第一方向Ｄ１は、素体２の高さ方向である。第二方向Ｄ２は、素体２の長さ方向であり、第一方向Ｄ１と直交している。第三方向Ｄ３は、素体２の幅方向であり、第一方向Ｄ１と第二方向Ｄ２とに直交している。

一対の端面２ａ，２ｂは、一対の主面２ｃ，２ｄの間を連結するように第一方向Ｄ１に延在している。一対の端面２ａ，２ｂは、第三方向Ｄ３、すなわち、一対の主面２ｃ，２ｄの短辺方向にも延在している。一対の側面２ｅ，２ｆは、一対の主面２ｃ，２ｄの間を連結するように第一方向Ｄ１に延在している。一対の側面２ｅ，２ｆは、第二方向Ｄ２、すなわち、一対の主面２ｃ，２ｄの長辺方向にも延在している。電子部品１は、電子機器（たとえば、回路基板又は電子部品）に、たとえば、はんだ実装される。

電子部品１では、主面２ｃが、電子機器に対向する実装面を構成する。一対の端面２ａ，２ｂは、主面２ｃと隣り合っている。電子部品１の第一方向Ｄ１の長さ（高さ）は、たとえば、０．０５ｍｍ以上１．０００ｍｍ以下である。電子部品１の第二方向Ｄ２の長さ（長さ）は、たとえば、０．１０ｍｍ以上２０００ｍｍ以下である。電子部品１の第三方向Ｄ３の長さ（幅）は、たとえば、０．０５ｍｍ以上１．０００ｍｍ以下である。

図２に示されるように、素体２は、第三方向Ｄ３に複数の素体層６が積層されて構成されている。素体２は、積層されている複数の素体層６を有している。素体２では、複数の素体層６が積層されている積層方向が、第三方向Ｄ３と一致する。一部の素体層６は、後述するように、積層方向で隣り合う素体層６と一体的に形成されている。別体として形成された各素体層６についても、実際の素体２では、各素体層６の間の境界が視認できない程度に一体化されている。

各素体層６は、たとえば、ネガ型の感光性材料の硬化物、及び絶縁性材料を含んでいる。ネガ型の感光性材料としては、たとえば、アクリル樹脂が挙げられる。各素体層６は、絶縁性材料として、たとえば、磁性材料を含んでいる。磁性材料としては、たとえば、Ｎｉ－Ｃｕ－Ｚｎ系フェライト材料、Ｎｉ－Ｃｕ－Ｚｎ－Ｍｇ系フェライト材料、Ｎｉ－Ｃｕ系フェライト材料、又は、Ｆｅ合金が挙げられる。各素体層６は、絶縁性材料として、たとえば、非磁性材料を含んでいてもよい。非磁性材料としては、ガラスセラミック材料又は誘電体材料が挙げられる。各素体層６は、たとえば、絶縁性材料を含む絶縁体層を焼成する焼成工程を経て形成され、絶縁性材料の焼結体を含んでいてもよい。

図３に示されるように、素体２の外表面には、凹部７，８が設けられている。凹部７，８は、素体２の外表面から内側に窪んだ空間である。凹部７，８は、第三方向Ｄ３から見て、Ｌ字状を呈している。凹部７，８は、第二方向Ｄ２において互いに離間している。

凹部７は、素体２の端面２ａ側に設けられている。凹部７は、端面２ａに設けられた端面凹部７ａと、主面２ｃに設けられた主面凹部７ｂと、を有している。端面凹部７ａ及び主面凹部７ｂは、互いに一体的に設けられている。端面凹部７ａは、端面２ａの主面２ｃ側に配置されている。端面凹部７ａの底面は、端面２ａ，２ｂと平行を成している。主面凹部７ｂの底面は、主面２ｃ，２ｄと平行を成している。

凹部８は、素体２の端面２ｂ側に設けられている。凹部８は、端面２ｂに設けられた端面凹部８ａと、主面２ｃに設けられた主面凹部８ｂと、を有している。端面凹部８ａ及び主面凹部８ｂは、互いに一体的に設けられている。端面凹部８ａは、端面２ｂの主面２ｃ側に配置されている。端面凹部８ａの底面は、端面２ａ，２ｂと平行を成している。主面凹部８ｂの底面は、主面２ｃ，２ｄと平行を成している。

図１に示されるように、一対の端子電極４，５は、第二方向Ｄ２で互いに離間している。端子電極４，５は、第三方向Ｄ３から見て、Ｌ字状を呈している。各端子電極４，５は、たとえば、導電性材料を含んでいる。導電性材料は、たとえば、Ａｇ又はＰｄを含んでいる。導電性材料は、たとえば、Ａｇ粉末又はＰｄ粉末などの金属粉末を含んでいる。各端子電極４，５の表面には、めっき層が形成されていてもよい。めっき層は、たとえば、電気めっき又は無電解めっきにより形成される。めっき層は、たとえば、Ｎｉ、Ｓｎ、又はＡｕを含んでいる。

端子電極４は、素体２の端面２ａ側に配置されている。端子電極４は、端面２ａ及び主面２ｃにわたって配置されている。端子電極４は、凹部７（図３参照）に設けられている。端子電極４は、端面凹部７ａ（図３参照）に設けられた電極部分４ａと、主面凹部７ｂ（図３参照）に設けられた電極部分４ｂと、を有している。電極部分４ａ，４ｂは、互いに一体的に設けられている。電極部分４ａ，４ｂは、素体２の稜線部において互いに接続されており、互いに電気的に接続されている。

電極部分４ａは、第一方向Ｄ１に沿って延在している。電極部分４ａは、第二方向Ｄ２から見て、長方形状を呈している。電極部分４ａは、第二方向Ｄ２から見て、主面２ｄ、側面２ｅ及び側面２ｆから離間している。電極部分４ｂは、第二方向Ｄ２に沿って延在している。電極部分４ｂは、第一方向Ｄ１から見て、長方形状を呈している。電極部分４ｂは、第一方向Ｄ１から見て、端面２ｂ、側面２ｅ及び側面２ｆから離間している。各電極部分４ａ，４ｂは、第三方向Ｄ３に沿って延在している。

端子電極５は、素体２の端面２ｂ側に配置されている。端子電極５は、端面２ｂ及び主面２ｃにわたって配置されている。端子電極５は、凹部８（図３参照）に設けられている。端子電極５は、端面凹部８ａ（図３参照）に設けられた電極部分５ａと、主面凹部８ｂ（図３参照）に設けられた電極部分５ｂと、を有している。電極部分５ａ，５ｂは、互いに一体的に設けられている。電極部分５ａ，５ｂは、素体２の稜線部において互いに接続されており、互いに電気的に接続されている。

電極部分５ａは、第一方向Ｄ１に沿って延在している。電極部分５ａは、第二方向Ｄ２から見て、長方形状を呈している。電極部分５ａは、第二方向Ｄ２から見て、主面２ｄ、側面２ｅ及び側面２ｆから離間している。電極部分５ｂは、第二方向Ｄ２に沿って延在している。電極部分５ｂは、第一方向Ｄ１から見て、長方形状を呈している。電極部分５ｂは、第一方向Ｄ１から見て、端面２ａ、側面２ｅ及び側面２ｆから離間している。各電極部分５ａ，５ｂは、第三方向Ｄ３に沿って延在している。

図４に示されるように、端子電極４は、凹部７内に配置された電極部分４１と、凹部７外に配置された電極部分４２と、を有している。本実施形態では、端子電極４は、電極部分４１及び電極部分４２からなる。電極部分４１は、凹部７に埋没している。電極部分４１は、凹部７の形状に対応した形状を呈している。電極部分４２は、凹部７から突出している。電極部分４１，４２は、互いに一体的に設けられている。電極部分４１，４２は、端子電極４の厚さ方向において互いに隣り合っている。

電極部分４１は、端面凹部７ａに埋没した電極部４１ａと、主面凹部７ｂに埋没した電極部４１ｂと、を含んでいる。電極部４１ａは、端面凹部７ａに対応した形状を呈している。電極部４１ａは、端面凹部７ａに埋め込まれ、端面２ａよりも素体２の内側に位置している。電極部４１ｂは、主面凹部７ｂに対応した形状を呈している。電極部４１ｂは、主面凹部７ｂに埋め込まれ、主面２ｃよりも素体２の内側に位置している。電極部４１ａ，４１ｂは、互いに一体的に設けられている。電極部４１ａ，４１ｂは、素体２の稜線部において互いに接続されており、互いに電気的に接続されている。

電極部分４２は、端面凹部７ａから突出した電極部４２ａと、主面凹部７ｂから突出した電極部４２ｂと、を含んでいる。電極部４２ａは、端面２ａから突出し、端面２ａよりも素体２の外側に位置している。電極部４２ｂは、主面２ｃから突出し、主面２ｃよりも素体２の外側に位置している。電極部４２ａ，４２ｂは、互いに一体的に設けられている。電極部４２ａ、４２ｂは、素体２の稜線部において互いに接続されており、互いに電気的に接続されている。電極部４１ａ，４２ａは、電極部分４ａを構成している。電極部４１ｂ，４２ｂは、電極部分４ｂを構成している。

図２に示されるように、端子電極４は、第三方向Ｄ３に複数の電極層１０が積層されて構成されている。本実施形態では、端子電極４は、積層された複数の電極層１０を有している。各電極層１０は、対応する素体層６に埋め込まれるように設けられている。素体層６には、電極層１０の形状に対応する欠損部が形成されている。一部の電極層１０は、後述するように、積層方向で隣り合う電極層１０と一体的に形成されている。別体として形成された各電極層１０についても、実際の端子電極４では、各電極層１０の間の境界が視認できない程度に一体化されている。素体層６に形成された欠損部によって、素体２の、端子電極４が配置される凹部７が構成されている。

各電極層１０は、第三方向Ｄ３から見て、Ｌ字状を呈している。電極層１０は、複数の層部分１０ａ，１０ｂを有している。本実施形態では、電極層１０は、一対の層部分１０ａ，１０ｂを有している。層部分１０ａは、第一方向Ｄ１に沿って延在している。層部分１０ｂは、第二方向Ｄ２に沿って延在している。電極部分４ａは、各電極層１０の層部分１０ａが積層されることにより構成されている。電極部分４ａでは、各層部分１０ａは、各層部分１０ａの間の境界が視認できない程度に一体化されている。電極部分４ｂは、各電極層１０の層部分１０ｂが積層されることにより構成されている。電極部分４ｂでは、各層部分１０ｂは、各層部分１０ｂの間の境界が視認できない程度に一体化されている。

図４に示されるように、端子電極５は、凹部８内に配置された電極部分５１と、凹部８外に配置された電極部分５２と、を有している。本実施形態では、端子電極５は、電極部分５１及び電極部分５２からなる。電極部分５１は、凹部８に埋没している。電極部分５１は、凹部８の形状に対応した形状を呈している。電極部分５２は、凹部８から突出している。電極部分５１，５２は、互いに一体的に設けられている。電極部分５１，５２は、端子電極５の厚さ方向において互いに隣り合っている。

電極部分５１は、端面凹部８ａに埋没した電極部５１ａと、主面凹部８ｂに埋没した電極部５１ｂと、を含んでいる。電極部５１ａは、端面凹部８ａに対応した形状を呈している。電極部５１ａは、端面凹部８ａに埋め込まれ、端面２ｂよりも素体２の内側に位置している。電極部５１ｂは、主面凹部８ｂに対応した形状を呈している。電極部５１ｂは、主面凹部８ｂに埋め込まれ、主面２ｃよりも素体２の内側に位置している。電極部５１ａ，５１ｂは、互いに一体的に設けられている。電極部５１ａ、５１ｂは、素体２の稜線部において互いに接続されており、互いに電気的に接続されている。

電極部分５２は、端面凹部８ａから突出した電極部５２ａと、主面凹部８ｂから突出した電極部５２ｂと、を含んでいる。電極部５２ａは、端面２ｂから突出し、端面２ｂよりも素体２の外側に位置している。電極部５２ｂは、主面２ｃから突出し、主面２ｃよりも素体２の外側に位置している。電極部５２ａ，５２ｂは、互いに一体的に設けられている。電極部５２ａ、５２ｂは、素体２の稜線部において互いに接続されており、互いに電気的に接続されている。電極部５１ａ，５２ａは、電極部分５ａを構成している。電極部５１ｂ，５２ｂは、電極部分５ｂを構成している。

電極部分５２は、電極部分５１よりも厚い。すなわち、端子電極５が凹部８から突出した突出量（以下、端子電極５の突出量）は、端子電極５が凹部８に埋没した埋没量（以下、端子電極５の埋没量）よりも大きい。端子電極５の突出量は、最大値、すなわち、端子電極５のうち最も高く凹部８から突出した部分の突出量とすることができる。端子電極５の埋没量は、最大値、すなわち、端子電極５のうち最も深く凹部８に埋没した部分の埋没量とすることができる。

端子電極５の突出量及び埋没量は、たとえば、以下のようにして測定することができる。まず、第三方向Ｄ３に直交する面で電子部品１を切断したときの断面図を取得する。このときの断面は、たとえば、第三方向Ｄ３に直交し、かつ、一対の側面２ｅ，２ｆから等距離に位置する面とすることができる。続いて、取得した断面図を画像解析することによって、端子電極５の突出量及び埋没量を測定する。端子電極５の突出量及び埋没量は、たとえば、第三方向Ｄ３に直交する複数の断面図における複数の測定結果の平均値としてもよい。

電極部５２ａは、電極部５１ａよりも厚く、電極部５２ｂは、電極部５１ｂよりも厚い。すなわち、電極部分５ａが端面凹部８ａから突出した突出量は、電極部分５ａが端面凹部８ａに埋没した埋没量よりも大きく、電極部分５ｂが主面凹部８ｂから突出した突出量は、電極部分５ｂが主面凹部８ｂに埋没した埋没量よりも大きい。更に換言すると、電極部５２ａの第二方向Ｄ２の長さは、電極部５１ａの第二方向Ｄ２の長さよりも長く、電極部５２ｂの第一方向Ｄ１の長さは、電極部５１ｂの第一方向Ｄ１の長さよりも長い。

図２に示されるように、端子電極５は、第三方向Ｄ３に複数の電極層１１が積層されて構成されている。本実施形態では、端子電極５は、積層された複数の電極層１１を有している。各電極層１１は、対応する素体層６に埋め込まれるように設けられている。素体層６には、電極層１０の形状に対応する欠損部が形成されている。一部の電極層１１は、後述するように、積層方向で隣り合う電極層１１と一体的に形成されている。別体として形成された各電極層１１についても、実際の端子電極５では、各電極層１１の間の境界が視認できない程度に一体化されている。素体層６に形成された欠損部によって、素体２の、端子電極５が配置される凹部８が構成されている。

各電極層１１は、第三方向Ｄ３から見て、Ｌ字状を呈している。電極層１１は、複数の層部分１１ａ，１１ｂを有している。本実施形態では、電極層１１は、一対の層部分１１ａ，１１ｂを有している。層部分１１ａは、第一方向Ｄ１に沿って延在している。層部分１１ｂは、第二方向Ｄ２に沿って延在している。電極部分５ａは、各電極層１１の層部分１１ａが積層されることにより構成されている。電極部分５ａでは、各層部分１１ａは、各層部分１１ａの間の境界が視認できない程度に一体化されている。電極部分５ｂは、各電極層１１の層部分１１ｂが積層されることにより構成されている。電極部分５ｂでは、各層部分１１ｂは、各層部分１１ｂの間の境界が視認できない程度に一体化されている。

図４に示されるように、電子部品１は、素体２内に配置されたコイル９を備えている。コイル９のコイル軸は、第三方向Ｄ３に沿って延在している。コイル９の外形は、第三方向Ｄ３から見て、略矩形状を呈している。

図２に示されるように、コイル９（図４参照）は、第一コイル導体２０と、第二コイル導体２１と、第三コイル導体２２と、第四コイル導体２３と、第五コイル導体２４と、を有している。第一コイル導体２０、第二コイル導体２１、第三コイル導体２２、第四コイル導体２３及び第五コイル導体２４は、第三方向Ｄ３に沿って、第一コイル導体２０、第二コイル導体２１、第三コイル導体２２、第四コイル導体２３及び第五コイル導体２４の順に配置されている。第一コイル導体２０、第二コイル導体２１、第三コイル導体２２、第四コイル導体２３及び第五コイル導体２４は、ループの一部が途切れた略矩形状を呈しており、一端と他端とを有している。第一コイル導体２０、第二コイル導体２１、第三コイル導体２２、第四コイル導体２３及び第五コイル導体２４は、第一方向Ｄ１に沿って直線状に延在する部分と、第二方向Ｄ２に沿って直線状に延在する部分と、を有している。第一コイル導体２０、第二コイル導体２１、第三コイル導体２２、第四コイル導体２３及び第五コイル導体２４は、所定の幅で形成されている。

コイル９（図４参照）は、第一接続導体４５と、第二接続導体４６と、第三接続導体４７と、第四接続導体４８と、を有している。第一接続導体４５、第二接続導体４６、第三接続導体４７及び第四接続導体４８は、第三方向Ｄ３に沿って、第一接続導体４５、第二接続導体４６、第三接続導体４７及び第四接続導体４８の順で配置されている。第一接続導体４５、第二接続導体４６、第三接続導体４７及び第四接続導体４８は、第三方向Ｄ３から見て、略矩形状を呈している。

第一コイル導体２０は、一つの電極層１０と一つの電極層１１と同じ層に位置している。第一コイル導体２０は、連結導体２５を介して、電極層１１に連結されている。連結導体２５は、第一コイル導体２０と同じ層に位置している。第一コイル導体２０の一端が、連結導体２５と接続されている。連結導体２５は、層部分１１ａと接続されている。連結導体２５は、第一コイル導体２０と電極層１１とを連結している。連結導体２５は、層部分１１ｂと接続されていてもよい。第一コイル導体２０は、同じ層に位置している電極層１０から離間している。本実施形態では、第一コイル導体２０、連結導体２５、及び電極層１１は、一体に形成されている。

第一接続導体４５は、第一コイル導体２０と第二コイル導体２１との間の素体層６に配置されている。第一接続導体４５が配置されている素体層６には、一つの電極層１０と、一つの電極層１１とが位置している。第一接続導体４５は、同じ層に位置している電極層１０，１１から離間している。第一接続導体４５は、第三方向Ｄ３から見て、第一コイル導体２０の他端と、第二コイル導体２１の一端とに重なるように配置されている。第一接続導体４５は、第一コイル導体２０の他端と接続されていると共に、第二コイル導体２１の一端と接続されている。第一接続導体４５は、第一コイル導体２０と第二コイル導体２１とを連結している。

第二コイル導体２１は、一つの電極層１０と一つの電極層１１と同じ層に位置している。第二コイル導体２１は、同じ層に位置している電極層１０，１１から離間している。第一コイル導体２０と第二コイル導体２１とは、第一コイル導体２０と第二コイル導体２１との間に素体層６が介在している状態で、第三方向Ｄ３で互いに隣り合っている。第三方向Ｄ３から見て、第二コイル導体２１の一端は、第一コイル導体２０の他端と第一接続導体４５を介して重なっている。

第二接続導体４６は、第二コイル導体２１と第三コイル導体２２との間の素体層６に配置されている。第二接続導体４６が配置されている素体層６には、一つの電極層１０と、一つの電極層１１とが位置している。第二接続導体４６は、同じ層に位置している電極層１０，１１から離間している。第二接続導体４６は、第三方向Ｄ３から見て、第二コイル導体２１の他端と、第三コイル導体２２の一端とに重なるように配置されている。第二接続導体４６は、第二コイル導体２１の他端と接続されていると共に、第三コイル導体２２の一端と接続されている。第二接続導体４６は、第二コイル導体２１と第三コイル導体２２とを連結している。

第三コイル導体２２は、一つの電極層１０と一つの電極層１１と同じ層に位置している。第三コイル導体２２は、同じ層に位置している電極層１０，１１から離間している。第二コイル導体２１と第三コイル導体２２とは、第二コイル導体２１と第三コイル導体２２との間に素体層６が介在している状態で、第三方向Ｄ３で互いに隣り合っている。第三方向Ｄ３から見て、第三コイル導体２２の一端は、第二コイル導体２１の他端と第二接続導体４６を介して重なっている。

第三接続導体４７は、第三コイル導体２２と第四コイル導体２３との間の素体層６に配置されている。第三接続導体４７が配置されている素体層６には、一つの電極層１０と、一つの電極層１１とが位置している。第三接続導体４７は、同じ層に位置している電極層１０，１１から離間している。第三接続導体４７は、第三方向Ｄ３から見て、第三コイル導体２２の他端と、第四コイル導体２３の一端とに重なるように配置されている。第三接続導体４７は、第三コイル導体２２の他端と接続されていると共に、第四コイル導体２３の一端と接続されている。第三接続導体４７は、第三コイル導体２２と第四コイル導体２３とを連結している。

第四コイル導体２３は、一つの電極層１０と一つの電極層１１と同じ層に位置している。第四コイル導体２３は、同じ層に位置している電極層１０，１１から離間している。第三コイル導体２２と第四コイル導体２３とは、第三コイル導体２２と第四コイル導体２３との間に素体層６が介在している状態で、第三方向Ｄ３で互いに隣り合っている。第三方向Ｄ３から見て、第四コイル導体２３の一端は、第三コイル導体２２の他端と第三接続導体４７を介して重なっている。

第四接続導体４８は、第四コイル導体２３と第五コイル導体２４との間の素体層６に配置されている。第四接続導体４８が配置されている素体層６には、一つの電極層１０と、一つの電極層１１とが位置している。第四接続導体４８は、同じ層に位置している電極層１０，１１から離間している。第四接続導体４８は、第三方向Ｄ３から見て、第四コイル導体２３の他端と、第五コイル導体２４の一端とに重なるように配置されている。第四接続導体４８は、第四コイル導体２３の他端と接続されていると共に、第五コイル導体２４の一端と接続されている。第四接続導体４８は、第四コイル導体２３と第五コイル導体２４とを連結している。

第五コイル導体２４は、一つの電極層１０と一つの電極層１１と同じ層に位置している。第三方向Ｄ３から見て、第五コイル導体２４の一端は、第四コイル導体２３の他端と第四接続導体４８を介して重なっている。第五コイル導体２４は、連結導体２６を介して、電極層１０に連結されている。連結導体２６は、第五コイル導体２４と同じ層に位置している。第五コイル導体２４の他端が、連結導体２６と接続されている。連結導体２６は、層部分１０ａと接続されている。連結導体２６は、第五コイル導体２４と電極層１０とを連結している。連結導体２６は、層部分１０ｂと接続されていてもよい。第五コイル導体２４は、同じ層に位置している電極層１１から離間している。本実施形態では、第五コイル導体２４、連結導体２６、及び電極層１０は、一体に形成されている。

第一コイル導体２０、第二コイル導体２１、第三コイル導体２２、第四コイル導体２３及び第五コイル導体２４は、第一接続導体４５、第二接続導体４６、第三接続導体４７及び第四接続導体４８を通して、電気的に接続されている。第一コイル導体２０、第二コイル導体２１、第三コイル導体２２、第四コイル導体２３及び第五コイル導体２４は、コイル９（図４参照）を構成している。コイル９は、連結導体２５を通して、端子電極５と電気的に接続されている。コイル９は、連結導体２６を通して、端子電極４と電気的に接続されている。

各コイル導体２０～２４、各連結導体２５，２６、及び各接続導体４５～４８は、導電性材料を含んでいる。導電性材料は、Ａｇ又はＰｄを含んでいる。導電性材料は、たとえば、Ａｇ粉末又はＰｄ粉末などの金属粉末を含んでいる。本実施形態では、各コイル導体２０～２４、各連結導体２５，２６、及び各接続導体４５～４８は、各端子電極４，５と同じ導電性材料を含んでいる。各コイル導体２０～２４、各連結導体２５，２６、及び各接続導体４５～４８は、各端子電極４，５と異なる導電性材料を含んでいてもよい。各コイル導体２０～２４、各連結導体２５，２６、及び、各接続導体４５～４８は、対応する素体層６に設けられている。

（電子部品の製造方法）
図５～図１４を参照して、実施形態に係る電子部品１の製造方法について説明する。図５は、一実施形態に係る電子部品の製造方法を示すフローチャートである。図６は、積層体基板を示す上面図である。図７～図１４は、一実施形態に係る電子部品の製造方法を説明するための断面図である。図７～図１４では、図６のＡ－Ａ線に沿った断面図が示されている。図５及び図６に示されるように、電子部品１の製造方法は、積層体基板３０を形成する工程Ｓ１と、複数の積層体Ｌを個片化する工程Ｓ２と、を含む。

工程Ｓ１について説明する。工程Ｓ１では、図６に示される積層体基板３０が形成される。積層体基板３０は、複数の絶縁体層１６を積層することにより形成される。積層体基板３０は、積層方向（第三方向Ｄ３）と交差する方向に分割部３１を介して配列された複数の積層体Ｌを備えている。積層体Ｌは、電子部品１に対応している。積層体Ｌは、焼成工程を経ずにそのまま電子部品１とされてもよいし、焼成工程を経て電子部品１とされてもよい。

本実施形態では、積層体Ｌの数は「４」である。積層体基板３０は、基材３２上に形成されている。複数の積層体Ｌは、積層方向から見て、積層方向に交差する第一方向Ｄ１及び第二方向Ｄ２にそれぞれ配列されている。複数の積層体Ｌは、分割部３１と一体的に形成されている。分割部３１は、第一方向Ｄ１に延在している分割部分３１ａと、第二方向Ｄ２に延在している分割部分３１ｂと、を有している。

分割部分３１ａは、第二方向Ｄ２で隣り合う積層体Ｌ間に配置されている。分割部分３１ａは、第二方向Ｄ２で隣り合う積層体Ｌ同士を接続している。分割部分３１ａは、積層方向から見て、第一方向Ｄ１に延在している。分割部分３１ｂは、第一方向Ｄ１で隣り合う積層体Ｌ間に配置されている。分割部分３１ｂは、第一方向Ｄ１で隣り合う積層体Ｌ同士を接続している。分割部分３１ｂは、積層方向から見て、第二方向Ｄ２に延在している。積層方向から見て、分割部分３１ａと分割部分３１ｂとは互いに交差（ここでは、直交）している。

分割部３１の幅は、たとえば５μｍ以上２０μｍ以下である。分割部３１の幅とは、積層方向から見て、分割部３１の延在している方向と直交する方向の長さである。つまり、分割部分３１ａの幅は、分割部分３１ａの第二方向Ｄ２の長さである。分割部分３１ｂの幅は、分割部分３１ｂの第一方向Ｄ１の長さである。分割部分３１ａの幅は、たとえば、分割部分３１ｂの幅と同等である。分割部３１の幅は、一定ではなくてもよい。この場合、分割部３１の幅の最小値は、たとえば５μｍ以上であり、分割部３１の幅の最大値は、たとえば２０μｍ以下である。

積層体Ｌは、電極層１０，１１、コイル導体２０～２４、連結導体２５，２６、及び接続導体４５～４８に対応する導体１４と、素体層６に対応する絶縁体層１６と、を有している。導体１４は、焼成工程を経ずにそのまま電極層１０，１１、コイル導体２０～２４、連結導体２５，２６、及び接続導体４５～４８とされてもよいし、焼成工程を経て電極層１０，１１、コイル導体２０～２４、連結導体２５，２６、及び接続導体４５～４８とされてもよい。絶縁体層１６は、焼成工程を経ずにそのまま素体層６とされてもよいし、焼成工程を経て素体層６とされてもよい。図５では、電極層１０，１１に対応する導体１４が示され、コイル導体２０～２４、連結導体２５，２６、及び接続導体４５～４８に対応する導体１４の図示が省略されている。

積層体基板３０において、電極層１０，１１に対応する導体１４は、分割部３１と接している。第一方向Ｄ１で隣り合う積層体Ｌでは、電極層１０，１１に対応する導体１４同士が隣り合わないように互い違いに配置されている。このような配置により、分割部３１の幅が位置によって大きく異なることが抑制される。

図５に示される工程Ｓ１は、基材３２上に導体１４が設けられた層を形成する工程Ｓ１０と、工程Ｓ１０で形成された層上に導体１４を含む層を形成する工程Ｓ２０と、工程Ｓ２０で形成された層上に導体１４を含まない層を形成する工程Ｓ３０と、を含んでいる。工程Ｓ１では、分割部３１の幅が５μｍ以上２０μｍ以下となるように積層体基板３０が形成される。

まず、工程Ｓ１０が行われる。工程Ｓ１０では、図７（ａ）に示されるように、基材３２上に絶縁体レジスト層３３が形成される（工程Ｓ１１）。絶縁体レジスト層３３は、絶縁体層１６の構成材料（すなわち、素体層６の構成材料）である絶縁性材料を含んでいる。絶縁体レジスト層３３は、たとえば、ネガ型の感光性材料、及び絶縁性材料を含む絶縁性ペーストを基材３２上に塗布又は印刷することにより形成される。

続いて、絶縁体レジスト層３３が露光される（工程Ｓ１２）。絶縁体レジスト層３３はネガ型の感光性樹脂を含んでいるため、図７（ｂ）に示されるように、露光された部分が硬化され、絶縁体層１６が形成される。ここでは、たとえばＣｒからなるマスクＭ１が用いられる。マスクＭ１は、分割部３１の形状に対応するパターンを有している。

工程Ｓ１２では、図７（ａ）に示される絶縁体レジスト層３３のうち、分割部３１に対応する絶縁体レジスト部分３３ａを少なくとも除いて、絶縁体レジスト層３３を露光により硬化させ、絶縁体層１６を形成する。図７（ｂ）では、露光されていない未露光部がグレーで示されている。未露光部は、分割部３１に対応する絶縁体レジスト部分３３ａである。絶縁体レジスト部分３３ａは、分割部３１の積層方向の少なくとも一部を構成している。これにより、基材３２上に、絶縁体層１６及び絶縁体レジスト部分３３ａを有する層が形成される。

このように、工程Ｓ１０は、絶縁体レジスト層３３を形成する工程Ｓ１１、及び、絶縁体レジスト層３３を露光する工程Ｓ１２を含んでいる。本実施形態では、工程Ｓ１０が二回繰り返される。これにより、図７（ｃ）に示されるように、絶縁体層１６及び絶縁体レジスト部分３３ａを有する層が、基材３２上に二層積層される。なお、工程Ｓ１０が一回だけ実施され、絶縁体層１６及び絶縁体レジスト部分３３ａを有する層が、基材３２上に一層だけ積層されてもよい。

次に、工程Ｓ２０が行われる。ここでは、導体１４として、電極層１０，１１に対応する導体１４のみを図示して説明するが、各コイル導体２０～２４及び各連結導体２５，２６に対応する導体１４も同様に形成される。工程Ｓ２０では、図８（ａ）に示されるように、工程Ｓ１０で形成された絶縁体層１６及び絶縁体レジスト部分３３ａを有する層上に、導体レジスト層３４が形成される（工程Ｓ２１）。導体レジスト層３４は、導体１４の構成材料である導電性材料を含んでいる。導体レジスト層３４は、たとえば、ネガ型の感光性材料、及び導電性材料を含む導電性ペーストを塗布又は印刷することにより形成される。

続いて、導体レジスト層３４が露光される（工程Ｓ２２）。導体レジスト層３４はネガ型の感光性樹脂を含んでいるため、図８（ｂ）に示されるように、露光された部分が硬化され、導体１４が形成される。ここでは、たとえばＣｒからなるマスクＭ２が用いられる。マスクＭ２は、形成される各導体１４の形状に対応するパターンを有している。図８（ｂ）では、図８（ａ）に示される導体レジスト層３４のうち、露光されていない未露光部がグレーで示されている。露光は、導体レジスト層３４よりも下側（基材３２側）に位置する層が反応しない露光量に調整されて行われる。

続いて、導体レジスト層３４が現像される（工程Ｓ２３）。導体レジスト層３４はネガ型の感光性樹脂を含んでいるため、図９（ａ）に示されるように、未露光部は現像液に溶解されて除去される。これにより、工程Ｓ２３では、導体１４が形成される。

続いて、図９（ｂ）に示されるように、導体１４を埋め込むように絶縁体レジスト層３３が形成される（工程Ｓ２４）。絶縁体レジスト層３３は、導体１４を覆うように導体１４の周りに設けられる。絶縁体レジスト層３３は、導体１４の全体を埋め込む厚さを有している。

続いて、絶縁体レジスト層３３が露光される（工程Ｓ２５）。絶縁体レジスト層３３はネガ型の感光性樹脂を含んでいるため、図１０（ａ）に示されるように、露光された部分が硬化され、絶縁体層１６が形成される。ここでは、たとえばＣｒからなるマスクＭ３が用いられる。マスクＭ３は、分割部３１及び導体１４の形状に対応するパターンを有している。未露光部は、分割部３１及び導体１４に対応する絶縁体レジスト部分３３ａである。

続いて、絶縁体レジスト層３３が現像される（工程Ｓ２６）。絶縁体レジスト層３３はネガ型の感光性樹脂を含んでいるため、未露光部は現像液に溶解されて除去され得る。ここでは、図１０（ｂ）に示されるように、所定の幅以下の絶縁体レジスト部分３３ａが除去されず、所定の幅を超える絶縁体レジスト部分３３ａが除去されるように調整された現像処理が行われる。現像処理の調整は、具体的には、現像液を噴出するノズルの圧力、現像温度、又は現像時間等の調整によって行われる。これにより、絶縁体層１６には、下層の導体１４を露出させる凹部（ビア）が形成される。

このように、工程Ｓ２０は、導体レジスト層３４を形成する工程Ｓ２１、導体レジスト層３４を露光する工程Ｓ２２、導体レジスト層３４を現像する工程Ｓ２３、絶縁体レジスト層３３を形成する工程Ｓ２４、絶縁体レジスト層３３を露光する工程Ｓ２５、及び、絶縁体レジスト層３３を現像する工程Ｓ２６を含んでいる。本実施形態では、工程Ｓ２０が繰り返される。１回目の工程Ｓ２０によれば、図１０（ｂ）に示されるように、絶縁体層１６、導体１４、及び絶縁体レジスト部分３３ａを有する層が、工程Ｓ１０で形成された層上に積層される。

２回目以降の工程Ｓ２０について説明する。ここでは、導体１４として、電極層１０，１１に対応する導体１４のみを図示して説明するが、各コイル導体２０～２４、各連結導体２５，２６、及び各接続導体４５～４８に対応する導体１４も同様に形成される。まず、図１１（ａ）に示されるように、前回の工程Ｓ２０で形成された絶縁体層１６上に、導体レジスト層３４が形成される（工程Ｓ２１）。前回の工程Ｓ２０で形成された凹部は、導体レジスト層３４によって埋められる。

続いて、導体レジスト層３４が露光される（工程Ｓ２２）。図１１（ｂ）に示されるように、露光された部分が硬化され、導体１４が形成される。凹部内で形成された導体１４は、電極層１０，１１の一部及び各接続導体４５～４８に対応する。

続いて、導体レジスト層３４が現像される（工程Ｓ２３）。ここでも、所定の幅以下の絶縁体レジスト部分３３ａ及び導体レジスト部分３４ａが除去されず、所定の幅を超える絶縁体レジスト部分３３ａ及び導体レジスト部分３４ａが除去されるように調整された現像処理が行われる。これにより、図１２（ａ）に示されるように、分割部３１に対応する絶縁体レジスト部分３３ａ及び導体レジスト部分３４ａは除去されずに残る。導体１４は、絶縁体層１６の上面から突出した突出部を有している。

このように、２回目以降の工程Ｓ２０によれば、絶縁体層１６、導体１４、絶縁体レジスト部分３３ａ、及び導体レジスト部分３４ａを有する層が、前回の工程Ｓ２０で形成された層上に積層される。工程Ｓ２０が回繰り返されることにより、図１２（ｂ）に示されるように、絶縁体層１６、導体１４、絶縁体レジスト部分３３ａ、及び導体レジスト部分３４ａを有する層が複数積層される。導体１４に接する分割部３１では、絶縁体レジスト部分３３ａ及び導体レジスト部分３４ａが交互に積層される。導体１４から離間した分割部３１では、絶縁体レジスト部分３３ａが積層される。

次に、工程Ｓ３０が行われる。工程Ｓ３０では、図１３（ａ）に示されるように、まず、絶縁体レジスト層３３が形成される（工程Ｓ３１）。絶縁体レジスト層３３は、導体１４の突出部を埋め込む厚さを有している。続いて、絶縁体レジスト層３３が露光される（工程Ｓ３２）。これにより、図１３（ｂ）に示されるように、露光された部分が硬化され、絶縁体層１６が形成される。ここでは、たとえばＣｒからなるマスクＭ１が用いられる。本実施形態では、工程Ｓ３０が二回行われる。これにより、絶縁体層１６及び絶縁体レジスト部分３３ａを有する層が、工程Ｓ２０で形成された層上に二層積層される。この結果、積層体基板３０が形成される。

積層体基板３０は、工程Ｓ１において、複数の絶縁体層１６を積層することにより形成される。積層体基板３０は、工程Ｓ１において、絶縁体レジスト層３３を形成する工程（すなわち、工程Ｓ１１、工程Ｓ２４、又は工程Ｓ３１）と、絶縁体層１６を形成する工程（すなわち、工程Ｓ１２、工程Ｓ２５、又は工程Ｓ３２）とを基材３２上で繰り返すことによって形成されると言える。

工程Ｓ１後に、分割部３１（図１４（ａ）参照）を除去することにより、図１４（ｂ）に示されるように、複数の積層体Ｌを個片化する工程Ｓ２が行われる。工程Ｓ２では、図１１（ｂ）に示されるように、分割部３１が除去されるように調整された現像処理が行われる。これにより、複数の積層体Ｌが基材３２上で互いに離間した状態とされる。続いて、複数の積層体Ｌが基材３２から剥離される。これにより、個片化された複数の積層体Ｌが形成される。工程Ｓ２により得られた個片化された積層体Ｌは、上述のように、焼成工程を経ずにそのまま電子部品１とされてもよいし、焼成工程を経て電子部品１とされてもよい。

以下、電子部品１の製造方法の効果について説明する。積層体Ｌには、分割部３１に接する導体１４が設けられているので、たとえば、ダイシングにより積層体基板３０を切断する場合、導体１４が切断され難いために積層体基板３０に大きな切断応力が加わり、その結果、積層体Ｌが変形するおそれがある。これに対し、電子部品１の製造方法では、積層体基板３０の分割部３１が現像により除去されて、複数の積層体Ｌが個片化される。したがって、ダイシングによる場合と比べて、積層体Ｌの変形が更に抑制される。

たとえば、工程Ｓ１２の直後に絶縁体レジスト部分３３ａを除去した場合、絶縁体層と絶縁体層との間に凹部が形成されるので、その上に積層される絶縁体レジスト層３３の平面性が悪化するおそれがある。絶縁体層１６の積層数が大きくなるほど、凹部が深くなるので、その上に積層される絶縁体レジスト層３３の平面性も悪化し易い。この結果、積層体Ｌの形状が悪化し易い。具体的には、積層体Ｌの基材３２と反対側の辺部が丸められた形状となり易い。電子部品１の製造方法では、工程Ｓ１において複数の絶縁体層１６が積層され、積層体基板３０が形成された後に、工程Ｓ２において、絶縁体レジスト部分３３ａを含んで構成される分割部３１が除去される。したがって、積層される絶縁体レジスト層３３の平面性の悪化が抑制される。その結果、積層体Ｌの形状の悪化が抑制される。

積層体基板３０を形成する工程Ｓ１では、分割部３１の幅が５μｍ以上２０μｍ以下となるように積層体基板３０を形成する。このように分割部３１の幅が５μｍ以上であるため、分割部３１に対応する絶縁体レジスト部分３３ａ及び導体レジスト部分３４ａを調整された現像処理により除去して、複数の積層体Ｌを個片化することができる。分割部３１の幅が２０μｍ以下であるため、積層体基板３０を形成する過程で絶縁体レジスト部分３３ａ及び導体レジスト部分３４ａが現像液にさらされた場合でも、絶縁体レジスト部分３３ａ及び導体レジスト部分３４ａと、現像液との接触面積が小さく抑えられる。したがって、積層体基板３０を形成する過程の調整された現像処理により絶縁体レジスト部分３３ａ及び導体レジスト部分３４ａが除去されることが抑制される。

積層体基板３０を形成する工程Ｓ１は、積層体Ｌに設けられる導体１４の構成材料である導電性材料を含む導体レジスト層３４を形成する工程２１と、露光及び現像により、導体レジスト層３４から導体１４を形成する工程Ｓ２２及び工程Ｓ２３と、を含む。絶縁体レジスト層３３を形成する工程Ｓ２４では、導体１４を埋め込むように絶縁体レジスト層３３を形成する。これにより、積層体Ｌに導体１４を設けることができる。

以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

電子部品１では、端子電極４，５が凹部７，８から突出している電極部分４２，５２を有していなくてもよい。この場合、端子電極４，５の表面が端面２ａ，２ｂ及び主面２ｃと一致する。

電子部品１では、端子電極４，５が素体２の凹部７，８に設けられているが、端子電極４，５は、たとえば、端面２ａ，２ｂに設けられていてもよい。この場合、端子電極４，５は、たとえば、端面２ａ，２ｂに付与された導電性ペーストを焼き付けることにより形成される。したがって、工程Ｓ２０において形成される層の導体は、電極層１０，１１を含まない。

積層体基板３０において、電極層１０，１１に対応する導体１４は、分割部３１を介して隣り合うように積層体Ｌが配置されていてもよい。

１…電子部品、２…素体、９…コイル、１４…導体、１６…絶縁体層、３０…積層体基板、３１…分割部、３２…基材、３３…絶縁体レジスト層、３３ａ…絶縁体レジスト部分、３４…導体レジスト層、Ｌ…積層体。

Claims (5)

1. 複数の絶縁体層を積層することにより、積層方向と交差する方向に分割部を介して配列された複数の積層体を備える積層体基板を形成する工程と、
   前記分割部を除去することにより、前記複数の積層体を個片化する工程と、を含み、
   前記積層体基板を形成する工程は、
   基材上に前記絶縁体層の構成材料である絶縁性材料を含む絶縁体レジスト層を形成する工程と、
   前記分割部に対応する絶縁体レジスト部分を少なくとも除いて、前記絶縁体レジスト層を露光により硬化させ、前記絶縁体層を形成する工程と、を含み、
   前記積層体基板を形成する工程では、前記絶縁体レジスト層を形成する工程と、前記絶縁体層を形成する工程とを前記基材上で繰り返すことによって前記積層体基板を形成し、
   前記個片化する工程では、前記絶縁体レジスト部分を含み、前記積層体と同じ高さで構成される前記分割部を現像により除去する、
   電子部品の製造方法。
2. 前記積層体基板を形成する工程では、前記分割部の幅が５μｍ以上２０μｍ以下となるように前記積層体基板を形成する、
   請求項１に記載の電子部品の製造方法。
3. 前記積層体基板を形成する工程は、
   前記積層体に設けられる導体の構成材料である導電性材料を含む導体レジスト層を形成する工程と、
   露光及び現像により、前記導体レジスト層から前記導体を形成する工程と、を更に含み、
   前記絶縁体レジスト層を形成する工程では、前記導体を埋め込むように前記絶縁体レジスト層を形成する、
   請求項１又は２に記載の電子部品の製造方法。
4. 前記分割部は、前記絶縁体レジスト部分と、前記導体レジスト層の一部からなる導体レジスト部分とを含む、請求項３に記載の電子部品の製造方法。
5. 前記分割部は、前記導体と接して配置された幅狭部と、前記幅狭部より広い幅を有する幅広部と、を含む、請求項３又は４に記載の電子部品の製造方法。

Images