[go: up one dir, main page]

JP7333120B2 - ワイヤ構造及びワイヤ構造形成方法 - Google Patents

ワイヤ構造及びワイヤ構造形成方法 Download PDF

Info

Publication number
JP7333120B2
JP7333120B2 JP2022570777A JP2022570777A JP7333120B2 JP 7333120 B2 JP7333120 B2 JP 7333120B2 JP 2022570777 A JP2022570777 A JP 2022570777A JP 2022570777 A JP2022570777 A JP 2022570777A JP 7333120 B2 JP7333120 B2 JP 7333120B2
Authority
JP
Japan
Prior art keywords
wire
bump
point
bonding
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022570777A
Other languages
English (en)
Other versions
JPWO2022137288A5 (ja
JPWO2022137288A1 (ja
Inventor
善基 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Publication of JPWO2022137288A1 publication Critical patent/JPWO2022137288A1/ja
Publication of JPWO2022137288A5 publication Critical patent/JPWO2022137288A5/ja
Application granted granted Critical
Publication of JP7333120B2 publication Critical patent/JP7333120B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4896—Mechanical treatment, e.g. cutting, bending
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、柱状バンプと電子部品の上を跨ぐようにルーピングされたルーピングワイヤとを含むワイヤ構造の構成と、ワイヤ構造の形成方法に関する。
ワイヤボンディングによって半導体チップ等の電子部品の上を跨ぐワイヤを形成し、電磁シールドを構成することが提案されている（例えば、特許文献１参照）。
特許文献１に記載の方法で電子部品の上を跨ぐルーピングワイヤを形成する場合、ボンディングの始点側端は、ワイヤの先端を基板の上にボンディングした状態でワイヤを垂直に立ち上げ、大きな角度で横方向に曲げることができるので、ボンディングの始点を電子部品に近接して配置してもワイヤが電子部品に接触することはない。しかし、ボンディングの終点側は、ルーピングワイヤを基板に向けて屈曲させることが難しいため、ボンディングの終点は電子部品から離した位置にすることが必要であった（特許文献１の段落００１３参照）。このため、特許文献１の方法で電子部品の上を跨ぐルーピングワイヤを形成する場合、広いルーピングワイヤの形成スペースが必要となり、電子装置が大型化してしまうという問題があった。
特開２０２０－２５０７６号公報
そこで、本発明は、少ないスペースで電子部品の磁気シールドが可能なワイヤ構造を提供することを目的とする。
本発明のワイヤ構造は、基板の上に取付けられた電子部品に隣接して設けられた柱状バンプと、電子部品の上を跨ぐように基板の上にボンディングされたルーピングワイヤと、を備えるワイヤ構造であって、ルーピングワイヤは、先端が柱状バンプの電子部品と反対側で基板にボンディングされて基板から立ち上がる立ち上がり部と、電子部品の上を跨ぐように延びるループ部と、柱状バンプの上端に係合してループ部と立ち上がり部とを接続するように屈曲する屈曲部と、を備えることを特徴とする。
このように、屈曲部が柱状バンプの上端に係合して屈曲するので、屈曲部の屈曲角度を大きくすることができ、立ち上がり部を基板から垂直に近い角度で立ち上がらせることができる。これにより、電子部品に隣接した位置に立ち上がり部の先端をボンディングしても立ち上がり部の上部や屈曲部が電子部品に接触することを抑制でき、少ないスペースで電子部品の磁気シールドが可能なワイヤ構造を提供することができる。
本発明のワイヤ構造において、柱状バンプは、上端にループ部の延びる方向に延びる溝を有し、屈曲部は、溝に係合してもよい。
これにより、屈曲部を安定して柱状バンプの上端に係合させ、安定して大きな屈曲角度の屈曲部とすることができる
本発明のワイヤ構造において、屈曲部は、屈曲角度が６０°～９０°でもよい。
これにより、立ち上がり部を基板から垂直に近い角度で立ち上がらせることができ、コンパクトなワイヤ構造とすることができる。
本発明のワイヤ構造において、柱状バンプの高さは、基板からループ部までの高さの５０％以上でもよい。
これにより、より確実に立ち上がり部、屈曲部が電子部品に接触することを抑制できる。
本発明のワイヤ構造形成方法は、ボンディングツールによって柱状バンプとルーピングワイヤとを備えるワイヤ構造を形成するワイヤ構造形成方法であって、ボンディングツールによって基板の上のバンプ点にワイヤを複数回折り重ねて押圧し、柱状に形成して柱状バンプを形成する柱状バンプ形成工程と、バンプ点との間に電子部品を挟むよう基板の上に配置されている第１ボンド点の上に、ボンディングツールによってワイヤをボンディングする第１ボンディング工程と、第１ボンディング工程の後、ボンディングツールを上昇させてボンディングツールの先端からワイヤを繰り出すとともに、ボンディングツールを横方向に移動させて少なくとも１のキンクを備えるキンクワイヤを構成するキンクワイヤ形成工程と、キンクワイヤ形成工程の後、ボンディングツールを柱状バンプの上端に向かってルーピングさせて、第１ボンド点と柱状バンプの上端との間に電子部品を跨ぐループ部を形成するループ部形成工程と、ループ部形成工程の後、キンクワイヤの側面を柱状バンプの上端に係合させてキンクワイヤを基板に向かって屈曲させて屈曲部を形成する屈曲部形成工程と、屈曲部形成工程の後、バンプ点よりも第１ボンド点と反対側に隣接して基板の上に配置された第２ボンド点にボンディングツールでキンクワイヤをボンディングし、第２ボンド点から立ち上がって屈曲部に接続する立ち上がり部を形成する立ち上がり部形成工程と、を含むことを特徴とする。
このように、柱状バンプを形成した後に、ボンディングツールを柱状バンプの上端までルーピングしてキンクワイヤの側面を柱状バンプの上端に係合させてキンクワイヤを屈曲させるので、屈曲角度の大きい屈曲部を形成し、立ち上がり部を基板から垂直に近い角度で立ち上がらせることができる。これにより、電子部品に隣接した位置に立ち上がり部の先端をボンディングしても立ち上がり部の上部や屈曲部が電子部品に接触することを抑制でき、少ないスペースで電子部品の磁気シールドが可能なワイヤ構造を形成することができる。
本発明のワイヤ構造において、ボンディングツールは、ワイヤが挿通する貫通孔と、貫通孔の周囲に設けられた円環状のフェイス部とを備えるキャピラリであり、柱状バンプ形成工程は、ワイヤの側面を折り重ねて最上段の折り重ね部を形成する際に、キャピラリの中心位置をループ部の延びる方向に交差する方向にずらしてフェイス部でワイヤの側面を押圧し、柱状バンプの上端にループ部の延びる方向に延びる溝を形成してもよい。
このように、キャピラリの中心位置をループ部の延びる方向に交差する方向にずらしてフェイス部でワイヤの側面を押圧することにより、簡便に柱状バンプの上端にループ部の延びる方向に延びる溝を形成することができる。
本発明のワイヤ構造形成方法において、屈曲部形成工程は、ボンディングツールによってキンクワイヤの側面を溝に係合させてキンクワイヤを基板に向かって屈曲させてもよい。
これにより、屈曲部を安定して柱状バンプの上端に係合させ、安定して大きな屈曲角度の屈曲部を形成することができる。
本発明のワイヤ構造形成方法において、第１ボンディング工程は、ワイヤを第１ボンド点にボールボンディングを行い、立ち上がり部形成工程は、第２ボンド点にステッチボンディングを行ってもよい。
本発明のワイヤ構造形成方法において、柱状バンプ形成工程は、第１ボンド点と電子部品との間に配置された他のバンプ点に他の柱状バンプを更に形成し、ループ部形成工程は、キンクワイヤ形成工程の後、ボンディングツールを柱状バンプの上端に向かってルーピングさせて、第１ボンド点と柱状バンプの上端との間に電子部品を跨ぐループ部を形成する際に、キンクワイヤの側面を他の柱状バンプの上端に係合させてキンクワイヤを電子部品の上方に向かって屈曲させて他の屈曲部を形成してもよい。
これにより、第１ボンド点側のワイヤ構造を形成するスペースを少なくすることができ、より少ないスペースで電子部品の磁気シールドが可能なワイヤ構造を形成することができる。
本発明の電子装置は、基板と、基板の上に取付けられた電子部品と、電子部品に隣接して設けられた柱状バンプと、電子部品の上を跨ぐように基板の上にボンディングされたルーピングワイヤと、を備える電子装置であって、
ルーピングワイヤは、先端が柱状バンプの電子部品と反対側で基板にボンディングされて基板から立ち上がる立ち上がり部と、電子部品の上を跨ぐように延びるループ部と、柱状バンプの上端に係合してループ部と立ち上がり部とを接続するように屈曲する屈曲部と、を備えることを特徴とする。
これにより、電子装置を小型化することができる。
本発明の電子装置において、柱状バンプは、上端にループ部の延びる方向に延びる溝を有し、屈曲部は、溝に係合してもよい。
本発明は、少ないスペースで電子部品の磁気シールドが可能なワイヤ構造を提供できる。
実施形態のワイヤ構造を備える電子装置の平面図である。 実施形態のワイヤ構造を備える電子装置の断面図であって、図１に示すＡ－Ａ断面である。 図２に示すＢ部の詳細を示す立面図である。 実施形態のワイヤ構造の柱状バンプを図３に示すＤ－Ｄから見た立面図である。 図２に示すＣ部の詳細を示す立面図である。 実施形態のワイヤ構造を備える電子装置の製造に用いるワイヤボンディング装置の構成を示す立面図である。 図１に示すワイヤボンディング装置に取付けられるキャピラリの断面図である。 第２パッドの上に柱状バンプの圧着ボールと折り重ね部とを形成する際のキャピラリの先端の動作を示す説明図である。 図６に示すワイヤボンディング装置を用いて柱状バンプを形成する際のフリーエアボールの成形工程を示す図である。 図６に示すワイヤボンディング装置を用いて柱状バンプを形成する際のボールボンディングを行って圧着ボールを形成した状態を示す図である。 図９Ｂに示す状態からキャピラリを上昇させた状態を示す図である。 図９Ｃに示す状態からキャピラリを右側に横移動させた状態を示す図である。 図９Ｄに示す状態からキャピラリを上昇させた状態を示す図である。 図９Ｅに示す状態からキャピラリを左側に横移動させ、右側のフェイス部をボールネックの直上に位置させた状態を示す図である。 キャピラリの右側のフェイス部でボールネックの上にワイヤの側面を押し付けて押し潰し部を形成した状態を示す図である。 図９Ｇの状態からキャピラリを上昇させた状態を示す図である。 図９Ｈに示す状態からキャピラリを右側に横移動させ、左側のフェイス部を押し潰し部の直上に位置させた状態を示す図である。 キャピラリの左側のフェイス部で押し潰し部の上にワイヤの側面を押し付けて折り重ね部を形成した状態を示す図である。 図９Ｊに示す状態の後、キャピラリを上昇させて図９Ｈ～図９Ｊに示すようにワイヤの側面を左右から交互に複数回折り重ねて柱状に形成し、上端にキャピラリの左側のフェイス部でワイヤの側面を押し付けて前後方向に延びる溝を有する柱状バンプを形成した状態を示す立面図である。 図９Ｋの状態からワイヤクランパとキャピラリとを上昇させ、キャピラリの先端からワイヤテールを延出させた後、ワイヤクランパを閉とした状態でクランパとキャピラリとを更に上昇させてワイヤテールを柱状バンプから分離した状態を示す図である。 第１パッドの上に形成した圧着ボールの上にキンクワイヤを形成する場合のキャピラリの先端の移動を示す説明図である。 第１パッドの上に形成した圧着ボールとキンクワイヤとを示す立面図である。 図１１Ａの状態からキャピラリの先端を柱状バンプに向かってルーピングさせて、第１立ち上がり部とループ部とを形成した状態を示す図である。 図１１ＢのＥ部の詳細図を示す立面図である。 図１１Ｂ、図１１Ｃに示す状態からキャピラリの先端を第２ボンド点に向かって下向きに円弧状に移動させて屈曲部を形成している状態を示す立面図である。 図１１Ｄの状態からキャピラリの先端を下降させて第２パッドの上にステッチボンディングし、屈曲部と第２立ち上がり部とステッチボンド部とを形成した状態を示す立面図である。 図１１ＥのＦ部の詳細を示す立面図である。 他の実施形態のワイヤ構造の第１立ち上がり部を示す立面図である。
以下、図面を参照しながら実施形態の電子装置３０について説明する。図１、２に示すように、電子装置３０は、基板３１と、基板３１の上に取付けられた第１～第４電子部品３２ａ～３２ｄと、柱状バンプ４５と、ルーピングワイヤ５０とを備えている。柱状バンプ４５とルーピングワイヤ５０とは実施形態のワイヤ構造５０Ａを構成する。
基板３１の中央には、第１電子部品３２ａが取付けられている。第１電子部品３２ａは、例えば、半導体チップ或いはＩＣでもよい。また、第１電子部品３２ａの両側には第２、第３電子部品３２ｂ，３２ｃが取付けられている。第２、第３電子部品３２ｂ，３２ｃは、例えば、コンデンサ或いはインダクタであってもよい。また、第４電子部品３２ｄが取付けられている。第４電子部品３２ｄは、例えば、抵抗等でもよい。
第１～第４電子部品３２ａ～３２ｄの周囲の基板３１の表面には、金属製の第１パッド３３と、第２パッド３４と、左側パッド３５と、右側パッド３６とが設けられている。第１パッド３３には、ルーピングワイヤ５０の第１ボンド点Ｐ１が配置されている。また、第２パッド３４には、ルーピングワイヤ５０の第２ボンド点Ｐ２と柱状バンプ４５を形成するバンプ点Ｐｂとが配置されている。第２ボンド点Ｐ２は、バンプ点Ｐｂより第１ボンド点Ｐ１或いは第２電子部品３２ｂと反対側に配置されている。また、バンプ点Ｐｂと第１ボンド点Ｐ１とは間に第１～第４電子部品３２ａ～３２ｄを挟むよう基板３１の上に配置されている。
尚、以下の説明では、第１ボンド点Ｐ１から第２ボンド点Ｐ２に向かう方向を前方、第１ボンド点Ｐ１から第２ボンド点Ｐ２と反対側に向かう方向を後方、前方に向かって左側を左側、前方に向かって右側を右側として説明する。また、第１ボンド点Ｐ１と第２ボンド点Ｐ２の延びる方向を前後方向、これに直角方向を左右方向として説明する。また、各図に示す符号「Ｆ」は前方、符号「Ｒ」は後方、符号「ＬＨ」は左側、符号「ＲＨ」は右側を示す。
図２、３に示すように、第２パッド３４の上の第３電子部品３２ｂの側（後側）に配置されたバンプ点Ｐｂには、柱状バンプ４５が形成されている。柱状バンプ４５は、第３電子部品３２ｂに隣接するように形成された柱形状のバンプである。
図３、４に示すように柱状バンプ４５は、圧着ボール４１と、複数の折り重ね部４４とを含んでいる。図４に示すように、柱状バンプ４５は、第２パッド３４の上に形成された圧着ボール４１の上にワイヤ１６の側面を左右から複数回交互に折り重ねて折り重ね部４４を複数段に形成して柱状にしたものである。柱状バンプ４５の上端には、前後方向に延びる溝４８が形成されている。ルーピングワイヤ５０は、前後方向に延びるように基板３１の第１ボンド点Ｐ１と第２ボンド点Ｐ２とにボンディングされているので、溝４８は、ルーピングワイヤ５０の延びる方向に延びている。尚、図３、４では、柱状バンプ４５の高さは、隣接する第２電子部品３２ｂの高さと略同等の高さとなっているが、これよりも低くして、例えば、隣接する第２電子部品３２ｂの高さの５０％程度の高さとしてもよい。また、隣接する第２電子部品３２ｂの高さよりも高くしてもよい。
図２に戻って、ルーピングワイヤ５０は、第１～第３電子部品３２ａ～３２ｃの上を跨ぐように、第１パッド３３の第１ボンド点Ｐ１と、第２パッド３４の第２ボンド点Ｐ２とにボンディングされている。ルーピングワイヤ５０は、前後方向に延びて、圧着ボール５１と、第１立ち上がり部５３と、第２立ち上がり部５４と、ループ部５５と、屈曲部５６と、ステッチボンド部５７とを含んでいる。
図５に示すように、圧着ボール５１は、フリーエアボール４０を第１パッド３３の上にボンディングした円板状の部分である。第１立ち上がり部５３は、圧着ボール５１の上から上方向に延びた後、前方に屈曲して第３電子部品３２ｃの上側の近傍まで延びる部分である。
図２に示すように、ループ部５５は、第１立ち上がり部５３に接続され、第１～第４電子部品３２ａ～３２ｄの上を跨ぐように前後方向に延びる部分である。
図３に示すように、第２立ち上がり部５４は第２パッド３４の上にステッチボンドされたステッチボンド部５７から斜め上方向に立ち上がる部分である。屈曲部５６は、柱状バンプ４５の上端に形成された前後方向に延びる溝４８に係合してループ部５５と第２立ち上がり部５４とを接続するように屈曲する部分である。図３に示すように屈曲部５６の屈曲角度θは、例えば、６０°から９０°の間でもよい。
以上の様に構成された電子装置３０は、ルーピングワイヤ５０の屈曲部５６が柱状バンプ４５の上端に設けた溝４８に係合して屈曲するので、屈曲部５６の屈曲角度θを大きくすることができる。これにより、第２立ち上がり部５４を基板３１の第２パッド３４から垂直に近い角度で立ち上がらせることができる。このため、第２電子部品３２ａに隣接した位置に第２立ち上がり部５４の先端をステッチボンディングしても第２立ち上がり部５４の上部や屈曲部５６が隣接する第２電子部品３２ｂに接触することを抑制でき、少ないスペースで第１～第４電子部品３２ａ～３２ｄの磁気シールドを行うことができる。
以上説明した実施形態の電子装置３０では、ルーピングワイヤ５０を第１パッド３３と第２パッド３４の上にボンディングし、ルーピングワイヤ５０が前後方向に延びて第１～第４電子部品３２ａ～３２ｄの上を跨ぐこととして説明したが、これに限らない。例えば、左側パッド３５と右側パッド３６との上に左右方向に延びるようにルーピングワイヤ５０をボンディングするようにしてもよい。また、第１パッド３３と左側パッド３５又は右側パッド３６との間に斜め方向に延びるようにルーピングワイヤ５０をボンディングするようにしてもよい。
次に、図６から図１１Ｃを参照しながら、電子装置３０に取付けられているワイヤ構造５０Ａの形成方法について説明する。最初に、ワイヤボンディング装置１００について説明する。ワイヤボンディング装置１００は、電子装置３０の製造装置である。
図６に示すように、ワイヤボンディング装置１００は、ベース１０と、ＸＹテーブル１１と、ボンディングヘッド１２と、Ｚ方向モータ１３と、ボンディングアーム１４と、超音波ホーン１５と、ワイヤボンディングツールであるキャピラリ２０と、ワイヤクランパ１７と、放電電極１８と、ボンディングステージ１９と、制御部６０とを備えている。なお、以下の説明では、ボンディングアーム１４又は超音波ホーン１５の延びる方向をＸ方向、水平面でＸ方向と直角方向をＹ方向、上下方向をＺ方向として説明する。
ＸＹテーブル１１は、ベース１０の上に取付けられて上側に搭載されるものをＸＹ方向に移動させる。
ボンディングヘッド１２は、ＸＹテーブル１１の上に取付けられてＸＹテーブル１１によってＸＹ方向に移動する。ボンディングヘッド１２の中には、Ｚ方向モータ１３とＺ方向モータ１３によって駆動されるボンディングアーム１４とが格納されている。Ｚ方向モータ１３は、固定子１３ｂを備えている。ボンディングアーム１４は、根元部１４ａがＺ方向モータ１３の固定子１３ｂに対向し、Ｚ方向モータ１３のシャフト１３ａの周りに回転自在に取付けられる回転子となっている。
ボンディングアーム１４のＸ方向の先端には超音波ホーン１５が取付けられており、超音波ホーン１５の先端にはキャピラリ２０が取付けられている。超音波ホーン１５は、図示しない超音波振動子の振動により先端に取付けられたキャピラリ２０を超音波加振する。キャピラリ２０は後で図７を参照して説明するように内部に上下方向に貫通する貫通孔２１が設けられており、貫通孔２１にはワイヤ１６が挿通されている。ワイヤ１６は、図示しないワイヤスプール等のワイヤ供給から供給されている。
また、超音波ホーン１５の先端の上側には、ワイヤクランパ１７が設けられている。ワイヤクランパ１７は開閉してワイヤ１６の把持、開放を行う。
ボンディングステージ１９の上側には放電電極１８が設けられている。放電電極１８は、ベース１０に設けられた図示しないフレームに取付けられても良い。放電電極１８は、キャピラリ２０に挿通してキャピラリ２０の先端２５から延出したワイヤ１６との間で放電を行い、ワイヤ１６を溶融させてフリーエアボール４０を形成する。
ボンディングステージ１９は、上面に第１～第４電子部品３２ａ～３２ｄが取付けられた基板３１を吸着固定するとともに、図示しないヒータによって基板３１を加熱する。
ボンディングヘッド１２のＺ方向モータ１３の固定子１３ｂの電磁力によって回転子を構成するボンディングアーム１４の根元部１４ａが図６中の矢印７１に示す様に回転すると、超音波ホーン１５の先端に取付けられたキャピラリ２０は矢印７２に示す様にＺ方向に移動する。また、ボンディングステージ１９はＸＹテーブル１１によってＸＹ方向に移動する。従って、キャピラリ２０は、ＸＹテーブル１１とＺ方向モータ１３によってＸＹＺ方向に移動する。また、ワイヤクランパ１７は、キャピラリ２０と共にＸＹＺ方向に移動する。従って、ＸＹテーブル１１とＺ方向モータ１３とはキャピラリ２０とワイヤクランパ１７とをＸＹＺ方向に移動させる移動機構１１ａを構成する。
ＸＹテーブル１１と、Ｚ方向モータ１３と、ワイヤクランパ１７と、放電電極１８と、ボンディングステージ１９とは制御部６０に接続されており、制御部６０の指令に基づいて動作する。制御部６０は、ＸＹテーブル１１とＺ方向モータ１３とで構成される移動機構１１ａにより、キャピラリ２０のＸＹＺ方向の位置を調整するとともに、ワイヤクランパ１７の開閉、放電電極１８の駆動、ボンディングステージ１９の加熱制御を行う。
制御部６０は、内部に情報処理を行うプロセッサであるＣＰＵ６１と、動作プログラムや動作データ等を格納するメモリ６２とを含むコンピュータである。
次に図７を参照しながらキャピラリ２０の構造について説明する。図７は、キャピラリ２０の先端部の一例を示す図である。キャピラリ２０には、中心位置を通る中心線２４の方向に貫通する貫通孔２１が形成されている。この貫通孔２１の中にはワイヤ１６が挿通される。したがって、貫通孔２１の内径ｄ１は、ワイヤ１６の外径ｄ２よりも大きい（ｄ１＞ｄ２）。貫通孔２１の下端は、円錐状に広がっている。この円錐状に広がるテーパー部は、チャンファー部２２と呼ばれる。また、この円錐状の空間のうち最大の直径（すなわち最下端の直径）は、チャンファー径ｄ３と呼ばれる。
キャピラリ２０の下端面は、図６に示すフリーエアボール４０を押圧する円環状のフェイス部２３となる。このフェイス部２３は、フラットな水平面でもよいし、外側に近づくにつれ上方にすすむような傾斜面でもよい。フェイス部２３の幅、すなわち、チャンファー部２２とキャピラリ２０の下端の外周との距離を、「フェイス幅Ｗ」と呼ぶ。フェイス幅Ｗは、チャンファー径ｄ３とキャピラリ２０の外周径ｄ４により、Ｗ＝（ｄ４－ｄ３）／２で計算される。また、以下の説明では、キャピラリ２０の下端の中心線２４の上の点をキャピラリ２０の先端２５という。
図７中に一点鎖線で示す様に、キャピラリ２０の先端２５を高さｈ１の点ａまで下降させて図６に示すフリーエアボール４０を第２パッド３４の上に押圧すると、フリーエアボール４０はフェイス部２３で押圧されて扁平化して直径ｄ５で厚みｈｂの扁平円柱状の圧着ボール４１が形成される。また、フリーエアボール４０を形成する金属の一部は、チャンファー部２２から貫通孔２１に入り込み、圧着ボール４１の上側に接続されるボールネック４２が形成される。
次に、図８から図９Ｌを参照して第２パッド３４の上に柱状バンプ４５を形成する柱状バンプ形成工程について説明する。
制御部６０のプロセッサであるＣＰＵ６１は、まず、ワイヤクランパ１７を開放して、ＸＹテーブル１１およびＺ方向モータ１３を駆動制御して、キャピラリ２０の先端２５を放電電極１８の近傍に移動させる。そして、ＣＰＵ６１は、放電電極１８とキャピラリ２０の先端２５から延出したワイヤテールとの間で放電を発生させ、図９Ａに示すように、キャピラリ２０の先端２５から延出したワイヤ１６をフリーエアボール４０に成形する。
そして、ＣＰＵ６１は、図８、図９Ａに示す様に、ＸＹテーブル１１およびＺ方向モータ１３を駆動制御して、キャピラリ２０の中心線２４のＸＹ座標を第２パッド３４の上のバンプ点Ｐｂの中心線３８のＸＹ座標に合わせる。そして、ＣＰＵ６１は、図８、図９Ｂに示す矢印８１の様にキャピラリ２０の先端２５をバンプ点Ｐｂに向かって点ａまで下降させ、図９Ｂに示す様に、キャピラリ２０のフェイス部２３でフリーエアボール４０を第２パッド３４の上に押圧するボールボンディングを行う。
キャピラリ２０がフリーエアボール４０を第２パッド３４の上に押圧すると、先に図２を参照して説明したように、フェイス部２３とチャンファー部２２とは、フリーエアボール４０を圧着ボール４１とボールネック４２とに成形する。
次には、ＣＰＵ６１は、図８、図９Ｃに示すように、ＸＹテーブル１１およびＺ方向モータ１３を駆動制御して、図８、図９Ｃに示す矢印８２の様にキャピラリ２０の先端２５を点ｂまで上昇させる。次に、ＣＰＵ６１は、図８、図９Ｄに示す矢印８３の様にキャピラリ２０の先端２５を点ｃまで右側に向かって横方向に移動させる。そして、ＣＰＵ６１は、図８、図９Ｅに示す矢印８４の様に、キャピラリ２０の先端２５を点ｄまで上昇させる。その後、ＣＰＵ６１は、図８、図９Ｆ中に示す矢印８５の様に、キャピラリ２０の右側のフェイス部２３のフェイス幅方向の中心がバンプ点Ｐｂの中心線３８のＸＹ座標となる位置までキャピラリ２０を左側に横移動させる。
矢印８２～８５に示すように、キャピラリ２０の先端２５を上昇させた後右側へ横移動させ、その後、再度、キャピラリ２０を上昇させた後左側に移動させることにより、図９Ｆに示すように、ボールネック４２の上側のワイヤ１６がボールネック４２の上で右側と左側とに折り返されたような形状になる。
そして、ＣＰＵ６１は、ＸＹテーブル１１およびＺ方向モータ１３を駆動制御して、図８、図９Ｇに示す矢印８６の様にキャピラリ２０の先端２５を点ｆまで下降させて、ボールネック４２の上で右側と左側とに折り返されたワイヤ１６の側面をボールネック４２の上に押圧して押し潰し、押し潰し部４３を形成する。
その後、ＣＰＵ６１は、図８、図９Ｈに示す矢印８７の様にキャピラリ２０の先端２５を点ｇまで上昇させた後、図８、図９Ｉに示す矢印８８の様にキャピラリ２０の左側のフェイス部２３のフェイス幅方向の中心がバンプ点Ｐｂの中心線３８のＸＹ座標となる位置までキャピラリ２０を右側に横移動させる。
このようなキャピラリ２０の上昇と右側への横移動により、図９Ｈに示す押し潰し部４３の左側から上方向に立ち上がったワイヤ１６は、押し潰し部４３の上側に折り重ねられる。
そして、ＣＰＵ６１は、ＸＹテーブル１１およびＺ方向モータ１３を駆動制御して、図８、図９Ｊに示す矢印８９に示すように、キャピラリ２０の先端２５を点ｉまで下降させ、押し潰し部４３の上にワイヤ１６の側面を押圧して折り重ね部４４を形成する。
次に、ＣＰＵ６１は、ＸＹテーブル１１およびＺ方向モータ１３を駆動制御して、キャピラリ２０を上昇させて、図９Ｈ～図９Ｊに示すようにワイヤ１６の側面を左右から交互に折り重ねて折り重ね部４４を複数段に成形し、柱状バンプ４５を形成する。そして、ＣＰＵ６１は、キャピラリ２０の左側のフェイス部２３のフェイス幅方向の中心がバンプ点Ｐｂの中心線３８のＸＹ座標となる位置までキャピラリ２０を移動させ、図９Ｋに示す矢印９０のように、キャピラリ２０の先端２５を点ｊまで下降させ、折り重ね部４４の上にワイヤ１６の側面を押圧して最上段の折り重ね部４４を形成する。この押圧によって最上段の折り重ね部４４の上面には、フェイス部２３によって前後方向に延びる溝４８が形成される。この際、最上段の折り重ね部４４とキャピラリ２０の貫通孔２１の中に入っているワイヤ１６とは、細い接続部４６でつながっている。
次に、ＣＰＵ６１は、ＸＹテーブル１１およびＺ方向モータ１３を駆動制御して、図９Ｌに示す矢印９１のようにキャピラリ２０を上昇させてキャピラリ２０の先端２５からワイヤテール４７を延出させる。その後、ＣＰＵ６１は、ワイヤクランパ１７を閉としてワイヤクランパ１７とキャピラリ２０とを更に上昇させることによりワイヤ供給に接続されているワイヤテール４７の下端と接続部４６とを切断する。これにより、図９Ｌに示すように、第２パッド３４の上に柱状バンプ４５が形成される。
以上説明したように、キャピラリ２０の上昇と左右方向の移動と下降による押圧とを繰り返して実行することによりワイヤ１６の側面を左右から交互に折り重ねて折り重ね部４４を複数段に成形し、柱状バンプ４５を形成することができる。また、最上段の折り重ね部４４を成形する際には、キャピラリ２０の中心線２４の位置をキャピラリ２０の左側のフェイス部２３のフェイス幅方向の中心がバンプ点Ｐｂの中心線３８のＸＹ座標となるように、柱状バンプ４５の中心線３８の位置よりも右側にずらしてワイヤ１６の側面を押圧する。つまり、キャピラリ２０の中心線２４の位置を柱状バンプ４５の中心線３８の位置よりもループ部５５の延びる方向である前後方向に交差する左右方向にずらしてフェイス部２３でワイヤ１６の側面を押圧する。これにより、柱状バンプ４５の上端に前後方向に延びる溝４８を形成することができる。
次に図１０から図１１Ｃを参照してルーピングワイヤ５０を形成する工程について説明する。
制御部６０のＣＰＵ６１は、ＸＹテーブル１１およびＺ方向モータ１３を駆動制御して、先に図９Ａ、図９Ｂを参照して説明したように、ワイヤ１６の先端にフリーエアボール４０を形成し、図１１Ａに示すように、キャピラリ２０を第１パッド３３の上に下降させて第１パッド３３の上に圧着ボール５１を形成する（第１ボンディング工程）。
次に、ＣＰＵ６１は、ＸＹテーブル１１およびＺ方向モータ１３を駆動制御して、図１０の矢印９２ａ～矢印９２ｋに示すように、第１ボンド点Ｐ１から各点Ｓ１～Ｓ１２を通るように、キャピラリ２０の上昇と前後方向の移動とを繰り返して行い、図１１Ａに示すような第１キンク５２ａ、第２キンク５２ｂ、第３キンク５２ｃを有するキンクワイヤ５２を形成する（キンクワイヤ形成工程）。
次に、ＣＰＵ６１は、図１１Ｂの矢印９３に示すようにキャピラリ２０の先端２５を柱状バンプ４５の上端に向かってルーピングさせて、第１ボンド点Ｐ１と柱状バンプ４５の上端との間に第１～第３電子部品３２ａ～３２ｃを跨ぐルーピングワイヤ５０のループ部５５を形成する（ループ部形成工程）。この際、キンクワイヤ５２の第１キンク５２ａと第２キンク５２ｂを含む部分は、図５、図１１Ｂに示すように第１パッド３３の上の圧着ボール５１の上から立ち上がって第３電子部品３２ｃの上側に向かうルーピングワイヤ５０の第１立ち上がり部５３に成形される。また、図１１Ｃに示す様に、キンクワイヤ５２の側面が柱状バンプ４５の上端に接してルーピングワイヤ５０のループ部５５が形成された際、キャピラリ２０の先端２５とキンクワイヤ５２の先端部分は、柱状バンプ４５よりも前方に位置している。
次に、ＣＰＵ６１は、ＸＹテーブル１１およびＺ方向モータ１３を駆動制御して、図１１Ｄの矢印９４に示すように、キャピラリ２０の先端２５を第２ボンド点Ｐ２に向かって下方向に円弧状に移動させる。これにより、キャピラリ２０の先端２５は、キンクワイヤ５２の側面を柱状バンプ４５の上端の溝４８に係合させると共に、キンクワイヤ５２の溝４８に係合している部分の前方側を基板３１の第２パッド３４に向かって屈曲させて、ルーピングワイヤ５０の屈曲部５６を形成する（屈曲部形成工程）。
次にＣＰＵ６１は、ＸＹテーブル１１およびＺ方向モータ１３を駆動制御して、図１１Ｅ、図１１Ｆの矢印９４に示すように、キャピラリ２０の先端２５を第２ボンド点Ｐ２に向かって更に下方向に円弧状に移動させた後、図１１Ｅ、図１１Ｆの矢印９５に示すように、キャピラリ２０の先端２５を第２ボンド点Ｐ２に向かって下降させてキンクワイヤ５２の先端部を第２パッド３４の上の第２ボンド点Ｐ２の上にステッチボンディングする。これにより、第２パッド３４の上にルーピングワイヤ５０のステッチボンド部５７と、ステッチボンド部５７から立ち上がって屈曲部５６に接続するルーピングワイヤ５０の第２立ち上がり部５４が形成される（立ち上がり部形成工程）。
この後、ＣＰＵ６１は、ワイヤクランパ１７を閉としてワイヤクランパ１７とキャピラリ２０とを上昇させることによりワイヤ供給に接続されているワイヤ１６とステッチボンド部５７とを切断する。これにより、ルーピングワイヤ５０の形成が完了する。
以上説明したように、柱状バンプ４５を形成した後に、キンクワイヤ５２を柱状バンプ４５の上端までルーピングしてキンクワイヤ５２の側面を柱状バンプ４５の上端の溝４８に係合させてキンクワイヤ５２を屈曲させるので、屈曲角度θの大きい屈曲部５６を形成でき、第２立ち上がり部５４を基板３１の第２パッド３４から垂直に近い角度で立ち上がらせることができる。これにより、第２電子部品３２ｂに隣接した位置に第２立ち上がり部５４の先端をボンディングしても第２立ち上がり部５４の上部や屈曲部５６が第２電子部品３２ｂに接触することを抑制でき、少ないスペースで第１～第４電子部品３２ａ～３２ｄの磁気シールドが可能なワイヤ構造５０Ａを形成することができる。
次に図１２を参照して他の実施形態のワイヤ構造５０Ｂについて説明する。図１２に示すように、ワイヤ構造５０Ｂは、柱状バンプ４５ａと、ルーピングワイヤ５０ａとで構成されている。
柱状バンプ４５ａは、第１パッド３３の上の第１ボンド点Ｐ１よりも第２ボンド点Ｐ２の側に配置したバンプ点Ｐｂ１の上に形成されている。柱状バンプ４５ａは、先に図１から図９Ｌを参照して説明した柱状バンプ４５と同様、圧着ボール４１と複数段の折り重ね部４４とを備え、上端には前後方向に延びる溝４８が設けられている。
ルーピングワイヤ５０ａは、先に図１から図９Ｌを参照して説明したルーピングワイヤ５０と同様、第１～第４電子部品３２ａ～３２ｄの上を跨ぐように基板３１の上にボンディングされて第１パッド３３と第２パッド３４とを接続する。ルーピングワイヤ５０ａは、第１パッド３３の側が、圧着ボール５１ａと、第１立ち上がり部５３ａと、屈曲部５６ａと、ループ部５５ａとで構成されている点がルーピングワイヤ５０ａと異なっている。その他の構成は、先に説明したルーピングワイヤ５０ａと同一である。
図１２に示すように、第１立ち上がり部５３ａは、第１パッド３３の上の圧着ボール５１ａから斜め上方向に立ち上がる部分である。屈曲部５６ａは、第１立ち上がり部５３ａに接続され、柱状バンプ４５の上端で立ち上がり方向から第３電子部品３２ｃの上方に向かって屈曲する部分である。屈曲部５６ａの屈曲角度θ２は、例えば、６０°～９０°の間にしてもよい。ループ部５５ａは、屈曲部５６ａに接続されて柱状バンプ４５ａの上端で垂直方向から第１～第３電子部品３２ａ～３２ｃを跨いで第２ボンド点Ｐ２に延びる部分である。
図１２に示すワイヤ構造５０Ｂを形成する場合、最初に第１パッド３３、第２パッド３４のバンプ点Ｐｂ、Ｐｂ１の上に先に図９Ａ～図９Ｌを参照したと同様の方法で柱状バンプ４５、４５ａを形成する（柱状バンプ生成工程）。
次に図１１Ａを参照して説明したと同様、第１ボンド点Ｐ１にボールボンディングを行い、圧着ボール５１を形成する（第１ボンディング工程）。そして、キャピラリ２０を上昇させてキャピラリ２０の先端２５からワイヤ１６を繰り出すとともに、キャピラリ２０を横方向に移動させてキンクワイヤ５２を形成する（キンクワイヤ形成工程）。この際、図１１Ａに示す第１キンク５２ａの曲がり角度は、ワイヤ構造５０Ａを形成する場合よりも少なくするか、第１キンク５２ａを形成せず、第２、３キンク５２ｂ、５２ｃのみを形成するようにする。
そして、図１２の矢印９６に示すように、キャピラリ２０を第２パッド３４の上に形成された柱状バンプ４５の上端に向かってルーピングさせていく。この際、キンクワイヤ５２の側面は第１パッド３３の上に形成した柱状バンプ４５ａの上端の溝４８に係合して、キンクワイヤ５２は第３電子部品３２ｃの上方に向かって屈曲角度θ２だけ屈曲して屈曲部５６ａが形成される。また、屈曲部５６ａに接続して第２ボンド点Ｐ２に向かって延びるループ部５５ａが形成される。このように、屈曲部５６ａは、柱状バンプ４５ａの上端に係合してループ部５５ａと第１立ち上がり部５３ａとを接続するように屈曲する部分である。
ループ部５５ａの側面が第２パッド３４の上に形成された柱状バンプ４５の上に接した後は、図１１Ｂ～図１１Ｆを参照して説明したと同様、屈曲部生成工程と、立ち上がり部形成工程とを実行してルーピングワイヤ５０ａを形成する。
図１２に示すワイヤ構造５０Ｂは、第１パッド３３の側に配置されている第３電子部品３２ｃに隣接した位置にルーピングワイヤ５０ａの圧着ボール５１ａをボンディングしても第１立ち上がり部５３ａの上部や屈曲部５６ａが第３電子部品３２ｃに接触することを抑制でき、第１パッド３３の側のルーピングワイヤ５０ａの形成スペースを小さくできる。これにより、より少ないスペースで第１～第４電子部品３２ａ～３２ｄの磁気シールドが可能となる。
１０ ベース、１１ ＸＹテーブル、１１ａ 移動機構、１２ ボンディングヘッド、１３ Ｚ方向モータ、１３ａ シャフト、１３ｂ 固定子、１４ ボンディングアーム、１４ａ 根元部、１５ 超音波ホーン、１６ ワイヤ、１７ ワイヤクランパ、１８ 放電電極、１９ ボンディングステージ、２０ キャピラリ、２１ 貫通孔、２２ チャンファー部、２３ フェイス部、２４、３８ 中心線、２５ 先端、３０ 電子装置、３１ 基板、３２a 第１電子部品、３２ｂ 第２電子部品、３２ｃ 第３電子部品、３２ｄ 第４電子部品、３３ 第１パッド、３４ 第２パッド、３５ 左側パッド、３６ 右側パッド、４０ フリーエアボール、４１、５１ 圧着ボール、４２ ボールネック、４３ 押し潰し部、４４ 折り重ね部、４５、４５ａ 柱状バンプ、４６ 接続部、４７ ワイヤテール、４８ 溝、５０、５０ａ ルーピングワイヤ、５０Ａ、５０Ｂ ワイヤ構造、５２ キンクワイヤ、５２ａ～５２ｃ 第１～第３キンク、５３、５３ａ 第１立ち上がり部、５４ 第２立ち上がり部、５５、５５ａ ループ部、５６、５６ａ 屈曲部、５７ ステッチボンド部、６０ 制御部、６１ ＣＰＵ、６２ メモリ、１００ ワイヤボンディング装置。

Claims (10)

  1. 基板の上に取付けられた電子部品に隣接して設けられたバンプ点の上に形成された柱状バンプと、
    前記バンプ点との間に電子部品を挟むよう前記基板の上に配置されている第１ボンド点と、前記バンプ点よりも前記第１ボンド点と反対側に隣接して前記基板の上に配置された第２ボンド点との間で前記電子部品の上を跨ぐように前記基板の上にボンディングされたルーピングワイヤと、を備えるワイヤ構造であって、
    前記ルーピングワイヤは、
    先端が前記第２ボンド点で前記基板にボンディングされて前記基板から立ち上がる立ち上がり部と、
    前記電子部品の上を跨ぐように延びるループ部と、
    前記柱状バンプの上端に係合して前記ループ部と前記立ち上がり部とを接続するように屈曲する屈曲部と、を備え、
    前記バンプ点と前記第２ボンド点とは共通のパッドの上に配置されており、
    前記柱状バンプは、前記パッドの上に形成された圧着ボールと、前記圧着ボールの上に形成された複数段の折り重ね部とで構成される柱形状であり、上端に前記ループ部の延びる方向に延びる溝を有し、前記屈曲部は、前記溝に係合していること、
    を特徴とするワイヤ構造。
  2. 請求項１に記載のワイヤ構造であって、
    前記屈曲部は、屈曲角度が６０°～９０°であること、
    を特徴とするワイヤ構造。
  3. 請求項１または３に記載のワイヤ構造であって、
    前記柱状バンプの高さは、前記電子部品の高さと同等または前記電子部品の高さよりも高いこと、
    を特徴とするワイヤ構造。
  4. ボンディングツールによって柱状バンプとルーピングワイヤとを備えるワイヤ構造を形成するワイヤ構造形成方法であって、
    前記ボンディングツールによって基板の上のバンプ点にワイヤを複数回折り重ねて押圧し、柱状に形成して前記柱状バンプを形成する柱状バンプ形成工程と、
    前記バンプ点との間に電子部品を挟むよう前記基板の上に配置されている第１ボンド点の上に、前記ボンディングツールによって前記ワイヤをボンディングする第１ボンディング工程と、
    前記第１ボンディング工程の後、前記ボンディングツールを上昇させて前記ボンディングツールの先端から前記ワイヤを繰り出すとともに、前記ボンディングツールを横方向に移動させて少なくとも１のキンクを備えるキンクワイヤを構成するキンクワイヤ形成工程と、
    前記キンクワイヤ形成工程の後、前記ボンディングツールを前記柱状バンプの上端に向かってルーピングさせて、前記第１ボンド点と前記柱状バンプの上端との間に前記電子部品を跨ぐループ部を形成するループ部形成工程と、
    前記ループ部形成工程の後、前記キンクワイヤの側面を前記柱状バンプの上端に係合させて前記キンクワイヤを前記基板に向かって屈曲させて屈曲部を形成する屈曲部形成工程と、
    前記屈曲部形成工程の後、前記バンプ点よりも前記第１ボンド点と反対側に隣接して前記基板の上に配置された第２ボンド点に前記ボンディングツールで前記キンクワイヤをボンディングし、前記第２ボンド点から立ち上がって前記屈曲部に接続する立ち上がり部を形成する立ち上がり部形成工程と、
    を含むことを特徴とするワイヤ構造形成方法。
  5. 請求項５に記載のワイヤ構造形成方法であって、
    前記ボンディングツールは、前記ワイヤが挿通する貫通孔と、前記貫通孔の周囲に設けられた円環状のフェイス部とを備えるキャピラリであり、
    前記柱状バンプ形成工程は、前記ワイヤの側面を折り重ねて最上段の折り重ね部を形成する際に、前記キャピラリの中心位置を前記ループ部の延びる方向に交差する方向にずらして前記フェイス部で前記ワイヤの側面を押圧し、前記柱状バンプの上端に前記ループ部の延びる方向に延びる溝を形成すること、
    を特徴とするワイヤ構造形成方法。
  6. 請求項６に記載のワイヤ構造形成方法であって、
    前記屈曲部形成工程は、前記ボンディングツールによって前記キンクワイヤの側面を前記溝に係合させて前記キンクワイヤを前記基板に向かって屈曲させること、
    を特徴とするワイヤ構造形成方法。
  7. 請求項５から７のいずれか１項に記載のワイヤ構造形成方法であって、
    前記第１ボンディング工程は、前記ワイヤを前記第１ボンド点にボールボンディングを行い、
    前記立ち上がり部形成工程は、前記第２ボンド点にステッチボンディングを行うこと、
    を特徴とするワイヤ構造形成方法。
  8. 請求項５から８のいずれか１項に記載のワイヤ構造形成方法であって、
    前記柱状バンプ形成工程は、前記第１ボンド点と前記電子部品との間に配置された他のバンプ点に他の柱状バンプを更に形成し、
    前記ループ部形成工程は、前記キンクワイヤ形成工程の後、前記ボンディングツールを前記柱状バンプの上端に向かってルーピングさせて、前記第１ボンド点と前記柱状バンプの上端との間に前記電子部品を跨ぐ前記ループ部を形成する際に、前記キンクワイヤの側面を前記他の柱状バンプの上端に係合させて前記キンクワイヤを前記電子部品の上方に向かって屈曲させて他の屈曲部を形成すること、
    を特徴とするワイヤ構造形成方法。
  9. 基板と、
    前記基板の上に取付けられた電子部品と、
    前記電子部品に隣接して設けられたバンプ点の上に形成された柱状バンプと、
    前記バンプ点との間に電子部品を挟むよう前記基板の上に配置されている第１ボンド点と、前記バンプ点よりも前記第１ボンド点と反対側に隣接して前記基板の上に配置された第２ボンド点との間で前記電子部品の上を跨ぐように前記基板の上にボンディングされたルーピングワイヤと、を備える電子装置であって、
    前記ルーピングワイヤは、
    先端が前記第２ボンド点で前記基板にボンディングされて前記基板から立ち上がる立ち上がり部と、
    前記電子部品の上を跨ぐように延びるループ部と、
    前記柱状バンプの上端に係合して前記ループ部と前記立ち上がり部とを接続するように屈曲する屈曲部と、を備え、
    前記バンプ点と前記第２ボンド点とは共通のパッドの上に配置されており、
    前記柱状バンプは、前記パッドの上に形成された圧着ボールと、前記圧着ボールの上に形成された複数段の折り重ね部とで構成される柱形状であり、上端に前記ループ部の延びる方向に延びる溝を有し、前記屈曲部は、前記溝に係合していること、
    を特徴とする電子装置。
  10. 請求項１０に記載の電子装置であって、
    前記柱状バンプの高さは、前記電子部品の高さと同等または前記電子部品の高さよりも高いこと、
    を特徴とする電子装置。
JP2022570777A 2020-12-21 2020-12-21 ワイヤ構造及びワイヤ構造形成方法 Active JP7333120B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/047715 WO2022137288A1 (ja) 2020-12-21 2020-12-21 ワイヤ構造及びワイヤ構造形成方法

Publications (3)

Publication Number Publication Date
JPWO2022137288A1 JPWO2022137288A1 (ja) 2022-06-30
JPWO2022137288A5 JPWO2022137288A5 (ja) 2023-03-09
JP7333120B2 true JP7333120B2 (ja) 2023-08-24

Family

ID=82159077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022570777A Active JP7333120B2 (ja) 2020-12-21 2020-12-21 ワイヤ構造及びワイヤ構造形成方法

Country Status (6)

Country Link
US (1) US20230178495A1 (ja)
JP (1) JP7333120B2 (ja)
KR (1) KR20230056048A (ja)
CN (1) CN115039211A (ja)
TW (1) TWI816255B (ja)
WO (1) WO2022137288A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247672A (ja) 2003-02-17 2004-09-02 Shinkawa Ltd バンプ形成方法及びワイヤボンディング方法
JP2008235849A (ja) 2007-02-21 2008-10-02 Shinkawa Ltd 半導体装置及びワイヤボンディング方法
JP2011108993A (ja) 2009-11-20 2011-06-02 Renesas Electronics Corp 半導体装置及びその製造方法
JP2020025076A (ja) 2018-08-03 2020-02-13 株式会社村田製作所 モジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5030471A (ja) * 1973-07-17 1975-03-26
JP2900914B2 (ja) * 1997-04-18 1999-06-02 日本電気株式会社 半導体装置および半導体装置の製造方法
JP3455092B2 (ja) * 1997-10-27 2003-10-06 株式会社新川 半導体装置及びワイヤボンディング方法
US7088009B2 (en) * 2003-08-20 2006-08-08 Freescale Semiconductor, Inc. Wirebonded assemblage method and apparatus
US7446419B1 (en) * 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
JP4344002B1 (ja) * 2008-10-27 2009-10-14 株式会社新川 ワイヤボンディング方法
US8759987B2 (en) * 2009-10-09 2014-06-24 Nichia Corporation Semiconductor device and method of manufacturing the semiconductor device
KR101815754B1 (ko) * 2016-03-10 2018-01-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
EP4439664A3 (en) * 2016-04-01 2024-12-18 Intel Corporation Semiconductor package with electromagnetic interference shielding structures
US11227840B2 (en) * 2018-08-03 2022-01-18 Murata Manufacturing Co., Ltd. Electronic module having improved shield performance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247672A (ja) 2003-02-17 2004-09-02 Shinkawa Ltd バンプ形成方法及びワイヤボンディング方法
JP2008235849A (ja) 2007-02-21 2008-10-02 Shinkawa Ltd 半導体装置及びワイヤボンディング方法
JP2011108993A (ja) 2009-11-20 2011-06-02 Renesas Electronics Corp 半導体装置及びその製造方法
JP2020025076A (ja) 2018-08-03 2020-02-13 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
TWI816255B (zh) 2023-09-21
US20230178495A1 (en) 2023-06-08
CN115039211A (zh) 2022-09-09
TW202226492A (zh) 2022-07-01
KR20230056048A (ko) 2023-04-26
WO2022137288A1 (ja) 2022-06-30
JPWO2022137288A1 (ja) 2022-06-30

Similar Documents

Publication Publication Date Title
JP5714195B2 (ja) 半導体装置の製造方法
WO2010050078A1 (ja) ワイヤボンディング方法及び半導体装置
US20060216863A1 (en) Method of manufacturing semiconductor device
US9887174B2 (en) Semiconductor device manufacturing method, semiconductor device, and wire bonding apparatus
JP7333120B2 (ja) ワイヤ構造及びワイヤ構造形成方法
JP2004087747A (ja) ワイヤボンディング方法、ワイヤボンディング装置及びワイヤボンディングプログラム
JP6792877B2 (ja) ワイヤボンディング装置、半導体装置の製造方法、および、半導体装置
US20240006193A1 (en) Semiconductor device manufacturing method and manufacturing apparatus
CN113785386B (zh) 打线接合装置、半导体装置的制造方法以及半导体装置
JP7152079B2 (ja) ワイヤボンディング装置及び半導体装置の製造方法
JP4369401B2 (ja) ワイヤボンディング方法
JP4616924B2 (ja) 半導体装置
WO2022249384A1 (ja) 半導体装置の製造方法
JPH1116934A (ja) ワイヤボンディング方法
JP2527531B2 (ja) ワイヤボンディング装置
JPH04251948A (ja) 半導体装置の製造方法
TW202347535A (zh) 半導體裝置的製造方法
JP4558832B2 (ja) 半導体装置
JPH08153756A (ja) 半導体装置のワイヤボンディング方法及びそのための装置
JP2009076767A (ja) 半導体装置の製造方法及びワイヤボンディング装置
TW403981B (en) Wire bonding method for integrated circuit die
JPH08316260A (ja) ワイヤボンディング方法および半導体製造装置

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20221118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230804

R150 Certificate of patent or registration of utility model

Ref document number: 7333120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150