[go: up one dir, main page]

JP3455092B2 - 半導体装置及びワイヤボンディング方法 - Google Patents

半導体装置及びワイヤボンディング方法

Info

Publication number
JP3455092B2
JP3455092B2 JP31147097A JP31147097A JP3455092B2 JP 3455092 B2 JP3455092 B2 JP 3455092B2 JP 31147097 A JP31147097 A JP 31147097A JP 31147097 A JP31147097 A JP 31147097A JP 3455092 B2 JP3455092 B2 JP 3455092B2
Authority
JP
Japan
Prior art keywords
wire
bonding point
capillary
point
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31147097A
Other languages
English (en)
Other versions
JPH11135538A (ja
Inventor
信一 西浦
亨 持田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18017617&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3455092(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Priority to JP31147097A priority Critical patent/JP3455092B2/ja
Priority to TW087116158A priority patent/TW396466B/zh
Priority to KR1019980043380A priority patent/KR100281435B1/ko
Priority to US09/178,709 priority patent/US6222274B1/en
Publication of JPH11135538A publication Critical patent/JPH11135538A/ja
Priority to US09/552,770 priority patent/US6213384B1/en
Application granted granted Critical
Publication of JP3455092B2 publication Critical patent/JP3455092B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及び第
１ボンディング点と第２ボンディング点との間をワイヤ
で接続するワイヤボンディング方法に係り、特にワイヤ
ループ形成方法に関する。
【０００２】
【従来の技術】半導体装置の組立工程には、図３に示す
ように、リードフレーム１にマウントされた半導体チッ
プ２のパッド２ａ（第１ボンディング点）とリードフレ
ーム１のリード１ａ（第２ボンディング点）とをワイヤ
３により接続する工程がある。この場合におけるワイヤ
３のループ形状として、図３（ａ）に示すようにワイヤ
が台形形状の一部を成す台形ループと、図３（ｂ）に示
すようにワイヤが三角形形状の一部を成す三角ループと
がある。なお、この種のワイヤループ形成方法として、
例えば特公平５−６０６５７号公報、特開平４−３１８
９４３号公報が挙げられる。
【０００３】台形ループは、図４に示す工程により形成
される。図４（ａ）に示すように、ワイヤ３をクランプ
するクランパ（図示せず）は開状態で、キャピラリ４が
下降して第１ボンディング点Ａにワイヤ先端に形成され
たボールをボンディングした後、キャピラリ４はＢ点ま
で上昇してワイヤ３を繰り出す。次に図４（ｂ）に示す
ように、キャピラリ４を第２ボンディング点Ｇと反対方
向にＣ点まで水平移動させる。一般に、キャピラリ４を
第２ボンディング点Ｇと反対方向に移動させることをリ
バース動作という。このリバース動作により、ワイヤ３
は、Ａ点からＣ点までの傾斜した形状となり、またワイ
ヤ３にはキャピラリ４によって、Ｃ点部分に屈曲部（癖
３ａ）が付けられる。以後、この屈曲部のことを癖と言
う。このＡ点からＣ点までの工程で繰り出されたワイヤ
３は、図３（ａ）に示すネック高さ部３１となる。
【０００４】次に図４（ｃ）に示すように、キャピラリ
４はＤ点まで上昇してワイヤ３を繰り出す。その後、図
４（ｄ）に示すように、キャピラリ４は再び第２ボンデ
ィング点Ｇと僅かに反対方向にＥ点まで水平移動、即ち
リバース動作を行う。これにより、ワイヤ３は、癖３ａ
からキャピラリ４の位置Ｅ点まで傾斜した形状となり、
ワイヤ３の部分に癖３ｂが付けられる。Ｃ点からＥ点ま
でのキャピラリ４の移動により繰り出されたワイヤ３
は、図３（ａ）に示す台形部長さ部分３２となる。
【０００５】次に図４（ｅ）に示すように、キャピラリ
４はＦ点まで上昇して図３（ａ）に示す傾斜部３３分だ
けワイヤ３を繰り出す。その後、クランパ（図示せず）
が閉じる。クランパが閉じると、以後キャピラリ４が移
動してもワイヤ３の繰り出しは行われない。次に図４
（ｆ）（ｇ）に示すように、キャピラリ４は円弧運動又
は円弧運動後に下降して第２ボンディング点Ｇに位置
し、第２ボンディング点Ｇにワイヤ３をボンディングす
る。
【０００６】三角ループは、図５に示す工程により形成
される。三角ループは、台形ループの台形部長さ部分３
２を形成しないものであるので、図４（ｄ）に示す第２
回目のリバース動作を行っていない。従って、図４
（ｃ）（ｄ）（ｅ）の工程は、図５（ｃ）の工程のみと
なる。即ち、図５（ａ）（ｂ）は図４（ａ）（ｂ）と同
じ工程であり、図５（ｂ）に示す第１回目のリバース動
作後、図５（ｃ）に示すように、キャピラリ４はＦ点ま
で上昇してワイヤ３を繰り出す。その後、キャピラリ４
は図４（ｆ）（ｇ）と同様の図５（ｄ）（ｅ）の動作を
行って第２ボンディング点Ｇにワイヤ３をボンディング
する。
【０００７】
【発明が解決しようとする課題】前記したように、図５
に示す三角ループ形成工程は、図４に示す台形ループ形
成工程より単純な工程で形成でき、ループ形成が短時間
に行えるという特徴を有する。しかし、第１ボンディン
グ点Ａと第２ボンディング点Ｇとの段差が大きい場合、
或いは第１ボンディング点Ａと半導体チップ２の端部と
が離れている場合には、図３（ｂ）に示す三角ループの
ワイヤループ形状では、ワイヤ３が半導体チップ２に接
触する。このような場合には、図３（ａ）に示す台形ル
ープのワイヤループ形状にして、ワイヤ３と半導体チッ
プ２との接触を防止している。
【０００８】図４に示す台形ループ形成工程において、
図４（ｂ）に示す第１回目のリバース動作は、キャピラ
リ４が第１ボンディング点Ａに近い高さでの位置で行う
ので、比較的強い癖３ａが付き易い。しかし、図４
（ｄ）に示す第２回目のリバース動作は、キャピラリ４
が第１ボンディング点Ａから離れた高い位置で行うの
で、癖３ｂが付きにくく安定しない。このため、図３
（ａ）に示す癖３ｂの部分が安定しないで形状保持力が
弱いので、癖３ｂの部分が尻上がり又は尻下がりとなっ
たりする。癖３ｂ部分の形状保持力が弱いと、外部から
の加圧によってワイヤ曲がりが発生する。例えば、第２
ボンディング点Ｇへのボンディング時におけるキャピラ
リ接触や超音波発振による衝撃、またワイヤ３の振動、
またモールド時のモールド材注入によるモールド材の流
れ等の外力によってワイヤ曲がりが発生し易い。
【０００９】しかし、図３（ａ）に示す台形ループにお
いても、図６に示すように、ループの高さＨが低ルー
プ、例えば約２５０μｍ以下で、またロングワイヤ長、
例えば第１ボンディング点Ａと第２ボンディング点Ｇと
の距離Ｌが約５ｍｍの場合には、次のような問題があっ
た。
【００１０】図７は従来の台形ループ形成工程で、図７
（ａ）（ｂ）（ｃ）（ｄ）（ｅ）はそれぞれ図４（ａ）
（ｂ）（ｃ）（ｄ）（ｅ）に対応する。図７（ａ）に示
すように、キャピラリ４が下降して第１ボンディング点
Ａにワイヤ先端に形成されたボールをボンディングした
後、キャピラリ４はＢ点まで上昇してワイヤ３を繰り出
す。次に図７（ｂ）に示すように、キャピラリ４を第２
ボンディング点Ｇと反対方向にＣ点まで水平移動、即ち
リバース動作を行う。これにより、ワイヤ３の部分に癖
３ａが付けられる。
【００１１】次に図７（ｃ）に示すように、キャピラリ
４はＤ１点まで上昇してワイヤ３を繰り出す。その後、
図７（ｄ）に示すように、キャピラリ４は再び第２ボン
ディング点Ｇと僅かに反対方向にＥ１点まで水平移動、
即ちリバース動作を行う。これにより、ワイヤ３の部分
に癖３ｂが付けられる。
【００１２】ところで、図３（ａ）に示すようにワイヤ
長が短い場合には、図４（ｃ）の工程におけるワイヤ３
の繰り出し量は短くてよい。そこで、図４（ｄ）のリバ
ース動作により癖３ｂ（図４（ｅ）参照）が付けられ
る。しかし、図６に示すロングワイヤ長の場合には、図
７（ｃ）の工程におけるワイヤ３の繰り出し量は長い。
このため、図７（ｄ）のリバース動作を行った場合、ワ
イヤ３の第１ボンディング点Ａ方向へのテンション及び
ワイヤ３の自重により余分にワイヤが繰り出されるの
で、ワイヤ３に脹らみ３４が生じ、癖３ｂの形状は丸み
を帯びてしまうか、または癖３ｂが付けられずシャープ
に曲がらない。
【００１３】このように、丸みを帯びた癖３ｂであって
も、図６に示す半導体チップ２のエッジ２ｂと第２ボン
ディング点Ｇとの距離が長い場合、例えば５００μｍの
時は問題にならない。しかし、１点鎖線で示すように、
半導体チップ２のエッジ２ｃと第２ボンディング点Ｇと
の距離が短い場合、例えば３００μｍ以下の時は、ワイ
ヤ３がエッジ２ｃに接触する。
【００１４】本発明の課題は、台形ループの問題点を解
決するもので、安定したワイヤループ形状及び形状保持
力の高いワイヤループ形状を有する半導体装置及びその
ワイヤループ形状を形成することができるワイヤボンデ
ィング方法を提供することにある。
【００１５】
【課題を解決するための手段】上記課題を解決するため
の本発明の半導体装置は、第１ボンディング点と第２ボ
ンディング点との間をワイヤが半導体チップに接触しな
いように接続したワイヤループ形状は、第１ボンディン
グ点から垂直上方に伸びたネック高さ部と、このネック
高さ部から横方向に尻下がりに伸びた第１の横ワイヤ部
と、この第１の横ワイヤ部から水平に伸びた第２の横ワ
イヤ部と、この第２の横ワイヤ部から尻上がりに伸びた
第３の横ワイヤ部と、この第３の横ワイヤ部から第２ボ
ンディング点に伸びた傾斜部とからなり、ネック高さ部
と第１の横ワイヤ部との接続部、第１の横ワイヤ部と第
２の横ワイヤ部との接続部、第２の横ワイヤ部と第３の
横ワイヤ部との接続部、第３の横ワイヤ部と傾斜部との
接続部には、それぞれ癖が付けられていることを特徴と
する。
【００１６】
【００１７】上記課題を解決するための本発明のワイヤ
ボンディング方法は、第１ボンディング点と第２ボンデ
ィング点との間をワイヤで接続するワイヤボンディング
方法において、第１ボンディング点にワイヤを接続する
工程と、次にキャピラリを少し上昇させ、続いて第２ボ
ンディング点と反対方向に僅かに移動させる第１回目の
リバース動作を行う工程と、次にキャピラリを上昇さ
せ、続いてキャピラリを第２ボンディング点の方向に移
動させる工程と、次にキャピラリを上昇させ、その後キ
ャピラリを第２ボンディング点の方向に移動させ、続い
て上昇させ、その後第２ボンディング点と反対方向に移
動させる第２回目のリバース動作を行う工程と、次にキ
ャピラリを上昇させてワイヤを繰り出し、第２ボンディ
ング点の方向に移動させてワイヤを第２ボンディング点
に接続する工程を行うことを特徴とする。
【００１８】
【発明の実施の形態】本発明の半導体装置の一実施の形
態を図２（ｂ）により説明する。なお、図４と同じ又は
相当部材若しくは相当部分には同一符号を付して説明す
る。第１ボンディング点Ａと第２ボンディング点Ｇとに
接続したワイヤループ形状は、ネック高さ部３１と、第
１、第２、第３の横ワイヤ部３５、３６、３７と、傾斜
部３８とからなっており、ネック高さ部３１と第１の横
ワイヤ部３５の接続部、第１の横ワイヤ部３５と第２の
横ワイヤ部３６の接続部、第２の横ワイヤ部３６と第３
の横ワイヤ部３７の接続部、第３の横ワイヤ部３７と傾
斜部３８の接続部には、それぞれ癖３ａ、３ｃ、３ｄ、
３ｂが付けられている。即ち、従来例における癖３ａ、
３ｂの他に癖３ｃ、３ｄを付けることにより、第１の横
ワイヤ部３５は尻下りの形状に、第２の横ワイヤ部３６
はほぼ水平形状に、第３の横ワイヤ部３７は尻上がりの
形状に形成することができる。
【００１９】このように、ネック高さ部３１の頂部と傾
斜部３８の頂部間を窪んだ形状とし、また癖３ｃ、３ｄ
を付けることにより、形状保持力が高いワイヤループ形
状が形成される。また第１の横ワイヤ部３５は尻下り
で、第２の横ワイヤ部３６はほぼ水平で、かつ第３の横
ワイヤ部３７は尻上がりとなっているので、低ループ
で、またロングワイヤ長の場合で、かつ半導体チップ２
のエッジ２ｃと第２ボンディング点Ｇとの距離が短い場
合、例えば３００μｍ以下の時でもワイヤ３が半導体チ
ップ２のエッジ２ｃに接触することがない。
【００２０】次に図２（ｂ）に示すような半導体装置を
得るための本発明のワイヤボンディング方法を図１及び
図２により説明する。まず、従来と同じ図１（ａ）
（ｂ）の工程を行う。即ち、図１（ａ）に示すように、
ワイヤ３をクランプするクランパ（図示せず）は開状態
で、キャピラリ４が下降して第１ボンディング点Ａにワ
イヤ先端に形成されたボールをボンディングした後、キ
ャピラリ４はＢ点まで上昇してワイヤ３を繰り出す。次
に図１（ｂ）に示すように、キャピラリ４を第２ボンデ
ィング点Ｇと反対方向のＣ点まで水平移動させるリバー
ス動作を行う。これにより、従来と同様に、ワイヤ３の
部分に癖３ａが付けられる。またＡ点からＣ点までの工
程で繰り出されたワイヤ３は、図２（ｂ）に示すネック
高さ部３１となる。
【００２１】次に本実施の形態の特徴とする工程が行わ
れる。図１（ｃ）に示すように、キャピラリ４はＤ２点
まで上昇してワイヤ３を繰り出す。その後、図１（ｄ）
に示すように、キャピラリ４は第２ボンディング点Ｇの
方向へＤ３点まで移動する。そして、図１（ｅ）に示す
ように、キャピラリ４はＤ４点まで上昇してワイヤ３を
繰り出す。この図１（ｃ）から（ｅ）の工程により、ワ
イヤ３に癖３ｃが付けられる。またＣ点からＤ３点まで
の動作で繰り出した長さ（癖３ａから癖３ｃまでの長
さ）が第１の横ワイヤ部３５となる。
【００２２】次に図１（ｆ）に示すように、キャピラリ
４は再び第２ボンディング点Ｇの方向のＤ５点まで移動
する。その後、図１（ｇ）に示すように、キャピラリ４
はＤ６点まで上昇してワイヤ３を繰り出す。この図１
（ｅ）から（ｇ）の工程により、ワイヤ３に癖３ｄが付
けられる。またＤ３点からＤ５点までの動作で繰り出し
た長さ（癖３ｃから癖３ｄまでの長さ）が図２（ｂ）の
第２の横ワイヤ部３６となる。
【００２３】次に図１（ｈ）に示すように、キャピラリ
４は第２ボンディング点Ｇの反対の方向に移動、即ち第
２回目のリバース動作を行いＥ２点まで水平移動する。
このＤ６点からＥ２点までの動作により、ワイヤ３には
癖３ｂが付けられる。またＤ５点からＥ２点までの動作
で繰り出されたワイヤ３は図２（ｂ）の第３の横ワイヤ
部３７となる。次に図２（ａ）に示すように、キャピラ
リ４はＦ２点まで上昇して図２に示す傾斜部３８分だけ
ワイヤ３を繰り出す。その後、クランパ（図示せず）は
閉じる。クランパが閉じると、以後キャピラリ４が移動
してもワイヤ３の繰り出しは行われない。次に図２
（ｂ）に示すように、キャピラリ４は第２ボンディング
点Ｇの方向のＦ３点まで水平移動する。
【００２４】その後は従来と同様に、図２（ｂ）に示す
ように、キャピラリ４は円弧運動又は円弧運動後に下降
して第２ボンディング点Ｇに位置し、ワイヤ３をボンデ
ィングする。なお、Ｆ２点から第２ボンディング点Ｇま
での動作は、本発明の要旨と直接関係はないので、前記
した従来例に開示されている動作と同様の動作を行わせ
ても、またはその他の種々の動作を行わせても良いこと
は言うまでもない。例えば、Ｆ３点を設けずにＦ２点か
ら直接第２ボンディング点Ｇまでキャピラリ４を移動さ
せてもよい。
【００２５】このように、図１（ｈ）の第２回目のリバ
ース動作は、単にキャピラリ４を図７（ｃ）のように上
昇させた後に図７（ｄ）のように行うのではない。即
ち、図１（ｃ）のようにキャピラリ４を上昇させた後
に、図１（ｄ）のように一旦第２ボンディング点Ｇの方
向に移動させ、次に図１（ｅ）のように上昇させて癖３
ｃを付け、その後図１（ｅ）のように上昇させ、続いて
図１（ｆ）のように第２ボンディング点Ｇの方向に移動
させ、次に図１（ｇ）のように上昇させる。そして、図
１（ｈ）のように第２回目のリバース動作を行う。
【００２６】このため、第２の横長さ部分３６の両側に
癖３ｃ、３ｄが付き、第２の横長さ部分３６が安定す
る。また癖３ｄを付けた後に図１（ｈ）の第２回目のリ
バース動作を行って癖３ｂを付けるので、この動作によ
って癖３ｄと３ｂ間が従来のように膨らむことがなく、
図２（ｂ）のように従来より強い癖３ｂが付き、また癖
３ｂの位置が安定すると共に、形状保持力が高いワイヤ
ループ形状が形成される。これにより、低ループで、ま
たロングワイヤ長の場合で、かつ半導体チップ２のエッ
ジ２ｃと第２ボンディング点Ｇとの距離が短い場合、例
えば３００μｍ以下の時でもワイヤ３が半導体チップ２
のエッジ２ｃに接触することがない。
【００２７】
【発明の効果】本発明の半導体装置は、第１ボンディン
グ点と第２ボンディング点との間をワイヤが半導体チッ
プに接触しないように接続したワイヤループ形状は、第
１ボンディング点から垂直上方に伸びたネック高さ部
と、このネック高さ部から横方向に尻下がりに伸びた第
１の横ワイヤ部と、この第１の横ワイヤ部から水平に伸
びた第２の横ワイヤ部と、この第２の横ワイヤ部から尻
上がりに伸びた第３の横ワイヤ部と、この第３の横ワイ
ヤ部から第２ボンディング点に伸びた傾斜部とからな
り、ネック高さ部と第１の横ワイヤ部との接続部、第１
の横ワイヤ部と第２の横ワイヤ部との接続部、第２の横
ワイヤ部と第３の横ワイヤ部との接続部、第３の横ワイ
ヤ部と傾斜部との接続部には、それぞれ癖が付けられて
いる。また本発明のワイヤボンディング方法は、第１ボ
ンディング点にワイヤを接続する工程と、次にキャピラ
リを少し上昇させ、続いて第２ボンディング点と反対方
向に僅かに移動させる第１回目のリバース動作を行う工
程と、次にキャピラリを上昇させ、続いてキャピラリを
第２ボンディング点の方向に移動させる工程と、次にキ
ャピラリを上昇させ、その後キャピラリを第２ボンディ
ング点の方向に移動させ、続いて上昇させ、その後第２
ボンディング点と反対方向に移動させる第２回目のリバ
ース動作を行う工程と、次にキャピラリを上昇させてワ
イヤを繰り出し、第２ボンディング点の方向に移動させ
てワイヤを第２ボンディング点に接続する工程を行う。
これにより、安定したワイヤループ形状及び形状保持力
の高いワイヤループ形状を形成することができる。
【図面の簡単な説明】
【図１】（ａ）乃至（ｈ）は本発明における各工程のキ
ャピラリ移動によるワイヤ形状を示す状態図である。
【図２】（ａ）及び（ｂ）は図１の続きの工程のキャピ
ラリ移動によるワイヤ形状を示す状態図である。
【図３】（ａ）は従来の台形ループのワイヤループ形状
を示す図、（ｂ）は従来の三角ループのワイヤループ形
状を示す図である。
【図４】（ａ）乃至（ｇ）は図３（ａ）の台形ループを
形成するキャピラリの軌跡による各時点でのワイヤ形状
を示す状態図である。
【図５】（ａ）乃至（ｅ）は図３（ａ）の三角ループを
形成するキャピラリの軌跡による各時点でのワイヤ形状
を示す状態図である。
【図６】低ループでロングワイヤ長の場合における従来
の台形ループのワイヤループ形状を示す図である。
【図７】図６の場合における従来の台形ループワイヤル
ープを形成するキャピラリの軌跡による各時点でのワイ
ヤ形状を示す状態図である。
【符号の説明】
Ａ 第１ボンディング点 Ｇ 第２ボンディング点 ３ ワイヤ ３ａ、３ｂ、３ｃ、３ｄ 癖 ４ キャピラリ ３１ ネック高さ部 ３５ 第１の横ワイヤ部 ３６ 第２の横ワイヤ部 ３７ 第３の横ワイヤ部 ３８ 傾斜部
フロントページの続き (56)参考文献 特開 平11−87609（ＪＰ，Ａ) 特開 平11−74451（ＪＰ，Ａ) 特開 平４−273135（ＪＰ，Ａ) 実開 昭56−67764（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１ボンディング点と第２ボンディング
    点との間をワイヤが半導体チップに接触しないように接
    続したワイヤループ形状は、第１ボンディング点から垂
    直上方に伸びたネック高さ部と、このネック高さ部から
    横方向に尻下がりに伸びた第１の横ワイヤ部と、この第
    １の横ワイヤ部から水平に伸びた第２の横ワイヤ部と、
    この第２の横ワイヤ部から尻上がりに伸びた第３の横ワ
    イヤ部と、この第３の横ワイヤ部から第２ボンディング
    点に伸びた傾斜部とからなり、ネック高さ部と第１の横
    ワイヤ部との接続部、第１の横ワイヤ部と第２の横ワイ
    ヤ部との接続部、第２の横ワイヤ部と第３の横ワイヤ部
    との接続部、第３の横ワイヤ部と傾斜部との接続部に
    は、それぞれ癖が付けられていることを特徴とする半導
    体装置。
  2. 【請求項２】 第１ボンディング点と第２ボンディング
    点との間をワイヤで接続するワイヤボンディング方法に
    おいて、 第１ボンディング点にワイヤを接続する工程と、 次にキャピラリを少し上昇させ、続いて第２ボンディン
    グ点と反対方向に僅かに移動させる第１回目のリバース
    動作を行う工程と、 次にキャピラリを上昇させ、続いてキャピラリを第２ボ
    ンディング点の方向に移動させる工程と、 次にキャピラリを上昇させ、その後キャピラリを第２ボ
    ンディング点の方向に移動させ、続いて上昇させ、その
    後第２ボンディング点と反対方向に移動させる第２回目
    のリバース動作を行う工程と、 次にキャピラリを上昇させてワイヤを繰り出し、第２ボ
    ンディング点の方向に移動させてワイヤを第２ボンディ
    ング点に接続する工程を行うことを特徴とするワイヤボ
    ンディング方法。
JP31147097A 1997-10-27 1997-10-27 半導体装置及びワイヤボンディング方法 Expired - Fee Related JP3455092B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP31147097A JP3455092B2 (ja) 1997-10-27 1997-10-27 半導体装置及びワイヤボンディング方法
TW087116158A TW396466B (en) 1997-10-27 1998-09-29 Semiconductor device and wire bonding method
KR1019980043380A KR100281435B1 (ko) 1997-10-27 1998-10-16 반도체장치 및 와이어 본딩방법
US09/178,709 US6222274B1 (en) 1997-10-27 1998-10-26 Bonding wire loop shape for a semiconductor device
US09/552,770 US6213384B1 (en) 1997-10-27 2000-04-20 Wire bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31147097A JP3455092B2 (ja) 1997-10-27 1997-10-27 半導体装置及びワイヤボンディング方法

Publications (2)

Publication Number Publication Date
JPH11135538A JPH11135538A (ja) 1999-05-21
JP3455092B2 true JP3455092B2 (ja) 2003-10-06

Family

ID=18017617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31147097A Expired - Fee Related JP3455092B2 (ja) 1997-10-27 1997-10-27 半導体装置及びワイヤボンディング方法

Country Status (4)

Country Link
US (2) US6222274B1 (ja)
JP (1) JP3455092B2 (ja)
KR (1) KR100281435B1 (ja)
TW (1) TW396466B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171172B2 (ja) * 1998-09-25 2001-05-28 日本電気株式会社 混成集積回路
US6833611B2 (en) * 2000-07-12 2004-12-21 Advanced Semiconductor Engineering, Inc. Semiconductor device
US6429536B1 (en) * 2000-07-12 2002-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device
JP3685779B2 (ja) * 2002-08-27 2005-08-24 株式会社新川 ワイヤボンディング方法、ワイヤボンディング装置及びワイヤボンディングプログラム
JP4106039B2 (ja) * 2003-06-27 2008-06-25 株式会社新川 ワイヤボンディング方法
US7347352B2 (en) * 2003-11-26 2008-03-25 Kulicke And Soffa Industries, Inc. Low loop height ball bonding method and apparatus
US20060011710A1 (en) * 2004-07-13 2006-01-19 Asm Technology Singapore Pte Ltd Formation of a wire bond with enhanced pull
KR101143836B1 (ko) * 2006-10-27 2012-05-04 삼성테크윈 주식회사 반도체 패키지 및 그 반도체 패키지의 와이어 루프 형성방법
KR100793921B1 (ko) * 2007-01-03 2008-01-16 삼성전기주식회사 와이어 본딩방법
JP5332211B2 (ja) * 2007-03-07 2013-11-06 株式会社デンソー 半導体装置およびその製造方法
US8063305B2 (en) * 2007-04-02 2011-11-22 Kulicke And Soffa Industries, Inc. Method of forming bends in a wire loop
JP4344002B1 (ja) * 2008-10-27 2009-10-14 株式会社新川 ワイヤボンディング方法
MY152355A (en) 2011-04-11 2014-09-15 Carsem M Sdn Bhd Short and low loop wire bonding
MY181180A (en) 2011-09-09 2020-12-21 Carsem M Sdn Bhd Low loop wire bonding
CN103077905B (zh) * 2013-01-29 2015-04-08 中南大学 一种引线成弧方法及装置
TWI518814B (zh) * 2013-04-15 2016-01-21 新川股份有限公司 半導體裝置以及半導體裝置的製造方法
CN103500715B (zh) * 2013-09-30 2016-01-20 中南大学 一种抗侧摆三维引线成弧方法
JP2015043465A (ja) * 2014-12-01 2015-03-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US10600756B1 (en) 2017-02-15 2020-03-24 United States Of America, As Represented By The Secretary Of The Navy Wire bonding technique for integrated circuit board connections
KR20230056048A (ko) * 2020-12-21 2023-04-26 가부시키가이샤 신가와 와이어 구조 및 와이어 구조 형성 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
JPS6342135A (ja) 1986-08-08 1988-02-23 Shinkawa Ltd ワイヤボンデイング方法
JPH04273135A (ja) * 1991-02-27 1992-09-29 Shinkawa Ltd ワイヤボンデイング方法
JP2814151B2 (ja) * 1991-02-27 1998-10-22 株式会社新川 ワイヤボンデイング方法
JP2883463B2 (ja) 1991-04-17 1999-04-19 株式会社東芝 ワイヤボンディング装置
US5111989A (en) * 1991-09-26 1992-05-12 Kulicke And Soffa Investments, Inc. Method of making low profile fine wire interconnections
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5545912A (en) * 1994-10-27 1996-08-13 Motorola, Inc. Electronic device enclosure including a conductive cap and substrate
JPH08330346A (ja) * 1995-05-31 1996-12-13 Nec Kyushu Ltd 半導体装置の製造方法
KR0177744B1 (ko) * 1995-08-14 1999-03-20 김광호 전기적 특성이 향상된 반도체 장치
US5736792A (en) * 1995-08-30 1998-04-07 Texas Instruments Incorporated Method of protecting bond wires during molding and handling
KR0156334B1 (ko) * 1995-10-14 1998-10-15 김광호 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지
JP2828056B2 (ja) * 1996-08-20 1998-11-25 日本電気株式会社 半導体装置及びその製造方法
JP3189115B2 (ja) * 1996-12-27 2001-07-16 株式会社新川 半導体装置及びワイヤボンディング方法
JP3333413B2 (ja) * 1996-12-27 2002-10-15 株式会社新川 ワイヤボンディング方法
JP3370539B2 (ja) * 1997-01-13 2003-01-27 株式会社新川 ワイヤボンディング方法
JP3400287B2 (ja) * 1997-03-06 2003-04-28 株式会社新川 ワイヤボンディング方法
JP3413340B2 (ja) * 1997-03-17 2003-06-03 株式会社新川 ワイヤボンディング方法
US5976964A (en) * 1997-04-22 1999-11-02 Micron Technology, Inc. Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
US6048744A (en) * 1997-09-15 2000-04-11 Micron Technology, Inc. Integrated circuit package alignment feature
KR100265461B1 (ko) * 1997-11-21 2000-09-15 윤종용 더미본딩와이어를포함하는반도체집적회로소자
US6046075A (en) * 1997-12-23 2000-04-04 Vlsi Technology, Inc. Oxide wire bond insulation in semiconductor assemblies
JP3377747B2 (ja) * 1998-06-23 2003-02-17 株式会社新川 ワイヤボンディング方法
JP3377748B2 (ja) * 1998-06-25 2003-02-17 株式会社新川 ワイヤボンディング方法
JP3522123B2 (ja) * 1998-09-30 2004-04-26 株式会社新川 ワイヤボンディング方法
JP2000114304A (ja) * 1998-10-08 2000-04-21 Shinkawa Ltd ワイヤボンディング方法

Also Published As

Publication number Publication date
KR100281435B1 (ko) 2001-03-02
KR20000026023A (ko) 2000-05-06
US6222274B1 (en) 2001-04-24
US6213384B1 (en) 2001-04-10
TW396466B (en) 2000-07-01
JPH11135538A (ja) 1999-05-21

Similar Documents

Publication Publication Date Title
JP3455092B2 (ja) 半導体装置及びワイヤボンディング方法
JP3189115B2 (ja) 半導体装置及びワイヤボンディング方法
US7815095B2 (en) Wire loop, semiconductor device having same and wire bonding method
US6933608B2 (en) Wire loop, semiconductor device having same, wire bonding method and wire bonding apparatus
JP3333413B2 (ja) ワイヤボンディング方法
JP3370539B2 (ja) ワイヤボンディング方法
JP2000114304A (ja) ワイヤボンディング方法
JP3377747B2 (ja) ワイヤボンディング方法
JP3400287B2 (ja) ワイヤボンディング方法
US6182885B1 (en) Wire bonding method
JP3377748B2 (ja) ワイヤボンディング方法
JP3522123B2 (ja) ワイヤボンディング方法
JP3420905B2 (ja) ワイヤボンディング装置におけるリード線のループ形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030627

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees