JP7269073B2 - 電源制御回路、パワーマネージメント回路および電子機器 - Google Patents

Description

本発明は、複数の電源を管理、制御するパワーマネージメント技術に関する。

携帯電話、タブレット端末、ノート型パーソナルコンピュータ（ＰＣ）、デスクトップＰＣ、ゲーム機器は、演算処理を行うＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）などのマイクロプロセッサを備える。

マイクロプロセッサを搭載する電子機器は、半導体製造プロセスの微細化、搭載する周辺回路の増加、低消費電力化の要請にともない、数十もの回路ブロックに細分化されており、回路ブロックごとに独立して電源電圧を制御可能に構成される。

こうした機器において、数十の回路ブロックに対応する数十もの電源系統を制御するために、電源制御回路が使用される。電源制御回路には、複数の電源のオン、オフを、所定のシーケンスにしたがって確実に制御することが要求される。

電源制御回路は、複数の状態を遷移可能なステートマシンを含む。各状態は、複数の電源のオン、オフの組み合わせと、出力電圧のレベルが異なっている。シーケンサは、予め決められたイベントが発生すると、それに対応する命令を実行し、ステートマシンの状態を遷移させる。命令には、各電源のオン、オフや、出力電圧の設定値の変更などが含まれる。

特開２０１３－０８９０６０号公報 特開２０１５－１９５６９０号公報

電源制御回路を搭載する電子機器（セット）の設計者が、電源制御回路において予め決められた状態とは別の状態を動的に利用したいという要求がある。

この要求に応えるべく、本発明者は、シーケンサによる制御とは別に、外部からのレジスタアクセスによって、複数の電源の状態（たとえばオン、オフや、電圧レベル）を変更可能なアーキテクチャについて検討した。

たとえば、外部からのレジスタアクセス（ユーザコントロール）により、任意の電源の出力電圧の設定値を変更可能であるとする。この場合、以下の問題が発生する。

図１は、ユーザコントロールにともなう問題点を説明する図である。以下の２つの状態を考える。簡単のため、２系統の電源Ａ，Ｂが存在し、３個の状態Ｓ０，Ｓ１，Ｓ２が以下のように定義されているものとする。
Ｓ０＝２系統の電源Ａ，Ｂがオフ（ディセーブル）
Ｓ１＝電源Ａのみがオン（イネーブル）
Ｓ２＝電源Ａ、Ｂの両方がオン

また、電源Ａ，Ｂそれぞれのオン、オフと、状態Ｓ１における電源Ａの出力電圧の設定値が、レジスタアクセス（ユーザコントロール）により制御可能であるとする。Ｓ１における電源Ａの出力電圧を指定するレジスタを、ＶＯＵＴ＿Ａ１と記す。

時刻Ｔ_０より前は状態Ｓ０である。時刻Ｔ_０に、状態Ｓ１への遷移トリガとなるイベントが発生すると、シーケンサは、電源Ａをオンとする。このとき電源Ａの出力電圧は、レジスタＶＯＵＴ＿Ａ１に格納された設定値の初期値（１．０Ｖとする）である。

時刻Ｔ_１に、外部からのレジスタアクセスにより、電源Ａの出力電圧の設定レジスタの値が変更される（１．１Ｖ）。これにより、電源Ａの出力電圧の電圧レベルが１．１Ｖに変化する。この状態をＳ１’と表記する。

時刻Ｔ_２に、状態Ｓ２への遷移トリガとなるイベントが発生すると、シーケンサは、電源Ｂをさらにオンとする。電源Ａの出力電圧の電圧レベルは、状態Ｓ２における設定値（１．２Ｖとする）に変更される。

時刻Ｔ_３に、状態Ｓ２からＳ１への遷移トリガとなるイベントが発生する。シーケンサは、電源Ｂをオフとし、電源Ａの出力電圧を、レジスタＶＯＵＴ＿Ａ１の設定値に変更するが、このときの設定値は１．１Ｖであるから、遷移後の状態は、Ｓ１であるべきところ、Ｓ１ではなく、Ｓ１’となり、不整合が生ずる。

このように、ユーザコントロールとイベント駆動による状態遷移が混在すると、負荷に対して正しい電圧を供給できなくなる。

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、ロバスト性を高めた電源制御回路およびＰＭＩＣの提供にある。

本発明のある態様は、電源制御回路に関する。電源制御回路は、複数の電源の状態を制御する。電源制御回路は、複数のイベントに対応する複数の命令群を格納する不揮発性メモリと、複数のイベントのひとつが発生すると、それに対応する命令群を実行し、複数の電源を制御するシーケンサと、レジスタブロックと、外部からレジスタブロックにアクセスするためのインタフェース回路と、を備える。電源制御回路は、外部からレジスタブロックの値を変更することにより、複数の電源の状態を制御可能であり、かつシーケンサがレジスタブロックの値を変更するための命令を実行可能に構成される。

この態様によると、外部からのレジスタブロックによりレジスタの値が変更されることを想定し、各イベントに対応する命令群に、当該レジスタの値を、遷移後の状態において期待される値に書き戻す命令を含ませることができる。これにより、レジスタアクセスによるユーザコントロールとシーケンス制御のコンフリクトや不整合を解消でき、ロバスト性を高めることができる。

レジスタブロックは、特定の状態における特定の電源の電圧レベルを指定するための電圧設定レジスタを含んでもよい。電源制御回路は、電圧設定レジスタの値を変更する命令をサポートしてもよい。

レジスタブロックは、特定の電源のオン、オフを指定するためのイネーブル設定レジスタを含んでもよい。電源制御回路は、イネーブル設定レジスタの値を変更する命令をサポートしてもよい。

電源制御回路は、特定の電源のオン、オフを、イネーブル設定レジスタの値にもとづいて制御するモードと、シーケンサによって制御するモードと、が切り替え可能に構成されてもよい。レジスタブロックは、モードを指定するためのモード設定レジスタを含んでもよい。電源制御回路は、モード設定レジスタの値を変更する命令をサポートしてもよい。

シーケンサは、少なくとも、複数の電源がすべてオフである第１状態と、複数の電源のうち、いくつかがオンである第２状態と、複数の電源がすべてオンである第３状態と、を含むステートマシンを含んでもよい。

本発明の別の態様は、パワーマネージメント回路に関する。パワーマネージメント回路は、複数の電源と、複数の電源を制御する上述のいずれかのパワーマネージメント回路と、を備える。パワーマネージメント回路は、ひとつの半導体基板に一体集積化されてもよい。

本発明の別の態様は、電子機器に関する。電子機器は、複数の電源端子を有するプロセッサと、プロセッサの複数の電源端子に電源電圧を供給する上述のパワーマネージメント回路と、を備える。

本発明の別の態様は電子機器に関する。電子機器は、複数の電源端子を有するプロセッサと、プロセッサの複数の電源端子に電源電圧を供給する上述のパワーマネージメント回路と、を備えてもよい。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、電源制御回路やＰＭＩＣのロバスト性を高めることができる。

ユーザコントロールにともなう問題点を説明する図である。 実施の形態１に係る電源制御回路を備える電源管理回路のブロック図である。 図２のＰＭＵの状態遷移図である。 電源投入時のタイムチャートである。 電源オフ時のタイムチャートである。 第３状態Ｓ３－第２状態Ｓ２－第３状態Ｓ３の順で遷移するときタイムチャートである。 第３状態Ｓ３－第２状態Ｓ２－第３状態Ｓ３の順で遷移する間に、ユーザコントロールが発生したときのタイムチャートである。 実施の形態２に係るＰＭＩＣのブロック図である。 図８のＰＭＩＣの動作を説明するタイムチャートである。 ＰＭＩＣを備える電子機器の斜視図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。また、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

（実施の形態１）
図２は、実施の形態１に係る電源制御回路２００を備える電源管理回路（以下、ＰＭＩＣ：Power Management ICと表記する）１００のブロック図である。ＰＭＩＣ１００は、複数（Ｎ個）の電源１０１＿１～１０１＿Ｎと、それらを制御する電源制御回路２００を備え、それらの主要部がひとつの半導体基板に集積化された機能ＩＣである。複数の電源１０１のいくつかは、降圧、昇圧あるいは昇降圧型のＤＣ／ＤＣコンバータであり、複数の電源１０１のいくつかは、ＬＤＯレギュレータである。以下、Ｎ＝４であるとし、電源１０１＿１，１０１＿２を、ＤＣＤＣ１，ＤＣＤＣ２、電源１０１＿３，１０１＿４を、ＬＤＯ１，ＬＤＯ２と称する。

なお、ＤＣ／ＤＣコンバータの構成部品であるインダクタや出力キャパシタ、スイッチングトランジスタや同期整流トランジスタは、ＰＭＩＣ１００に外付けされてもよい。またＬＤＯレギュレータの構成部品である出力キャパシタは、ＰＭＩＣ１００に外付けされてもよい。

電源制御回路２００は、不揮発性メモリ２１０、メモリ２１２、電源管理ユニット（ＰＭＵ：Power Manegement Unit）２２０、インタフェース回路２３０、レジスタブロック２４０を備える。

電源制御回路２００は、イベント駆動による状態遷移に加えて、レジスタアクセスによる状態制御（ユーザコントロール）をサポートする。

不揮発性メモリ２１０には、状態遷移のトリガーとなる複数のイベントに対応する複数の命令群（シーケンスとも称する）が格納される。この命令群は、メモリ２１２にロードされ、ＰＭＵ２２０によって実行可能である。

命令群は、ＰＭＩＣ１００の設計段階において、設計者によりプログラミングされ、コンパイルされ、不揮発性メモリ２１０に書き込まれる。不揮発性メモリ２１０は、マスクＲＯＭであってもよいし、ヒューズＲＯＭ（Read Only Memory）やアンチヒューズＲＯＭなどのＯＴＰ（One Time Programmable）ＲＯＭであってもよいし、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）であってもよい。

ＰＭＵ２２０は、シーケンサとステートマシンを含む。ＰＭＵ２２０のシーケンサは、複数のイベントのひとつが発生すると、それに対応する命令群を実行し、複数の電源１０１＿１～１０１＿Ｎを制御する。

以下の説明では、ＰＭＩＣ１００は、２系統のＤＣ／ＤＣコンバータＤＣＤＣ１，ＤＣＤＣ２と、２系統のＬＤＯレギュレータＬＤＯ１，ＬＤＯ２を備えるものとする。

また、ＰＭＵ２２０のステートマシンは、以下の３状態を取り得るものとする。
・第１状態Ｓ１
すべての電源１０１＿１～１０１＿４がオフ

・第２状態Ｓ２
電源１０１＿１，１０１＿２がオン、１０１＿３，１０１＿４がオフ

・第３状態Ｓ３
電源１０１＿１～１０１＿４がすべてオン

なおＰＭＵ２２０は、さらに多くの状態をサポートしてもよい。

図３は、図２のＰＭＵ２２０の状態遷移図である。第ｉ状態Ｓｉから第ｊ状態Ｓｊ（ｉ，ｊ∈（１，２，３）、ｉ≠ｊ）への遷移のトリガとなるイベントを、ＥＶＴｉｊと表記する。また第ｉ状態Ｓｉから第ｊ状態Ｓｊ（ｉ，ｊ∈（１，２，３）、ｉ≠ｊ）へ遷移する際に実行される命令群をＳＥＱｉｊと表記する。

図２に戻る。レジスタブロック２４０は、複数のレジスタを含む。レジスタブロック２４０は、複数の電源１０１＿１～１０１＿４それぞれの、所定の状態における出力電圧の設定値を格納するレジスタを含むことができる。

本実施の形態では、レジスタブロック２４０は、第２状態Ｓ２および第３状態Ｓ３におけるＤＣ／ＤＣコンバータＤＣＤＣ１の電圧の設定値を格納する電圧設定レジスタＤＣＤＣ１＿ＶＯＬＴ＿Ｓ２、ＤＣＤＣ１＿ＶＯＬＴ＿Ｓ３を含む。

レジスタブロック２４０は、第３状態Ｓ３におけるＬＤＯレギュレータＬＤＯ１，ＬＤＯ２それぞれの電圧の設定値を格納する電圧設定レジスタＬＤＯ１＿ＶＯＬＴ＿Ｓ３、ＬＤＯ２＿ＶＯＬＴ＿Ｓ３を含む。

ＰＭＩＣ１００を内蔵する電子機器３００には、ユーザインタフェース３０２やホストコントローラ３０４が設けられる。ホストコントローラ３０４は、電子機器３００を統合的に制御するＣＰＵ（Central Processing Unit）やマイコンである。ユーザインタフェース３０２は、電子機器３００の電源ボタンやリセットボタンなどを含みうる。

状態遷移のトリガとなるイベントは、ユーザインタフェース３０２やホストコントローラ３０４が発生する。たとえば、電源ボタンやリセットボタンの押下は、状態遷移のトリガとなるイベントとなりうる。

インタフェース回路２３０は、外部のホストコントローラ３０４からレジスタブロック２４０にアクセスするために設けられる。インタフェースの種類は特に限定されないが、たとえばＩ^２C（Inter IC）インタフェースや、ＳＰＩ（Serial Peripheral Interface）を用いてもよい。

レジスタブロック２４０は、状態遷移のトリガとなるレジスタ（トリガレジスタという）を含んでもよい。ＰＭＵ２２０はレジスタブロック２４０を監視し、ホストコントローラ３０４がトリガレジスタの値を変更したこと（イベント）を、状態遷移のトリガとすることができる。

またホストコントローラ３０４は、レジスタブロック２４０の電圧設定レジスタＤＣＤＣ１＿ＶＯＬＴ＿Ｓ２，ＤＣＤＣ１＿ＶＯＬＴ＿Ｓ３，ＬＤＯ１＿ＶＯＬＴ＿Ｓ３，ＬＤＯ２＿ＶＯＬＴ＿Ｓ３のアドレスを知っており、それらの値を書き換えることが可能である（ユーザコントロール）。

このように、電源制御回路２００は、外部のホストコントローラ３０４がレジスタブロック２４０の値を変更することにより、複数の電源１０１＿１～１０１＿Ｎの状態を制御可能となっている。

続いて、電源制御回路２００がサポートする命令について説明する。

・イネーブル命令（ターンオン命令）
指定した時間ｔの経過後に、各電源をオンするための命令である。ここで説明するように、電源ごとに、個別のイネーブル命令を用意してもよい。
・ＯＮ＿ＤＣＤＣ１（ｔ０）
ｔ０経過後に、ＤＣ／ＤＣコンバータＤＣＤＣ１（１０１＿１）をオン
・ＯＮ＿ＤＣＤＣ２（ｔ１）
ｔ１経過後に、ＤＣ／ＤＣコンバータＤＣＤＣ２（１０１＿２）をオン
・ＯＮ＿ＬＤＯ１（ｔ３）
ｔ３経過後に、ＬＤＯレギュレータＬＤＯ１（１０１＿３）をオン
・ＯＮ＿ＬＤＯ２（ｔ４）
ｔ４経過後に、ＬＤＯレギュレータＬＤＯ２（１０１＿４）をオン

・ディセーブル命令（ターンオフ命令）
指定した時間の経過後に、各電源をオフするための命令である。ここに示すように、電源ごとに、個別のディセーブル命令を用意してもよい。
・ＯＦＦ＿ＤＣＤＣ１（ｔ９）
ｔ９経過後に、ＤＣ／ＤＣコンバータＤＣＤＣ１（１０１＿１）をオフ
・ＯＦＦ＿ＤＣＤＣ２（ｔ８）
ｔ８経過後に、ＤＣ／ＤＣコンバータＤＣＤＣ２（１０１＿２）をオフ
・ＯＦＦ＿ＬＤＯ１（ｔ６）
ｔ６経過後に、ＬＤＯレギュレータＬＤＯ１（１０１＿３）をオフ
・ＯＦＦ＿ＬＤＯ２（ｔ５）
ｔ５経過後に、ＬＤＯレギュレータＬＤＯ２（１０１＿４）をオフ

なお、イネーブル命令、ディセーブル命令は、全電源で共通として、電源の識別番号を、引数（パラメータ）として与えるようにしてもよい。またイネーブル命令、ディセーブル命令から、待機時間の設定を切り離し、別に待機命令を用意してもよい。

・電圧変更命令
この例では、ＤＣ／ＤＣコンバータＤＣＤＣ１の電圧が、第２状態Ｓ２と第３状態Ｓ３で別々に設定される。したがって、それらの間の状態遷移において、ＤＣ／ＤＣコンバータＤＣＤＣ１の電圧値を変更する命令が用意される。
・ＣＨＡＮＧＥ＿ＤＣＤＣ１＿Ｓ３（ｔ２）
ｔ２経過後に、ＤＣ／ＤＣコンバータＤＣＤＣ１の出力電圧を、電圧設定レジスタＤＣＤＣ１＿ＶＯＬＴ＿Ｓ３の値に変更

・ＣＨＡＮＧＥ＿ＤＣＤＣ１＿Ｓ２（ｔ７）
ｔ７経過後に、ＤＣ／ＤＣコンバータＤＣＤＣ１の出力電圧を、電圧設定レジスタＤＣＤＣ１＿ＶＯＬＴ＿Ｓ２の値に変更

・レジスタ変更命令
特定のレジスタに指定した値を書き込む命令である。レジスタ変更命令は、特定のレジスタごとに用意してもよい。あるいはレジスタのアドレスを引数として与えるようにして、任意のレジスタの値を変更できるように汎用的な命令を用意してもよい。このレジスタ変更命令をサポートすることにより、電源制御回路２００は、ＰＭＵ２２０がレジスタブロック２４０の値を変更可能となっている。

本実施の形態では、電圧設定レジスタＤＣＤＣ１＿ＶＯＬＴ＿Ｓ２、ＤＣＤＣ１＿ＶＯＬＴ＿Ｓ３ならびにＬＤＯ１＿ＶＯＬＴ＿Ｓ３、ＬＤＯ２＿ＶＯＬＴ＿Ｓ３の値を変更する命令がサポートされる。
・ＳＥＴ＿ＤＣＤＣ１＿ＶＯＬＴ＿Ｓ２（ｖ１）
ＤＣＤＣ１＿ＶＯＬＴ＿Ｓ２の値をｖ１に変更
・ＳＥＴ＿ＤＣＤＣ１＿ＶＯＬＴ＿Ｓ３（ｖ２）
ＤＣＤＣ１＿ＶＯＬＴ＿Ｓ３の値をｖ２に変更
・ＳＥＴ＿ＬＤＯ１＿ＶＯＬＴ＿Ｓ３（ｖ３）
ＬＤＯ１＿ＶＯＬＴ＿Ｓ３の値をｖ３に変更
・ＳＥＴ＿ＬＤＯ２＿ＶＯＬＴ＿Ｓ３（ｖ４）
ＬＤＯ２＿ＶＯＬＴ＿Ｓ３の値をｖ４に変更

以上がＰＭＩＣ１００の構成である。続いてその動作を説明する。

図４は、電源投入時のタイムチャートである。初期状態はすべての電源がオフの第１状態Ｓ１である。時刻Ｔ_１に、状態Ｓ２への遷移のトリガーとなるイベントが発生する。これにより、状態Ｓ１からＳ２に遷移するための命令群ＳＥＱ１２が実行される。この命令群ＳＥＱ１２は、以下の命令を含む。

（i）ＳＥＴ＿ＤＣＤＣ１＿ＶＯＬＴ＿Ｓ２（Ｖ１）
この命令により、第２状態Ｓ２に遷移する前に、ＤＣ／ＤＣコンバータＤＣＤＣ１の出力電圧が、デフォルトの設定値ｖ１となることが保証される。
（ii）ＯＮ＿ＤＣＤＣ１（ｔ０）
この命令により、時間ｔ０の経過後に、ＤＣ／ＤＣコンバータＤＣＤＣ１がターンオンされる。
（iii）ＯＮ＿ＤＣＤＣ２（ｔ１）
この命令により、時間ｔ１の経過後に、ＤＣ／ＤＣコンバータＤＣＤＣ２がターンオンされる。
この命令群ＳＥＱ１２の実行完了とともに、第２状態Ｓ２となる。

時刻Ｔ_２に状態Ｓ３への遷移のトリガーとなるイベントが発生する。これにより、状態Ｓ２からＳ３に遷移するための命令群ＳＥＱ２３が実行される。この命令群ＳＥＱ２３は、以下のイネーブル命令を含む。
（２）第２状態Ｓ２から第３状態Ｓ３に遷移するときの命令群ＳＥＱ２３
（i）ＳＥＴ＿ＤＣＤＣ１＿ＶＯＬＴ＿Ｓ３（ｖ２）
（ii）ＳＥＴ＿ＬＤＯ１＿ＶＯＬＴ＿Ｓ３（ｖ３）
（iii）ＳＥＴ＿ＬＤＯ２＿ＶＯＬＴ＿Ｓ３（ｖ４）
これらの命令により、第３状態Ｓ３に遷移する前に、ＤＣ／ＤＣコンバータＤＣＤＣ１、ＬＤＯレギュレータＬＤＯ１，ＬＤＯ２の出力電圧が、それぞれのデフォルトの設定値ｖ２～ｖ４となることが保証される。
（iv）ＣＨＡＮＧＥ＿ＤＣＤＣ１＿Ｓ３（ｔ２）
この命令により、時間ｔ２の経過後に、ＤＣ／ＤＣコンバータＤＣＤＣ１の出力電圧が、ＤＣＤＣ１＿ＶＯＬＴ＿Ｓ３に応じた電圧レベルに変更される。
（v）ＯＮ＿ＬＤＯ１（ｔ３）
ｔ３経過後に、ＬＤＯレギュレータＬＤＯ１がオンする。
（vi）ＯＮ＿ＬＤＯ２（ｔ４）
この命令群ＳＥＱ２３の実行完了とともに、第３状態Ｓ３となる。以上が電源投入時のシーケンスである。

図５は、電源オフ時のタイムチャートである。初期状態は、すべての電源がオンの第３状態Ｓ３である。時刻Ｔ_１に、状態Ｓ２への遷移のトリガーとなるイベントが発生する。これにより、状態Ｓ３からＳ２に遷移するための命令群ＳＥＱ３２が実行される。この命令群ＳＥＱ３２は、以下の命令を含む。
（i）ＳＥＴ＿ＤＣＤＣ１＿ＶＯＬＴ＿Ｓ２（ｖ１）
この命令により、第２状態Ｓ２に遷移する前に、ＤＣ／ＤＣコンバータＤＣＤＣ１の出力電圧が、デフォルトの設定値ｖ１となることが保証される。
（ii）ＯＦＦ＿ＬＤＯ２（ｔ５）
（iii）ＯＦＦ＿ＬＤＯ１（ｔ６）
これらの命令により、時間ｔ５経過後に、ＬＤＯレギュレータＬＤＯ２がオフし、さらに時間ｔ６経過後にＬＤＯレギュレータＬＤＯ１がオフとなる。
（iv）ＣＨＡＮＧＥ＿ＤＣＤＣ１＿Ｓ２（ｔ７）
この命令により、時間ｔ７経過後に、ＤＣ／ＤＣコンバータＤＣＤＣ１の出力電圧が、ＤＣＤＣ１＿ＶＯＬＴ＿Ｓ２に応じた電圧レベルに変更される。
この命令群ＳＥＱ３２の実行完了とともに、第２状態Ｓ２となる。

時刻Ｔ_２に、状態Ｓ１への遷移のトリガーとなるイベントが発生する。これにより、状態Ｓ２からＳ１に遷移するための命令群ＳＥＱ２１が実行される。この命令群ＳＥＱ２１は、以下の命令を含む。
（i）ＯＦＦ＿ＤＣＤＣ２（ｔ８）
（ii）ＯＦＦ＿ＤＣＤＣ１（ｔ９）
これらの命令により、時間ｔ８経過後に、ＤＣ／ＤＣコンバータＤＣＤＣ２がオフとなり、続いて時間ｔ９経過後にＤＣ／ＤＣコンバータＤＣＤＣ１がオフとなる。この命令群ＳＥＱ２１の実行完了とともに、第１状態Ｓ１となる。

図６は、第３状態Ｓ３－第２状態Ｓ２－第３状態Ｓ３の順で遷移するときタイムチャートである。初期状態は、第３状態Ｓ３である。時刻Ｔ_１に、状態Ｓ２への遷移のトリガーとなるイベントが発生する。これにより、状態Ｓ３からＳ２に遷移するための命令群ＳＥＱ３２が実行される。時刻Ｔ_２に、状態Ｓ３への遷移のトリガーとなるイベントが発生する。これにより、状態Ｓ２からＳ３に遷移するための命令群ＳＥＱ２３が実行される。

図７は、第３状態Ｓ３－第２状態Ｓ２－第３状態Ｓ３の順で遷移する間に、ユーザコントロールが発生したときのタイムチャートである。時刻Ｔ_０に、ユーザコントロール（ホストコントローラ３０４からのレジスタアクセス）によって、電圧設定レジスタＤＣＤＣ１＿ＶＯＬＴ＿Ｓ２の値が、１．２Ｖから１．３Ｖに書き換えられる。これに応答して、ＰＭＵ２２０は、ＤＣ／ＤＣコンバータＤＣＤＣ１の出力電圧を、ＤＣＤＣ１＿ＶＯＬＴ＿Ｓ２に応じた電圧レベル１．３Ｖに変更する。

時刻Ｔ_１に命令群ＳＥＱ３２が実行され、第２状態Ｓ２に遷移する。時刻Ｔ_２に命令群ＳＥＱ２３が実行され、それに含まれる命令ＳＥＴ＿ＤＣＤＣ１＿ＶＯＬＴ＿Ｓ２（Ｖ１）によって、ＤＣＤＣ１＿ＶＯＬＴ＿Ｓ３の値が、デフォルト値１．２Ｖにリセットされる。そして、それから時間ｔ２経過後において実行される命令ＣＨＡＮＧＥ＿ＤＣＤＣ１＿Ｓ３（ｔ２）によって、ＤＣ／ＤＣコンバータＤＣＤＣ１の出力電圧は、正しい電圧値１．２Ｖに戻ることが保証される。

以上がＰＭＩＣ１００の動作である。このＰＭＩＣ１００によれば、ある状態において、ユーザアクセスによってある電源の電圧値が変更され、その後、別の状態に遷移した後に元の状態に戻ったときに、その電源の電圧値が正しい状態に戻ることを保証することができる。

（実施の形態２）
実施の形態１では、ユーザコントロールによって、電圧設定値が変更可能であった。実施の形態２では、それに代えて、あるいはそれに加えて、各電源のオン、オフがユーザコントロールによって制御可能である。図８は、実施の形態２に係るＰＭＩＣ１００Ａのブロック図である。ＰＭＩＣ１００Ａの基本構成は図２のＰＭＩＣ１００と同様である。

実施の形態２において、レジスタブロック２４０Ａは、特定の電源１０１＿１～１０１＿４のオン、オフを指定するためのイネーブル設定レジスタＵＳＥＲ＿ＥＮ１～ＵＳＥＲ＿ＥＮ４を含む。

また、各電源それぞれについて、イネーブル設定レジスタＵＳＥＲ＿ＥＮの値にもとづいてオン、オフを切り替えるレジスタ制御モードと、ＰＭＵ２２０からの制御信号によってオン、オフを切り替えるかを指定するＰＭＵ制御モードと、が切り替え可能となっており、電源１０１＿１～１０１＿４それぞれの制御モードを指定するためのモード設定レジスタＭＯＤＥ１～ＭＯＤＥ４が用意される。

ＰＭＵ２２０は、複数の電源１０１＿１～１０１＿４それぞれのオン、オフを指定する制御信号ＰＭＵ＿ＥＮ１～ＰＭＵ＿ＥＮ４を生成する。

電源制御回路２００Ａは、マルチプレクサ２５０＿１～２５０＿４を備える。マルチプレクサ２５０＿＃は、ＰＭＵ２２０が生成する制御信号ＰＭＵ＿ＥＮ＃と、レジスタブロック２４０Ａの対応するレジスタＵＳＥＲ＿ＥＮ＃を受け、対応するモード設定レジスタＭＯＤＥ＃の値に応じた一方を選択する。

ＰＭＩＣ１００Ａは、イネーブル設定レジスタＵＳＥＲ＿ＥＮ＃の値を変更する命令ＳＥＴ＿ＵＳＥＲ＿ＥＮ＃と、モード設定レジスタＭＯＤＥ＃の値を変更する命令ＳＥＴ＿ＭＯＤＥ＃と、をサポートする。任意の命令群は、これらの命令を含むことができる。

図９は、図８のＰＭＩＣ１００Ａの動作を説明するタイムチャートである。ここでは、電源１０１＿３（ＬＤＯ１）の動作に着目する。

時刻Ｔ_１に、状態Ｓ２への遷移のトリガーとなるイベントが発生する。これにより、状態Ｓ３からＳ２に遷移するための命令群ＳＥＱ３２が実行される。この命令群ＳＥＱ３２によって、電源１０１＿３がオフとなる。

続く第２状態Ｓ２において、時刻Ｔ_２にユーザコントロールが発生し、電源１０１＿３がオンに切り替えられる。

時刻Ｔ_３に、状態Ｓ１への遷移のトリガーとなるイベントが発生する。これにより、状態Ｓ２からＳ１に遷移するための命令群ＳＥＱ２１が実行される。この命令群ＳＥＱ２１は、レジスタＭＯＤＥ３とＵＳＥＲ＿ＥＮ３をゼロにリセットする命令を含む。このリセット命令が、時刻Ｔ_４に実行されると、電源１０１＿３の制御がＰＭＵ２２０に委譲され、電源１０１＿３がオフとなることが保証される。

時刻Ｔ_５以降は、上述した起動シーケンスであり、第３状態Ｓ３まで順に遷移する。

以上が電源制御回路２００Ａの動作である。この電源制御回路２００Ａによれば、電源のオン、オフの不整合が生ずるのを防止できる。

（用途）
最後に、ＰＭコントローラ１００の用途を説明する。図１０は、ＰＭＩＣ２００を備える電子機器５００の斜視図である。電子機器５００はたとえばタブレット端末やスマートホンである。筐体５２０には、ＣＰＵ５０２、ＲＡＭ５０４、ＨＤＤ５０６、電池５０８、およびＰＭＩＣ２００が内蔵される。ＰＭＩＣ２００は、ディスプレイパネル５１０はそのドライバ、オーディオ回路などに電源電圧を供給してもよい。なお電子機器５００は、ノートＰＣやコンソールゲーム機器、ポータブルゲーム機器、ウェアラブルＰＣ、ポータブルオーディオプレイヤ、デジタルカメラなどであってもよい。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

３００ 電子機器
３０２ ユーザインタフェース
３０４ ホストコントローラ
１００ ＰＭＩＣ
１０１ 電源
２００ 電源制御回路
２１０ 不揮発性メモリ
２１２ メモリ
２２０ ＰＭＵ
２３０ インタフェース回路
２４０ レジスタブロック
２５０ マルチプレクサ
５００ 電子機器
５０２ ＣＰＵ
５０４ ＲＡＭ
５０６ ＨＤＤ
５０８ 電池

Claims (6)

1. 複数の電源の状態を制御する電源制御回路であって、
   複数のイベントに対応する複数の命令群を格納する不揮発性メモリと、
   前記複数のイベントのひとつが発生すると、それに対応する前記命令群を実行し、前記複数の電源の状態を制御するシーケンサと、
   レジスタブロックと、
   外部から前記レジスタブロックにアクセスするためのインタフェース回路と、
   を備え、
   前記電源制御回路は、外部から前記レジスタブロックの値を変更することにより、前記複数の電源の状態を制御可能であり、かつ前記シーケンサが前記レジスタブロックの値を変更するための命令を実行可能に構成され、
   前記レジスタブロックは、特定の状態における特定の電源の電圧レベルを指定するための電圧設定レジスタを含み、
   前記電源制御回路は、前記電圧設定レジスタの値を変更する命令をサポートすることを特徴とする電源制御回路。
2. 複数の電源の状態を制御する電源制御回路であって、
   複数のイベントに対応する複数の命令群を格納する不揮発性メモリと、
   前記複数のイベントのひとつが発生すると、それに対応する前記命令群を実行し、前記複数の電源の状態を制御するシーケンサと、
   レジスタブロックと、
   外部から前記レジスタブロックにアクセスするためのインタフェース回路と、
   を備え、
   前記電源制御回路は、外部から前記レジスタブロックの値を変更することにより、前記複数の電源の状態を制御可能であり、かつ前記シーケンサが前記レジスタブロックの値を変更するための命令を実行可能に構成され、
   前記レジスタブロックは、特定の電源のオン、オフを指定するためのイネーブル設定レジスタを含み、
   前記電源制御回路は、前記イネーブル設定レジスタの値を変更する命令をサポートし、
   前記電源制御回路は、前記特定の電源のオン、オフを、前記イネーブル設定レジスタの値にもとづいて制御するモードと、前記シーケンサによって制御するモードと、が切り替え可能に構成され、
   前記レジスタブロックは、前記モードを指定するためのモード設定レジスタを含み、
   前記電源制御回路は、前記モード設定レジスタの値を変更する命令をサポートすることを特徴とする電源制御回路。
3. 前記シーケンサは、少なくとも、
   前記複数の電源がすべてオフである第１状態と、
   前記複数の電源のうち、いくつかがオンである第２状態と、
   前記複数の電源がすべてオンである第３状態と、
   の間を遷移するステートマシンを含むことを特徴とする請求項１または２に記載の電源制御回路。
4. 複数の電源と、
   前記複数の電源の状態を制御する請求項１から３のいずれかに記載の電源制御回路と、
   を備えることを特徴とするパワーマネージメント回路。
5. ひとつの半導体基板に一体集積化されることを特徴とする請求項４に記載のパワーマネージメント回路。
6. 複数の電源端子を有するプロセッサと、
   前記プロセッサの複数の電源端子に電源電圧を供給する請求項４または５に記載のパワーマネージメント回路と、
   を備えることを特徴とする電子機器。

Images