[go: up one dir, main page]

JP7232743B2 - 半導体装置及びそれを用いた整流素子、オルタネータ - Google Patents

半導体装置及びそれを用いた整流素子、オルタネータ Download PDF

Info

Publication number
JP7232743B2
JP7232743B2 JP2019193215A JP2019193215A JP7232743B2 JP 7232743 B2 JP7232743 B2 JP 7232743B2 JP 2019193215 A JP2019193215 A JP 2019193215A JP 2019193215 A JP2019193215 A JP 2019193215A JP 7232743 B2 JP7232743 B2 JP 7232743B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor device
region
zener diode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019193215A
Other languages
English (en)
Other versions
JP2021068812A (ja
Inventor
正樹 白石
順一 坂野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2019193215A priority Critical patent/JP7232743B2/ja
Priority to PCT/JP2020/037858 priority patent/WO2021079735A1/ja
Priority to EP20879597.1A priority patent/EP4050648A4/en
Priority to CN202080073752.4A priority patent/CN114586178A/zh
Priority to US17/766,613 priority patent/US20240055423A1/en
Priority to TW109135300A priority patent/TWI771771B/zh
Publication of JP2021068812A publication Critical patent/JP2021068812A/ja
Application granted granted Critical
Publication of JP7232743B2 publication Critical patent/JP7232743B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/148—VDMOS having built-in components the built-in components being breakdown diodes, e.g. Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H10D89/105—Integrated device layouts adapted for thermal considerations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes
    • H10D8/25—Zener diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Rectifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置の構造に係り、特に、車載用オルタネータ（交流発電機）などに搭載され、高い信頼性が要求される電力制御用半導体装置に適用して有効な技術に関する。
自動車にて発電を行うオルタネータ（交流発電機）には、発電した交流電圧を整流して直流電圧に変換し、バッテリを充電する整流回路が設けられている。この整流回路に用いられる整流素子としては、これまでダイオードが用いられてきた。
ダイオードを用いた整流素子は、例えば、特許文献１に示されるように、ダイオードチップの上面の端子をリード電極に接続し、ダイオードチップの下面の端子をベース電極に接続する。ベース電極から成るパッケージの外形は円形をしており、その円形のパッケージをオルタネータの電極板に半田もしくは圧入によって固定して用いる。
円形のパッケージを用いることで、電極の回転軸方向の位置を合わせることなしにダイオードをオルタネータの電極板に固定することができ、オルタネータの整流部の組み立てが容易になる。オルタネータ一台当たり６個もしくは１２個もの多数の整流素子をオルタネータの電極板に固定する必要があり、容易に整流素子をオルタネータに固定できることは、オルタネータの組み立て工程の簡素化、低コスト化に重要である。
しかしながら、ダイオードは安価ではあるが、順方向電圧降下があり、損失が大きい。これに対して、近年ではダイオードに代わり、ＭＯＳＦＥＴがオルタネータ用の整流素子として使われ始めている。ＭＯＳＦＥＴを同期整流することにより、順方向電圧降下がなく０Ｖから順方向電流が立ち上がり、損失が少ない整流素子を実現可能である。
例えば、特許文献２には、従来の２端子である円形パッケージにＭＯＳＦＥＴとそれを制御する制御ＩＣ、制御ＩＣに電源を供給するコンデンサを搭載し、ＭＯＳＦＥＴのソース・ドレイン間の電圧でＭＯＳＦＥＴのオン・オフを自律的に判定して、従来と同形のパッケージを用いたまま、低損失化できるオルタネータ向け整流素子が示されている。
また、オルタネータでは、発電動作時にオルタネータの出力端子やバッテリの端子が外れるロードダンプと呼ばれる現象が生じたときに、発電で生じるエネルギーを内部で消費して、オルタネータの出力端子に高電圧が出力しないようにする必要がある。そのため、特許文献２には、ＭＯＳＦＥＴと並列にツェナーダイオードを搭載し、ロードダンプ時に発生するサージエネルギーをツェナーダイオードで消費する整流素子も示されている。
サージエネルギーを消費するためにツェナーダイオードをＭＯＳＦＥＴと並列に搭載すると、その分ＭＯＳＦＥＴの搭載面積が小さくなるため、オルタネータの高出力化が制限される。そこで、例えば、特許文献３には、ＭＯＳＦＥＴのアクティブ領域内に、サージ発生時にアバランシェするＭＯＳＦＥＴより降伏電圧の低いツェナーダイオードを設けた、ツェナーダイオード内蔵ＭＯＳＦＥＴを搭載することでサージ耐量を確保しつつ、オルタネータの高出力化ができると示されている。
また、特許文献４には、ショットキ接合とｐｎ接合を備える半導体装置であって、ｐｎ接合部の降伏電圧を、ショットキ接合及びガードリング部のｐｎ接合より低くすることで、サージ耐量を確保できると示されている。
特開平１０－２１５５５２号公報 特開２０１５－１１６０５３号公報 特開２０１９－０３３１４４号公報 特開２０１２－１７４８７８号公報
図１１および図１２に、従来の代表的なツェナーダイオード内蔵ＭＯＳＦＥＴの断面構造とサージ発生時のアバランシェ電流を示す。
上記特許文献３や特許文献４では、アクティブ領域内に降伏電圧の低い構造を設けることで、サージ耐量を確保できる構造を示しているが、実際の構造においては、図１１に示すようにアクティブ領域は周辺領域の保護膜２４２の下部にまで設けられており、サージが発生した際には、図１２に示すように保護膜２４２の下部にあるアクティブ領域でもアバランシェ電流が発生する。
アバランシェ電流は、保護膜２４２の開口部に接続されたメッキ層２４０や半田層２４１、銅ブロック２５０を介して流れるため、保護膜２４２の開口部周辺にアバランシェ電流が集中し、温度が上昇し破壊するという課題がある。
一方、保護膜２４２の開口部の下部にのみアクティブ領域を設ける構造にすると、アクティブ領域の面積が小さくなるためＭＯＳＦＥＴのオン抵抗が高くなるという課題がある。
図３に、後述する本発明のツェナーダイオード内蔵ＭＯＳＦＥＴの平面構造を示す。図３に示すように、搭載する銅ブロック２５０の加工上の制約から銅ブロック２５０並びに保護膜２４２の開口部が長方形（矩形）の形状である場合、特にパッド（ゲートパッド２６１及びソースセンスパッド２６２）の横の部分で保護膜２４２の下部にあるアクティブ領域が大きくなり、電流集中や保護膜下のアクティブ領域を削除した際のオン抵抗増大の課題がより顕著になる。
そこで、本発明の目的は、ツェナーダイオード内蔵ＭＯＳＦＥＴを備える半導体装置において、サージ耐量向上と低オン抵抗を両立可能な半導体装置を提供することにある。
上記課題を解決するために、本発明は、ツェナーダイオード内蔵ＭＯＳＦＥＴを備える半導体装置において、ＭＯＳＦＥＴが動作するアクティブ領域と、前記アクティブ領域よりも外側に配置され、チップ周辺部の耐圧を保持する周辺領域と、を備え、前記アクティブ領域は、チップ中心部を含む第１の領域と、前記第１の領域よりも外側に配置される第２の領域と、を有し、前記第１の領域の耐圧は、前記第２の領域の耐圧及び前記周辺領域の耐圧よりも低いことを特徴とする。
また、本発明は、オルタネータに用いられる整流素子において、上面視で略円形の外周部と前記外周部内に収まる略円形の台座を有する第１の外部電極と、前記台座上に配置され、樹脂封止された内部パッケージと、前記内部パッケージを挟んで前記第１の外部電極とは反対側に配置された第２の外部電極と、を備え、前記内部パッケージ内に、半導体装置と、前記半導体装置のドレイン電極とソース電極の電圧または電流が入力され、当該入力された電圧または電流に基づいて、前記半導体装置のゲートを駆動する制御ＩＣチップと、前記制御ＩＣチップに電源を供給するコンデンサと、前記ドレイン電極と接続されたドレインフレームと、前記ソース電極と接続された銅ブロックと、を有し、前記ドレインフレーム及び前記銅ブロックの表面は前記樹脂に封止されることなく、前記内部パッケージ表面に露出しており、前記ドレインフレーム及び前記銅ブロックのいずれか一方と前記第１の外部電極とが接合材を用いて電気的に接続され、前記ドレインフレーム及び前記銅ブロックの他方と前記第２の外部電極とが接合材を用いて電気的に接続されており、前記半導体装置は、上記の半導体装置であることを特徴とする。
また、本発明は、上記の整流素子を備えることを特徴とするオルタネータである。
本発明によれば、ツェナーダイオード内蔵ＭＯＳＦＥＴを備える半導体装置において、サージ耐量向上と低オン抵抗を両立可能な半導体装置を実現することができる。
これにより、ツェナーダイオード内蔵ＭＯＳＦＥＴを備える半導体装置、及びそれを用いた整流素子やオルタネータ（交流発電機）の信頼性向上と高性能化（低損失化）が図れる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の実施例１に係るツェナーダイオード内蔵ＭＯＳＦＥＴの断面構造を示す図である。 本発明の実施例１に係るツェナーダイオード内蔵ＭＯＳＦＥＴのサージ発生時のアバランシェ電流を示す図である。 本発明の実施例１に係るツェナーダイオード内蔵ＭＯＳＦＥＴの平面構造を示す図である。 本発明の実施例２に係るツェナーダイオード内蔵ＭＯＳＦＥＴの断面構造を示す図である。 本発明の実施例２に係るツェナーダイオード内蔵ＭＯＳＦＥＴのサージ発生時のアバランシェ電流を示す図である。 本発明の実施例３に係るオルタネータ用整流素子の上面図である。 図６のＢ－Ｂ’断面図である。 図６のＣ－Ｃ’断面図である。 本発明の実施例３に係るオルタネータ用整流素子の回路図である。 本発明の実施例３に係るオルタネータの回路図である。 従来のツェナーダイオード内蔵ＭＯＳＦＥＴの断面構造を示す図である。 従来のツェナーダイオード内蔵ＭＯＳＦＥＴのサージ発生時のアバランシェ電流を示す図である。
以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
図１から図３を参照して、本発明の実施例１に係るツェナーダイオード内蔵ＭＯＳＦＥＴについて説明する。図１は、本実施例のツェナーダイオード内蔵ＭＯＳＦＥＴの断面構造を示す。図２は、サージが発生した際のアバランシェ電流を示す。図３は、本実施例のツェナーダイオード内蔵ＭＯＳＦＥＴのチップ平面図を示しており、図１及び図２は、図３のＡ－Ａ’断面図に相当する。
図１に示すように、本実施例のツェナーダイオード内蔵ＭＯＳＦＥＴは、ＭＯＳＦＥＴのアクティブ領域とその外側に周辺領域を有している。アクティブ領域は、ドレイン電極２２１上にｎ+基板２０１、ｎ－エピ層２０２があり、ｎ-エピ層２０２上にｐ型チャネル層２０３が形成されている。さらに、半導体表面からｐ型チャネル層２０３を貫き、ｎ-エピ層２０２層に到達するトレンチゲート２１０が形成されており、トレンチゲート２１０はゲート酸化膜２１１とトレンチ内に充填されたポリシリコン電極２１２で構成されている。
半導体表面には、ｎ+ソース層２０４が形成されており、ｎ+ソース層２０４を貫きチャネル層２０３に到達するコンタクト用のトレンチ２１３が形成されており、トレンチ２１３の直下には、ｐ+コンタクト層２０５が形成されている。半導体層の表面には、トレンチ２１３及び層間絶縁膜２１４を介してソース電極２２０が設けられている。
アクティブ領域には、アクティブ領域内周部とその外側にアクティブ領域外周部がある。アクティブ領域内周部には、トレンチ２１３の下部にツェナーダイオード２３０が設けられており、アクティブ領域外周部には、トレンチ２１３の下部にツェナーダイオードが設けられていない。アクティブ領域内周部では、ソース電極２２０の上にメッキ層２４０があり、半田層２４１を介して銅ブロック２５０が接続されている。一方、アクティブ領域外周部では、ソース電極２２０の上に周辺領域にまで延伸（延在）する保護膜２４２が設けられている。
アクティブ領域内周部に設けられているツェナーダイオード２３０は、ｐ型チャネル層２０３より高濃度のｐ層２０６とｎ－エピ層２０２より高濃度のｎ層２０７の接合からなり、ツェナーダイオード２３０が設けられているアクティブ領域内周部の耐圧は、ツェナーダイオードが設けられていないアクティブ領域外周部や周辺領域の耐圧に比べて低くなっている。
また、ツェナーダイオード２３０は、トレンチ２１３の下部で、なおかつ、ｐ型チャネル層２０３の中央部に設けられているため、ツェナーダイオードがアバランシェした際に流れる電流が、ｐ+コンタクト層２０５に流れやすく、ｎ+ソース層２０４の下部を通る電流を少なくすることができるため、寄生ｎｐｎトランジスタの動作を防止でき、高いアバランシェ耐量を実現できる。
また、周辺領域には、深いｐ層２０８があり、電圧印可時に空乏層を外周へ広げ耐圧を確保することができる。また、深いｐ層２０８を覆う位置までソース電極２２０が延伸（延在）しており、フィールドプレートの役割を果たし、深いｐ層２０８端部での電界を緩和する。
チップ端部にはｎ+のフィールドストップ層（チャネルストッパ層）２０９及びガードリング２２２があり、欠陥が多くライフタイムが短いチップ端部まで空乏層が到達するのを防止し、耐圧を保持する。
アクティブ領域内周部のツェナーダイオード２３０の耐圧は、アクティブ領域外周部や周辺領域の耐圧よりも低く設定するが、サージ発生時は、ツェナーダイオード２３０がアバランシェし電流が流れることで温度が上昇し、ツェナーダイオード２３０の耐圧が上昇する。
一方、アクティブ領域外周部や周辺領域はアバランシェ電流が流れないため、アクティブ領域内周部よりも温度上昇が小さくなるが、その際でも確実にツェナーダイオード２３０でサージエネルギーを吸収できるように、温度が上昇した際でも、アクティブ領域外周部や周辺領域よりツェナーダイオード２３０の耐圧が低くなるように設定する。
図１に示すように、アクティブ領域内周部のみにツェナーダイオード２３０を設けるには、コンタクト用のトレンチ２１３を形成後、ツェナーダイオード２３０を構成するｐ層２０６とｎ層２０７をイオン打ち込みで形成する際に、アクティブ領域外周部や周辺領域をホトマスクで覆うことで、アクティブ領域内周部のみに選択的にツェナーダイオード２３０を形成することができる。
以上説明した本実施例のツェナーダイオード内蔵ＭＯＳＦＥＴは、言い換えると、ＭＯＳＦＥＴが動作するアクティブ領域と、アクティブ領域よりも外側に配置され、チップ周辺部の耐圧を保持する周辺領域と、を備えており、アクティブ領域は、チップ中心部を含む第１の領域（アクティブ領域内周部）と、第１の領域（アクティブ領域内周部）よりも外側に配置される第２の領域（アクティブ領域外周部）と、を有し、第１の領域（アクティブ領域内周部）の耐圧は、第２の領域（アクティブ領域外周部）の耐圧及び周辺領域の耐圧よりも低くなるように形成されている。
また、第１の領域（アクティブ領域内周部）の耐圧は、ツェナーダイオード内蔵ＭＯＳＦＥＴ（半導体装置）にサージが発生し、第１の領域（アクティブ領域内周部）の温度が上昇し、第２の領域（アクティブ領域外周部）の温度よりも高くなった場合であっても、第２の領域（アクティブ領域外周部）の耐圧及び周辺領域の耐圧よりも低くなるように形成されている。
また、第１の領域（アクティブ領域内周部）及び第２の領域（アクティブ領域外周部）には複数の単位セル（トレンチゲート２１０）が配列されており、第１の領域（アクティブ領域内周部）の単位セル（トレンチゲート２１０）の各々にはツェナーダイオード２３０が設けられており、ツェナーダイオード２３０の耐圧は、第２の領域（アクティブ領域外周部）の耐圧及び周辺領域の耐圧よりも低くなるように形成されている。
本実施例によるサージ耐量向上の効果を図２で説明する。図２は、図１に示すツェナーダイオード内蔵ＭＯＳＦＥＴの構造において、サージが発生した際のアバランシェ電流を概念的に示している。上述したように、アクティブ領域内周部（保護膜開口部）には、ツェナーダイオード２３０が設けられているため、アクティブ領域外周部や周辺領域に対して耐圧が低くなり、アバランシェ電流はアクティブ領域内周部にのみ流れる。
アクティブ領域内周部の上部には保護膜２４２がないため、アバランシェ電流は保護膜開口部端部に集中することなく、メッキ層２４０や半田層２４１、銅ブロック２５０に流れる。電流集中が無いため、電流集中による温度上昇が抑制できサージ耐量を確保できる。一方、通常動作時には、アクティブ領域外周部もアクティブ領域として動作するため、オン抵抗が増大することもない。
図３は、本実施例のツェナーダイオード内蔵ＭＯＳＦＥＴのチップ平面図を示す。ツェナーダイオード内蔵ＭＯＳＦＥＴチップ１０３は、ゲートパッド２６１及びソースセンスパッド２６２を有する長方形（矩形）の形状をしている。ソース電極２２０と電気的に接続する銅ブロック２５０が保護膜２４２の開口部に半田層２４１を介して接続されている。銅ブロック２５の加工の容易性から、銅ブロック２５０や保護膜２４２の開口部は図のような長方形（矩形）の形状をしている。
アクティブ領域２６０は、図３の点線で示すように配置されており、特にパッド（ゲートパッド２６１及びソースセンスパッド２６２）の横の領域では、保護膜２４２下のアクティブ領域が広く、アバランシェ時の電流が保護膜２４２の開口部の端部に集中するが、本実施例では、保護膜２４２下のアクティブ領域外周部にはツェナーダイオードを設けていないので、電流集中を防止することができる。
図４及び図５を参照して、本発明の実施例２に係るツェナーダイオード内蔵ＭＯＳＦＥＴについて説明する。図４は、本実施例のツェナーダイオード内蔵ＭＯＳＦＥＴの断面構造を示す。図５は、サージが発生した際のアバランシェ電流を示す。
図４に示すように、本実施例のツェナーダイオード内蔵ＭＯＳＦＥＴの特徴は、ツェナーダイオード２３０が設けられているアクティブ領域内周部が銅ブロック２５０の下部に設けられている点である。つまり、第１の領域（アクティブ領域内周部）は、保護膜２４２の開口部内に設けられた配線用の銅端子（銅ブロック２５０）の直下にのみ配置されている。
言い換えると、実施例１（図１）では、保護膜２４２の開口部で、なおかつ、銅ブロック２５０が設けられていない領域にもツェナーダイオード２３０が設けられているが、本実施例（図４）では、保護膜２４２の開口部で、なおかつ、銅ブロック２５０が設けられていない領域にはツェナーダイオード２３０が設けられていない。
図５に示すように、サージが発生するとアバランシェ電流が銅ブロック２５０に向けて直線的に流れることでより半田層２４１の端部や銅ブロック２５０の端部での電流集中を抑制でき、サージ耐量の向上ができる。
図６から図１０を参照して、本発明の実施例３に係るオルタネータ用整流素子とオルタネータ（交流発電機）について説明する。
図６は、実施例１或いは実施例２で説明した本発明のツェナーダイオード内蔵ＭＯＳＦＥＴを搭載するオルタネータ用整流素子１００の上面図を示す。図７は整流素子１００のＢ－Ｂ’断面、図８は整流素子１００のＣ－Ｃ’断面をそれぞれ示す。また、図９は、整流素子１００の回路図を示し、図１０は、整流素子１００を搭載するオルタネータ（交流発電機）の回路図を示す。
本実施例の整流素子１００は、図６から図８に示すように、円形の外周部を有するベース電極１０１、ベース電極１０１上に設けられた台座１０２、台座１０２上に設けられた長方形（矩形）の内部パッケージ３００を有している。
内部パッケージ３００は、ツェナーダイオード内蔵ＭＯＳＦＥＴチップ１０３と、制御ＩＣチップ１０４と、コンデンサ１０５と、ツェナーダイオード内蔵ＭＯＳＦＥＴチップ１０３の上に載せられた銅ブロック２５０と、ツェナーダイオード内蔵ＭＯＳＦＥＴチップ１０３を載せているドレインフレーム３０２と、制御ＩＣチップ１０４とコンデンサ１０５を載せているリードフレーム３０３及び３０４を有しており、それら全体は樹脂３０５で覆われている。
銅ブロック２５０の上面、及びドレインフレーム３０２の下面は樹脂３０５で覆われることなく内部パッケージ３００の表面に露出している。銅ブロック２５０の上面は、接合材３０６を介してリード電極１０７に接続され、ドレインフレーム３０２の下面は、接合材３０６を介して台座１０２に接続される。また、制御ＩＣチップ１０４とコンデンサ１０５の低電圧側が同じリードフレーム３０３に接続され、コンデンサ１０５の高電圧側はリードフレーム３０４に接続される。
なお、オルタネータ用整流素子には、電流方向が異なる正座構造と逆座構造があり、図６で示した整流素子１００は正座構造である。逆座構造は、図示はしないが、内部パッケージ３００の構成は共通で、銅ブロック２５０が台座１０２に、ドレインフレーム３０２がリード電極１０７にそれぞれ接続される。
図９は、整流素子１００の回路構成を示す。図９に示す回路では、Ｌ端子がベース電極１０１、Ｈ端子がリード電極１０７である。ツェナーダイオード内蔵ＭＯＳＦＥＴチップ１０３、制御ＩＣチップ１０４、コンデンサ１０５が、図９のような接続で配線される。
制御ＩＣチップ１０４は、コンパレータ１１６、ゲートドライバ１１７、ダイオード１１８で構成される。コンパレータ１１６の一方の入力端子はＨ端子に接続され、コンパレータ１１６の他方の入力端子はＬ端子に接続され、コンパレータ１１６の出力端子はゲートドライバ１１７の入力端子に接続され、ゲートドライバ１１７の出力端子はツェナーダイオード内蔵ＭＯＳＦＥＴチップ１０３のゲート電極に接続される。
また、コンデンサ１０５の高電圧側端子１１０（図８参照）は、コンパレータ１１６の電源端子とゲートドライバ１１７の電源端子に接続され、コンデンサ１０５の低電圧側端子１１１（図８参照）は、Ｌ端子に接続される。更に、コンデンサ１０５とＨ端子の間にコンデンサ１０５の電荷の逆流防止用のダイオード１１８が挿入される。
図９に図示した回路は、次のように動作する。Ｈ端子の電圧がＬ端子の電圧より低くなると、コンパレータ１１６は高電圧（若しくは低電圧）の信号を出力し、その信号が入力されたゲートドライバ１１７がツェナーダイオード内蔵ＭＯＳＦＥＴチップ１０３のゲート電極の電圧を上げてツェナーダイオード内蔵ＭＯＳＦＥＴチップ１０３をオン状態にする。
逆に、Ｈ端子の電圧がＬ端子の電圧より高くなると、コンパレータ１１６は低電圧（若しくは高電圧）の信号を出力し、その信号が入力されたゲートドライバ１１７がツェナーダイオード内蔵ＭＯＳＦＥＴチップ１０３のゲート電極の電圧を下げてツェナーダイオード内蔵ＭＯＳＦＥＴチップ１０３をオフ状態にする。
すなわち、Ｈ端子とＬ端子の電圧の大小関係から、ツェナーダイオード内蔵ＭＯＳＦＥＴチップ１０３を自律的にオン・オフする。コンデンサ１０５はコンパレータ１１６とゲートドライバ１１７に電源電圧を供給する。
図１０は、本発明のツェナーダイオード内蔵ＭＯＳＦＥＴ１０３を搭載した整流素子１００をオルタネータ（交流発電機）に適用した例を示す。オルタネータは、発電機で交流電力（電圧）を発生し、その交流電力（電圧）を整流装置で整流し、直流電力（電圧）を生成して出力するものである。
図１０では、整流素子１００を６個用いた３相全波整流の回路構成（４００）を示す。正座の整流素子１００が３個と、図示はしていないが逆座の整流素子３個と、バッテリ４０１が備えられている。
図１０に示すように、正座の整流素子と逆座の整流素子が直列に接続され、それぞれの接続点が３相交流のＵ相、Ｖ相、Ｗ相に接続されており、発電機からの交流を直流に変換し、バッテリ４０１に直流電力（電圧）を出力する。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
１００…（オルタネータ用）整流素子
１０１…ベース電極
１０２…台座
１０３…ツェナーダイオード内蔵ＭＯＳＦＥＴチップ
１０４…制御ＩＣチップ
１０５…コンデンサ
１０７…リード電極
１０８…樹脂
１０９…接合材
１１０…コンデンサの高電圧側端子
１１１…コンデンサの低電圧側端子
１１５…ボンディングワイヤ
１１６…コンパレータ
１１７…ゲートドライバ
１１８…ダイオード
２０１…ｎ＋基板
２０２…ｎ－エピ層
２０３…ｐ型チャネル層
２０４…ｎ+ソース層
２０５…ｐ+コンタクト層
２０６…ｐ層
２０７…ｎ層
２０８…深いｐ層
２０９…フィールドストップ層（チャネルストッパ層）
２１０…トレンチゲート
２１１…ゲート酸化膜
２１２…ポリシリコン電極
２１３…トレンチ
２１４…層間絶縁膜
２２０…ソース電極
２２１…ドレイン電極
２２２…ガードリング
２３０…ツェナーダイオード（ＺＤ）
２４０…メッキ層
２４１…半田層
２４２…保護膜
２５０…銅ブロック
２６０…アクティブ領域
２６１…ゲートパッド
２６２…ソースセンスパッド
３００…内部パッケージ
３０２…ドレインフレーム
３０３，３０４…リードフレーム
３０５…樹脂
３０６…接合材
４００…３相全波整流回路
４０１…バッテリ

Claims (10)

  1. ツェナーダイオード内蔵ＭＯＳＦＥＴを備える半導体装置において、
    ＭＯＳＦＥＴが動作するアクティブ領域と、
    前記アクティブ領域よりも外側に配置され、チップ周辺部の耐圧を保持する周辺領域と、を備え、
    前記アクティブ領域は、チップ中心部を含む第１の領域と、前記第１の領域よりも外側に配置される第２の領域と、を有し、
    前記第１の領域の耐圧は、前記第２の領域の耐圧及び前記周辺領域の耐圧よりも低いことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１の領域の耐圧は、前記半導体装置にサージが発生し、前記第１の領域の温度が上昇し、前記第２の領域の温度よりも高くなった場合であっても、前記第２の領域の耐圧及び前記周辺領域の耐圧よりも低いことを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１の領域及び前記第２の領域には複数の単位セルが配列されており、
    前記第１の領域の単位セルの各々にはツェナーダイオードが設けられており、
    前記ツェナーダイオードの耐圧は、前記第２の領域の耐圧及び前記周辺領域の耐圧よりも低いことを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置において、
    第１導電型の第１半導体層と、
    前記第１半導体層上に形成され、前記第１半導体層より不純物濃度の低い第１導電型の第２半導体層と、
    前記第２半導体層上に形成された第２導電型の第３半導体層と、
    前記第３半導体層を貫通し、前記第２半導体層に到達するトレンチゲートと、
    前記第３半導体層上に形成された第１導電型の第４半導体層と、
    前記第４半導体層を貫通し、前記第３半導体層に到達するコンタクトと、を有し、
    前記ツェナーダイオードは、前記第２半導体層と前記第３半導体層の接合部の中心部に設けられることを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記第２半導体層と第３半導体層の接合部の中心部近傍の前記第２半導体層内に、第１半導体型の第５半導体層を有し、
    前記第２半導体層と第３半導体層の接合部の中心部近傍の前記第３半導体層内に、第２導電型の第６半導体層を有することを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、

    前記第５半導体層の不純物濃度は前記第２半導体層の不純物濃度よりも高く、前記第６半導体層の不純物濃度は前記第３半導体層の不純物濃度よりも高いことを特徴とする半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記半導体装置を覆う保護膜を有し、
    前記第１の領域は、前記保護膜に設けられた開口部内に配置されることを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記第１の領域は、前記開口部内に設けられた配線用の銅端子の直下にのみ配置されることを特徴とする半導体装置。
  9. オルタネータに用いられる整流素子において、
    上面視で略円形の外周部と前記外周部内に収まる略円形の台座を有する第１の外部電極と、
    前記台座上に配置され、樹脂封止された内部パッケージと、
    前記内部パッケージを挟んで前記第１の外部電極とは反対側に配置された第２の外部電極と、
    を備え、
    前記内部パッケージ内に、半導体装置と、
    前記半導体装置のドレイン電極とソース電極の電圧または電流が入力され、当該入力された電圧または電流に基づいて、前記半導体装置のゲートを駆動する制御ＩＣチップと、
    前記制御ＩＣチップに電源を供給するコンデンサと、
    前記ドレイン電極と接続されたドレインフレームと、
    前記ソース電極と接続された銅ブロックと、を有し、
    前記ドレインフレーム及び前記銅ブロックの表面は前記樹脂に封止されることなく、前記内部パッケージ表面に露出しており、
    前記ドレインフレーム及び前記銅ブロックのいずれか一方と前記第１の外部電極とが接合材を用いて電気的に接続され、
    前記ドレインフレーム及び前記銅ブロックの他方と前記第２の外部電極とが接合材を用いて電気的に接続されており、
    前記半導体装置は、請求項１から８のいずれか１項に記載の半導体装置であることを特徴とする整流素子。
  10. 請求項９に記載の整流素子を備えることを特徴とするオルタネータ。
JP2019193215A 2019-10-24 2019-10-24 半導体装置及びそれを用いた整流素子、オルタネータ Active JP7232743B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019193215A JP7232743B2 (ja) 2019-10-24 2019-10-24 半導体装置及びそれを用いた整流素子、オルタネータ
PCT/JP2020/037858 WO2021079735A1 (ja) 2019-10-24 2020-10-06 半導体装置及びそれを用いた整流素子、オルタネータ
EP20879597.1A EP4050648A4 (en) 2019-10-24 2020-10-06 SEMICONDUCTOR DEVICE, RECTIFIER ELEMENT USING SAME, AND ALTERNATOR
CN202080073752.4A CN114586178A (zh) 2019-10-24 2020-10-06 半导体装置以及使用其的整流元件、交流发电机
US17/766,613 US20240055423A1 (en) 2019-10-24 2020-10-06 Semiconductor device, rectifying element using same, and alternator
TW109135300A TWI771771B (zh) 2019-10-24 2020-10-13 半導體裝置及使用其之整流元件及交流發電機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019193215A JP7232743B2 (ja) 2019-10-24 2019-10-24 半導体装置及びそれを用いた整流素子、オルタネータ

Publications (2)

Publication Number Publication Date
JP2021068812A JP2021068812A (ja) 2021-04-30
JP7232743B2 true JP7232743B2 (ja) 2023-03-03

Family

ID=75619354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019193215A Active JP7232743B2 (ja) 2019-10-24 2019-10-24 半導体装置及びそれを用いた整流素子、オルタネータ

Country Status (6)

Country Link
US (1) US20240055423A1 (ja)
EP (1) EP4050648A4 (ja)
JP (1) JP7232743B2 (ja)
CN (1) CN114586178A (ja)
TW (1) TWI771771B (ja)
WO (1) WO2021079735A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7577910B2 (ja) * 2021-08-31 2024-11-06 ミネベアパワーデバイス株式会社 整流回路、並びに、それを用いる半導体装置および電源装置
JP2024175486A (ja) * 2023-06-06 2024-12-18 ミネベアパワーデバイス株式会社 半導体装置及びそれを用いた電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110002A (ja) 2005-10-17 2007-04-26 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011507468A (ja) 2007-12-14 2011-03-03 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 整流器回路
JP2016162948A (ja) 2015-03-04 2016-09-05 トヨタ自動車株式会社 半導体装置
JP2019033144A (ja) 2017-08-07 2019-02-28 株式会社 日立パワーデバイス 半導体装置及びそれを用いたオルタネータ
JP2019129656A (ja) 2018-01-26 2019-08-01 株式会社デンソー 整流装置及び回転電機

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2724146B2 (ja) * 1987-05-29 1998-03-09 日産自動車株式会社 縦形ｍｏｓｆｅｔ
US5936035A (en) * 1988-11-21 1999-08-10 Cohesion Technologies, Inc. Biocompatible adhesive compositions
DE4305038C2 (de) * 1993-02-18 1998-02-05 Siemens Ag MOSFET mit Temperaturschutz
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JPH10215552A (ja) 1996-08-08 1998-08-11 Denso Corp 交流発電機の整流装置とその製造方法
US5821572A (en) * 1996-12-17 1998-10-13 Symbios, Inc. Simple BICMOS process for creation of low trigger voltage SCR and zener diode pad protection
US6268242B1 (en) * 1997-12-31 2001-07-31 Richard K. Williams Method of forming vertical mosfet device having voltage clamped gate and self-aligned contact
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6631060B2 (en) * 2000-11-30 2003-10-07 Winbond Electronics Corporation Field oxide device with zener junction for electrostatic discharge (ESD) protection and other applications
JP2002208702A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp パワー半導体装置
JP4228586B2 (ja) * 2002-05-21 2009-02-25 富士電機デバイステクノロジー株式会社 半導体装置
US7795931B2 (en) * 2007-12-17 2010-09-14 Seiko Epson Corporation Operational comparator, differential output circuit, and semiconductor integrated circuit
JP5316637B2 (ja) * 2010-05-12 2013-10-16 トヨタ自動車株式会社 半導体装置
JP5280410B2 (ja) * 2010-06-21 2013-09-04 三菱電機株式会社 半導体装置、スナバデバイス
JP2012174878A (ja) 2011-02-22 2012-09-10 Hitachi Ltd 半導体装置、及びそれを用いた装置
JP6263014B2 (ja) 2013-12-12 2018-01-17 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
JP6263108B2 (ja) * 2014-09-11 2018-01-17 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
JP2016171233A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110002A (ja) 2005-10-17 2007-04-26 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011507468A (ja) 2007-12-14 2011-03-03 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 整流器回路
JP2016162948A (ja) 2015-03-04 2016-09-05 トヨタ自動車株式会社 半導体装置
JP2019033144A (ja) 2017-08-07 2019-02-28 株式会社 日立パワーデバイス 半導体装置及びそれを用いたオルタネータ
JP2019129656A (ja) 2018-01-26 2019-08-01 株式会社デンソー 整流装置及び回転電機

Also Published As

Publication number Publication date
TWI771771B (zh) 2022-07-21
US20240055423A1 (en) 2024-02-15
JP2021068812A (ja) 2021-04-30
WO2021079735A1 (ja) 2021-04-29
TW202118049A (zh) 2021-05-01
EP4050648A4 (en) 2023-12-27
EP4050648A1 (en) 2022-08-31
CN114586178A (zh) 2022-06-03

Similar Documents

Publication Publication Date Title
US6707128B2 (en) Vertical MISFET transistor surrounded by a Schottky barrier diode with a common source and anode electrode
JP6514338B2 (ja) 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両
US12052014B2 (en) Semiconductor device
US10109549B2 (en) Semiconductor device and power conversion device using same
TWI666867B (zh) 半導體裝置及使用其之交流發電機
KR102606591B1 (ko) 반도체 장치, 전지 보호 회로, 및, 파워 매니지먼트 회로
JP7232743B2 (ja) 半導体装置及びそれを用いた整流素子、オルタネータ
JP2021034506A (ja) 半導体装置及びインバータ
KR20080033973A (ko) 반도체 장치
US10770577B2 (en) Rectifier and rotating electric machine including rectifier
JP2009164288A (ja) 半導体素子及び半導体装置
US11296191B2 (en) Power module and power converter
US20230053501A1 (en) Silicon carbide semiconductor device and power conversion apparatus
JP2014175431A (ja) 半導体装置およびそれを用いた電力変換装置
JP2004103664A (ja) 縦型トランジスタ
WO2023002795A1 (ja) 半導体装置
CN110660768A (zh) 用于整流器的功率器件
JP2008258643A (ja) 半導体装置
JP2013013179A (ja) ノイズ低減回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230220

R150 Certificate of patent or registration of utility model

Ref document number: 7232743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350