[go: up one dir, main page]

JP2008258643A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008258643A
JP2008258643A JP2008131197A JP2008131197A JP2008258643A JP 2008258643 A JP2008258643 A JP 2008258643A JP 2008131197 A JP2008131197 A JP 2008131197A JP 2008131197 A JP2008131197 A JP 2008131197A JP 2008258643 A JP2008258643 A JP 2008258643A
Authority
JP
Japan
Prior art keywords
igbt
base region
electrode
region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008131197A
Other languages
English (en)
Inventor
Katsuyuki Torii
克行 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2008131197A priority Critical patent/JP2008258643A/ja
Publication of JP2008258643A publication Critical patent/JP2008258643A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】積層した複数の半導体素子を備える半導体装置を小型化する。
【解決手段】第１の半導体素子(1)と、第１の半導体素子(1)上に積層された第２の半導体素子(2)とを備える半導体装置において、第２の半導体素子(2)を絶縁ゲート型バイポーラトランジスタにより形成する。第１のベース領域(16)は、第１導電型(P)を有し且つ半導体基体(31)の側面(31c)に近接して形成される周辺ベース領域(27)を有する。周辺ベース領域(27)と第１のベース領域(16)との間に形成されるＰＮ接合により、絶縁ゲート型バイポーラトランジスタのエミッタ電極(22)とコレクタ電極(23)との間にＰＮ接合ダイオードを形成する。第２の半導体素子に外付けダイオードを接続せずに半導体装置を小型化できる。
【選択図】図１

Description

積層した複数の半導体素子を備える半導体装置に関する。
近年の電子部品の小型化に対応する一手段として、ブリッジ回路を構成するスイッチング素子を積層したスタックドマルチ構造が半導体装置に適用されている。スタックドマルチ構造を適用した半導体装置は、例えば下記特許文献１により公知である。特許文献１に示す半導体装置によれば、パワー半導体素子を用いたＨ型ブリッジ回路を支持板の占有面積を減少しつつ集積度を向上して形成できる。しかしながら、積層するパワー半導体素子にＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）を用いると、チップサイズが大きくなり、小型化が達成できない。そのため、チップサイズを小さく形成できるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）が用いられていた。しかしながら、ＩＧＢＴを使用すると、同時に外付けのダイオードもＨ型ブリッジ回路に組み込まなければならず、結果的に小型化が達成できなかった。また、外付けのダイオードにより製品コストが増加した。
一般的にＭＯＳＦＥＴは、例えば図５に示すように、Ｎ型導電型を有するドレイン領域(51)、Ｐ型導電型を有し且つドレイン領域(51)の上面(51a)に形成されたベース領域(52)、Ｎ型導電型を有し且つベース領域(52)の上面(52a)に形成されたソース領域(53)を備える半導体基板(50)と、ゲート絶縁膜(54)を介してソース領域(53)の上面(53a)に形成されたゲート電極(55)と、ベース領域(52)及びソース領域(53)の上面(52a,53a)に形成されたソース電極(56)と、ドレイン領域(51)の下面(51b)に形成されたドレイン電極(57)とを備える。よって、Ｐ型導電型を有するベース領域(52)とＮ型導電型を有するドレイン領域(51)との間にダイオード(58)が形成され、これを保護用の内蔵ダイオードとして利用できる。
これに対し、ＩＧＢＴは、図６に示すように、Ｐ型導電型を有するコレクタ領域(61)、Ｎ型導電型を有し且つコレクタ領域(61)の上面(61a)に形成された第１のベース領域(62)、Ｐ型導電型を有し且つ第１のベース領域(62)の上面(62a)に形成された第２のベース領域(63)、Ｎ型導電型を有し且つ第２のベース領域(63)の上面(63a)に形成されたエミッタ領域(64)を備える半導体基板(60)と、ゲート絶縁膜(65)を介して第２のベース領域(63)の上面(63a)に形成されたゲート電極(66)と、第２のベース領域(63)及びエミッタ領域(64)の上面(63a,64a)に形成されたエミッタ電極(67)と、コレクタ領域(61)の下面(61b)に形成されたコレクタ電極(68)とを備える。よって、ＩＧＢＴでは、図６に示すように、Ｐ型導電型を有する第２のベース領域(63)とＮ型導電型を有する第１のベース領域(62)と、Ｐ型導電型を有するコレクタ領域(61)とＮ型導電型を有する第１のベース領域(62)との間にそれぞれダイオード(69)が形成され、逆極性のダイオード(69)が直列接続される。このため、このダイオードを保護用の内蔵ダイオードとして有効利用することが困難であった。出力端子に誘導成分を有する負荷を接続したＨブリッジ回路等では、ＩＧＢＴに負荷の誘導成分により発生した逆起電力が印加され易い。このため、各ＩＧＢＴにダイオードを並列に接続して、逆起電力により発生した逆方向電流（サージ電流）をダイオードを介してバイパスさせる必要がある。
下記特許文献２は、コレクタ領域の中央側にこれと反対導電型のカソード領域を形成すると共に、カソード領域の上方にＰ型導電型を有するアノード領域を形成し、これによりダイオードを内蔵したＩＧＢＴを開示する。特許文献２のＩＧＢＴによれば、外付けダイオードを省略して、ＩＧＢＴを積層したスタックドマルチ構造の半導体装置を形成することができる。
国際公開第２００５／０１８００１号公報 特開平９−１９１１１０号公報
しかしながら、特許文献２のＩＧＢＴでは、平面方向に対して半導体基板の同位置にアノード領域とカソード領域とを重ねて形成しなければならないため、両半導体領域の位置決めが難しく、生産性の点で問題があった。また、ＩＧＢＴのオン時には、半導体基板の中央側のセル領域に電流が流れるが、半導体装置のオフ時に逆方向電流が発生したときにも、この逆方向電流が半導体基板の中央側を流れるため、電流により発生する熱が半導体基板の中央側に集中して、半導体基板の電気的特性が劣化するおそれがあった。
よって、本発明は、ダイオードを内蔵したＩＧＢＴを積層して、従来より小型化され、且つ生産も容易なスタックドマルチ構造の半導体装置を提供することを目的とする。また、電流により発生する熱が半導体基板の中央側に集中することを防止した半導体装置を提供することを目的とする。
本発明の半導体装置は、第１の半導体素子(1)と、第１の半導体素子(1)上に積層された第２の半導体素子(2)とを備える。第２の半導体素子(2)は、絶縁ゲート型バイポーラトランジスタであり、第１導電型(P)を有するコレクタ領域(15)、第１導電型(P)とは反対の第２導電型(N)を有し且つコレクタ領域(15)の上面(15a)に形成された第１のベース領域(16)、第１のベース領域(16)に隣接して形成された第１導電型(P)を有する第２のベース領域(17)、第２のベース領域(17)に隣接して形成された第２導電型(N)を有するエミッタ領域(18)を備える半導体基体(31)と、絶縁体(9)を介して第２のベース領域(17)の上面(17a)に形成されたゲート電極(25)と、第２のベース領域(17)及びエミッタ領域(18)の上面(17a,18a)に形成されたエミッタ電極(22)と、コレクタ領域(15)の下面(15b)に形成されたコレクタ電極(23)とを備える。第１のベース領域(16)は、第１導電型(P)を有し且つ半導体基体(31)の側面(31c)に近接して形成される周辺ベース領域(27)を有する。周辺ベース領域(27)と第１のベース領域(16)との間に形成されるＰＮ接合により、絶縁ゲート型バイポーラトランジスタのエミッタ電極(22)とコレクタ電極(23)との間にＰＮ接合ダイオード(21)を形成する。
第１の半導体素子(1)及び第２の半導体素子(2)は、接続される負荷の誘導成分による逆起電力により、第１の半導体素子(1)及び第２の半導体素子(2)のエミッタ電極(22)からコレクタ電極(23)へ逆方向に誘起される逆方向電流（サージ電流）が発生するが、第１導電型(P)を有する周辺ベース領域(27)と第２導電型(N)を有する第１のベース領域(16)とによりダイオード(21)を形成することによって、第２の半導体素子(2)に外付けのダイオードを接続する必要がなく、半導体装置を小型に形成することができる。半導体装置のオン時には、側面(31c)から離間した半導体基体(31)の中央側に電流が流れるが、半導体装置のオフ時に逆方向電流が発生したとき、逆方向電流が半導体基体(31)の側面(31c)に近接して流れるため、電流により発生する熱が半導体基体(31)の中央側に集中して、半導体基体(31)の電気的特性が劣化することを防止できる。また、半導体基体(31)の側面(31c)に近接してダイオード(21)が形成されるため、ダイオード(21)に流れる逆方向電流により発生する熱は、半導体基体(31)の側面(31c)から良好に外部に放出される。
本発明によれば、より小型化され且つ信頼性の高いスタックドマルチ構造の半導体装置を提供することができる。
以下、ＩＧＢＴによりＨ型ブリッジ回路を構成した本発明による半導体装置の一実施の形態を図１〜図４について説明する。
本実施の形態の半導体装置は、図１〜図３に示すように、放熱性を有する銅又はアルミニウム等の金属製の支持板(5)と支持板(5)の上に順次積層されて固着された第１の半導体素子としての第１のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）(1)及び第２の半導体素子としての第２のＩＧＢＴ(2)を有する第１の半導体素子積層体(7)と、支持板(5)の上に順次積層されて固着された第３の半導体素子としての第３のＩＧＢＴ(3)及び第４の半導体素子としての第４のＩＧＢＴ(4)を有する第２の半導体素子積層体(8)と、第１のＩＧＢＴ(1)から第４のＩＧＢＴ(4)までのスイッチング動作を制御する制御素子(13)とを備え、図４に示すＨ型ブリッジ回路(10)を構成する。
第１のＩＧＢＴ(1)〜第４のＩＧＢＴ(4)の上面電極（エミッタ電極及びゲート電極）と、制御素子(13)の上面電極（制御電極）又は支持板(5)の周囲に配置された複数の外部リード(33)とは、ワイヤ（リード細線）(29)により接続される。第１のＩＧＢＴ(1)のエミッタ電極(22)と第２のＩＧＢＴ(2)のコレクタ電極(23)との接続点(A1)と、第３のＩＧＢＴ(3)のエミッタ電極(22)と第４のＩＧＢＴ(4)のコレクタ電極(23)との接続点(A2)との間には、交流電流により駆動される例えば冷陰極蛍光放電管である負荷(6)が接続される。Ｈ型ブリッジ回路(10)を構成する半導体装置は樹脂封止体(34)により被覆されて一体化されるが、外部リード(33)は樹脂封止体(34)から外部に導出される。この外部リード(33)の一部に負荷(6)が接続される。
第１の半導体素子積層体(7)を構成する第１のＩＧＢＴ(1)及び第２のＩＧＢＴ(2)の一方並びに第２の半導体素子積層体(8)を構成する第３のＩＧＢＴ(3)及び第４のＩＧＢＴ(4)の一方は、Ｈ型ブリッジ回路(10)のハイサイド側スイッチを構成し、第１の半導体素子積層体(7)を構成する第１のＩＧＢＴ(1)及び第２のＩＧＢＴ(2)の他方並びに第２の半導体素子積層体(8)を構成する第３のＩＧＢＴ(3)及び第４のＩＧＢＴ(4)の他方は、Ｈ型ブリッジ回路(10)のローサイド側スイッチを構成する。本実施の形態では、ハイサイド側の第１のＩＧＢＴ(1)と第３のＩＧＢＴ(3)との上に、ローサイド側の第２のＩＧＢＴ(2)と第４のＩＧＢＴ(4)が固着されて第１及び第２の半導体素子積層体(7,8)が構成され、第１の半導体素子積層体(7)と第２の半導体素子積層体(8)との間に設けられる制御素子(13)と共に、半田、ろう材又は銀ペーストから成る接着剤(32)により単一の支持板(5)上に固着される。
第２のＩＧＢＴ(2)及び第４のＩＧＢＴ(4)は、平面的に見て、第１のＩＧＢＴ(1)及び第３のＩＧＢＴ(3)の上面(1a,3a)及び下面(1b,3b)と比較して小さい面積の上面(2a,4a)及び下面(2b,4b)を有する。第１のＩＧＢＴ(1)〜第４のＩＧＢＴ(4)は、図１に示すように、半導体基体としてのシリコン単結晶等から成る半導体基板(31)を備え、各半導体基板(31)は、第１導電型としてのＰ型導電型を有するコレクタ領域(15)と、Ｐ型導電型とは反対の第２導電型としてのＮ型導電型を有し且つコレクタ領域(15)の上面(15a)に形成された第１のベース領域(16)と、Ｐ型導電型を有し且つ第１のベース領域(16)に隣接して上面(16a)側に形成された第２のベース領域(17)と、Ｎ型導電型を有し且つ第２のベース領域(17)に隣接して上面(17a)側に形成されたエミッタ領域(18)とを備える。
また、第１のＩＧＢＴ(1)〜第４のＩＧＢＴ(4)は、絶縁体としてのゲート絶縁膜(9)を介して第２のベース領域(17)の上面(17a)に形成されたゲート電極（制御電極）(25)と、第２のベース領域(17)及びエミッタ領域(18)の上面(17a,18a)に形成されたエミッタ電極（上面電極）(22)と、コレクタ領域(15)の下面(15b)に形成されたコレクタ電極（底面電極）(23)とをそれぞれ備える。エミッタ領域(18)と第１のベース領域(16)との間に挟まれた第２のベース領域(17)の上にゲート絶縁膜(9)を介して形成されるゲート電極(25)により、周知のチャネル領域が形成される。
第２のベース領域(17)は、半導体基板(31)の平面方向に対して、第１のベース領域(16)内に格子状又はストライプ状に並列して配置される。また、エミッタ領域(18)は、第２のベース領域(17)の縁部に沿って互いに対向するように配置される。更に、ゲート電極(25)は、隣り合う第２のベース領域(17)に跨るように第２のベース領域(17)の間にストライプ状に形成される。これにより、半導体素子の活性領域の最小単位であるセル(30)が形成される。第２のベース領域(17)は、第１のベース領域(16)内に島状に形成してもよい。図示しないが、半導体基板(31)の上面(31a)には、ゲート電極(25)と電気的に接続するゲートバスラインが半導体基板(31)の周面に沿って形成される。ゲートバスラインは、アルミニウム等の導電性金属により形成され、ストライプ状に形成されたゲート電極(25)の延長部分を被覆して、ゲート電極(25)と電気的に接続される。
導電性の接着剤(32)により、第１のＩＧＢＴ(1)のエミッタ電極(22)と第２のＩＧＢＴ(2)のコレクタ電極(23)とが電気的に接続され、第３のＩＧＢＴ(3)のエミッタ電極(22)と第４のＩＧＢＴ(4)のコレクタ電極(23)とが電気的に接続される。ゲート絶縁膜(9)は、例えば二酸化シリコンにより形成され、ゲート絶縁膜(9)の上面に例えばポリシリコンから成るゲート電極(25)が形成される。また、ゲート電極(25)の周囲には、ゲート電極(25)とエミッタ電極(22)とを電気的に絶縁する例えば二酸化シリコンから成る層間絶縁膜(19)が形成される。エミッタ電極(22)及びコレクタ電極(23)は、例えばアルミニウム又はアルミニウムとニッケルとを積層した積層体により形成される。
図１に示すように、各ＩＧＢＴ(1,2,3,4)の第１のベース領域(16)は、半導体基板(31)の側面(31c)に近接する周辺部(26)を有し、第１のベース領域(16)の周辺部(26)に隣接して形成されたＰ型導電型を有する周辺ベース領域(27)により、半導体基板(31)の側面(31c)に近接してダイオード(21)が形成される。図示する半導体装置では、第２のベース領域(17)及びエミッタ領域(18)が半導体基板(31)の一角を形成する２つの側面(31c)から離間して素子中央側に形成されるのに対し、第１のベース領域(16)の周辺部(26)及び周辺ベース領域(27)が半導体基板(31)の２つの側面(31c)に隣接して形成される。即ち、図１に示す各ＩＧＢＴ(1,2,3,4)は、半導体基板(31)の側面(31c)側に形成された環状の周辺部(26)と、この周辺部(26)に囲まれて素子中央側に配置された中央部とを有し、周辺部(26)にダイオード(21)が形成され、中央部にセル(30)が形成される。周辺ベース領域(27)は、半導体基板(31)の上面(31a)にホウ素等の不純物を拡散して、第２のベース領域(17)と共に形成することができる。よって、製造コストを増加せず、既存と同一の製造工程により周辺ベース領域(27)を形成できる。本実施の形態では、第２のベース領域(17)に対向する側の周辺ベース領域(27)内にエミッタ領域(18)を形成しているが、周辺ベース領域(27)内にはエミッタ領域(18)を形成しなくてもよい。
第１のベース領域(16)の周辺部(26)の上面(26a)に形成されたダイオード電極(24)を備える。図示する半導体装置では、ゲート電極(25)及びエミッタ電極(22)が半導体基板(31)の２つの側面(31c)から離間して形成されるのに対し、ダイオード電極(24)が半導体基板(31)の２つの側面(31c)に隣接して形成される。ダイオード電極(24)とエミッタ電極(22)との間には、間隙(20)が形成され、ダイオード電極(24)とエミッタ電極(22)とを電気的に分離する。ダイオード電極(24)とエミッタ電極(22)との絶縁性を向上するために、ダイオード電極(24)とエミッタ電極(22)との間に二酸化シリコンから成る図示しない絶縁膜を形成してもよい。絶縁膜は、層間絶縁膜(19)を形成する工程時に、層間絶縁膜(19)と共に形成できる。ダイオード電極(24)は、例えばワイヤ(28)を形成するアルミニウムとの接着性の高い同じアルミニウム又はシリコン含有アルミニウムにより形成される。また、ダイオード電極(24)は、平坦に形成された上面(24a)を有し、周知のワイヤボンディング法により、同様に上面が平坦に形成された支持板(5)又は外部リード(33)とワイヤ(28)により結線される。ダイオード電極(24)と外部リード(33)とをワイヤ(28)により結線する工程は、第１のＩＧＢＴ(1)〜第４のＩＧＢＴ(4)の上面電極と制御素子(13)の上面電極又は外部リード(33)とをワイヤ(29)により結線する工程と同一工程により行うことができるため、製造コストが増加せず、既存と同一の製造工程により半導体装置を製造できる。
第１のＩＧＢＴ(1)〜第４のＩＧＢＴ(4)のダイオード電極(24)とコレクタ電極(23)とは、それぞれ電気的に接続され、図４に示すように、各ＩＧＢＴ(1,2,3,4)のエミッタとコレクタとの間にはダイオードが並列接続される。ハイサイド側スイッチを構成する第１のＩＧＢＴ(1)及び第３のＩＧＢＴ(3)は、正側端子に接続された外部リード(33)とダイオード電極(24)とをワイヤ(28)で接続することにより、正側端子に接続された別の外部リード(33)及び支持板(5)を通じてダイオード電極(24)とコレクタ電極(23)とが電気的に接続される。ローサイド側スイッチを構成する第２のＩＧＢＴ(2)及び第４のＩＧＢＴ(4)は、接続点(A1,A2)に接続された外部リード(33)とダイオード電極(24)とをワイヤ(28)で接続することにより、接続点(A1,A2)に接続された別の外部リード(33)及びワイヤ(29)を通じてダイオード電極(24)とコレクタ電極(23)とが電気的に接続される。
第１のＩＧＢＴ(1)〜第４のＩＧＢＴ(4)には、Ｈ型ブリッジ回路(10)に接続される負荷(6)の誘導成分による逆起電力により、各ＩＧＢＴ(1,2,3,4)のエミッタ電極(22)からコレクタ電極(23)へ逆方向に誘起される逆方向電流（サージ電流）が発生するが、Ｐ型導電型を有する周辺ベース領域(27)とＮ型導電型を有する第１のベース領域(16)の周辺部(26)とによりダイオード(21)を形成し、周辺部(26)の上面(26a)に形成されたダイオード電極(24)とコレクタ電極(23)とを電気的に接続することによって、逆方向電流を周辺ベース領域(27)、第１のベース領域(16)の周辺部(26)及びダイオード電極(24)を通じてコレクタ電極(23)に流すことができる。よって、半導体装置に外付けのダイオードを接続する必要がなく、Ｈ型ブリッジ回路(10)を構成する半導体装置を小型に形成することができる。
Ｈ型ブリッジ回路(10)を作動する際に、制御素子(13)により、第１のＩＧＢＴ(1)及び第４のＩＧＢＴ(4)と、第２のＩＧＢＴ(2)及び第３のＩＧＢＴ(3)とを交互にオン・オフ動作させて、スイッチング作動させることにより、接続点(A1)と(A2)との間に交互に逆方向の電流(I1,I2)を流して、負荷(6)を作動させることができる。第１のＩＧＢＴ(1)及び第４のＩＧＢＴ(4)がオンのとき、第２のＩＧＢＴ(2)及び第３のＩＧＢＴ(3)がオフとなり、負荷(6)に一方向の電流(I1)が流れ、その後、第１のＩＧＢＴ(1)及び第４のＩＧＢＴ(4)がオフに切り換えられ、第２のＩＧＢＴ(2)及び第３のＩＧＢＴ(3)とがオンに切り換えられると、負荷(6)に他方向の電流(I2)が流れて、負荷(6)が交流電流により作動される。一方向の電流(I1)は、第１のＩＧＢＴ(1)、第４のＩＧＢＴ(4)及び支持板(5)に流れ、他方向の電流(I2)は、第２のＩＧＢＴ(2)、第３のＩＧＢＴ(3)及び支持板(5)に流れる。
このように、第１のＩＧＢＴ(1)から第４のＩＧＢＴ(4)までのスイッチング動作を行ない、直流電圧源を使用し、接続点(A1)と(A2)との間に接続された冷陰極蛍光放電管を点灯させることができる。半導体装置のオン時には、側面(31c)から離間した半導体基板(31)の中央側に電流が流れるが、半導体装置のオフ時に逆方向電流が発生したときは逆方向電流が半導体基板(31)の側面(31c)に近接して流れる。このため、オン電流の流れる電流通路とサージ電流の流れる電流通路とを分離することができ、電流により発生する熱が半導体基板(31)の中央側に集中して、半導体基板(31)の電気的特性が劣化することを防止できる。また、半導体基板(31)の側面(31c)に近接してダイオード(21)が形成されるため、ダイオード(21)に流れる逆方向電流により発生する熱は、半導体基板(31)の側面(31c)から良好に外部に放出される。図示するＨ型ブリッジ回路(10)では、第１のＩＧＢＴ(1)及び第４のＩＧＢＴ(4)がオンされて第２のＩＧＢＴ(2)及び第３のＩＧＢＴ(3)がオフされた際、第１のＩＧＢＴ(1)及び第４のＩＧＢＴ(4)を構成する半導体基板(31)の中央側に電流が流れる。次に、第２のＩＧＢＴ(2)及び第３のＩＧＢＴ(3)がオンされて、第１のＩＧＢＴ(1)及び第４のＩＧＢＴ(4)がオフされた際、第１のＩＧＢＴ(1)及び第４のＩＧＢＴ(4)に逆方向電圧が印加される。この逆方向電圧に基づくサージ電流は第１のＩＧＢＴ(1)及び第４のＩＧＢＴ(4)を構成する半導体基板(31)に内蔵されたダイオード(21)をバイパスして流れるが、この電流は上述のように半導体基板(31)の側面(31c)に近接して流れる。
本発明の実施の形態は、前記実施の形態に限定されず、種々の変更が可能である。
図１に示す半導体装置では、周辺ベース領域(27)を半導体基板(31)の角部に形成したが、角部から離間した側面(31c)近傍に形成してもよい。
本発明は、複数の半導体素子を積重して形成された半導体装置、冷陰極蛍光放電管の駆動装置に使用されるＨブリッジ回路（フルブリッジ回路）等を構成する半導体装置に良好に適用できる。
本発明による半導体装置の一実施の形態を示す部分拡大断面図 図１の全体図 図２の平面図 図３の回路図 一般的なＭＯＳＦＥＴの断面図 一般的なＩＧＢＴの断面図
符号の説明
(1)・・第１の半導体素子（第１のＩＧＢＴ）、 (2)・・第２の半導体素子（第２のＩＧＢＴ）、 (3)・・第３の半導体素子（第３のＩＧＢＴ）、 (4)・・第４の半導体素子（第４のＩＧＢＴ）、 (5)・・支持板、 (7)・・第１の半導体素子積層体、 (8)・・第２の半導体素子積層体、 (9)・・絶縁体（ゲート絶縁膜）、 (10)・・Ｈ型ブリッジ回路、 (13)・・制御素子、 (15)・・コレクタ領域、 (15a)・・上面、 (15b)・・下面、 (16)・・第１のベース領域、 (16a)・・上面、 (17)・・第２のベース領域、 (17a)・・上面、 (18)・・エミッタ領域、 (18a)・・上面、 (21)・・ダイオード、 (22)・・エミッタ電極、 (23)・・コレクタ電極、 (24)・・ダイオード電極、 (25)・・ゲート電極、 (26)・・周辺部、 (26a)・・上面、 (27)・・周辺ベース領域、 (31)・・半導体基体（半導体基板）、 (31c)・・側面、

Claims (2)

  1. 第１の半導体素子と、該第１の半導体素子上に積層された第２の半導体素子とを備える半導体装置において、
    前記第２の半導体素子は、絶縁ゲート型バイポーラトランジスタであり、
    前記第２の半導体素子は、
    第１導電型を有するコレクタ領域、第１導電型とは反対の第２導電型を有し且つ前記コレクタ領域の上面に形成された第１のベース領域、前記第１のベース領域に隣接して形成された第１導電型を有する第２のベース領域、前記第２のベース領域に隣接して形成された第２導電型を有するエミッタ領域を備える半導体基体と、
    絶縁体を介して前記第２のベース領域の上面に形成されたゲート電極と、
    前記第２のベース領域及びエミッタ領域の上面に形成されたエミッタ電極と、
    前記コレクタ領域の下面に形成されたコレクタ電極とを備え、
    前記第１のベース領域は、第１導電型を有し且つ前記半導体基体の側面に近接して形成される周辺ベース領域を有し、
    該周辺ベース領域と前記第１のベース領域との間に形成されるＰＮ接合により、前記絶縁ゲート型バイポーラトランジスタの前記エミッタ電極と前記コレクタ電極との間にＰＮ接合ダイオードを形成することを特徴とする半導体装置。
  2. 前記半導体基体の角部で且つ前記周辺ベース領域の上面に電極を形成し、
    該電極にリード細線を接続した請求項１に記載の半導体装置。
JP2008131197A 2008-05-19 2008-05-19 半導体装置 Pending JP2008258643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008131197A JP2008258643A (ja) 2008-05-19 2008-05-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008131197A JP2008258643A (ja) 2008-05-19 2008-05-19 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005207685A Division JP2007027432A (ja) 2005-07-15 2005-07-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2008258643A true JP2008258643A (ja) 2008-10-23

Family

ID=39981828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008131197A Pending JP2008258643A (ja) 2008-05-19 2008-05-19 半導体装置

Country Status (1)

Country Link
JP (1) JP2008258643A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219667A (ja) * 1986-03-20 1987-09-26 Matsushita Electronics Corp 絶縁ゲ−ト型電界効果トランジスタ
JPH11243200A (ja) * 1998-02-26 1999-09-07 Toshiba Corp 半導体装置
JP2001501043A (ja) * 1997-07-19 2001-01-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスアセンブリ及び回路
EP1231635A1 (en) * 2001-02-09 2002-08-14 STMicroelectronics S.r.l. Method for manufacturing an electronic power device and a diode in a same package
JP2005072519A (ja) * 2003-08-28 2005-03-17 Sanken Electric Co Ltd 絶縁ゲート型半導体素子およびこれを備えた半導体集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219667A (ja) * 1986-03-20 1987-09-26 Matsushita Electronics Corp 絶縁ゲ−ト型電界効果トランジスタ
JP2001501043A (ja) * 1997-07-19 2001-01-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスアセンブリ及び回路
JPH11243200A (ja) * 1998-02-26 1999-09-07 Toshiba Corp 半導体装置
EP1231635A1 (en) * 2001-02-09 2002-08-14 STMicroelectronics S.r.l. Method for manufacturing an electronic power device and a diode in a same package
JP2005072519A (ja) * 2003-08-28 2005-03-17 Sanken Electric Co Ltd 絶縁ゲート型半導体素子およびこれを備えた半導体集積回路装置

Similar Documents

Publication Publication Date Title
US9087829B2 (en) Semiconductor arrangement
CN102856309B (zh) 半导体器件
US6707128B2 (en) Vertical MISFET transistor surrounded by a Schottky barrier diode with a common source and anode electrode
US7808070B2 (en) Power semiconductor component
CN102569361B (zh) 管芯封装
KR100983959B1 (ko) 반도체 장치
JP4885046B2 (ja) 電力用半導体モジュール
JP2011254387A (ja) 交流スイッチ
JP2009071059A (ja) 半導体装置
WO2007007445A1 (ja) 半導体装置及びその製法
CN103222038A (zh) 垂直场效晶体管
CN110600457B (zh) 半导体装置
JP4061551B2 (ja) 半導体装置
JP4706551B2 (ja) パワー半導体素子及びパワーモジュール
JP2012074730A (ja) 電力用半導体モジュール
EP1657750B1 (en) Semiconductor device
JP2009164288A (ja) 半導体素子及び半導体装置
JP2000183282A (ja) 半導体装置及び半導体モジュール
JP2008258643A (ja) 半導体装置
JP2017199811A (ja) 半導体モジュール
JP4962409B2 (ja) 半導体装置及びその製法
JP2008054495A (ja) 電流印加されたパワー回路のための低インダクタンスのパワー半導体モジュール
JP2008244388A (ja) 半導体装置
CN109994445B (zh) 半导体元件和半导体装置
JP2013051272A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228