JP7210979B2

JP7210979B2 - 窒化物半導体装置および窒化物半導体装置の製造方法

Info

Publication number: JP7210979B2
Application number: JP2018185118A
Authority: JP
Inventors: 一義冨田; 哲生成田
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 2018-09-28
Filing date: 2018-09-28
Publication date: 2023-01-24
Anticipated expiration: 2038-09-28
Also published as: JP2020057636A

Description

本明細書に開示する技術は、窒化物半導体装置および窒化物半導体装置の製造方法に関する。

ＧａＮでは、水素が高濃度に含まれていると、アクセプタ（例：Ｍｇ）が活性化せず、ｐ型領域の性能が得られない場合がある。特許文献１には、ｐ型ＧａＮ層から効率よく水素を離脱させるために、ｐ型ＧａＮ層が露出した状態で脱水素アニールを行う技術が開示されている。

特開2012-84617号公報

ｐ型ＧａＮ層が露出した状態で脱水素アニールを行った場合においても、ｐ型ＧａＮ層の水素が十分抜けきらず、実効アクセプタ濃度が低下してしまう場合がある。

本明細書に開示する窒化物半導体装置の製造方法の一実施形態は、ＧａＮ基板上にｎ型ＧａＮ層をエピタキシャル成長法により形成する工程を備える。ｎ型ＧａＮ層の上面に低濃度ｐ型ＧａＮ層をエピタキシャル成長法により形成する工程を備える。低濃度ｐ型ＧａＮ層の上面に高濃度ｐ型ＧａＮ層をエピタキシャル成長法により形成する工程を備える。不活性雰囲気でアニールすることで低濃度ｐ型ＧａＮ層に含まれている水素を高濃度ｐ型ＧａＮ層に拡散させるアニール工程を備える。

低濃度ｐ型ＧａＮ層の上面に高濃度ｐ型ＧａＮ層が形成されている状態で、アニールを行うことができる。低濃度ｐ型ＧａＮ層に含まれている水素を高濃度ｐ型ＧａＮ層に拡散させることができるため、低濃度ｐ型ＧａＮ層の水素濃度を、高濃度ｐ型ＧａＮ層が上面に配置されていない場合に比して短時間で十分低くすることができる。低濃度ｐ型ＧａＮの実効アクセプタ濃度を高めることができる。

アニール工程の後に、開口領域の高濃度ｐ型ＧａＮ層をエッチングにより除去することで低濃度ｐ型ＧａＮ層を露出させる工程を備えていてもよい。開口領域に不純物を注入することで、開口領域内の低濃度ｐ型ＧａＮ層の上部にｎ型ＧａＮ領域を形成する工程を備えていてもよい。開口領域の一部に、ｎ型ＧａＮ領域の上面からｎ型ＧａＮ層まで到達しているトレンチを形成する工程を備えていてもよい。トレンチ内部にゲート絶縁膜を介してゲート電極を形成する工程を備えていてもよい。

アニール工程の後に、開口領域の高濃度ｐ型ＧａＮ層をエッチングにより除去することで低濃度ｐ型ＧａＮ層を露出させる工程を備えていてもよい。開口領域内に互いに離れて配置されているソース領域およびドレイン領域に不純物を注入することで、低濃度ｐ型ＧａＮ層の上部に、ｎ型ＧａＮのソース領域およびｎ型ＧａＮのドレイン領域を形成する工程を備えていてもよい。ソース領域とドレイン領域との間の領域であって低濃度ｐ型ＧａＮ層の上面に、ゲート絶縁膜を介してゲート電極を形成する工程を備えていてもよい。

本明細書に開示する窒化物半導体装置の一実施形態は、ｎ型ＧａＮのドリフト層を備える。ドリフト層の上面に接している低濃度ｐ型ＧａＮのボディ層を備える。ボディ層の上部に配置されているｎ型ＧａＮのソース領域を備える。ソース領域の上面からドリフト層まで到達しているゲート電極領域を備える。ボディ層の上面に配置されており開口領域を有する高濃度ｐ型ＧａＮのボディコンタクト層であって、開口領域の内部にソース領域の少なくとも一部およびゲート電極領域が露出しているボディコンタクト層を備える。ソース領域の上面およびボディコンタクト層の上面に接するソース電極を備える。効果の詳細は実施例で説明する。

ボディ層の水素濃度は、ボディコンタクト層の水素濃度よりも低くてもよい。効果の詳細は実施例で説明する。

ボディコンタクト層はエピタキシャル成長によって形成された層であってもよい。ソース領域はイオン注入によって形成された領域であってもよい。効果の詳細は実施例で説明する。

本明細書に開示する窒化物半導体装置の一実施形態は、低濃度ｐ型ＧａＮ層を備える。低濃度ｐ型ＧａＮ層の上部に配置されているｎ型ＧａＮのソース領域を備える。低濃度ｐ型ＧａＮ層の上部に配置されているとともに、ソース領域から離れて配置されているｎ型ＧａＮのドレイン領域を備える。ソース領域とドレイン領域との間の領域に配置されているゲート電極であって、低濃度ｐ型ＧａＮ層の上面にゲート絶縁膜を介して配置されているゲート電極を備える。低濃度ｐ型ＧａＮ層の上面に配置されており開口領域を有する高濃度ｐ型ＧａＮ層であって、開口領域の内部にゲート電極、ソース領域の少なくとも一部、ドレイン領域の少なくとも一部が露出している高濃度ｐ型ＧａＮ層を備える。ソース領域の上面および高濃度ｐ型ＧａＮ層の上面に接するソース電極を備える。ドレイン領域の上面および高濃度ｐ型ＧａＮ層の上面に接するドレイン電極を備える。効果の詳細は実施例で説明する。

低濃度ｐ型ＧａＮ層の水素濃度は、高濃度ｐ型ＧａＮ層の水素濃度よりも低くてもよい。効果の詳細は実施例で説明する。

高濃度ｐ型ＧａＮ層はエピタキシャル成長によって形成された層であってもよい。ソース領域およびドレイン領域はイオン注入によって形成された領域であってもよい。効果の詳細は実施例で説明する。

実施例１に係る半導体装置１の断面概略図である。実施例１に係る半導体装置１の製造方法を示すフローチャートである。実施例１に係る半導体装置１の製造工程を示す図である。実施例１に係る半導体装置１の製造工程を示す図である。実施例１に係る半導体装置１の製造工程を示す図である。低濃度ｐ型ＧａＮ層の水素濃度の測定結果のグラフである。実施例２に係る半導体装置１０１の断面概略図である。実施例２に係る半導体装置１０１の製造方法を示すフローチャートである。実施例２に係る半導体装置１０１の製造工程を示す図である。

（半導体装置１の構成）
図１に、本実施例に係る半導体装置１の断面概略図を示す。半導体装置１は、トレンチゲートを備えた縦型ＭＯＳＦＥＴである。半導体装置１は、半導体基板１０を備えている。半導体基板１０は、ドレイン層３２、ドリフト層３４、ボディ層３６、ボディコンタクト層４６が積層した構造を有している。

ドレイン層３２は、高濃度ｎ型（ｎ^＋型）のＧａＮ基板である。ドレイン層３２の裏面には、ドレイン電極５２が形成されている。ドレイン層３２のドナー濃度は、２×１０^１８ｃｍ^－３とした。ドレイン層３２の表面には、ドリフト層３４が形成されている。ドリフト層３４は、ドレイン層３２の表面上にエピタキシャル成長した低濃度ｎ型（ｎ^－型）のＧａＮ層である。ドリフト層３４のドナー濃度は、８×１０^１５ｃｍ^－３とした。ボディ層３６は、ドリフト層３４上にエピタキシャル成長した低濃度ｐ型（ｐ^－型）のＧａＮ層である。ボディ層３６のアクセプタ（Ｍｇ）濃度は、５×１０^１７ｃｍ^－３とした。

ソース領域３８は、ボディ層３６の表面の一部の範囲に臨む位置に形成された、高濃度ｎ型（ｎ^＋型）のＧａＮ領域である。ソース領域３８はイオン注入によって形成された領域である。ソース領域３８には、ドナー元素（例：シリコン、ゲルマニウム）が、ガウス分布に従って存在している。ソース領域３８のドナー濃度は、１×１０^２０ｃｍ^－３とした。

ボディ層３６の上面には、ボディコンタクト層４６が配置されている。ボディコンタクト層４６は、ボディ層３６の表面上にエピタキシャル成長した高濃度ｐ型（ｐ^＋型）のＧａＮ層である。ボディ層３６とボディコンタクト層４６は同一装置内で連続成膜されてもよい。ボディコンタクト層４６のアクセプタ（Ｍｇ）濃度は、３×１０^１９ｃｍ^－３とした。ボディコンタクト層４６は開口領域Ａ１を備えている。開口領域Ａ１は、ボディ層３６の上面にボディコンタクト層４６が配置されていない領域である。開口領域Ａ１の内部に、ソース領域３８の一部およびゲート電極領域４１が露出している。

ボディ層３６の水素濃度は、ボディコンタクト層４６の水素濃度よりも低い。例えば、ボディ層３６の水素濃度は、ボディコンタクト層４６の水素濃度の１／１０以下であってもよい。ボディ層３６の水素濃度は、５×１０^１６ｃｍ^－３とした。

ゲート電極領域４１は、トレンチゲート電極４０およびゲート絶縁膜４２を備えている。トレンチゲート電極４０は、ソース領域３８の表面から、ソース領域３８とボディ層３６を貫通してドリフト層３４に侵入している。トレンチゲート電極４０は、ゲート絶縁膜４２で側面および底面が覆われたトレンチＴ１内に形成された電極である。トレンチゲート電極４０は、トレンチＴ１外を延びており、ゲート電極５０と接触している。トレンチゲート電極４０は、多結晶シリコンなどで形成されている。

層間絶縁膜４８は、ゲート電極５０およびソース電極４４の絶縁を確保するための層である。ボディコンタクト層４６およびソース領域３８の上面には、ソース電極４４が接触している。

（半導体装置１の製造方法）
図２～図５を参照して、半導体装置１の製造方法について説明する。図２のフローチャートのステップＳ１において、積層構造形成工程が行われる。具体的には図３に示すように、ドレイン層３２、ドリフト層３４、ボディ層３６、ボディコンタクト層４６が積層している半導体基板１０を形成する。半導体基板１０は、エピタキシャル成長法（例：ＭＯＶＰＥ法）によって、ドレイン層３２上にドリフト層３４、ボディ層３６、ボディコンタクト層４６を成長させることで形成してもよい。

ステップＳ２において、アニール工程が行われる。具体的には、半導体基板１０を不活性雰囲気中（例：Ｎ_２雰囲気中）で８５０℃、１０分間の条件で加熱する。これにより、ボディ層３６（低濃度ｐ型ＧａＮ層）に含まれている水素を、ボディコンタクト層４６（高濃度ｐ型ＧａＮ層）に拡散させることができる。

ステップＳ３において、開口領域形成工程が行われる。具体的には、周知のフォトリソグラフィー技術およびドライエッチング加工を用いて、開口領域Ａ１に対応する開口部を備えたマスクを加工する。ドライエッチングにより開口領域Ａ１のボディコンタクト層４６を除去することで、ボディ層３６を露出させる。

ステップＳ４において、ソース領域形成工程が行われる。具体的には、図４に示すように、ソース領域３８に対応する開口部を備えたマスク６１を介して、ボディ層３６にシリコンまたはゲルマニウムをイオン注入する。これにより、開口領域Ａ１内のボディ層３６の上部に、ソース領域３８を形成することができる。

ソース領域３８の端部がボディコンタクト層４６の端部と重なるように、ソース領域３８を形成してもよい。これにより、図４に示すように、オーバーラップ領域Ｄ１を形成することができる。オーバーラップ領域Ｄ１が存在することで、半導体装置１の横方向（Ｘ方向）のレイアウトをシュリンクすることができるため、半導体装置１の小型化が可能になる。

ステップＳ５において、トレンチ形成工程が行われる。具体的には、開口領域Ａ１の一部に、ソース領域３８の上面からボディ層３６を突き抜けてドリフト層３４に到達するトレンチＴ１を加工する。トレンチＴ１の加工は、周知のフォトリソグラフィー技術およびドライエッチング加工により行うことができる。

ステップＳ６において、ゲート電極領域形成工程が行われる。具体的には、トレンチＴ１内および半導体基板１０の表面に、ゲート絶縁膜４２を形成する。ゲート絶縁膜４２は、ＳｉＯ_２またはＡｌ_２Ｏ_３等を原子堆積法などで堆積させて形成した絶縁膜である。ボロンなどの不純物をドープしたポリシリコンをＬＰ－ＣＶＤ法で成膜する。周知のフォトリソグラフィー技術およびドライエッチング加工を用いて、トレンチＴ１周囲のポリシリコンを除去することで、トレンチゲート電極４０を形成する。これにより、図５に示す構造が形成される。

ステップＳ７において、ソース電極およびゲート電極形成工程が行われる。具体的には、トレンチゲート電極４０の上面に層間絶縁膜４８を成膜する。そして周知のフォトリソグラフィー技術およびドライエッチング加工を用いて、ソース電極４４およびゲート電極５０を形成する領域の層間絶縁膜４８およびゲート絶縁膜４２を除去する。金属層を成膜する。周知のフォトリソグラフィー技術およびドライエッチング加工を用いて、金属層を、ソース電極４４およびゲート電極５０に加工する。

ステップＳ８において、ドレイン電極形成工程が行われる。具体的には、ドレイン層３２の裏面に、金属層のドレイン電極５２を成膜する。以上により、図１に示す半導体装置１が完成する。

（半導体装置１の動作）
図１に示す半導体装置１は、ドレイン電極５２を高電位に接続し、ソース電極４４を接地し、ゲート電極５０に加える電位を変化させる。ゲート電極５０に正電位を加えると、ゲート絶縁膜４２を介してトレンチゲート電極４０に対向している領域Ｒ１のｐ^－型のボディ層３６がｎ型に反転し、反転層によってｎ^＋型のソース領域３８とｎ^－型のドリフト層３４が導通し、ソース電極４４とドレイン電極５２の間を電流が流れる。ゲート電極５０に正電位を加えるのを停止すると、領域Ｒ１の反転層が消失し、ドリフト層３４に空乏層が伸長して、ソース電極４４とドレイン電極５２の間が高抵抗な状態となる。

（効果）
低濃度ｐ型ＧａＮ層であるボディ層３６は、前述したように反転層が形成される層であるため、半導体装置１のしきい値を決定する重要な層である。またｐ型ＧａＮは、水素が高濃度に含まれていると、アクセプタ（例：Ｍｇ）が活性化せず、ｐ型特性が十分が得られない場合がある。従って、低濃度ｐ型ＧａＮ層の水素濃度を低減する必要がある。本明細書に記載されている技術では、低濃度ｐ型ＧａＮ層（ボディ層３６）の上面に高濃度ｐ型ＧａＮ層（ボディコンタクト層４６）が形成されている状態で、不活性雰囲気でアニールを行う（ステップＳ２）。このようなアニールを行うことで、低濃度ｐ型ＧａＮ層の水素濃度を、高濃度ｐ型ＧａＮ層が上面に配置されていない場合に比して短時間で十分低くすることができることを、本発明者らは見出した。これは、高濃度ｐ型ＧａＮ層と低濃度ｐ型ＧａＮ層の界面では水素がプロトンとして存在し、高濃度ｐ型ＧａＮ層側への水素の拡散が電界によって加速されるためと考えられる。

これにより、低濃度ｐ型ＧａＮ層（ボディ層３６）の水素濃度を十分に低減することができる。設計通りの実効アクセプタ濃度を得ることができるため、しきい値電圧を精密に制御することが可能となる。

低濃度ｐ型ＧａＮ層の上面に高濃度ｐ型ＧａＮ層が形成されている状態を、基板の全面で実現した上で、脱水素アニールすることができる。これにより、面内均一性よく、低濃度ｐ型ＧａＮ層の水素濃度を低減することができる。よって、半導体装置１のしきい値電圧の面内均一性を向上させることが可能となる。

脱水素アニール（ステップＳ２）後に高濃度ｐ型ＧａＮ層に開口領域Ａ１を形成（ステップＳ３）することで、水素濃度を低減させるためのカバー膜として用いた高濃度ｐ型ＧａＮ層を、ボディコンタクト層４６として流用することが可能になる。ボディコンタクト層４６は、エピタキシャル成長により形成されたｐ型ＧａＮ層である。そして一般に、エピタキシャル成長で形成したｐ型ＧａＮの方が、イオン注入で形成したｐ型ＧａＮよりも品質が高い。よって、ボディコンタクト層４６の品質を高めることができる。

ステップＳ３において形成した開口領域Ａ１に、ステップＳ４でソースイオン注入領域を形成することで、開口領域を形成しない場合に比べて、ソース電極４４のコンタクト抵抗を低くすることができる。結果として、ｎ型ソース領域３８の表面は、ｐ型ボディコンタクト層４６の表面よりも深い位置（すなわち、ドリフト層３４に近い位置）に形成される。このような作製工程と表面構造をとることで、ボディコンタクト抵抗とソース抵抗とを同時に低く保つことができる。

（水素濃度の測定結果）
図６に、低濃度ｐ型ＧａＮ層の水素濃度の測定結果のグラフを示す。図６は、二次イオン質量分析（ＳＩＭＳ）法を用いた測定結果である。典型的な測定条件例としては、一次イオン種としてＣｓ^＋イオンを用い、加速電圧として８．０ｋＶを用いた。縦軸は、正規化された水素濃度である。横軸は、アニール時間である。アニール温度は８５０℃、アニール雰囲気はＮ_２とした。比較例１、比較例２、本実施例、の３つの条件の各々について、水素濃度を測定した。比較例１では、低濃度ｐ型ＧａＮ層の上面に高濃度ｎ型ＧａＮ層が形成されているサンプルを使用した。比較例２では、低濃度ｐ型ＧａＮ層が露出しているサンプルを使用した。本実施例では、低濃度ｐ型ＧａＮ層の上面に高濃度ｐ型ＧａＮ層が形成されているサンプルを使用した。図６では、比較例１の測定結果を三角形の点、比較例２の測定結果を丸形の点、本実施例の測定結果を四角形の点、で示している。

アニール時間が１０分である時刻ｔ１の時点において、比較例１（三角形）では水素濃度がアニール前とほぼ同一である。また比較例２（丸形）では、アニール前の６０％程度までしか水素濃度が減少していない。しかし、本実施例（四角形）では、アニール前の１０％程度まで減少させることができる。低濃度ｐ型ＧａＮ層の上面に高濃度ｐ型ＧａＮ層が形成されている状態でアニールすることで、低濃度ｐ型ＧａＮ層の水素濃度を効率よく低減させることができることが分かる。またこの効果は、アニール時間を１０分より長くした場合においても得られることが分かる。

（半導体装置１０１の構成）
図７に、実施例２に係る半導体装置１０１の断面概略図を示す。半導体装置１０１は、プレーナゲートを備えた横型ＭＯＳＦＥＴである。半導体装置１０１は、半導体基板１１０を備えている。半導体基板１１０は、高濃度ｎ型（ｎ^＋型）ＧａＮ層１３２、低濃度ｎ型（ｎ^－型）ＧａＮ層１３４、低濃度ｐ型（ｐ^－型）ＧａＮ層１３６、コンタクト層１４６が積層した構造を有している。コンタクト層１４６は、高濃度ｐ型（ｐ^＋型）ＧａＮ層である。低濃度ｎ型ＧａＮ層１３４、低濃度ｐ型ＧａＮ層１３６、コンタクト層１４６は、エピタキシャル成長により形成された層である。

低濃度ｐ型ＧａＮ層１３６の上部には、ｎ型ＧａＮのソース領域１３８と、ｎ型ＧａＮのドレイン領域１３９が配置されている。ドレイン領域１３９は、ソース領域１３８から離れて配置されている。ソース領域１３８およびドレイン領域１３９は、イオン注入によって形成された領域である。

コンタクト層１４６は開口領域Ａ１０１を備えている。開口領域Ａ１０１は、低濃度ｐ型ＧａＮ層１３６の上面にコンタクト層１４６が配置されていない領域である。開口領域Ａ１０１の内部には、ゲート電極１４０、ソース領域１３８の少なくとも一部、ドレイン領域１３９の少なくとも一部が露出している。低濃度ｐ型ＧａＮ層１３６の水素濃度は、コンタクト層１４６の水素濃度よりも低い。

ソース領域１３８とドレイン領域１３９との間の領域には、ゲート絶縁膜１４２およびゲート電極１４０が配置されている。ゲート電極１４０は、低濃度ｐ型ＧａＮ層１３６の上面にゲート絶縁膜１４２を介して配置されている。

ソース電極１４４は、ソース領域１３８の上面およびコンタクト層１４６の上面に接している。ドレイン電極１４５は、ドレイン領域１３９の上面およびコンタクト層１４６の上面に接している。

なお、低濃度ｐ型ＧａＮ層１３６、コンタクト層１４６、ソース領域１３８の各々の不純物濃度は、実施例１で前述したボディ層３６、ボディコンタクト層４６、ソース領域３８の各々の不純物濃度と同様である。また、低濃度ｎ型ＧａＮ層１３４の不純物濃度は、実施例１で前述したドリフト層３４の不純物濃度より高くされており、１×１０^１６ｃｍ^－３とした。これにより、低濃度ｎ型ＧａＮ層１３４の膜厚を薄くすることができる。

（効果）
実施例２に係る半導体装置１０１では、実施例１に係る半導体装置１と同様の効果を得ることができる。特に横型ＭＯＳＦＥＴである半導体装置１０１では、低濃度ｐ型ＧａＮ層１３６の表面の領域Ｒ１０１に反転層が形成される。そして、領域Ｒ１０１の全面を高濃度ｐ型のコンタクト層１４６で覆った上で脱水素アニール（ステップＳ１２）するため、領域Ｒ１０１全体の水素濃度を効率よく低減することができる。しきい値電圧をより精密に制御することが可能となる。

（半導体装置１０１の製造方法）
図８および図９を参照して、半導体装置１０１の製造方法について説明する。図８のステップＳ１１～Ｓ１３の内容は、図２のステップＳ１～Ｓ３の内容と同様であるため、説明を省略する。

ステップＳ１４において、ソース領域およびドレイン領域形成工程が行われる。具体的には、図９に示すように、ソース領域１３８およびドレイン領域１３９に対応する開口部を備えたマスク１６１を介して、低濃度ｐ型ＧａＮ層１３６にシリコンまたはゲルマニウムをイオン注入する。これにより、開口領域Ａ１０１内の低濃度ｐ型ＧａＮ層１３６の上部に、互いに離れて配置されているソース領域１３８およびドレイン領域１３９が形成される。

ステップＳ１５において、ゲート電極領域形成工程が行われる。具体的には、ソース領域１３８とドレイン領域１３９との間の領域であって低濃度ｐ型ＧａＮ層１３６の上面に、ゲート絶縁膜１４２を介してゲート電極１４０を形成する。詳細な内容は、図２のステップＳ６の内容と同様であるため、説明を省略する。

ステップＳ１６において、ソース電極およびドレイン電極形成工程が行われる。具体的には、周知のフォトリソグラフィー技術およびドライエッチング加工を用いて、ソース電極１４４およびドレイン電極１４５を形成する。以上により、図７に示す半導体装置１０１が完成する。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

（変形例）
アニール工程の温度は８５０℃に限られず、８５０℃以下の温度であってもよい。温度を下げるほど、低濃度ｐ型ＧａＮ層の水素濃度の低下速度が下降するが、アニールによる結晶性の劣化を抑制することが可能となる。

半導体基板１０を構成するIII族窒化物半導体はＧａＮに限定されるものではなく、例えばＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、または、その混晶等であってもよい。

上記の実施例では、ｐ型領域を形成するためのII族元素の一例としてマグネシウム（Ｍｇ）を用いていたが、この構成に限定されるものではない。II族元素は、例えばベリウム（Ｂｅ）、カルシウム（Ｃａ）等であってもよい。

ドリフト層３４は、ｎ型ＧａＮ層の一例である。ボディ層３６は、低濃度ｐ型ＧａＮ層の一例である。ボディコンタクト層４６およびコンタクト層１４６は、高濃度ｐ型ＧａＮ層の一例である。

１：半導体装置、１０：半導体基板、３２：ドレイン層、３４：ドリフト層、３６：ボディ層、３８：ソース領域、４０：トレンチゲート電極、４２および１４２：ゲート絶縁膜、４６：ボディコンタクト層、１３４：低濃度ｎ型ＧａＮ層、１３６：低濃度ｐ型ＧａＮ層、１４０：ゲート電極、１４６：コンタクト層、Ａ１およびＡ１０１：開口領域

Claims

ＧａＮ基板上にｎ型ＧａＮ層をエピタキシャル成長法により形成する工程と、
前記ｎ型ＧａＮ層の上面に低濃度ｐ型ＧａＮ層をエピタキシャル成長法により形成する工程と、
前記低濃度ｐ型ＧａＮ層の上面に高濃度ｐ型ＧａＮ層をエピタキシャル成長法により形成する工程と、
不活性雰囲気でアニールすることで前記低濃度ｐ型ＧａＮ層に含まれている水素を前記高濃度ｐ型ＧａＮ層に拡散させるアニール工程と、
前記アニール工程の後に、前記高濃度ｐ型ＧａＮ層の一部の領域である開口領域の前記高濃度ｐ型ＧａＮ層をエッチングにより除去することで前記低濃度ｐ型ＧａＮ層を露出させる工程と、
前記開口領域に不純物を注入することで、前記開口領域内の前記低濃度ｐ型ＧａＮ層の上部にｎ型ＧａＮ領域を形成する工程と、
前記開口領域の一部に、前記ｎ型ＧａＮ領域の上面から前記ｎ型ＧａＮ層まで到達しているトレンチを形成する工程と、
前記トレンチ内部にゲート絶縁膜を介してゲート電極を形成する工程と、
を備える、窒化物半導体装置の製造方法。
ＧａＮ基板上にｎ型ＧａＮ層をエピタキシャル成長法により形成する工程と、
前記ｎ型ＧａＮ層の上面に低濃度ｐ型ＧａＮ層をエピタキシャル成長法により形成する工程と、
前記低濃度ｐ型ＧａＮ層の上面に高濃度ｐ型ＧａＮ層をエピタキシャル成長法により形成する工程と、
不活性雰囲気でアニールすることで前記低濃度ｐ型ＧａＮ層に含まれている水素を前記高濃度ｐ型ＧａＮ層に拡散させるアニール工程と、
前記アニール工程の後に、前記高濃度ｐ型ＧａＮ層の一部の領域である開口領域の前記高濃度ｐ型ＧａＮ層をエッチングにより除去することで前記低濃度ｐ型ＧａＮ層を露出させる工程と、
前記開口領域内に互いに離れて配置されているソース領域およびドレイン領域に不純物を注入することで、前記低濃度ｐ型ＧａＮ層の上部に、ｎ型ＧａＮの前記ソース領域およびｎ型ＧａＮの前記ドレイン領域を形成する工程と、
前記ソース領域と前記ドレイン領域との間の領域であって前記低濃度ｐ型ＧａＮ層の上面に、ゲート絶縁膜を介してゲート電極を形成する工程と、
を備える、窒化物半導体装置の製造方法。