JP7132723B2 - 送信装置、受信装置、ｌｄｐｃ符号化器及びｌｄｐｃ復号器 - Google Patents
送信装置、受信装置、ｌｄｐｃ符号化器及びｌｄｐｃ復号器 Download PDFInfo
- Publication number
- JP7132723B2 JP7132723B2 JP2018029226A JP2018029226A JP7132723B2 JP 7132723 B2 JP7132723 B2 JP 7132723B2 JP 2018029226 A JP2018029226 A JP 2018029226A JP 2018029226 A JP2018029226 A JP 2018029226A JP 7132723 B2 JP7132723 B2 JP 7132723B2
- Authority
- JP
- Japan
- Prior art keywords
- degrees
- octal notation
- bit
- octal
- notation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Description
本発明は、衛星放送及び地上放送並びに固定通信及び移動通信の技術分野に関するものであり、特に、デジタルデータの送信装置、受信装置、ＬＤＰＣ符号化器及びＬＤＰＣ復号器に関する。
白色雑音下での伝送性能を向上させる技法として、デジタル変調において、誤り訂正符号の強さと変調マッピングのビットとを適切に組み合わせることで、伝送性能の向上を可能とする符号化変調技術が提案されている（例えば、非特許文献１参照）。
この非特許文献１等に記載される符号化変調技術は、日本の衛星デジタル放送規格ＩＳＤＢ－Ｓ（例えば、非特許文献２参照）でも採用されており、伝送性能の向上に寄与する技法として実績がある。
非特許文献１に記載される技法の基本的な原理は、シンボルにビットをマッピングした後の信号点間のユークリッド距離を考慮し、シンボルを構成するビット（以下、シンボル構成ビットと呼ぶ）のうち、ユークリッド距離が互いに短い信号点間で１／０が反転するビットに対しては強い誤り訂正を施し、ユークリッド距離が互いに長い信号点間で１／０が反転するビットに対しては逆に弱い誤り訂正を施す、又は符号化処理を施さないことによって、全体の情報効率を維持しつつ、雑音耐性を向上させる、というものである。
また、非特許文献１においては、８ＰＳＫ（phase-shift keying）を例とした集合分割法とよばれる信号点へのシンボル割り当て方法が提案されている。集合分割法は、ビット毎に分割可能な複数の符号系列を入力シンボル系列とし、該入力シンボル系列のシンボル構成ビットを、一様に信号点間の最小ユークリッド距離が拡大するように分割して、変調に用いる信号点へのシンボルの割り当てを行う伝送方式である。一例として、集合分割法による８ＰＳＫ信号点へのシンボル割り当て方法の例を、図２６を用いて説明する。
図２６には、８ＰＳＫの各信号点に割り当てる、３ビットで構成されるシンボル（０００、００１、・・・、１１１）が既に記載されているが、これは以下の分割手順を使って信号点へのシンボルの割り当てを行った結果得られるものであり、集合分割を行っている時点においては未だ決定されていない。
最初の分割では８つの信号点のうち、隣接する信号点間のユークリッド距離（最小ユークリッド距離）が最大となる様に４つの信号点からなる２つの信号点群に分割する。ここで、２つの信号点群のうち、一方の信号点群には、シンボル構成ビットの第１ビット（最上位ビット）にａ１＝０を割り当て、他方にはａ１＝１を割り当てる。
次に、最初の分割で得られた４つの信号点で構成される２つの信号点群を、それぞれ、最小ユークリッド距離が最大となる様に２つの信号点からなる４つの信号点群に分割する。ここで、４つの信号点で構成される信号点群を２つの信号点群に分割する際に、一方の信号点群には、シンボル構成ビットの第２ビットにａ２＝０を割り当て、他方にはａ２＝１を割り当てる。
さらに、図２６では省略したが、２回目の分割で得られた２つの信号点で構成される４つの信号点群を、それぞれ、１つの信号点からなる８つの信号点群に分割する。ここで、２つの信号点で構成される信号点群を１つの信号点に分割する際に、一方の信号点群には、シンボル構成ビットの第３ビット（最下位ビット）にａ３＝０を割り当て、他方にはａ３＝１を割り当てる。
以上の３段階の集合分割を行った結果、８つの信号点それぞれに、３ビットの固有のシンボルが割り当てられる。
こうした信号点へのシンボル割り当てを行うことで、８ＰＳＫの場合、第１ビット（図２６中、ａ１に相当）は８ＰＳＫでの最小ユークリッド距離、第２ビット（図２６中、ａ２に相当）はＱＰＳＫ（Quadrature Phase Shift Keying）の最小ユークリッド距離、第３ビット（図２６中、ａ３に相当）はＢＰＳＫ（Binary Phase-Shift Keying）の最小ユークリッド距離の条件の下で各ビットの復号を行うことが可能となる。
また、１６ＱＡＭ（Quadrature Amplitude Modulation）及び３２ＱＡＭに集合分割法を適用した場合のシンボル割り当て方法の例を図２７、図２８に示す。８ＰＳＫの場合と同様に、分割を進めることで、最小ユークリッド距離が広がることが確認できる。図２７、図２８においては、第１ビット（a１：最上位ビット）、第２ビット（a２）までの分割例を示しているが、第３ビット（a３）以降も同様に、最小ユークリッド距離が拡大するよう分割が可能である。
このような集合分割法の伝送方式によれば、予め送受間で集合分割法により得られた信号点へのシンボルの割り当てを共有し、送信側では、シンボルを構成する各ビットで伝送するデータについて、対応する信号点間の最小ユークリッド距離に適した訂正能力の誤り訂正符号で符号化して変調し、受信側では、復調後に送信側の符号化に対応した復号を行うことで、雑音耐性の高い伝送システムが実現できる。
一方で、集合分割法を多値変調に適用する場合、分割するビット毎に最小ユークリッド距離が広がるとともに、ビット毎に誤り訂正能力も異なってくるため、所定の符号化率において伝送性能を向上するには、ビット毎の誤り訂正能力に応じた誤り訂正符号の最適化が必要となる。
ところで、欧州の衛星デジタル放送方式であるＤＶＢ－Ｓ２（非特許文献３参照）、ＤＶＢ－Ｓ２Ｘ（非特許文献４参照）やＡＲＩＢ ＳＴＤ－Ｂ４４に記載の高度広帯域衛星デジタル放送の伝送方式（以下、高度衛星放送方式と呼ぶ。例えば、非特許文献５参照）においては、信号点へのシンボルの割り当て技法としてグレイコードが採用されている。
グレイコードは、ＢＰＳＫ及びＱＰＳＫにおいてはビット毎の訂正能力は一様であるが、８ＰＳＫ以上の多値変調においては、シンボルに含まれるビット間の誤り訂正能力が不均一となることから、所定の符号化率において伝送性能を向上する際の障害となっている。
このため、グレイコードによる上記の問題を改善するべく、当該集合分割法による伝送方式を更に改善し、各ビットの訂正能力が異なる場合の伝送性能を向上させる技法が開示されている（例えば、特許文献１参照）。
また、グレイコード又は集合分割法による伝送方式における６４ＡＰＳＫの符号化変調に関する新たな信号点配置が提案され、特に集合分割法による伝送方式における新たなビット割り当てを提案するとともに、当該新たな信号点配置及びビット割り当てに基づく誤り訂正符号の性能改善について開示されている（例えば、非特許文献６～９参照）。
より具体的に、代表して非特許文献９の技法では、６４ＡＰＳＫの新たな信号点配置として、ユークリッド距離の拡大の観点から４つの同心円上における各信号点の配置個数を最適化し、当該４つの同心円のいずれかに各信号点の振幅値をほぼ一致させ、各信号点の位相値を調整したものとしている。
そして、非特許文献９の技法では、当該６４ＡＰＳＫの新たな信号点配置を利用した集合分割法によるビット割り当てとして、所定の計算法に基づき最適化されたビット割り当てから所定の信号電力対雑音電力比を満たすようビット入れ替えを施したものとしている。
更に、非特許文献９の技法では、当該６４ＡＰＳＫの新たな信号点配置及び新たな集合分割法によるビット割り当てを基に、誤り訂正符号として、ＬＤＰＣ符号とＢＣＨ符号による連接符号として６スロットのスロット構成について、その全体のＬＤＰＣ符号の平均符号化率を４／５を満たすものとし、当該６スロットにおける個々のスロットのＬＤＰＣ符号化率を定義し、集合分割法におけるＬＤＰＣ符号の検査行列初期値テーブルを最適化したものとしている。
G. Ungerboeck, "Channel coding with multilevel/phase signals", IEEE Transaction Information Theory, Vol.IT-28, No.1, 1982年1月，p.55－67
"衛星デジタル放送の伝送方式 標準規格 ARIB STD-B20 3.0版"、平成13年5月31日改定、ARIB
Digital Video Broadcasting (DVB), "Second generation framing structure, channel coding and modulation systems for Broadcasting, Interactive Services, News Gathering and other broadband satellite applications(DVB-S2)" ， Final draft ETSI EN 302 307 V1.2.1(2009-04)
Digital Video Broadcasting (DVB), "Second generation framing structure, channel coding and modulation systems for Broadcasting, Interactive Services, News Gathering and other broadband satellite applications; Part2: DVB-S2 Extensions(DVB-S2X)" ， Draft ETSI EN 302 307-2 V1.1.1(2014-10)
"高度広帯域衛星デジタル放送の伝送方式 標準規格 ARIB STD-B44 2.1版"、平成28年3月25日改定、ARIB
小泉雄貴・鈴木陽一・小島政明・斎藤恭一・田中祥次,"64APSK符号化変調の検討（その1）－64APSK 信号点配置の検討－"、電子情報通信学会、2016年ソサイエティ大会講演論文集、B-5-21, 2016, p291、2016年9月20日発表
小泉雄貴・鈴木陽一・小島政明・斎藤恭一・田中祥次,"64APSK符号化変調の検討－64APSK 符号化変調のビット割り当てに関する検討－"、映像情報メディア学会、年次大会講演予稿集、32C-1, 2016、2016年9月2日発表
鈴木陽一・小泉雄貴・小島政明・斎藤恭一・田中祥次,"64APSK符号化変調の検討（その2）－LDPC符号化率最適化による性能改善－"、電子情報通信学会、2016年ソサイエティ大会講演論文集、B-5-22，2016, p292、2016年9月20日発表
Yuki Koizumi, Yoichi Suzuki, Masaaki Kojima, Kyoichi Saito, Shoji Tanaka, "A study on 64APSK Coded Modulation"、［online］、信学技報(IEICE Tech. Rep.), vol. 116, no. 243, SAT2016-55, pp. 51-56, 2016年10月6日発行、［平成29年8月1日検索］、インターネット〈URL： http://www.ieice.org/ken/paper/20161013cblh/eng/〉
前述したように、集合分割法においては、ビット毎に訂正能力が異なることから、所定の符号化率において伝送性能を向上するには、ビット毎の誤り訂正能力に応じた誤り訂正符号の最適化が必要となる。
このため、特許文献１には、集合分割法による伝送方式によって各ビットの訂正能力が異なる場合の伝送性能を向上させる技法が開示されているが、８ＰＳＫについてのみ、その具体例が開示されている。一方、６４ＡＰＳＫ（Amplitude and Phase Shift Keying）におけるＬＤＰＣ（Low Density Parity Check）符号化率やＬＤＰＣ符号の検査行列に関してどのような値を採用すれば周波数利用効率を向上させ、当該伝送性能を向上できるのかについて開示されていない。したがって、当該集合分割法による伝送方式を採用するにあたって、放送事業者が、場合によっては伝送性能の向上が見られないＬＤＰＣ符号化率（或いはＬＤＰＣ符号の検査行列）を使用するおそれがあった。
したがって、ビット毎に分割可能な複数の符号系列を入力シンボル系列とし、該入力シンボル系列のシンボル構成ビットを、一様に信号点間の最小ユークリッド距離が拡大するように分割する集合分割法による伝送方式において、６４ＡＰＳＫにおける具体的なＬＤＰＣ符号化率や、そのＬＤＰＣ符号の検査行列に関する値についての具体的な数値が望まれていた。
さらに、４Ｋや８Ｋ等の超高精細映像に対する高画質化へのニーズへ対応するためには情報ビットレートを向上する必要があるが、そのためには変調多値数を上げ、誤り訂正符号のパリティビットを減らし、平均符号化率を上げると同時に誤り訂正符号が擬似エラーフリーを満たすＣ／Ｎも上げる必要がある。通常、所要Ｃ／Ｎにおける擬似エラーフリーの評価点としては、ビット誤り率１．０×１０－１１がよく用いられる。
６４ＡＰＳＫの従来技法であるＤＶＢ－Ｓ２Ｘ規格（非特許文献４参照）のうち、符号化率７／９、４／５及び５／６に適用されるシンボルへのビット割り当て例を図２９に示す。尚、６ビットの割り当ては左から順に第１ビット（ａ１）、第２ビット（ａ２）、…、第６ビット（ａ６）とし、左から３ビット毎に８進数表記（例点６４＝１１０:１００）で表記している。ＤＶＢ－Ｓ２Ｘではシンボルへのビット割り当て技法としてグレイコードが採用されている。グレイコードは、８ＰＳＫ以上の多値変調においては、シンボルに含まれるビット間の誤り訂正能力が不均一となることから、所定の符号化率において伝送性能を向上する際、障害となる。
特に、将来において、伝送する映像の高解像度化等に伴い、例えば１２ＧＨｚ帯衛星放送で１つの衛星中継器につき利用可能な帯域幅である３４．５ＭＨｚを満たしつつ、６４ＡＰＳＫを用いてデジタルデータを伝送する際に伝送ビットレートとして１５０Ｍｂｐｓ以上となる伝送システムが要求されており、ＤＶＢ－Ｓ２Ｘの６４ＡＰＳＫよりも性能向上させる技法が望まれ、より好適には上記のグレイコードの問題点を改善する技法が望まれる。
一方、非特許文献６～９には、当該グレイコードの問題点を改善する技法として、新たな信号点配置及びビット割り当てに基づく誤り訂正符号の性能改善について開示されているが、例えば１２ＧＨｚ帯衛星中継器を介する非線形伝送路においては更に性能改善を図る余地がある。非特許文献６～９は、白色雑音下において６４ＡＰＳＫ符号化変調の所要Ｃ／Ｎを改善する技法である。一方、衛星伝送においては、衛星中継器で生じる非線形歪が所要Ｃ／Ｎを劣化させる要因となる。また非線形歪を受けた信号は受信装置で最小二乗誤差規範による適応等化処理を行うことが有効である。
例えば１２ＧＨｚ帯の衛星放送における非線形伝送路の対象機器として、典型的なものに、放送衛星に搭載される衛星中継器に設けられる入力フィルタ（ＩＭＵＸフィルタ）、電力増幅器（ＴＷＴＡ）、及び出力フィルタ（ＯＭＵＸフィルタ）がある。
ＩＭＵＸフィルタは、各チャンネル周波数に対応した帯域通過フィルタであり、地上放送局から受信した複数チャンネルの変調波信号のうち１チャンネル分の帯域成分のみをそれぞれ抽出し、それぞれのＴＷＴＡに出力する。尚、地上放送局では、送信装置からの変調波信号を大電力増幅器（ＨＰＡ）により電力増幅し、衛星中継器に向けてアップリンクしている。
ＴＷＴＡは、抽出した１チャンネル分の変調波信号について電力増幅を行い、ＯＭＵＸフィルタに出力する。
ＯＭＵＸフィルタは、各チャンネル周波数に対応した帯域通過フィルタであり、ＴＷＴＡによって電力増幅した変調波信号に対し、１チャンネル分の帯域成分のみを抽出し、不要周波数成分を抑圧した変調波信号を放送波信号として生成し、地上の受信装置に向けて出力する。
本来、ＴＷＴＡは入力信号と出力信号との間の振幅及び位相の関係が比例関係となる入出力特性で電力増幅処理することが望ましい。しかしながら、この入出力特性は、実際には入力信号の利得が大きくなると出力信号の利得が低下する非線形性（ＡＭ‐ＡＭ特性）を有し、同時に入力信号に対する出力信号の位相も回転し非線形性（ＡＭ‐ＰＭ特性）を有する。従って、入力信号の利得が或るレベル内であれば出力信号の利得もほぼ線形の出力レベルとなるが、入力信号の利得が或るレベルを超えると、出力レベルが逆に低下する現象が生じる。このような出力レベルの低下が起こる直前の動作点を、一般に、出力飽和点という。また、この出力飽和点から入力レベルを下げて運用する場合を入力バックオフ（ＩＢＯ）といい、同様に、入力レベルを絞って、出力レベルを下げた状態で運用する場合を出力バックオフ（ＯＢＯ）という。とりわけ、ＡＰＳＫの場合、振幅・位相の信号点配置において複数の振幅を持つ信号点が存在するため、ＰＳＫ変調と比較してＴＷＴＡの非線形性によって所要Ｃ／Ｎの劣化を起こしやすい。
また、ＩＭＵＸフィルタ及びＯＭＵＸフィルタは、帯域成分を抽出及び波形生成するという観点から、変調波帯域内の周波数において振幅差（周波数‐振幅特性）や群遅延差（周波数‐群遅延特性）が存在する。これらの差は帯域内周波数において不均―となるため、時間軸上でみたときにシンボル遷移に依存した異なる遅延となる。このため、シンボル間での干渉（ＩＳＩ）を引き起こし、信号点としての広がりとなるため、所要Ｃ／Ｎが劣化することになる。
この非線形伝送路で生じる非線形歪を補償するため受信信号に対して適応等化処理を行う。適応等化は、既知の変調方式によって定める理想信号点配置と非線形歪を受けた受信信号の誤差ベクトルを算出し、ＬＭＳ（Least Mean Square）法により適応等化器のフィルタ係数を更新することで、非線形歪補償を行う。
ただし、非線形歪を受けた６４ＡＰＳＫ符号化変調を適応等化処理する際、信号点の振幅に応じて等化性能が異なる。そのため、非線形歪の影響を受けた受信信号を適応等化処理する衛星伝送システムにおいては、白色雑音下で設計した非特許文献６～９の６４ＡＰＳＫ符号化変調は、衛星伝送システムに最適な伝送方式ではない。
従って、非線形伝送路を経てデジタルデータを送信する送信装置では、変調時のマッピングに係る信号点配置及びビット割り当ての最適化と、これに応じてシンボルを構成するビット毎の符号化率（特に、ＬＤＰＣ符号の符号化率）の最適化、並びに、ＬＤＰＣ符号による誤り訂正に係る検査行列についても最適化を行う必要がある。同様に、非線形伝送路を経てデジタルデータを受信する受信装置では、当該最適化されたマッピングに係る信号点配置及びビット割り当てに従って復調し、適応等化処理を施して、当該最適化されたシンボルを構成するビット毎の符号化率（特に、ＬＤＰＣ符号の符号化率）に応じて、当該最適化された検査行列を用いて尤度判定し復号する必要がある。
そこで、本発明の目的は、上述の問題に鑑みて、非線形伝送路を経て６４ＡＰＳＫを用いてデジタルデータを伝送する際に非線形伝送路における非線形歪の影響を軽減して所要Ｃ／Ｎを改善させ、好適には伝送ビットレートとして１５０Ｍｂｐｓ以上を可能とする、送信装置、受信装置、ＬＤＰＣ符号化器及びＬＤＰＣ復号器を提供することにある。
本発明による送信装置及び受信装置では、６４ＡＰＳＫを用いてデジタルデータを伝送する際に伝送ビットレートとして１５０Ｍｂｐｓ以上とするためにＬＤＰＣ符号の全体の符号化率を４／５（＝９６／１２０）とし、当該ＬＤＰＣ符号による符号化後のシンボルについて、非線形伝送路における非線形歪と受信側での適応等化性能を考慮した６４ＡＰＳＫの信号点配置、更には各信号点へのビット割り当てとしたＩＱ信号（同相成分Ｉ及び直交位相成分Ｑからなる複素信号）のマッピングを行うマッピング手段を備えるよう構成される。そして、本発明による送信装置及び受信装置では、当該ビットごとのＬＤＰＣ符号化率の検査行列に関するＬＤＰＣ符号パラメータについても最適化されている。また、本発明では、Ｃ／Ｎ＝１６ｄＢにおいて、急峻な誤り訂正能力を有するビットごとのＬＤＰＣ符号パラメータについて最適化されている。
特に、本発明による送信装置及び受信装置において、グレイコード（本願明細書中、「グレイ符号化」とも称する）法のマッピング方式の上記課題を改善可能とする集合分割法によるマッピング方式を多値変調へ適用する場合、信号点の分割が進むほど、最小ユークリッド距離が広がり、少ないパリティで誤り訂正が可能となる。６４ＡＰＳＫの場合、第１ビット（ａ１）の誤り訂正は、６４の信号点を用いたａ１用ＬＤＰＣ符号によるＬＤＰＣ復号を行う。第２ビット（ａ２）の誤り訂正は、ａ１の復号結果により分割された３２の信号点及びａ２用ＬＤＰＣ 符号により同様の処理を行う。以後、第３ビット（ａ３）から第６ビット（ａ６）についても、前段の復号結果による信号点分割とＬＤＰＣ復号を繰り返す（多段復号）。また、ＬＤＰＣ復号後の残留ビット誤りを訂正するため、全てのビットにＢＣＨ外符号を連接する。
以下、本発明による送信装置及び受信装置における特徴事項について列記する。
一点目の特徴事項は、
デジタルデータの伝送を行う送信装置において、全体の平均符号化率を４／５としたＬＤＰＣ符号による符号化後のシンボルについて、６４ＡＰＳＫの変調方式における信号点配置として、後述する表１１及び表１２、或いは表１５及び表１６に示すＩＱ信号のマッピングを行うマッピング手段を備えるよう構成されることにある。この信号点配置は、非線形伝送路における非線形歪と受信側での適応等化性能を考慮したものとなっている。これにより非特許文献９の６４ＡＰＳＫと比較して非線形伝送路による非線形歪に対する耐性を向上可能である。
デジタルデータの伝送を行う送信装置において、全体の平均符号化率を４／５としたＬＤＰＣ符号による符号化後のシンボルについて、６４ＡＰＳＫの変調方式における信号点配置として、後述する表１１及び表１２、或いは表１５及び表１６に示すＩＱ信号のマッピングを行うマッピング手段を備えるよう構成されることにある。この信号点配置は、非線形伝送路における非線形歪と受信側での適応等化性能を考慮したものとなっている。これにより非特許文献９の６４ＡＰＳＫと比較して非線形伝送路による非線形歪に対する耐性を向上可能である。
二点目の特徴事項は、
前記信号点配置に対する前記シンボルを構成する各ビットのビット割り当てが、後述する表１１及び表１２に基づく表１３、或いは表１５及び表１６に基づく表１７に示すよう構成されることにある。
前記信号点配置に対する前記シンボルを構成する各ビットのビット割り当てが、後述する表１１及び表１２に基づく表１３、或いは表１５及び表１６に基づく表１７に示すよう構成されることにある。
三点目の特徴事項は、
前記信号点配置及び前記シンボルを構成する各ビットのビット割り当てを構成するデジタルデータの伝送を行う送信装置において、変調方式として６４ＡＰＳＫに対しＬＤＰＣ符号の全体の平均符号化率として９６／１２０（即ち、４／５）を適用することとし、ＬＤＰＣ符号を一部に含みＢＣＨ符号から構成される連接符号と、変調に用いる信号点へのシンボルの割り当てを行い、当該連接符号はシンボルを構成する各ビットの所要訂正能力に応じて定められた所定数の符号化率を有し、当該集合分割法におけるシンボル構成ビットの各ビットに対してＬＤＰＣ符号の符号化をするにあたり、第１ビット（最上位ビット）から第６ビット（最下位ビット）の順に、第１ビット、第２ビット、第３ビット、第４ビット、及び第６ビットについては、各ビットのＢＥＲ特性に応じた符号化率を有するＬＤＰＣ符号により符号化し、第５ビットについてはＬＤＰＣ符号を適用せず所定のＢＣＨ符号で符号化するよう構成するか、或いは第１ビット（最上位ビット）から第６ビット（最下位ビット）の順に、第１ビット、第２ビット、第３ビット、第４ビット、及び第５ビットについては、各ビットのＢＥＲ特性に応じた符号化率を有するＬＤＰＣ符号により符号化し、第６ビットについてはＬＤＰＣ符号を適用せず所定のＢＣＨ符号で符号化するよう構成することにある。これにより、集合分割法における周波数利用効率を高めることが可能となる。
前記信号点配置及び前記シンボルを構成する各ビットのビット割り当てを構成するデジタルデータの伝送を行う送信装置において、変調方式として６４ＡＰＳＫに対しＬＤＰＣ符号の全体の平均符号化率として９６／１２０（即ち、４／５）を適用することとし、ＬＤＰＣ符号を一部に含みＢＣＨ符号から構成される連接符号と、変調に用いる信号点へのシンボルの割り当てを行い、当該連接符号はシンボルを構成する各ビットの所要訂正能力に応じて定められた所定数の符号化率を有し、当該集合分割法におけるシンボル構成ビットの各ビットに対してＬＤＰＣ符号の符号化をするにあたり、第１ビット（最上位ビット）から第６ビット（最下位ビット）の順に、第１ビット、第２ビット、第３ビット、第４ビット、及び第６ビットについては、各ビットのＢＥＲ特性に応じた符号化率を有するＬＤＰＣ符号により符号化し、第５ビットについてはＬＤＰＣ符号を適用せず所定のＢＣＨ符号で符号化するよう構成するか、或いは第１ビット（最上位ビット）から第６ビット（最下位ビット）の順に、第１ビット、第２ビット、第３ビット、第４ビット、及び第５ビットについては、各ビットのＢＥＲ特性に応じた符号化率を有するＬＤＰＣ符号により符号化し、第６ビットについてはＬＤＰＣ符号を適用せず所定のＢＣＨ符号で符号化するよう構成することにある。これにより、集合分割法における周波数利用効率を高めることが可能となる。
四点目の特徴事項は、
前記ＬＤＰＣ符号において、ＬＤＰＣ符号の符号長が４４８８０ビットとすることにある。これにより、ＭＰＥＧ－２ ＴＳ（Motion Pictures Expert Group 2 Transport Stream）との整合性の高い伝送が可能となる。
前記ＬＤＰＣ符号において、ＬＤＰＣ符号の符号長が４４８８０ビットとすることにある。これにより、ＭＰＥＧ－２ ＴＳ（Motion Pictures Expert Group 2 Transport Stream）との整合性の高い伝送が可能となる。
五点目の特徴事項は、
前記連接符号において、ＢＣＨ符号がＢＣＨ（６５５３５，６５３４３）短縮符号、又はＢＣＨ（６５５３５，６５１６７）短縮符号とすることにある。これにより、周波数利用効率向上のために内符号パリティを付加しない場合においても十分なエラー耐性を得ることが可能となる。
前記連接符号において、ＢＣＨ符号がＢＣＨ（６５５３５，６５３４３）短縮符号、又はＢＣＨ（６５５３５，６５１６７）短縮符号とすることにある。これにより、周波数利用効率向上のために内符号パリティを付加しない場合においても十分なエラー耐性を得ることが可能となる。
六点目の特徴事項は、
前記ＢＣＨ符号がＢＣＨ（６５５３５，６５３４３）短縮符号である場合に、符号系列を構成する情報ビットがすべてバイト単位で構成されることにある。これにより、ＴＬＶ等のバイト単位で構成される可変長パケットの切れ目を符号系列の情報ビット領域においても、バイト単位で区切ることが可能である。
前記ＢＣＨ符号がＢＣＨ（６５５３５，６５３４３）短縮符号である場合に、符号系列を構成する情報ビットがすべてバイト単位で構成されることにある。これにより、ＴＬＶ等のバイト単位で構成される可変長パケットの切れ目を符号系列の情報ビット領域においても、バイト単位で区切ることが可能である。
七点目の特徴事項は、
前記ＬＤＰＣ符号は、平均符号化率９６／１２０（即ち、４／５）の６４ＡＰＳＫの変調シンボルを構成する６ビットについて、第１ビットに５７／１２０、第２ビットに６４／１２０、第３ビットに１０５／１２０、第４ビットに１１７／１２０、第５ビットに１２０／１２０（ＬＤＰＣパリティなし）、第６ビットに１１３／１２０の符号化率とするか、或いは第１ビットに６１／１２０、第２ビットに６３／１２０、第３ビットに１０１／１２０、第４ビットに１１５／１２０、第５ビットに１１６／１２０、第６ビットに１２０／１２０（ＬＤＰＣパリティなし）の符号化率とすることにある。このようにビット毎の所要訂正能力に応じて定められた符号化率を有することにより、集合分割法における周波数利用効率を高めることが可能となる。
前記ＬＤＰＣ符号は、平均符号化率９６／１２０（即ち、４／５）の６４ＡＰＳＫの変調シンボルを構成する６ビットについて、第１ビットに５７／１２０、第２ビットに６４／１２０、第３ビットに１０５／１２０、第４ビットに１１７／１２０、第５ビットに１２０／１２０（ＬＤＰＣパリティなし）、第６ビットに１１３／１２０の符号化率とするか、或いは第１ビットに６１／１２０、第２ビットに６３／１２０、第３ビットに１０１／１２０、第４ビットに１１５／１２０、第５ビットに１１６／１２０、第６ビットに１２０／１２０（ＬＤＰＣパリティなし）の符号化率とすることにある。このようにビット毎の所要訂正能力に応じて定められた符号化率を有することにより、集合分割法における周波数利用効率を高めることが可能となる。
八点目の特徴事項は、
三点目～七点目の特徴より構成された送信装置において、送信装置側で用いるＬＤＰＣ符号及びＢＣＨ符号のうち１以上の符号化率に関する情報を、伝送多重制御信号によって伝送することにある。これにより、用いる符号化率に応じて、符号化及び復号の整合がとれた送信装置及び受信装置を提供することができる。
三点目～七点目の特徴より構成された送信装置において、送信装置側で用いるＬＤＰＣ符号及びＢＣＨ符号のうち１以上の符号化率に関する情報を、伝送多重制御信号によって伝送することにある。これにより、用いる符号化率に応じて、符号化及び復号の整合がとれた送信装置及び受信装置を提供することができる。
九点目の特徴事項は、
三点目～七点目の特徴により構成された送信装置により送信された信号を受信する受信装置において、当該シンボルを構成する各ビットをＬＤＰＣ復号する際に、第１ビット、第２ビット、第３ビット、第４ビット、第５ビット、第６ビットの順に、ビット毎の訂正能力に応じたＬＤＰＣ符号に用いた検査行列によりＬＤＰＣ復号処理を行うことにある。
三点目～七点目の特徴により構成された送信装置により送信された信号を受信する受信装置において、当該シンボルを構成する各ビットをＬＤＰＣ復号する際に、第１ビット、第２ビット、第３ビット、第４ビット、第５ビット、第６ビットの順に、ビット毎の訂正能力に応じたＬＤＰＣ符号に用いた検査行列によりＬＤＰＣ復号処理を行うことにある。
十点目の特徴事項は、
三点目～七点目の特徴により構成された送信装置により送信された信号を受信する受信装置において、送信側で符号化に用いた符号化率のＬＤＰＣ符号及びＢＣＨ符号に対応する復号を行うことにある。これにより、効率の良い誤り訂正復号が可能となる。
三点目～七点目の特徴により構成された送信装置により送信された信号を受信する受信装置において、送信側で符号化に用いた符号化率のＬＤＰＣ符号及びＢＣＨ符号に対応する復号を行うことにある。これにより、効率の良い誤り訂正復号が可能となる。
十一点目の特徴事項は、
八点目の特徴により構成された送信装置により送信された信号を受信する受信装置において、ＬＤＰＣ符号及びＢＣＨ符号のうち１以上の符号化率情報について、伝送多重制御信号に基づいて判別することにある。これにより、用いる符号化率に応じて、符号化及び復号の整合がとれた送信装置及び受信装置を提供することができる。
八点目の特徴により構成された送信装置により送信された信号を受信する受信装置において、ＬＤＰＣ符号及びＢＣＨ符号のうち１以上の符号化率情報について、伝送多重制御信号に基づいて判別することにある。これにより、用いる符号化率に応じて、符号化及び復号の整合がとれた送信装置及び受信装置を提供することができる。
以上の技法を取り入れて送信装置及び受信装置を構成することで、６４ＡＰＳＫにおける伝送性能を向上させることが可能となる。
即ち、本発明による第１態様の送信装置は、デジタルデータの伝送を行う送信装置であって、
前記デジタルデータに対しＬＤＰＣ符号を一部に含みＢＣＨ符号から構成される連接符号を施し全体の平均符号化率を４／５としたシンボルを生成する誤り訂正符号化手段と、
前記誤り訂正符号化手段により符号化したシンボルについて６４ＡＰＳＫの変調方式における信号点配置として、４つの同心円を半径の小さい方から順に第１円、第２円、第３円、及び第４円と定義し、前記第１円上の信号点数を１２、前記第２円上の信号点数を１６、前記第３円上の信号点数を１６、及び前記第４円上の信号点数を２０とした集合分割法のＩＱ信号のマッピングを行うマッピング手段と、
前記マッピング手段によりマッピングを行ったシンボルを６４ＡＰＳＫの変調方式により変調し、非線形伝送路を経て適応等化処理を行う受信装置に向けて変調波信号を送信する直交変調手段とを備え、
前記マッピング手段は、前記信号点配置における位相角として、前記第１円についてはＩ軸の基準位相０度に対し左回りで２２度の位置から３０度間隔とし、前記第２円についてはＩ軸の基準位相０度に対し左回りで２２．５５度の位置から２２．５度間隔とし、前記第３円についてはＩ軸の基準位相０度に対し左回りで１１．４５度の位置から２２．５度間隔とし、前記第４円についてはＩ軸の基準位相０度に対し左回りで１１．３度の位置から１８度間隔とし、前記信号点配置における半径比として、前記第１円、第２円、第３円、及び第４円の各半径をそれぞれｒ１，ｒ２，ｒ３，ｒ４と定義し、ｒ１に対して半径比をγ１＝ｒ２／ｒ１、γ２＝ｒ３／ｒ１、γ３＝ｒ４／ｒ１と定義したとき、非線形伝送路で生じる非線形歪の影響を低減させるべく、γ１＝２.０２、γ２＝２．９８、γ３＝４．１４とした信号点配置に対し、まず、集合分割法に基づいて、所定の計算法、所定の信号電力対雑音電力比において信号分割後の伝送路容量が最大となるようにビット割り当てを行い、次に、６４ＡＰＳＫのシンボルの各ビットのＢＥＲがＬＤＰＣ符号適用範囲内又はＢＣＨ符号のみで誤り訂正可能となるようビット入れ替えを施した、ビット割り当てに従って、前記シンボルを構成するビットを割り当てることによりＩＱ信号のマッピングを行い、
前記ＬＤＰＣ符号は、前記平均符号化率４／５の６４ＡＰＳＫ用のシンボル構成ビットの６ビットについて、最上位ビットである第１ビットに５７／１２０、第２ビットに６４／１２０、第３ビットに１０５／１２０、第４ビットに１１７／１２０、第５ビットに１２０／１２０（ＬＤＰＣパリティなし）、最下位ビットである第６ビットに１１３／１２０の符号化率を有することを特徴とする。
前記デジタルデータに対しＬＤＰＣ符号を一部に含みＢＣＨ符号から構成される連接符号を施し全体の平均符号化率を４／５としたシンボルを生成する誤り訂正符号化手段と、
前記誤り訂正符号化手段により符号化したシンボルについて６４ＡＰＳＫの変調方式における信号点配置として、４つの同心円を半径の小さい方から順に第１円、第２円、第３円、及び第４円と定義し、前記第１円上の信号点数を１２、前記第２円上の信号点数を１６、前記第３円上の信号点数を１６、及び前記第４円上の信号点数を２０とした集合分割法のＩＱ信号のマッピングを行うマッピング手段と、
前記マッピング手段によりマッピングを行ったシンボルを６４ＡＰＳＫの変調方式により変調し、非線形伝送路を経て適応等化処理を行う受信装置に向けて変調波信号を送信する直交変調手段とを備え、
前記マッピング手段は、前記信号点配置における位相角として、前記第１円についてはＩ軸の基準位相０度に対し左回りで２２度の位置から３０度間隔とし、前記第２円についてはＩ軸の基準位相０度に対し左回りで２２．５５度の位置から２２．５度間隔とし、前記第３円についてはＩ軸の基準位相０度に対し左回りで１１．４５度の位置から２２．５度間隔とし、前記第４円についてはＩ軸の基準位相０度に対し左回りで１１．３度の位置から１８度間隔とし、前記信号点配置における半径比として、前記第１円、第２円、第３円、及び第４円の各半径をそれぞれｒ１，ｒ２，ｒ３，ｒ４と定義し、ｒ１に対して半径比をγ１＝ｒ２／ｒ１、γ２＝ｒ３／ｒ１、γ３＝ｒ４／ｒ１と定義したとき、非線形伝送路で生じる非線形歪の影響を低減させるべく、γ１＝２.０２、γ２＝２．９８、γ３＝４．１４とした信号点配置に対し、まず、集合分割法に基づいて、所定の計算法、所定の信号電力対雑音電力比において信号分割後の伝送路容量が最大となるようにビット割り当てを行い、次に、６４ＡＰＳＫのシンボルの各ビットのＢＥＲがＬＤＰＣ符号適用範囲内又はＢＣＨ符号のみで誤り訂正可能となるようビット入れ替えを施した、ビット割り当てに従って、前記シンボルを構成するビットを割り当てることによりＩＱ信号のマッピングを行い、
前記ＬＤＰＣ符号は、前記平均符号化率４／５の６４ＡＰＳＫ用のシンボル構成ビットの６ビットについて、最上位ビットである第１ビットに５７／１２０、第２ビットに６４／１２０、第３ビットに１０５／１２０、第４ビットに１１７／１２０、第５ビットに１２０／１２０（ＬＤＰＣパリティなし）、最下位ビットである第６ビットに１１３／１２０の符号化率を有することを特徴とする。
また、本発明による第１態様の送信装置において、前記信号点配置に対する前記シンボルを構成する各ビットのビット割り当ては、
前記第１円については、Ｉ軸の基準位相０度に対し左回りで
２２度の位置に“００１１００（８進表記で１４）”、
５２度の位置に“０１１１００（８進表記で３４）”、
８２度の位置に“１０１１００（８進表記で５４）”、
１１２度の位置に“１１１１００（８進表記で７４）”、
１４２度の位置に“０００１０１（８進表記で０５）”、
１７２度の位置に“０１０１００（８進表記で２４）”、
２０２度の位置に“１００１０１（８進表記で４５）”、
２３２度の位置に“１１０１０１（８進表記で６５）”、
２６２度の位置に“００１１０１（８進表記で１５）”、
２９２度の位置に“０１１００１（８進表記で３１）”、
３２２度の位置に“１０１００１（８進表記で５１）”、
３５２度の位置に“１１１００１（８進表記で７１）”、
前記第２円については、Ｉ軸の基準位相０度に対し左回りで
２２．５５度の位置に“１１１０００（８進表記で７０）”、
４５．０５度の位置に“０００００１（８進表記で０１）”、
６７．５５度の位置に“０１００００（８進表記で２０）”、
９０．０５度の位置に“１００００１（８進表記で４１）”、
１１２．５５度の位置に“１１０００１（８進表記で６１）”、
１３５．０５度の位置に“００１００１（８進表記で１１）”、
１５７．５５度の位置に“０１１１０１（８進表記で３５）”、
１８０．０５度の位置に“１０１１０１（８進表記で５５）”、
２０２．５５度の位置に“１１１１０１（８進表記で７５）”、
２２５．０５度の位置に“００００００（８進表記で００）”、
２４７．５５度の位置に“０１０００１（８進表記で２１）”、
２７０．０５度の位置に“１０００００（８進表記で４０）”、
２９２．５５度の位置に“１１００００（８進表記で６０）”、
３１５．０５度の位置に“００１０００（８進表記で１０）”、
３３７．５５度の位置に“０１１０００（８進表記で３０）”、
３６０．０５度の位置に“１０１０００（８進表記で５０）”、
前記第３円については、Ｉ軸の基準位相０度に対し左回りで
１１．４５度の位置に“００１１１１（８進表記で１７）”、
３３．９５度の位置に“０１１１１１（８進表記で３７）”、
５６．４５度の位置に“１０１１１１（８進表記で５７）”、
７８．９５度の位置に“１１１１１１（８進表記で７７）”、
１０１．４５度の位置に“０００１００（８進表記で０４）”、
１２３．９５度の位置に“０１０１０１（８進表記で２５）”、
１４６．４５度の位置に“１００１００（８進表記で４４）”、
１６８．９５度の位置に“１１０１００（８進表記で６４）”、
１９１．４５度の位置に“００１１１０（８進表記で１６）”、
２１３．９５度の位置に“０１１１１０（８進表記で３６）”、
２３６．４５度の位置に“１０１１１０（８進表記で５６）”、
２５８．９５度の位置に“１１１１１０（８進表記で７６）”、
２８１．４５度の位置に“０００１１１（８進表記で０７）”、
３０３．９５度の位置に“０１０１１０（８進表記で２６）”、
３２６．４５度の位置に“１００１１１（８進表記で４７）”、
３４８．９５度の位置に“１１０１１１（８進表記で６７）”、
前記第４円については、Ｉ軸の基準位相０度に対し左回りで
１１．３度の位置に“００００１０（８進表記で０２）”、
２９．３度の位置に“０１００１１（８進表記で２３）”、
４７．３度の位置に“１０００１０（８進表記で４２）”、
６５．３度の位置に“１１００１０（８進表記で６２）”、
８３．３度の位置に“００１０１０（８進表記で１２）”、
１０１．３度の位置に“０１１０１０（８進表記で３２）”、
１１９．３度の位置に“１０１０１０（８進表記で５２）”、
１３７．３度の位置に“１１１０１０（８進表記で７２）”、
１５５．３度の位置に“００００１１（８進表記で０３）”、
１７３．３度の位置に“０１００１０（８進表記で２２）”、
１９１．３度の位置に“１０００１１（８進表記で４３）”、
２０９．３度の位置に“１１００１１（８進表記で６３）”、
２２７．３度の位置に“００１０１１（８進表記で１３）”、
２４５．３度の位置に“０１１０１１（８進表記で３３）”、
２６３．３度の位置に“１０１０１１（８進表記で５３）”、
２８１．３度の位置に“１１１０１１（８進表記で７３）”、
２９９．３度の位置に“０００１１０（８進表記で０６）”、
３１７．３度の位置に“０１０１１１（８進表記で２７）”、
３３５．３度の位置に“１００１１０（８進表記で４６）”、
３５３．３度の位置に“１１０１１０（８進表記で６６）”、
となるよう構成されていることを特徴とする。
前記第１円については、Ｉ軸の基準位相０度に対し左回りで
２２度の位置に“００１１００（８進表記で１４）”、
５２度の位置に“０１１１００（８進表記で３４）”、
８２度の位置に“１０１１００（８進表記で５４）”、
１１２度の位置に“１１１１００（８進表記で７４）”、
１４２度の位置に“０００１０１（８進表記で０５）”、
１７２度の位置に“０１０１００（８進表記で２４）”、
２０２度の位置に“１００１０１（８進表記で４５）”、
２３２度の位置に“１１０１０１（８進表記で６５）”、
２６２度の位置に“００１１０１（８進表記で１５）”、
２９２度の位置に“０１１００１（８進表記で３１）”、
３２２度の位置に“１０１００１（８進表記で５１）”、
３５２度の位置に“１１１００１（８進表記で７１）”、
前記第２円については、Ｉ軸の基準位相０度に対し左回りで
２２．５５度の位置に“１１１０００（８進表記で７０）”、
４５．０５度の位置に“０００００１（８進表記で０１）”、
６７．５５度の位置に“０１００００（８進表記で２０）”、
９０．０５度の位置に“１００００１（８進表記で４１）”、
１１２．５５度の位置に“１１０００１（８進表記で６１）”、
１３５．０５度の位置に“００１００１（８進表記で１１）”、
１５７．５５度の位置に“０１１１０１（８進表記で３５）”、
１８０．０５度の位置に“１０１１０１（８進表記で５５）”、
２０２．５５度の位置に“１１１１０１（８進表記で７５）”、
２２５．０５度の位置に“００００００（８進表記で００）”、
２４７．５５度の位置に“０１０００１（８進表記で２１）”、
２７０．０５度の位置に“１０００００（８進表記で４０）”、
２９２．５５度の位置に“１１００００（８進表記で６０）”、
３１５．０５度の位置に“００１０００（８進表記で１０）”、
３３７．５５度の位置に“０１１０００（８進表記で３０）”、
３６０．０５度の位置に“１０１０００（８進表記で５０）”、
前記第３円については、Ｉ軸の基準位相０度に対し左回りで
１１．４５度の位置に“００１１１１（８進表記で１７）”、
３３．９５度の位置に“０１１１１１（８進表記で３７）”、
５６．４５度の位置に“１０１１１１（８進表記で５７）”、
７８．９５度の位置に“１１１１１１（８進表記で７７）”、
１０１．４５度の位置に“０００１００（８進表記で０４）”、
１２３．９５度の位置に“０１０１０１（８進表記で２５）”、
１４６．４５度の位置に“１００１００（８進表記で４４）”、
１６８．９５度の位置に“１１０１００（８進表記で６４）”、
１９１．４５度の位置に“００１１１０（８進表記で１６）”、
２１３．９５度の位置に“０１１１１０（８進表記で３６）”、
２３６．４５度の位置に“１０１１１０（８進表記で５６）”、
２５８．９５度の位置に“１１１１１０（８進表記で７６）”、
２８１．４５度の位置に“０００１１１（８進表記で０７）”、
３０３．９５度の位置に“０１０１１０（８進表記で２６）”、
３２６．４５度の位置に“１００１１１（８進表記で４７）”、
３４８．９５度の位置に“１１０１１１（８進表記で６７）”、
前記第４円については、Ｉ軸の基準位相０度に対し左回りで
１１．３度の位置に“００００１０（８進表記で０２）”、
２９．３度の位置に“０１００１１（８進表記で２３）”、
４７．３度の位置に“１０００１０（８進表記で４２）”、
６５．３度の位置に“１１００１０（８進表記で６２）”、
８３．３度の位置に“００１０１０（８進表記で１２）”、
１０１．３度の位置に“０１１０１０（８進表記で３２）”、
１１９．３度の位置に“１０１０１０（８進表記で５２）”、
１３７．３度の位置に“１１１０１０（８進表記で７２）”、
１５５．３度の位置に“００００１１（８進表記で０３）”、
１７３．３度の位置に“０１００１０（８進表記で２２）”、
１９１．３度の位置に“１０００１１（８進表記で４３）”、
２０９．３度の位置に“１１００１１（８進表記で６３）”、
２２７．３度の位置に“００１０１１（８進表記で１３）”、
２４５．３度の位置に“０１１０１１（８進表記で３３）”、
２６３．３度の位置に“１０１０１１（８進表記で５３）”、
２８１．３度の位置に“１１１０１１（８進表記で７３）”、
２９９．３度の位置に“０００１１０（８進表記で０６）”、
３１７．３度の位置に“０１０１１１（８進表記で２７）”、
３３５．３度の位置に“１００１１０（８進表記で４６）”、
３５３．３度の位置に“１１０１１０（８進表記で６６）”、
となるよう構成されていることを特徴とする。
また、本発明による第１態様の送信装置において、前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率５７／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率５７／１２０の検査行列初期値テーブル（表１）は、以下の表からなることを特徴とする。
また、本発明による第１態様の送信装置において、前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率６４／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率６４／１２０の検査行列初期値テーブル（表２）は、以下の表からなることを特徴とする。
また、本発明による第１態様の送信装置において、前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率１０５／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率１０５／１２０の検査行列初期値テーブル（表３）は、以下の表からなることを特徴とする。
また、本発明による第１態様の送信装置において、前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率１１３／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率１１３／１２０の検査行列初期値テーブル（表９）は、以下の表からなることを特徴とする。
また、本発明による第１態様の送信装置において、前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率１１７／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率１１７／１２０の検査行列初期値テーブル（表５）は、以下の表からなることを特徴とする。
一方、本発明による第２態様の送信装置は、デジタルデータの伝送を行う送信装置であって、
前記デジタルデータに対しＬＤＰＣ符号を一部に含みＢＣＨ符号から構成される連接符号を施し全体の平均符号化率を４／５としたシンボルを生成する誤り訂正符号化手段と、
前記誤り訂正符号化手段により符号化したシンボルについて６４ＡＰＳＫの変調方式における信号点配置として、４つの同心円を半径の小さい方から順に第１円、第２円、第３円、及び第４円と定義し、前記第１円上の信号点数を８、前記第２円上の信号点数を１６、前記第３円上の信号点数を２０、及び前記第４円上の信号点数を２０とした集合分割法のＩＱ信号のマッピングを行うマッピング手段と、
前記マッピング手段によりマッピングを行ったシンボルを６４ＡＰＳＫの変調方式により変調し、非線形伝送路を経て適応等化処理を行う受信装置に向けて変調波信号を送信する直交変調手段とを備え、
前記マッピング手段は、前記信号点配置における位相角として、前記第１円についてはＩ軸の基準位相０度に対し左回りで５８．４度の位置から４５度間隔とし、前記第２円についてはＩ軸の基準位相０度に対し左回りで１４．５５度の位置から２２．５度間隔とし、前記第３円についてはＩ軸の基準位相０度に対し左回りで１８度の位置から１８度間隔とし、前記第４円についてはＩ軸の基準位相０度に対し左回りで９度の位置から１８度間隔とし、前記信号点配置における半径比として、前記第１円、第２円、第３円、及び第４円の各半径をそれぞれｒ１，ｒ２，ｒ３，ｒ４と定義し、ｒ１に対して半径比をγ１＝ｒ２／ｒ１、γ２＝ｒ３／ｒ１、γ３＝ｒ４／ｒ１と定義したとき、非線形伝送路で生じる非線形歪の影響を低減させるべく、γ１＝２.１０、γ２＝３．１６、γ３＝４．４９とした信号点配置に対し、まず、集合分割法に基づいて、所定の計算法、所定の信号電力対雑音電力比において信号分割後の伝送路容量が最大となるようにビット割り当てを行い、次に、６４ＡＰＳＫのシンボルの各ビットのＢＥＲがＬＤＰＣ符号適用範囲内又はＢＣＨ符号のみで誤り訂正可能となるようビット入れ替えを施した、ビット割り当てに従って、前記シンボルを構成するビットを割り当てることによりＩＱ信号のマッピングを行い、
前記ＬＤＰＣ符号は、前記平均符号化率４／５の６４ＡＰＳＫ用のシンボル構成ビットの６ビットについて、最上位ビットである第１ビットに６１／１２０、第２ビットに６３／１２０、第３ビットに１０１／１２０、第４ビットに１１５／１２０、第５ビットに１１６／１２０、最下位ビットである第６ビットに１２０／１２０（ＬＤＰＣパリティなし）の符号化率を有することを特徴とする。
前記デジタルデータに対しＬＤＰＣ符号を一部に含みＢＣＨ符号から構成される連接符号を施し全体の平均符号化率を４／５としたシンボルを生成する誤り訂正符号化手段と、
前記誤り訂正符号化手段により符号化したシンボルについて６４ＡＰＳＫの変調方式における信号点配置として、４つの同心円を半径の小さい方から順に第１円、第２円、第３円、及び第４円と定義し、前記第１円上の信号点数を８、前記第２円上の信号点数を１６、前記第３円上の信号点数を２０、及び前記第４円上の信号点数を２０とした集合分割法のＩＱ信号のマッピングを行うマッピング手段と、
前記マッピング手段によりマッピングを行ったシンボルを６４ＡＰＳＫの変調方式により変調し、非線形伝送路を経て適応等化処理を行う受信装置に向けて変調波信号を送信する直交変調手段とを備え、
前記マッピング手段は、前記信号点配置における位相角として、前記第１円についてはＩ軸の基準位相０度に対し左回りで５８．４度の位置から４５度間隔とし、前記第２円についてはＩ軸の基準位相０度に対し左回りで１４．５５度の位置から２２．５度間隔とし、前記第３円についてはＩ軸の基準位相０度に対し左回りで１８度の位置から１８度間隔とし、前記第４円についてはＩ軸の基準位相０度に対し左回りで９度の位置から１８度間隔とし、前記信号点配置における半径比として、前記第１円、第２円、第３円、及び第４円の各半径をそれぞれｒ１，ｒ２，ｒ３，ｒ４と定義し、ｒ１に対して半径比をγ１＝ｒ２／ｒ１、γ２＝ｒ３／ｒ１、γ３＝ｒ４／ｒ１と定義したとき、非線形伝送路で生じる非線形歪の影響を低減させるべく、γ１＝２.１０、γ２＝３．１６、γ３＝４．４９とした信号点配置に対し、まず、集合分割法に基づいて、所定の計算法、所定の信号電力対雑音電力比において信号分割後の伝送路容量が最大となるようにビット割り当てを行い、次に、６４ＡＰＳＫのシンボルの各ビットのＢＥＲがＬＤＰＣ符号適用範囲内又はＢＣＨ符号のみで誤り訂正可能となるようビット入れ替えを施した、ビット割り当てに従って、前記シンボルを構成するビットを割り当てることによりＩＱ信号のマッピングを行い、
前記ＬＤＰＣ符号は、前記平均符号化率４／５の６４ＡＰＳＫ用のシンボル構成ビットの６ビットについて、最上位ビットである第１ビットに６１／１２０、第２ビットに６３／１２０、第３ビットに１０１／１２０、第４ビットに１１５／１２０、第５ビットに１１６／１２０、最下位ビットである第６ビットに１２０／１２０（ＬＤＰＣパリティなし）の符号化率を有することを特徴とする。
また、本発明による第２態様の送信装置において、前記信号点配置に対する前記シンボルを構成する各ビットのビット割り当ては、
前記第１円については、Ｉ軸の基準位相０度に対し左回りで
５８．４度の位置に“１０１０００（８進表記で５０）”、
１０３．４度の位置に“１１１０１０（８進表記で７２）”、
１４８．４度の位置に“００００１０（８進表記で０２）”、
１９３．４度の位置に“０１００１０（８進表記で２２）”、
２３８．４度の位置に“１０００１０（８進表記で４２）”、
２８３．４度の位置に“１１１１００（８進表記で７４）”、
３２８．４度の位置に“００１０００（８進表記で１０）”、
３７３．４度の位置に“０１１１００（８進表記で３４）”、
前記第２円については、Ｉ軸の基準位相０度に対し左回りで
１４．５５度の位置に“１００１００（８進表記で４４）”、
３７．０５度の位置に“０１０１００（８進表記で２４）”、
５９．５５度の位置に“０００１１０（８進表記で０６）”、
８２．０５度の位置に“１１０１１０（８進表記で６６）”、
１０４．５５度の位置に“１０１１１０（８進表記で５６）”、
１２７．０５度の位置に“０１１１１０（８進表記で３６）”、
１４９．５５度の位置に“００１１００（８進表記で１４）”、
１７２．０５度の位置に“１１１０００（８進表記で７０）”、
１９４．５５度の位置に“１０１１００（８進表記で５４）”、
２１７．０５度の位置に“０１１０００（８進表記で３０）”、
２３９．５５度の位置に“００１１１０（８進表記で１６）”、
２６２．０５度の位置に“１１１１１０（８進表記で７６）”、
２８４．５５度の位置に“１００１１０（８進表記で４６）”、
３０７．０５度の位置に“０１０１１０（８進表記で２６）”、
３２９．５５度の位置に“００００００（８進表記で００）”、
３５２．０５度の位置に“１１００００（８進表記で６０）”、
前記第３円については、Ｉ軸の基準位相０度に対し左回りで
１８度の位置に“１０１０１０（８進表記で５２）”、
３６度の位置に“１１００１０（８進表記で６２）”、
５４度の位置に“００１１１１（８進表記で１７）”、
７２度の位置に“０１１０１０（８進表記で３２）”、
９０度の位置に“１０１１０１（８進表記で５５）”、
１０８度の位置に“１１１１０１（８進表記で７５）”、
１２６度の位置に“０００１００（８進表記で０４）”、
１４４度の位置に“０１００００（８進表記で２０）”、
１６２度の位置に“１００１１１（８進表記で４７）”、
１８０度の位置に“１１１１１１（８進表記で７７）”、
１９８度の位置に“０００１１１（８進表記で０７）”、
２１６度の位置に“０１０１１１（８進表記で２７）”、
２３４度の位置に“１０００００（８進表記で４０）”、
２５２度の位置に“１１０１００（８進表記で６４）”、
２７０度の位置に“００１１０１（８進表記で１５）”、
２８８度の位置に“０１１１０１（８進表記で３５）”、
３０６度の位置に“１０１１１１（８進表記で５７）”、
３２４度の位置に“１１０１１１（８進表記で６７）”、
３４２度の位置に“００１０１０（８進表記で１２）”、
３６０度の位置に“０１１１１１（８進表記で３７）”、
前記第４円については、Ｉ軸の基準位相０度に対し左回りで
９度の位置に“０００００１（８進表記で０１）”、
２７度の位置に“０１０００１（８進表記で２１）”、
４５度の位置に“１００００１（８進表記で４１）”、
６３度の位置に“１１０００１（８進表記で６１）”、
８１度の位置に“００００１１（８進表記で０３）”、
９９度の位置に“０１００１１（８進表記で２３）”、
１１７度の位置に“１０００１１（８進表記で４３）”、
１３５度の位置に“１１００１１（８進表記で６３）”、
１５３度の位置に“００１００１（８進表記で１１）”、
１７１度の位置に“０１１００１（８進表記で３１）”、
１８９度の位置に“１０１００１（８進表記で５１）”、
２０７度の位置に“１１１００１（８進表記で７１）”、
２２５度の位置に“００１０１１（８進表記で１３）”、
２４３度の位置に“０１１０１１（８進表記で３３）”、
２６１度の位置に“１０１０１１（８進表記で５３）”、
２７９度の位置に“１１１０１１（８進表記で７３）”、
２９７度の位置に“０００１０１（８進表記で０５）”、
３１５度の位置に“０１０１０１（８進表記で２５）”、
３３３度の位置に“１００１０１（８進表記で４５）”、
３５１度の位置に“１１０１０１（８進表記で６５）”、
となるよう構成されていることを特徴とする。
前記第１円については、Ｉ軸の基準位相０度に対し左回りで
５８．４度の位置に“１０１０００（８進表記で５０）”、
１０３．４度の位置に“１１１０１０（８進表記で７２）”、
１４８．４度の位置に“００００１０（８進表記で０２）”、
１９３．４度の位置に“０１００１０（８進表記で２２）”、
２３８．４度の位置に“１０００１０（８進表記で４２）”、
２８３．４度の位置に“１１１１００（８進表記で７４）”、
３２８．４度の位置に“００１０００（８進表記で１０）”、
３７３．４度の位置に“０１１１００（８進表記で３４）”、
前記第２円については、Ｉ軸の基準位相０度に対し左回りで
１４．５５度の位置に“１００１００（８進表記で４４）”、
３７．０５度の位置に“０１０１００（８進表記で２４）”、
５９．５５度の位置に“０００１１０（８進表記で０６）”、
８２．０５度の位置に“１１０１１０（８進表記で６６）”、
１０４．５５度の位置に“１０１１１０（８進表記で５６）”、
１２７．０５度の位置に“０１１１１０（８進表記で３６）”、
１４９．５５度の位置に“００１１００（８進表記で１４）”、
１７２．０５度の位置に“１１１０００（８進表記で７０）”、
１９４．５５度の位置に“１０１１００（８進表記で５４）”、
２１７．０５度の位置に“０１１０００（８進表記で３０）”、
２３９．５５度の位置に“００１１１０（８進表記で１６）”、
２６２．０５度の位置に“１１１１１０（８進表記で７６）”、
２８４．５５度の位置に“１００１１０（８進表記で４６）”、
３０７．０５度の位置に“０１０１１０（８進表記で２６）”、
３２９．５５度の位置に“００００００（８進表記で００）”、
３５２．０５度の位置に“１１００００（８進表記で６０）”、
前記第３円については、Ｉ軸の基準位相０度に対し左回りで
１８度の位置に“１０１０１０（８進表記で５２）”、
３６度の位置に“１１００１０（８進表記で６２）”、
５４度の位置に“００１１１１（８進表記で１７）”、
７２度の位置に“０１１０１０（８進表記で３２）”、
９０度の位置に“１０１１０１（８進表記で５５）”、
１０８度の位置に“１１１１０１（８進表記で７５）”、
１２６度の位置に“０００１００（８進表記で０４）”、
１４４度の位置に“０１００００（８進表記で２０）”、
１６２度の位置に“１００１１１（８進表記で４７）”、
１８０度の位置に“１１１１１１（８進表記で７７）”、
１９８度の位置に“０００１１１（８進表記で０７）”、
２１６度の位置に“０１０１１１（８進表記で２７）”、
２３４度の位置に“１０００００（８進表記で４０）”、
２５２度の位置に“１１０１００（８進表記で６４）”、
２７０度の位置に“００１１０１（８進表記で１５）”、
２８８度の位置に“０１１１０１（８進表記で３５）”、
３０６度の位置に“１０１１１１（８進表記で５７）”、
３２４度の位置に“１１０１１１（８進表記で６７）”、
３４２度の位置に“００１０１０（８進表記で１２）”、
３６０度の位置に“０１１１１１（８進表記で３７）”、
前記第４円については、Ｉ軸の基準位相０度に対し左回りで
９度の位置に“０００００１（８進表記で０１）”、
２７度の位置に“０１０００１（８進表記で２１）”、
４５度の位置に“１００００１（８進表記で４１）”、
６３度の位置に“１１０００１（８進表記で６１）”、
８１度の位置に“００００１１（８進表記で０３）”、
９９度の位置に“０１００１１（８進表記で２３）”、
１１７度の位置に“１０００１１（８進表記で４３）”、
１３５度の位置に“１１００１１（８進表記で６３）”、
１５３度の位置に“００１００１（８進表記で１１）”、
１７１度の位置に“０１１００１（８進表記で３１）”、
１８９度の位置に“１０１００１（８進表記で５１）”、
２０７度の位置に“１１１００１（８進表記で７１）”、
２２５度の位置に“００１０１１（８進表記で１３）”、
２４３度の位置に“０１１０１１（８進表記で３３）”、
２６１度の位置に“１０１０１１（８進表記で５３）”、
２７９度の位置に“１１１０１１（８進表記で７３）”、
２９７度の位置に“０００１０１（８進表記で０５）”、
３１５度の位置に“０１０１０１（８進表記で２５）”、
３３３度の位置に“１００１０１（８進表記で４５）”、
３５１度の位置に“１１０１０１（８進表記で６５）”、
となるよう構成されていることを特徴とする。
また、本発明による第２態様の送信装置において、前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率６１／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率６１／１２０の検査行列初期値テーブル（表６）は、以下の表からなることを特徴とする。
また、本発明による第２態様の送信装置において、前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率６３／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率６３／１２０の検査行列初期値テーブル（表７）は、以下の表からなることを特徴とする。
また、本発明による第２態様の送信装置において、前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率１０１／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率１０１／１２０の検査行列初期値テーブル（表８）は、以下の表からなることを特徴とする。
また、本発明による第２態様の送信装置において、前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率１１５／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率１１５／１２０の検査行列初期値テーブル（表９）は、以下の表からなることを特徴とする。
また、本発明による第２態様の送信装置において、前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率１１６／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率１１６／１２０の検査行列初期値テーブル（表１０）は、以下の表からなることを特徴とする。
また、本発明による第１又は第２態様の送信装置において、前記ＢＣＨ符号がＢＣＨ（６５５３５，６５１６７）短縮符号、又はＢＣＨ（６５５３５，６５１６７）短縮符号であることを特徴とする。
また、本発明による第１又は第２態様の送信装置において、前記ＢＣＨ符号がＢＣＨ（６５５３５，６５３４３）短縮符号である場合に、符号系列を構成する情報ビットがすべてバイト単位で構成されることを特徴とする。
更に、本発明の受信装置は、本発明による第１又は第２態様の送信装置から送信された６４ＡＰＳＫのＩＱ信号に基づく変調波信号を、非線形伝送路を経て受信し、前記変調波信号に対し前記６４ＡＰＳＫの信号点配置に対応する直交復調処理を施して復調信号を生成する直交復調手段と、前記復調信号に対し適応等化処理を施すことにより、前記非線形伝送路に起因する歪を補償した受信信号点系列を出力する適応等化手段と、前記６４ＡＰＳＫを構成する６ビットで分割可能な複数の符号系列からなるシンボル構成ビットを前記受信信号点系列から取得し、ビット毎に定められたＬＤＰＣ符号の符号化率を用いてＬＤＰＣ復号処理を施すとともに、ＢＣＨ復号処理を施す復号手段とを備え、前記ビット毎に定められたＬＤＰＣ符号の符号化率は、前記シンボル構成ビットの最上位ビットから最下位ビットへのビット順に当該集合分割法により分割されるシンボルの所要訂正能力に応じて該ビット毎に定められ、且つ該ビット毎に定められたＬＤＰＣ符号の全体の平均符号化率が４／５となるよう構成され、前記復号手段は、当該シンボルを構成する各ビットをＬＤＰＣ復号する際に、第１ビット、第２ビット、第３ビット、第４ビット、第５ビット、第６ビットの順に、ビット毎の訂正能力に応じたＬＤＰＣ符号に用いた検査行列によりＬＤＰＣ復号処理を行い、前記ＬＤＰＣ符号及びＢＣＨ符号のうち１以上の符号化率情報について、伝送多重制御信号に基づいて判別する符号化率判別手段を備えることを特徴とする。
また、本発明の受信装置において、前記復号手段は、前記集合分割法における６４ＡＰＳＫ用のシンボル構成ビットの各ビットに対して個別に設定された前記ＬＤＰＣ符号の符号化率と前記検査行列に基づいて復号することを特徴とする。
そして、本発明による一態様のＬＤＰＣ符号化器は、本発明の送信装置における前記誤り訂正符号化手段に設けられ、前記平均符号化率４／５の６４ＡＰＳＫ用のシンボル構成ビットの各ビットに対してＬＤＰＣ符号の符号化をするにあたり、符号化率毎に固有の検査行列を用いてデジタルデータをＬＤＰＣ符号化するＬＤＰＣ符号化器であって、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、前記集合分割法における６４ＡＰＳＫ用のシンボル構成ビットの各ビットに対して個別に設定されたＬＤＰＣ符号の符号化率について、情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有する。
また、本発明による一態様のＬＤＰＣ符号化器において、当該符号化率５７／１２０，６１／１２０，６３／１２０，６４／１２０，１０１／１２０，１０５／１２０，１１３／１２０，１１５／１２０，１１６／１２０，１１７／１２０の各々の検査行列初期値テーブルは、それぞれ表１、表６、表７、表２、表８、表３、表４、表９、表１０、表５からなることを特徴とする。
また、本発明による一態様のＬＤＰＣ復号器は、本発明による一態様のＬＤＰＣ符号化器によってＬＤＰＣ符号のパリティが付与されたデジタルデータに対し、前記集合分割法における６４ＡＰＳＫ用のシンボル構成ビットの各ビットに対して個別に設定された前記ＬＤＰＣ符号の符号化率と前記検査行列に基づいて復号する。
本発明によれば、例えば１２ＧＨｚ帯衛星放送で１つの衛星中継器につき利用可能な帯域幅である３４．５ＭＨｚを満たしつつ、６４ＡＰＳＫを用いてデジタルデータを伝送する際に伝送ビットレートとして１５０Ｍｂｐｓ以上となる伝送システムを実現可能となる。更に、本発明によれば、誤り訂正符号と多値変調（６４ＡＰＳＫ）の組み合わせにおける符号化変調の性能を向上させ、非線形伝送路における伝送性能を向上させることが可能となる。
以下、図１～図１３を参照して第１実施形態の伝送システムについて説明し、図１４～図２５を参照して第２実施形態の伝送システムについて説明する。
〔第１実施形態〕
まず、第１実施形態の伝送システムにおける送信装置１０及び受信装置２０について説明する。図１は、本発明による第１実施形態の送信装置１０及び受信装置２０のブロック図である。尚、実際の送信装置１０は、誤り訂正符号の先頭を識別するために変調波信号に同期信号を多重する機能、ＩＳＤＢ－Ｓ等に採用されている伝送方式の設定等の情報を受信機に予告するための伝送多重制御信号（ＴＭＣＣ信号とも呼ぶ）を変調波信号に多重する機能などを有する。また、実際の受信装置２０には、変調波信号に多重された同期信号を検出し誤り訂正符号の先頭を検出する同期検出機能や、伝送多重制御信号から伝送方式の設定等の情報を検出して変調方式や符号化率等の設定を行う制御機能などを有するが、その詳細な図示を省略している。
まず、第１実施形態の伝送システムにおける送信装置１０及び受信装置２０について説明する。図１は、本発明による第１実施形態の送信装置１０及び受信装置２０のブロック図である。尚、実際の送信装置１０は、誤り訂正符号の先頭を識別するために変調波信号に同期信号を多重する機能、ＩＳＤＢ－Ｓ等に採用されている伝送方式の設定等の情報を受信機に予告するための伝送多重制御信号（ＴＭＣＣ信号とも呼ぶ）を変調波信号に多重する機能などを有する。また、実際の受信装置２０には、変調波信号に多重された同期信号を検出し誤り訂正符号の先頭を検出する同期検出機能や、伝送多重制御信号から伝送方式の設定等の情報を検出して変調方式や符号化率等の設定を行う制御機能などを有するが、その詳細な図示を省略している。
（装置構成）
〔送信装置〕
図１を参照するに、第１実施形態の送信装置１０は、前方向誤り訂正方式の送信装置であり、シリアル／パラレル変換部１１と、誤り訂正符号化部１２と、符号化率設定部１３と、マッピング部１４と、直交変調部１５と、符号化率判別信号多重部１６とを備える。即ち、送信装置１０の機能ブロック構成は、集合分割法による符号化変調送信装置と変わらないが、誤り訂正符号化部１２の処理、符号化率設定部１３及び、附随するマッピング部１４が従来技法と異なる。
〔送信装置〕
図１を参照するに、第１実施形態の送信装置１０は、前方向誤り訂正方式の送信装置であり、シリアル／パラレル変換部１１と、誤り訂正符号化部１２と、符号化率設定部１３と、マッピング部１４と、直交変調部１５と、符号化率判別信号多重部１６とを備える。即ち、送信装置１０の機能ブロック構成は、集合分割法による符号化変調送信装置と変わらないが、誤り訂正符号化部１２の処理、符号化率設定部１３及び、附随するマッピング部１４が従来技法と異なる。
シリアル／パラレル変換部１１は、１ビットの送信データ系列を、使用する変調方式の多値数をＬとするとＭ＝ｌｏｇ２Ｌビットのデータ系列（６４値変調の場合、Ｍ＝ｌｏｇ２６４＝６ビットの系列）に変換し、誤り訂正符号化部１２に送出する。
誤り訂正符号化部１２は、第１誤り訂正符号化部１２‐１～第６誤り訂正符号化部１２‐６から構成され、所定の誤り訂正符号（例えば、ＢＣＨ符号及びＬＤＰＣ符号）により符号化した６系統の符号系列を生成する。
第１誤り訂正符号化部１２‐１～第６誤り訂正符号化部１２‐６のそれぞれは、外符号を例えば後述する実施例１としてＢＣＨ（６５５３５，６５３４３）短縮符号とし、内符号を符号長４４８８０のＬＤＰＣ符号とする。また、後述するＬＤＰＣ符号に適用する符号化率が１２０／１２０の場合は、ＬＤＰＣパリティは付加せず、例えば後述する実施例１としてＢＣＨ（６５５３５，６５３４３）短縮符号のみで誤り訂正符号化を行う。
符号化率設定部１３は、当該集合分割法におけるシンボル構成ビットの各ビットに対してＬＤＰＣ符号の符号化率を個別に設定する。特に、本発明に係るＬＤＰＣ符号として、平均符号化率９６／１２０（即ち、４／５）を有し、集合分割法に基づく６４ＡＰＳＫ変調の各ビットにおいて、第１実施形態の符号化率設定部１３は、図９～図１１を参照して詳細は後述するが、第１実施形態に係る実施例１から３では第１ビットには符号化率５７／１２０、第２ビットには符号化率６４／１２０、第３ビットには１０５／１２０、第４ビットには符号化率１１７／１２０、第５ビットには符号化率１２０／１２０（ＬＤＰＣパリティ無し）、第６ビットには符号化率１１３／１２０の符号化率を設定する。
これにより、誤り訂正符号化部１２は、集合分割法によるシンボル構成ビットの訂正能力を考慮した符号化率が設定され、十分な訂正能力を有するＬＤＰＣ符号化を行うことができる。従って、集合分割法における周波数利用効率を高めることが可能となる。
尚、第１実施形態の例では、ＬＤＰＣ符号長は４４８８０であり、高度衛星放送方式（非特許文献５参照）と同一の符号長であることから、高度衛星放送方式のスロットのビット割り当てに準じてスロット化することが可能であり、後述する各実施例のスロット構成においてもスロットヘッダを初めとして、同様の割り当てを適用することが可能である。また、後述するマッピング部１４においても、６４ＡＰＳＫ適用時にビット割り当ての過不足が生じないマッピングが可能である。
マッピング部１４は、当該６系統の符号系列を入力シンボル系列とし、シンボルに対応した信号点のＩ軸及びＱ軸の振幅値をＩＱ信号の信号点系列として直交変調部１５に出力する。ここで、第１実施形態のマッピング部１４による６４ＡＰＳＫの信号点配置は、図２を参照して後述するように、非線形歪と受信装置の適応等化性能を考慮して非特許文献９の信号点配置から第３円の信号点を２点、第４円へ振り分けた信号点配置である。そして、この信号点配置に基づくビット割り当て例として、図６には、本発明による第１実施形態に係る６４ＡＰＳＫにおける集合分割法を適用した場合のシンボルへのビット割り当て例を示している。また、図６に示すマッピングによる集合分割法を適用した場合の、６４ＡＰＳＫの集合分割のプロセスを図８に示す。即ち、本発明に係るマッピングに用いるシンボルと信号点との対応関係は、図８（ａ）から図８（ｆ）で図示する順番で、シンボル構成ビットにおける各ビットの分割を進めながら割り当てる集合分割法を用いる。
従って、マッピング部１４は、上記対応関係に基づいて、複数の符号系列からなる入力シンボル系列を信号点系列に変換するシンボル／信号点変換手段として機能する。
直交変調部１５は、マッピング部１４により生成されたＩＱ信号に対して、ロールオフフィルタ処理を実行後、直交変調を施した変調波信号を生成し、外部の伝送路に伝送する。本件における伝送路は、例えば１２ＧＨｚ帯衛星中継器を介する非線形伝送路である。
符号化率判別信号多重部１６は、符号化率設定部１３により誤り訂正符号化部１２に対して設定したシンボル構成ビットの各ビット用の符号化率情報を、符号化率設定部１３から受け取り伝送多重制御信号（即ち、ＴＭＣＣ信号）によって伝送するよう直交変調部１５における変調波信号に多重する機能を有する。
〔受信装置〕
第１実施形態の受信装置２０は、前方向誤り訂正方式の受信装置であり、直交復調部２１と、第１～第６ビット対数尤度比計算部２２‐１～２２‐６と、第１～第６ビット誤り訂正復号部２３‐１～２３‐６と、パラレル／シリアル変換部２４と、符号化率判別部２５と、適応等化部２６とを備える。即ち、受信装置２０の機能ブロック構成は、集合分割法による符号化変調受信装置と変わらないが、直交復調部２１及び、第１～第６ビット誤り訂正復号部２３‐１～２３‐６の処理が従来技法と異なる。
第１実施形態の受信装置２０は、前方向誤り訂正方式の受信装置であり、直交復調部２１と、第１～第６ビット対数尤度比計算部２２‐１～２２‐６と、第１～第６ビット誤り訂正復号部２３‐１～２３‐６と、パラレル／シリアル変換部２４と、符号化率判別部２５と、適応等化部２６とを備える。即ち、受信装置２０の機能ブロック構成は、集合分割法による符号化変調受信装置と変わらないが、直交復調部２１及び、第１～第６ビット誤り訂正復号部２３‐１～２３‐６の処理が従来技法と異なる。
直交復調部２１は、前述した本発明に係る集合分割法により得られたシンボルと信号点の対応関係に基づいてＩＱ信号の信号点系列を変調した６４ＡＰＳＫの変調波信号を、非線形伝送路を介して送信装置１０から受信してその変調波信号に対し６４ＡＰＳＫの信号点配置に対応する直交復調処理を施して復調信号を生成し適応等化部２６に出力する。主信号のシンボルに対応する受信信号点系列を第１～第６ビット対数尤度比計算部２２‐１～２２‐６の各々に出力する。したがって、直交復調部２１は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて変調されたＩＱ信号の信号点系列を直交復調することで復元し出力する、直交復調手段として機能する。
適応等化部２６は、前記復調信号に対し適応等化処理を施すことにより、前記非線形伝送路に起因する歪を補償した受信信号点系列を第１～第６ビット対数尤度比計算部２２‐１～２２‐６の各々に出力する。
第１ビット対数尤度比計算部２２‐１は、本発明に係る集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第１ビットについて当該ビットが１及び０である確率（尤度）Ｐ１１及びＰ１０を求め、それらの比Ｐ１１／Ｐ１０の自然対数（ＬＬＲ：対数尤度比）を計算し、第１ビット誤り訂正復号部２３‐１に送出する。
第１ビット誤り訂正復号部２３‐１は、第１ビット対数尤度比計算部２２‐１による第１ビットの対数尤度比を用いて、シンボルを構成する第１ビットに対して、符号化率判別部２５から得られる第１ビット用符号化率情報である符号化率５７／１２０に相当するＬＤＰＣ符号検査行列にしたがって内符号誤り訂正を行い、さらに、ＬＤＰＣ復号結果を入力とし、例えば後述する実施例１ではＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第１ビットの復号結果を第２ビット対数尤度比計算部２２‐２及びパラレル／シリアル変換部２４に送出する。
第２ビット対数尤度比計算部２２‐２は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第２ビットについて第１ビット同様に対数尤度比を計算して第２ビット誤り訂正復号部２３‐２に送出する。
第２ビット誤り訂正復号部２３‐２は、第２ビット対数尤度比計算部２２‐２による第２ビットの対数尤度比を用いて、シンボルを構成する第２ビットに対して、符号化率判別部２５から得られる第２ビット用符号化率情報である符号化率６４／１２０に相当するＬＤＰＣ符号検査行列にしたがって内符号誤り訂正を行い、さらに、ＬＤＰＣ復号結果を入力とし、例えば後述する実施例１ではＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第２ビットの復号結果を第３ビット対数尤度比計算部２２‐３及びパラレル／シリアル変換部２４に送出する。
第３ビット対数尤度比計算部２２‐３は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第３ビットについて第１、第２ビット同様に対数尤度比を計算して第３ビット誤り訂正復号部２３‐３に送出する。
第３ビット誤り訂正復号部２３‐３は、第３ビット対数尤度比計算部２２‐３による第３ビットの対数尤度比を用いて、シンボルを構成する第３ビットに対して、符号化率判別部２５から得られる第３ビット用符号化率情報である符号化率１０５／１２０に相当するＬＤＰＣ符号検査行列にしたがって内符号誤り訂正を行い、さらに、ＬＤＰＣ復号結果を入力とし、例えば後述する実施例１ではＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第３ビットの復号結果を第４ビット対数尤度比計算部２２‐４及びパラレル／シリアル変換部２４に送出する。
第４ビット対数尤度比計算部２２‐４は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第４ビットについて第１、第２、第３ビット同様に対数尤度比を計算して第４ビット誤り訂正復号部２３‐４に送出する。
第４ビット誤り訂正復号部２３‐４は、第４ビット対数尤度比計算部２２‐４による第４ビットの対数尤度比を用いて、シンボルを構成する第４ビットに対して、符号化率判別部２５から得られる第４ビット用符号化率情報である符号化率１１７／１２０に相当するＬＤＰＣ符号検査行列にしたがって内符号誤り訂正を行い、さらに、ＬＤＰＣ復号結果を入力とし、例えば後述する実施例１のＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第４ビットの復号結果をパラレル／シリアル変換部２４に送出する。
第５ビット対数尤度比計算部２２‐５は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第５ビットについて第１、第２、第３、第４ビット同様に対数尤度比を計算して第５ビット誤り訂正復号部２３‐５に送出する。
第５ビット誤り訂正復号部２３‐５は、第５ビット対数尤度比計算部２２‐５による第５ビットの対数尤度比を用いて、シンボルを構成する第５ビットに対して、符号化率判別部２５から得られる第５ビット用符号化率情報である符号化率１２０／１２０に相当する、例えば後述する実施例１のＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第５ビットの復号結果をパラレル／シリアル変換部２４に送出する。
第６ビット対数尤度比計算部２２‐６は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第６ビットについて第１、第２、第３、第４、第５ビット同様に対数尤度比を計算して第６ビット誤り訂正復号部２３‐６に送出する。
第６ビット誤り訂正復号部２３‐６は、第６ビット対数尤度比計算部２２‐６による第６ビットの対数尤度比を用いて、シンボルを構成する第６ビットに対して、符号化率判別部２５から得られる第６ビット用符号化率情報である符号化率１１３／１２０に相当するＬＤＰＣ符号検査行列にしたがって内符号誤り訂正を行い、さらに、ＬＤＰＣ復号結果を入力とし、例えば後述する実施例１のＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第６ビットの復号結果をパラレル／シリアル変換部２４に送出する。
このようにして、第１～第６ビット対数尤度比計算部２２‐１～２２‐６及び第１～第６ビット誤り訂正復号部２３‐１～２３‐６は、集合分割法により得られたシンボルと信号点の対応関係に基づいて、ビット毎に得られる復号結果と対数尤度比を用いて、逐次復号を行う。したがって、第１～第６ビット対数尤度比計算部２２‐１～２２‐６及び第１～第６ビット誤り訂正復号部２３‐１～２３‐６は、上記集合分割を行い信号点へのシンボルの割り当てを行った信号点とシンボルの対応関係に基づいて各シンボル構成ビットの復号を行う復号手段として機能する。
パラレル／シリアル変換部２４は、第１～第６ビット誤り訂正復号部２３‐１～２３‐６から得られるシンボルを構成するビットに対応するデータ系列の復号結果をパラレル／シリアル変換し、１ビットの受信データ系列を外部に送出する。
符号化率判別部２５は、直交復調部２１より得られる、誤り訂正符号の先頭を識別するために変調波信号に同期信号を多重する機能や伝送方式の設定等の情報を受信装置２０に予告するための伝送多重制御信号を入力し、第１～第６ビット誤り訂正復号部２３‐１～２３‐６で使用する第１～第６ビット用符号化率情報を伝送多重制御信号から判別して、第１～第６ビット誤り訂正復号部２３‐１～２３‐６にそれぞれ送出する。
（６４ＡＰＳＫの信号点配置とビット割り当て）
ここで、マッピング部１４における６４ＡＰＳＫの信号点配置とビット割り当てについて詳細に説明する。解決すべき課題として上述したように、衛星伝送システムにおいては衛星中継器で生じる非線形歪および受信装置の適応等化性能を考慮した信号点配置を設計することで、非特許文献９で示すような白色雑音下において最適化した信号点配置を適用した場合より、伝送性能を改善できる。
ここで、マッピング部１４における６４ＡＰＳＫの信号点配置とビット割り当てについて詳細に説明する。解決すべき課題として上述したように、衛星伝送システムにおいては衛星中継器で生じる非線形歪および受信装置の適応等化性能を考慮した信号点配置を設計することで、非特許文献９で示すような白色雑音下において最適化した信号点配置を適用した場合より、伝送性能を改善できる。
そこで、衛星伝送システムにおける６４ＡＰＳＫ符号化変調の性能改善のために、非線形歪および受信装置の適応等化性能を考慮した信号点配置の設計を検討することとした。図２（ａ）は非線形伝送路を通過させた場合の非特許文献９に示す受信信号点と送信信号点である。この受信信号点は非線形歪の影響を受けた後、適応等化処理を施したものである。ここで、４つの同心円を半径の小さい方から順に第１円、第２円、第３円、及び第４円と定義したとき、第２円、第３円の受信信号点に着目すると、送信信号点周辺から外れている受信信号点が多数確認される。第２円、第３円の信号点は等化の誤差の影響を受けており、受信性能を評価する指標のひとつであるＭＥＲを劣化させていることがわかる。そこで、本発明による第１実施形態では、図２（ｂ）に示すように、非特許文献９の第３円の信号点を２点、等化誤差の少ない第４円に振り分ける。その後、後述する伝送路容量が最大となるよう位相及び半径比を設計した。以上より非線形歪及び受信装置の適応等化性能を考慮した信号点配置を適用することで、非線形伝送路における性能改善が可能である。
位相及び半径比の設計基準として変調方式を限定したシャノン限界である伝送路容量Ｔ（式（１））を利用する。伝送路容量ＴはＡＷＧＮ伝送路において送信シンボルｘ、受信シンボルｙとしたとき式 （１）で定義される。Ｍは信号点数、ｐ（ｙ｜ｘ）は式（２）で示されるＣ／Ｎと信号点間の最小ユークリッド距離から決まる遷移確率密度関数、σ２は白色雑音電力である。式（１）の第一項は受信シンボルｙの平均情報量であり信号点数Ｍから決まる。式（１）の第二項はある送信シンボルｘを送信したとき、受信シンボルがｙとなる平均情報量を示している。
ここで伝送路容量Ｔを最大化させることを考えると、信号点数Ｍ及びＣ／Ｎを固定した場合、式（１）の第二項の値を最小化すればよい。このとき式（１）の第二項は信号点間の最小ユークリッド距離の関数となり、最小ユークリッド距離が大きくなるほど第二項が小さくなる。よって式 （１）における伝送路容量Ｔを最大化することは、信号点間の最小ユークリッド距離を拡大することと等価である。信号点間の最小ユークリッド距離を拡大することにより、ある受信シンボルが隣接する他のシンボルとして誤って受信されてしまう可能性を低くすることができ、受信後の誤り率改善につながる。
以上より非線形歪及び受信装置の適応等化性能を考慮した信号点配置を設計することで、等化誤差が生じやすい第３円の信号点数を減らすことができ、非線形伝送路における多値変調方式の伝送性能改善につながる。具体的な信号点配置の設計方法としては、円周上に配置する信号点数は非特許文献９の信号点配置において第３円の信号点を２点、第４円に振り分け、信号点の位相、円周間の半径比に関しては、式（１）に示す伝送路容量が最大となるようそれぞれの値を設計した。
より具体的に、本発明の６４ＡＰＳＫの信号点配置設計については、円周上に配置する信号点数については、非線形歪及び受信装置の適応等化性能を考慮し設計を行い、位相、半径比については信号点数Ｍ＝６４、設計Ｃ／Ｎ＝１６ｄＢとし式（１）により計算した伝送路容量が最大となるよう設計した。設計Ｃ／Ｎは６４ＡＰＳＫ（ＬＤＰＣ符号化率４/５）の理論限界Ｃ／Ｎ＝１４．９ｄＢに対し、約１ｄＢのギャップを性能目標としＣ／Ｎ＝１６ｄＢとした。
設計パラメータは、図３に示すように、（ａ）第１円～第４円の各々の信号点配置上の信号点数、（ｂ）第１円～第４円の各々の信号点の位相（Ｉ軸の基準位相０度に対し左回りで各円における最初の位相θ０１～θ０４と位相間隔θ１～θ４）、（ｃ）第１円～第４円に関する円周間の半径比（γ１～γ３）とし、伝送路容量が最大となるようそれぞれの設計パラメータを決定した。尚、第１円～第４円の各半径をそれぞれｒ１～ｒ４とし、ｒ１を基準に半径比をγ１＝ｒ２／ｒ１, γ２＝ｒ３／ｒ１, γ３＝ｒ４／ｒ１と定義した。
設計した６４ＡＰＳＫの信号点配置を表１１に示す。尚、表１１は、本設計により生成した送信電力１で規格化したＩＱ信号の信号点座標を示している。また、表１１の信号点配置に対応して最適化された各設計パラメータ及び伝送路容量について、ＤＶＢ－Ｓ２Ｘと対比可能に表１２に示している。
次に、上記の６４ＡＰＳＫの信号点配置へのビット割り当てについても最適化を行っている。従来技術である集合分割法を適用した多値符号化変調は、集合分割法に基づき前ビットの復号結果に応じて信号点を分割していき、各ビットを復調していく。例えば第２ビット（ａ２）の復調については、第１ビット（ａ１）の復調結果によりａ１＝０, ａ１＝１の信号点にそれぞれ分割した後復調され、第２ビット以降についても同様の手順で信号点を分割し復調していく。このように信号点の分割を進めるごとに、信号点間の最小ユークリッド距離を拡大することが可能であり、上位ビット（第１ビットを最下位ビットとする）へ行くに従い各ビットのＢＥＲ特性は向上し、全体としての伝送特性を改善することが可能である。
このように集合分割法を適用するためには、分割後の信号点の最小ユークリッド距離がなるべく大きくなるよう各信号点へビットを割り当てる必要がある。ＱＡＭのような信号点が格子配列のものについては、幾何学的に隣接する信号点の最小ユークリッド距離を拡大するビット割り当てが可能であるが、ＡＰＳＫのように信号点配置が一意に決まらないような変調方式については、幾何学的に最小ユークリッド距離を拡大することが難しい。
そこで本発明に係る６４ＡＰＳＫのマッピングにおいては、上記の伝送路容量Ｔ（式（１））を基準に各信号点へのビット割り当てを行う。上述の通り伝送路容量を最大化することは最小ユークリッド距離を拡大することと等価である。よって信号点分割後の伝送路容量が最大となるビット割り当てを行うことで、６４ＡＰＳＫに集合分割法を適用した際、信号点分割後の最小ユークリッド距離を拡大することが可能である。
具体的には、集合分割法に基づく６４ＡＰＳＫの信号点配置にビット割り当てを行う際の評価関数として伝送路容量の式（１）を適用し、Ｃ／Ｎ＝１６ｄＢで信号分割後の伝送路容量が最大となるようなビット割り当てを行う。伝送路容量を基準に信号点へ第１ビット～第６ビットを割り当てた結果、図４に示す結果が得られる。図４では、信号点に割り当てた６ビットは左から順に第１ビット（ａ１）、第２ビット（ａ２）、…、第６ビット（ａ６）と定義し、左から３ビット毎に８進数表記で記している。また、図５に、受信装置２０側における直交復調部２１の出力に相当する、ビットごとの誤り訂正前のＢＥＲ特性を示している。
ただし、集合分割法に基づく６４ＡＰＳＫの誤り訂正符号として、ビット毎にＬＤＰＣ符号（内符号）とＢＣＨ符号（外符号）から成る連接符号を適用するには、現行規格（ＩＳＤＢ－Ｓ３:非特許文献５）で採用されているＬＤＰＣ符号は、誤り訂正前のＢＥＲが１.５×１０－１から２．０×１０－３の範囲において、符号のランダム性を保った設計が可能である。また、ＢＣＨ（６５５３５，６５１６７，ｔ＝２３）符号を外符号として適用する場合、疑似エラーフリー（１×１０－１１）が期待できる誤り訂正前のＢＥＲは１．２×１０－４以下である。ここで、図５においてＣ／Ｎ＝１６ｄＢに着目すると、第１ビットのＢＥＲが１．９６×１０－１であり、ＬＤＰＣ符号設計範囲外である。
そこで、図４のビット割り当てからビット入替えを行うことにより、第１ビット～第６ビットのＢＥＲがＬＤＰＣ符号適用範囲内またはＢＣＨ符号のみで誤り訂正可能となるようなビット割り当てを行った。そのときのビット割り当て結果を図６に、ビットごとの誤り訂正前のＢＥＲ特性を図７に示す。また、このビット入替えを行なった後の第１～６ビットまでの集合分割法の分割結果を図８に示している。尚、図８では、簡単のためａ１＝０, ａ２＝０, ａ３＝０, ａ４＝０, ａ５＝０の場合を示し、その他の分割結果については省略している。
即ち、第１実施形態のマッピング部１４は、図６に示すような、６４ＡＰＳＫの信号点配置に対するシンボルを構成する各ビットのビット割り当てとして、表１３に示すようなマッピングを行う。
（実施例１～３のＬＤＰＣ符号の符号パラメータ）
ここで、図７のＢＥＲ特性よりＣ／Ｎ＝１６ｄＢにおける第５ビット（ａ５）のＢＥＲは１．１７×１０－４であり、ＢＣＨ外符号のみでエラーフリーが達成できる。最終的に、本発明ではＬＤＰＣ符号の全体の平均符号化率４／５を満たしつつ、第１ビット（ａ１） から第４ビット（ａ４）及び第６ビット（a６）に適用するＬＤＰＣ符号化率を調整し、白色雑音の下で所要Ｃ／Ｎ（ＢＥＲ＝１×１０－１１ 相当のＣ/Ｎ と定義）が最小となるＬＤＰＣ符号を設計した。
ここで、図７のＢＥＲ特性よりＣ／Ｎ＝１６ｄＢにおける第５ビット（ａ５）のＢＥＲは１．１７×１０－４であり、ＢＣＨ外符号のみでエラーフリーが達成できる。最終的に、本発明ではＬＤＰＣ符号の全体の平均符号化率４／５を満たしつつ、第１ビット（ａ１） から第４ビット（ａ４）及び第６ビット（a６）に適用するＬＤＰＣ符号化率を調整し、白色雑音の下で所要Ｃ／Ｎ（ＢＥＲ＝１×１０－１１ 相当のＣ/Ｎ と定義）が最小となるＬＤＰＣ符号を設計した。
このとき、ＬＤＰＣ検査行列の構造はＩＳＤＢ－Ｓ３と同一とした。即ち、誤り訂正符号化部１２は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備えるよう構成し、この符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う。
設計したＬＤＰＣ符号の仕様として、表１４に示すビット毎の符号化率で、ＬＤＰＣ符号の全体の平均符号化率４／５を満たすものとし、それぞれ図９～図１１に示す実施例１から３のスロット構成とした。また、表１４に示すビット毎のＬＤＰＣ符号における検査行列の初期値テーブルは、上述した表１～表５に示すとおりである。
尚、図９に示す実施例１のスロット構成においては、スロットヘッダ領域を活用して、ＴＬＶパケットなどのバイト単位で構成された可変長パケットを収容することが想定されるが、この実施例１のスロット構成においては、スロットを構成する符号系列毎に見た場合、情報ビットがバイト単位で構成されておらず、可変長パケットの切れ目を示すバイト情報をスロットヘッダ領域に書き込むことが困難になることが予想される。
そこで、図１０に示す実施例２のように、各ビットの符号系列ごとに情報ビットがバイト単位で構成されたスロット構成を用いることで、バイト単位で構成される可変長パケットの切れ目を示す情報をスロットヘッダ領域に書き込む機能を担保して収容することが可能となる。
また、より高い訂正能力のＢＣＨ符号を外符号として適用するために、４４８８０ビットからなる符号長のスロットを、ＢＣＨ（６５５３５，６５１６７）短縮符号を用いて図１１に示すような実施例３のスロット構成とすることができる。
つまり、図９に示す実施例１のスロット構成では、従来からの高度衛星放送方式のスロット構成と同様に、１７６ビットのスロットヘッダと６ビットのスタッフビットが設けられている。しかしながら、目標とする所要Ｃ／Ｎにおいて、シンボル構成ビットの各ビットのうち第５ビット（ａ５）のビット誤りが、ＢＣＨ（６５５３５，６５３４３）短縮符号のみで十分に訂正できないほど大きくなるような場合に、４４８８０ビットからなる符号長を変えることなく訂正能力の強化を行うことが望ましい。また、第１ビットから第４ビット及び第６ビット（a６）の各ビットにおいてもＢＣＨ（６５５３５，６５１６７）短縮符号を適用することで、第１ビットから順に復号する際の誤り伝搬の影響を軽減することが可能となる。
そこで、図１１に示すように、実施例３のスロット構成では、スロットヘッダの領域を削除し、削除した１７６ビットについてはＢＣＨ符号のパリティに割り当て、訂正能力１２ビットのＢＣＨ（６５５３５，６５３４３）短縮符号から訂正能力２３ビットのＢＣＨ（６５５３５，６５１６７）短縮符号に強化する。このようにスロットヘッダを削除しても、伝送多重制御信号に、この双方を識別可能な情報を設けることで信号識別上の問題は生じない。
これにより、目標とする所要Ｃ／Ｎが、十分に高い場合（即ち、ＢＣＨ（６５５３５，６５３４３）短縮符号によって定まる所要Ｃ／Ｎよりも高い目標値となる場合）は、実施例３のスロット構成（図１１）を採用することができ、従って目標とする所要Ｃ／Ｎに応じて、実施例１又は実施例２のスロット構成（図９、図１０）と実施例３のスロット構成（図１１）を切り替えて採用することもできる。
尚、ＢＣＨ（６５５３５，６５１６７）短縮符号の生成多項式は、特許文献１に開示されているとおりである。また、ＢＣＨ（６５５３５，６５３４３）短縮符号の生成多項式は、非特許文献５に開示されているとおりである。
本発明の効果として、図１の送信装置１０及び受信装置２０において、図１１のスロット構成を用いた場合の伝送性能（シミュレーション結果）を説明する。伝送モデルは白色雑音を想定し、ＢＣＨ外符号はＢＣＨ（６５５３５，６５１６７,ｔ＝２３）符号とし、ＬＤＰＣ符号の復号反復回数は１段あたり最大５０回に設定した。
表１４に従い、本例では１２ＧＨｚ帯衛星中継器を介することを想定した非線形伝送路における計算機シミュレーションによるＣ／Ｎ対ＢＥＲ特性を図１２に示す。図１２では、同非線形伝送モデルを伝播した場合の非特許文献９のシミュレーション結果もプロットした。計算機シミュレーションはＢＥＲ＝１０－８ オーダーまで行い、線形補間によりＢＥＲ＝１×１０－１１ まで外挿した。図１２より得られる結果を図１３に示している。図１３より、１２ＧＨｚ帯衛星中継器を介することを想定した非線形伝送路において、本発明技術の所要Ｃ／Ｎ は１７．１８ｄＢであり、非特許文献９より０．３４ｄＢの性能改善が可能である。
特に、非特許文献９の技法では、６４ＡＰＳＫの新たな信号点配置として、ユークリッド距離の拡大の観点から４つの同心円上における各信号点の配置個数を最適化し、当該４つの同心円のいずれかに各信号点の振幅値をほぼ一致させ、各信号点の位相値を調整したものとしている。一方、本発明による第１実施形態に係る６４ＡＰＳＫの更に新たな信号点配置では、非線形歪及び受信装置の適応等化性能を考慮した信号点配置として、非特許文献９に信号点配置から等化誤差の生じやすい第３円の信号点を２点、第４円へ振り分けている。
また、本発明に係る６４ＡＰＳＫの更に新たな信号点配置を利用した集合分割法によるビット割り当てでは、式（１）に基づく計算法に基づき最適化されたビット割り当てから上述した所定の信号電力対雑音電力比を満たすようビット入れ替えを施したものとすることで、ビット誤り率をより抑えることができる。
更に、本発明に係る当該６４ＡＰＳＫの新たな信号点配置及び新たな集合分割法によるビット割り当てを基にした誤り訂正符号では、ＬＤＰＣ符号とＢＣＨ符号による連接符号として６スロットのスロット構成について、その全体のＬＤＰＣ符号の平均符号化率を４／５を満たすものとし、当該６スロットにおける個々のスロットのＬＤＰＣ符号化率を表１４に示すように定義し、集合分割法におけるＬＤＰＣ符号の検査行列初期値テーブルを最適化したものとすることで、伝送性能をより向上させることができる。
これによって、本発明に係る一実施形態の送信装置１０及び受信装置２０の構成では、例えば１２ＧＨｚ帯衛星中継器を介する非線形伝送路において非特許文献９の技法に対して０．３４ｄＢの性能改善が可能となっている。
〔第２実施形態〕
次に、第２実施形態の伝送システムにおける送信装置１０及び受信装置２０について説明する。尚、第１実施形態と同様な構成要素には同一の参照番号を付している。図１は、本発明による第１実施形態の送信装置１０及び受信装置２０のブロック図である。尚、実際の送信装置１０は、誤り訂正符号の先頭を識別するために変調波信号に同期信号を多重する機能、ＩＳＤＢ－Ｓ等に採用されている伝送方式の設定等の情報を受信機に予告するための伝送多重制御信号（ＴＭＣＣ信号とも呼ぶ）を変調波信号に多重する機能などを有する。また、実際の受信装置２０には、変調波信号に多重された同期信号を検出し誤り訂正符号の先頭を検出する同期検出機能や、伝送多重制御信号から伝送方式の設定等の情報を検出して変調方式や符号化率等の設定を行う制御機能などを有するが、その詳細な図示を省略している。
次に、第２実施形態の伝送システムにおける送信装置１０及び受信装置２０について説明する。尚、第１実施形態と同様な構成要素には同一の参照番号を付している。図１は、本発明による第１実施形態の送信装置１０及び受信装置２０のブロック図である。尚、実際の送信装置１０は、誤り訂正符号の先頭を識別するために変調波信号に同期信号を多重する機能、ＩＳＤＢ－Ｓ等に採用されている伝送方式の設定等の情報を受信機に予告するための伝送多重制御信号（ＴＭＣＣ信号とも呼ぶ）を変調波信号に多重する機能などを有する。また、実際の受信装置２０には、変調波信号に多重された同期信号を検出し誤り訂正符号の先頭を検出する同期検出機能や、伝送多重制御信号から伝送方式の設定等の情報を検出して変調方式や符号化率等の設定を行う制御機能などを有するが、その詳細な図示を省略している。
（装置構成）
〔送信装置〕
図１４を参照するに、第２実施形態の送信装置１０は、前方向誤り訂正方式の送信装置であり、シリアル／パラレル変換部１１と、誤り訂正符号化部１２と、符号化率設定部１３と、マッピング部１４と、直交変調部１５と、符号化率判別信号多重部１６とを備える。即ち、送信装置１０の機能ブロック構成は、集合分割法による符号化変調送信装置と変わらないが、誤り訂正符号化部１２の処理、符号化率設定部１３及び、附随するマッピング部１４が従来技法と異なる。
〔送信装置〕
図１４を参照するに、第２実施形態の送信装置１０は、前方向誤り訂正方式の送信装置であり、シリアル／パラレル変換部１１と、誤り訂正符号化部１２と、符号化率設定部１３と、マッピング部１４と、直交変調部１５と、符号化率判別信号多重部１６とを備える。即ち、送信装置１０の機能ブロック構成は、集合分割法による符号化変調送信装置と変わらないが、誤り訂正符号化部１２の処理、符号化率設定部１３及び、附随するマッピング部１４が従来技法と異なる。
シリアル／パラレル変換部１１は、１ビットの送信データ系列を、使用する変調方式の多値数をＬとするとＭ＝ｌｏｇ２Ｌビットのデータ系列（６４値変調の場合、Ｍ＝ｌｏｇ２６４＝６ビットの系列）に変換し、誤り訂正符号化部１２に送出する。
誤り訂正符号化部１２は、第１誤り訂正符号化部１２‐１～第６誤り訂正符号化部１２‐６から構成され、所定の誤り訂正符号（例えば、ＢＣＨ符号及びＬＤＰＣ符号）により符号化した６系統の符号系列を生成する。
第１誤り訂正符号化部１２‐１～第６誤り訂正符号化部１２‐６のそれぞれは、外符号を例えば後述する実施例１としてＢＣＨ（６５５３５，６５３４３）短縮符号とし、内符号を符号長４４８８０のＬＤＰＣ符号とする。また、後述するＬＤＰＣ符号に適用する符号化率が１２０／１２０の場合は、ＬＤＰＣパリティは付加せず、例えば後述する実施例１としてＢＣＨ（６５５３５，６５３４３）短縮符号のみで誤り訂正符号化を行う。
符号化率設定部１３は、当該集合分割法におけるシンボル構成ビットの各ビットに対してＬＤＰＣ符号の符号化率を個別に設定する。特に、本発明に係るＬＤＰＣ符号として、平均符号化率９６／１２０（即ち、４／５）を有し、集合分割法に基づく６４ＡＰＳＫ変調の各ビットにおいて、第２実施形態の符号化率設定部１３は、図２１～図２３を参照して詳細は後述するが、第２実施形態に係る実施例１から３では第１ビットには符号化率６１／１２０、第２ビットには符号化率６３／１２０、第３ビットには１０１／１２０、第４ビットには符号化率１１５／１２０、第５ビットには符号化率１１６／１２０、第６ビットには符号化率１２０／１２０（ＬＤＰＣパリティ無し）の符号化率を設定する。
これにより、誤り訂正符号化部１２は、集合分割法によるシンボル構成ビットの訂正能力を考慮した符号化率が設定され、十分な訂正能力を有するＬＤＰＣ符号化を行うことができる。従って、集合分割法における周波数利用効率を高めることが可能となる。
尚、第２実施形態の例では、ＬＤＰＣ符号長は４４８８０であり、高度衛星放送方式（非特許文献５参照）と同一の符号長であることから、高度衛星放送方式のスロットのビット割り当てに準じてスロット化することが可能であり、後述する各実施例のスロット構成においてもスロットヘッダを初めとして、同様の割り当てを適用することが可能である。また、後述するマッピング部１４においても、６４ＡＰＳＫ適用時にビット割り当ての過不足が生じないマッピングが可能である。
マッピング部１４は、当該６系統の符号系列を入力シンボル系列とし、シンボルに対応した信号点のＩ軸及びＱ軸の振幅値をＩＱ信号の信号点系列として直交変調部１５に出力する。ここで、第２実施形態のマッピング部１４による６４ＡＰＳＫの信号点配置は、第１実施形態とは異なり、且つ非線形歪と受信装置の適応等化性能を考慮して、非線形伝送路において伝送性能が向上するよう信号点の位相及び半径比を設計した信号点配置であり、この信号点配置に基づくビット割り当て例として、図１８には、本発明による第２実施形態に係る６４ＡＰＳＫにおける集合分割法を適用した場合のシンボルへのビット割り当て例を示している。また、図１８に示すマッピングによる集合分割法を適用した場合の、６４ＡＰＳＫの集合分割のプロセスを図２０に示す。即ち、本発明に係るマッピングに用いるシンボルと信号点との対応関係は、図２０（ａ）から図２０（ｆ）で図示する順番で、シンボル構成ビットにおける各ビットの分割を進めながら割り当てる集合分割法を用いる。
従って、マッピング部１４は、上記対応関係に基づいて、複数の符号系列からなる入力シンボル系列を信号点系列に変換するシンボル／信号点変換手段として機能する。
直交変調部１５は、マッピング部１４により生成されたＩＱ信号に対して、ロールオフフィルタ処理を実行後、直交変調を施した変調波信号を生成し、外部の伝送路に伝送する。本件における伝送路は、例えば１２ＧＨｚ帯衛星中継器を介する非線形伝送路である。
符号化率判別信号多重部１６は、符号化率設定部１３により誤り訂正符号化部１２に対して設定したシンボル構成ビットの各ビット用の符号化率情報を、符号化率設定部１３から受け取り伝送多重制御信号（即ち、ＴＭＣＣ信号）によって伝送するよう直交変調部１５における変調波信号に多重する機能を有する。
〔受信装置〕
第２実施形態の受信装置２０は、前方向誤り訂正方式の受信装置であり、直交復調部２１と、第１～第６ビット対数尤度比計算部２２‐１～２２‐６と、第１～第６ビット誤り訂正復号部２３‐１～２３‐６と、パラレル／シリアル変換部２４と、符号化率判別部２５と、適応等化部２６とを備える。即ち、受信装置２０の機能ブロック構成は、集合分割法による符号化変調受信装置と変わらないが、直交復調部２１及び、第１～第６ビット誤り訂正復号部２３‐１～２３‐６の処理が従来技法と異なる。
第２実施形態の受信装置２０は、前方向誤り訂正方式の受信装置であり、直交復調部２１と、第１～第６ビット対数尤度比計算部２２‐１～２２‐６と、第１～第６ビット誤り訂正復号部２３‐１～２３‐６と、パラレル／シリアル変換部２４と、符号化率判別部２５と、適応等化部２６とを備える。即ち、受信装置２０の機能ブロック構成は、集合分割法による符号化変調受信装置と変わらないが、直交復調部２１及び、第１～第６ビット誤り訂正復号部２３‐１～２３‐６の処理が従来技法と異なる。
直交復調部２１は、前述した本発明に係る集合分割法により得られたシンボルと信号点の対応関係に基づいてＩＱ信号の信号点系列を変調した６４ＡＰＳＫの変調波信号を、非線形伝送路を介して送信装置１０から受信してその変調波信号に対し６４ＡＰＳＫの信号点配置に対応する直交復調処理を施して復調信号を生成し適応等化部２６に出力する。主信号のシンボルに対応する受信信号点系列を第１～第６ビット対数尤度比計算部２２‐１～２２‐６の各々に出力する。したがって、直交復調部２１は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて変調されたＩＱ信号の信号点系列を直交復調することで復元し出力する、直交復調手段として機能する。
適応等化部２６は、前記復調信号に対し適応等化処理を施すことにより、前記非線形伝送路に起因する歪を補償した受信信号点系列を第１～第６ビット対数尤度比計算部２２‐１～２２‐６の各々に出力する。
第１ビット対数尤度比計算部２２‐１は、本発明に係る集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第１ビットについて当該ビットが１及び０である確率（尤度）Ｐ１１及びＰ１０を求め、それらの比Ｐ１１／Ｐ１０の自然対数（ＬＬＲ：対数尤度比）を計算し、第１ビット誤り訂正復号部２３‐１に送出する。
第１ビット誤り訂正復号部２３‐１は、第１ビット対数尤度比計算部２２‐１による第１ビットの対数尤度比を用いて、シンボルを構成する第１ビットに対して、符号化率判別部２５から得られる第１ビット用符号化率情報である符号化率６１／１２０に相当するＬＤＰＣ符号検査行列にしたがって内符号誤り訂正を行い、さらに、ＬＤＰＣ復号結果を入力とし、例えば後述する実施例１ではＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第１ビットの復号結果を第２ビット対数尤度比計算部２２‐２及びパラレル／シリアル変換部２４に送出する。
第２ビット対数尤度比計算部２２‐２は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第２ビットについて第１ビット同様に対数尤度比を計算して第２ビット誤り訂正復号部２３‐２に送出する。
第２ビット誤り訂正復号部２３‐２は、第２ビット対数尤度比計算部２２‐２による第２ビットの対数尤度比を用いて、シンボルを構成する第２ビットに対して、符号化率判別部２５から得られる第２ビット用符号化率情報である符号化率６３／１２０に相当するＬＤＰＣ符号検査行列にしたがって内符号誤り訂正を行い、さらに、ＬＤＰＣ復号結果を入力とし、例えば後述する実施例１ではＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第２ビットの復号結果を第３ビット対数尤度比計算部２２‐３及びパラレル／シリアル変換部２４に送出する。
第３ビット対数尤度比計算部２２‐３は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第３ビットについて第１、第２ビット同様に対数尤度比を計算して第３ビット誤り訂正復号部２３‐３に送出する。
第３ビット誤り訂正復号部２３‐３は、第３ビット対数尤度比計算部２２‐３による第３ビットの対数尤度比を用いて、シンボルを構成する第３ビットに対して、符号化率判別部２５から得られる第３ビット用符号化率情報である符号化率１０１／１２０に相当するＬＤＰＣ符号検査行列にしたがって内符号誤り訂正を行い、さらに、ＬＤＰＣ復号結果を入力とし、例えば後述する実施例１ではＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第３ビットの復号結果を第４ビット対数尤度比計算部２２‐４及びパラレル／シリアル変換部２４に送出する。
第４ビット対数尤度比計算部２２‐４は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第４ビットについて第１、第２、第３ビット同様に対数尤度比を計算して第４ビット誤り訂正復号部２３‐４に送出する。
第４ビット誤り訂正復号部２３‐４は、第４ビット対数尤度比計算部２２‐４による第４ビットの対数尤度比を用いて、シンボルを構成する第４ビットに対して、符号化率判別部２５から得られる第４ビット用符号化率情報である符号化率１１５／１２０に相当するＬＤＰＣ符号検査行列にしたがって内符号誤り訂正を行い、さらに、ＬＤＰＣ復号結果を入力とし、例えば後述する実施例１のＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第４ビットの復号結果をパラレル／シリアル変換部２４に送出する。
第５ビット対数尤度比計算部２２‐５は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第５ビットについて第１、第２、第３、第４ビット同様に対数尤度比を計算して第５ビット誤り訂正復号部２３‐５に送出する。
第５ビット誤り訂正復号部２３‐５は、第５ビット対数尤度比計算部２２‐５による第５ビットの対数尤度比を用いて、シンボルを構成する第５ビットに対して、符号化率判別部２５から得られる第５ビット用符号化率情報である符号化率１１６／１２０に相当するＬＤＰＣ符号検査行列にしたがって内符号誤り訂正を行い、さらに、ＬＤＰＣ復号結果を入力とし、例えば後述する実施例１のＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第５ビットの復号結果をパラレル／シリアル変換部２４に送出する。
第６ビット対数尤度比計算部２２‐６は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第６ビットについて第１、第２、第３、第４、第５ビット同様に対数尤度比を計算して第６ビット誤り訂正復号部２３‐６に送出する。
第６ビット誤り訂正復号部２３‐６は、第６ビット対数尤度比計算部２２‐６による第６ビットの対数尤度比を用いて、シンボルを構成する第６ビットに対して、符号化率判別部２５から得られる第５ビット用符号化率情報である符号化率１２０／１２０に相当する、例えば後述する実施例１のＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第６ビットの復号結果をパラレル／シリアル変換部２４に送出する。
このようにして、第１～第６ビット対数尤度比計算部２２‐１～２２‐６及び第１～第６ビット誤り訂正復号部２３‐１～２３‐６は、集合分割法により得られたシンボルと信号点の対応関係に基づいて、ビット毎に得られる復号結果と対数尤度比を用いて、逐次復号を行う。したがって、第１～第６ビット対数尤度比計算部２２‐１～２２‐６及び第１～第６ビット誤り訂正復号部２３‐１～２３‐６は、上記集合分割を行い信号点へのシンボルの割り当てを行った信号点とシンボルの対応関係に基づいて各シンボル構成ビットの復号を行う復号手段として機能する。
パラレル／シリアル変換部２４は、第１～第６ビット誤り訂正復号部２３‐１～２３‐６から得られるシンボルを構成するビットに対応するデータ系列の復号結果をパラレル／シリアル変換し、１ビットの受信データ系列を外部に送出する。
符号化率判別部２５は、直交復調部２１より得られる、誤り訂正符号の先頭を識別するために変調波信号に同期信号を多重する機能や伝送方式の設定等の情報を受信装置２０に予告するための伝送多重制御信号を入力し、第１～第６ビット誤り訂正復号部２３‐１～２３‐６で使用する第１～第６ビット用符号化率情報を伝送多重制御信号から判別して、第１～第６ビット誤り訂正復号部２３‐１～２３‐６にそれぞれ送出する。
（６４ＡＰＳＫの信号点配置とビット割り当て）
ここで、マッピング部１４における６４ＡＰＳＫの信号点配置とビット割り当てについて詳細に説明する。解決すべき課題として上述したように、衛星伝送システムにおいては衛星中継器で生じる非線形歪および受信装置の適応等化性能を考慮した信号点配置を設計することで、非特許文献９で示すような白色雑音下において最適化した信号点配置を適用した場合より、伝送性能を改善できる。
ここで、マッピング部１４における６４ＡＰＳＫの信号点配置とビット割り当てについて詳細に説明する。解決すべき課題として上述したように、衛星伝送システムにおいては衛星中継器で生じる非線形歪および受信装置の適応等化性能を考慮した信号点配置を設計することで、非特許文献９で示すような白色雑音下において最適化した信号点配置を適用した場合より、伝送性能を改善できる。
そこで、衛星伝送システムにおける６４ＡＰＳＫ符号化変調の性能改善のために、非線形歪および受信装置の適応等化性能を考慮した信号点配置の設計を検討することとした。尚、図１１（ａ）は非線形伝送路を通過させた場合の非特許文献９に示す受信信号点と送信信号点である。この受信信号点は非線形歪の影響を受けた後、適応等化処理を施したものである。ここで、４つの同心円を半径の小さい方から順に第１円、第２円、第３円、及び第４円と定義したとき、第２円、第３円の受信信号点に着目すると、送信信号点周辺から外れている受信信号点が多数確認される。第２円、第３円の信号点は等化の誤差の影響を受けており、受信性能を評価する指標のひとつであるＭＥＲを劣化させていることがわかる。そこで、本発明による第２実施形態では、適応等化後の受信信号のＭＥＲが向上し、且つ高い伝送路容量を達成するよう図１１（ｂ）に示すように、信号点の位相及び半径比を設計した。以上より非線形歪及び受信装置の適応等化性能を考慮した信号点配置を適用することで、非線形伝送路における性能改善が可能である。
上述したように、位相及び半径比の設計基準として変調方式を限定したシャノン限界である伝送路容量Ｔ（式（１）及び式（２））とＭＥＲ及び、衛星中継器の出力信号にダウンリンクで受ける白色雑音を加味した所要Ｃ／Ｎ（所要Ｃ／Ｎsat）、最終的に受信機へ入力される衛星伝送路全体の所要Ｃ／Ｎ（所要Ｃ／Ｎall）を用いた式（３）を利用する。
各信号点配置パターンに対して、式（３）により所要Ｃ／Ｎsatを算出し、所要Ｃ／Ｎsatが最小となる信号点配置を線形伝送路において伝送性能の向上が可能な信号点配置とした。所要Ｃ／Ｎallは、Ｃ／Ｎ＝１６ｄＢ時に伝送路容量Ｔが最大となる信号点配置の達成可能な伝送路容量Ｔｓ＝５．０８３９ｂｐｓ/Ｈｚを基準に、各信号点配置パターンの伝送路容量Ｔｄを所要Ｃ／Ｎallに換算し（所要Ｃ／Ｎall＝１６×Ｔｓ／Ｔd ）、ＭＥＲは適応等化後の値を用いた。
以上より、非線形歪と適応等化器の性能、信号点配置の持つ伝送路容量を考慮し、非線形伝送路において伝送性能を向上するような信号点配置の位相及び円周間の半径比の値を設計した。
より具体的に、本発明の６４ＡＰＳＫの信号点配置設計については、円周上に配置する信号点数については、非線形歪及び受信装置の適応等化性能を考慮し設計を行い、位相、半径比については信号点数Ｍ＝６４、設計Ｃ／Ｎ＝１６ｄＢとし式（１）により計算した伝送路容量が最大となるよう設計した。設計Ｃ／Ｎは６４ＡＰＳＫ（ＬＤＰＣ符号化率４/５）の理論限界Ｃ／Ｎ＝１４．９ｄＢに対し、約１ｄＢのギャップを性能目標としＣ／Ｎ＝１６ｄＢとした。
設計パラメータは、上述した図３に示すように、（ａ）第１円～第４円の各々の信号点配置上の信号点数、（ｂ）第１円～第４円の各々の信号点の位相（Ｉ軸の基準位相０度に対し左回りで各円における最初の位相θ０１～θ０４と位相間隔θ１～θ４）、（ｃ）第１円～第４円に関する円周間の半径比（γ１～γ３）とし、伝送路容量が最大となるようそれぞれの設計パラメータを決定した。尚、第１円～第４円の各半径をそれぞれｒ１～ｒ４とし、ｒ１を基準に半径比をγ１＝ｒ２／ｒ１, γ２＝ｒ３／ｒ１, γ３＝ｒ４／ｒ１と定義した。
設計した６４ＡＰＳＫの信号点配置を表１５に示す。尚、表１５は、本設計により生成した送信電力１で規格化したＩＱ信号の信号点座標を示している。また、表１５の信号点配置に対応して最適化された各設計パラメータ及び伝送路容量について、ＤＶＢ－Ｓ２Ｘと対比可能に表１６に示している。
次に、上記の６４ＡＰＳＫの信号点配置へのビット割り当てについても最適化を行っている。従来技術である集合分割法を適用した多値符号化変調は、集合分割法に基づき前ビットの復号結果に応じて信号点を分割していき、各ビットを復調していく。例えば第２ビット（ａ２）の復調については、第１ビット（ａ１）の復調結果によりａ１＝０, ａ１＝１の信号点にそれぞれ分割した後復調され、第２ビット以降についても同様の手順で信号点を分割し復調していく。このように信号点の分割を進めるごとに、信号点間の最小ユークリッド距離を拡大することが可能であり、上位ビット（第１ビットを最下位ビットとする）へ行くに従い各ビットのＢＥＲ特性は向上し、全体としての伝送特性を改善することが可能である。
このように集合分割法を適用するためには、分割後の信号点の最小ユークリッド距離がなるべく大きくなるよう各信号点へビットを割り当てる必要がある。ＱＡＭのような信号点が格子配列のものについては、幾何学的に隣接する信号点の最小ユークリッド距離を拡大するビット割り当てが可能であるが、ＡＰＳＫのように信号点配置が一意に決まらないような変調方式については、幾何学的に最小ユークリッド距離を拡大することが難しい。
そこで本発明による第２実施形態に係る６４ＡＰＳＫのマッピングにおいては、上述した第１実施形態と同様、上記の伝送路容量Ｔ（式（１））を基準に各信号点へのビット割り当てを行う。上述の通り伝送路容量を最大化することは最小ユークリッド距離を拡大することと等価である。よって信号点分割後の伝送路容量が最大となるビット割り当てを行うことで、６４ＡＰＳＫに集合分割法を適用した際、信号点分割後の最小ユークリッド距離を拡大することが可能である。
具体的には、集合分割法に基づく６４ＡＰＳＫの信号点配置にビット割り当てを行う際の評価関数として伝送路容量の式（１）を適用し、Ｃ／Ｎ＝１６ｄＢで信号分割後の伝送路容量が最大となるようなビット割り当てを行う。伝送路容量を基準に信号点へ第１ビット～第６ビットを割り当てた結果、図１６に示す結果が得られる。図１６では、信号点に割り当てた６ビットは左から順に第１ビット（ａ１）、第２ビット（ａ２）、…、第６ビット（ａ６）と定義し、左から３ビット毎に８進数表記で記している。また、図１７に、受信装置２０側における直交復調部２１の出力に相当する、ビットごとの誤り訂正前のＢＥＲ特性を示している。
ただし、集合分割法に基づく６４ＡＰＳＫの誤り訂正符号として、ビット毎にＬＤＰＣ符号（内符号）とＢＣＨ符号（外符号）から成る連接符号を適用するには、現行規格（ＩＳＤＢ－Ｓ３:非特許文献５）で採用されているＬＤＰＣ符号は、誤り訂正前のＢＥＲが１.５×１０－１から２．０×１０－３の範囲において、符号のランダム性を保った設計が可能である。また、ＢＣＨ（６５５３５，６５１６７，ｔ＝２３）符号を外符号として適用する場合、疑似エラーフリー（１×１０－１１）が期待できる誤り訂正前のＢＥＲは１．２×１０－４以下である。ここで、図１７においてＣ／Ｎ＝１６ｄＢに着目すると、第１ビットのＢＥＲが１．９７×１０－１であり、ＬＤＰＣ符号設計範囲外である。
そこで、図１６のビット割り当てからビット入替えを行うことにより、第１ビット～第６ビットのＢＥＲがＬＤＰＣ符号適用範囲内またはＢＣＨ符号のみで誤り訂正可能となるようなビット割り当てを行った。そのときのビット割り当て結果を図１８に、ビットごとの誤り訂正前のＢＥＲ特性を図１９に示す。また、このビット入替えを行なった後の第１～６ビットまでの集合分割法の分割結果を図２０に示している。尚、図２０では、簡単のためａ１＝０, ａ２＝０, ａ３＝０, ａ４＝０, ａ５＝０の場合を示し、その他の分割結果については省略している。
即ち、第２実施形態のマッピング部１４は、図１８に示すような、６４ＡＰＳＫの信号点配置に対するシンボルを構成する各ビットのビット割り当てとして、表１７に示すようなマッピングを行う。
（実施例１～３のＬＤＰＣ符号の符号パラメータ）
ここで、図１９のＢＥＲ特性よりＣ／Ｎ＝１６ｄＢにおける第６ビット（ａ６）のＢＥＲは１．０７×１０－６であり、ＢＣＨ外符号のみでエラーフリーが達成できる。最終的に、本発明ではＬＤＰＣ符号の全体の平均符号化率４／５を満たしつつ、第１ビット（ａ１） から第５ビット（ａ５）に適用するＬＤＰＣ符号化率を調整し、白色雑音の下で所要Ｃ／Ｎ（ＢＥＲ＝１×１０－１１ 相当のＣ／Ｎ と定義）が最小となるＬＤＰＣ符号を設計した。
ここで、図１９のＢＥＲ特性よりＣ／Ｎ＝１６ｄＢにおける第６ビット（ａ６）のＢＥＲは１．０７×１０－６であり、ＢＣＨ外符号のみでエラーフリーが達成できる。最終的に、本発明ではＬＤＰＣ符号の全体の平均符号化率４／５を満たしつつ、第１ビット（ａ１） から第５ビット（ａ５）に適用するＬＤＰＣ符号化率を調整し、白色雑音の下で所要Ｃ／Ｎ（ＢＥＲ＝１×１０－１１ 相当のＣ／Ｎ と定義）が最小となるＬＤＰＣ符号を設計した。
このとき、ＬＤＰＣ検査行列の構造はＩＳＤＢ－Ｓ３と同一とした。即ち、誤り訂正符号化部１２は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備えるよう構成し、この符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う。
設計したＬＤＰＣ符号の仕様として、表１８に示すビット毎の符号化率で、ＬＤＰＣ符号の全体の平均符号化率４／５を満たすものとし、それぞれ図２１～図２３に示す実施例１から３のスロット構成とした。また、表１８に示すビット毎のＬＤＰＣ符号における検査行列の初期値テーブルは、上述した表６～表１０に示すとおりである。
尚、図２１に示す実施例１のスロット構成においては、スロットヘッダ領域を活用して、ＴＬＶパケットなどのバイト単位で構成された可変長パケットを収容することが想定されるが、この実施例１のスロット構成においては、スロットを構成する符号系列毎に見た場合、情報ビットがバイト単位で構成されておらず、可変長パケットの切れ目を示すバイト情報をスロットヘッダ領域に書き込むことが困難になることが予想される。
そこで、図２２に示す実施例２のように、各ビットの符号系列ごとに情報ビットがバイト単位で構成されたスロット構成を用いることで、バイト単位で構成される可変長パケットの切れ目を示す情報をスロットヘッダ領域に書き込む機能を担保して収容することが可能となる。
また、より高い訂正能力のＢＣＨ符号を外符号として適用するために、４４８８０ビットからなる符号長のスロットを、ＢＣＨ（６５５３５，６５１６７）短縮符号を用いて図２３に示すような実施例３のスロット構成とすることができる。
つまり、図２１に示す実施例１のスロット構成では、従来からの高度衛星放送方式のスロット構成と同様に、１７６ビットのスロットヘッダと６ビットのスタッフビットが設けられている。しかしながら、目標とする所要Ｃ／Ｎにおいて、シンボル構成ビットの各ビットのうち第６ビット（ａ６）のビット誤りが、ＢＣＨ（６５５３５，６５３４３）短縮符号のみで十分に訂正できないほど大きくなるような場合に、４４８８０ビットからなる符号長を変えることなく訂正能力の強化を行うことが望ましい。また、第１ビットから第５ビットの各ビットにおいてもＢＣＨ（６５５３５，６５１６７）短縮符号を適用することで、第１ビットから順に復号する際の誤り伝搬の影響を軽減することが可能となる。
そこで、図２３に示すように、実施例３のスロット構成では、スロットヘッダの領域を削除し、削除した１７６ビットについてはＢＣＨ符号のパリティに割り当て、訂正能力１２ビットのＢＣＨ（６５５３５，６５３４３）短縮符号から訂正能力２３ビットのＢＣＨ（６５５３５，６５１６７）短縮符号に強化する。このようにスロットヘッダを削除しても、伝送多重制御信号に、この双方を識別可能な情報を設けることで信号識別上の問題は生じない。
これにより、目標とする所要Ｃ／Ｎが、十分に高い場合（即ち、ＢＣＨ（６５５３５，６５３４３）短縮符号によって定まる所要Ｃ／Ｎよりも高い目標値となる場合）は、実施例３のスロット構成（図２３）を採用することができ、従って目標とする所要Ｃ／Ｎに応じて、実施例１又は実施例２のスロット構成（図２１、図２２）と実施例３のスロット構成（図２３）を切り替えて採用することもできる。
尚、ＢＣＨ（６５５３５，６５１６７）短縮符号の生成多項式は、特許文献１に開示されているとおりである。また、ＢＣＨ（６５５３５，６５３４３）短縮符号の生成多項式は、非特許文献５に開示されているとおりである。
本発明の効果として、図１４の送信装置１０及び受信装置２０において、図２３のスロット構成を用いた場合の伝送性能（シミュレーション結果）を説明する。伝送モデルは白色雑音を想定し、ＢＣＨ外符号はＢＣＨ（６５５３５，６５１６７,ｔ＝２３）符号とし、ＬＤＰＣ符号の復号反復回数は１段あたり最大５０回に設定した。
表１４に従い、本例では１２ＧＨｚ帯衛星中継器を介することを想定した非線形伝送路における計算機シミュレーションによるＣ／Ｎ対ＢＥＲ特性を図２４に示す。図２４では、同非線形伝送モデルを伝播した場合の非特許文献９のシミュレーション結果もプロットした。計算機シミュレーションはＢＥＲ＝１０－８ オーダーまで行い、線形補間によりＢＥＲ＝１×１０－１１ まで外挿した。図２４より得られる結果を図２５に示している。図２５より、１２ＧＨｚ帯衛星中継器を介することを想定した非線形伝送路において、本発明技術の所要Ｃ／Ｎ は１７．１４ｄＢであり、非特許文献９より０．３８ｄＢの性能改善が可能である。
特に、非特許文献９の技法では、６４ＡＰＳＫの新たな信号点配置として、ユークリッド距離の拡大の観点から４つの同心円上における各信号点の配置個数を最適化し、当該４つの同心円のいずれかに各信号点の振幅値をほぼ一致させ、各信号点の位相値を調整したものとしている。一方、本発明による第２実施形態に係る６４ＡＰＳＫの更に新たな信号点配置では、非線形歪及び受信装置の適応等化性能を考慮した信号点配置として、非線形伝送路において伝送性能が向上するよう信号点を振り分けている。
また、本発明に係る６４ＡＰＳＫの更に新たな信号点配置を利用した集合分割法によるビット割り当てでは、式（１）に基づく計算法に基づき最適化されたビット割り当てから上述した所定の信号電力対雑音電力比を満たすようビット入れ替えを施したものとすることで、ビット誤り率をより抑えることができる。
更に、本発明に係る当該６４ＡＰＳＫの新たな信号点配置及び新たな集合分割法によるビット割り当てを基にした誤り訂正符号では、ＬＤＰＣ符号とＢＣＨ符号による連接符号として６スロットのスロット構成について、その全体のＬＤＰＣ符号の平均符号化率を４／５を満たすものとし、当該６スロットにおける個々のスロットのＬＤＰＣ符号化率を表１８に示すように定義し、集合分割法におけるＬＤＰＣ符号の検査行列初期値テーブルを最適化したものとすることで、伝送性能をより向上させることができる。
これによって、本発明による第２実施形態の送信装置１０及び受信装置２０の構成では、例えば１２ＧＨｚ帯衛星中継器を介する非線形伝送路において非特許文献９の技法に対して０．３８ｄＢの性能改善が可能となっている。
尚、本発明による各実施形態に係るＬＤＰＣ符号化率毎の検査行列の生成に用いる検査行列初期値テーブルは、上述した集合分割法の用途に限らず、他の集合分割法やグレイコードのマッピングに係るシンボルを構成するビットに対しＬＤＰＣ符号を適用する場合にも有効である。
以上、特定の実施形態の例を挙げて本発明を説明したが、本発明は前述の実施形態の例に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。従って、本発明に係る送信装置及び受信装置は、上述した実施形態の例に限定されるものではなく、特許請求の範囲の記載によってのみ制限される。
本発明によれば、例えば１２ＧＨｚ帯衛星放送で１つの衛星中継器につき利用可能な帯域幅である３４．５ＭＨｚを満たしつつ、６４ＡＰＳＫを用いてデジタルデータを伝送する際に伝送ビットレートとして１５０Ｍｂｐｓ以上となる伝送システムを実現可能となり、尚且つ誤り訂正符号と多値変調（６４ＡＰＳＫ）の組み合わせにおける符号化変調の性能を向上させ、例えば１２ＧＨｚ帯衛星中継器を介する非線形伝送路における伝送性能を向上させることが可能となるので、誤り訂正符号と多値変調（６４ＡＰＳＫ）を利用する任意の用途に有用である。
１０ 送信装置
１１ シリアル／パラレル変換部
１２ 誤り訂正符号化部
１２‐１ 第１誤り訂正符号化部
１２‐２ 第２誤り訂正符号化部
１２‐３ 第３誤り訂正符号化部
１２‐４ 第４誤り訂正符号化部
１２‐５ 第５誤り訂正符号化部
１２‐６ 第６誤り訂正符号化部
１３ 符号化率設定部
１４ マッピング部
１５ 直交変調部
１６ 符号化率判別信号多重部
２０ 受信装置
２１ 直交復調部
２２‐１ 第１ビット対数尤度比計算部
２２‐２ 第２ビット対数尤度比計算部
２２‐３ 第３ビット対数尤度比計算部
２２‐４ 第４ビット対数尤度比計算部
２２‐５ 第５ビット対数尤度比計算部
２２‐６ 第６ビット対数尤度比計算部
２３‐１ 第１ビット誤り訂正復号部
２３‐２ 第２ビット誤り訂正復号部
２３‐３ 第３ビット誤り訂正復号部
２３‐４ 第４ビット誤り訂正復号部
２３‐５ 第５ビット誤り訂正復号部
２３‐６ 第６ビット誤り訂正復号部
２４ パラレル／シリアル変換部
２５ 符号化率判別部
２６ 適応等化部
１１ シリアル／パラレル変換部
１２ 誤り訂正符号化部
１２‐１ 第１誤り訂正符号化部
１２‐２ 第２誤り訂正符号化部
１２‐３ 第３誤り訂正符号化部
１２‐４ 第４誤り訂正符号化部
１２‐５ 第５誤り訂正符号化部
１２‐６ 第６誤り訂正符号化部
１３ 符号化率設定部
１４ マッピング部
１５ 直交変調部
１６ 符号化率判別信号多重部
２０ 受信装置
２１ 直交復調部
２２‐１ 第１ビット対数尤度比計算部
２２‐２ 第２ビット対数尤度比計算部
２２‐３ 第３ビット対数尤度比計算部
２２‐４ 第４ビット対数尤度比計算部
２２‐５ 第５ビット対数尤度比計算部
２２‐６ 第６ビット対数尤度比計算部
２３‐１ 第１ビット誤り訂正復号部
２３‐２ 第２ビット誤り訂正復号部
２３‐３ 第３ビット誤り訂正復号部
２３‐４ 第４ビット誤り訂正復号部
２３‐５ 第５ビット誤り訂正復号部
２３‐６ 第６ビット誤り訂正復号部
２４ パラレル／シリアル変換部
２５ 符号化率判別部
２６ 適応等化部
Claims (15)
- デジタルデータの伝送を行う送信装置であって、
前記デジタルデータに対しＬＤＰＣ符号を一部に含みＢＣＨ符号から構成される連接符号を施し全体の平均符号化率を４／５としたシンボルを生成する誤り訂正符号化手段と、
前記誤り訂正符号化手段により符号化したシンボルについて６４ＡＰＳＫの変調方式における信号点配置として、４つの同心円を半径の小さい方から順に第１円、第２円、第３円、及び第４円と定義し、前記第１円上の信号点数を１２、前記第２円上の信号点数を１６、前記第３円上の信号点数を１６、及び前記第４円上の信号点数を２０とした集合分割法のＩＱ信号のマッピングを行うマッピング手段と、
前記マッピング手段によりマッピングを行ったシンボルを６４ＡＰＳＫの変調方式により変調し、非線形伝送路を経て適応等化処理を行う受信装置に向けて変調波信号を送信する直交変調手段とを備え、
前記マッピング手段は、前記信号点配置における位相角として、前記第１円についてはＩ軸の基準位相０度に対し左回りで２２度の位置から３０度間隔とし、前記第２円についてはＩ軸の基準位相０度に対し左回りで２２．５５度の位置から２２．５度間隔とし、前記第３円についてはＩ軸の基準位相０度に対し左回りで１１．４５度の位置から２２．５度間隔とし、前記第４円についてはＩ軸の基準位相０度に対し左回りで１１．３度の位置から１８度間隔とし、前記信号点配置における半径比として、前記第１円、第２円、第３円、及び第４円の各半径をそれぞれｒ１，ｒ２，ｒ３，ｒ４と定義し、ｒ１に対して半径比をγ１＝ｒ２／ｒ１、γ２＝ｒ３／ｒ１、γ３＝ｒ４／ｒ１と定義したとき、非線形伝送路で生じる非線形歪の影響を低減させるべく、γ１＝２.０２、γ２＝２．９８、γ３＝４．１４とした信号点配置に対し、まず、集合分割法に基づいて、所定の計算法、所定の信号電力対雑音電力比において信号分割後の伝送路容量が最大となるようにビット割り当てを行い、次に、６４ＡＰＳＫのシンボルの各ビットのＢＥＲがＬＤＰＣ符号適用範囲内又はＢＣＨ符号のみで誤り訂正可能となるようビット入れ替えを施した、ビット割り当てに従って、前記シンボルを構成するビットを割り当てることによりＩＱ信号のマッピングを行い、
前記ＬＤＰＣ符号は、前記平均符号化率４／５の６４ＡＰＳＫ用のシンボル構成ビットの６ビットについて、最上位ビットである第１ビットに５７／１２０、第２ビットに６４／１２０、第３ビットに１０５／１２０、第４ビットに１１７／１２０、第５ビットに１２０／１２０（ＬＤＰＣパリティなし）、最下位ビットである第６ビットに１１３／１２０の符号化率を有することを特徴とする送信装置。 - 前記信号点配置に対する前記シンボルを構成する各ビットのビット割り当ては、
前記第１円については、Ｉ軸の基準位相０度に対し左回りで
２２度の位置に“００１１００（８進表記で１４）”、
５２度の位置に“０１１１００（８進表記で３４）”、
８２度の位置に“１０１１００（８進表記で５４）”、
１１２度の位置に“１１１１００（８進表記で７４）”、
１４２度の位置に“０００１０１（８進表記で０５）”、
１７２度の位置に“０１０１００（８進表記で２４）”、
２０２度の位置に“１００１０１（８進表記で４５）”、
２３２度の位置に“１１０１０１（８進表記で６５）”、
２６２度の位置に“００１１０１（８進表記で１５）”、
２９２度の位置に“０１１００１（８進表記で３１）”、
３２２度の位置に“１０１００１（８進表記で５１）”、
３５２度の位置に“１１１００１（８進表記で７１）”、
前記第２円については、Ｉ軸の基準位相０度に対し左回りで
２２．５５度の位置に“１１１０００（８進表記で７０）”、
４５．０５度の位置に“０００００１（８進表記で０１）”、
６７．５５度の位置に“０１００００（８進表記で２０）”、
９０．０５度の位置に“１００００１（８進表記で４１）”、
１１２．５５度の位置に“１１０００１（８進表記で６１）”、
１３５．０５度の位置に“００１００１（８進表記で１１）”、
１５７．５５度の位置に“０１１１０１（８進表記で３５）”、
１８０．０５度の位置に“１０１１０１（８進表記で５５）”、
２０２．５５度の位置に“１１１１０１（８進表記で７５）”、
２２５．０５度の位置に“００００００（８進表記で００）”、
２４７．５５度の位置に“０１０００１（８進表記で２１）”、
２７０．０５度の位置に“１０００００（８進表記で４０）”、
２９２．５５度の位置に“１１００００（８進表記で６０）”、
３１５．０５度の位置に“００１０００（８進表記で１０）”、
３３７．５５度の位置に“０１１０００（８進表記で３０）”、
３６０．０５度の位置に“１０１０００（８進表記で５０）”、
前記第３円については、Ｉ軸の基準位相０度に対し左回りで
１１．４５度の位置に“００１１１１（８進表記で１７）”、
３３．９５度の位置に“０１１１１１（８進表記で３７）”、
５６．４５度の位置に“１０１１１１（８進表記で５７）”、
７８．９５度の位置に“１１１１１１（８進表記で７７）”、
１０１．４５度の位置に“０００１００（８進表記で０４）”、
１２３．９５度の位置に“０１０１０１（８進表記で２５）”、
１４６．４５度の位置に“１００１００（８進表記で４４）”、
１６８．９５度の位置に“１１０１００（８進表記で６４）”、
１９１．４５度の位置に“００１１１０（８進表記で１６）”、
２１３．９５度の位置に“０１１１１０（８進表記で３６）”、
２３６．４５度の位置に“１０１１１０（８進表記で５６）”、
２５８．９５度の位置に“１１１１１０（８進表記で７６）”、
２８１．４５度の位置に“０００１１１（８進表記で０７）”、
３０３．９５度の位置に“０１０１１０（８進表記で２６）”、
３２６．４５度の位置に“１００１１１（８進表記で４７）”、
３４８．９５度の位置に“１１０１１１（８進表記で６７）”、
前記第４円については、Ｉ軸の基準位相０度に対し左回りで
１１．３度の位置に“００００１０（８進表記で０２）”、
２９．３度の位置に“０１００１１（８進表記で２３）”、
４７．３度の位置に“１０００１０（８進表記で４２）”、
６５．３度の位置に“１１００１０（８進表記で６２）”、
８３．３度の位置に“００１０１０（８進表記で１２）”、
１０１．３度の位置に“０１１０１０（８進表記で３２）”、
１１９．３度の位置に“１０１０１０（８進表記で５２）”、
１３７．３度の位置に“１１１０１０（８進表記で７２）”、
１５５．３度の位置に“００００１１（８進表記で０３）”、
１７３．３度の位置に“０１００１０（８進表記で２２）”、
１９１．３度の位置に“１０００１１（８進表記で４３）”、
２０９．３度の位置に“１１００１１（８進表記で６３）”、
２２７．３度の位置に“００１０１１（８進表記で１３）”、
２４５．３度の位置に“０１１０１１（８進表記で３３）”、
２６３．３度の位置に“１０１０１１（８進表記で５３）”、
２８１．３度の位置に“１１１０１１（８進表記で７３）”、
２９９．３度の位置に“０００１１０（８進表記で０６）”、
３１７．３度の位置に“０１０１１１（８進表記で２７）”、
３３５．３度の位置に“１００１１０（８進表記で４６）”、
３５３．３度の位置に“１１０１１０（８進表記で６６）”、
となるよう構成されていることを特徴とする、請求項１に記載の送信装置。 - デジタルデータの伝送を行う送信装置であって、
前記デジタルデータに対しＬＤＰＣ符号を一部に含みＢＣＨ符号から構成される連接符号を施し全体の平均符号化率を４／５としたシンボルを生成する誤り訂正符号化手段と、
前記誤り訂正符号化手段により符号化したシンボルについて６４ＡＰＳＫの変調方式における信号点配置として、４つの同心円を半径の小さい方から順に第１円、第２円、第３円、及び第４円と定義し、前記第１円上の信号点数を８、前記第２円上の信号点数を１６、前記第３円上の信号点数を２０、及び前記第４円上の信号点数を２０とした集合分割法のＩＱ信号のマッピングを行うマッピング手段と、
前記マッピング手段によりマッピングを行ったシンボルを６４ＡＰＳＫの変調方式により変調し、非線形伝送路を経て適応等化処理を行う受信装置に向けて変調波信号を送信する直交変調手段とを備え、
前記マッピング手段は、前記信号点配置における位相角として、前記第１円についてはＩ軸の基準位相０度に対し左回りで５８．４度の位置から４５度間隔とし、前記第２円についてはＩ軸の基準位相０度に対し左回りで１４．５５度の位置から２２．５度間隔とし、前記第３円についてはＩ軸の基準位相０度に対し左回りで１８度の位置から１８度間隔とし、前記第４円についてはＩ軸の基準位相０度に対し左回りで９度の位置から１８度間隔とし、前記信号点配置における半径比として、前記第１円、第２円、第３円、及び第４円の各半径をそれぞれｒ１，ｒ２，ｒ３，ｒ４と定義し、ｒ１に対して半径比をγ１＝ｒ２／ｒ１、γ２＝ｒ３／ｒ１、γ３＝ｒ４／ｒ１と定義したとき、非線形伝送路で生じる非線形歪の影響を低減させるべく、γ１＝２.１０、γ２＝３．１６、γ３＝４．４９とした信号点配置に対し、まず、集合分割法に基づいて、所定の計算法、所定の信号電力対雑音電力比において信号分割後の伝送路容量が最大となるようにビット割り当てを行い、次に、６４ＡＰＳＫのシンボルの各ビットのＢＥＲがＬＤＰＣ符号適用範囲内又はＢＣＨ符号のみで誤り訂正可能となるようビット入れ替えを施した、ビット割り当てに従って、前記シンボルを構成するビットを割り当てることによりＩＱ信号のマッピングを行い、
前記ＬＤＰＣ符号は、前記平均符号化率４／５の６４ＡＰＳＫ用のシンボル構成ビットの６ビットについて、最上位ビットである第１ビットに６１／１２０、第２ビットに６３／１２０、第３ビットに１０１／１２０、第４ビットに１１５／１２０、第５ビットに１１６／１２０、最下位ビットである第６ビットに１２０／１２０（ＬＤＰＣパリティなし）の符号化率を有することを特徴とすることを特徴とする送信装置。 - 前記信号点配置に対する前記シンボルを構成する各ビットのビット割り当ては、
前記第１円については、Ｉ軸の基準位相０度に対し左回りで
５８．４度の位置に“１０１０００（８進表記で５０）”、
１０３．４度の位置に“１１１０１０（８進表記で７２）”、
１４８．４度の位置に“００００１０（８進表記で０２）”、
１９３．４度の位置に“０１００１０（８進表記で２２）”、
２３８．４度の位置に“１０００１０（８進表記で４２）”、
２８３．４度の位置に“１１１１００（８進表記で７４）”、
３２８．４度の位置に“００１０００（８進表記で１０）”、
３７３．４度の位置に“０１１１００（８進表記で３４）”、
前記第２円については、Ｉ軸の基準位相０度に対し左回りで
１４．５５度の位置に“１００１００（８進表記で４４）”、
３７．０５度の位置に“０１０１００（８進表記で２４）”、
５９．５５度の位置に“０００１１０（８進表記で０６）”、
８２．０５度の位置に“１１０１１０（８進表記で６６）”、
１０４．５５度の位置に“１０１１１０（８進表記で５６）”、
１２７．０５度の位置に“０１１１１０（８進表記で３６）”、
１４９．５５度の位置に“００１１００（８進表記で１４）”、
１７２．０５度の位置に“１１１０００（８進表記で７０）”、
１９４．５５度の位置に“１０１１００（８進表記で５４）”、
２１７．０５度の位置に“０１１０００（８進表記で３０）”、
２３９．５５度の位置に“００１１１０（８進表記で１６）”、
２６２．０５度の位置に“１１１１１０（８進表記で７６）”、
２８４．５５度の位置に“１００１１０（８進表記で４６）”、
３０７．０５度の位置に“０１０１１０（８進表記で２６）”、
３２９．５５度の位置に“００００００（８進表記で００）”、
３５２．０５度の位置に“１１００００（８進表記で６０）”、
前記第３円については、Ｉ軸の基準位相０度に対し左回りで
１８度の位置に“１０１０１０（８進表記で５２）”、
３６度の位置に“１１００１０（８進表記で６２）”、
５４度の位置に“００１１１１（８進表記で１７）”、
７２度の位置に“０１１０１０（８進表記で３２）”、
９０度の位置に“１０１１０１（８進表記で５５）”、
１０８度の位置に“１１１１０１（８進表記で７５）”、
１２６度の位置に“０００１００（８進表記で０４）”、
１４４度の位置に“０１００００（８進表記で２０）”、
１６２度の位置に“１００１１１（８進表記で４７）”、
１８０度の位置に“１１１１１１（８進表記で７７）”、
１９８度の位置に“０００１１１（８進表記で０７）”、
２１６度の位置に“０１０１１１（８進表記で２７）”、
２３４度の位置に“１０００００（８進表記で４０）”、
２５２度の位置に“１１０１００（８進表記で６４）”、
２７０度の位置に“００１１０１（８進表記で１５）”、
２８８度の位置に“０１１１０１（８進表記で３５）”、
３０６度の位置に“１０１１１１（８進表記で５７）”、
３２４度の位置に“１１０１１１（８進表記で６７）”、
３４２度の位置に“００１０１０（８進表記で１２）”、
３６０度の位置に“０１１１１１（８進表記で３７）”、
前記第４円については、Ｉ軸の基準位相０度に対し左回りで
９度の位置に“０００００１（８進表記で０１）”、
２７度の位置に“０１０００１（８進表記で２１）”、
４５度の位置に“１００００１（８進表記で４１）”、
６３度の位置に“１１０００１（８進表記で６１）”、
８１度の位置に“００００１１（８進表記で０３）”、
９９度の位置に“０１００１１（８進表記で２３）”、
１１７度の位置に“１０００１１（８進表記で４３）”、
１３５度の位置に“１１００１１（８進表記で６３）”、
１５３度の位置に“００１００１（８進表記で１１）”、
１７１度の位置に“０１１００１（８進表記で３１）”、
１８９度の位置に“１０１００１（８進表記で５１）”、
２０７度の位置に“１１１００１（８進表記で７１）”、
２２５度の位置に“００１０１１（８進表記で１３）”、
２４３度の位置に“０１１０１１（８進表記で３３）”、
２６１度の位置に“１０１０１１（８進表記で５３）”、
２７９度の位置に“１１１０１１（８進表記で７３）”、
２９７度の位置に“０００１０１（８進表記で０５）”、
３１５度の位置に“０１０１０１（８進表記で２５）”、
３３３度の位置に“１００１０１（８進表記で４５）”、
３５１度の位置に“１１０１０１（８進表記で６５）”、
となるよう構成されていることを特徴とする、請求項３に記載の送信装置。 - 請求項１から４のいずれか一項に記載の送信装置から送信された６４ＡＰＳＫのＩＱ信号に基づく変調波信号を、非線形伝送路を経て受信し、前記変調波信号に対し前記６４ＡＰＳＫの信号点配置に対応する直交復調処理を施して復調信号を生成する直交復調手段と、
前記復調信号に対し適応等化処理を施すことにより、前記非線形伝送路に起因する歪を補償した受信信号点系列を出力する適応等化手段と、
前記６４ＡＰＳＫを構成する６ビットで分割可能な複数の符号系列からなるシンボル構成ビットを前記受信信号点系列から取得し、ビット毎に定められたＬＤＰＣ符号の符号化率を用いてＬＤＰＣ復号処理を施すとともに、ＢＣＨ復号処理を施す復号手段とを備え、
前記ビット毎に定められたＬＤＰＣ符号の符号化率は、前記シンボル構成ビットの最上位ビットから最下位ビットへのビット順に当該集合分割法により分割されるシンボルの所要訂正能力に応じて該ビット毎に定められ、且つ該ビット毎に定められたＬＤＰＣ符号の全体の平均符号化率が４／５となるよう構成され、
前記復号手段は、当該シンボルを構成する各ビットをＬＤＰＣ復号する際に、第１ビット、第２ビット、第３ビット、第４ビット、第５ビット、第６ビットの順に、ビット毎の訂正能力に応じたＬＤＰＣ符号に用いた検査行列によりＬＤＰＣ復号処理を行うことを特徴とする受信装置。 - 請求項１から４のいずれか一項に記載の送信装置における前記誤り訂正符号化手段に設けられ、前記平均符号化率４／５の６４ＡＰＳＫ用のシンボル構成ビットの各ビットに対してＬＤＰＣ符号の符号化をするにあたり、符号化率毎に固有の検査行列を用いてデジタルデータをＬＤＰＣ符号化するＬＤＰＣ符号化器であって、
４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、前記集合分割法における６４ＡＰＳＫ用のシンボル構成ビットの各ビットに対して個別に設定されたＬＤＰＣ符号の符号化率について、情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有することを特徴とするＬＤＰＣ符号化器。 - 前記符号化率５７／１２０の検査行列初期値テーブルは、
- 前記符号化率６４／１２０の検査行列初期値テーブルは、
- 前記符号化率１０５／１２０の検査行列初期値テーブルは、
- 前記符号化率１１３／１２０の検査行列初期値テーブルは、
- 前記符号化率６１／１２０の検査行列初期値テーブルは、
- 前記符号化率６３／１２０の検査行列初期値テーブルは、
- 前記符号化率１０１／１２０の検査行列初期値テーブルは、
- 前記符号化率１１５／１２０の検査行列初期値テーブルは、
- 請求項６から１４のいずれか一項に記載のＬＤＰＣ符号化器によってＬＤＰＣ符号のパリティが付与されたデジタルデータに対し、前記集合分割法における６４ＡＰＳＫ用のシンボル構成ビットの各ビットに対して個別に設定された前記ＬＤＰＣ符号の符号化率と前記検査行列に基づいて復号するＬＤＰＣ復号器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017156182 | 2017-08-10 | ||
| JP2017156182 | 2017-08-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019036940A JP2019036940A (ja) | 2019-03-07 |
| JP7132723B2 true JP7132723B2 (ja) | 2022-09-07 |
Family
ID=65636007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018029226A Active JP7132723B2 (ja) | 2017-08-10 | 2018-02-21 | 送信装置、受信装置、ｌｄｐｃ符号化器及びｌｄｐｃ復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7132723B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7307613B2 (ja) * | 2019-07-04 | 2023-07-12 | 日本放送協会 | 送信サーバ、送信装置、受信装置及びプログラム |
| JP7449112B2 (ja) * | 2020-02-25 | 2024-03-13 | 日本放送協会 | 送信サーバ、送信装置、受信装置、符号化器、復号器、及びプログラム |
| CN111884661B (zh) * | 2020-07-16 | 2023-07-04 | 桂林电子科技大学 | Ldpc编码联合16dapsk调制解调的方法 |
| CN118523812A (zh) * | 2023-02-20 | 2024-08-20 | 华为技术有限公司 | 相位编码方法、装置和通信设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018101857A (ja) | 2016-12-19 | 2018-06-28 | 日本放送協会 | 送信装置及び受信装置 |
| JP2018101858A (ja) | 2016-12-19 | 2018-06-28 | 日本放送協会 | 送信装置及び受信装置 |
| JP2018101859A (ja) | 2016-12-19 | 2018-06-28 | 日本放送協会 | 送信装置及び受信装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9031168B1 (en) * | 2014-04-21 | 2015-05-12 | Northrop Grumman Systems Corporation | Constellation design and optimization in non-linear satellite channels |
-
2018
- 2018-02-21 JP JP2018029226A patent/JP7132723B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018101857A (ja) | 2016-12-19 | 2018-06-28 | 日本放送協会 | 送信装置及び受信装置 |
| JP2018101858A (ja) | 2016-12-19 | 2018-06-28 | 日本放送協会 | 送信装置及び受信装置 |
| JP2018101859A (ja) | 2016-12-19 | 2018-06-28 | 日本放送協会 | 送信装置及び受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019036940A (ja) | 2019-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2491744C2 (ru) | Устройство для передачи и приема сигнала и способ передачи и приема сигнала | |
| JP7132723B2 (ja) | 送信装置、受信装置、ｌｄｐｃ符号化器及びｌｄｐｃ復号器 | |
| JP6871732B2 (ja) | 送信装置及び受信装置 | |
| Kayhan et al. | Constellation design for transmission over nonlinear satellite channels | |
| JP5771134B2 (ja) | 送信装置及び受信装置 | |
| JP5492699B2 (ja) | デジタル伝送方式の復号器及び受信装置 | |
| JP5053302B2 (ja) | デジタル伝送方式の復号器及び受信装置 | |
| JP6820192B2 (ja) | 送信装置及び受信装置 | |
| JP6820193B2 (ja) | 送信装置及び受信装置 | |
| JP7132725B2 (ja) | 送信装置及び受信装置 | |
| US10237114B2 (en) | Transmitter | |
| JP7132724B2 (ja) | 送信装置及び受信装置 | |
| JP6970518B2 (ja) | 送信装置及び受信装置 | |
| JP6970519B2 (ja) | 送信装置及び受信装置 | |
| JP6778059B2 (ja) | 送信装置及び受信装置 | |
| JP4928573B2 (ja) | デジタル伝送方式の復号器及び受信装置 | |
| JP7299792B2 (ja) | 送信装置及び受信装置 | |
| JP6487698B2 (ja) | 送信装置及び受信装置 | |
| JP6654909B2 (ja) | 送信装置及び受信装置 | |
| JP6487697B2 (ja) | 送信装置及び受信装置 | |
| JP6856991B2 (ja) | 送信装置及び受信装置 | |
| Haqiqatnejad et al. | Unified Satellite and Terrestrial ACM Design | |
| Kayhan et al. | Unified Satellite and Terrestrial ACM Design | |
| Kayhan et al. | Optimal constellations for the pragmatic receiver in the DVB-S2 standard | |
| Series | Multi-carrier based transmission techniques for satellite systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220826 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7132723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |