[go: up one dir, main page]

JP7119574B2 - Lead frame and manufacturing method thereof - Google Patents

Lead frame and manufacturing method thereof Download PDF

Info

Publication number
JP7119574B2
JP7119574B2 JP2018100316A JP2018100316A JP7119574B2 JP 7119574 B2 JP7119574 B2 JP 7119574B2 JP 2018100316 A JP2018100316 A JP 2018100316A JP 2018100316 A JP2018100316 A JP 2018100316A JP 7119574 B2 JP7119574 B2 JP 7119574B2
Authority
JP
Japan
Prior art keywords
protective layer
wire
lead frame
surface area
specific surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018100316A
Other languages
Japanese (ja)
Other versions
JP2019204913A (en
Inventor
賢治 久保田
清隆 中矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2018100316A priority Critical patent/JP7119574B2/en
Publication of JP2019204913A publication Critical patent/JP2019204913A/en
Application granted granted Critical
Publication of JP7119574B2 publication Critical patent/JP7119574B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は半導体素子が搭載されて樹脂封止された半導体パッケージに用いられるリードフレームであり、封止樹脂との密着性に優れるリードフレーム及びその製造方法に関する。 The present invention relates to a lead frame used in a semiconductor package in which a semiconductor element is mounted and sealed with resin, and more particularly to a lead frame having excellent adhesion to the sealing resin, and a manufacturing method thereof.

ＩＣやＬＳＩ等の集積回路においては、リードフレームに搭載した半導体素子を樹脂で封止したプラスチックパッケージとすることが主流となっている。この封止樹脂とリードフレームとの界面に剥離が生じると、ボンディングワイヤの腐食やダイボンド層へのクラック、半導体素子のクラックといった故障が生じる原因となる。このため、封止樹脂とリードフレームとの剥離の低減が求められている。 2. Description of the Related Art In integrated circuits such as ICs and LSIs, a plastic package in which a semiconductor element mounted on a lead frame is sealed with resin is the mainstream. If peeling occurs at the interface between the sealing resin and the lead frame, failures such as corrosion of the bonding wires, cracks in the die bonding layer, and cracks in the semiconductor element may occur. Therefore, it is desired to reduce peeling between the sealing resin and the lead frame.

そのような半導体パッケージの製造に用いられるリードフレームとしては、例えば特許文献１に開示されているように、半導体パッケージ製造後に行われるはんだリフロー等の際にリードフレームと封止樹脂との界面に剥がれが生じないように、リードフレームの封止樹脂と接触する領域に粗面が形成されたものが知られている。その方法として、特許文献１には、リードフレームにＡｇめっき層を形成した後、封止樹脂と接する部分のＡｇめっき層を部分剥離して粗面化することが記載されている。 As a lead frame used for manufacturing such a semiconductor package, for example, as disclosed in Patent Document 1, peeling at the interface between the lead frame and the sealing resin occurs during solder reflow or the like performed after manufacturing the semiconductor package. In order to prevent the occurrence of cracks, lead frames are known in which a rough surface is formed in a region of the lead frame that contacts with the sealing resin. As a method therefor, Patent Literature 1 describes a method of forming an Ag plating layer on a lead frame and then partially peeling off the Ag plating layer at a portion in contact with the sealing resin to roughen the surface.

また、特許文献２には、Ｃｕ又はＣｕ合金からなる金属板にＣｕストライクめっき層を形成する工程と、Ｃｕストライクめっき層上にＡｇめっき層を形成する工程と、Ａｇめっき層上の所定の領域に貴金属部分めっき層を形成する工程と、貴金属部分めっき層が形成されていない箇所のＡｇめっき層を剥離してＣｕストライクめっき層を露出させる工程と、Ｃｕストライクめっき層を露出させる工程により露出された全領域に粗化面を形成する工程と、粗化面を形成する工程後に貴金属部分めっき層の余剰金属を除去する工程と、を備えるリードフレームの製造方法が開示されている。 Further, in Patent Document 2, a step of forming a Cu strike plating layer on a metal plate made of Cu or a Cu alloy, a step of forming an Ag plating layer on the Cu strike plating layer, and a predetermined region on the Ag plating layer a step of forming a noble metal partial plating layer on the substrate, a step of exposing the Cu strike plating layer by peeling off the Ag plating layer at the place where the noble metal partial plating layer is not formed, and a step of exposing the Cu strike plating layer. a step of forming a roughened surface on the entire region, and a step of removing surplus metal from the precious metal partial plating layer after the step of forming the roughened surface.

特開２００７－１８０２４７号公報JP 2007-180247 A 特開２０１７－３７９９８号公報JP 2017-37998 A

近年、半導体素子の高性能化に伴い、発熱量が増加しており、このため、半導体素子から発生する熱によってリードフレーム表面や封止樹脂が劣化し、封止樹脂とリードフレームとの間に剥離が発生し易いという問題が生じている。 In recent years, as the performance of semiconductor elements has improved, the amount of heat generated has increased. As a result, the heat generated by the semiconductor elements deteriorates the surface of the lead frame and the sealing resin, causing damage between the sealing resin and the lead frame. There is a problem that peeling easily occurs.

本発明は、このような事情に鑑みてなされたもので、高熱環境においても封止樹脂との密着性が良好なリードフレーム及びその製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a lead frame which has good adhesion to a sealing resin even in a high temperature environment, and a method for manufacturing the same.

本発明のリードフレームは、銅又は銅合金からなる基材の半導体搭載予定部を含み該半導体搭載予定部の周縁から所定寸法張り出すベース領域に、導電性保護層が形成されており、前記ベース領域における前記導電性保護層表面の比表面積が前記ベース領域以外の部分の比表面積よりも大きい１．０４以上１．６０以下であり、前記導電性保護層を剥離した後の前記基材の前記ベース領域表面の比表面積が１．１０以上でスキューネスが０を超えている。 The lead frame of the present invention includes a base material made of copper or a copper alloy, and a conductive protective layer is formed in a base region that includes a semiconductor-mounting portion of a substrate and protrudes a predetermined distance from the periphery of the semiconductor-mounting portion. The specific surface area of the conductive protective layer surface in the region is 1.04 or more and 1.60 or less, which is larger than the specific surface area of the portion other than the base region, and the base material after the conductive protective layer is peeled off. The skewness exceeds 0 when the specific surface area of the surface of the base region is 1.10 or more.

半導体搭載予定部を含むベース領域における導電性保護層表面の比表面積が他より大きい１．０４以上１．６０以下であるので、半導体素子を搭載したときのダイボンド材との密着性が良いとともに、樹脂封止したときの封止樹脂が半導体素子の周囲で強固に固着され、剥離等が生じにくくなる。比表面積が１．０４未満ではダイボンド材や封止樹脂との密着性が不十分であり、１．６０を超えていると、プレス加工時に金型を損耗させるおそれが生じる。
また、導電性保護層を剥離した後のベース領域の比表面積が１．１０以上でスキューネスが０を超えているので、導電性保護層自体の密着性も良好である。この比表面積が１．１０未満あるいはスキューネスが０、もしくは負の値であると、導電性保護層の密着性が不十分となる。 Since the specific surface area of the conductive protective layer surface in the base region including the portion to be mounted with the semiconductor is 1.04 or more and 1.60 or less, which is larger than the others, the adhesiveness with the die bonding material is good when the semiconductor element is mounted. When resin-sealed, the encapsulating resin is firmly fixed around the semiconductor element, and peeling or the like is less likely to occur. If the specific surface area is less than 1.04, the adhesion with the die bonding material or the sealing resin is insufficient, and if it exceeds 1.60, the mold may be damaged during press working.
Moreover, since the specific surface area of the base region after peeling off the conductive protective layer is 1.10 or more and the skewness exceeds 0, the adhesion of the conductive protective layer itself is also good. If the specific surface area is less than 1.10 or the skewness is 0 or a negative value, the adhesion of the conductive protective layer will be insufficient.

前記導電性保護層は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）、白金（Ｐｔ）のうちの１種又は複数の元素からなる。 The conductive protective layer comprises one or more of nickel (Ni), cobalt (Co), indium (In), zinc (Zn), palladium (Pd), silver (Ag), and platinum (Pt). consists of elements.

これら元素により、導電性保護層が硬質になり、プレス加工等の際にも表面の粗化状態が維持されるとともに、耐熱性も向上し、封止樹脂の剥離をより低減させることができる。 These elements make the conductive protective layer hard, so that the roughened state of the surface is maintained even during press working or the like, and the heat resistance is improved, so that peeling of the encapsulating resin can be further reduced.

リードフレームの好ましい実施態様は、前記ベース領域の近傍にワイヤボンディング予定部を有するとともに、該ワイヤボンディング予定部に前記導電性保護層が形成されており、前記ワイヤボンディング予定部における前記導電性保護層表面の比表面積が１．０４未満である。 A preferred embodiment of the lead frame has a portion to be wire-bonded near the base region, the conductive protective layer is formed on the portion to be wire-bonded, and the conductive protective layer is formed on the portion to be wire-bonded. The specific surface area of the surface is less than 1.04.

ワイヤボンディング予定部は、粗い表面ではボンディングワイヤの密着性が損なわれるおそれがある。このため、その比表面積を１．０４未満とすることでボンディングワイヤとの密着性が向上する。 The rough surface of the portion to be wire-bonded may impair the adhesion of the bonding wire. Therefore, by setting the specific surface area to less than 1.04, the adhesion to the bonding wire is improved.

本発明のリードフレームの製造方法は、銅又は銅合金からなる基材の半導体搭載予定部を含み該半導体搭載予定部の周縁から所定寸法張り出すベース領域表面の比表面積を前記ベース領域以外の部分の比表面積より大きい１．１０以上でスキューネスが０を超えるように前記基材に粗化処理を施す粗化処理工程と、該粗化処理工程後に前記ベース領域表面にニッケル（Ｎｉ）、コバルト（Ｃｏ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）、白金（Ｐｔ）のうちの１種又は複数の元素からなる導電性保護層を形成する保護層形成工程と、前記保護層形成工程後にプレス加工により外形を形成するプレス加工工程とを有する。 In the method of manufacturing a lead frame of the present invention, the specific surface area of a base region including a semiconductor-mounting portion of a substrate made of copper or a copper alloy and protruding from the periphery of the semiconductor-mounting portion by a predetermined dimension is reduced to a portion other than the base region. A roughening treatment step of roughening the base material so that the skewness exceeds 0 with a specific surface area of 1.10 or more, which is larger than the specific surface area of the base region, and after the roughening treatment step, nickel (Ni), cobalt ( Co), indium (In), zinc (Zn), palladium (Pd), silver (Ag), and platinum (Pt). and a press working step of forming an outer shape by press working after the protective layer forming step.

特許文献１および特許文献２に記載されているように、Ａｇめっき層をマスキング部材として使用する方法は、Ａｇめっき層を使用する必要のないリードフレームでは高コストにつながり、さらに、粗化する必要のないアウターリード部が粗化されてしまうため、別途マスキングを行う必要があるなど製造方法が非常に煩雑になる問題があった。
本発明においては、粗化処理工程では、Ａｇめっき層を形成することなく、一般に用いられるマスキングテープ等を用いて基材の一部をマスキングした状態で粗化処理することができ、低コストで行うことができる。 As described in Patent Literature 1 and Patent Literature 2, the method of using an Ag plating layer as a masking member leads to a high cost for a lead frame that does not require the use of an Ag plating layer, and furthermore, roughening is required. There is a problem that the manufacturing method becomes very complicated, such as the need for separate masking, because the outer lead portion without the film is roughened.
In the present invention, in the roughening treatment step, the roughening treatment can be performed with a part of the base material masked using a commonly used masking tape or the like without forming an Ag plating layer, and the roughening treatment can be performed at low cost. It can be carried out.

リードフレームの製造方法の好ましい実施態様は、前記粗化処理工程は、３，３´－ ジチオビス（１－プロパンスルホン酸）２ナトリウムを含む電解液中でＰＲパルス電解法により銅めっき層を成膜することにより行う。 In a preferred embodiment of the lead frame manufacturing method, the roughening treatment step includes forming a copper plating layer by PR pulse electrolysis in an electrolytic solution containing disodium 3,3′-dithiobis(1-propanesulfonate). by doing.

このような組成の電解液中でＰＲパルス電解法により銅めっき層を形成すると、比表面積が１．１０以上でスキューネスが０以上の非常に尖った粗面が形成でき、その上に導電性保護層を形成した場合にも、導電性保護層の密着性を高め、その表面を適切な粗面に維持することができる。 When a copper plating layer is formed by the PR pulse electrolysis method in an electrolytic solution having such a composition, a very sharp rough surface having a specific surface area of 1.10 or more and a skewness of 0 or more can be formed. Even when a layer is formed, the adhesion of the conductive protective layer can be enhanced and the surface thereof can be maintained as an appropriately rough surface.

リードフレームの製造方法の好ましい実施態様は、前記ベース領域以外の部分には前記ベース領域の近傍に形成されるワイヤボンディング予定部が含まれており、前記保護層形成工程では、前記ワイヤボンディング予定部にも前記導電性保護層を形成する。 In a preferred embodiment of the lead frame manufacturing method, a portion other than the base region includes a portion to be wire-bonded formed in the vicinity of the base region, and in the protective layer forming step, the portion to be wire-bonded is formed in the vicinity of the base region. The conductive protective layer is also formed on the .

ワイヤボンディング予定部が粗化されると、ボンディングの信頼性が低下する問題が生じるが、本実施態様においては、ワイヤボンディング予定部を粗化処理することなく、導電性保護層を形成しているので、密着性に優れるワイヤボンディング予定部を形成することができる。 If the portion to be wire-bonded is roughened, the reliability of bonding is lowered, but in this embodiment, the conductive protective layer is formed without roughening the portion to be wire-bonded. Therefore, a portion to be wire-bonded with excellent adhesion can be formed.

本発明によれば、高熱環境における封止樹脂との密着性を向上させることができる。 ADVANTAGE OF THE INVENTION According to this invention, the adhesiveness with sealing resin in a high heat environment can be improved.

実施形態のリードフレームが複数個連結状態とされたリードフレーム素材を示す正面図である。FIG. 2 is a front view showing a lead frame material in which a plurality of lead frames of the embodiment are connected; 実施形態のリードフレームのベース部の模式化した断面図である。4 is a schematic cross-sectional view of the base portion of the lead frame of the embodiment; FIG. 図１のリードフレーム素材を製造する方法のうち、（ａ）粗化処理工程及び（ｂ）保護膜形成工程の説明図である。1. It is explanatory drawing of (a) roughening treatment process and (b) protective film formation process among the methods of manufacturing the lead frame material of FIG. 図１のリードフレーム素材を用いてパッケージを製造する方法のうち、（ａ）半導体搭載工程及び（ｂ）樹脂封止工程の説明図である。1. It is explanatory drawing of (a) semiconductor mounting process and (b) resin sealing process among the methods of manufacturing a package using the lead frame material of FIG. 実施形態の製造方法によって製造されたパッケージの正面図である。It is a front view of the package manufactured by the manufacturing method of embodiment.

以下、本発明の実施形態について説明する。
図１は、本実施形態のリードフレーム１０が複数個連結状態に形成された長尺な帯状のリードフレーム素材１を示している。個々のリードフレーム１０は、図示例では、半導体（図示略）が搭載される予定の１個のベース部（本発明のベース領域に相当）１１、２個のワイヤボンディング予定部１２及び３本のリード部１３Ａ，１３Ｂからなり、リードフレーム素材１の長さ方向に沿う左右一組のキャリア部１４Ａ，１４Ｂの間に、長さ方向に並んで複数個連結状態に形成されている。この場合、ベース部１１は平面視正方形状に形成されており、搭載される半導体素子２１（図４参照）の平面形状よりも大きく、半導体が搭載された状態で半導体素子２１の周縁より所定寸法（例えば２ｍｍ以上）張り出す大きさに形成されている。半導体素子２１が搭載される予定の部位を半導体搭載予定部２０と称し、図１に二点鎖線で示す。ベース部１１は半導体搭載予定部２０の周縁から所定寸法張り出す大きさである。 Embodiments of the present invention will be described below.
FIG. 1 shows a long strip-shaped lead frame material 1 in which a plurality of lead frames 10 of this embodiment are connected. In the illustrated example, each lead frame 10 includes one base portion (corresponding to the base region of the present invention) 11 on which a semiconductor (not shown) is to be mounted, two wire-bonding portions 12 and three wire-bonding portions. A plurality of lead portions 13A and 13B are arranged in the longitudinal direction between a set of left and right carrier portions 14A and 14B along the length direction of the lead frame material 1 and are formed in a connected state. In this case, the base portion 11 is formed in a square shape in plan view, is larger than the planar shape of the semiconductor element 21 (see FIG. 4) to be mounted, and has a predetermined dimension from the periphery of the semiconductor element 21 with the semiconductor mounted thereon. It is formed in a size that protrudes (for example, 2 mm or more). A portion where the semiconductor element 21 is to be mounted is referred to as a semiconductor mounting portion 20, and is indicated by a chain double-dashed line in FIG. The base portion 11 has a size that protrudes from the peripheral edge of the semiconductor mounting portion 20 by a predetermined dimension.

両ワイヤボンディング予定部１２は平面視長方形状に形成されている。そして、両キャリア部１４Ａ，１４Ｂの一方のキャリア部（図１に示す例では上側のキャリア部）１４Ａにベース部１１が接続状態に設けられ、このベース部１１の隣（キャリア部１４Ａとは反対側）に２個のワイヤボンディング予定部１２が並んで配置され、他方のキャリア部１４Ｂに接続された３本のリード部１３Ａ，１３Ｂが、ベース部１１と各ワイヤボンディング予定部１２とにそれぞれ１本ずつ接続状態に設けられている。
この場合、３本のリード部１３Ａ，１３Ｂのうちの中央に配置されている１本のリード部１３Ａは、ベース部１１に接続状態とされ、その両側のリード部１３Ｂがワイヤボンディング予定部１２にそれぞれ接続されている。そして、３本のリード部１３Ａ，１３Ｂは、両キャリア部１４Ａ，１４Ｂの間のほぼ中間位置でキャリア部１４Ａ，１４Ｂと平行な連結部１５により連結状態とされている。 Both wire-bonding portions 12 are formed in a rectangular shape in plan view. One of the carrier portions 14A and 14B (the upper carrier portion in the example shown in FIG. 1) 14A is provided with the base portion 11 in a connected state. Two wire-bonding portions 12 are arranged side by side on the side), and three lead portions 13A and 13B connected to the other carrier portion 14B are connected to the base portion 11 and each wire-bonding portion 12, respectively. They are provided in a connected state one by one.
In this case, the central lead portion 13A of the three lead portions 13A and 13B is connected to the base portion 11, and the lead portions 13B on both sides thereof are connected to the portion 12 to be wire-bonded. connected to each other. The three lead portions 13A and 13B are connected by a connecting portion 15 parallel to the carrier portions 14A and 14B at approximately the middle position between the two carrier portions 14A and 14B.

このリードフレーム素材１において、基材１６は銅又は銅合金からなる板材により形成されており、ベース部１１及びワイヤボンディング予定部１２を含むキャリア部１４Ａ側の所定領域には導電性保護層が形成されている。図１では符号１７で示す範囲に導電性保護層が形成されており、この導電性保護層についても同じ符号１７を用いて説明する。
この導電性保護層１７は、導電性を有するとともに、基材１６の銅又は銅合金よりも硬質の皮膜である。具体的には、導電性保護層１７は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）、白金（Ｐｔ）のうちの１種又は複数の元素からなるめっき層である。導電性保護層１７は硬質であるために、熱応力による変形を抑え、高温に曝された際も優れた密着性を発揮するようになる。また、粗面化した銅めっき層１８ａ（後述する）表面の酸化を防止し、銅酸化膜の剥離による封止樹脂の剥離を防ぐ効果もある。後述するように、リードフレーム素材１の長さ方向に沿って連続するマスキングを施してめっき処理するので、導電性保護層１７は、ワイヤボンディング予定部１２の間に配置されるリード部１３Ａの端部にも形成されている。
一方、ベース部１１及びワイヤボンディング予定部１２を含むキャリア部１４Ａ側の所定領域（符号１７で示す領域）以外の部分は、銅又は銅合金からなる基材１６の表面が露出している。 In this lead frame material 1, the base material 16 is formed of a plate material made of copper or a copper alloy, and a conductive protective layer is formed in a predetermined area on the side of the carrier part 14A including the base part 11 and the part to be wire-bonded 12. It is In FIG. 1, a conductive protective layer is formed in a range indicated by reference numeral 17, and this conductive protective layer will also be described using the same reference numeral 17. As shown in FIG.
The conductive protective layer 17 is a film that has conductivity and is harder than the copper or copper alloy of the base material 16 . Specifically, the conductive protective layer 17 is one of nickel (Ni), cobalt (Co), indium (In), zinc (Zn), palladium (Pd), silver (Ag), and platinum (Pt). It is a plating layer consisting of a seed or a plurality of elements. Since the conductive protective layer 17 is hard, it suppresses deformation due to thermal stress and exhibits excellent adhesion even when exposed to high temperatures. It also has the effect of preventing oxidation of the surface of the roughened copper plating layer 18a (to be described later) and preventing peeling of the sealing resin due to peeling of the copper oxide film. As will be described later, since the lead frame material 1 is continuously masked and plated along the length direction, the conductive protective layer 17 does not cover the ends of the lead portions 13A arranged between the portions 12 to be wire-bonded. It is also formed in the part.
On the other hand, the surface of the base material 16 made of copper or copper alloy is exposed except for a predetermined region (region 17) on the side of the carrier portion 14A including the base portion 11 and the portion to be wire-bonded 12. FIG.

また、ベース部１１の表面は粗面化しており、その比表面積は１．０４以上１．６０以下である。図１等では符号１８により粗面化領域を示している。この範囲の比表面積とすることで、後述の封止樹脂３０との密着性を高めている。このベース部１１の比表面積のより好ましい範囲は１．１０以上１．４０以下である。
ベース部１１以外の部分については、ワイヤボンディング予定部１２の比表面積は１．０４未満とするのが好ましい。ワイヤボンディング予定部１２は、ボンディングワイヤ２２との密着性を維持するために、粗面化されていない。ワイヤボンディング予定部１２のより好ましい比表面積は、１．０１以下である。
これらベース部１１及びワイヤボンディング予定部１２以外の部分の比表面積は特に限定されないが、例えば１．００５以上１．０６以下である。
なお、比表面積は、凹凸を含めた表面の面積を凹凸がない平坦面とした場合の面積で割った値である。比表面積の算出は、オックスフォード・インストゥルメンツ株式会社製原子間力顕微鏡ＭＦＰ－３Ｄ Ｉｎｆｉｎｉｔｙを用いて、ＡＣモード、２５μｍ角の視野で表面形状を測定し、この際に得られた表面の面積を測定視野面積で割って算出した。 The surface of the base portion 11 is roughened and has a specific surface area of 1.04 or more and 1.60 or less. In FIG. 1 and the like, reference numeral 18 indicates the roughened area. By setting the specific surface area within this range, the adhesion with the sealing resin 30, which will be described later, is enhanced. A more preferable range of the specific surface area of the base portion 11 is 1.10 or more and 1.40 or less.
As for the portion other than the base portion 11, the specific surface area of the wire-bonding portion 12 is preferably less than 1.04. The portion to be wire-bonded 12 is not roughened in order to maintain adhesion with the bonding wire 22 . A more preferable specific surface area of the portion to be wire-bonded 12 is 1.01 or less.
Although the specific surface area of the portion other than the base portion 11 and the portion to be wire-bonded 12 is not particularly limited, it is, for example, 1.005 or more and 1.06 or less.
The specific surface area is a value obtained by dividing the area of the surface including unevenness by the area of a flat surface without unevenness. The specific surface area is calculated by measuring the surface shape with an AC mode and a 25 μm square field of view using an atomic force microscope MFP-3D Infinity manufactured by Oxford Instruments Co., Ltd., and calculating the surface area obtained at this time. It was calculated by dividing by the measurement visual field area.

このように構成されるリードフレーム１０を有するリードフレーム素材１を製造する方法について説明する。この製造方法は、基材１６のベース部１１となる所定領域の表面を粗面化する粗化処理工程と、粗化処理工程後にベース部１１及びワイヤボンディング予定部１２の表面に導電性保護層１７を形成する保護層形成工程と、保護層形成工程後にプレス加工により外形を形成するプレス加工工程とを有する。以下、工程順に説明する。 A method of manufacturing the lead frame material 1 having the lead frame 10 configured in this way will be described. This manufacturing method includes a roughening treatment step of roughening the surface of a predetermined region to be the base portion 11 of the base material 16, and a conductive protective layer on the surfaces of the base portion 11 and the wire-bonding portion 12 after the roughening treatment step. A protective layer forming step for forming 17 and a pressing step for forming an outer shape by pressing after the protective layer forming step. The order of steps will be described below.

（粗化処理工程）
銅又は銅合金からなる帯状の条材２５を用意し、その幅方向の一方側の周縁から所定距離離れた位置からベース部１１となる領域を除き、他の部分をマスキングテープによってマスキングする。
マスキングした条材２５の露出部分（つまりベース部１１となる領域）に銅の電解めっき処理を施す。その電解めっき液としては、銅めっき処理に広く用いられる硫酸銅（ＣｕＳＯ４）及び硫酸（Ｈ２ＳＯ４）を主成分とした硫酸銅浴等を基本とし、その基本浴に、３，３´－ ジチオビス（１－プロパンスルホン酸）２ナトリウムを添加した水溶液からなる電解液が用いられる。めっき浴の温度は例えば２５℃以上３５℃以下とされる。また、電解めっき処理としてはＰＲ（Ｐｅｒｉｏｄｉｃ Ｒｅｖｅｒｓｅ）パルス電解法が用いられる。このＰＲパルス電解法は、電流の方向を周期的に反転させながら通電して電解めっきする方法であり、例えば、５Ａ／ｄｍ２以上３０Ａ／ｄｍ２以下の正電解（条材２５を陽極とする陽極電解）を１ｍｓ以上１０００ｍｓ以下、１Ａ／ｄｍ２以上２０Ａ／ｄｍ２以下の負電解（条材２５を陰極とする陰極電解）を１ｍｓ以上１０００ｍｓ以下で繰り返す。 (Roughening treatment step)
A strip 25 made of copper or a copper alloy is prepared, and masking tape is applied to the rest of the strip 25 except for the region that will be the base portion 11 from a position a predetermined distance away from the edge on one side in the width direction.
The exposed portion of the masked strip 25 (that is, the region to be the base portion 11) is electroplated with copper. As the electrolytic plating solution, a copper sulfate bath containing copper sulfate (CuSO 4 ) and sulfuric acid (H 2 SO 4 ) as main components, which is widely used for copper plating, is basically used. - an electrolyte consisting of an aqueous solution with the addition of disodium dithiobis(1-propanesulfonate) is used. The temperature of the plating bath is, for example, 25° C. or higher and 35° C. or lower. A PR (Periodic Reverse) pulse electrolysis method is used as the electroplating treatment. This PR pulse electrolysis method is a method of electroplating by energizing while periodically reversing the direction of the current. anodic electrolysis) is repeated for 1 ms to 1000 ms, and negative electrolysis ( cathode electrolysis using the strip 25 as a cathode) is repeated for 1 ms to 1000 ms.

このようなＰＲパルス電解法により銅めっき処理を施すと、マスキングテープの間で露出した条材２５の表面に粗面化した銅めっき層１８ａが形成される（図３（ａ）参照）。この銅めっき層１８ａは、比表面積が１．１０以上でスキューネスが０を超えている。スキューネスは、ＪＩＳ Ｂ ０６０１：２００１に規定され、凹凸形状の凸部と凹部との対称性を示す指標である。スキューネスが正の値であるときは、凹凸形状がその平均面に対して凹部側に偏っていることから凸部の尖り形状が大きいことを表し、スキューネスが負の値であるときは、凹凸形状がその平均面に対して凸部側に偏っていることから凸部の尖り形状が小さいことを表す。スキューネスが０であるときは、平均面に対して凹凸形状が対称であることを示す。スキューネスの算出は、導電性保護層を選択的に除去した後に、オックスフォード・インストゥルメンツ株式会社製原子間力顕微鏡ＭＦＰ－３Ｄ Ｉｎｆｉｎｉｔｙを用いて、ＡＣモード、２５μｍ角の視野で表面形状を測定し、この際に得られた表面の形状から算出した。銅めっき層１８ａ表面のスキューネスが０を超える突起状の粗化形状であると、導電性保護層１７が突起の周りにつきまわり、密着性が向上するとともに、導電性保護層１７を所定厚さ形成した後も、比表面積が低下し難い効果がある。導電性保護層の除去には、ニッケルめっき層の場合はニッケル選択エッチング液メルテックス製メルストリップを用いてニッケルめっき層を除去することができる。
この銅めっき層１８ａのより好ましい比表面積は１．４０以上であり、より好ましいスキューネスは０．３以上である。 When copper plating is performed by such a PR pulse electrolysis method, a roughened copper plating layer 18a is formed on the surface of the strip 25 exposed between the masking tapes (see FIG. 3(a)). The copper plating layer 18a has a specific surface area of 1.10 or more and a skewness exceeding zero. Skewness is defined in JIS B 0601:2001, and is an index that indicates the symmetry between convex portions and concave portions of an uneven shape. When the skewness is a positive value, the uneven shape is biased toward the concave side with respect to the average surface, which means that the peak shape of the convex portion is large. When the skewness is a negative value, the uneven shape is biased toward the convex portion side with respect to the average surface, which means that the peak shape of the convex portion is small. When the skewness is 0, it indicates that the uneven shape is symmetrical with respect to the average plane. The skewness is calculated by selectively removing the conductive protective layer and then using an atomic force microscope MFP-3D Infinity manufactured by Oxford Instruments Co., Ltd. to measure the surface shape in AC mode with a 25 μm square field of view. , was calculated from the shape of the surface obtained at this time. When the surface of the copper plating layer 18a has a projection-like roughened shape with a skewness exceeding 0, the conductive protective layer 17 surrounds the projections, improving adhesion and forming the conductive protective layer 17 to a predetermined thickness. There is an effect that the specific surface area is less likely to decrease even after the addition. In the case of the nickel-plated layer, the nickel-plated layer can be removed using a selective nickel etchant Melstrip made by Meltex.
The copper plating layer 18a preferably has a specific surface area of 1.40 or more and a skewness of 0.3 or more.

（保護層形成工程）
このようにして条材２５のベース部１１となる所定領域を銅めっき層１８ａにより粗面化した後、この銅めっき層１８ａが形成された領域に隣接する部位でワイヤボンディング予定部１２となる領域のマスキングテープを剥がして、銅めっき層１８ａ形成領域とワイヤボンディング予定部１２となる領域を露出させ、これら以外の領域をマスキングした状態とする。
そして、その露出した部分に導電性保護層１７を形成する（図３（ｂ）参照）。導電性保護層１７としては、例えばニッケルめっき層であれば、ニッケルめっき処理に広く用いられるワット浴を用いた電解めっき処理が行われる。
なお、はんだ濡れ性および封止樹脂との密着性の悪化を防ぐため、導電性保護膜１７の表面には酸化層が存在しないことが好ましい。 (Protective layer forming step)
After roughening the predetermined region of the strip 25 to be the base portion 11 with the copper plating layer 18a in this manner, a region adjacent to the region on which the copper plating layer 18a is formed becomes the wire bonding portion 12. The masking tape is peeled off to expose the copper plating layer 18a forming area and the area to be the wire bonding portion 12, and the other areas are masked.
Then, a conductive protective layer 17 is formed on the exposed portion (see FIG. 3B). For example, if the conductive protective layer 17 is a nickel-plated layer, an electroplating process using a Watt bath that is widely used for nickel-plating is performed.
In order to prevent deterioration of solder wettability and adhesion to the sealing resin, it is preferable that no oxide layer exists on the surface of the conductive protective film 17 .

（プレス加工工程）
導電性保護層１７が形成された条材２５をプレス加工により打抜いて、左右一組のキャリア部１４Ａ，１４Ｂの間に、１個のベース部１１、２個のワイヤボンディング予定部１２及び３本のリード部１３Ａ，１３Ｂからなるリードフレーム１０が複数連続して連結されたリードフレーム素材１を形成する。
このプレス加工工程により形成されるリードフレーム素材１は、図１に示すように、ベース部１１及びワイヤボンディング予定部１２の表面には導電性保護層（ニッケルめっき層）１７が形成され、これらベース部１１及びワイヤボンデキング予定部１２以外のリード部１３Ａ，１３Ｂの大部分及びキャリア部１４Ａ，１４Ｂは基材１６の表面が露出している。また、ベース部１１の表面は、図２に示すように、粗化処理工程で施された粗面（銅めっき層１８ａの表面）に導電性保護層１７が形成されているため、導電性保護層１７の表面も、比表面積が１．０４以上１．６０以下の粗面に形成される。
なお、このプレス加工工程において、ベース部１１となる領域の粗面は、その表面に硬質の導電性保護層１７が形成されているため、金型によって潰されにくく、保護層形成工程時の表面状態が維持される。 (Pressing process)
The strip 25 having the conductive protective layer 17 formed thereon is punched by press working to form one base portion 11 and two wire-bonding portions 12 and 3 between a pair of left and right carrier portions 14A and 14B. A lead frame material 1 is formed by continuously connecting a plurality of lead frames 10 composed of book lead portions 13A and 13B.
As shown in FIG. 1, the lead frame material 1 formed by this press working process has a conductive protective layer (nickel plating layer) 17 formed on the surfaces of the base portion 11 and the portion to be wire-bonded 12. Most of the lead portions 13A and 13B and the carrier portions 14A and 14B other than the portion 11 and the portion 12 to be wire-bonded are exposed on the surface of the substrate 16. As shown in FIG. Further, as shown in FIG. 2, the surface of the base portion 11 has a conductive protective layer 17 formed on the roughened surface (the surface of the copper plating layer 18a) applied in the roughening treatment process, so that the conductive protective layer 17 is formed. The surface of the layer 17 is also formed as a rough surface with a specific surface area of 1.04 or more and 1.60 or less.
In this press working process, the rough surface of the region to be the base portion 11 is hard to be crushed by the mold because the hard conductive protective layer 17 is formed on the surface thereof, and the surface of the protective layer forming process is state is maintained.

このようにして製造したリードフレーム素材１は、ベース部１１の中心（半導体搭載予定部２０）に半導体素子２１を搭載するとともに、その半導体素子２１とワイヤボンディング予定部１２との間をボンディングワイヤ２２によって接続状態とし（図４（ａ）参照）、その後、ベース部１１及びワイヤボンディング部（ワイヤボンディング予定部１２にボンディングワイヤ２２が接続された部位）に封止樹脂３０をモールドすることにより、半導体素子２１及びボンディングワイヤ２２を封止樹脂３０により封止したパッケージ３５を形成する（図４（ｂ）参照）。各リードフレーム１０についてベース部１１への半導体素子２１の搭載及びワイヤボンディング、その後の樹脂封止がなされることにより、キャリア部１４Ａ，１４Ｂの間に連続的にパッケージ３５が形成される。 In the lead frame material 1 manufactured in this manner, a semiconductor element 21 is mounted in the center of the base portion 11 (semiconductor-mounting portion 20), and bonding wires 22 are provided between the semiconductor element 21 and the wire-bonding portion 12. (see FIG. 4A), and then mold the sealing resin 30 on the base portion 11 and the wire bonding portion (the portion where the bonding wire 22 is connected to the wire bonding portion 12), so that the semiconductor A package 35 is formed by sealing the element 21 and the bonding wires 22 with the sealing resin 30 (see FIG. 4B). A package 35 is continuously formed between the carrier portions 14A and 14B by mounting the semiconductor element 21 on the base portion 11 of each lead frame 10, wire bonding, and then resin sealing.

その後、キャリア部１４Ａ，１４Ｂと各パッケージ３５との間、及びリード部１３Ａ，１３Ｂを接続している連結部１５をそれぞれ切断することにより、図５に示すように、個々のパッケージ３５を得ることができる。本実施形態のパッケージ３５は、半導体素子２１、ボンディングワイヤ２２が封止樹脂３０内に埋設され、３本のリード部１３Ａ，１３Ｂが外部に引き出された状態となる。 Thereafter, by cutting the connecting portions 15 between the carrier portions 14A, 14B and the respective packages 35 and connecting the lead portions 13A, 13B, individual packages 35 are obtained as shown in FIG. can be done. In the package 35 of this embodiment, the semiconductor element 21 and the bonding wires 22 are embedded in the sealing resin 30, and the three lead portions 13A and 13B are drawn out.

このパッケージ３５は、半導体素子２１から張り出しているベース部１１の周辺部が粗面化していることにより、その表面に設けられる封止樹脂３０との密着性が高く、その剥離を防止することができる。一方、ワイヤボンディング予定部１２においては、粗面化されていない比表面積の小さい表面にボンディングされているので、ボンディングワイヤ２２の密着性も良好である。
また、ベース部１１及びワイヤボンディング予定部１２に導電性保護層１７が形成されていることから、半導体素子２１での発熱や周辺環境等により熱負荷がかかった場合でも、密着性が低下しにくく、耐熱性に優れている。 Since the peripheral portion of the base portion 11 protruding from the semiconductor element 21 is roughened, the package 35 has high adhesion to the sealing resin 30 provided on the surface thereof, and can prevent peeling of the resin. can. On the other hand, in the wire-bonding portion 12, bonding is performed on a surface having a small specific surface area, which is not roughened, so that the bonding wire 22 has good adhesion.
In addition, since the conductive protective layer 17 is formed on the base portion 11 and the portion to be wire-bonded 12, even when heat is generated in the semiconductor element 21 or a heat load is applied due to the surrounding environment, etc., the adhesion is unlikely to decrease. , with excellent heat resistance.

基材として三菱伸銅株式会社製Ｃｕ-Ｆｅ系銅合金の一種である「ＴＡＭＡＣ４」からなる条材を用い、脱脂洗浄、酸洗した後に、ベース部となる領域をストライプ状に残してめっき用マスキングテープを貼り、粗化処理工程としてＰＲパルス電解法により銅めっき処理を実施した。
この銅めっき処理は、硫酸銅５水和物：１５０ｇ／Ｌと硫酸：１００ｇ／Ｌ、及び塩化物イオン：５０ｍｇ／Ｌを加えた硫酸銅浴に、３，３´－ ジチオビス（１－ プロパンスルホン酸）２ ナトリウムを５ｍｇ／Ｌ、 分子量６０００のポリエチレングリコール１００ｍｇ／Ｌ加えた水溶液を用いた。そして、その水溶液中で、試料を陰極とする陰極電解電流密度を－１０Ａ/ｄｍ２、陰極電解時間を１０ｍｓ～１０００ｍｓ、試料を陽極とする陽極電解電流密度を＋２０Ａ/ｄｍ２、陽極電解時間を１ｍｓ～１００ｍｓとしたＰＲパルス電解法によりめっき処理を実施した。
銅めっき層表面の比表面積は、陰極電解時間と陽極電解時間を調整することにより変量した。 A strip made of "TAMAC4", a type of Cu-Fe-based copper alloy manufactured by Mitsubishi Shindoh Co., Ltd., is used as the base material. A masking tape was attached, and a copper plating treatment was performed by a PR pulse electrolysis method as a roughening treatment step.
In this copper plating treatment, 3,3′-dithiobis(1-propanesulfone Acid) 2 An aqueous solution containing 5 mg/L of sodium and 100 mg/L of polyethylene glycol having a molecular weight of 6000 was used. Then, in the aqueous solution, the cathode electrolysis current density with the sample as the cathode is −10 A/dm 2 , the cathode electrolysis time is 10 ms to 1000 ms, the anode electrolysis current density with the sample as the anode is +20 A/dm 2 , and the anode electrolysis time is Plating was performed by the PR pulse electrolysis method with 1 ms to 100 ms.
The specific surface area of the copper plating layer surface was varied by adjusting the cathodic electrolysis time and the anodic electrolysis time.

銅めっき層を形成した後、導電性保護層としてニッケルめっき層を形成した。このニッケルめっき処理は公知のワット浴を用い、直流電解で行った。
これらのめっき処理後、プレス加工により外形を打抜いてリードフレーム素材１を形成した。
また、基材に公知のエッチング処理を施すことにより粗面化し、その後に、ニッケルめっき処理を施すことなくプレス加工によりリードフレーム素材を形成したものも作製した（比較例３）。 After forming the copper plating layer, a nickel plating layer was formed as a conductive protective layer. This nickel plating treatment was performed by DC electrolysis using a known Watts bath.
After these plating treatments, the lead frame material 1 was formed by punching out the outer shape by press working.
A base material was also prepared by subjecting the substrate to a known etching treatment to roughen the surface, and then forming a lead frame material by press working without nickel plating treatment (Comparative Example 3).

これらの試料につき、ベース部及びワイヤボンディング予定部のそれぞれの表面の比表面積を測定するとともに、ベース部においてはニッケルめっき層を剥離した後のスキューネスと比表面積も測定した。
その結果を表１に示す。 For these samples, the specific surface area of each surface of the base portion and the portion to be wire-bonded was measured, and the skewness and specific surface area of the base portion after peeling off the nickel plating layer were also measured.
Table 1 shows the results.

Figure 0007119574000001
Figure 0007119574000001

上記の各試料のベース部及びワイヤボンディング予定部に半導体樹脂封止用エポキシ系樹脂でモールドし、パッケージを作製した。このモールド直後と、モールド後に１２０℃で１０００時間加熱する耐熱試験を実施した後とで、それぞれ超音波撮像装置にて剥離箇所を調査し、ベース部内に剥離箇所が認められたものを「有り」とした。また、１２０℃で１０００時間の耐熱試験後の試料を断面加工し、走査型電子顕微鏡を用いて、ベース部の基材表面の銅めっき層とニッケルめっき層との界面を観察し、剥離の有無を観察した。 The base portion and wire-bonding portion of each sample were molded with an epoxy resin for encapsulating a semiconductor resin to prepare a package. Immediately after this molding and after conducting a heat resistance test of heating at 120° C. for 1000 hours after molding, the locations of peeling were investigated using an ultrasonic imaging device. and In addition, after the heat resistance test at 120°C for 1000 hours, the cross-section of the sample was processed, and the interface between the copper plating layer and the nickel plating layer on the base material surface of the base was observed using a scanning electron microscope to determine the presence or absence of peeling. observed.

ワイヤボンディング性については、ニッケルめっき層が形成されたワイヤボンディング予定部に対して、アルミニウム製ワイヤをボンディングし、その接合界面を断面加工して、ボイドなく接合されているものを「優」、実用上問題ない程度の微少なボイドがみられたものを「良」、明確なボイドがみられたものを「不良」とした。
これの結果を表２に示す。 Regarding the wire bonding property, an aluminum wire is bonded to the portion to be wire-bonded on which the nickel-plated layer is formed, and the cross-section of the bonding interface is processed. A sample in which very small voids were observed without any problem was evaluated as "good", and a sample in which clear voids were observed was evaluated as "bad".
The results of this are shown in Table 2.

Figure 0007119574000002
Figure 0007119574000002

実施例のものは、モールド直後、耐熱試験後ともに封止樹脂の剥離が無く、かつ、ニッケルめっき層の密着性も良好であった。また、ワイヤボンディング部の密着性も優れている。
比較例１は、ベース部表面の比表面積が大きく、モールド直後の封止樹脂の剥離は認められなかったものの、ニッケルめっき剥離後のスキューネスが負の値であり、耐熱試験後では封止樹脂の剥離が認められた。また、基材表面の比表面積が大きいためにワイヤボンディング部の密着性も良くなかった。
比較例２は、ベース部表面の比表面積が小さく、封止樹脂の剥離が認められた。ニッケルめっき剥離後のスキューネスも負の値であったため、ニッケルめっき層の剥離が認められた。
比較例３は、モールド直後の封止樹脂の密着性は良好であったが、耐熱試験後には剥離が生じた。また、ワイヤボンディング部の密着性も良くなかった。 In the examples, there was no separation of the sealing resin immediately after molding and after the heat resistance test, and the adhesion of the nickel plating layer was good. Also, the adhesion of the wire bonding portion is excellent.
In Comparative Example 1, the specific surface area of the base portion surface was large, and no peeling of the sealing resin was observed immediately after molding. Peeling was observed. Moreover, the adhesion of the wire bonding portion was not good due to the large specific surface area of the substrate surface.
In Comparative Example 2, the specific surface area of the surface of the base portion was small, and peeling of the sealing resin was observed. Since the skewness after peeling of the nickel plating was also a negative value, peeling of the nickel plating layer was recognized.
In Comparative Example 3, the adhesion of the sealing resin immediately after molding was good, but peeling occurred after the heat resistance test. Also, the adhesion of the wire bonding portion was not good.

１ リードフレーム素材
１０ リードフレーム
１１ ベース部
１２ ワイヤボンディング予定部
１３Ａ，１３Ｂ リード部
１４Ａ，１４Ｂ キャリア部
１５ 連結部
１６ 基材
１７ 導電性保護層
１８ａ 銅めっき層
２０ 半導体搭載予定部
２１ 半導体素子
２２ ボンディングワイヤ
２５ 条材
３０ 封止樹脂
３５ パッケージ 1 lead frame material 10 lead frame 11 base portion 12 wire bonding scheduled portions 13A, 13B lead portions 14A, 14B carrier portion 15 connecting portion 16 base material 17 conductive protective layer 18a copper plating layer 20 semiconductor mounting scheduled portion 21 semiconductor element 22 bonding Wire 25 Strip 30 Sealing resin 35 Package

Claims (5)

銅又は銅合金からなる基材の半導体搭載予定部を含み該半導体搭載予定部の周縁から所定寸法張り出すベース領域に、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）、白金（Ｐｔ）のうちの１種又は複数の元素からなる導電性保護層が形成されており、前記ベース領域における前記導電性保護層表面の比表面積が前記ベース領域以外の部分の比表面積よりも大きい１．０４以上１．６０以下であり、前記導電性保護層を剥離した後の前記基材の前記ベース領域表面の比表面積が１．１０以上でスキューネスが０を超えていることを特徴とするリードフレーム。 nickel (Ni), cobalt (Co), indium (In), and zinc (Zn) in a base region including a semiconductor-mounting portion of a base material made of copper or a copper alloy and protruding from the periphery of the semiconductor-mounting portion by a predetermined dimension; , palladium (Pd), silver (Ag), and platinum (Pt), and the specific surface area of the conductive protective layer surface in the base region is 1.04 or more and 1.60 or less, which is larger than the specific surface area of the portion other than the base region, and the specific surface area of the base region surface of the substrate after the conductive protective layer is peeled off is 1.10 or more. A lead frame characterized by skewness exceeding zero. 前記ベース領域の近傍にワイヤボンディング予定部を有するとともに、該ワイヤボンディング予定部に前記導電性保護層が形成されており、前記ワイヤボンディング予定部における前記導電性保護層表面の比表面積が１．０４未満であることを特徴とする請求項１記載のリードフレーム。 A portion to be wire-bonded is provided in the vicinity of the base region, and the conductive protective layer is formed on the portion to be wire-bonded, and the specific surface area of the surface of the conductive protective layer in the portion to be wire-bonded is 1.04. 2. The leadframe of claim 1 , wherein the lead frame is less than. 銅又は銅合金からなる基材の半導体搭載予定部を含み該半導体搭載予定部の周縁から所定寸法張り出すベース領域表面の比表面積を前記ベース領域以外の部分の比表面積より大きい１．１０以上でスキューネスが０を超えるように前記基材に粗化処理を施す粗化処理工程と、該粗化処理工程後に前記ベース領域表面にニッケル（Ｎｉ）、コバルト（Ｃｏ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）、白金（Ｐｔ）のうちの１種又は複数の元素からなる導電性保護層を形成する保護層形成工程と、前記保護層形成工程後にプレス加工により外形を形成するプレス加工工程とを有することを特徴とするリードフレームの製造方法。 The specific surface area of the surface of the base region, which includes the semiconductor-mounting portion of the base material made of copper or copper alloy and protrudes from the peripheral edge of the semiconductor-mounting portion, is 1.10 or more, which is larger than the specific surface area of the portion other than the base region. A roughening treatment step of roughening the base material so that the skewness exceeds 0, and nickel (Ni), cobalt (Co), indium (In), zinc ( Zn), palladium (Pd), silver (Ag), and platinum (Pt) by forming a conductive protective layer made of one or more elements , and pressing after the protective layer forming step. A method of manufacturing a lead frame, comprising: a press working step of forming an outer shape. 前記粗化処理工程は、３，３´－ジチオビス（１－プロパンスルホン酸）２ナトリウムを含む電解液中でＰＲパルス電解法により銅めっき層を成膜することにより行うことを特徴とする請求項３記載のリードフレームの製造方法。 The roughening treatment step is carried out by forming a copper plating layer by a PR pulse electrolysis method in an electrolytic solution containing disodium 3,3′-dithiobis(1-propanesulfonate). 4. The method for manufacturing the lead frame according to 3 . 前記ベース領域以外の部分には前記ベース領域の近傍に形成されるワイヤボンディング予定部が含まれており、前記保護層形成工程では、前記ワイヤボンディング予定部にも前記導電性保護層を形成することを特徴とする請求項３又は４記載のリードフレームの製造方法。 A portion other than the base region includes a portion to be wire-bonded formed in the vicinity of the base region, and in the step of forming the protective layer, the conductive protective layer is also formed on the portion to be wire-bonded. 5. The method of manufacturing a lead frame according to claim 3 or 4 , characterized by:
JP2018100316A 2018-05-25 2018-05-25 Lead frame and manufacturing method thereof Active JP7119574B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018100316A JP7119574B2 (en) 2018-05-25 2018-05-25 Lead frame and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018100316A JP7119574B2 (en) 2018-05-25 2018-05-25 Lead frame and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2019204913A JP2019204913A (en) 2019-11-28
JP7119574B2 true JP7119574B2 (en) 2022-08-17

Family

ID=68727326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018100316A Active JP7119574B2 (en) 2018-05-25 2018-05-25 Lead frame and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP7119574B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331566B (en) * 2020-11-02 2024-09-27 昆山一鼎工业科技有限公司 Lead frame surface roughness manufacturing equipment and manufacturing method
CN114752980A (en) * 2022-04-13 2022-07-15 崇辉半导体有限公司 Lead frame roughening process

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245478A (en) 2005-03-07 2006-09-14 Denso Corp Semiconductor device
JP2007266047A (en) 2006-03-27 2007-10-11 Denso Corp Resin-sealed semiconductor device and method of manufacturing same
JP2010076948A (en) 2008-09-24 2010-04-08 Hitachi Metals Ltd Silicon nitride circuit substrate and semiconductor module using the same
JP2010103006A (en) 2008-10-24 2010-05-06 Sony Corp Anode collector, anode, and secondary battery
JP2010245417A (en) 2009-04-09 2010-10-28 Renesas Electronics Corp Semiconductor device and manufacturing method thereof
JP2012079929A (en) 2010-10-01 2012-04-19 Denso Corp Semiconductor device and its manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245478A (en) 2005-03-07 2006-09-14 Denso Corp Semiconductor device
JP2007266047A (en) 2006-03-27 2007-10-11 Denso Corp Resin-sealed semiconductor device and method of manufacturing same
JP2010076948A (en) 2008-09-24 2010-04-08 Hitachi Metals Ltd Silicon nitride circuit substrate and semiconductor module using the same
JP2010103006A (en) 2008-10-24 2010-05-06 Sony Corp Anode collector, anode, and secondary battery
JP2010245417A (en) 2009-04-09 2010-10-28 Renesas Electronics Corp Semiconductor device and manufacturing method thereof
JP2012079929A (en) 2010-10-01 2012-04-19 Denso Corp Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JP2019204913A (en) 2019-11-28

Similar Documents

Publication Publication Date Title
US7294912B2 (en) Semiconductor device
CN109937479B (en) Lead frame material, method for manufacturing the same, and semiconductor package
JP6493952B2 (en) Lead frame and manufacturing method thereof
JP6741356B1 (en) Lead frame
CN101887877B (en) The manufacture method of lead frame
JP6685112B2 (en) Lead frame, lead frame package, and manufacturing method thereof
JP7119574B2 (en) Lead frame and manufacturing method thereof
JPWO2017077903A1 (en) Lead frame material and manufacturing method thereof
JPH09148508A (en) Lead frame for semiconductor device and plastic molded type semiconductor device using the same
TW201803065A (en) Lead frame material and method for producing same
JP6492930B2 (en) Lead frame for semiconductor device and manufacturing method thereof
CN114695303A (en) Lead frame, method for manufacturing lead frame, and semiconductor device
JP6805217B2 (en) Conductive materials, molded products and electronic components
JP5376540B2 (en) Lead frame and semiconductor device
JP6852358B2 (en) Lead frames for semiconductor devices, their manufacturing methods, and resin-sealed semiconductor devices
CN115380633A (en) Junction body and insulating circuit board
JP6827150B1 (en) Lead frame material and its manufacturing method, lead frame and electrical and electronic parts
JP2020161564A (en) Semiconductor element mounting substrate
TW201426943A (en) Semiconductor devices based on aluminumalloy lead frame and fabricating method thereof
US20220285252A1 (en) Metal component
TWI711129B (en) Lead frame, lead frame manufacturing method, and semiconductor device manufacturing method
JP2017022267A (en) Method for manufacturing lead frame
JP5168998B2 (en) Semiconductor device substrate and manufacturing method thereof
JP2024101669A (en) Metal component
JPH07130930A (en) Lead frame and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220718

R150 Certificate of patent or registration of utility model

Ref document number: 7119574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250