[go: up one dir, main page]

JP7074683B2 - 導電パターン構造及びその製造方法、アレイ基板、表示装置 - Google Patents

導電パターン構造及びその製造方法、アレイ基板、表示装置 Download PDF

Info

Publication number
JP7074683B2
JP7074683B2 JP2018549775A JP2018549775A JP7074683B2 JP 7074683 B2 JP7074683 B2 JP 7074683B2 JP 2018549775 A JP2018549775 A JP 2018549775A JP 2018549775 A JP2018549775 A JP 2018549775A JP 7074683 B2 JP7074683 B2 JP 7074683B2
Authority
JP
Japan
Prior art keywords
metal
metal pattern
pattern
conductive pattern
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018549775A
Other languages
English (en)
Other versions
JP2020522118A (ja
Inventor
蒂▲ニ▼ ▲謝▼
▲シャオ▼晋 ▲張▼
▲偉▼ 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2020522118A publication Critical patent/JP2020522118A/ja
Application granted granted Critical
Publication of JP7074683B2 publication Critical patent/JP7074683B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本開示の実施例は導電パターン構造、その製造方法、アレイ基板及び表示装置に関する。
従来、薄膜トランジスタ液晶ディスプレイ（ＴＦＴ－ＬＣＤ）では、ゲートライン、ゲート、ソース、ドレイン及びデータラインの材料として、一般的に化学的性質が安定的で抵抗率が高いＴａ、Ｃｒ又はＭｏ等の金属、又は上記金属の任意の組合せから形成される合金が使用される。ＴＦＴ－ＬＣＤデバイスの寸法が小さく、分解能が低い場合、ゲート信号の遅延が顕著ではなく、デバイスの表示効果への影響が顕著ではない。しかしながら、ＴＦＴ－ＬＣＤの寸法と分解能の向上に伴って、ゲートラインの長さも徐々に増大し、信号遅延時間がその分長くなり、信号遅延時間がある程度まで増加すると、一部の画素が十分に充電できなくなり、表示輝度のムラを引き起こし、ＴＦＴ－ＬＣＤのコントラストを低下させ、画像の表示品質に大きな影響を及ぼす。このため、低抵抗金属たとえばＣｕを用いてゲートライン、ゲート、ソース、ドレイン及びデータラインを製造することにより上記問題を解決することができる。
低抵抗金属を用いて金属線又は金属電極を製造する場合、低抵抗金属が酸化されて、低抵抗金属イオンが半導体層に拡散して、薄膜トランジスタの性能劣化を招くという問題があり、それによりＴＦＴ製品の性能に大きな影響を及ぼす。低抵抗金属で製造された金属線又は金属電極が高温条件に晒される場合、上記問題は特に深刻になる。
本開示の少なくとも一実施例は、第１金属パターンと第２金属パターンとを含み、前記第２金属パターンは、少なくとも部分的に前記第１金属パターンの側面を被覆し、前記第１金属パターンの金属材料の活性が前記第２金属パターンの金属材料の活性より弱い導電パターン構造を提供する。
たとえば、本開示の少なくとも一実施例による導電パターン構造において、前記第１金属パターンの金属材料は、銅系金属及び銀系金属のうちの少なくとも１種を含む。
たとえば、本開示の少なくとも一実施例による導電パターン構造において、前記第２金属パターンの金属材料は、ニッケル、モリブデン、ニオブ、アルミニウム及びチタンのうちの少なくとも１種を含む。
たとえば、本開示の少なくとも一実施例による導電パターン構造において、前記銅系金属は、Ｃｕ、ＣｕＭｏ、ＣｕＴｉ、ＣｕＭｏＷ、ＣｕＭｏＮｂ又はＣｕＭｏＴｉを含み、前記銀系金属は、Ａｇ、ＡｇＭｏ、ＡｇＴｉ、ＡｇＭｏＷ、ＡｇＭｏＮｂ又はＡｇＭｏＴｉを含む。
たとえば、本開示の少なくとも一実施例による導電パターン構造において、前記銅系金属において、銅の質量百分率含有量が約９０ｗｔ％～１００ｗｔ％であり、前記銀系金属において、銀の質量百分率含有量が約９０ｗｔ％～１００ｗｔ％である。
たとえば、本開示の少なくとも一実施例による導電パターン構造はさらに緩衝層を含み、前記第１金属パターンは前記緩衝層上にある。
たとえば、本開示の少なくとも一実施例による導電パターン構造において、前記緩衝層の材料は、Ｍｏ、Ｎｂ、Ｔｉ、ＭｏＷ、ＭｏＮｂ、ＭｏＴｉ、ＷＮｂ、ＷＴｉ、ＴｉＮｂ、窒化ケイ素、酸化ケイ素及び酸窒化ケイ素のうちの少なくとも１種を含む。
たとえば、本開示の少なくとも一実施例による導電パターン構造は前記第１金属パターンの上面を被覆する第３金属パターンをさらに含む。
たとえば、本開示の少なくとも一実施例による導電パターン構造において、前記第３金属パターンの材料は、Ｍｏ、Ｎｂ、Ｔｉ、ＭｏＷ、ＭｏＮｂ、ＭｏＴｉ、ＷＮｂ、ＷＴｉ及びＴｉＮｂのうちの少なくとも１種を含む。
本開示の少なくとも一実施例はさらに、上記いずれかの導電パターン構造を含むアレイ基板を提供する。
本開示の少なくとも一実施例はさらに、上記いずれかのアレイ基板を含む表示装置を提供する。
本開示の少なくとも一実施例はさらに、第１金属パターンを形成するステップと、少なくとも前記第１金属パターンの側面の一部に第２金属パターンを形成するステップとを含み、前記第１金属パターンの金属材料の活性が前記第２金属パターンの金属材料の活性より弱い導電パターン構造の製造方法を提供する。
たとえば、本開示の少なくとも一実施例による製造方法において、前記第１金属パターンの側面に第２金属パターンを形成するステップは、前記第１金属パターンが形成されていたベース基板を、第２金属イオンを含む溶液に入れて、前記第１金属パターンの側面を被覆する第２金属パターンを形成するステップを含む。
たとえば、本開示の少なくとも一実施例による製造方法において、前記第１金属パターンの金属材料は、銅系金属及び銀系金属のうちの少なくとも１種を含む。
たとえば、本開示の少なくとも一実施例による製造方法において、前記第２金属パターンの金属材料は、ニッケル、モリブデン、ニオブ、アルミニウム及びチタンのうちの少なくとも１種を含む。
たとえば、本開示の少なくとも一実施例による製造方法において、前記第２金属イオンを含む溶液は、ニッケル、モリブデン、ニオブ、アルミニウム又はチタンの塩化物、硝酸塩又は硫酸塩溶液を含む。
たとえば、本開示の少なくとも一実施例による製造方法において、前記第１金属パターンを形成する前に、さらに緩衝層を形成するステップを含む。
たとえば、本開示の少なくとも一実施例による製造方法において、前記緩衝層の材料は、Ｍｏ、Ｎｂ、Ｔｉ、ＭｏＷ、ＭｏＮｂ、ＭｏＴｉ、ＷＮｂ、ＷＴｉ、ＴｉＮｂ、窒化ケイ素、酸化ケイ素及び酸窒化ケイ素のうちの少なくとも１種を含む。
たとえば、本開示の少なくとも一実施例による製造方法はさらに、前記第１金属パターンの上面に第３金属パターンを形成するステップを含む。
たとえば、本開示の少なくとも一実施例による製造方法において、前記第３金属パターンの材料は、Ｍｏ、Ｎｂ、Ｔｉ、ＭｏＷ、ＭｏＮｂ、ＭｏＴｉ、ＷＮｂ、ＷＴｉ及びＴｉＮｂのうちの少なくとも１種を含む。
本開示の実施例の技術案をより明瞭に説明するために、以下、実施例の図面を簡単に説明するが、勿論、以下の説明における図面は本開示の一部の実施例に関するものに過ぎず、本開示を制限するものではない。
導電パターン構造の断面構造模式図である。 ＭｏＮｂ／Ｃｕ／ＭｏＮｂ金属層におけるＣｕ金属の側面が酸化されたときの走査型電子顕微鏡像である。 本開示の一実施例による導電パターン構造の断面構造模式図である。 電解質溶液の動作原理図である。 本開示の一実施例によるまた別の導電パターン構造の断面構造模式図である。 本開示の一実施例によるさらに別の導電パターン構造の断面構造模式図である。 本開示の一実施例によるさらに別の導電パターン構造の断面構造模式図である。 本開示の一実施例によるアレイ基板の断面構造模式図である。 本開示の一実施例による表示装置のブロック図である。 本開示の一実施例による導電パターン構造の製造方法のフローチャートである。
以下、本開示の実施例の目的、技術案及び利点をさらに明確にするように、本開示の実施例の図面を参照しながら、本開示の実施例の技術案を明確で完全に説明する。勿論、説明される実施例は、本開示の実施例の一部であり、全ての実施例ではない。説明される本開示の実施例に基づき、当業者が創造的な労働をしない前提で得られる全ての他の実施例は、いずれも本開示の保護範囲に入る。
特別に定義しなければ、本開示に使われる技術用語又は科学用語は本開示が属する分野における一般の従業者が理解できる通常の意味である。本開示に使われる「第１」、「第２」及び類似する用語は、異なる構成要素を区別するためのものに過ぎず、順番、数量又は重要度を示すものではない。「含む」又は「備える」等の類似する用語は、該用語の前に記載された素子又は物体が該用語の後に挙げられる素子又は物体及びそれらと同等のものをカバーするが、ほかの素子又は物体を排除しないことを意味する。「接続」又は「繋がる」等の類似する用語は、物理的又は機械的な接続に制限されるものではなく、直接接続されるか間接的に接続されるかを問わず、電気的な接続を含むこともできる。「上」、「下」、「左」、「右」等は単に相対位置関係を意味するものであり、説明される対象の絶対位置関係が変わると、当該相対位置関係もそれにつれて変わる可能性がある。
表示デバイスの製造過程において、現在、産業化されている薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は主に、アモルファスシリコーン、多結晶シリコン、単結晶シリコン、金属酸化物又はカーボンナノチューブ等を活性層材料としたＴＦＴを含む。上記各種タイプの薄膜トランジスタは、通常、低抵抗金属を導線又は金属電極の材料として用いる。低抵抗金属は酸化されやすく、酸化された金属配線や金属電極の導電性が低下して、さらに薄膜トランジスタの性能に悪影響を与える。また、低抵抗金属イオンが薄膜トランジスタの活性層に拡散しやすく、それによって、薄膜トランジスタの特性劣化を招く。金属酸化物を活性層とした薄膜トランジスタの場合、上記金属配線又は金属電極の酸化と金属イオン拡散の現象が特に深刻である。
通常、低抵抗金属の上下両側にそれぞれ第１緩衝層と第２緩衝層を形成することで、低抵抗金属の酸化を防止し、及び金属イオンの半導体層への拡散を減少させる。たとえば、図１は、導電パターン構造の断面構造模式図である。図１に示されるように、低抵抗金属１０２の上下両側にそれぞれ第１緩衝層１０１と第２緩衝層１０３が形成された後、第１緩衝層／金属／第２緩衝層の三層構造についてエッチング等処理のステップを施すと、三層構造の中間層である低抵抗金属の側面が空気に晒される恐れがあり、後続の絶縁層フィルム堆積と高温アニール等のステップでは、側面の低抵抗金属１０２が極めて酸化されやすく、また、低抵抗金属１０２の収縮及び金属線の切れの恐れもある。たとえば、図２はＭｏＮｂ／Ｃｕ／ＭｏＮｂ金属層におけるＣｕ金属の側面が酸化されたときの走査型電子顕微鏡像である。図２から分かるように、銅金属の側面に疎な突出物が形成され、該疎な突出物は銅酸化物である。
本開示の少なくとも一実施例は、第１金属パターンと第２金属パターンとを含み、第２金属パターンは少なくとも部分的に第１金属パターンの側面を被覆し、且つ第１金属パターンの金属材料の活性が第２金属パターンの金属材料の活性より弱い導電パターン構造を提供する。
本開示の実施例は、第１金属パターンに少なくとも部分的にその側面に被覆された第２金属パターンを形成することで、第１金属パターンの側面の酸化を防止し、それにより第１金属パターンの導電性低下の問題を避け、さらに製品の歩留まり低下の問題を避ける。また、下記のとおり、本開示の少なくとも一実施例による導電パターン構造はさらに、生産装置や外部環境への要件を低下させ、それにより導電パターン構造の製造プロセスの複雑性を低減させ、生産コストを削減させる。
なお、金属活性とは、金属が置換される容易さをいい、金属の活性系列における金属の順番に応じて、前から後へ金属活性が次第に低下していく。金属の活性系列において、第１金属パターンを形成する金属が第２金属パターンを形成する金属より後にある。
なお、第２金属パターンが少なくとも部分的に第１金属パターンの側面を被覆するとは、第２金属パターンが第１金属パターンの側面全体又は側面の一部を被覆する。第１金属パターンをよりよく保護する目的で、第２金属パターンは第１金属パターンの側面全体を被覆する。
なお、第２金属パターンが第１金属パターンの側面を被覆する場合、第２金属パターンは第１金属パターンの上面及び／又は下面を被覆してもよい。
たとえば、図３は本実施例による導電パターン構造の断面構造模式図である。図３に示されるように、該導電パターン構造２０において、第２金属パターン２０２は第１金属パターン２０１の側面を被覆して、露出された第１金属パターン２０１の側面を外部から完全に遮断し、それにより、第１金属パターン２０１の酸化を防止して、第１金属パターン２０１の導電性低下の問題を避ける。
図３に示されるように、第１金属パターン２０１の側面は第２金属パターン２０２に被覆され、第２金属パターン２０２は露出されており、このような場合、第２金属パターン２０２は酸化される可能性があるが、第２金属パターン２０２が酸化されても、その表面に薄くて緻密性に優れた酸化物フィルムが速く形成されて、さらなる酸化反応を防止する。
たとえば、第１金属パターンの材料は低抵抗金属材料であり、該低抵抗金属材料は銅系金属及び銀系金属のうちの少なくとも１種を含み、すなわち、銅系金属だけを含んでもよく、銀系金属だけを含んでもよく、銅と銀を同時に含んでもよい。
たとえば、銅系金属は、Ｃｕ、ＣｕＭｏ、ＣｕＴｉ、ＣｕＭｏＷ、ＣｕＭｏＮｂ又はＣｕＭｏＴｉを含み、銀系金属は、Ａｇ、ＡｇＭｏ、ＡｇＴｉ、ＡｇＭｏＷ、ＡｇＭｏＮｂ又はＡｇＭｏＴｉを含む。
たとえば、銅系金属において、銅の質量百分率含有量が約９０ｗｔ％～１００ｗｔ％、たとえば、９０ｗｔ％、９２ｗｔ％、９４ｗｔ％、９６ｗｔ％、９８ｗｔ％又は１００ｗｔ％であり、銀系金属において、銀の質量百分率含有量が約９０ｗｔ％～１００ｗｔ％、たとえば、９０ｗｔ％、９２ｗｔ％、９４ｗｔ％、９６ｗｔ％、９８ｗｔ％又は１００ｗｔ％である。なお、上記銅の質量百分率含有量と銀の質量百分率含有量の範囲に制限されず、１０％変動しても、本願の範囲と見なされる。
たとえば、第２金属パターンの金属材料は、ニッケル、モリブデン、ニオブ、アルミニウム及びチタンのうちの少なくとも１種を含む。金属の活性系列において、上記金属は銅の前にあり、且つ上記金属に対応した金属酸化物は緻密性に優れるため、さらなる酸化反応を防止できる。
たとえば、該第１金属パターンの厚さが約２００～４００ｎｍ、たとえば、２００ｎｍ、２５０ｎｍ、３００ｎｍ、３５０ｎｍ又は４００ｎｍである。
たとえば、該第２金属パターンの厚さが約１０～５０ｎｍ、たとえば、１０ｎｍ、２０ｎｍ、２５ｎｍ、３０ｎｍ、３５ｎｍ、４０ｎｍ又は５０ｎｍである。
なお、上記第１金属パターンと第２金属パターンの厚さ範囲に制限されず、１０％変動しても、本願の範囲と見なされる。
たとえば、少なくとも第１金属パターンの側面の一部に第２金属パターンを形成する過程は電解セル反応で実施できる。なお、電気エネルギーを化学エネルギーに変換する過程は電解と呼ばれ、対応した装置は電解セルであり、電解セルの作動媒体は電解質溶液である。たとえば、図４は電解質溶液の動作原理図であり、電解質溶液の動作原理としては、アニオンが陽極上に電子を失って酸化反応を行い、失われた電子が外部回路を介して電源の正極へ流れ、又は、陽極材料が活性電極材料である場合、陽極自体が電子を失って酸化されて、陽極金属に対応したカチオンを形成し、カチオンが陰極上で外部電源の陰極による電子を得て還元反応を行う。
たとえば、本開示の実施例では、電解セル反応は下記例を含む。
例１：第１金属パターンの材料は銅金属単体であり、該銅金属単体は陰極とし、陽極材料は不活性電極（たとえば、プラチナ又はパラジウム等）、電解質溶液は塩化ニッケル溶液（ＮｉＣｌ２）である。電解質溶液におけるアニオンＣｌ－１が陽極へ移動して、陽極で酸化反応を行い、カチオンＮｉ２＋が陰極へ移動して、陰極で電子を得て、ニッケル金属単体を形成する。
該電解セル反応：
陽極：２Ｃｌ－１－２ｅ－＝Ｃｌ２（ｇ）
陰極：Ｎｉ２＋＋２ｅ－＝Ｎｉ
上記電気化学反応によって、銅金属単体を陰極とした電極にニッケル金属単体が形成され、すなわち、第１金属パターン（銅金属単体）に第２金属パターン（ニッケル金属単体）が形成される。
なお、上記銅金属単体は銀金属単体、銅系金属合金又は銀系金属合金に交換してもよく、塩化ニッケル溶液（ＮｉＣｌ２）は硫酸ニッケル溶液（ＮｉＳＯ４）、硝酸ニッケル溶液（Ｎｉ（ＮＯ３）２）、塩化アルミニウム溶液（ＡｌＣｌ３）、硫酸アルミニウム溶液（Ａｌ２（ＳＯ４）３）、硝酸アルミニウム溶液（Ａｌ（ＮＯ３）３）及びモリブデン、ニオブとチタンの硫酸塩、硝酸塩又は塩化塩のプラズマ溶液に交換してもよく、電解セル反応は上記陽極反応及び陰極反応と類似する。
例２：第１金属パターンの材料は銅金属単体であり、該銅金属単体は陰極とし、陽極材料はニッケル金属単体、電解質溶液は塩化ニッケル溶液（ＮｉＣｌ２）であり、陽極材料はニッケル金属単体、すなわち陽極は活性電極材料であり、陽極自体が電子を失って酸化されて金属イオンＮｉ２＋になり、陽極が酸化されてなるＮｉ２＋と溶液におけるＮｉ２＋が陰極へ移動して、陰極で電子を得てニッケル金属単体を形成する。
該電解セル反応：
陽極：Ｎｉ－２ｅ－＝Ｎｉ２＋
陰極：Ｎｉ２＋＋２ｅ－＝Ｎｉ
上記電気化学反応によって、銅金属単体を陰極とした電極にニッケル金属単体が形成され、すなわち、第１金属パターン（銅金属単体）に第２金属パターン（ニッケル金属単体）が形成される。
なお、上記銅金属単体は銀金属単体、銅系金属合金又は銀系金属合金に交換してもよく、電解質溶液は硫酸ニッケル溶液（ＮｉＳＯ４）、硝酸ニッケル溶液（Ｎｉ（ＮＯ３）２）、塩化アルミニウム溶液（ＡｌＣｌ３）、硫酸アルミニウム溶液（Ａｌ２（ＳＯ４）３）、硝酸アルミニウム溶液（Ａｌ（ＮＯ３）３）、又はモリブデン、ニオブ及びチタンの硫酸塩、硝酸塩又は塩化塩のプラズマ溶液、又は水溶液に交換してもよく、電解セル反応は上記陽極及び陰極反応と類似する。
たとえば、金属の活性が銅又は銀よりも強い金属のうち不動態化反応が発生しやすい金属、たとえばニッケル、アルミニウム、モリブデン、ニオブ及びチタンを選択してもよい。上記金属は、空気において酸化されても、緻密な酸化物フィルムを速く形成して、さらなる酸化反応を防止することができる。該導電パターン構造がアレイ基板に適用される場合、アレイ基板の製造過程において、後続の化学気相堆積とアニールプロセスにおいても酸化反応が発生することがなく、それにより、銅又は銀金属材料から形成される第１金属パターンの酸化や腐食による歩留まり低下の問題を効率的に防止できる。
たとえば、マグネトロンスパッタリング方式で金属フィルムを堆積して、次に金属フィルムをパターン化して、第２金属パターンを形成し、ただし、マグネトロンスパッタリング過程が真空チャンバで行われ、高価な装置が必要であり、生産コストが高い。本開示の実施例による電解セル反応方法によって、第１金属パターンの側面に第２金属パターンを形成すると、製造過程がシンプルで、且つ苛酷な外部条件を必要としないため、製造コストを削減させる。
たとえば、図５は本開示の実施例による別の導電パターン構造の断面構造模式図であり、第２金属パターン２０２は、第１金属パターン２０１の上面と側面全体を被覆する。このようにして、第１金属パターン２０１の上面の酸化が防止される。
たとえば、図６は本実施例によるまた別の導電パターン構造の断面構造模式図である。図６に示されるように、該導電パターン構造はさらに緩衝層２０３を含み、該第１金属パターン２０１は該緩衝層２０３上にある。たとえば、該緩衝層２０３を形成する材料は、イオン拡散が発生しにくい金属材料又は無機非金属材料を含む。緩衝層２０３は、第１金属パターン２０１の下面の酸化を防止するとともに、第１金属パターン２０１における金属の拡散を防止することができる。たとえば、該金属材料は、Ｍｏ、Ｎｂ、Ｔｉ、ＭｏＷ、ＭｏＮｂ、ＭｏＴｉ、ＷＮｂ、ＷＴｉ又はＴｉＮｂ、該無機非金属材料は窒化ケイ素、酸化ケイ素及び酸窒化ケイ素のうちの少なくとも１種を含む。
図６に示されるように、第２金属パターン２０２は緩衝層２０３の側面上、及び第１金属パターン２０１の上面上に形成されてもよい。
たとえば、該緩衝層の厚さが約２０～３０ｎｍ、たとえば、２０ｎｍ、２５ｎｍ又は３０ｎｍである。なお、上記緩衝層の厚さの範囲に制限されず、１０％変動しても、本願の範囲と見なされる。
たとえば、図７は本実施例によるさらに別の導電パターン構造の断面構造模式図である。図７に示されるように、該導電パターン構造２０はさらに第１金属パターン２０１の上面に被覆される第３金属パターン２０４を含む。第３金属パターン２０４は、第１金属パターン２０１の上面の酸化を防止するとともに、第１金属パターン２０１における金属の拡散を防止することができる。
たとえば、該第３金属パターン２０４を形成する材料は、Ｍｏ、Ｎｂ、Ｔｉ、ＭｏＷ、ＭｏＮｂ、ＭｏＴｉ、ＷＮｂ、ＷＴｉ及びＴｉＮｂのうちの少なくとも１種を含む。
本開示の少なくとも一実施例はさらに、前記のいずれかの導電パターン構造を含むアレイ基板を提供する。
たとえば、該導電パターン構造は、アレイ基板におけるゲート、ゲートライン、第１ソース・ドレイン電極、第２ソース・ドレイン電極、データライン及び共通電極ラインのうちの少なくとも１種である。
たとえば、アレイ基板上に設置された薄膜トランジスタは主に、アモルファスシリコーン薄膜トランジスタ、多結晶シリコン薄膜トランジスタ、単結晶シリコン薄膜トランジスタ、金属酸化物薄膜トランジスタ又はカーボンナノチューブ薄膜トランジスタ等を含む。表示デバイスを製造するためのアレイ基板は、金属酸化物薄膜トランジスタを多く用いる。金属酸化物薄膜トランジスタはキャリア移動度が高いという利点を有するため、薄膜トランジスタを極めて小さくすることができ、それにより、平板ディスプレイの分解能を向上させて、表示デバイスの表示効果を改善し、また、金属酸化物薄膜トランジスタは、特性のムラが少なく、材料とプロセスが低コストで、プロセスの温度が低く、コーティングプロセスを利用でき、半導体層の透明性が高く、バンドギャップが大きい等の利点を有する。以下、アレイ基板における薄膜トランジスタをボトムゲート型金属酸化物薄膜トランジスタとする場合を例にして、説明する。
たとえば、図８は、本実施例によるアレイ基板の断面構造模式図である。図８に示されるように、該アレイ基板３０は、ベース基板３０１、ベース基板３０１上に設置されたゲート３０２、ゲート絶縁層３０３、活性層３０４、第１ソース・ドレイン電極３０５、第２ソース・ドレイン電極３０６、有機絶縁層３０７、パッシベーション層３０８、第１電極３０９、第１絶縁層３１２、第２電極３１０及び共通電極ライン３１１を含む。
たとえば、該アレイ基板３０におけるゲート３０２、ゲートライン（未図示）、第１ソース・ドレイン電極３０５、第２ソース・ドレイン電極３０６、データライン（未図示）及び共通電極ライン３１１は、本開示の実施例によるいずれかの導電パターン構造であってもよく、このように、第１金属パターン（たとえば、銅金属パターン又は銀金属パターン）の側面に金属活性が比較的強い第２金属パターン（たとえば、ニッケル、モリブデン、ニオブ、アルミニウム及びチタン金属パターン）が形成されることによって、銅又は銀材料から形成される第１金属パターンのさらなる酸化や腐食による歩留まり低下の問題を効果的に防止できる。
たとえば、ニッケル、アルミニウム、モリブデン、ニオブ及びチタンは、酸化されても、薄くて緻密な酸化物フィルムを形成するため、さらなる酸化反応を避ける。該導電パターン構造がアレイ基板に適用される場合、アレイ基板の製造過程に、後続の化学気相堆積とアニールプロセスにおいても酸化反応を発生させることがなく、それにより、銅又は銀金属材料から形成される第１金属パターンの酸化や腐食による歩留まり低下の問題を効果的に防止できる。
たとえば、マグネトロンスパッタリング方式で金属フィルムを堆積し、次に金属フィルムをパターン化して第２金属パターンを形成し、ただし、マグネトロンスパッタリング過程が真空チャンバで行われ、高価な装置が必要であり、コストが高い。本開示の少なくとも一実施例による電解セル反応方法によって、第１金属パターンの側面に第２金属パターンを形成すると、製造過程がシンプルで、且つ苛酷な外部条件を必要としないため、製造コストを削減させる。
たとえば、活性層３０４は金属酸化物半導体であり、該活性層３０４の材料はＩＧＺＯ、ＨＩＺＯ、ＩＺＯ、ａ－ＩｎＺｎＯ、ａ－ＩｎＺｎＯ、ＺｎＯ、Ｉｎ２Ｏ３：Ｓｎ、Ｉｎ２Ｏ３：Ｍｏ、Ｃｄ２ＳｎＯ４、ＺｎＯ：Ａｌ、ＴｉＯ２：Ｎｂ又はＣｄ－Ｓｎ－Ｏを含む。
たとえば、本開示の少なくとも一実施例では、ゲート絶縁層３０３の材料は、酸化ケイ素、窒化ケイ素及び酸窒化ケイ素のうちの少なくとも１種を含み、ゲート絶縁層３０３の材料は、上記各物質の材料の特性と同じ又は類似するほかの無機絶縁材料を用いてもよい。
たとえば、ベース基板３０１は、透明絶縁基板を含み、その材料がガラス、石英、プラスチック又はその他の適切な材料であってもよい。
たとえば、有機絶縁層３０７の材料は、ポリイミド、テトラフルオロエチレン－ペルフルオロアルコキシビニルエーテル共重合体、アクリル酸樹脂又はポリエチレンテレフタレートのうちの１種又は複数種を含む。
たとえば、パッシベーション層３０８の材料は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素、二酸化チタン及びアルミナのうちの１種又は複数種を含む。
たとえば、該第１電極３０９は画素電極、第２電極３１０は共通電極、又は、第１電極３０９は共通電極、第２電極３１０は画素電極である。
たとえば、該第１電極３０９と第２電極３１０は、透明導電材料又は金属材料から形成されてもよく、たとえば、該透明導電材料は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化インジウムガリウム（ＩＧＯ）、酸化ガリウム亜鉛（ＧＺＯ）酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化アルミニウム亜鉛（ＡＺＯ）及びカーボンナノチューブ等を含む。該金属材料は、銀、アルミニウム等を含む。
たとえば、該第１電極３０９と第２電極３１０の形成順番が交換してもよく、すなわち、第２電極３１０は第１電極３０９上に位置し、第１電極３０９は第２電極３１０上に位置するようにしてもよく、ここで制限がない。
たとえば、本開示の少なくとも一実施例によるアレイ基板における薄膜トランジスタは、ボトムゲート型薄膜トランジスタ、たとえば、ＥＳ（エッチングストッパ層）構造の薄膜トランジスタ又はＢＣＥ（バックチャネルエッチング）構造の薄膜トランジスタであってもよく、トップゲート型薄膜トランジスタ又はデュアルゲート型薄膜トランジスタであってもよい。
本開示の少なくとも一実施例はさらに、前記のいずれかのアレイ基板を備える表示装置を提供する。たとえば、図９は本開示の少なくとも一実施例による表示装置のブロック図である。図９に示されるように、該表示装置４０はアレイ基板３０を含む。
該表示装置４０の一例は液晶表示装置であり、ここで、アレイ基板と対向基板が互いに対向して液晶セルを形成し、液晶セルに液晶材料が充填されている。該対向基板はたとえばカラーフィルタ基板である。アレイ基板の各サブ画素の画素電極が電場を印加して液晶材料の回転度合いを制御することによって、表示操作を行う。いくつかの例では、該液晶表示装置はさらにアレイ基板にバックライトを提供するバックライト源を含む。
たとえば、該表示装置のほかの例は、有機発光ダイオード（ＯＬＥＤ）表示装置又は電子ペーパー表示装置等であってもよい。
たとえば、該表示装置４０におけるその他の構造について、一般的な設計を参照すればよい。該表示装置はたとえば、携帯電話、タブレット、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲータ等の任意の表示機能を有する製品又は部材である。該表示装置のほかの必要な部分はいずれも当業者が理解すべきものであるため、ここで詳細な説明を省略し、本開示の制限とならない。該表示装置の実施例は、上記アレイ基板の実施例を参照すればよいため、重複説明を省略する。
本開示の少なくとも一実施例はさらに、導電パターン構造の製造方法を提供し、たとえば、図１０は本開示の一実施例による導電パターン構造の製造方法のフローチャートである。たとえば、該製造方法は以下を含む。
Ｓ１０１：第１金属パターンを形成する。
たとえば、第１金属パターンを形成する過程は以下を含む。ベース基板上に第１金属フィルムを堆積して、第１金属フィルムをパターン化して、第１金属パターンを形成する。
たとえば、スパッタリング又は熱蒸発方法を用いて、厚さが約２００～４００ｎｍの第１金属フィルムを連続的に堆積する。たとえば、該第１金属フィルムの厚さは２００ｎｍ、２５０ｎｍ、３００ｎｍ、３５０ｎｍ又は４００ｎｍである。なお、上記第１金属フィルムの厚さ範囲に制限されず、１０％変動しても、本願の範囲と見なされる。
たとえば、該ベース基板は透明絶縁基板であってもよく、その材料がガラス、石英、プラスチック又はその他の適切な材料である。
たとえば、第１金属パターンの材料は低抵抗金属材料であり、該低抵抗金属材料は銅系金属と銀系金属のうちの少なくとも１種を含み、すなわち、銅系金属だけを含んでもよく、銀系金属だけを含んでもよく、銅と銀を同時に含んでもよい。
たとえば、銅系金属はＣｕ、ＣｕＭｏ、ＣｕＴｉ、ＣｕＭｏＷ、ＣｕＭｏＮｂ又はＣｕＭｏＴｉ、銀系金属は、Ａｇ、ＡｇＭｏ、ＡｇＴｉ、ＡｇＭｏＷ、ＡｇＭｏＮｂ又はＡｇＭｏＴｉを含む。
たとえば、銅系金属において、銅の質量百分率含有量が約９０ｗｔ％～１００ｗｔ％、銀系金属において、銀の質量百分率含有量が約９０ｗｔ％～１００ｗｔ％、たとえば、９０ｗｔ％、９２ｗｔ％、９４ｗｔ％、９６ｗｔ％、９８ｗｔ％又は１００ｗｔ％である。なお、上記銅の質量百分率含有量と銀の質量百分率含有量の範囲に制限されず、１０％変動しても、本願の範囲と見なされる。
たとえば、第１金属フィルムをパターン化する過程は以下を含む。第１金属パターン上に一層のフォトレジストをコーティングして、マスクを用いてフォトレジストについて露光と現像処理を行い、フォトレジストでフォトレジスト未保留領域とフォトレジスト保留領域を形成し、そのうち、フォトレジスト保留領域は第１金属パターン（たとえば、アレイ基板では、ゲート、ゲートライン、第１ソース・ドレイン電極、第２ソース・ドレイン電極、データライン又は共通電極ライン）が所在する領域に対応し、フォトレジスト未保留領域は上記パターン以外の領域に対応する。エッチングプロセスによってフォトレジスト未保留領域にある第１金属フィルムを完全にエッチングし、残りのフォトレジストを剥離して、第１金属パターンを形成する。
Ｓ１０２：第１金属パターンの側面に第２金属パターンを形成する。該第１金属パターンを形成する金属の活性が該第２金属パターンを形成する金属の活性より弱い。
金属活性とは、金属が置換される容易さをいい、金属の活性系列における金属の順番に応じて、前から後へ金属活性が次第に低下していく。金属の活性系列において、第１金属パターンを形成する金属が第２金属パターンを形成する金属より後にある。
たとえば、導電パターン構造では、第２金属パターンは第１金属パターンの側面を被覆して、露出された第１金属パターンの側面を外部から完全に遮断し、それにより、第１金属パターンの酸化を防止して、第１金属パターンの導電性低下の問題を避ける。
たとえば、本開示の少なくとも一実施例による製造方法において、第１金属パターンの側面に第２金属パターンを形成する過程は電解セル反応で実施できる。たとえば、該過程は以下を含む。第１金属パターンが形成されていたベース基板を、第２金属イオンを含む溶液に入れて、外電流の作用下で電気エネルギーを化学エネルギーに変換し、該第１金属パターンの側面を被覆する第２金属パターンを形成する。
たとえば、電解セル反応は下記例を含む。
例１：第１金属パターンの材料は銅金属単体であり、該銅金属単体は陰極とし、陽極材料は不活性電極（たとえば、プラチナ又はパラジウム等）、電解質溶液は塩化ニッケル溶液（ＮｉＣｌ２）である。電解質溶液におけるアニオンＣｌ－１が陽極へ移動して、陽極で反応を行い、カチオンＮｉ２＋が陰極へ移動して、陰極で電子を得て、ニッケル金属単体を形成する。
該電解セル反応：
陽極：２Ｃｌ－１－２ｅ－＝Ｃｌ２（ｇ）
陰極：Ｎｉ２＋＋２ｅ－＝Ｎｉ
上記電気化学反応によって、銅金属単体を陰極とした電極にニッケル金属単体が形成され、すなわち、第１金属パターン（銅金属単体）に第２金属パターン（ニッケル金属単体）が形成される。
なお、上記銅金属単体は銀金属単体、銅系金属合金又は銀系金属合金に交換してもよく、電解質溶液は硫酸ニッケル溶液（ＮｉＳＯ４）、硝酸ニッケル溶液（Ｎｉ（ＮＯ３）２）、塩化アルミニウム溶液（ＡｌＣｌ３）、硫酸アルミニウム溶液（Ａｌ２（ＳＯ４）３）、硝酸アルミニウム溶液（Ａｌ（ＮＯ３）３）及びモリブデン、ニオブとチタンの硫酸塩、硝酸塩又は塩化塩のプラズマ溶液に交換してもよく、電解セル反応は上記陽極及び陰極反応と類似する。
例２：第１金属パターンの材料は銅金属単体であり、該銅金属単体は陰極とし、陽極材料はニッケル金属単体、電解質溶液は塩化ニッケル溶液（ＮｉＣｌ２）であり、陽極材料はニッケル金属単体で、活性電極材料であり、陽極自体が電子を失って酸化されて金属イオンＮｉ２＋になり、陽極が酸化されてなるＮｉ２＋と溶液におけるＮｉ２＋が陰極へ移動して、陰極で電子を得てニッケル金属単体を形成する。
該電解セル反応：
陽極：Ｎｉ－２ｅ－＝Ｎｉ２＋
陰極：Ｎｉ２＋＋２ｅ－＝Ｎｉ
上記電気化学反応によって、銅金属単体を陰極とした電極にニッケル金属単体が形成され、すなわち、第１金属パターン（銅金属単体）に第２金属パターン（ニッケル金属単体）が形成される。
なお、上記銅金属単体は銀金属単体、銅系金属合金又は銀系金属合金に交換してもよく、電解質溶液は硫酸ニッケル溶液（ＮｉＳＯ４）、硝酸ニッケル溶液（Ｎｉ（ＮＯ３）２）、塩化アルミニウム溶液（ＡｌＣｌ３）、硫酸アルミニウム溶液（Ａｌ２（ＳＯ４）３）、硝酸アルミニウム溶液（Ａｌ（ＮＯ３）３）、又はモリブデン、ニオブ及びチタンの硫酸塩、硝酸塩又は塩化塩のプラズマ溶液、又は水溶液に交換してもよく、電解セル反応は上記陽極及び陰極反応と類似する。
たとえば、ニッケル、アルミニウム、モリブデン、ニオブ及びチタンは、空気において酸化されても、薄くて緻密な酸化物フィルムを形成して、さらなる酸化反応を防止することができる。該導電パターン構造がアレイ基板に適用される場合、アレイ基板の製造過程において、後続の化学気相堆積とアニールプロセスにおいても酸化反応が発生することがなく、それにより、銅又は銀金属材料から形成される第１金属パターンの酸化や腐食による歩留まり低下の問題を効率的に防止できる。たとえば、マグネトロンスパッタリング方式で金属フィルムを堆積して、次に金属フィルムをパターン化して、第２金属パターンを形成し、ただし、マグネトロンスパッタリング過程が真空チャンバで行われ、高価な装置が必要であり、コストが高い。本開示の少なくとも一実施例による電解セル反応方法によって、第１金属パターンの側面に第２金属パターンを形成すると、製造過程がシンプルで、且つ苛酷な外部条件を必要としないため、製造コストを削減させる。
たとえば、本開示の実施例による製造方法は、第１金属パターンを形成する前に、緩衝層を形成するステップをさらに含む。たとえば、第１金属パターンを形成する前、すなわちベース基板上に第１金属フィルムを堆積する前に、マグネトロンスパッタリング方法又は化学気相堆積方法で緩衝層フィルムを形成して、パターニングプロセスで緩衝層を形成するステップをさらに含む。
たとえば、緩衝層フィルムの堆積過程は、プラズマ強化化学気相堆積（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）方法で、酸化物、窒素化物又は酸素窒化合物の膜層を連続的に堆積し、次にエッチングして緩衝層を形成するステップを含む。対応した反応ガスは、ＳｉＨ４、ＮＨ３、Ｎ２、ＳｉＨ２Ｃｌ２又はＮ２である。ＰＥＣＶＤ方法で堆積すると、温度が低く、堆積速度が高く、成膜品質が高く、ピンホールが少なく、割れにくいという利点がある。
たとえば、緩衝層の材料は、Ｍｏ、Ｎｂ、Ｔｉ、ＭｏＷ、ＭｏＮｂ、ＭｏＴｉ、ＷＮｂ、ＷＴｉ、ＴｉＮｂ、窒化ケイ素、酸化ケイ素及び酸窒化ケイ素のうちの少なくとも１種を含む。
たとえば、該導電パターン構造の製造方法はさらに、第１金属パターンの上面に第３金属パターンを形成するステップを含む。
たとえば、第３金属パターンを形成する材料は、Ｍｏ、Ｎｂ、Ｔｉ、ＭｏＷ、ＭｏＮｂ、ＭｏＴｉ、ＷＮｂ、ＷＴｉ及びＴｉＮｂのうちの少なくとも１種を含む。
たとえば、第３金属パターンを形成する過程については、上記第１金属パターンを形成する過程を参照すればよいため、ここで詳細な説明を省略する。
たとえば、先ず、緩衝フィルム、第１金属フィルム及び第３金属フィルムを順に形成し、次に１つのマスクを用いた１回のパターニングプロセスで緩衝層、第１金属パターン及び第３金属パターンを形成する。
本開示の少なくとも一実施例による導電パターン構造及びその製造方法、アレイ基板及び表示装置は、以下の少なくとも１つの有益な効果がある。
（１）本開示の少なくとも一実施例による導電パターン構造では、第１金属パターンにその側面に被覆された第２金属パターンを形成することによって、第１金属パターンの側面の酸化を防止し、それにより、第１金属パターンの導電性低下の問題を避け、さらに製品の歩留まり低下の問題を避ける。
（２）本開示の少なくとも一実施例による導電パターン構造は、生産装置や外部環境への要件を低下させ、それにより導電パターン構造の製造プロセスの複雑性を低減させる。
（３）本開示の少なくとも一実施例による導電パターン構造は、生産コストを削減させる。
なお、
（１）本開示の実施例の図面中、本開示の実施例に関する構造だけが示されて、ほかの構造については通常の設計を参照すればよい。
（２）明瞭さから、本開示の実施例を説明する図中、層又は領域の厚さが拡大又は縮小されるものであり、すなわち、これら図面は実際な比例に応じて作成するものではない。 なお、たとえば、層、膜、領域又は基板のような素子が別の素子「上」又は「下」に位置すると記載される場合、該素子は別の素子「上」又は「下」に「直接」に位置し、又は、中間素子が存在する。
（３）矛盾がない場合、本開示の実施例及び実施例における特徴は互いに組み合わせて、新しい実施例を構成することができる。
以上は本開示の好ましい実施形態に過ぎず、本開示の保護範囲を制限するものではなく、本開示の保護範囲は前記特許請求の範囲の保護範囲を基準にする。
本願は、２０１７年４月２０日に提出した中国特許出願第２０１７１０２６３４７５．３号の優先権を主張し、ここで、上記中国特許出願に開示されている全内容が本願の一部として援用される。
２０ 導電パターン構造
３０ アレイ基板
４０ 表示装置
１０１ 第１緩衝層
１０２ 低抵抗金属
１０３ 第２緩衝層
２０１ 第１金属パターン
２０２ 第２金属パターン
２０３ 緩衝層
２０４ 第３金属パターン
３０１ ベース基板
３０２ ゲート
３０３ ゲート絶縁層
３０４ 活性層
３０５ 第１ソース・ドレイン電極
３０６ 第２ソース・ドレイン電極
３０７ 有機絶縁層
３０８ パッシベーション層
３０９ 第１電極
３１０ 第２電極
３１１ 共通電極ライン
３１２ 第１絶縁層

Claims (16)

  1. 導電パターン構造であって、
    第１金属パターンと、第２金属パターンと、前記第１金属パターンの第１の主面にある緩衝層と、前記緩衝層から離れる前記第１金属パターンの第２の主面にある第３金属パターンと、を含み、
    前記第２金属パターンは、前記第１金属パターンの側面、前記第３金属パターンの側面及び前記緩衝層の側面とのみ接触しており、前記第２金属パターンは、前記第１金属パターンの第１の主面及び第２の主面と接触しておらず、
    前記第１金属パターンの金属材料の活性が前記第２金属パターンの金属材料の活性より弱い、導電パターン構造。
  2. 前記第１金属パターンの金属材料は、銅系金属及び銀系金属のうちの少なくとも１種を含む、請求項１に記載の導電パターン構造。
  3. 前記第２金属パターンの金属材料は、ニッケル、モリブデン、ニオブ、アルミニウム及びチタンのうちの少なくとも１種を含む、請求項１又は２に記載の導電パターン構造。
  4. 前記銅系金属は、Ｃｕ、ＣｕＭｏ、ＣｕＴｉ、ＣｕＭｏＷ、ＣｕＭｏＮｂ又はＣｕＭｏＴｉを含み、前記銀系金属は、Ａｇ、ＡｇＭｏ、ＡｇＴｉ、ＡｇＭｏＷ、ＡｇＭｏＮｂ又はＡｇＭｏＴｉを含む、請求項２に記載の導電パターン構造。
  5. 前記銅系金属において、銅の質量百分率含有量が約９０ｗｔ％～１００ｗｔ％であり、前記銀系金属において、銀の質量百分率含有量が約９０ｗｔ％～１００ｗｔ％である、請求項２又は４に記載の導電パターン構造。
  6. 前記緩衝層の材料は、Ｍｏ、Ｎｂ、Ｔｉ、ＭｏＷ、ＭｏＮｂ、ＭｏＴｉ、ＷＮｂ、ＷＴｉ、ＴｉＮｂ、窒化ケイ素、酸化ケイ素及び酸窒化ケイ素のうちの少なくとも１種を含む、請求項１に記載の導電パターン構造。
  7. 前記第３金属パターンの材料は、Ｍｏ、Ｎｂ、Ｔｉ、ＭｏＷ、ＭｏＮｂ、ＭｏＴｉ、ＷＮｂ、ＷＴｉ及びＴｉＮｂのうちの少なくとも１種を含む、請求項１に記載の導電パターン構造。
  8. 請求項１～７のいずれかの１項に記載の導電パターン構造を含むアレイ基板。
  9. 請求項８に記載のアレイ基板を含む表示装置。
  10. 導電パターン構造の製造方法であって、
    第１金属パターンを形成するステップと、
    前記第１金属パターンの第１の主面に緩衝層を形成するステップと、
    前記緩衝層から離れる前記第１金属パターンの第２の主面に第３金属パターンを形成するステップと、
    第２金属パターンを形成するステップと、を含み、
    前記第２金属パターンは、前記第１金属パターンの側面、前記第３金属パターンの側面及び前記緩衝層の側面とのみ接触しており、前記第２金属パターンは、前記第１金属パターンの第１の主面及び第２の主面と接触しておらず、
    前記第１金属パターンの金属材料の活性が、前記第２金属パターンの金属材料の活性より弱い、導電パターン構造の製造方法。
  11. 前記第２金属パターンを形成するステップは、前記第１金属パターンが形成されていたベース基板を、第２金属イオンを含む溶液に入れて、前記第２金属パターンを形成するステップを含む、請求項１０に記載の製造方法。
  12. 前記第１金属パターンの金属材料は、銅系金属及び銀系金属のうちの少なくとも１種を含む、請求項１０又は１１に記載の製造方法。
  13. 前記第２金属パターンの金属材料は、ニッケル、モリブデン、ニオブ、アルミニウム及びチタンのうちの少なくとも１種を含む、請求項１２に記載の製造方法。
  14. 前記第２金属イオンを含む溶液は、ニッケル、モリブデン、ニオブ、アルミニウム又はチタンの塩化物、硝酸塩又は硫酸塩溶液を含む、請求項１１に記載の製造方法。
  15. 前記緩衝層の材料は、Ｍｏ、Ｎｂ、Ｔｉ、ＭｏＷ、ＭｏＮｂ、ＭｏＴｉ、ＷＮｂ、ＷＴｉ、ＴｉＮｂ、窒化ケイ素、酸化ケイ素及び酸窒化ケイ素のうちの少なくとも１種を含む、請求項１０に記載の製造方法。
  16. 前記第３金属パターンの材料は、Ｍｏ、Ｎｂ、Ｔｉ、ＭｏＷ、ＭｏＮｂ、ＭｏＴｉ、ＷＮｂ、ＷＴｉ及びＴｉＮｂのうちの少なくとも１種を含む、請求項１０に記載の製造方法。
JP2018549775A 2017-04-20 2017-11-07 導電パターン構造及びその製造方法、アレイ基板、表示装置 Active JP7074683B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710263475.3A CN108735761A (zh) 2017-04-20 2017-04-20 导电图案结构及其制备方法、阵列基板和显示装置
CN201710263475.3 2017-04-20
PCT/CN2017/109722 WO2018192210A1 (zh) 2017-04-20 2017-11-07 导电图案结构及其制备方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
JP2020522118A JP2020522118A (ja) 2020-07-27
JP7074683B2 true JP7074683B2 (ja) 2022-05-24

Family

ID=63855480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018549775A Active JP7074683B2 (ja) 2017-04-20 2017-11-07 導電パターン構造及びその製造方法、アレイ基板、表示装置

Country Status (5)

Country Link
US (1) US10790309B2 (ja)
EP (1) EP3614426B1 (ja)
JP (1) JP7074683B2 (ja)
CN (1) CN108735761A (ja)
WO (1) WO2018192210A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613629B (zh) 2020-06-28 2022-09-09 武汉华星光电技术有限公司 一种导电膜层、导电膜层制备方法及显示装置
CN112732115B (zh) * 2020-12-30 2023-03-24 武汉华星光电半导体显示技术有限公司 触控显示面板及触控显示面板的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093809A (ja) 2000-09-14 2002-03-29 Fujitsu Ltd 半導体装置及びその製造方法
JP2003124216A (ja) 2001-10-16 2003-04-25 Sony Corp 配線用シード膜および半導体装置の配線方法
JP2012204585A (ja) 2011-03-25 2012-10-22 Renesas Electronics Corp 半導体装置の製造方法
US20150144952A1 (en) 2013-11-27 2015-05-28 Samsung Display Co., Ltd. Display substrate, method of manufacturing the same, and display device including the same
CN105226070A (zh) 2015-10-08 2016-01-06 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
JP2016520995A (ja) 2013-03-20 2016-07-14 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレイ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547760A (ja) * 1991-08-12 1993-02-26 Hitachi Ltd 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト
JP3101197B2 (ja) * 1994-12-01 2000-10-23 イビデン株式会社 多層プリント配線板およびその製造方法
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
EP1063693B1 (en) * 1998-12-14 2016-06-29 LG Display Co., Ltd. Method for manufacturing a wiring member on a thin-film transistor substate suitable for a liquid crystal display
CN1909248A (zh) * 2005-08-02 2007-02-07 中华映管股份有限公司 薄膜晶体管及其制造方法
JP5588597B2 (ja) 2007-03-23 2014-09-10 富士フイルム株式会社 導電性材料の製造方法及び製造装置
WO2010140725A1 (ko) * 2009-06-05 2010-12-09 (주)탑엔지니어링 박막 금속 전도선의 형성 방법
US8242012B2 (en) * 2010-07-28 2012-08-14 International Business Machines Corporation Integrated circuit structure incorporating a conductor layer with both top surface and sidewall passivation and a method of forming the integrated circuit structure
CN102983157B (zh) 2012-11-29 2016-03-23 昆山工研院新型平板显示技术中心有限公司 一种制备铝栅极的方法和薄膜晶体管
KR102075529B1 (ko) * 2013-05-29 2020-02-11 삼성디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법
KR102169013B1 (ko) * 2013-12-17 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
CN103794651A (zh) * 2014-01-23 2014-05-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104332474B (zh) 2014-09-02 2017-10-31 重庆京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
US9633957B2 (en) * 2014-11-28 2017-04-25 Infineon Technologies Ag Semiconductor device, a power semiconductor device, and a method for processing a semiconductor device
CN107112365A (zh) * 2014-12-25 2017-08-29 夏普株式会社 半导体装置
CN104465786B (zh) * 2014-12-30 2018-09-04 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示基板和显示装置
US9564362B2 (en) * 2015-02-05 2017-02-07 International Business Machines Corporation Interconnects based on subtractive etching of silver
CN104766803B (zh) * 2015-04-01 2018-09-11 京东方科技集团股份有限公司 Tft的制作方法及tft、阵列基板、显示装置
CN104992949B (zh) * 2015-06-04 2018-03-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104882489B (zh) * 2015-06-26 2018-07-06 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法、显示装置
KR102550322B1 (ko) * 2016-03-22 2023-07-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN105762112A (zh) 2016-04-28 2016-07-13 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
KR102717808B1 (ko) * 2016-11-30 2024-10-15 엘지디스플레이 주식회사 두 개의 전극들 사이에 위치하는 다수의 절연막들을 포함하는 디스플레이 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093809A (ja) 2000-09-14 2002-03-29 Fujitsu Ltd 半導体装置及びその製造方法
JP2003124216A (ja) 2001-10-16 2003-04-25 Sony Corp 配線用シード膜および半導体装置の配線方法
JP2012204585A (ja) 2011-03-25 2012-10-22 Renesas Electronics Corp 半導体装置の製造方法
JP2016520995A (ja) 2013-03-20 2016-07-14 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレイ
US20150144952A1 (en) 2013-11-27 2015-05-28 Samsung Display Co., Ltd. Display substrate, method of manufacturing the same, and display device including the same
CN105226070A (zh) 2015-10-08 2016-01-06 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
JP2020522118A (ja) 2020-07-27
EP3614426A4 (en) 2020-12-09
CN108735761A (zh) 2018-11-02
US10790309B2 (en) 2020-09-29
US20190280012A1 (en) 2019-09-12
EP3614426B1 (en) 2024-08-07
WO2018192210A1 (zh) 2018-10-25
EP3614426A1 (en) 2020-02-26

Similar Documents

Publication Publication Date Title
US11049975B2 (en) Dual-gate thin film transistor, manufacturing method thereof, array substrate and display device
US10394098B2 (en) Conductive pattern structure and its array substrate and display device
US11398505B2 (en) Display substrate and manufacturing method thereof, display panel, and display device
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
US10504983B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
CN103219389B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN110289270B (zh) 阵列基板及其制造方法、显示装置
CN108288621A (zh) 阵列基板的制造方法、阵列基板及显示面板
CN106847744A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN104766803B (zh) Tft的制作方法及tft、阵列基板、显示装置
CN106876479B (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
EP3703112A1 (en) Method for manufacturing oled backplane
US9786791B2 (en) Thin film transistor, array substrate and method of manufacturing the same
US12144207B2 (en) OLED display panel and method of manufacturing same
CN105070766A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN107564922B (zh) 阵列基板及其制造方法、显示装置
JP7074683B2 (ja) 導電パターン構造及びその製造方法、アレイ基板、表示装置
US8470638B2 (en) Thin film transistor array panel and manufacturing method thereof
CN111129033A (zh) 阵列基板及其制备方法
CN105977306A (zh) 一种自对准薄膜晶体管及其制备方法
CN212750898U (zh) 一种oled显示装置
CN212230436U (zh) 一种薄膜晶体管结构
CN106910780A (zh) 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
CN115411113A (zh) 薄膜晶体管及其制备方法、阵列基板
CN111668268A (zh) 一种oled显示装置及制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220512

R150 Certificate of patent or registration of utility model

Ref document number: 7074683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150