JP6976237B2 - ストレージシステム、データ管理方法、及びデータ管理プログラム - Google Patents
ストレージシステム、データ管理方法、及びデータ管理プログラム Download PDFInfo
- Publication number
- JP6976237B2 JP6976237B2 JP2018210691A JP2018210691A JP6976237B2 JP 6976237 B2 JP6976237 B2 JP 6976237B2 JP 2018210691 A JP2018210691 A JP 2018210691A JP 2018210691 A JP2018210691 A JP 2018210691A JP 6976237 B2 JP6976237 B2 JP 6976237B2
- Authority
- JP
- Japan
- Prior art keywords
- controller
- data
- transfer
- new data
- controllers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Hardware Redundancy (AREA)
Description
(*)「PDEV」は、不揮発性の物理的な記憶デバイスの略である。複数のPDEVで複数のRAIDグループが構成されてよい。「RAID」は、Redundant Array of Independent (or Inexpensive) Disksの略である。RAIDグループはパリティグループと呼ばれてもよい。
(*)HCA(Host Channel Adaptor)は、CPUに指示され、コントローラ間の通信を行うデバイスである。HCAは、例えば、DMA(Direct Memory Access)部の一例であり、メモリに直接アクセスすることができる。
(*)プロセッサ部は、1以上のプロセッサを含む。少なくとも1つのプロセッサは、典型的には、CPU(Central Processing Unit)のようなマイクロプロセッサである。1以上のプロセッサの各々は、シングルコアでもよいしマルチコアでもよい。プロセッサは、処理の一部または全部を行うハードウェア回路を含んでもよい。
Claims (7)
- 複数のコントローラと、データを格納可能な記憶デバイスユニットとを有するストレージシステムであって、
メモリに直接アクセス可能であるとともに、他のコントローラとの通信が可能なDMA(Direct Memory Access)部を有し、
前記コントローラは、
プロセッサ部と、
データを一時的に格納するバッファ領域と、データをキャッシュするキャッシュ領域とを有するメモリと、を有し、
ライト要求にかかる新データが前記バッファ領域に格納された場合に、前記コントローラのプロセッサ部は、
前記DMA部を用いて、ライト要求に対応する新データが格納されたバッファ領域から、複数のコントローラの前記キャッシュ領域に対して、他のバッファ領域を介さずに前記新データを転送させる処理を、それぞれの前記コントローラの前記キャッシュ領域に対する前記新データの転送の処理が重複しないように順次行うことにより前記新データの順次転送を行わせ、
前記DMA部は、1つの前記コントローラの前記キャッシュ領域への前記新データの転送の処理の成功を確認してから、他の前記コントローラへの前記新データの転送の処理を行い、
前記コントローラの前記プロセッサ部は、
前記ライト要求に対応する格納領域の旧データが、複数のコントローラのメモリのキャッシュ領域に格納され、且つダーティデータである場合に、前記DMA部を用いて、前記新データの前記順次転送を行わせ、
前記ライト要求に対応する格納領域の旧データが、複数のコントローラのメモリのキャッシュ領域に格納され、且つダーティデータでない場合に、前記DMA部を用いて、ライト要求に対応する新データが格納されたバッファ領域から、複数のコントローラの前記キャッシュ領域に対して、前記新データを他のバッファ領域を介さずに並行して転送させる
ストレージシステム。 - 複数のコントローラと、データを格納可能な記憶デバイスユニットとを有するストレージシステムであって、
メモリに直接アクセス可能であるとともに、他のコントローラとの通信が可能なDMA(Direct Memory Access)部を有し、
前記コントローラは、
プロセッサ部と、
データを一時的に格納するバッファ領域と、データをキャッシュするキャッシュ領域とを有するメモリと、を有し、
ライト要求にかかる新データが前記バッファ領域に格納された場合に、前記コントローラのプロセッサ部は、
前記DMA部を用いて、ライト要求に対応する新データが格納されたバッファ領域から、複数のコントローラの前記キャッシュ領域に対して、他のバッファ領域を介さずに前記新データを転送させる処理を、それぞれの前記コントローラの前記キャッシュ領域に対する前記新データの転送の処理が重複しないように順次行うことにより前記新データの順次転送を行わせ、
前記DMA部は、1つの前記コントローラの前記キャッシュ領域への前記新データの転送の処理の成功を確認してから、他の前記コントローラへの前記新データの転送の処理を行い、
前記コントローラは、それぞれ前記DMA部を有しており、
複数の前記DMA部は、前記ライト要求に対応する前記新データについての前記複数のコントローラの前記キャッシュ領域への転送状態を示す転送状態管理情報を前記コントローラの前記メモリに格納することで、前記複数のDMA部に前記転送を管理させ、全転送が完了したことを前記プロセッサ部が前記転送状態管理情報に基づき検知した場合に、前記ライト要求の要求元に応答し、
前記記憶デバイスユニットにおけるI/O処理対象の記憶空間ごとに担当コントローラが決められており、
ライト要求を受信した受信コントローラは、ライト要求を前記ライト要求の対象の記憶空間の担当コントローラにライト要求を送信するとともに、前記ライト要求の対象の新データをバッファ領域に格納し、
前記担当コントローラのプロセッサ部は、前記受信コントローラのDMA部に対して、前記新データを複数のコントローラの前記キャッシュ領域に対して、他のバッファ領域を介さずに順次転送させる依頼を行い、
前記受信コントローラのDMA部は、前記新データを格納対象の各コントローラの前記キャッシュ領域に転送させるごとに、前記新データの転送が完了したことを示す情報を前記担当コントローラの前記転送状態管理情報に格納させるように制御する
ストレージシステム。 - 複数のコントローラと、データを格納可能な記憶デバイスユニットとを有するストレージシステムであって、
メモリに直接アクセス可能であるとともに、他のコントローラとの通信が可能なDMA(Direct Memory Access)部を有し、
前記コントローラは、
プロセッサ部と、
データを一時的に格納するバッファ領域と、データをキャッシュするキャッシュ領域とを有するメモリと、を有し、
ライト要求にかかる新データが前記バッファ領域に格納された場合に、前記コントローラのプロセッサ部は、
前記DMA部を用いて、ライト要求に対応する新データが格納されたバッファ領域から、複数のコントローラの前記キャッシュ領域に対して、他のバッファ領域を介さずに前記新データを転送させる処理を、それぞれの前記コントローラの前記キャッシュ領域に対する前記新データの転送の処理が重複しないように順次行うことにより前記新データの順次転送を行わせ、
前記DMA部は、1つの前記コントローラの前記キャッシュ領域への前記新データの転送の処理の成功を確認してから、他の前記コントローラへの前記新データの転送の処理を行い、
前記コントローラは、それぞれ前記DMA部を有しており、
複数の前記DMA部は、前記ライト要求に対応する前記新データについての前記複数のコントローラの前記キャッシュ領域への転送状態を示す転送状態管理情報を前記コントローラの前記メモリに格納することで、前記複数のDMA部に前記転送を管理させ、全転送が完了したことを前記プロセッサ部が前記転送状態管理情報に基づき検知した場合に、前記ライト要求の要求元に応答し、
ライト要求に対応する入出力処理を担当するコントローラである担当コントローラの前記プロセッサ部は、
前記ライト要求に対応する前記新データについての前記複数のコントローラの前記キャッシュ領域への転送時に障害が発生したことを検出した場合に、前記転送状態管理情報に基づいて、損傷が発生していないことが保証される旧データ又は新データである保証データを特定し、前記保証データを、前記記憶デバイスユニットにデステージさせるか、又は、障害が発生していないコントローラのメモリのキャッシュ領域に転送させて、前記保証データを複数のコントローラのメモリのキャッシュ領域に格納させた状態とし、
前記記憶デバイスユニットにおけるI/O処理対象の記憶空間ごとに担当コントローラが決められており、
前記DMA部は、ライト要求に対応する新データが格納されたバッファ領域から、まず、前記担当コントローラと異なる転送先コントローラの前記キャッシュ領域に対して転送させ、次に、担当コントローラの前記キャッシュ領域に対して転送させるように制御し、
前記担当コントローラの前記プロセッサ部は、
前記転送先コントローラに障害が発生していることを検出した際に、前記担当コントローラの前記キャッシュ領域への前記新データの転送が完了している場合には、前記担当コントローラの前記キャッシュ領域に格納されている前記新データを前記保証データとし、前記転送先コントローラの前記キャッシュ領域に対して前記新データの転送が完了していない場合には、前記担当コントローラの前記キャッシュ領域に格納されている前記旧データを前記保証データとする
ストレージシステム。 - 複数のコントローラと、データを格納可能な記憶デバイスユニットとを有するストレージシステムであって、
メモリに直接アクセス可能であるとともに、他のコントローラとの通信が可能なDMA(Direct Memory Access)部を有し、
前記コントローラは、
プロセッサ部と、
データを一時的に格納するバッファ領域と、データをキャッシュするキャッシュ領域とを有するメモリと、を有し、
ライト要求にかかる新データが前記バッファ領域に格納された場合に、前記コントローラのプロセッサ部は、
前記DMA部を用いて、ライト要求に対応する新データが格納されたバッファ領域から、複数のコントローラの前記キャッシュ領域に対して、他のバッファ領域を介さずに前記新データを転送させる処理を、それぞれの前記コントローラの前記キャッシュ領域に対する前記新データの転送の処理が重複しないように順次行うことにより前記新データの順次転送を行わせ、
前記DMA部は、1つの前記コントローラの前記キャッシュ領域への前記新データの転送の処理の成功を確認してから、他の前記コントローラへの前記新データの転送の処理を行い、
前記コントローラは、それぞれ前記DMA部を有しており、
複数の前記DMA部は、前記ライト要求に対応する前記新データについての前記複数のコントローラの前記キャッシュ領域への転送状態を示す転送状態管理情報を前記コントローラの前記メモリに格納することで、前記複数のDMA部に前記転送を管理させ、全転送が完了したことを前記プロセッサ部が前記転送状態管理情報に基づき検知した場合に、前記ライト要求の要求元に応答し、
ライト要求に対応する入出力処理を担当するコントローラである担当コントローラの前記プロセッサ部は、
前記ライト要求に対応する前記新データについての前記複数のコントローラの前記キャッシュ領域への転送時に障害が発生したことを検出した場合に、前記転送状態管理情報に基づいて、損傷が発生していないことが保証される旧データ又は新データである保証データを特定し、前記保証データを、前記記憶デバイスユニットにデステージさせるか、又は、障害が発生していないコントローラのメモリのキャッシュ領域に転送させて、前記保証データを複数のコントローラのメモリのキャッシュ領域に格納させた状態とし、
前記記憶デバイスユニットにおけるI/O処理対象の記憶空間ごとに担当コントローラが決められており、
前記DMA部は、ライト要求に対応する新データが格納されたバッファ領域から、まず、前記担当コントローラと異なる転送先コントローラの前記キャッシュ領域に対して転送させ、次に、前記担当コントローラの前記キャッシュ領域に対して転送させるように制御し、
前記担当コントローラの前記プロセッサ部は、
前記担当コントローラの前記キャッシュ領域に対する転送が完了しておらず、前記ライト要求を受信した受信コントローラに故障が発生していることを検出した際に、前記転送先コントローラの前記キャッシュ領域に対して前記新データの転送が完了している場合に、前記転送先コントローラの前記キャッシュ領域に格納されている新データを保証データとする
ストレージシステム。 - 複数のコントローラと、データを格納可能な記憶デバイスユニットとを有するストレージシステムであって、
メモリに直接アクセス可能であるとともに、他のコントローラとの通信が可能なDMA(Direct Memory Access)部を有し、
前記コントローラは、
プロセッサ部と、
データを一時的に格納するバッファ領域と、データをキャッシュするキャッシュ領域とを有するメモリと、を有し、
ライト要求にかかる新データが前記バッファ領域に格納された場合に、前記コントローラのプロセッサ部は、
前記DMA部を用いて、ライト要求に対応する新データが格納されたバッファ領域から、複数のコントローラの前記キャッシュ領域に対して、他のバッファ領域を介さずに前記新データを転送させる処理を、それぞれの前記コントローラの前記キャッシュ領域に対する前記新データの転送の処理が重複しないように順次行うことにより前記新データの順次転送を行わせ、
前記DMA部は、1つの前記コントローラの前記キャッシュ領域への前記新データの転送の処理の成功を確認してから、他の前記コントローラへの前記新データの転送の処理を行い、
前記コントローラは、それぞれ前記DMA部を有しており、
複数の前記DMA部は、前記ライト要求に対応する前記新データについての前記複数のコントローラの前記キャッシュ領域への転送状態を示す転送状態管理情報を前記コントローラの前記メモリに格納することで、前記複数のDMA部に前記転送を管理させ、全転送が完了したことを前記プロセッサ部が前記転送状態管理情報に基づき検知した場合に、前記ライト要求の要求元に応答する
ライト要求に対応する入出力処理を担当するコントローラである担当コントローラの前記プロセッサ部は、
前記ライト要求に対応する前記新データについての前記複数のコントローラの前記キャッシュ領域への転送時に障害が発生したことを検出した場合に、前記転送状態管理情報に基づいて、損傷が発生していないことが保証される旧データ又は新データである保証データを特定し、前記保証データを、前記記憶デバイスユニットにデステージさせるか、又は、障害が発生していないコントローラのメモリのキャッシュ領域に転送させて、前記保証データを複数のコントローラのメモリのキャッシュ領域に格納させた状態とし、
前記記憶デバイスユニットにおけるI/O処理対象の記憶空間ごとに担当コントローラが決められており、
前記DMA部は、ライト要求に対応する新データが格納されたバッファ領域から、まず、前記担当コントローラと異なる転送先コントローラの前記キャッシュ領域に対して転送させ、次に、前記担当コントローラの前記キャッシュ領域に対して転送させるように制御し、
前記担当コントローラと異なるコントローラの前記プロセッサ部は、
前記担当コントローラに故障が発生していることを検出した際に、自身のコントローラが、前記転送先コントローラである場合に、前記転送先コントローラの前記キャッシュ領域に対して前記新データの転送が完了しているか否かを判定し、前記転送先コントローラの前記キャッシュ領域に対して前記新データの転送が完了している場合に、前記コントローラの前記キャッシュ領域に格納されている新データを保証データとする
ストレージシステム。 - 複数のコントローラと、データを格納可能な記憶デバイスユニットとを有するストレージシステムによるデータ管理方法であって、
前記ストレージシステムは、メモリに直接アクセス可能であるとともに、他のコントローラとの通信が可能なDMA部を有し、
前記コントローラは、プロセッサ部と、データを一時的に格納するバッファ領域と、データをキャッシュするキャッシュ領域とを有するメモリと、を有し、
ライト要求にかかる新データが前記バッファ領域に格納された場合に、前記コントローラのプロセッサ部は、前記DMA部を用いて、ライト要求に対応する新データが格納されたバッファ領域から、複数のコントローラの前記キャッシュ領域に対して、他のバッファ領域を介さずに前記新データを転送させる処理を、それぞれの前記コントローラの前記キャッシュ領域に対する前記新データの転送の処理が重複しないように順次行うことにより前記新データの順次転送を行わせ、
前記DMA部は、1つの前記コントローラの前記キャッシュ領域への前記新データの転送の処理の成功を確認してから、他の前記コントローラへの前記新データの転送の処理を行い、
前記コントローラの前記プロセッサ部は、
前記ライト要求に対応する格納領域の旧データが、複数のコントローラのメモリのキャッシュ領域に格納され、且つダーティデータである場合に、前記DMA部を用いて、前記新データの前記順次転送を行わせ、
前記ライト要求に対応する格納領域の旧データが、複数のコントローラのメモリのキャッシュ領域に格納され、且つダーティデータでない場合に、前記DMA部を用いて、ライト要求に対応する新データが格納されたバッファ領域から、複数のコントローラの前記キャッシュ領域に対して、前記新データを他のバッファ領域を介さずに並行して転送させる
データ管理方法。 - 複数のコントローラと、データを格納可能な記憶デバイスユニットとを有するストレージシステムを構成するコンピュータに実行させるデータ管理プログラムであって、
前記コンピュータは、
プロセッサ部と、
データを一時的に格納するバッファ領域と、データをキャッシュするキャッシュ領域とを有するメモリと、
前記メモリに直接アクセス可能であるとともに、他のコントローラとの通信が可能なDMA部と、を有し、
前記コンピュータに、
ライト要求にかかる新データが前記バッファ領域に格納された場合に、複数のDMA部を用いて、ライト要求に対応する新データが格納されたバッファ領域から、複数のコントローラの前記キャッシュ領域に対して、他のバッファ領域を介さずに前記新データを転送させる処理を、それぞれの前記コントローラの前記キャッシュ領域に対する前記新データの転送の処理が重複しないように順次行うことにより前記新データの順次転送を行わせ、
前記DMA部に、1つの前記コントローラの前記キャッシュ領域への前記新データの転送の処理の成功を確認してから、他の前記コントローラへの前記新データの転送の処理を行わせ、
前記ライト要求に対応する格納領域の旧データが、複数のコントローラのメモリのキャッシュ領域に格納され、且つダーティデータである場合に、前記DMA部を用いて、前記新データの前記順次転送を行わせ、
前記ライト要求に対応する格納領域の旧データが、複数のコントローラのメモリのキャッシュ領域に格納され、且つダーティデータでない場合に、前記DMA部を用いて、ライト要求に対応する新データが格納されたバッファ領域から、複数のコントローラの前記キャッシュ領域に対して、前記新データを他のバッファ領域を介さずに並行して転送させる機能
を実現させるためのデータ管理プログラム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018210691A JP6976237B2 (ja) | 2018-11-08 | 2018-11-08 | ストレージシステム、データ管理方法、及びデータ管理プログラム |
US16/546,356 US10936518B2 (en) | 2018-11-08 | 2019-08-21 | Storage system, data management method, and data management program |
US17/169,775 US11334508B2 (en) | 2018-11-08 | 2021-02-08 | Storage system, data management method, and data management program |
JP2021182809A JP7201775B2 (ja) | 2018-11-08 | 2021-11-09 | ストレージシステム、データ管理方法、及びデータ管理プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018210691A JP6976237B2 (ja) | 2018-11-08 | 2018-11-08 | ストレージシステム、データ管理方法、及びデータ管理プログラム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021182809A Division JP7201775B2 (ja) | 2018-11-08 | 2021-11-09 | ストレージシステム、データ管理方法、及びデータ管理プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020077248A JP2020077248A (ja) | 2020-05-21 |
JP6976237B2 true JP6976237B2 (ja) | 2021-12-08 |
Family
ID=70549895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018210691A Active JP6976237B2 (ja) | 2018-11-08 | 2018-11-08 | ストレージシステム、データ管理方法、及びデータ管理プログラム |
Country Status (2)
Country | Link |
---|---|
US (2) | US10936518B2 (ja) |
JP (1) | JP6976237B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6976237B2 (ja) * | 2018-11-08 | 2021-12-08 | 株式会社日立製作所 | ストレージシステム、データ管理方法、及びデータ管理プログラム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2364867B (en) * | 2000-07-17 | 2003-12-10 | Advanced Risc Mach Ltd | A data processing apparatus and slave interface mechanism for controlling access to a slave logic unit by a plurality of master logic units |
JP4090400B2 (ja) | 2003-07-24 | 2008-05-28 | 株式会社日立製作所 | ストレージシステム |
US20100174676A1 (en) * | 2009-01-06 | 2010-07-08 | International Business Machines Corporation | Determining modified data in cache for use during a recovery operation |
JP5835040B2 (ja) * | 2012-03-19 | 2015-12-24 | 富士通株式会社 | 情報処理システムおよびデータ記録制御方法 |
CN104956311B (zh) * | 2013-10-09 | 2017-10-17 | 株式会社日立制作所 | 存储系统以及存储控制方法 |
JP2014167818A (ja) | 2014-05-12 | 2014-09-11 | Hitachi Ltd | データ転送装置およびデータ転送方法 |
JP6520416B2 (ja) * | 2015-06-02 | 2019-05-29 | 富士通株式会社 | 演算処理装置および演算処理装置の処理方法 |
WO2017056219A1 (ja) * | 2015-09-30 | 2017-04-06 | 株式会社日立製作所 | ストレージ装置およびストレージ装置の制御方法 |
US10289577B2 (en) * | 2016-05-11 | 2019-05-14 | New York University | System, method and computer-accessible medium for low-overhead security wrapper for memory access control of embedded systems |
JP6976237B2 (ja) * | 2018-11-08 | 2021-12-08 | 株式会社日立製作所 | ストレージシステム、データ管理方法、及びデータ管理プログラム |
-
2018
- 2018-11-08 JP JP2018210691A patent/JP6976237B2/ja active Active
-
2019
- 2019-08-21 US US16/546,356 patent/US10936518B2/en active Active
-
2021
- 2021-02-08 US US17/169,775 patent/US11334508B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10936518B2 (en) | 2021-03-02 |
US11334508B2 (en) | 2022-05-17 |
US20200151128A1 (en) | 2020-05-14 |
US20210165753A1 (en) | 2021-06-03 |
JP2020077248A (ja) | 2020-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9262265B2 (en) | Storage system and storage control apparatus | |
US6912669B2 (en) | Method and apparatus for maintaining cache coherency in a storage system | |
US8904129B2 (en) | Method and apparatus for backup and restore in a dynamic chunk allocation storage system | |
US7975168B2 (en) | Storage system executing parallel correction write | |
US9946655B2 (en) | Storage system and storage control method | |
US6922752B2 (en) | Storage system using fast storage devices for storing redundant data | |
US20030084397A1 (en) | Apparatus and method for a distributed raid | |
US9298617B2 (en) | Parallel destaging with replicated cache pinning | |
US7984260B2 (en) | Storage system provided with a plurality of controller modules | |
JP2005301419A (ja) | ディスクアレイ装置およびそのデータ処理方法 | |
JP3661205B2 (ja) | ディスクアレイシステムおよびディスクアレイシステムのパリティデータの生成方法 | |
KR20200041815A (ko) | FPGA+SSD 내부의 임베디드 PCIe 스위치로 이레이저 코드 데이터 보호 기능을 지원하는 시스템 | |
CN113711189B (zh) | 用于管理固态驱动器上的降低电力故障能量需求的系统及方法 | |
JP2006227964A (ja) | ストレージシステム、処理方法及びプログラム | |
JP6976237B2 (ja) | ストレージシステム、データ管理方法、及びデータ管理プログラム | |
US11340826B2 (en) | Systems and methods for strong write consistency when replicating data | |
JP7201775B2 (ja) | ストレージシステム、データ管理方法、及びデータ管理プログラム | |
JP3256329B2 (ja) | ディスクアレイ装置及びその制御方法 | |
JP2006099802A (ja) | 記憶制御装置およびキャッシュメモリの制御方法 | |
JP3793544B2 (ja) | ディスクアレイ装置及びその制御方法 | |
JP3620205B2 (ja) | 着脱可能な記憶媒体を使用した高信頼記憶システム | |
US20180052749A1 (en) | Information processing system and information processing method | |
JP2002196893A (ja) | ディスクアレイ装置及びその制御方法 | |
JP2018185584A (ja) | ストレージ装置、ストレージ装置の制御プログラムおよびストレージ装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211012 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6976237 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |