JP6973667B2 - 回路基板及び電子機器 - Google Patents

Description

本発明は、電子機器に用いられる回路基板及びそれを備える電子機器に関する。

特許文献１には、信号伝送と共に電力伝送を可能とした複合伝送線路、及び、線路間の干渉を効果的に抑制できるようにした複合伝送線路について示されている。

国際公開第２０１６／１６３４３６号

特許文献１に記載の複合伝送線路では、複数の信号線路と電源ラインとが単一の複合伝送線路として構成されているため、小型でありながら、複数種の信号伝送と共に電力伝送が可能なケーブルとして用いることができる。

しかし、例えば携帯電話端末やいわゆるスマートフォンなどの無線通信機器においては、多種多様な信号を扱う必要がある。例えばアナログ信号については数１０ＭＨｚ程度の低周波信号から数ＧＨｚ程度の高周波信号まで扱い、デジタル信号については、数１０Mbps程度の低速度信号から数Gbps程度の高速度信号を扱う。このような電子機器において、多種多様な信号を伝送する共用ケーブルを構成することは、電子機器の小型化の面で有効である。

しかし、周波数や伝送速度の異なる複数の信号を伝送する線路を、例えば多層基板構造の単一のケーブルに構成すると、それら線路間で互いに干渉する問題が生じる。例えば、低周波・低速の線路を伝搬する信号が、高周波・高速の線路に対してノイズとして漏洩又は重畳されるおそれがある。また、低周波・低速の信号を伝搬するに適した線路と高周波・高速の信号を伝搬するに適した線路とで、絶縁性基材や導体パターンの構成が異なる場合には、一方の線路について所定の特性が得られないという問題が生じる。

そこで、本発明の目的は、周波数や伝送速度の異なる複数の信号を伝送する線路において、信号の漏洩や、異なる信号同士の干渉を抑制した回路基板及びそれを備える電子機器を提供することにある。また、本発明の目的は、周波数や伝送速度の異なる複数の信号を伝送する線路それぞれについて所定の特性を満足する線路を備える回路基板及びそれを備える電子機器を提供することにある。

（Ａ）本開示の一例としての回路基板は、
第１回路基板部及び第２回路基板部を含む複数の回路基板部を備え、
前記第１回路基板部に低周波信号又は低速信号用の第１伝送線路が形成され、
前記第２回路基板部に高周波信号又は高速信号用の第２伝送線路が形成され、
前記第１伝送線路と前記第２伝送線路とが互いに並走する位置関係で、前記第１回路基板部に前記第２回路基板部が配置された、構造を有する。

（Ｂ）本開示の一例としての回路基板は、
第１回路基板部及び第２回路基板部を含む複数の回路基板部を備え、
前記第１回路基板部に低周波信号又は低速信号用の第１伝送線路が形成され、
前記第２回路基板部に高周波信号又は高速信号用の第２伝送線路が形成され、
前記第１伝送線路は第１信号線路と第１グランド導体とを有し、
前記第２伝送線路は第２信号線路と第２グランド導体とを有し、
前記第１グランド導体と前記第２グランド導体とは対向領域において対向し、
前記第１信号線路および前記第２信号線路は前記対向領域外に形成された、構造を有する。

（Ｃ）本開示の一例としての電子機器は、
上記回路基板、当該回路基板を収納する筐体、及び筐体内に収納される部品を備え、
前記第１回路基板部及び前記第２回路基板部の一方の全体が他方に配置されていて、前記他方から前記一方が突出することで段差部が形成され、
前記段差部により形成される空間に前記筐体又は前記部品（の一部又は全部）が配置される。

本発明によれば、周波数や伝送速度の異なる複数の信号を伝送する線路において、信号の漏洩や、異なる信号同士の干渉を抑制した回路基板及びそれを備える電子機器が得られる。また、周波数や伝送速度の異なる複数の信号を伝送する線路それぞれについて所定の特性を満足する線路を備える回路基板及びそれを備える電子機器が得られる。

図１は第１の実施形態に係る回路基板１０１の平面図である。 図２（Ａ）は回路基板１０１の側面図であり、図２（Ｂ）は図１におけるＸ−Ｘ部分の断面図である。 図３（Ａ）は第２回路基板部２０の長手方向での断面図、図３（Ｂ）及び図３（Ｃ）は第２回路基板部２０の幅方向での断面図である。 図４（Ａ）は第１回路基板部１０のＹ方向での部分断面図である。図４（Ｂ）は第１回路基板部１０のＸ方向での断面図である。 図５（Ａ）は回路基板１０１のＹ方向での部分断面図であり、図５（Ｂ）は回路基板１０１のＸ方向での断面図である。 図６は、第１の実施形態に係る別の回路基板１０１Ｍの部分断面図である。 図７は第２の実施形態に係る回路基板１０２の平面図である。 図８は第３の実施形態に係る電子機器２０１の断面図である。 図９は第４の実施形態に係る第２回路基板部の断面図である。 図１０（Ａ）は、第５の実施形態に係る回路基板１０５の構成要素である第１回路基板部１０及び第２回路基板部２０の断面図であり、図１０（Ｂ）は回路基板１０５の断面図である。 図１１（Ａ）は第６の実施形態に係る回路基板１０６のＹ方向での断面図であり、図１１（Ｂ）は回路基板１０６のＸ方向での断面図である。 図１２（Ａ）は第７の実施形態に係る回路基板１０７の断面図である。図１２（Ｂ）は、フィルタ部ＦＰの信号導体の形状とグランド導体Ｇ２１の形状などを示す平面図である。 図１３は第８の実施形態に係る回路基板１０８の平面図である。 図１４（Ａ）、図１４（Ｂ）は、第９の実施形態に係る回路基板１０９の取り付け構造を示す図である。

まず、本発明に係る回路基板における幾つかの態様について列挙する。

本発明に係る第１の態様の回路基板は、第１回路基板部及び第２回路基板部を含む複数の回路基板部を備え、前記第１回路基板部に低周波信号又は低速信号用の第１伝送線路が形成され、前記第２回路基板部に高周波信号又は高速信号用の第２伝送線路が形成され、前記第１伝送線路と前記第２伝送線路とが互いに並走する位置関係で、前記第１回路基板部に前記第２回路基板部が配置される。この構成によれば、第１回路基板部と第２回路基板部とのアイソレーションが確保され、第１伝送線路と第２伝送線路との間での信号の漏洩や干渉が抑制される。また、低周波・低速信号及び高周波・高速信号それぞれについて、所定の伝送特性が満足できる。

本発明に係る第２の態様の回路基板では、前記第１回路基板部の誘電率は前記第２回路基板部の誘電率よりも高い。

本発明に係る第３の態様の回路基板では、前記第１伝送線路と前記第２伝送線路とは、平面視で前記複数の回路基板部の面方向に沿って互いに並走する。この構成によれば、第１回路基板部と第２回路基板部とのアイソレーションをより高められる。

本発明に係る第４の態様の回路基板では、前記第１伝送線路と前記第２伝送線路とは、前記複数の回路基板部の積層方向に沿って互いに並走する。この構成によれば、第１回路基板部と第２回路基板部とが重なる部分の面方向の幅を狭められる。

本発明に係る第５の態様の回路基板では、前記第１回路基板部が前記第２回路基板部に搭載されて、前記第１回路基板部から前記第２回路基板部が突出することで段差部が形成された、または前記第２回路基板部が前記第１回路基板部に搭載されて、前記第２回路基板部から前記第１回路基板部が突出することで段差部が形成されている。この構成によれば、第１回路基板部と第２回路基板部との重なる部分が相対的に厚くなるが、第１回路基板部又は第２回路基板部が部分的に突出するだけであるので、回路基板の占有体積を小さくでき、回路基板全体の平均的な厚みの増加も抑えられる。これにより電子機器の小型化に貢献できる。

本発明に係る第６の態様の回路基板では、前記第２伝送線路が形成された部分での前記第２回路基板部の幅は前記第１回路基板部の幅より細く、前記第１回路基板部から前記第２回路基板部が突出することで段差部が形成される。この構成によれば、第１伝送線路と第２伝送線路との重なる部分の厚みが相対的に厚くなるが、第２回路基板部が部分的に段差部として突出するだけであるので、回路基板の占有体積を小さくでき、回路基板全体の平均的な厚みの増加も抑えられる。これにより電子機器の小型化に貢献できる。

本発明に係る第７の態様の回路基板では、前記第１回路基板部は複数の絶縁性基材が積層され、第１層間接続導体を含む多層基板であり、前記第２回路基板部は複数の絶縁性基材が積層され、第２層間接続導体を含む多層基板であり、前記第１層間接続導体は金属体で構成され、前記第２層間接続導体は、少なくとも一部に導電性ペーストの固化物を有する。この構成によれば、第１伝送線路に適した層間接続導体を有する第１回路基板部と、第２伝送線路に適した層間接続導体を有する第２回路基板部とを有する回路基板が得られる。

本発明に係る第８の態様の回路基板では、前記第１回路基板部又は前記第２回路基板部は、前記第１伝送線路と前記第２伝送線路との間に位置するグランド導体を備える。この構成によれば、第１伝送線路と第２伝送線路とがグランド導体によって遮蔽されるので、第１伝送線路と第２伝送線路とのアイソレーションがより高まる。

また、前記第１回路基板部の誘電率は前記第２回路基板部の誘電率よりも高い。

また、前記第１グランド導体と前記第２グランド導体との間には、前記第２回路基板部の誘電率よりも誘電率が高い絶縁体が配される。

本発明に係る第９の態様の電子機器は、上記第５又は第６の態様における回路基板、当該回路基板を収納する筐体、及び筐体内に収納される部品を備え、前記第１回路基板部及び前記第２回路基板部の一方の全体が他方に配置されていて、前記他方から前記一方が突出することで段差部が形成され、前記段差部により形成される空間に前記筐体又は前記部品（の一部又は全部）が配置される。この構成によれば、回路基板の段差部によって無駄なスペースが生じることがなく、集積度の低下が回避できる。

以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明又は理解の容易性を考慮して、実施形態を説明の便宜上分けて示すが、異なる実施形態で示した構成の部分的な置換又は組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

《第１の実施形態》
図１は第１の実施形態に係る回路基板１０１の平面図である。図２（Ａ）は回路基板１０１の側面図であり、図２（Ｂ）は図１におけるＸ−Ｘ部分の断面図である。但し、図２（Ｂ）においては、内部の導体パターンの図示を省略している。図１、図２（Ａ）、図２（Ｂ）において，Ｘ，Ｙ，Ｚは直交３軸を表している。このＸ，Ｙ，Ｚの意味については、以降に示す他の図についても同様である。

回路基板１０１は、第１回路基板部１０及び第２回路基板部２０を含む。第１回路基板部１０は、絶縁性基材がポリイミド（ＰＩ）、変性ポリイミド等の熱硬化性樹脂シートや、ポリエチレンテレフタレート（PET）等の熱可塑性樹脂シートで構成された多層基板である。第２回路基板部２０は、絶縁性基材が液晶ポリマー（LCP）、ポリエーテルエーテルケトン（PEEK）、ポリテトラフルオロエチレン（PTFE）等の可撓性を有する低誘電率・低誘電正接の熱可塑性樹脂シートで構成された多層基板である。第２回路基板部２０は第１回路基板部１０に搭載されている。

第１回路基板部１０には、低周波信号又は低速信号用の複数の第１伝送線路１１が形成されている。第２回路基板部２０には、高周波信号又は高速信号用の複数の第２伝送線路２１が形成されている。

第２回路基板部２０は、第１伝送線路１１と第２伝送線路２１とが互いに並走する位置関係で第１回路基板部１０に配置されている。

回路基板１０１は、第１領域Ｒ１、第２領域Ｒ２、第３領域Ｒ３、に分けることができる。第１領域Ｒ１には他の回路基板に接続されるコネクタ（レセプタクル）ＣＮ１が実装されている。第１領域Ｒ１の一部（第２領域Ｒ２につながる部分）は屈曲部ＢＰである。第２領域Ｒ２には第２回路基板部２０が搭載（実装）されている。第３領域Ｒ３には３つのアンテナの放射素子ＲＥ１，ＲＥ２，ＲＥ３が形成されている。また、第３領域Ｒ３には他の回路基板に接続されるコネクタ（レセプタクル）ＣＮ２が実装されている。屈曲部ＢＰは第１回路基板部１０の他の部分に比べて厚さが薄くてもよい。そのことによって、屈曲部ＢＰの柔軟性を高めることができる。

なお、上記他の回路基板との接続はコネクタ接続に限らず、はんだ接続であってもよい。上記他の回路基板は、例えばＦＲ４のような安価なリジッド基板である。また、回路基板１０１の接続先は他の回路基板に限らず、筐体に直接接続される場合にも適用できる。

第１回路基板部１０には、コネクタＣＮ１とコネクタＣＮ２との間を接続する複数の第１伝送線路１１が形成されている。また、第１回路基板部１０には、コネクタＣＮ１と第２回路基板部２０の第２伝送線路２１との間を接続する伝送線路１２が形成されている。第１伝送線路１１及び伝送線路１２は第１回路基板部１０の内部に形成されているが、図１では、第１伝送線路１１及び伝送線路１２の信号導体のパターンを概念的に表している。

第２回路基板部２０に形成されている第２伝送線路２１は、第２回路基板部２０の内部に形成されているが、図１では、第２伝送線路２１の信号導体のパターンを概念的に表している。

第１伝送線路１１と第２伝送線路２１とは、第１回路基板部１０と第２回路基板部２０との積層方向（Ｚ方向）に沿って、互いに並走する。第１回路基板部１０に第２回路基板部２０が実装された状態で、第２伝送線路２１は伝送線路１２に接続される。

第３領域Ｒ３に形成されている放射素子ＲＥ１，ＲＥ２，ＲＥ３それぞれは、例えばモノポールアンテナとして作用する。

回路基板１０１は屈曲部ＢＰが屈曲された状態で電子機器内に収納される。コネクタＣＮ１は電子機器内の他の回路基板に設けられたコネクタ（プラグ）に接続される。同様に、コネクタＣＮ２も電子機器内の他の回路基板に設けられたコネクタ（プラグ）に接続される。

図２（Ａ）、図２（Ｂ）に表れているように、第２回路基板部２０の全体が第１回路基板部１０に配置されていて、第１回路基板部１０から第２回路基板部２０が突出することで、Ｙ方向において、段差部ＳＴが形成されている。また、第２伝送線路２１が形成された部分での第２回路基板部２０の幅は第１回路基板部１０の幅より細い。そのことで、第１回路基板部１０から第２回路基板部２０の突出部に、Ｘ方向において、段差部ＳＴが形成されている。

図３（Ａ）は第２回路基板部２０の長手方向での断面図、図３（Ｂ）及び図３（Ｃ）は第２回路基板部２０の幅方向での断面図である。いずれも、第２回路基板部２０の単体状態における図である。特に、図３（Ｂ）は３本の信号導体ＳＬ２Ａ，ＳＬ２Ｂ，ＳＬ２Ｃがグランド導体Ｇ２１，Ｇ２２で挟まれている部分での断面図であり、図３（Ｃ）は端子電極Ｅ２１Ａ，Ｅ２１Ｂ，Ｅ２１Ｃ形成部分での断面図である。

第２回路基板部２０は、複数の絶縁性基材Ｓ２が積層され、第２層間接続導体Ｖ２１Ａ，Ｖ２１Ｂ，Ｖ２１Ｃ，Ｖ２２Ｂ等を含む多層基板である。３本の信号導体ＳＬ２Ａ，ＳＬ２Ｂ，ＳＬ２Ｃと、これらを積層方向に挟むグランド導体Ｇ２１，Ｇ２２と、それらの間の絶縁性基材とで、３つのストリップライン構造の第２伝送線路２１（図１参照）が構成されている。信号導体ＳＬ２Ａ，ＳＬ２Ｂ，ＳＬ２Ｃの一方端は、それぞれ層間接続導体Ｖ２１Ａ，Ｖ２１Ｂ，Ｖ２１Ｃを介して端子電極Ｅ２１Ａ，Ｅ２１Ｂ，Ｅ２１Ｃに導通している。信号導体ＳＬ２Ａ，ＳＬ２Ｂ，ＳＬ２Ｃの他方端は、それぞれ層間接続導体を介して端子電極に導通している。図３（Ａ）に示す断面位置では、信号導体ＳＬ２Ｂの他方端が層間接続導体Ｖ２２Ｂを介して端子電極Ｅ２２Ｂに導通することが表れている。

上記信号導体ＳＬ２Ａ，ＳＬ２Ｂ，ＳＬ２Ｃ、グランド導体Ｇ２１，Ｇ２２、等は、例えばパターンニングされたＣｕ箔である。また、第２層間接続導体Ｖ２１Ａ，Ｖ２１Ｂ，Ｖ２１Ｃ，Ｖ２２Ｂ等は、例えばＣｕ，Ｓｎ系の導電性ペーストの固化によるビアである。

第２回路基板部２０の実装面（下面）には端子電極Ｅ２１Ｂ，Ｅ２２Ｂ等を露出させる、絶縁性基材Ｓ２の開口Ｈ１，Ｈ４が形成されている。また、第２回路基板部２０の実装面には、グランド導体Ｇ２１を部分的に露出させる、絶縁性基材Ｓ２の開口Ｈ２，Ｈ３が形成されている。なお、絶縁性基材Ｓ２に、その略全面を覆うように保護膜を設ける場合には、その保護膜に開口Ｈ１，Ｈ２，Ｈ３，Ｈ４を設けてもよい。

図４（Ａ）は第１回路基板部１０のＹ方向での部分断面図である。図４（Ｂ）は第１回路基板部１０のＸ方向での断面図であり、図３（Ｃ）に示した第２回路基板部２０の端子電極Ｅ２１Ａ，Ｅ２１Ｂ，Ｅ２１Ｃが接続される接続パッドＰ１１Ａ，Ｐ１１Ｂ，Ｐ１１Ｃの位置での断面図である。

第１回路基板部１０は、複数の絶縁性基材Ｓ１が積層され、第１層間接続導体Ｖ１０を含む多層基板である。図４（Ａ）に表れているように、第１回路基板部１０の上面には接続パッドＰ１１Ｂ，Ｐ１３，Ｐ１４，Ｐ１２Ｂ等が形成されている。また、図４（Ｂ）に表れているように、第１回路基板部１０の上面には接続パッドＰ１１Ａ，Ｐ１１Ｂ，Ｐ１１Ｃが形成されている。

第１回路基板部１０の下面にはグランド導体Ｇ１１が形成されている。第１回路基板部１０の内部にはグランド導体Ｇ１２、信号導体ＳＬ１１等が形成されている。これら信号導体ＳＬ１１等と、グランド導体Ｇ１１，Ｇ１２と、それらの間の絶縁性基材とによってストリップライン構造の第１伝送線路１１及び伝送線路１２（図１参照）が構成されている。グランド導体Ｇ１１，Ｇ１２及び接続パッドＰ１４は第１層間接続導体Ｖ１０を介して接続されている。

上記信号導体ＳＬ１１、グランド導体Ｇ１１，Ｇ１２、等は、例えばパターンニングされたＣｕ箔である。また、層間接続導体Ｖ１０は例えば貫通孔内にＣｕめっきが施されためっきビアである。

図５（Ａ）は回路基板１０１のＹ方向での部分断面図であり、図５（Ｂ）は回路基板１０１のＸ方向での断面図である。図５（Ａ）、図５（Ｂ）は、図４（Ａ）、図４（Ｂ）に示した第１回路基板部１０に第２回路基板部２０を実装した状態での、同じ位置での断面図である。

第２回路基板部２０の端子電極Ｅ２１Ｂ，Ｅ２２Ｂ等は、はんだを介して第１回路基板部１０の接続パッドＰ１１Ｂ，Ｐ１２Ｂ等に接続される。また、第２回路基板部２０のグランド導体Ｇ２１は、図３（Ａ）に示した開口Ｈ２，Ｈ３を経由し、はんだを介して接続パッドＰ１３，Ｐ１４にそれぞれ接続される。このように、信号の入出力用端子以外に、第２回路基板部２０の電極を第１回路基板部１０の接続パッドに接続する構造により、第２回路基板部２０が狭幅または長尺であっても、第１回路基板部１０に対する第２回路基板部２０の浮き上がりや面方向への屈曲が抑制される。また、信号の入出力用端子以外の電極と第１回路基板部１０の接続パッドとでグランド同士を接続する構造とすると、グランド電位がより安定化し、第２伝送線路と他の回路との不要結合や不要輻射をより抑制できる。

上記一方の接続パッドＰ１１Ａ，Ｐ１１Ｂ，Ｐ１１Ｃは伝送線路１２（図１参照）に繋がっている。また、他方の接続パッド（接続パッドＰ１２Ｂ等）はアンテナの放射素子ＲＥ１，ＲＥ２，ＲＥ３（図１参照）に繋がっている。

以上に示した構造により、第１伝送線路１１と第２伝送線路２１とが互いに並走する位置関係で、第１回路基板部１０に第２回路基板部２０が配置された回路基板１０１が構成される。

図６は、第１の実施形態に係る別の回路基板１０１Ｍの部分断面図である。図５に示した例とは、第１回路基板部１０及び第２回路基板部２０の一部の構成が異なる。図６に示す例では、第１回路基板部１０のグランド導体Ｇ１２に開口部ＡＰ１が形成されていて、第２回路基板部２０のグランド導体Ｇ２１に開口部ＡＰ２が形成されている。開口部ＡＰ１と開口部ＡＰ２は比較的近接しているが、第１回路基板部１０と第２回路基板部２０とは元々別の基板部であるので、第１回路基板部１０に第２回路基板部２０を配置された状態で、第１回路基板部１０と第２回路基板部２０との間には間隙ＧＡが形成されている。そのため、第１回路基板部１０に形成されている信号導体ＳＬ１１等を含む第１伝送線路と、第２回路基板部２０に形成されている信号導体ＳＬ２Ｂ等を含む第２伝送線路とのアイソレーションが確保される。

本実施形態によれば、以下に列挙するような作用効果を奏する。

（ａ）低周波・低速信号用の第１伝送線路１１と、高周波・高速信号用の第２伝送線路２１が、それぞれに適した材料・構造のストリップラインで構成されているので、低周波・低速信号及び高周波・高速信号それぞれについて、所定の伝送特性が満足できる。

（ｂ）第２回路基板２０に形成されている信号導体ＳＬ２Ａ，ＳＬ２Ｂ，ＳＬ２Ｃが第１回路基板１０に対向する位置で、信号導体ＳＬ２Ａ，ＳＬ２Ｂ，ＳＬ２Ｃから見て、第１回路基板１０側にグランド導体Ｇ２１，Ｇ１２を介在するので、第１伝送線路１１に対する第２伝送線路２１から放射される電磁界の不要結合が抑制される。また、第１回路基板１０の第１伝送線路１１と第２回路基板２０の第２伝送線路２１との間にグランド導体Ｇ１２，Ｇ２１が設けられていることで、第１伝送線路１１と第２伝送線路２１とのアイソレーションを高められる。

（ｃ）第１伝送線路１１と第２伝送線路２１とは、第１回路基板部１０と第２回路基板部２０との積層方向に沿って互いに並走するので、第１回路基板部１０と第２回路基板部２０とが重なる部分の面方向の幅を狭められる。

（ｄ）第１回路基板部１０の全体が第２回路基板部２０に配置されていて、第１回路基板部１０から第２回路基板部２０が突出することで段差部ＳＴが形成されているので、第１回路基板部１０と第２回路基板部２０との重なる部分の厚みが相対的に厚くなるが、第１回路基板部１０が部分的に突出するだけであるので、回路基板１０１の占有体積を小さくでき、回路基板１０１全体の平均的な厚みの増加も抑えられる。これにより電子機器の小型化に貢献できる。また、第２伝送線路２１が形成された部分での第２回路基板部２０の幅は第１回路基板部１０の幅より細く、第１回路基板部１０から第２回路基板部２０が突出することで段差部ＳＴが形成されているので、つまり、第１回路基板部１０が部分的に突出するだけであるので、回路基板１０１の占有体積を小さくでき、回路基板１０１全体の平均的な厚みの増加も抑えられる。これにより電子機器の小型化に貢献できる。

（ｅ）第１回路基板部１０は、ポリイミド、変性ポリイミド、ポリエチレンテレフタレート等の低コストの樹脂シートを絶縁性基材Ｓ１とする多層基板であるので、比較的低い周波数帯の信号又は直流電流を通電するのに適した、低コストの回路基板部が構成できる。また、第１層間接続導体Ｖ１０がめっきビア等の金属ビアであるので、導体損失・電力損失の低い回路基板部が構成できる。一方、第２回路基板部２０は、液晶ポリマー、ポリエーテルエーテルケトン、ポリテトラフルオロエチレン等の低誘電率・低誘電正接の熱可塑性樹脂シートを絶縁性基材Ｓ２とする多層基板であるので、高周波帯域においても、信号伝送損失の低い回路基板部が構成できる。また、第２層間接続導体Ｖ２１Ａ，Ｖ２１Ｂ，Ｖ２１Ｃ，Ｖ２２Ｂ等がＣｕ，Ｓｎ系の導電性ペーストの固化によるビアであるので、めっきビアに比べて設計の自由度が高い。また、多層基板の内部に層間接続導体を自由に形成でき、所望のインピーダンスを得るために複雑な形状の配線がしやすい。

（ｆ）第２回路基板部２０よりも第１回路基板部１０が高誘電率、高誘電正接を有することで、第２伝送線路２１に対する第１伝送線路１１から外部へ放射される電磁界が抑制されるので、第１伝送線路１１と第２伝送線路２１との不要結合が抑制される。

《第２の実施形態》
第２の実施形態では、第１回路基板部１０の形状、及び第１回路基板部１０と第２回路基板部２０との位置関係が第１の実施形態で示したものとは異なる回路基板について示す。

図７は第２の実施形態に係る回路基板１０２の平面図である。回路基板１０２は、第１回路基板部１０及び第２回路基板部２０を含む。第２回路基板部２０は第１回路基板部１０に搭載されている。

第１回路基板部１０には、低周波信号又は低速信号用の複数の第１伝送線路１１が形成されている。第２回路基板部２０には、高周波信号又は高速信号用の複数の第２伝送線路２１が形成されている。

第２回路基板部２０は、第１伝送線路１１と第２伝送線路２１とが互いに並走する位置関係で第１回路基板部１０に配置されている。

回路基板１０２は、第１領域Ｒ１、第２領域Ｒ２、第３領域Ｒ３、に分けることができる。この第１領域Ｒ１に第２回路基板部２０が実装されている。また、第１領域Ｒ１には他の回路基板のコネクタ（レセプタクル）ＣＮ１が実装されている。さらに、第１領域Ｒ１には、３つのアンテナの放射素子ＲＥ１，ＲＥ２，ＲＥ３の一部が形成されている。第２領域Ｒ２は第１領域Ｒ１と第３領域Ｒ３とのつなぐ領域であり、第１伝送線路１１及び３つのアンテナの放射素子ＲＥ１，ＲＥ２，ＲＥ３の一部が形成されている。この第２領域Ｒ２は屈曲部ＢＰを有する。第３領域Ｒ３には３つのアンテナの放射素子ＲＥ１，ＲＥ２，ＲＥ３が形成されている。また、第３領域Ｒ３にはコネクタ（レセプタクル）ＣＮ２、半導体集積回路等のその他の電子部品ＰＴ１，ＰＴ２が実装されている。

第１回路基板部１０には、コネクタＣＮ１と、コネクタＣＮ２及び電子部品ＰＴ１，ＰＴ２との間を接続する複数の第１伝送線路１１が形成されている。第１伝送線路１１は第１回路基板部１０の内部に形成されているが、図１では、第１伝送線路１１の信号導体のパターンを概念的に表している。

第２回路基板部２０の構成は第１の実施形態で示したものと同様である。回路基板１０２の屈曲部ＢＰを１８０度屈曲させることで、第１領域Ｒ１と第３領域Ｒ３とが面で対向して、全体に省スペース化され、電子機器内に納めされる。

本実施形態によれば、第１伝送線路１１と第２伝送線路２１とは、平面視で第１回路基板部１０の面方向に沿って互いに並走するので、第１回路基板部１０と第２回路基板部２０とのアイソレーションがより高められる。また、第１伝送線路１１と第２伝送線と２１とが最も近接して並走する部分において、両者が異なる基材で離間しているので、第１回路基板部１０と第２回路基板部２０とのアイソレーションがより高められる。

《第３の実施形態》
第３の実施形態では電子機器の主要部の構成例について示す。

図８は第３の実施形態に係る電子機器２０１の断面図である。ただし、この断面位置では、回路基板１０２部分でのみ断面が表れている。

電子機器２０１は、回路基板１０２、この回路基板１０２を収納する筐体３０，３１、及び筐体内に収納される部品４０を備える。

回路基板１０２は第２の実施形態で示した回路基板１０２である。図８は、図７における第２回路基板部２０が実装された位置で、かつこの第２回路基板部２０の幅方向をよぎる面での断面図である。回路基板１０２は、第１回路基板部１０と第２回路基板部２０とで形成され、Ｘ方向において段差部ＳＴを有する。この段差部ＳＴにより形成される空間に筐体３１及び部品４０が配置されている。

図７に示した回路基板１０２は、その第２領域Ｒ２が屈曲されて、平面視で第３領域Ｒ３が第１領域Ｒ１に重なるが、図８では第３領域Ｒ３を図示していない。この第３領域Ｒ３は例えば筐体３１や部品４０の上部に配置される。

本実施形態によれば、回路基板１０２段差部によって無駄なスペースが生じることがなく、集積度の高い電子機器２０１が得られる。

《第４の実施形態》
第４の実施形態では、第１の実施形態で示したものとは構造が異なる第２回路基板部の例について示す。

図９は第４の実施形態に係る第２回路基板部の断面図である。図３（Ｂ）に示した第２回路基板部２０では、３本の信号導体ＳＬ２Ａ，ＳＬ２Ｂ，ＳＬ２Ｃが同一面に配置され、それらがグランド導体Ｇ２１，Ｇ２２で挟まれているものであった。これに対し、第４の実施形態では、グランド導体Ｇ２１，Ｇ２２以外にグランド導体Ｇ２３を有する。そして、グランド導体Ｇ２１とグランド導体Ｇ２３との間に信号導体ＳＬ２Ａ，ＳＬ２Ｃが形成されている。また、グランド導体Ｇ２２とグランド導体Ｇ２３との間に信号導体ＳＬ２Ｂが形成されている。

上記信号導体ＳＬ２Ａ，ＳＬ２Ｃと、これらを積層方向に挟むグランド導体Ｇ２１，Ｇ２３と、それらの間の絶縁性基材とで、２つのストリップライン構造の第２伝送線路が構成されている。同様に、信号導体ＳＬ２Ｂと、これを積層方向に挟むグランド導体Ｇ２２，Ｇ２３と、それらの間の絶縁性基材とで、１つのストリップライン構造の第２伝送線路が構成されている。

このようにして、複数の第２伝送線路を絶縁性基材の積層方向に並ぶように配置してもよい。また、複数の第２伝送線路をグランド導体で相互に遮蔽してもよい。

《第５の実施形態》
第５の実施形態では、これまでに示した例とは、第１回路基板部１０及び第２回路基板部２０の構造が異なる回路基板について示す。

図１０（Ａ）は、第５の実施形態に係る回路基板の構成要素である第１回路基板部１０及び第２回路基板部２０の断面図である。図１０（Ｂ）は第５の実施形態に係る回路基板１０５の断面図である。

図５（Ａ）に示した例とは異なり、第１回路基板部１０の上面（第２回路基板部２０に対向する面）にカバーレイフィルムＣＦ１が形成されている。また、第２回路基板部２０の下面（第１回路基板部１０に対向する面）にカバーレイフィルムＣＦ２が形成されている。カバーレイフィルムＣＦ１は第１回路基板部１０の表面を保護する保護膜であり、カバーレイフィルムＣＦ２は第２回路基板部２０の表面を保護する保護膜である。

このように、第１回路基板部１０や第２回路基板部２０の対向面には保護膜を設けられることが好ましい。このことにより、第１回路基板部１０や第２回路基板部２０の加工時の損傷を防げる。また、この保護膜が第１回路基板部１０の絶縁性基材の材料よりも高誘電率、高誘電正接であれば、第１伝送線路１１と第２伝送線路２１との間に漏れる電磁界は保護膜で減衰されるので、第１伝送線路１１と第２伝送線路２１との不要結合がより抑制される。

なお、カバーレイフィルムは第１回路基板部１０又は第２回路基板部２０の一方にのみ形成されていても上記効果を奏する。

《第６の実施形態》
第６の実施形態では、これまでに示した例とは、特に第２伝送線路２１の構成が異なる回路基板について示す。

図１１（Ａ）は第６の実施形態に係る回路基板１０６のＹ方向での断面図であり、図１１（Ｂ）は回路基板１０６のＸ方向での断面図である。

第２回路基板部２０の下部のグランド導体Ｇ２１には開口部ＡＰ２が形成されている。この開口部ＡＰ２の形成範囲では、第２回路基板部２０に形成されている信号導体ＳＬ２Ｂは、第２回路基板部２０のグランド導体Ｇ２２と第１回路基板部１０のグランド導体Ｇ１２とで、積層方向に挟まれる。このような構造により、積層方向でグランド導体Ｇ２２からグランド導体Ｇ１２までの範囲に、信号導体ＳＬ２Ｂ等を含むストリップラインが構成される。

図１１（Ａ）に示した例では、接続パッドＰ１３に導通するグランド導体Ｇ２１を設け、その他の領域を開口ＡＰ２として設けたが、第２回路基板部２０の下面の全面に亘ってグランド導体を無くしてもよい。

本実施形態によれば、第２回路基板部２０を薄くできる。また、第２回路基板部２０の柔軟性が高まる。

《第７の実施形態》
第７の実施形態では、主に第２回路基板部２０にフィルタ部等の機能回路部を設けた回路基板の例を示す。

図１２（Ａ）は第７の実施形態に係る回路基板１０７の断面図である。回路基板１０７は、第１回路基板部１０と、この第１回路基板部１０上に配置された第２回路基板部２０とで構成される。第２回路基板部２０にはフィルタ部ＦＰが形成されている。図１２（Ｂ）は、このフィルタ部ＦＰの信号導体の形状とグランド導体Ｇ２１の形状などを示す平面図である。図１２（Ｂ）においては、グランド導体Ｇ２２や絶縁性基材の図示は省略している。信号導体ＳＬ２Ａ，ＳＬ２Ｂ，ＳＬ２Ｃのうち、信号導体ＳＬ２Ｂは、２つのキャパシタ形成部ＣＰと、その間のインダクタ形成部ＬＰとを有する。インダクタ形成部ＬＰの下部にはグランド導体Ｇ２１の開口ＡＰ２が形成されている。

図１２（Ａ）に示すように、第１回路基板部１０のグランド導体Ｇ１２には、上記開口ＡＰ２に対向する位置に開口ＡＰ１が形成されている。したがって、インダクタ形成部ＬＰは、インダクタ形成部ＬＰの信号導体とグランド導体までの間隔が大きくなり、シリーズ方向のインダクタンス成分が大きくなって、インダクタ部として作用する。キャパシタ形成部ＣＰは、グランド導体Ｇ２１，Ｇ２２との間に生じる容量成分が大きくなって、キャパシタとして作用する。このようにして、Ｃ−Ｌ−Ｃ型のフィルタが構成される。なお、この例に限らず、例えばＬ−Ｃ−Ｌ型のフィルタやその他の回路を構成することもできる。

図１２（Ａ）に表れているように、フィルタ部ＦＰの近傍に第１層間接続導体Ｖ１０が形成されている。この第１層間接続導体Ｖ１０近傍は回路上のグランド電位に近い。フィルタ部ＦＰのグランドはこの安定したグランドにシャント接続されることになるが、フィルタ部ＦＰのグランドから上記安定したグランドまでの経路が短いので、その間に生じる寄生容量が抑制され、この寄生容量の影響を受けることなく、所定のフィルタ特性が得られる。

《第８の実施形態》
第８の実施形態では、第１回路基板部１０と第２回路基板部２０とを用いて、フィルタ等の機能回路部を形成した回路基板の例を示す。

図１３は第８の実施形態に係る回路基板１０８の平面図である。回路基板１０８は、第１回路基板部１０及び第２回路基板部２０を含む。第２回路基板部２０は第１回路基板部１０に搭載されている。

第１回路基板部１０には、低周波信号又は低速信号用の複数の第１伝送線路１１が形成されている。第２回路基板部２０には、高周波信号又は高速信号用の複数の第２伝送線路２１が形成されている。

第２回路基板部２０には、導体パターンによってフィルタ部ＦＰが形成されている。第１回路基板部１０にはフィルタ部ＦＰに関連する外付けチップ部品ＥＰがフィルタ部ＦＰの近傍位置に実装されている。その他の構成は図７に示した回路基板１０２と同様である。

上記チップ部品ＥＰは、例えばフィルタ部ＦＰに電気的に接続されるチップインダクタやチップキャパシタである。フィルタ部ＦＰは例えば図１２（Ｂ）に示したように、導体パターンで構成されている。外付けチップ部品は、例えばフィルタの周波数特性の微調整用や、スプリアス特性の改善のために用いることができる。また、このような特性調整用に部品を後に必要に応じて実装可能なように、実装用の電極を形成しておいてもよい。

《第９の実施形態》
第９の実施形態では、他の回路基板と共に用いる回路基板について例示する。

図１４（Ａ）、図１４（Ｂ）は、第９の実施形態に係る回路基板１０９の取り付け構造を示す図である。図１４（Ａ）に示す例では、第１回路基板部１０に第２回路基板部２０が搭載されて回路基板１０９が構成されていて、この回路基板１０９が他の回路基板５０にコネクタＣＮ１，ＣＮ２を介して接続されている。また、図１４（Ｂ）に示す例では、回路基板１０９に、他の回路基板５１，５２がコネクタＣＮ１，ＣＮ２を介してそれぞれ接続されている。

第１回路基板部１０は安価なフレキシブル基板であり、第２回路基板部２０は高周波特性に優れた基板であり、他の回路基板５０，５１，５２はＦＲ４等の安価なリジッド基板である。このように、本発明の回路基板は他の回路基板と共に用いることもできる。

最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。

例えば、以上に示した各実施形態では、第１回路基板部１０に単一の第２回路基板部２０を実装した構造の回路基板を例示したが、第１回路基板部１０に複数の第２回路基板部２０を実装してもよい。

また、以上に示した各実施形態では、第１回路基板部１０と第２回路基板部２０とを備える回路基板の例について示したが、３つ以上の複数の回路基板部を備える回路基板についても同様に構成できる。例えば、第１回路基板部に、第２回路基板部以外に例えば第３回路基板部を実装してもよい。また、第１回路基板部１０に第２回路基板部２０を搭載し、この第２回路基板部２０の上にさらに第３回路基板部を搭載してもよい。

また、以上に示した各実施形態では、第１回路基板部１０に第２回路基板部２０の全体を配置した例を示したが、第１回路基板部１０に第２回路基板部２０の一部が配置（接続）された構造であってもよい。

また、以上に示した各実施形態では、第１回路基板部１０に第２回路基板部２０の全体を配置した例を示したが、逆に、第２回路基板部２０に第１回路基板部１０の全体が配置された構造であってもよい。

また、以上に示した各実施形態では、第２伝送線路２１が形成された部分での第２回路基板部２０の幅が、その部分での第１回路基板部１０の幅より細い例を示したが、第２伝送線路２１が形成された部分での第２回路基板部２０の幅と、その部分での第１回路基板部１０の幅とが等しくてもよい。

また、以上に示した各実施形態では、全体の厚みが一定の第１回路基板部１０を備える例を示したが、絶縁性基材の積層数の異なることで段差部が形成された第１回路基板部１０を備え、この第１回路基板部１０の厚みの薄い箇所に第２回路基板部２０を実装することで、第２回路基板部２０の突出高さを抑制した回路基板を構成してもよい。

ＡＰ１，ＡＰ２…開口部
ＢＰ…屈曲部
ＣＦ１，ＣＦ２…カバーレイフィルム
ＣＮ１，ＣＮ２…コネクタ
ＣＰ…キャパシタ形成部
Ｅ２１Ａ，Ｅ２１Ｂ，Ｅ２１Ｃ，Ｅ２２Ｂ…端子電極
ＥＰ…外付けチップ部品
ＦＰ…フィルタ部
Ｇ１１，Ｇ１２…グランド導体
Ｇ２１，Ｇ２２，Ｇ２３…グランド導体
Ｈ１，Ｈ２，Ｈ３，Ｈ４…開口
ＬＰ…インダクタ形成部
Ｐ１１Ａ，Ｐ１１Ｂ，Ｐ１１Ｃ…接続パッド
Ｐ１２Ｂ，Ｐ１３，Ｐ１４…接続パッド
ＰＴ１，ＰＴ２…電子部品
Ｒ１…第１領域
Ｒ２…第２領域
Ｒ３…第３領域
ＲＥ１，ＲＥ２，ＲＥ３…放射素子
Ｓ１，Ｓ２…絶縁性基材
ＳＬ１１…信号導体
ＳＬ２Ａ，ＳＬ２Ｂ，ＳＬ２Ｃ…信号導体
ＳＴ…段差部
Ｖ１０…第１層間接続導体
Ｖ２１Ａ，Ｖ２１Ｂ，Ｖ２１Ｃ，Ｖ２２Ｂ…第２層間接続導体
１０…第１回路基板部
１１…第１伝送線路
１２…伝送線路
２０…第２回路基板部
２１…第２伝送線路
３０，３１…筐体
４０…部品
５０，５１，５２…他の回路基板
１０１，１０１Ｍ，１０２〜１０９…回路基板
２０１…電子機器

Claims (7)

1. 第１回路基板部及び第２回路基板部を含む複数の回路基板部を備え、
   前記第１回路基板部に低周波信号又は低速信号用の第１伝送線路が形成され、
   前記第２回路基板部に高周波信号又は高速信号用の第２伝送線路が形成され、
   前記第１伝送線路と前記第２伝送線路とが互いに並走する位置関係で、前記第１回路基板部に前記第２回路基板部が配置され、
   前記第２伝送線路が形成された部分での前記第２回路基板部の幅は前記第１回路基板部の幅より細く、
   前記第１回路基板部から前記第２回路基板部が突出することで段差部が形成された
   回路基板。
2. 前記第１回路基板部の誘電率は前記第２回路基板部の誘電率よりも高い、
   請求項１に記載の回路基板。
3. 前記第１伝送線路と前記第２伝送線路とは、平面視で前記複数の回路基板部の面方向に沿って互いに並走する、
   請求項１又は２に記載の回路基板。
4. 前記第１伝送線路と前記第２伝送線路とは、前記複数の回路基板部の積層方向に沿って互いに並走する、
   請求項１又は２に記載の回路基板。
5. 前記第１回路基板部は複数の絶縁性基材が積層され、第１層間接続導体を含む多層基板であり、
   前記第２回路基板部は複数の絶縁性基材が積層され、第２層間接続導体を含む多層基板であり、
   前記第１層間接続導体は金属体で構成され、
   前記第２層間接続導体は、少なくとも一部に導電性ペーストの固化物を有する、
   請求項１から４のいずれかに記載の回路基板。
6. 前記第１回路基板部又は前記第２回路基板部は、前記第１伝送線路と前記第２伝送線路との間に位置するグランド導体を備える、
   請求項１から５のいずれかに記載の回路基板。
7. 請求項１から６のいずれかに記載の回路基板、当該回路基板を収納する筐体、及び前記筐体内に収納される部品を備え、
   前記段差部により形成される空間に前記筐体又は前記部品が配置された、
   電子機器。

Images