JP6948194B2 - Ａｃ／ｄｃコンバータ - Google Patents

Description

本明細書中に開示されている発明は、ＡＣ／ＤＣコンバータに関する。

近年、交流入力電圧を直流出力電圧に直接変換することのできるＡＣ／ＤＣコンバータが提案されている（例えば、本願出願人による特許文献１を参照）。

特開２０１７−９９２６１号公報

しかしながら、上記従来のＡＣ／ＤＣコンバータでは、その負荷応答特性について更なる改善の余地があった。

そこで、本明細書中に開示されている発明は、本願の発明者に見出された上記課題に鑑み、負荷応答特性を改善したＡＣ／ＤＣコンバータを提供することを目的とする。

本明細書中に開示されているＡＣ／ＤＣコンバータは、一次回路系と二次回路系の間を電気的に絶縁しつつ、スイッチ素子のオン／オフにより、前記一次回路系に入力される交流入力電圧を直流出力電圧に変換して前記二次回路系の負荷に供給する電力変換回路と；前記直流出力電圧に応じてアイソレータを線形制御することにより、前記二次回路系から前記一次回路系への帰還信号を生成する帰還回路と；前記帰還信号に応じて前記スイッチ素子のオン／オフ制御を行う制御回路と；を有する構成（第１の構成）とされている。

なお、上記第１の構成から成るＡＣ／ＤＣコンバータにおいて、前記帰還回路は、前記直流出力電圧に応じて二次側電流を線形制御する二次側電流制御部と、前記二次側電流に比例した一次側電流を生成する前記アイソレータと、を含み、前記一次側電流を前記帰還信号として出力する構成（第２の構成）にするとよい。

また、上記第２の構成から成るＡＣ／ＤＣコンバータにおいて、前記アイソレータは、前記二次側電流に応じて光信号を生成する発光素子と、前記光信号に応じて前記一次側電流を生成する受光素子と、を含むフォトカプラである構成（第３の構成）にするとよい。

また、上記第２または第３の構成から成るＡＣ／ＤＣコンバータは、前記帰還信号として入力される前記一次側電流を積分することなく電流／電圧変換して帰還電圧を生成する電流／電圧変換部をさらに有し、前記制御回路は、前記帰還電圧に応じて前記スイッチ素子のオン／オフ制御を行う構成（第４の構成）にするとよい。

また、上記第４の構成から成るＡＣ／ＤＣコンバータにおいて、前記制御回路は、前記帰還電圧と基準電圧との差分に応じた出力電流を生成するエラーアンプと、前記出力電流を積分して誤差信号を生成するコンデンサと、前記誤差信号とスロープ信号とを比較して比較信号を生成するコンパレータと、前記比較信号に応じて前記スイッチ素子の制御信号を生成する制御信号生成部と、前記帰還電圧と閾値電圧とを比較してレベル検出信号を生成するレベル検出部と、前記レベル検出信号に応じて前記制御信号生成部を制御するロジック部と、を含む構成（第５の構成）にするとよい。

また、上記第５の構成から成るＡＣ／ＤＣコンバータにおいて、前記ロジック部は、前記帰還電圧が第１閾値電圧を上回ったときに、前記スイッチ素子を強制的にオフするように前記制御信号生成部を制御する構成（第６の構成）にするとよい。

また、上記第６の構成から成るＡＣ／ＤＣコンバータにおいて、前記制御回路は、前記ロジック部からの指示に応じて前記出力電流の大きさを調整する調整部をさらに含む構成（第７の構成）にするとよい。

また、上記第７の構成から成るＡＣ／ＤＣコンバータにおいて、前記ロジック部は、前記帰還電圧が前記第１閾値電圧よりも低い第２閾値電圧を上回ったときに、前記コンデンサの放電電流を増やすように前記調整部を制御する構成（第８の構成）にするとよい。

また、上記第８の構成から成るＡＣ／ＤＣコンバータにおいて、前記ロジック部は、前記帰還電圧が前記第２閾値電圧より低い第３閾値電圧を下回っているときに、前記コンデンサの充電電流を増やすように前記調整部を制御する構成（第９の構成）にするとよい。

また、上記した第１〜第９いずれかの構成から成るＡＣ／ＤＣコンバータにおいて、前記電力変換回路は、前記交流入力電圧が印加される一次巻線と、前記一次巻線に電磁結合された二次巻線と、前記スイッチ素子として前記一次巻線に直列接続された双方向スイッチと、前記双方向スイッチ及び前記一次巻線の少なくとも一方に並列接続された共振コンデンサと、共振インダクタンス成分と、前記二次巻線に生じる誘起電圧を全波整流する全波整流回路と、前記全波整流回路の出力を平滑して前記直流出力電圧を生成する平滑コンデンサとを含み、前記二次巻線からフォワード電圧とフライバック電圧の双方を取り出すことにより、前記交流入力電圧を前記直流出力電圧に直接変換する構成（第１０の構成）にするとよい。

本明細書中に開示されている発明によれば、負荷応答特性を改善したＡＣ／ＤＣコンバータを提供することが可能となる。

ＡＣ／ＤＣコンバータの基本構成（比較例）を示す回路図 ＡＣ／ＤＣコンバータの第１変形例を示す回路図 ＡＣ／ＤＣコンバータの第２変形例を示す回路図 トランスの等価回路図 トランスの入出力比と巻線比との関係を説明するための模式図 交流入力電圧と動作モードとの関係を示す模式図 第１動作モードでのスイッチオン期間における電流経路を示す回路図 第１動作モードでのスイッチオフ期間における電流経路を示す回路図 第１動作モードでの電流挙動を示す波形図 第２動作モードでのスイッチオン期間における電流経路を示す回路図 第２動作モードでのスイッチオフ期間における電流経路を示す回路図 第２動作モードでの電流挙動を示す波形図 一般的な出力帰還方式を採用したＡＣ／ＤＣコンバータを示す回路図 新規な出力帰還方式を採用したＡＣ／ＤＣコンバータを示す回路図 調整部の一構成例を示す回路図 Ｖｏ、Ｖｆｂ、ＥＲＲの波形図

＜基本構成（比較例）＞
図１Ａは、ＡＣ／ＤＣコンバータの基本構成（＝後出の実施形態と対比される比較例に相当）を示す回路図である。本構成例のＡＣ／ＤＣコンバータ１は、一次回路系１ｐ（ＧＮＤ１系）と二次回路系１ｓ（ＧＮＤ２系）との間を電気的に絶縁しつつ、交流電源ＰＷから供給される交流入力電圧Ｖｉを直流出力電圧Ｖｏに直接変換して負荷Ｚに供給する電源装置であり、トランス１０と、双方向スイッチ２０と、共振コンデンサ３０と、全波整流回路４０と、平滑コンデンサ５０と、帰還回路６０と、制御回路７０と、センス抵抗８０と、電力フューズ９０と、フィルタ回路１００と、を有する。

トランス１０は、一次回路系１ｐに設けられた一次巻線１１と、二次回路系１ｓに設けられて一次巻線１１に磁気結合された二次巻線１２と、を含む。一次巻線１１の第１タップＴ１１は、フィルタ回路１００と電力フューズ９０を介して交流電源ＰＷの第１端に接続されている。一次巻線１１の第２タップＴ１２は、双方向スイッチ２０、センス抵抗８０、及び、フィルタ回路１００を介して交流電源ＰＷの第２端に接続されている。二次巻線１２の第１タップＴ２１と第２タップＴ２２は、それぞれ、全波整流回路４０を介して直流出力電圧Ｖｏの出力端（＝負荷Ｚの第１端）に接続されている。二次巻線１２のセンタータップＴ２３は、二次側コモンＧＮＤ２（＝負荷Ｚの第２端）に接続されている。

特に、本構成例のＡＣ／ＤＣコンバータ１では、トランス１０として、漏れインダクタンス１１ｘを持つリーケージトランスないしは共振トランスが用いられている（その理由については後述）。なお、本図では、図示の便宜上、漏れインダクタンス１１ｘが一次巻線１１の第１タップＴ１１側に付随しているものとして描写されている。

双方向スイッチ２０の第１端は、一次巻線１１の第２タップＴ１２に接続されている。双方向スイッチ２０の第２端は、センス抵抗８０の第１端と一次側コモンＧＮＤ１にそれぞれ接続されている。このようにして接続された双方向スイッチ２０は、制御回路７０から入力される制御信号Ｓｃｔｒｌに応じて、一次巻線１１に流れる一次電流Ｉ１をオン／オフするための出力スイッチとして機能する。

共振コンデンサ３０は、双方向スイッチ２０に並列接続されており、トランス１０の一次巻線１１及び漏れインダクタンス１１ｘと共に、ＬＬＣ共振回路を形成している。従って、トランス１０としてリーケージトランスないしは共振トランスを用いたことに伴い、一次巻線１１から二次巻線１２に供給されない余剰エネルギが生じても、これを回生して利用することができるので、ＡＣ／ＤＣコンバータ１の変換効率を低下させずに済む。

また、共振コンデンサ３０を設けることにより、双方向スイッチ２０のオフ時におけるトランス１０のエネルギ変動が緩やかとなる。従って、従来必須とされていたスナバ回路等のサージ吸収素子が不要となる上、高調波成分も軽減することが可能となる。

なお、共振コンデンサ３０の接続位置については、図１Ｂで示したように、双方向スイッチ２０に直列接続する構成（＝共振コンデンサ３０をトランス１０の一次巻線１１に並列接続する構成）としてもよいし、図１Ｃで示したように、双方向スイッチ２０に並列接続される共振コンデンサ３０ａと、双方向スイッチ２０に直列接続される共振コンデンサ３０ｂの双方を有する構成としてもよい。

全波整流回路４０は、二次巻線１２に生じる誘起電圧（＝フライバック電圧ないしはフォワード電圧、詳細は後述）を全波整流する回路部であり、ダイオード４１及び４２を含む。ダイオード４１のアノードは、二次巻線１２の第１タップＴ２１に接続されている。ダイオード４２のアノードは、二次巻線１２の第２タップＴ２２に接続されている。ダイオード４１のカソードとダイオード４２のカソードは、いずれも直流出力電圧Ｖｏの出力端に接続されている。

なお、ダイオード４１が順バイアスでダイオード４２が逆バイアスであるときには、二次巻線１２の第１タップＴ２１からダイオード４１を介して直流出力電圧Ｖｏの出力端に至る電流経路で二次電流Ｉ２が流れる。一方、ダイオード４２が順バイアスでダイオード４１が逆バイアスであるときには、二次巻線１２の第２タップＴ２２からダイオード４２を介して直流出力電圧Ｖｏの出力端に至る電流経路で二次電流Ｉ２が流れる。

また、二次巻線１２のセンタータップＴ２３を廃止した上で、全波整流回路４０をダイオードブリッジ化してもよい。

平滑コンデンサ５０は、直流出力電圧Ｖｏの出力端と二次側コモンＧＮＤ２との間に接続されており、全波整流回路４０の出力を平滑化して直流出力電圧Ｖｏを生成する。

帰還回路６０は、直流出力電圧Ｖｏに応じた帰還信号Ｓｆｂを生成して制御回路７０に出力する。なお、帰還信号Ｓｆｂを二次回路系１ｓから一次回路系１ｐへ伝達するためには、フォトカプラなどの絶縁伝達素子を用いればよい。

制御回路７０は、一次側コモンＧＮＤ１を基準電位として動作し、双方向スイッチ２０をオン／オフさせるための制御信号Ｓｃｔｒｌを生成する。なお、制御回路７０は、帰還回路６０から入力される帰還信号Ｓｆｂを監視して、直流出力電圧Ｖｏが所望の目標値と一致するように双方向スイッチ２０をオン／オフさせる機能（＝出力帰還制御機能）を備えている。このような機能を具備することにより、負荷Ｚに対して一定の直流出力電圧Ｖｏを安定供給することが可能となる。

また、制御回路７０は、センス抵抗８０の第２端に現れるセンス電圧Ｖｃｓ（＝一次電流Ｉ１に応じた電圧信号）を監視して、一次電流Ｉ１が所定の上限値を超えないように双方向スイッチ２０をオン／オフさせる機能（＝定電流制御機能）を備えている。このような機能を具備することにより、一次回路系１ｐに過大な一次電流Ｉ１が流れないので、ＡＣ／ＤＣコンバータ１の安全性を高めることが可能となる。

また、制御回路７０は、共振コンデンサ３０の両端間電圧（延いては双方向スイッチ２０の両端間電圧）を監視し、その電圧値が０Ｖとなるタイミングを見計らって双方向スイッチ２０をオンさせる機能（＝ＺＶＳ［zero-volt switching］機能）を備えている。このような機能を具備することにより、双方向スイッチ２０の寄生コンデンサや共振コンデンサ３０によるスイッチング損失を低減することができるので、ＡＣ／ＤＣコンバータ１の変換効率を高めることが可能となる。

また、制御回路７０は、帰還信号Ｓｆｂやセンス電圧Ｖｃｓを監視して力率が１に近付くように双方向スイッチ２０をオン／オフさせる機能（＝力率改善機能）を備えている。このような機能を具備することにより、別途の力率改善回路が不必要となるので、１コンバータ形式のＡＣ／ＤＣコンバータ１を実現することが可能となる。なお、力率改善精度を高めるためには、制御回路７０において交流入力電圧Ｖｉも監視することが望ましい。

センス抵抗８０（抵抗値：Ｒ８０）は、一次電流Ｉ１の流れる電流経路に挿入されており、一次電流Ｉ１に応じたセンス電圧Ｖｃｓ（＝Ｉ１×Ｒ８０）を生成する。

電力フューズ９０は、定格以上の電流が流れたときに溶断して後段の回路を保護する。

フィルタ回路１００は、ディファレンシャルモードノイズ（またはノーマルモードノイズとも呼ばれる）を低減するためのＸコンデンサや、コモンモードノイズを低減するためのコモンモードフィルタ（＝環状コアとこれに同方向で巻き回された２本のコイル）を含み、交流入力電圧Ｖｉに重畳する種々のノイズ成分を除去する。フィルタ回路１００の第１入力端は、電力フューズ９０を介して交流電源ＰＷの第１端に接続されている。フィルタ回路１００の第２入力端は、交流電源ＰＷの第２端に接続されている。フィルタ回路１００の第１出力端は、一次巻線１１の第１タップＴ１１に接続されている。フィルタ回路１００の第２出力端は、センス抵抗８０の第２端に接続されている。

なお、本構成例のＡＣ／ＤＣコンバータ１において、トランス１０、双方向スイッチ２０、共振コンデンサ３０（３０ａ及び３０ｂ）、全波整流回路４０、並びに、平滑コンデンサ５０は、一次回路系１ｐと二次回路系１ｓの間を電気的に絶縁しつつ、双方向スイッチ２０のオン／オフにより、一次回路系１ｐに入力される交流入力電圧Ｖｉを直流出力電圧Ｖｏに変換して二次回路系１ｓの負荷Ｚに供給する電力変換回路として機能する。

図２は、トランス１０の等価回路図である。本図の上段で示したように、トランス１０の結合係数をＫとした場合、トランス１０の励磁インダクタンスはＫＬで表され、トランス１０の漏れインダクタンスは（１−Ｋ）Ｌで表される。

今、トランス１０の二次側に接続される負荷Ｒが０Ωである場合（ＡＣ／ＤＣコンバータ１の起動時や出力短絡時など）を考える。この場合には、本図の中段で示したように、励磁インダクタンスＫＬの両端間がショートされた形となる。従って、トランス１０の等価インダクタンスは、本図の下段で示したように、（１−Ｋ^２）Ｌとして表される。

ここで、トランス１０の結合係数Ｋが大きい場合（例えばＫ≒１である場合）には、トランス１０の等価インダクタンス（１−Ｋ^２）Ｌがほぼ０となる。従って、トランス１０に極めて大きい電流が流れてしまう状態となり具合が悪い。

そこで、本構成例のＡＣ／ＤＣコンバータ１では、トランス１０として、結合係数Ｋの小さいリーケージトランスないしは共振トランス（例えばＫ＝０．６〜０．９）が用いられている。このような構成とすることにより、ＡＣ／ＤＣコンバータ１の起動時や出力短絡時においても、トランス１０の等価インダクタンス（１−Ｋ^２）Ｌが小さくなり過ぎないので、上記の課題を解消することが可能となる。

また、先にも述べたように、トランス１０の漏れインダクタンス１１ｘは、ＬＬＣ共振回路の構成要素としても利用することができるので、ＡＣ／ＤＣコンバータ１の変換効率向上にも寄与し得る。

さらに、トランス１０の漏れインダクタンス１１ｘは、チョークコイルとしても機能する。従って、本構成例のＡＣ／ＤＣコンバータ１であれば、フライバック方式の回路構成でありながら、フライバック方式とフォワード方式を併用することが可能となる。

なお、仮にトランス１０として、結合係数Ｋの大きい密結合トランス（Ｋ＝０．９９程度）を用いた場合には、フォワード動作時における双方向スイッチ２０のオン時間が短くなり過ぎるので、制御回路７０によるスイッチング制御が非常に難しくなる。そのため、制御安定性の観点から考えても、トランス１０として、結合係数Ｋの小さいリーケージトランスないしは共振トランスを用いることが重要であると言える。

図３は、トランス１０の入出力比と巻線比との関係を説明するための模式図である。一次巻線１１の巻数をｎ１とし、二次巻線１２の巻数（本構成例では、第１タップＴ２１または第２タップＴ２２からセンタータップＴ２３までの巻数）をｎ２とし、一次巻線１１の印加電圧をＶ１とし、二次巻線１２の印加電圧をＶ２とした場合には、一般的に、次の（１）式が成立する。

Ｖ２＝（ｎ２／ｎ１）×Ｖ１×Ｋ … （１）

ここで、フライバック方式のみを用いてトランス１０を駆動するためには、次の（２）式を満たす必要がある。なお、（２）式中のＶ１ｍａｘは、一次巻線１１の最大印加電圧を示している。

ｎ２／ｎ１＜Ｖ２／（Ｖ１ｍａｘ×Ｋ） … （２）

これに対して、本構成例のＡＣ／ＤＣコンバータ１では、次の（３）式を成立させることにより、フライバック方式とフォワード方式の併用が実現されている。

ｎ２／ｎ１≧Ｖ２／（Ｖ１ｍａｘ×Ｋ） … （３）

図４は、交流入力電圧Ｖｉ（＝一次巻線１１の印加電圧Ｖ１）とＡＣ／ＤＣコンバータ１の動作モードとの相関関係を示す模式図である。本図で示したように、本構成例のＡＣ／ＤＣコンバータ１の動作モードは、交流入力電圧Ｖｉの周期的な変動に応じて、フライバック方式が単独で用いられる第１動作モード（電圧範囲（１）を参照）と、フライバック方式とフォワード方式が併用される第２動作モード（電圧範囲（２）を参照）のいずれか一方となる。

具体的に述べると、−Ｖ１ｍａｘ＜−Ｖｔｈ＜０＜＋Ｖｔｈ＜＋Ｖ１ｍａｘとなるように、閾値電圧±Ｖｔｈが設定されている場合、−Ｖｔｈ＜Ｖｉ＜＋Ｖｔｈとなる電圧範囲（１）では、フライバック方式が単独で用いられる第１動作モードとなる。一方、−Ｖ１ｍａｘ≦Ｖｉ≦−Ｖｔｈ、または、＋Ｖｔｈ≦Ｖｉ≦＋Ｖ１ｍａｘとなる電圧範囲（２）では、フライバック方式とフォワード方式が併用される第２動作モードとなる。

図５は、第１動作モード（フライバック方式のみ）でのスイッチオン期間における電流経路を示す回路図である。双方向スイッチ２０のオン期間には、一次回路系１ｐに一次電流Ｉ１が流れるので、一次巻線１１にエネルギが蓄えられる。例えば、交流入力電圧Ｖｉが正（Ｔ１１＞Ｔ１２）であるときには、本図中の太い実線矢印で示したように、交流電源ＰＷ→一次巻線１１→双方向スイッチ２０→交流電源ＰＷという向きで、一次電流Ｉ１が流れる。一方、二次巻線１２には何ら電流が流れない。

図６は、第１動作モード（フライバック方式のみ）でのスイッチオフ期間における電流経路を示す回路図である。双方向スイッチ２０のオフ期間には、一次巻線１１と磁気結合された二次巻線１２に誘起電圧（ここではフライバック電圧と呼ぶ）が生じるので、二次回路系１ｓに二次電流Ｉ２が流れる。例えば、交流入力電圧Ｖｉが正（Ｔ１１＞Ｔ１２）の状態で一次巻線１１にエネルギが蓄えられていた場合には、本図中の太い破線矢印で示したように、二次巻線１２（第２タップＴ２２）→ダイオード４２→負荷Ｚ→二次巻線１２（センタータップＴ２３）という向きで、二次電流Ｉ２が流れる。

また、双方向スイッチ２０がオフされると、一次回路系１ｐでは共振コンデンサ３０によるＬＬＣ共振が生じる。その結果、本図中の太い実線矢印で示したように、直前のスイッチオン期間とは逆向きに一次電流Ｉ１が流れる。

図７は、第１動作モード（フライバック方式のみ）での電流挙動を示す波形図である。実線は一次電流Ｉ１を示しており、破線は二次電流Ｉ２を示している。なお、本図は、交流入力電圧Ｖｉが正（Ｔ１１＞Ｔ１２）であるときの電流挙動を描写したものである。

本図で示したように、双方向スイッチ２０がオンされている間、一次電流Ｉ１は、一次巻線１１のインダクタンスに応じた正の傾きで直線的に増大していく。その後、双方向スイッチ２０がオフされると、一次電流Ｉ１は減少に転じ、さらには負方向に流れ始める。

一方、二次電流Ｉ２は、双方向スイッチ２０がオンされている間には流れず、双方向スイッチ２０がオフされたときに大きく跳ね上がる。このように、第１動作モードでは、従来のフライバック方式と同様、二次電流Ｉ２の波高値が比較的大きくなる。ただし、先の図４でも示したように、ＡＣ／ＤＣコンバータ１が第１動作モードとなるのは、−Ｖｔｈ＜Ｖｉ＜＋Ｖｔｈである期間に限られるので、大きな問題となることはない。

図８は、第２動作モード（フライバック方式＋フォワード方式）でのスイッチオン期間における電流経路を示す回路図である。双方向スイッチ２０のオン期間には、第１動作モードと同様、一次回路系１ｐに一次電流Ｉ１が流れるので、一次巻線１１にエネルギが蓄えられる。例えば、交流入力電圧Ｖｉが正（Ｔ１１＞Ｔ１２）であるときには、本図中の太い実線矢印で示したように、交流電源ＰＷ→一次巻線１１→双方向スイッチ２０→交流電源ＰＷという向きで、一次電流Ｉ１が流れる。

また、第２動作モードでは、双方向スイッチ２０のオン期間において、二次巻線１２に誘起電圧（ここではフォワード電圧と呼ぶ）が生じるので、二次回路系１ｓに二次電流Ｉ２が流れる。具体的には、本図の太い破線矢印で示したように、二次巻線１２（第１タップＴ２１）→ダイオード４１→負荷Ｚ→二次巻線１２（センタータップＴ２３）という向きで、二次電流Ｉ２が流れる。

図９は、第２動作モード（フライバック方式＋フォワード方式）でのスイッチオフ期間における電流経路を示す回路図である。双方向スイッチ２０のオフ期間には、第１動作モードと同様、一次巻線１１と磁気結合された二次巻線１２に誘起電圧（＝フライバック電圧）が生じるので、二次回路系１ｓに二次電流Ｉ２が流れる。具体的には、本図中の太い破線矢印で示したように、二次巻線１２（第２タップＴ２２）→ダイオード４２→負荷Ｚ→二次巻線１２（センタータップＴ２３）という向きで、二次電流Ｉ２が流れる。

また、双方向スイッチ２０がオフされると、一次回路系１ｐでは共振コンデンサ３０によるＬＬＣ共振が生じる。その結果、本図中の太い実線矢印で示したように、直前のスイッチオン期間とは逆向きに一次電流Ｉ１が流れる。この点についても、先の第１動作モードと同様である。

図１０は、第２動作モード（フライバック方式＋フォワード方式）での電流挙動を示す波形図である。先の図７と同様、実線は一次電流Ｉ１を示しており、破線は二次電流Ｉ２を示している。また、本図も、交流入力電圧Ｖｉが正（Ｔ１１＞Ｔ１２）であるときの電流挙動を描写したものである。

本図で示したように、一次電流Ｉ１の挙動については、第１動作モード（図７）と基本的に同様である。すなわち、一次電流Ｉ１は、双方向スイッチ２０のオン期間中には正方向に流れ、双方向スイッチ２０のオフ期間中には負方向に流れる。

一方、二次電流Ｉ２の挙動は、双方向スイッチ２０のオフ期間中だけでなく、双方向スイッチ２０のオン期間中にも流れるという点で、第１動作モード（図７）と大きく異なっている。また、双方向スイッチ２０のオン期間中に二次電流Ｉ２が流れることに伴い、一次巻線１１に蓄えられるエネルギがその分だけ減少する。その結果、第１動作モード（図７）と比べて、双方向スイッチ２０がオフされたときに生じる二次電流Ｉ２の波高値が低く抑えられていることが分かる。

このように、フライバック方式とフォワード方式を併用するＡＣ／ＤＣコンバータ１であれば、二次巻線１２に現れるフォワード電圧とフライバック電圧の双方を出力として取り出すことができる。従って、二次電流Ｉ２の波高値が大きいというフライバック方式の欠点を解消し、中・大電力適用時にも高効率で交流入力電圧Ｖｉを直流出力電圧Ｖｏに直接変換することが可能となる。

＜一般的な出力帰還方式＞
次に、ＡＣ／ＤＣコンバータ１の一般的な出力帰還方式とその課題について説明する。図１１は、一般的な出力帰還方式を採用したＡＣ／ＤＣコンバータの一構成例（特に、帰還回路６０の周辺）を示す回路図である。

本構成例の帰還回路６０は、シャントレギュレータＳＲと、フォトカプラＰＣ１と、抵抗Ｒ１１〜Ｒ１６と、コンデンサＣ１１を含む。なお、フォトカプラＰＣ１は、アイソレータの一種であり、発光ダイオードＬＥＤ１とフォトトランジスタＰＴ１を含む。

シャントレギュレータＳＲのカソードＫは、発光ダイオードＬＥＤ１のカソードに接続されている。シャントレギュレータＳＲのアノードＡは、二次側コモンＧＮＤ２に接続されている。抵抗Ｒ１１及びＲ１２は、直流出力電圧Ｖｏの出力端とシャントレギュレータＳＲのゲートＧとの間に直列接続されている。抵抗Ｒ１３は、シャントレギュレータＳＲのゲートＧと二次側コモンＧＮＤ２との間に接続されている。抵抗Ｒ１４は、直流出力電圧Ｖｏの出力端と発光ダイオードＬＥＤ１のアノードとの間に接続されている。抵抗Ｒ１５は、発光ダイオードＬＥＤ１のアノードとカソードとの間に接続されている。抵抗Ｒ１６とコンデンサＣ１１は、シャントレギュレータＳＲのゲートＧとカソードＫとの間に直列接続されている。

フォトトランジスタＰＴ１のコレクタは、制御回路７０の帰還端子に接続されている。フォトトランジスタＰＴ１のエミッタは、一次側コモンＧＮＤ１に接続されている。フォトトランジスタＰＴ１のコレクタとエミッタとの間（＝フォトカプラＰＣ１の出力部に相当）には、フォトトランジスタＰＴ１に流れる一次側電流Ｉ１１を積分するためのコンデンサＣ１２が直接接続されている。

上記構成から成る帰還回路６０において、抵抗Ｒ１１〜Ｒ１３は、直流出力電圧Ｖｏの分圧電圧Ｖｄを生成する分圧回路として機能する。抵抗Ｒ１４は、発光ダイオードＬＥＤ１に流れる二次側電流Ｉ１２の制限手段として機能する。抵抗Ｒ１５は、シャントレギュレータＳＲに対して最低限のバイアス電流を流し続ける手段として機能する。抵抗Ｒ１６とコンデンサＣ１１は、出力帰還ループの位相補償回路として機能する。シャントレギュレータ８１は、ゲートＧに印加される分圧電圧Ｖｄに応じてカソードＫに流れるカソード電流（＝発光ダイオードＬＥＤ１に流れる二次側電流Ｉ１２）を制御する。

このように、一般的な出力帰還方式を採用した帰還回路６０では、フォトトランジスタＰＴ１のコレクタとエミッタとの間にコンデンサＣ１２を直接接続することにより、ピーク値検波（或いは平均値検波）を行っている。

すなわち、フォトカプラＰＣ１から出力される一次側電流Ｉ１１をコンデンサＣ１２で積分して帰還信号Ｓｆｂを生成しているので、時定数が存在する。従って、帰還信号Ｓｆｂを用いて出力帰還制御を行う場合には、遅延が生じるので負荷応答特性に影響が出る。

特に、制御回路７０に力率改善機能を持たせる場合には、上記の時定数を大きく設定する必要があるので、さらに負荷応答特性が悪くなり、例えば、直流出力電圧Ｖｏに意図しないオーバーシュートを生じるおそれがあった。

＜新規な出力帰還方式（実施形態）＞
以下では、上記の課題を解消することのできる新規な出力帰還方式について説明する。図１２は、新規な出力帰還方式を採用したＡＣ／ＤＣコンバータの実施形態を示す回路図である。本実施形態のＡＣ／ＤＣコンバータ１は、先の基本構成（図１Ｃ）をベースとしつつ、種々の変更が加えられている。

なお、本実施形態の主たる変更点は、帰還回路６０及び制御回路７０の新規な内部構成とその動作にあるが、以下では、それらの詳細な説明に先立ち、上記以外の変更点についても簡単に説明しておく。

＜共振インダクタンス成分＞
まず、第１の変更点として、本実施形態のＡＣ／ＤＣコンバータ１では、トランス１０としてリーケージトランスないしは共振トランスが用いられておらず、二次巻線１２のセンタータップＴ２３と二次側コモンＧＮＤ２との間に、共振インダクタンス成分（先の漏れインダクタンス１１ｘ）に相当する素子として、コイル１２０が接続されている。

このような構成を採用することでも、先の基本構成（図１Ａ〜図１Ｃ）と同様の作用・効果を享受することができるので、中・大電力適用時にも高効率で交流入力電圧Ｖｉを直流出力電圧Ｖｏに直接変換することが可能となる。

また、本実施形態のＡＣ／ＤＣコンバータ１であれば、その第２動作モード（フライバック方式＋フォワード方式）において、双方向スイッチ２０のオフ期間における二次電流Ｉ２をさらに引き下げることが可能となり、かつ、双方向スイッチ２０のオン期間における二次電流Ｉ２をさらに引き上げることが可能となる。

特に、本実施形態のＡＣ／ＤＣコンバータ１であれば、その第２動作モード（フライバック方式＋フォワード方式）において、双方向スイッチ２０のオン期間における二次電流Ｉ２が０Ａを下回らないようになるので、二次回路系１ｓを電流連続モードで動作させることが可能となる。

なお、コイル１２０は、一次巻線１１の第１タップＴ１１とフィルタ回路１００の出力端との間、二次巻線１２の第１タップＴ２１ないし第２タップＴ２２と全波整流回路４０の入力端との間、若しくは、全波整流回路４０の出力端と直流出力電圧Ｖｏの出力端との間に接続することも考えられる。ただし、上記の効果を最大限に享受するためには、二次巻線１２のセンタータップＴ２３と二次側コモンＧＮＤ２との間にコイル１２０を接続することが望ましい、という知見がシミュレーションから得られている。

＜容量分圧回路＞
次に、第２の変更点として、本実施形態のＡＣ／ＤＣコンバータ１には、容量分圧回路１５０が導入されている。容量分圧回路１５０は、コンデンサ１５１及び１５２を含み、双方向スイッチ２０の両端間電圧Ｖ２０を容量分圧して分圧電圧Ｖｓｗを生成する。

コンデンサ１５１の第１端は、双方向スイッチ２０の第２端（＝制御回路７０の基準電位端に相当する一次側コモンＧＮＤ１）に接続されている。コンデンサ１５１の第２端とコンデンサ１５２の第１端は、いずれも、分圧電圧Ｖｓｗの出力端に接続されている。コンデンサ１５２の第２端は、双方向スイッチ２０の第１端（＝一次巻線１１の第２タップＴ１２）に接続されている。

このように、コンデンサ１５１及び１５２は、双方向スイッチ２０の両端間で互いに直列接続されており、相互間の接続ノードから分圧電圧Ｖｓｗを出力する。

今、コンデンサ１５１の容量値をＣ１５１とし、コンデンサ１５２の容量値をＣ１５２とした場合、分圧電圧Ｖｓｗは、次の（４）式で表される。

Ｖｓｗ＝Ｖ２０×Ｃ１５２／（Ｃ１５１＋Ｃ１５２） … （４）

従って、Ｃ１５２＜＜Ｃ１５１となるように、コンデンサ１５１及び１５２の各容量値を適宜選択すれば、制御回路７０の入力ダイナミックレンジに収まる分圧電圧Ｖｓｗを生成することが可能となる。

ＡＣ／ＤＣコンバータ１の共振動作時（＝双方向スイッチ２０のオフ時）において、双方向スイッチ２０の両端間電圧Ｖ２０は、一般に、数百Ｖ〜１０００Ｖを超えるほどの高電圧となる。従って、双方向スイッチ２０の両端間電圧Ｖ２０を制御回路７０に直接入力して監視することは困難である。

一方、容量分圧回路１５０で生成される分圧電圧Ｖｓｗについては、先述の通り、その電圧値を制御回路７０の入力ダイナミックレンジに収めることができるので、制御回路７０に直接入力することが可能となる。

特に、両端間電圧Ｖ２０の波形と分圧電圧Ｖｓｗの波形は、互いに相似している。従って、制御回路７０において、分圧電圧Ｖｓｗを監視することにより、双方向スイッチ２０のオンタイミングを適切に検出することが可能となる。

また、本構成例の容量分圧回路１５０であれば、検出信号の位相を進めてしまう抵抗が用いられていないので、別途の遅延回路が不要となる。また、抵抗での電力損失を生じることもない。

さらに、本構成例の容量分圧回路１５０は、共振コンデンサ３０ａ及び３０ｂとは別に設けられているので、共振コンデンサ３０の容量値に依らず、任意に分圧比を設定することができる。

なお、分圧電圧Ｖｓｗの入力を受け付ける制御回路７０は、分圧電圧Ｖｓｗが０Ｖとなるタイミングを見計らって双方向スイッチ２０をオンさせるソフトスイッチング機能（＝ＺＶＳ機能）を備えている。このようなソフトスイッチング機能を具備することにより、先にも述べたように、双方向スイッチ２０の寄生コンデンサや共振コンデンサ３０によるスイッチング損失を低減することができるので、ＡＣ／ＤＣコンバータ１の変換効率を高めることが可能となる。

＜帰還回路＞
次に、帰還回路６０について説明する。帰還回路６０は、オペアンプＡＭＰと、フォトカプラＰＣ２と、抵抗Ｒ２１〜Ｒ２４と、コンデンサＣ２１〜Ｃ２２を含み、直流出力電圧Ｖｏに応じてフォトカプラＰＣ２を線形制御することにより、二次回路系１ｓ（＝ＧＮＤ２系）から一次回路系１ｐ（＝ＧＮＤ１系）への帰還信号Ｓｆｂを生成する。

フォトカプラＰＣ２は、二次側電流Ｉ２２に比例した一次側電流Ｉ２１を生成するアイソレータの一種であり、発光ダイオードＬＥＤ２とフォトトランジスタＰＴ２を含む。なお、発光ダイオードＬＥＤ２は、二次側電流Ｉ２２に応じて光信号を生成する発光素子に相当する。また、フォトトランジスタＰＴ２は、光信号に応じて一次側電流Ｉ２１を生成する受光素子に相当する。

オペアンプＡＭＰの出力端は、発光ダイオードＬＥＤ２のカソードに接続されている。抵抗Ｒ２１は、直流出力電圧Ｖｏの出力端とオペアンプＡＭＰの反転入力端（−）との間に直列接続されている。抵抗Ｒ２２は、オペアンプＡＭＰの反転入力端（−）と二次側コモンＧＮＤ２との間に接続されている。抵抗Ｒ２３は、直流出力電圧Ｖｏの出力端と発光ダイオードＬＥＤ１のアノードとの間に接続されている。コンデンサＣ２１は、オペアンプＡＭＰの出力端と反転入力端（−）との間に接続されている。抵抗Ｒ２４とコンデンサＣ２２は、オペアンプＡＭＰの出力端と反転入力端（−）との間に直列接続されている。

フォトトランジスタＰＴ１のコレクタは、電源ライン（＝電源電圧Ｖｃｃの印加端）に接続されている。フォトトランジスタＰＴ１のエミッタは、抵抗１８０を介して一次側コモンＧＮＤ１に接続されている。なお、フォトカプラＰＣ２の出力部には、平滑用のコンデンサが接続されておらず、抵抗１８０は、帰還信号Ｓｆｂとして入力される一次側電流Ｉ２１を積分することなく電流／電圧変換して帰還電圧Ｖｆｂを生成する電流／電圧変換部に相当する。

なお、抵抗Ｒ２１及びＲ２２は、直流出力電圧Ｖｏの分圧電圧Ｖｄを生成する分圧回路として機能する。抵抗Ｒ２３は、発光ダイオードＬＥＤ２に流れる二次側電流Ｉ２２の制限手段として機能する。抵抗Ｒ２４とコンデンサＣ２１及びＣ２２は、出力帰還ループの位相補償回路として機能する。オペアンプＡＭＰは、反転入力端（−）に入力される分圧電圧Ｖｄと、非反転入力端（＋）に入力される基準電圧ＶＲＥＦがイマジナリショートするように、発光ダイオードＬＥＤ２に流れる二次側電流Ｉ２２を線形制御する。

すなわち、オペアンプＡＭＰ、抵抗Ｒ２１〜Ｒ２４、並びに、コンデンサＣ２１及びＣ２２は、直流出力電圧Ｖｏに応じて二次側電流Ｉ２２を線形制御する二次側電流制御部として機能する。

ただし、帰還回路６０の回路構成は、何ら上記に限定されるものではなく、例えば、シャントレギュレータＳＲを用いる一般的な回路構成（図１１）であっても、その回路定数（Ｒ１１〜Ｒ１６、Ｃ１１）を適宜調整することにより、直流出力電圧Ｖｏに応じて二次側電流Ｉ１２を線形制御することは可能である。

＜制御回路＞
次に、制御回路７０について説明する。制御回路７０は、帰還電圧Ｖｆｂに応じて双方向スイッチ２０のオン／オフ制御を行う回路部であり、エラーアンプ７１と、コンデンサ７２と、コンパレータ７３と、制御信号生成部７４と、レベル検出部７５ａ〜７５ｃと、ロジック部７６ａ〜７６ｃと、調整部７７と、抵抗７８と、を含む。

エラーアンプ７１は、電流出力型のトランスコンダクタンスアンプ（いわゆるｇｍアンプ）であり、反転入力端（−）に入力される帰還電圧Ｖｆｂと、非反転入力端（＋）に入力される基準電圧Ｖｒｅｆとの差分に応じた出力電流Ｉ７１を生成する。

コンデンサ７２は、エラーアンプ７１の発振を防止するための位相補償部を形成しており、出力電流Ｉ７１を積分して誤差信号ＥＲＲを生成する。Ｖｆｂ＜Ｖｒｅｆであるときには、エラーアンプ７１からコンデンサ７２に出力電流Ｉ７１が流し込まれて誤差信号ＥＲＲが上昇する。逆に、Ｖｆｂ＞Ｖｒｅｆであるときには、コンデンサ７２からエラーアンプ７１に出力電流Ｉ７１が引き抜かれて誤差信号ＥＲＲが低下する。

なお、位相補償部のカットオフ周波数ｆｃは、通常、数百Ｈｚ〜数ｋＨｚに設定されることが多い。一方、本実施形態の制御回路７０では、ＡＣ／ＤＣコンバータ１の力率を１に近付けるべく、カットオフ周波数ｆｃが通常より低い値（数Ｈｚ）に設定されている。

コンパレータ７３は、非反転入力端（＋）に入力される鋸波状のスロープ信号ＳＬＰと反転入力端（−）に入力される誤差信号ＥＲＲとを比較して比較信号ＣＭＰを生成する。比較信号ＣＭＰは、ＳＬＰ＜ＥＲＲであるときにローレベルとなり、ＳＬＰ＞ＥＲＲであるときにハイレベルとなる。

制御信号生成部７４は、比較信号ＣＭＰに応じて双方向スイッチ２０の制御信号Ｓｃｔｒｌを生成する。より具体的に述べると、制御信号生成部７４は、比較信号ＣＭＰの立上りタイミングで双方向スイッチ２０をオフするように、そのオフタイミングを設定する。また、制御信号生成部７４は、比較信号ＣＭＰに応じた出力帰還制御とは別に、ロジック部７６ａ〜７６ｃからの指示に応じてロジカルに双方向スイッチ２０のオン／オフ制御を行う機能も備えている。さらに、制御信号生成部７４は、センス電圧Ｖｃｓを監視して一次電流Ｉ１を制限する過電流保護機能や、双方向スイッチ２０の両端間電圧Ｖ２０（本図では、その分圧電圧Ｖｓｗ）が０Ｖとなるタイミングを見計らって双方向スイッチ２０をオンさせるソフトスイッチング機能（＝ＺＶＳ機能）なども備えている。

レベル検出部７５ａ〜７５ｃは、それぞれ、非反転入力端（＋）に入力される帰還電圧Ｖｆｂと、反転入力端（−）に入力される閾値電圧Ｖｔｈ１〜Ｖｔｈ３（ただしＶｔｈ１＞Ｖｔｈ２＞Ｖｔｈ３）とを比較して、レベル検出信号Ｓａ〜Ｓｃを生成するコンパレータである。レベル検出信号Ｓａは、Ｖｆｂ＞Ｖｔｈ１であるときにハイレベルとなり、Ｖｆｂ＜Ｖｔｈ１であるときにローレベルとなる。レベル検出信号Ｓｂは、Ｖｆｂ＞Ｖｔｈ２であるときにハイレベルとなり、Ｖｆｂ＜Ｖｔｈ２であるときにローレベルとなる。レベル検出信号Ｓｃは、Ｖｆｂ＞Ｖｔｈ３であるときにハイレベルとなり、Ｖｆｂ＜Ｖｔｈ３であるときにローレベルとなる。

ロジック部７６ａ〜７６ｃは、それぞれ、レベル検出信号Ｓａ〜Ｓｃに応じて制御信号生成部７４及び調整部７７を制御する。なお、ロジック部７６ａ〜７６ｃは、それぞれ、必要に応じてレベル検出信号Ｓａ〜Ｓｃのラッチ処理なども行う。ロジック部７６ａ〜７６ｃの動作については、後ほど具体例を挙げて説明する。

調整部７７は、ロジック部７６ａ〜７６ｃの少なくとも一つから与えられる指示に応じて出力電流Ｉ７１の大きさを調整する。調整部７７の構成及び動作については後述する。

抵抗７８は、エラーアンプ７１の反転入力端（−）とフォトトランジスタＰＴ２のエミッタとの間に接続されている。なお、抵抗７８については、これを省略しても構わない。

＜調整部＞
図１３は、調整部７７の一構成例を示す回路図である。本構成例の調整部７７は、電流源ＣＳＨ及びＣＳＬと、スイッチＳＷＨ及びＳＷＬと、を含む。

電流源ＣＳＨとスイッチＳＷＨは、電源端とエラーアンプ７１の出力端との間に直列接続されている。一方、電流源ＣＳＬとスイッチＳＷＬは、エラーアンプ７１の出力端と接地端（＝一次側コモン）との間に直列接続されている。スイッチＳＷＨは、例えば、ロジック部７６ｃによりオン／オフすればよく、スイッチＳＷＬは、例えば、ロジック部７６ｂによりオン／オフすればよい。

スイッチＳＷＨがオンしてスイッチＳＷＬがオフしているときには、電流源ＣＳＨで生成される上側電流ＩＨが出力電流Ｉ７１に足し合わされる。このような状態は、出力電流Ｉ７１が正方向（＝エラーアンプ７１からコンデンサ７２に向かう方向）にオフセットされた状態と等価である。従って、コンデンサ７２に流し込まれる充電電流が増大されるので、誤差信号ＥＲＲが上昇しやすくなる。

一方、スイッチＳＷＨがオフしてスイッチＳＷＬがオンしているときには、電流源ＣＳＬで生成される下側電流ＩＬが出力電流Ｉ７１に足し合わされる。このような状態は、出力電流Ｉ７１が負方向（＝コンデンサ７２からエラーアンプ７１に向かう方向）にオフセットされた状態と等価である。従って、コンデンサ７２から引き抜かれる放電電流が増大されるので、誤差信号ＥＲＲが低下しやすくなる。

このように、本実施形態のＡＣ／ＤＣコンバータ１であれば、帰還電圧Ｖｆｂのレベル検出結果に応じて出力電流Ｉ７１の大きさを任意に調整することができる。従って、力率を１に近付けるために、大容量（例えば数千μＦ）のコンデンサ７２が用いられている場合でも、その充電速度ないしは放電速度を適切に可変制御することができる。その結果、出力帰還ループの負荷応答特性を改善することが可能となり、延いては、直流出力電圧Ｖｏの意図しないオーバーシュートなどを抑制することが可能となる。

＜ロジック部＞
図１４は、ロジック部７６ａ〜７６ｃそれぞれの動作を説明するための波形図であり、紙面の上側から順に、直流出力電圧Ｖｏ、並びに、帰還電圧Ｖｆｂ（実線）、及び、誤差信号ＥＲＲ（破線）が描写されている。

先にも述べた通り、フォトカプラＰＣ２の出力部には、平滑用のコンデンサが接続されておらず、抵抗１８０は、帰還信号Ｓｆｂとして入力される一次側電流Ｉ２１を積分せずに遅滞なく電流／電圧変換して帰還電圧Ｖｆｂを生成する。従って、帰還電圧Ｖｆｂは、本図で示したように、直流出力電圧Ｖｏのピーク値を検波した波形ではなく、直流出力電圧Ｖｏに応じて線形制御された波形となる。

このような波形を持つ帰還電圧Ｖｆｂは、レベル検出部７５ａ〜７５ｃそれぞれのレベル検出処理（＝閾値電圧Ｖｔｈ１〜Ｖｔｈ３との比較処理）により、レベル検出信号Ｓａ〜Ｓｃとして取り出され、ロジック部７６ａ〜７６ｃの信号処理に供される。

例えば、ロジック部７６ｃは、レベル検出信号ＳｃがローレベルであるときにスイッチＳＷＨをオンし、レベル検出信号ＳｃがハイレベルとなったときにスイッチＳＷＨをオフする。言い換えると、ロジック部７６ｃは、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ３（例えばＶｔｈ３＜Ｖｒｅｆ）を下回っているときには、コンデンサ７２の充電電流を通常値（＝出力電流Ｉ７１のみ）よりも増やす一方、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ３を上回ったときには、コンデンサ７２の充電電流を通常値に戻すように、調整部７７を制御する。

このような電流調整を行うことにより、コンデンサ７２が大容量であっても、ＡＣ／ＤＣコンバータ１の起動時（特にソフトスタート期間）には、誤差信号ＥＲＲの上昇速度が遅くなり過ぎないので、直流出力電圧Ｖｏを適切に出力することが可能となる。なお、上側電流ＩＨは、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆを上回るまでにオフされるので、例えば、ソフトスタート期間の満了時点で、負荷Ｚが軽負荷状態（または無負荷状態）であったとしても、直流出力電圧Ｖｏのオーバーシュートを未然に回避することが可能となる。

また、例えば、ロジック部７６ｂは、レベル検出信号ＳｂがローレベルであるときにスイッチＳＷＬをオフし、レベル検出信号ＳｂがハイレベルとなったときにスイッチＳＷＬをオンする。言い換えると、ロジック部７６ｂは、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ２を下回っているときには、コンデンサ７２の放電電流を通常値（＝出力電流Ｉ７１のみ）に設定する一方、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ２を上回ったときには、コンデンサ７２の放電電流を通常値よりも増やすように、調整部７７を制御する。

このような電流調整を行うことにより、帰還電圧Ｖｆｂ（延いては直流出力電圧Ｖｏ）が高くなったときには、コンデンサ７２の放電電流を増やして誤差信号ＥＲＲをより素早く引き下げることができる。その結果、比較信号ＣＭＰの立上りタイミング（＝双方向スイッチ２０のオフタイミング）が早くなるので、例えば、負荷Ｚが急に軽くなった場合であっても、直流出力電圧Ｖｏのオーバーシュートを防止することが可能となる。

また、例えば、ロジック部７６ａは、レベル検出信号Ｓａがハイレベルとなったとき、すなわち、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ１を上回ったときに、双方向スイッチ２０を強制的にオフするように制御信号生成部７４を制御する。このようなロジカル制御を行うことにより、コンデンサ７２の放電電流を増やしても誤差信号ＥＲＲの引き下げが間に合わない場合には、出力帰還ループの応答を待つことなく、双方向スイッチ２０を遅滞なくオフすることができるので、直流出力電圧Ｖｏのオーバーシュートを最小限に抑制することが可能となる。

以上で説明したように、本実施形態のＡＣ／ＤＣコンバータ１であれば、帰還電圧Ｖｆｂ（延いては直流出力電圧Ｖｏ）のレベル検出結果に応じて、コンデンサ７２の充電電流ないしは放電電流（延いては誤差信号ＥＲＲの上昇速度ないしは低下速度）を任意に調整することができるので、出力帰還ループの負荷応答特性を改善することが可能となる。

また、本実施形態のＡＣ／ＤＣコンバータ１であれば、出力電流Ｉ７１の積分出力に相当する誤差信号ＥＲＲとは無関係に、ロジック部７６ａ〜７６ｃから制御信号生成部７４をロジカルに制御することができるので、出力帰還ループの応答を待つことなく、双方向スイッチ２０を遅滞なくオン／オフすることも可能となる。

さらには、上記２系統のロジカル制御を組み合わせて実施することにより、見かけ上、誤差信号ＥＲＲを生成する積分器の時定数が小さい、若しくは、ゼロに等しい制御回路７０を実現することが可能となる。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されているＡＣ／ＤＣコンバータは、例えば、一般電気機器や産業機器などの電源として利用することが可能である。

１ ＡＣ／ＤＣコンバータ
１ｐ 一次回路系
１ｓ 二次回路系
１０ トランス
１１ 一次巻線
１１ｘ 漏れインダクタンス
１２ 二次巻線
２０ 双方向スイッチ
３０、３０ａ、３０ｂ 共振コンデンサ
４０ 全波整流回路
４１、４２ ダイオード
５０ 平滑コンデンサ
６０ 帰還回路
７０ 制御回路
７１ エラーアンプ（Ｇｍアンプ）
７２ コンデンサ
７３ コンパレータ
７４ 制御信号生成部
７５ａ〜７５ｃ レベル検出部（コンパレータ）
７６ａ〜７６ｃ ロジック部
７７ 調整部
７８ 抵抗
８０ センス抵抗
９０ 電力フューズ
１００ フィルタ回路
１２０ コイル
１５０ 容量分圧回路
１５１、１５２ コンデンサ
１８０ 抵抗（電流／電圧変換部）
ＰＷ 交流電源
Ｚ 負荷
ＳＲ シャントレギュレータ
ＡＭＰ オペアンプ
ＰＣ１、ＰＣ２ フォトカプラ
ＬＥＤ１、ＬＥＤ２ 発光ダイオード（発光素子に相当）
ＰＴ１、ＰＴ２ フォトトランジスタ（受光素子に相当）
Ｒ１１〜Ｒ１６、Ｒ２１〜Ｒ２４ 抵抗
Ｃ１１〜Ｃ１２、Ｃ２１〜Ｃ２２ コンデンサ
ＣＳＨ、ＣＳＬ 電流源
ＳＷＨ、ＳＷＬ スイッチ

Claims (7)

1. 一次回路系と二次回路系との間を電気的に絶縁しつつ、スイッチ素子のオン／オフにより、前記一次回路系に入力される交流入力電圧を直流出力電圧に変換して前記二次回路系の負荷に供給する電力変換回路と；
   前記直流出力電圧に応じてアイソレータを線形制御することにより、前記二次回路系から前記一次回路系への帰還信号を生成する帰還回路と；
   前記帰還信号に応じて前記スイッチ素子のオン／オフ制御を行う制御回路と；
   を有するＡＣ／ＤＣコンバータであって、
   前記帰還回路は、前記直流出力電圧に応じて二次側電流を線形制御する二次側電流制御部と、前記二次側電流に比例した一次側電流を生成する前記アイソレータと、を含み、前記一次側電流を前記帰還信号として出力し、
   前記ＡＣ／ＤＣコンバータは、前記帰還信号として入力される前記一次側電流を積分することなく電流／電圧変換して帰還電圧を生成する電流／電圧変換部をさらに有し、
   前記制御回路は、前記帰還電圧に応じて前記スイッチ素子のオン／オフ制御を行うものであり、前記帰還電圧と基準電圧との差分に応じた出力電流を生成するエラーアンプと、前記出力電流を積分して誤差信号を生成するコンデンサと、前記誤差信号とスロープ信号とを比較して比較信号を生成するコンパレータと、前記比較信号に応じて前記スイッチ素子の制御信号を生成する制御信号生成部と前記帰還電圧と閾値電圧とを比較してレベル検出信号を生成するレベル検出部と、前記レベル検出信号に応じて前記制御信号生成部を制御するロジック部と、を含む、ＡＣ／ＤＣコンバータ。
2. 前記アイソレータは、前記二次側電流に応じて光信号を生成する発光素子と、前記光信号に応じて前記一次側電流を生成する受光素子と、を含むフォトカプラである、請求項１に記載のＡＣ／ＤＣコンバータ。
3. 前記ロジック部は、前記帰還電圧が第１閾値電圧を上回ったときに、前記スイッチ素子を強制的にオフするように前記制御信号生成部を制御する、請求項１または２に記載のＡＣ／ＤＣコンバータ。
4. 前記制御回路は、前記ロジック部からの指示に応じて前記出力電流の大きさを調整する調整部をさらに含む、請求項３に記載のＡＣ／ＤＣコンバータ。
5. 前記ロジック部は、前記帰還電圧が前記第１閾値電圧よりも低い第２閾値電圧を上回ったときに、前記コンデンサの放電電流を増やすように前記調整部を制御する、請求項４に記載のＡＣ／ＤＣコンバータ。
6. 前記ロジック部は、前記帰還電圧が前記第２閾値電圧よりも低い第３閾値電圧を下回っているときに、前記コンデンサの充電電流を増やすように前記調整部を制御する、請求項５に記載のＡＣ／ＤＣコンバータ。
7. 前記電力変換回路は、
   前記交流入力電圧が印加される一次巻線と、
   前記一次巻線に電磁結合された二次巻線と、
   前記スイッチ素子として前記一次巻線に直列接続された双方向スイッチと、
   前記双方向スイッチ及び前記一次巻線の少なくとも一方に並列接続された共振コンデンサと、
   共振インダクタンス成分と、
   前記二次巻線に生じる誘起電圧を全波整流する全波整流回路と、
   前記全波整流回路の出力を平滑して前記直流出力電圧を生成する平滑コンデンサと、
   を含み、
   前記二次巻線からフォワード電圧とフライバック電圧の双方を取り出すことにより、前記交流入力電圧を前記直流出力電圧に直接変換する、請求項１〜６のいずれか一項に記載のＡＣ／ＤＣコンバータ。

Images