[go: up one dir, main page]

JP6872133B2 - 表示装置、および電子機器 - Google Patents

表示装置、および電子機器 Download PDF

Info

Publication number
JP6872133B2
JP6872133B2 JP2018514136A JP2018514136A JP6872133B2 JP 6872133 B2 JP6872133 B2 JP 6872133B2 JP 2018514136 A JP2018514136 A JP 2018514136A JP 2018514136 A JP2018514136 A JP 2018514136A JP 6872133 B2 JP6872133 B2 JP 6872133B2
Authority
JP
Japan
Prior art keywords
region
drive transistor
display device
activation region
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018514136A
Other languages
English (en)
Other versions
JPWO2017187720A1 (ja
Inventor
辻川　真平
真平 辻川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Group Corp
Original Assignee
Sony Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Group Corp filed Critical Sony Corp
Publication of JPWO2017187720A1 publication Critical patent/JPWO2017187720A1/ja
Application granted granted Critical
Publication of JP6872133B2 publication Critical patent/JP6872133B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本開示は、表示装置、および電子機器に関する。
近年、表示装置の解像度の向上に伴い、表示装置の画素を構成する表示素子および該表示素子を駆動させる駆動トランジスタの微細化が進んでいる。
ここで、電界効果トランジスタの閾値電圧のばらつきは、チャネル幅およびチャネル長の縮小に反比例して大きくなる。そのため、表示装置の解像度の向上に伴い、駆動トランジスタの特性ばらつきが大きくなり、表示画像の均一性が低下していた。
例えば、以下の特許文献１には、トランジスタの特性ばらつきに起因する表示画像の表示むらを抑制するために、閾値電圧を制御可能な駆動トランジスタを用いて表示素子を駆動させる技術が開示されている。
また、表示装置の画素を構成する表示素子の微細化に伴い、表示素子の駆動に必要な電流量は少なくなっている。そのため、駆動トランジスタのゲート電圧を低下させることで、駆動トランジスタのオン電流を減少させ、表示素子の駆動に適した電流量とすることが行われている。
特開２０１２−２５５８７４号公報
しかしながら、ゲート電圧を低下させた場合、駆動トランジスタは、閾値電圧に近いゲート電圧にて制御されることになる。このような場合、駆動トランジスタごとに存在する閾値電圧のばらつきがオン電流に与える影響が大きくなるため、駆動トランジスタごとのオン電流のばらつきが大きくなり、表示画像の均一性が低下していた。
したがって、表示素子および駆動トランジスタの微細化に伴う表示画像の均一性の低下を改善することが求められていた。
そこで、本開示では、解像度が高く、より均一性が高い表示画像を表示することが可能な、新規かつ改良された表示装置、および該表示装置を備える電子機器を提案する。
本開示によれば、半導体基板に設けられた第１導電型の活性化領域、前記活性化領域を横断して設けられた開口、前記開口の内部を含む前記活性化領域の上に設けられたゲート絶縁膜、前記開口を埋め込むゲート電極、前記開口を挟んで前記活性化領域の両側に設けられた第２導電型の拡散領域、を有する駆動トランジスタと、前記駆動トランジスタによって駆動される有機電界発光素子と、を備える、表示装置が提供される。
また、本開示によれば、半導体基板に設けられた第１導電型の活性化領域、前記活性化領域を横断して設けられた開口、前記開口の内部を含む前記活性化領域の上に設けられたゲート絶縁膜、前記開口を埋め込むゲート電極、前記開口を挟んで前記活性化領域の両側に設けられた第２導電型の拡散領域、を有する駆動トランジスタと、前記駆動トランジスタによって駆動される有機電界発光素子と、を備える表示部を含む、電子機器が提供される。
本開示によれば、駆動トランジスタの占有面積を増加させることなく、チャネル長を長くすることができるため、オン電流の絶対値を小さくすることができる。したがって、駆動トランジスタごとの閾値電圧のばらつきがオン電流に対して与える影響を小さくすることができるため、表示画像の均一性を向上させることができる。
以上説明したように本開示によれば、解像度が高く、より均一性が高い表示画像を表示する表示装置、および該表示装置を備える電子機器を提供することが可能である。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
本開示に係る技術が適用される表示装置の一画素を構成する回路を説明する回路図である。 本開示に係る技術が適用される表示装置の一画素を厚み方向に切断した断面図である。 本開示の第１の実施形態に係る表示装置にて用いられる駆動トランジスタおよび選択トランジスタの平面構造を説明する説明図である。 図３のＡ切断線による断面図である。 図３のＢ切断線による断面図である。 図３のＣ切断線による断面図である。 本開示の第２の実施形態に係る表示装置にて用いられる駆動トランジスタおよび選択トランジスタの平面構造を説明する説明図である。 図７のＤ切断線による断面図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する断面図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する断面図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する断面図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する断面図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する断面図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する断面図である。 駆動トランジスタに設けた開口の数および深さに対するオン電流のばらつきの関係を示したグラフ図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
１．第１の実施形態
１．１．表示装置の概略構成
１．２．トランジスタの構成
２．第２の実施形態
２．１．トランジスタの構成
２．２．トランジスタの製造方法
２．３．トランジスタの効果
３．まとめ
＜１．第１の実施形態＞
（１．１．表示装置の概略構成）
まず、図１および図２を参照して、本開示に係る技術が適用される表示装置の概略構成について説明する。図１は、本開示に係る技術が適用される表示装置１の一画素を構成する回路を説明する回路図である。
図１に示すように、表示装置１の一画素を構成する回路は、有機電界発光素子ＯＬＥＤと、駆動トランジスタＤＴｒと、容量素子Ｃと、選択トランジスタＳＴｒとを含む。
有機電界発光素子ＯＬＥＤは、例えば、アノード電極、有機発光層、およびカソード電極が積層された自発光型の発光素子である。有機電界発光素子ＯＬＥＤのアノード電極は、駆動トランジスタＤＴｒを介して電源線ＰＬに接続されており、有機電界発光素子ＯＬＥＤのカソード電極は、接地電位となっているグラウンド線と接続されている。すなわち、有機電界発光素子ＯＬＥＤは、表示装置１の一画素として機能する。
具体的には、有機電界発光素子ＯＬＥＤを含む一画素は、例えば、赤、緑または青などの単色の光を発するサブピクセルとして機能する。また、赤色光を発する画素と、緑色光を発する画素と、青色光を発する画素とによって１つの表示画素が構成され、多数の表示画素がマトリクス状に配置されることで、入力された信号に対応する画像を表示可能な表示パネルが構成される。
駆動トランジスタＤＴｒは、例えば、電界効果トランジスタである。駆動トランジスタＤＴｒのソースまたはドレインの一方は、電源線ＰＬに接続されており、ソースまたはドレインの他方は、有機電界発光素子ＯＬＥＤのアノード電極に接続されている。また、駆動トランジスタＤＴｒのゲートは、選択トランジスタＳＴｒのソースまたはドレインの一方と接続されている。駆動トランジスタＤＴｒは、有機電界発光素子ＯＬＥＤと直列に接続されており、選択トランジスタＳＴｒから印加されたゲート電圧の大きさに応じて有機電界発光素子ＯＬＥＤに流れる電流を制御することで、有機電界発光素子ＯＬＥＤを駆動させる。
選択トランジスタＳＴｒは、例えば、電界効果トランジスタである。選択トランジスタＳＴｒのソースまたはドレインの一方は、駆動トランジスタＤＴｒのゲートに接続されており、ソースまたはドレインの他方は、信号線ＤＬに接続されている。また、選択トランジスタＳＴｒのゲートは、走査線ＳＬに接続されている。選択トランジスタＳＴｒは、信号線ＤＬの電圧をサンプリングした後、駆動トランジスタＤＴｒのゲートへ印加することで、駆動トランジスタＤＴｒのゲートに印加される信号電圧を制御する。
容量素子Ｃは、例えば、キャパシタである。容量素子Ｃの一端は、駆動トランジスタＤＴｒのゲートに接続され、容量素子Ｃの他端は、電源線ＰＬに接続されている。容量素子Ｃは、駆動トランジスタＤＴｒのゲート−ソース間の電圧を所定の電圧に維持する。
続いて、図２を参照して、本開示に係る技術が適用される表示装置１の一画素の積層構造について説明する。図２は、本開示に係る技術が適用される表示装置１の一画素を厚み方向に切断した断面図である。
図２に示すように、表示装置１の一画素は、半導体基板３０と、選択トランジスタＳＴｒと、駆動トランジスタＤＴｒと、絶縁層４０と、配線５１を含む多層配線層５０と、アノード電極６１と、有機発光層６２と、カソード電極６３と、保護層７０と、カラーフィルタ８０とを備える。
半導体基板３０は、例えば、単結晶、多結晶、またはアモルファスのシリコン（Ｓｉ）基板であってもよい。シリコン等の半導体からなる基板は、微細化が容易であるため、駆動トランジスタＤＴｒおよび選択トランジスタＳＴｒをより容易に微細に形成することができる。
駆動トランジスタＤＴｒおよび選択トランジスタＳＴｒは、半導体基板３０に設けられる。駆動トランジスタＤＴｒおよび選択トランジスタＳＴｒは、例えば、半導体基板３０に設けられたチャネル領域と、ソース／ドレイン領域と、チャネル領域の上にゲート絶縁膜を介して設けられたゲート電極とを備えるＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。
絶縁層４０は、半導体基板３０の上に設けられ、駆動トランジスタＤＴｒおよび選択トランジスタＳＴｒ等を埋め込む。絶縁層４０は、例えば、絶縁性の酸窒化シリコン等にて形成され、埋め込んだ駆動トランジスタＤＴｒおよび選択トランジスタＳＴｒ等を互いに電気的に絶縁する。
多層配線層５０は、絶縁層４０の上に設けられ、絶縁層４０中の駆動トランジスタＤＴｒと、有機電界発光素子ＯＬＥＤのアノード電極６１とを電気的に接続する。多層配線層５０は、層中に銅（Ｃｕ）またはアルミニウム（Ａｌ）で構成された配線５１を含み、絶縁性の酸窒化シリコン等にて形成される。なお、多層配線層５０の内部に複数層にて引き回された配線５１は、半導体基板３０に設けられた各種素子を互いに電気的に接続する。
アノード電極６１、有機発光層６２、およびカソード電極６３は、多層配線層５０の上に順次積層されて設けられ、有機電界発光素子ＯＬＥＤを形成する。
アノード電極６１は、例えば、アルミニウム（Ａｌ）、アルミニウム合金、白金（Ｐｔ）、金（Ａｕ）、クロム（Ｃｒ）、またはタングステン（Ｗ）などの金属で設けられ、光反射電極として機能する。
有機発光層６２は、主として蒸着性の有機材料を含み、アノード電極６１と、カソード電極６３との間で電界が印加されることによって発光する層である。具体的には、有機発光層６２では、電界の印加によって、アノード電極６１から正孔が注入され、カソード電極６３から電子が注入される。注入された正孔および電子は、有機発光層６２中で再結合することで励起子を形成し、励起子のエネルギーによって有機発光層６２中の発光材料から蛍光またはりん光を発生させることができる。
カソード電極６３は、例えば、酸化インジウム亜鉛、マグネシウム（Ｍｇ）、銀（Ａｇ）、またはこれらの合金で設けられ、透過電極として機能する。また、カソード電極６３は、多層膜にて形成されてもよく、例えば、カルシウム（Ｃａ）、バリウム（Ｂａ）、リチウム（Ｌｉ）、セシウム（Ｃｓ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、または銀（Ａｇ）からなる第１層と、マグネシウム（Ｍｇ）、銀（Ａｇ）、またはこれらの合金からなる第２層との積層膜にて設けられてもよい。
保護層７０は、カソード電極６３の上に設けられ、有機電界発光素子ＯＬＥＤを外部環境から保護し、特に有機発光層６２への水分および酸素の侵入を防止する。保護層７０は、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化アルミニウム（ＡｌＯｘ）、または酸化チタン（ＴｉＯｘ）などの光透過性が高く、透水性が低い材料にて設けられてもよい。
カラーフィルタ８０は、保護層７０の上に設けられ、有機電界発光素子ＯＬＥＤで発生した光を画素ごとに色分割する。例えば、カラーフィルタ８０は、赤色光、緑色光、または青色光に相当する可視光波長帯域の光を選択的に透過させる樹脂層であってもよい。
図１および図２を参照して説明した表示装置１では、解像度の向上が進んでおり、例えば、画素ピッチが１０μｍ以下、および解像度が２５００ｐｐｉ（ｐｉｘｅｌ ｐｅｒ ｉｎｃｈ）を超えるような表示装置も開発されている。
このような高解像度の表示装置１の一画素に流れる電流密度は、有機電界発光素子ＯＬＥＤの発光効率を０．５ｃｄ／Ａとし、一画素の最大輝度を１０００ｎｉｔ（ｃｄ／ｍ２）とすると、２０００Ａ／ｍ２となる。したがって、一画素がＲＧＢ（赤、緑、青）の三色のサブピクセルの有機電界発光素子ＯＬＥＤにて構成されており、画素ピッチが１０μｍであるとすると、１つの有機電界発光素子ＯＬＥＤに流れる電流の最大値は、２０００Ａ／ｍ２×（１０μｍ×１０μｍ÷３）≒６７ｎＡとなる。
一方、駆動トランジスタＤＴｒが、シリコン基板の上に設けられたＭＯＳＦＥＴであると仮定し、ゲート絶縁膜の膜厚を２０ｎｍとすると、単位面積あたりのゲート容量Ｃｏｘは、０．１７３μＦ／ｃｍ２であり、チャネル移動度μｅｆｆは、６０ｃｍ２／Ｖ・ｓとなる。ここで、チャネル長Ｌおよびチャネル幅Ｗを共に１μｍとし、閾値電圧Ｖｔｈを１Ｖとし、使用ゲート電圧Ｖｇを１０Ｖとして、いわゆるグラジュアルチャネル近似を用いて飽和オン電流Ｉｏｎを見積もると、Ｉｏｎは、以下の式１からおおよそ４．２×１０−４Ａと見積もることができる。
Figure 0006872133
したがって、上記にて計算したように、解像度の向上が進んだ表示装置１では、駆動トランジスタＤＴｒの飽和オン電流は、有機電界発光素子ＯＬＥＤに流れる電流の最大値よりも桁違いに高い値となってしまう。
そのため、駆動トランジスタＤＴｒのオン電流のオーダーをゲート電圧にて制御し、有機電界発光素子ＯＬＥＤに流れる電流のオーダーと整合させる場合、Ｖｇ−Ｖｔｈが１００ｍＶ以下となるようなゲート電圧にて駆動トランジスタＤＴｒを制御することになる。このような場合、Ｖｇを一定としても、駆動トランジスタＤＴｒごとの閾値電圧Ｖｔｈのばらつきによって、Ｖｇ−Ｖｔｈの値は大きく変動してしまう。したがって、有機電界発光素子ＯＬＥＤごとに流れる電流量のばらつきが大きくなるため、表示画像の画素ごとの輝度が不均一になってしまう。
ここで、駆動トランジスタＤＴｒのオン電流をゲート電圧以外で低減させるには、例えば、駆動トランジスタＤＴｒのチャネル長を長くすることが考えられる。しかしながら、チャネル長を長くすることは、駆動トランジスタＤＴｒの占有面積を増加させ、一画素の占有面積を増加させるため、表示装置１の解像度を低下させることに繋がってしまう。
また、チャネル移動度がシリコンよりも低い半導体材料を用いることで、駆動トランジスタＤＴｒのオン電流を低減させることが考えられるが、シリコン以外にチャネル移動度および微細加工の容易性の点で適切な半導体材料は見出されておらず、採用は困難である。
本開示に係る技術の発明者らは、上記の事情を鋭意検討することにより、本開示に係る技術を想到するに至った。本開示に係る技術は、半導体基板に設けられた活性化領域を横断する開口を設け、チャネルを半導体基板の内部に三次元に形成することで、駆動トランジスタの占有面積を増加させずに実効的なチャネル長を長くすることを可能とする。本開示に係る技術は、特に、キャリア移動度が高いシリコン等の半導体基板の上に設けられた駆動トランジスタにて、微細化によって流れる電流量がより少なくなった有機電界発光素子を駆動させる場合に、より好適に用いることができる。
以下では、上記で要点を説明した本開示に係る技術について、より詳細に説明する。
（１．２．トランジスタの構成）
続いて、図３〜図６を参照して、本開示の第１の実施形態に係る表示装置にて用いられるトランジスタの構成について説明する。図３は、本実施形態に係る表示装置にて用いられる駆動トランジスタ１０および選択トランジスタ２０の平面構造を説明する説明図である。また、図４は、図３のＡ切断線による断面図であり、図５は、図３のＢ切断線による断面図であり、図６は、図３のＣ切断線による断面図である。
なお、以下では、「第１導電型」とは、「ｐ型」または「ｎ型」のいずれか一方を表し、「第２導電型」とは、「第１導電型」と異なる「ｐ型」または「ｎ型」のいずれか他方を表すものとする。
図３に示すように、本実施形態に係る表示装置は、有機電界発光素子などの発光素子を駆動させる駆動トランジスタ１０と、駆動トランジスタ１０のゲート電極に印加される信号電圧を制御する選択トランジスタ２０とを備える。
駆動トランジスタ１０は、例えば、ｐ型またはｎ型チャネルのＭＯＳＦＥＴであり、半導体基板１００の第１導電型の活性化領域１１５の上に設けられる。具体的には、活性化領域１１５の上にはゲート絶縁膜を介して、ゲート電極１４０が設けられ、ゲート電極１４０を挟んだ活性化領域１１５の両側には、第２導電型のソース／ドレイン領域が設けられることで、駆動トランジスタ１０が構成される。
選択トランジスタ２０は、駆動トランジスタ１０と同様に、ｐ型またはｎ型チャネルのＭＯＳＦＥＴであり、半導体基板１００の第１導電型の活性化領域２１５の上に設けられる。具体的には、活性化領域２１５の上にはゲート絶縁膜を介して、ゲート電極２４０が設けられ、ゲート電極２４０を挟んだ活性化領域２１５の両側には、第２導電型のソース／ドレイン領域が設けられることで、駆動トランジスタ１０が構成される。
なお、活性化領域１１５および２１５の周囲の半導体基板１００には、絶縁性の素子分離層が設けられる。素子分離層によって、駆動トランジスタ１０および選択トランジスタ２０の各々は、互いに電気的に絶縁される。なお、駆動トランジスタ１０と、選択トランジスタ２０とは、同一の導電型チャネルのＭＯＳＦＥＴであってもよく、異なる導電型チャネルのＭＯＳＦＥＴであってもよい。
本実施形態に係る駆動トランジスタ１０では、ゲート電極１４０の下の半導体基板１００に、活性化領域１１５を横断する開口１５０が設けられる。また、半導体基板１００に設けられた開口１５０は、ゲート絶縁膜およびゲート電極１４０にて埋め込まれる。これによれば、駆動トランジスタ１０では、開口１５０に沿って半導体基板１００の内部に三次元的にチャネルが形成されるため、占有面積は同じでありながら、駆動トランジスタ１０の実効的なチャネル長を長くすることができる。一方、選択トランジスタ２０では、ゲート電極２４０の下の半導体基板１００に開口等は設けられない。すなわち、選択トランジスタ２０は、一般的な構造のＭＯＳＦＥＴとして設けられてもよい。
（駆動トランジスタの構成）
具体的には、図４および図５に示すように、駆動トランジスタ１０は、半導体基板１００と、半導体基板１００に設けられた開口１５０と、開口１５０の内部を含む活性化領域１１５の上に設けられたゲート絶縁膜１３０と、開口１５０を埋め込むゲート電極１４０と、開口１５０を挟んで活性化領域１１５の両側に設けられたソース／ドレイン領域１２０と、ゲート電極１４０の側面に設けられたサイドウォール絶縁膜１６０とを備える。また、駆動トランジスタ１０が設けられた活性化領域１１５の周囲には、素子分離層１１０が設けられる。
半導体基板１００は、ＩＶ族半導体、ＩＩ−ＶＩ族半導体、およびＩＩＩ−Ｖ族半導体などの各種半導体からなる基板である。半導体基板１００は、例えば、単結晶、多結晶またはアモルファスのシリコン（Ｓｉ）からなる基板であってもよい。半導体基板１００が単結晶、多結晶またはアモルファスのシリコン（Ｓｉ）からなる基板である場合、駆動トランジスタ１０をより微細に形成することが容易である。また、半導体基板１００には、第１導電型の不純物（例えば、ホウ素（Ｂ）などのｐ型不純物）がドーピングされることで、活性化領域１１５が設けられる。
素子分離層１１０は、絶縁性材料からなる層であり、活性化領域１１５の周囲の半導体基板１００に設けられる。素子分離層１１０は、活性化領域１１５を他の活性化領域と電気的に絶縁することで、駆動トランジスタ１０を他の素子と電気的に絶縁する。
例えば、素子分離層１１０は、酸化シリコン（ＳｉＯｘ）などの絶縁性の酸化物で形成されてもよい。具体的には、素子分離層１１０は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いて、所望の領域の半導体基板１００の一部をエッチング等で除去した後、エッチングによる開口を酸化シリコン（ＳｉＯｘ）で埋め込むことで形成されてもよい。素子分離層１１０は、例えば、０．３５μｍ以上２μｍ以下の深さまで設けられてもよい。
開口１５０は、活性化領域１１５を横断して半導体基板１００に設けられる。開口１５０は、例えば、ドライエッチングまたはウェットエッチング等を用いて０．３μｍ以上１．５μｍ以下の深さまで設けられていてもよい。開口１５０の深さが０．３μｍ以上である場合、オン電流のばらつきを顕著に抑制することができる。また、開口１５０の深さが１．５μｍよりも大きい場合、開口１５０よりも深く形成される素子分離層１１０の形成の困難さが高まる一方で、オン電流ばらつきを抑制する効果の増加量が小さくなるため、好ましくない。
ただし、開口１５０が設けられた領域の深さは、素子分離層１１０が設けられた深さよりも浅くてもよい。これは、開口１５０が素子分離層１１０よりも深い領域に設けられた場合、開口１５０に沿って形成されるチャネルが素子分離層１１０よりも深い領域に形成されることで、素子分離層１１０を超えた素子間でリーク電流が生じる可能性があるためである。
なお、開口１５０は、活性化領域１１５を横断して、活性化領域１１５と接する素子分離層１１０の一部にまで設けられていてもよい。このとき、素子分離層１１０に形成された開口１５０は、活性化領域１１５に形成された開口１５０よりも深さが浅くなる。これは、活性化領域１１５を構成する半導体材料と、素子分離層１１０を構成する絶縁性材料とのエッチング等による加工容易性に起因する差である。
ゲート絶縁膜１３０は、絶縁性材料で構成された薄膜であり、開口１５０の内部を含む活性化領域１１５の上に設けられる。具体的には、ゲート絶縁膜１３０は、開口１５０によって形成された凹凸形状に沿って、半導体基板１００の活性化領域１１５の上に設けられる。ゲート絶縁膜１３０は、例えば、酸化シリコン（ＳｉＯｘ）、または窒化シリコン（ＳｉＮｘ）などの絶縁性の酸窒化物で形成されてもよく、高誘電体材料である酸化ハフニウム（ＨｆＯｘ）等により形成されてもよい。また、ゲート絶縁膜１３０は、上記の絶縁性材料の単層からなる膜であってもよく、上記の絶縁性材料を組み合わせた複数層からなる膜であってもよい。
ゲート電極１４０は、開口１５０を埋め込むようにゲート絶縁膜１３０の上に設けられる。ゲート電極１４０は、開口１５０を埋め込み、さらに半導体基板１００の表面よりも上に突出するように設けられていてもよい。例えば、ゲート電極１４０は、多結晶シリコン等にて形成されてもよく、多結晶シリコンよりも抵抗値が低い金属にて形成されてもよい。また、ゲート電極１４０は、金属層と、多結晶シリコンからなる層との複数層の積層構造にて形成されてもよい。
サイドウォール絶縁膜１６０は、半導体基板１００の表面から突出したゲート電極１４０の側面に設けられる絶縁膜の側壁である。具体的には、サイドウォール絶縁膜１６０は、ゲート電極１４０を含む領域に絶縁膜を成膜した後、垂直異方性を有するエッチングを行うことで形成することができる。例えば、サイドウォール絶縁膜１６０は、酸化シリコン（ＳｉＯｘ）、または窒化シリコン（ＳｉＮｘ）などの絶縁性の酸窒化物で単層または複数層にて形成されてもよい。
駆動トランジスタ１０にてサイドウォール絶縁膜１６０を形成する場合、駆動トランジスタ１０と、選択トランジスタ２０とを同時に形成することが可能となるため、表示装置１の画素回路の形成の効率を向上させることができる。なお、サイドウォール絶縁膜１６０は、駆動トランジスタ１０に対して特に影響を与えるものではないため、省略することも可能である。
ソース／ドレイン領域１２０は、開口１５０を挟んだ活性化領域１１５の両側に設けられる第２導電型の領域である。ソース／ドレイン領域１２０は、例えば、活性化領域１１５の所定の領域に、第２導電型の不純物（例えば、リン（Ｐ）、ヒ素（Ａｓ）などのｎ型不純物）をドーピングすることで設けられる。なお、ソース／ドレイン領域１２０には、それぞれ電極として機能するコンタクトプラグが接続される。これにより、ソース／ドレイン領域１２０は、駆動トランジスタ１０のソースまたはドレインとして機能する。
上述した構造を備える駆動トランジスタ１０では、ソース／ドレイン領域１２０の間で、チャネルが開口１５０の下を経由して三次元的に形成されるため、開口１５０を設けない場合と比較して、チャネル長を延長することができる。
したがって、駆動トランジスタ１０では、チャネル長を延長することで飽和オン電流の電流量を低減し、有機電界発光素子にて要求される電流量に近づけることができる。これによれば、駆動トランジスタ１０は、閾値電圧から離れたゲート電圧でオンオフを制御することができるようになるため、駆動トランジスタ１０ごとの閾値電圧のばらつきによってオン電流がばらつくことを抑制することができる。これによれば、画素ごとの有機電界発光素子に流れる電流量のばらつきを抑制することができるため、表示装置にて表示される表示画像の均一性を向上させることができる。
（選択トランジスタの構成）
また、図６に示すように、選択トランジスタ２０は、半導体基板１００と、活性化領域２１５の上に設けられたゲート絶縁膜２３０と、ゲート絶縁膜２３０の上に設けられたゲート電極２４０と、ゲート電極２４０を挟んで活性化領域２１５の両側に設けられたソース／ドレイン領域２２０と、ゲート電極１４０の側面に設けられたサイドウォール絶縁膜２６０とを備える。また、選択トランジスタ２０が設けられた活性化領域２１５の周囲には、素子分離層１１０が設けられる。
半導体基板１００および素子分離層１１０については、駆動トランジスタ１０の構成にて説明したとおりであるため、ここでの説明は省略する。
ゲート絶縁膜２３０は、絶縁性材料で構成された薄膜であり、半導体基板１００の活性化領域２１５の上に設けられる。ゲート絶縁膜２３０は、例えば、酸化シリコン（ＳｉＯｘ）、または窒化シリコン（ＳｉＮｘ）などの絶縁性の酸窒化物で形成されてもよく、高誘電率材料である酸化ハフニウム（ＨｆＯｘ）等により形成されてもよい。また、ゲート絶縁膜２３０は、上記の絶縁性材料の単層からなる膜であってもよく、上記の絶縁性材料を組み合わせた複数層からなる膜であってもよい。
ゲート電極２４０は、ゲート絶縁膜２３０の上に設けられる。例えば、ゲート電極２４０は、多結晶シリコン等にて形成されてもよく、多結晶シリコンよりも抵抗値が低い金属にて形成されてもよい。また、ゲート電極２４０は、金属層と、多結晶シリコンからなる層との複数層の積層構造にて形成されてもよい。
サイドウォール絶縁膜２６０は、ゲート電極２４０の側面に設けられる絶縁膜の側壁である。例えば、サイドウォール絶縁膜２６０は、酸化シリコン（ＳｉＯｘ）、または窒化シリコン（ＳｉＮｘ）などの絶縁性の酸窒化物で単層または複数層にて形成されてもよい。
サイドウォール絶縁膜２６０は、半導体基板１００へ不純物をドーピングする際に、半導体基板１００に入射する不純物を遮蔽する隔壁として機能する。すなわち、サイドウォール絶縁膜２６０の形成前後で条件を変えてドーピングを行うことで、ゲート電極２４０と近接するソース／ドレイン領域２２０に、より低濃度の第２導電型にドーピングされたＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ Ｄｒａｉｎ）領域を自己整合的に形成することができる。
ソース／ドレイン領域２２０は、ゲート電極２４０を挟んだ活性化領域２１５の両側に設けられる第２導電型の領域である。ソース／ドレイン領域２２０は、例えば、活性化領域２１５の所定の領域に、第２導電型の不純物（例えば、リン（Ｐ）、ヒ素（Ａｓ）などのｎ型不純物）をドーピングすることで設けられる。なお、ソース／ドレイン領域２２０には、それぞれ電極として機能するコンタクトプラグが接続される。これにより、ソース／ドレイン領域２２０は、選択トランジスタ２０のソースまたはドレインとして機能する。
また、ゲート電極２４０と近接するソース／ドレイン領域２２０には、上述したようにソース／ドレイン領域２２０よりも低濃度の第２導電型のＬＤＤ領域が設けられてもよい。ＬＤＤ領域によれば、ソース／ドレイン領域２２０からチャネルへの電界の変動を緩和することで、ホットキャリアの発生を抑制することができる。
すなわち、選択トランジスタ２０は、半導体基板１００に開口が設けられず、一般的な電界効果トランジスタとして設けられる。選択トランジスタ２０のオン電流を低下させた場合、駆動トランジスタ１０への信号強度が低下することで、駆動トランジスタ１０のオンオフ速度が低下してしまう。そのため、選択トランジスタ２０は、駆動トランジスタ１０とは異なり、一般的な構造の電界効果トランジスタとして設けられる。
＜２．第２の実施形態＞
（２．１．トランジスタの構成）
続いて、図７〜図１５を参照して、本開示の第２の実施形態に係る表示装置にて用いられる駆動トランジスタの構成について説明する。図７は、本実施形態に係る表示装置にて用いられる駆動トランジスタ１１および選択トランジスタ２０の平面構造を説明する説明図である。図８は、図７のＤ切断線による断面図である。
図７および図８に示すように、本実施形態に係る表示装置は、有機電界発光素子などの発光素子を駆動させる駆動トランジスタ１１と、駆動トランジスタ１１のゲート電極に印加される信号電圧を制御する選択トランジスタ２０とを備える。このうち、選択トランジスタ２０の構造については、第１の実施形態と同様であるため、ここでの説明は省略する。
本実施形態に係る駆動トランジスタ１１では、ゲート電極２４０の下の半導体基板１００に、活性化領域１１５を横断する複数の開口１５１および１５２が設けられる。これによれば、駆動トランジスタ１１のチャネルは、開口１５１および１５２の底面の下を通って半導体基板１００の内部に形成される。したがって、駆動トランジスタ１１では、第１の実施形態よりも少ない開口量の開口１５１および１５２でも効率的に駆動トランジスタ１１の実効的なチャネル長を延長することができるため、開口１５１および１５２の形成をより効率的に行うことができる。
また、本実施形態に係る駆動トランジスタ１１では、複数の開口１５１および１５２の間の半導体基板１００の内部に、活性化領域１１５を横断し、活性化領域１１５よりも高濃度の第１導電型のチャネルストッパ領域１７０が設けられてもよい。
チャネルストッパ領域１７０にはチャネルが形成されないため、チャネルストッパ領域１７０を設けることで、駆動トランジスタ１１のチャネルを開口１５１および１５２による凹凸形状に沿って、ジグザグ形状に形成することができる。これによれば、駆動トランジスタ１１は、同じ占有面積でも、実効的なチャネル長をさらに長くすることができる。
本実施形態に係る駆動トランジスタ１１の構造は、具体的には、図８に示すように、半導体基板１００と、半導体基板１００に設けられた複数の開口１５１および１５２と、開口１５１および１５２の間に設けられたチャネルストッパ領域１７０と、開口１５１および１５２の内部を含む活性化領域１１５の上に設けられたゲート絶縁膜１３１と、開口１５１および１５２を埋め込むゲート電極１４１と、開口１５１および１５２を挟んで活性化領域１１５の両側に設けられたソース／ドレイン領域１２０と、ゲート電極１４１の側面に設けられたサイドウォール絶縁膜１６０とを備える。また、駆動トランジスタ１１が設けられた活性化領域１１５の周囲には、素子分離層１１０が設けられる。
半導体基板１００、素子分離層１１０、ゲート絶縁膜１３１、ゲート電極１４１、サイドウォール絶縁膜１６０およびソース／ドレイン領域１２０については、第１の実施形態にて説明した同名の構成と実質的に同様であるため、ここでの説明は省略する。
開口１５１および１５２は、それぞれ活性化領域１１５を横断して、直列の配列にて半導体基板１００に設けられる。開口１５１および１５２は、第１の実施形態にて説明したように、ドライエッチングまたはウェットエッチング等を用いて、それぞれ独立して０．３μｍ以上１．５μｍ以下の深さまで設けられていてもよい。さらに、開口１５１および１５２が設けられた領域の深さは、素子分離層１１０が設けられた深さよりも浅くてもよい。
なお、図８では、活性化領域１１５を横断する開口が半導体基板１００に２つ（開口１５１および１５２）設けられた例を示したが、本実施形態はかかる例示に限定されない。活性化領域１１５を横断する開口は、直列の配列にて半導体基板１００に３つ以上設けられていてもよい。半導体基板１００に設けられる開口の数は、駆動トランジスタ１１のチャネル長が所望の長さとなるように、適宜設定することが可能である。
チャネルストッパ領域１７０は、活性化領域１１５を横断して設けられ、活性化領域１１５よりも高濃度の第１導電型の領域である。チャネルストッパ領域１７０は、半導体基板１００の表面には設けられず、半導体基板１００の内部に設けられ、かつ開口１５１および１５２と接触しないように設けられる。これにより、チャネルストッパ領域１７０は、開口１５１および１５２との間にジグザグ形状のチャネルを形成可能な領域を確保することができる。チャネルストッパ領域１７０は、例えば、開口１５１および１５２の間の活性化領域１１５に第１導電型の不純物（例えば、ホウ素（Ｂ）などのｐ型不純物）を追加でドーピングすることで設けられる。
また、チャネルストッパ領域１７０が設けられる深さは、開口１５１および１５２が設けられた領域の深さよりも深くともよく、さらに素子分離層１１０が設けられた深さよりも深くともよい。これによれば、チャネルストッパ領域１７０は、駆動トランジスタ１１のチャネルがチャネルストッパ領域１７０のさらに下を通って形成されることを防止することができる。なお、チャネルストッパ領域１７０は、例えば、深さ０．１μｍ以上で設けられていてもよい。
上述した構造を備える駆動トランジスタ１１では、ソース／ドレイン領域１２０の間で、チャネルが開口１５１および１５２の下を経由して三次元的に形成されるため、チャネル長をより長くすることができる。また、チャネルストッパ領域１７０が設けられた場合、駆動トランジスタ１１では、開口１５１および１５２、チャネルストッパ領域１７０によって、チャネルを半導体基板１００の内部でジグザグ形状に形成することができるため、さらにチャネル長を長くすることができる。
したがって、駆動トランジスタ１１では、飽和オン電流をさらに低減することができるため、閾値電圧からさらに離れたゲート電圧で駆動トランジスタ１１のオンオフを制御することが可能となる。これによれば、駆動トランジスタ１１ごとの閾値電圧のばらつきによるオン電流のばらつきをさらに抑制することができるため、表示装置にて表示される表示画像の均一性をさらに向上させることができる。
（２．２．トランジスタの製造方法）
次に、図９〜図１４を参照して、本実施形態に係るトランジスタの製造方法について説明する。図９〜図１４は、本実施形態に係るトランジスタの製造方法の一工程を説明する断面図である。
まず、図８に示すように、シリコン（Ｓｉ）からなる半導体基板１００にホウ素（Ｂ）をイオン注入（ドーピング）することで、活性化領域１１５および２１５を形成する。その後、いわゆるＳＴＩ法に沿って、活性化領域１１５および２１５を形成するようにパターニングされたレジスト層を用いてエッチングを行った後、ＳｉＯ２を成膜することで、素子分離層１１０を形成する。なお、素子分離層１１０を形成する深さは、１．２μｍとした。
続いて、活性化領域１１５および２１５の表面に数ｎｍ程度の熱酸化膜を形成した後、駆動トランジスタ１１または選択トランジスタ２０の特性に合わせて、イオン注入を行う。例えば、表面から１μｍ程度を約５×１０１７個／ｃｍ３の濃度のホウ素（Ｂ）でドーピングするために、駆動トランジスタ１１の活性化領域１１５において、エネルギーの異なる複数回のイオン注入を行う。
次に、図９に示すように、パターニングしたレジスト層を形成した後、ドライエッチング等を行うことで、活性化領域１１５を横断する深さ１μｍの開口１５１および１５２を形成する。
このとき、活性化領域１１５と接する素子分離層１１０にも、開口１５１および１５２が形成されるようにドライエッチングを行ってもよい。これによれば、活性化領域１１５を確実に横断する開口１５１および１５２を形成することができる。なお、素子分離層１１０に形成された開口１５１および１５２の深さは、ＳｉとＳｉＯ２とのエッチングレートの差によって、例えば、５０μｍ程度となる。
続いて、図１１に示すように、リソグラフィによって開口１５１および１５２の間を開口させたレジスト等をマスクとして、開口１５１および１５２の間に選択的にホウ素（Ｂ）をイオン注入する。これにより、約４×１０１８個／ｃｍ３の濃度のホウ素（Ｂ）でドーピングされたチャネルストッパ領域１７０を形成する。また、駆動トランジスタ１１以外の選択トランジスタ２０等を所望の特性とするために、所定のイオン注入を行う。
次に、図１２に示すように、ゲート絶縁膜１３１を形成する。具体的には、酸素ラジカルを用いたラジカル酸化または熱酸化によって、活性化領域１１５および２１５の表面、ならびに開口１５１および１５２の内部に均一な３ｎｍのＳｉＯ２膜を形成する。さらに、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、ＳｉＯ２膜を１５ｎｍ程度成長させた後、ＣＶＤ法を用いて、Ｓｉ３Ｎ４膜を３ｎｍ成膜し、合計２１ｎｍのゲート絶縁膜１３１を形成する。
さらに、ゲート絶縁膜１３１の上にゲート電極１４１を形成する。具体的には、原料ガスとしてＳｉＨ４およびＰＨ３を用いたＣＶＤ法によって３×１０２０個／ｃｍ３の濃度のリン（Ｐ）を含む多結晶シリコンを厚さ２００ｎｍにて成膜する。これにより、例えば、幅１５μｍ程度の開口１５１および１５２を完全に埋め込むことができる。その後、フッ酸および硝酸の混合水溶液を用いたウェットエッチングにて、駆動トランジスタ１１以外のＰ含有の多結晶シリコンを選択的に除去する。
続いて、選択トランジスタ２０のゲート電極２４０としてノンドープの多結晶シリコンを２００ｎｍの厚さで成膜し、駆動トランジスタ１１に成膜されたノンドープの多結晶シリコンは、ドライエッチング等で除去する。
次に、図１３に示すように、フォトリソグラフィによって所定の領域をパターニングしたレジスト等をマスクとして、リン（Ｐ）をイオン注入し、駆動トランジスタ１１のソース／ドレイン領域１２０を形成する。
続いて、図１４に示すように、ＣＶＤ法を用いて、ＳｉＯ２を１００ｎｍ成膜した後、エッチバックすることでサイドウォール絶縁膜１６０および２６０を形成する。また、サイドウォール絶縁膜１６０および２６０の形成前後で、それぞれ異なる濃度でリン（Ｐ）をイオン注入し、ＬＤＤ領域を含む選択トランジスタ２０のソース／ドレイン領域２２０を形成する。
以上の工程によれば、本実施形態に係る駆動トランジスタ１１を製造することができる。また、本実施形態に係る駆動トランジスタ１１と接続する有機電界発光素子ＯＬＥＤをさらに形成することで、本実施形態に係る表示装置を製造することができる。なお、本開示の第２の実施形態に係る表示装置の製造方法を参照すれば、同様に、本開示の第１の実施形態に係る表示装置も製造することが可能である。
具体的には、図１４で示した駆動トランジスタ１１に対して、各ゲート、ソースおよびドレインと各プラグとの接点へのシリサイド形成、コンタクトホール形成、およびコンタクトプラグ形成を行うことで、各ゲート、ソースおよびドレイン電極を形成する。また、多層配線層を形成して各電極からの配線を引き回した後、有機電界発光素子ＯＬＥＤを形成し、さらに保護層等を形成することで、表示装置を製造することができる。これらの工程については、公知の一般的な工程と同様の方法を用いることができるため、ここでの説明は省略する。
以上の工程により、本開示の第２の実施形態に係る表示装置を製造することができる。なお、本開示の第２の実施形態に係る表示装置の製造方法を参照することで、同様に、本開示の第１の実施形態に係る表示装置も製造することができる。
（２．３．トランジスタの効果）
次に、本実施形態に係る表示装置に用いられる駆動トランジスタ１１による効果について説明する。まず、上記の製造方法にて製造した駆動トランジスタ１１を用意した。
なお、駆動トランジスタ１１のゲート長（ソース／ドレイン領域１２０が設けられた方向におけるゲート電極の幅）は、０．８μｍとし、開口１５１および１５２の幅は、０．１５μｍとし、チャネルストッパ領域の幅は、０．３μｍとした。
まず、上記の製造方法にて製造した駆動トランジスタ１１の飽和オン電流が、開口１５１および１５２の形成によって減少していることを確認した。具体的には、ドレイン−ソース間電圧Ｖｄｓおよびゲート−ソース間電圧Ｖｇｓに８Ｖを印加した場合の飽和オン電流を計測した。
開口１５１および１５２を設けない駆動トランジスタでは、飽和オン電流が３５０μＡであったが、本実施形態に係る駆動トランジスタ１１では、飽和オン電流は、５４μＡであった。したがって、開口１５１および１５２を設けることにより、実効的なチャネル長が延長され、飽和オン電流を１／６以下に低減できることが確認された。これは、実効チャネル長にして約５μｍに相当する特性である。
続いて、上記の製造方法にて製造した駆動トランジスタ１１のオン電流のばらつきと、開口の数および深さとの関係を評価した。具体的には、ドレイン−ソース間電圧Ｖｄｓに４Ｖを印加した上で、オン電流の中央値が０．０１μＡとなるようなゲート−ソース間電圧Ｖｇｓを駆動トランジスタに印加し、オン電流のばらつきを評価した。その結果を図１５に示す。図１５は、駆動トランジスタ１１に設けた開口の数および深さに対するオン電流のばらつきの関係を示したグラフ図である。
なお、図１５では、開口１５１および１５２を設けない駆動トランジスタのオン電流のばらつきを１００％とした割合にて、開口１５１および１５２の数および深さによるオン電流のばらつき抑制の程度を評価した。
図１５に示すように、開口の深さを増加させることで、オン電流のばらつきを抑制可能であることを確認した。特に、開口の深さを３００ｎｍ以上とすることで、顕著にオン電流のばらつきが抑制されることを確認した。また、開口の数を増加させることで、オン電流のばらつきがさらに抑制されることを確認した。特に、開口が２つであり、かつ開口の深さが３００ｎｍ以上である場合、開口を設けない場合と比較して、オン電流のばらつきを５０％以下に抑制できることを確認した。
さらに、このような場合、オン電流のばらつきが抑制され、表示装置の各画素の有機電界発光素子の輝度ばらつきも抑制されるため、表示画像の均一性が視認可能な程度に向上していることを確認した。
＜３．まとめ＞
以上にて説明したように、本開示によれば、表示装置の一画素である有機電界発光素子を駆動させる駆動トランジスタ１０にて、占有面積を増加させることなく、実効的なチャネル長を延長することが可能である。具体的には、駆動トランジスタ１０にて、活性化領域１１５を横断する開口１５０を設け、開口１５０に沿って半導体基板１００の内部に三次元的にチャネルを形成することで、チャネル長を延長することができる。
これによれば、印加するゲート電圧を低下させることなく、駆動トランジスタ１０のオン電流を低減することができるため、駆動トランジスタ１０ごとの閾値電圧のばらつきに起因するオン電流のばらつきを抑制することができる。よって、駆動トランジスタ１０の占有面積を増加させることなく、オン電流のばらつきを抑制することができるため、表示装置において、解像度を高めつつ、表示画像の均一性を向上させることができる。
なお、上述した表示装置は、入力された画像信号または内部で生成した画像信号を静止画像または動画像として表示する様々な電子機器の表示部として用いることも可能である。このような電子機器としては、例えば、半導体メモリ等の記憶媒体を備える音楽プレイヤー、デジタルカメラおよびビデオカメラなどの撮像装置、ノート型パーソナルコンピュータ、ゲーム機器、ならびに携帯電話およびスマートフォンなどの携帯情報端末などを例示することができる。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
半導体基板に設けられた第１導電型の活性化領域、
前記活性化領域を横断して設けられた開口、
前記開口の内部を含む前記活性化領域の上に設けられたゲート絶縁膜、
前記開口を埋め込むゲート電極、
前記開口を挟んで前記活性化領域の両側に設けられた第２導電型の拡散領域、
を有する駆動トランジスタと、
前記駆動トランジスタによって駆動される有機電界発光素子と、
を備える、表示装置。
（２）
前記開口は、直列の配列にて複数設けられる、前記（１）に記載の表示装置。
（３）
前記開口の各々の間には、前記活性化領域よりも高濃度の第１導電型のチャネルストッパ領域が設けられる、前記（２）に記載の表示装置。
（４）
前記チャネルストッパ領域は、前記活性化領域を横断して設けられる、前記（３）に記載の表示装置。
（５）
前記チャネルストッパ領域は、前記半導体基板の内部に設けられる、前記（３）または（４）に記載の表示装置。
（６）
前記チャネルストッパ領域は、前記活性化領域の周囲に設けられた絶縁性の素子分離層よりも深い領域まで設けられる、前記（３）〜（５）のいずれか一項に記載の表示装置。
（７）
前記開口の深さは、３００ｎｍ以上である、前記（１）〜（６）のいずれか一項に記載の表示装置。
（８）
前記開口は、前記活性化領域の周囲に設けられた絶縁性の素子分離層よりも浅い領域に設けられる、前記（７）に記載の表示装置。
（９）
前記半導体基板は、シリコン基板である、前記（１）〜（８）のいずれか一項に記載の表示装置。
（１０）
半導体基板に設けられた第１導電型の活性化領域、
前記活性化領域を横断して設けられた開口、
前記開口の内部を含む前記活性化領域の上に設けられたゲート絶縁膜、
前記開口を埋め込むゲート電極、
前記開口を挟んで前記活性化領域の両側に設けられた第２導電型の拡散領域、
を有する駆動トランジスタと、
前記駆動トランジスタによって駆動される有機電界発光素子と、
を備える表示部を含む、電子機器。
１ 表示装置
１０、１１ 駆動トランジスタ
２０ 選択トランジスタ
１００ 半導体基板
１１０ 素子分離層
１１５ 活性化領域
１２０ ソース／ドレイン領域
１３０、１３１ ゲート絶縁膜
１４０、１４１ ゲート電極
１５０、１５１、１５２ 開口
１６０ サイドウォール絶縁膜
１７０ チャネルストッパ領域
ＯＬＥＤ 有機電界発光素子
ＤＴｒ 駆動トランジスタ
ＳＴｒ 選択トランジスタ

Claims (8)

  1. 半導体基板に設けられた第１導電型の活性化領域、
    前記活性化領域を横断して、直列の配列に複数設けられた開口、
    前記開口の各々の間に設けられた、前記活性化領域よりも高濃度の第１導電型のチャネルストッパ領域、
    前記開口の内部を含む前記活性化領域の上に設けられたゲート絶縁膜、
    前記開口を埋め込むゲート電極、
    前記開口を挟んで前記活性化領域の両側に設けられた第２導電型の拡散領域、
    を有する駆動トランジスタと、
    前記駆動トランジスタによって駆動される有機電界発光素子と、
    を備える、表示装置。
  2. 前記チャネルストッパ領域は、前記活性化領域を横断して設けられる、請求項１に記載の表示装置。
  3. 前記チャネルストッパ領域は、前記半導体基板の内部に設けられる、請求項１または２に記載の表示装置。
  4. 前記チャネルストッパ領域は、前記活性化領域の周囲に設けられた絶縁性の素子分離層よりも深い領域まで設けられる、請求項１〜３のいずれか一項に記載の表示装置。
  5. 前記開口の深さは、３００ｎｍ以上である、請求項１〜４のいずれか一項に記載の表示装置。
  6. 前記開口は、前記活性化領域の周囲に設けられた絶縁性の素子分離層よりも浅い領域に設けられる、請求項５に記載の表示装置。
  7. 前記半導体基板は、シリコン基板である、請求項１〜６のいずれか一項に記載の表示装置。
  8. 半導体基板に設けられた第１導電型の活性化領域、
    前記活性化領域を横断して、直列の配列に複数設けられた開口、
    前記開口の各々の間に設けられた、前記活性化領域よりも高濃度の第１導電型のチャネルストッパ領域、
    前記開口の内部を含む前記活性化領域の上に設けられたゲート絶縁膜、
    前記開口を埋め込むゲート電極、
    前記開口を挟んで前記活性化領域の両側に設けられた第２導電型の拡散領域、
    を有する駆動トランジスタと、
    前記駆動トランジスタによって駆動される有機電界発光素子と、
    を備える表示部を含む、電子機器。
JP2018514136A 2016-04-28 2017-02-14 表示装置、および電子機器 Active JP6872133B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016090511 2016-04-28
JP2016090511 2016-04-28
PCT/JP2017/005225 WO2017187720A1 (ja) 2016-04-28 2017-02-14 表示装置、および電子機器

Publications (2)

Publication Number Publication Date
JPWO2017187720A1 JPWO2017187720A1 (ja) 2019-02-28
JP6872133B2 true JP6872133B2 (ja) 2021-05-19

Family

ID=60161373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018514136A Active JP6872133B2 (ja) 2016-04-28 2017-02-14 表示装置、および電子機器

Country Status (6)

Country Link
US (1) US11100857B2 (ja)
JP (1) JP6872133B2 (ja)
KR (1) KR20190003488A (ja)
CN (2) CN112614882B (ja)
DE (1) DE112017002229T5 (ja)
WO (1) WO2017187720A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008046427A (ja) 2006-08-18 2008-02-28 Sony Corp 画像表示装置
CN112614882B (zh) * 2016-04-28 2024-08-09 索尼公司 显示装置和电子设备
KR102573917B1 (ko) * 2018-06-14 2023-09-04 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110706603A (zh) * 2019-11-19 2020-01-17 江苏上达电子有限公司 一种基于柔性封装基板的高分辨率点阵式电子驱动方法
TW202137539A (zh) * 2020-03-17 2021-10-01 日商索尼半導體解決方案公司 攝像裝置及電子機器
US20230247864A1 (en) 2020-05-08 2023-08-03 Sony Group Corporation Display device and electronic device
EP4320814A1 (en) 2021-10-05 2024-02-14 Volkswagen Aktiengesellschaft Apparatus, method and computer program for managing a plurality of sets of access settings for a vehicular gateway

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682837B2 (ja) * 1982-09-16 1994-10-19 財団法人半導体研究振興会 半導体集積回路
KR100767377B1 (ko) * 2001-09-28 2007-10-17 삼성전자주식회사 유기 이.엘 디스플레이 패널과 이를 구비하는 유기 이.엘디스플레이 장치
KR100605499B1 (ko) * 2004-11-02 2006-07-28 삼성전자주식회사 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
US7189617B2 (en) * 2005-04-14 2007-03-13 Infineon Technologies Ag Manufacturing method for a recessed channel array transistor and corresponding recessed channel array transistor
CA2510855A1 (en) * 2005-07-06 2007-01-06 Ignis Innovation Inc. Fast driving method for amoled displays
KR100714307B1 (ko) * 2005-08-05 2007-05-02 삼성전자주식회사 활성영역 가장자리에 리세스영역을 갖는 반도체 장치 및 그형성방법
JP2007311752A (ja) * 2006-01-13 2007-11-29 Matsushita Electric Ind Co Ltd 発光装置および発光装置の製造方法
JP4548408B2 (ja) * 2006-11-29 2010-09-22 セイコーエプソン株式会社 半導体装置の製造方法
KR101235559B1 (ko) 2007-12-14 2013-02-21 삼성전자주식회사 리세스 채널 트랜지스터 및 그 제조 방법
JP5697952B2 (ja) * 2010-11-05 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置、半導体装置の製造方法およびデータ処理システム
JP5766481B2 (ja) * 2011-03-29 2015-08-19 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP2012255874A (ja) 2011-06-08 2012-12-27 Sony Corp 画素回路、表示装置、電子機器、及び、画素回路の駆動方法
JP5870546B2 (ja) * 2011-08-23 2016-03-01 ソニー株式会社 表示装置及び電子機器
JP2014096568A (ja) * 2012-10-10 2014-05-22 Rohm Co Ltd 有機ｅｌ装置
JP6031954B2 (ja) * 2012-11-14 2016-11-24 ソニー株式会社 発光素子、表示装置及び電子機器
US8865549B2 (en) * 2012-12-07 2014-10-21 Texas Instruments Incorporated Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length
JP5831526B2 (ja) * 2013-01-17 2015-12-09 株式会社デンソー 半導体装置およびその製造方法
JP6268836B2 (ja) * 2013-09-12 2018-01-31 セイコーエプソン株式会社 発光装置および電子機器
JP6432222B2 (ja) 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
CN105470296A (zh) * 2014-09-09 2016-04-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
JP2016063048A (ja) * 2014-09-17 2016-04-25 富士電機株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ及びその製造方法
US9754950B2 (en) * 2015-04-28 2017-09-05 SK Hynix Inc. Semiconductor device including transistor having offset insulating layers
CN105355564A (zh) * 2015-12-03 2016-02-24 友达光电股份有限公司 一种薄膜晶体管、制造方法及其液晶显示器
CN112614882B (zh) * 2016-04-28 2024-08-09 索尼公司 显示装置和电子设备

Also Published As

Publication number Publication date
CN109074767A (zh) 2018-12-21
DE112017002229T5 (de) 2019-01-17
KR20190003488A (ko) 2019-01-09
JPWO2017187720A1 (ja) 2019-02-28
US20190139489A1 (en) 2019-05-09
WO2017187720A1 (ja) 2017-11-02
CN112614882A (zh) 2021-04-06
CN109074767B (zh) 2021-01-12
US11100857B2 (en) 2021-08-24
CN112614882B (zh) 2024-08-09

Similar Documents

Publication Publication Date Title
JP6872133B2 (ja) 表示装置、および電子機器
US10658399B2 (en) Transistor and display device having the same
US9793252B2 (en) Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
TWI567966B (zh) 有機發光二極體顯示器及製造其之方法
CN102290442B (zh) 薄膜晶体管和显示装置
KR100787464B1 (ko) 박막 트랜지스터, 및 그 제조방법
US8299460B2 (en) Pixel structure, organic electro-luminescence display unit, and fabricating method thereof
US9659967B2 (en) Thin-film transistor and display device having the same
US20140239291A1 (en) Metal-oxide semiconductor thin film transistors and methods of manufacturing the same
CN101794809A (zh) 有机发光显示装置及其制造方法
TW201103142A (en) Organic light emitting display device and fabricating method thereof
JP2001109404A (ja) Ｅｌ表示装置
CN106935654A (zh) 用于显示设备的薄膜晶体管
US10847594B2 (en) Organic light emitting display device
KR20140118785A (ko) 반도체 장치, 표시 장치 및 전자 기기
KR20170068656A (ko) 유기 발광 표시 장치 및 이의 제조 방법
JP2017175022A (ja) 薄膜トランジスタ
JP6082930B2 (ja) 薄膜トランジスタおよび表示装置
KR100728129B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN103824809B (zh) 像素结构及其制造方法
CN104505397B (zh) 电激发光显示面板的像素结构及其制作方法
JP2016025100A (ja) 半導体装置、表示装置および電子機器
JP6019331B2 (ja) トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
JP2018110184A (ja) 半導体装置およびその製造方法
JP2022077413A (ja) 酸化物半導体薄膜トランジスタ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190208

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190515

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210329

R151 Written notification of patent or utility model registration

Ref document number: 6872133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151