JP6850984B2 - 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 - Google Patents
銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 Download PDFInfo
- Publication number
- JP6850984B2 JP6850984B2 JP2020134035A JP2020134035A JP6850984B2 JP 6850984 B2 JP6850984 B2 JP 6850984B2 JP 2020134035 A JP2020134035 A JP 2020134035A JP 2020134035 A JP2020134035 A JP 2020134035A JP 6850984 B2 JP6850984 B2 JP 6850984B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- circuit board
- ceramics
- ceramic substrate
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Products (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
例えば、風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子は、動作時の発熱量が多いことから、これを搭載する基板としては、セラミックス基板と、このセラミックス基板の一方の面に導電性の優れた金属板を接合して形成した回路層と、を備えた絶縁回路基板が、従来から広く用いられている。なお、絶縁回路基板としては、セラミックス基板の他方の面に金属板を接合して金属層を形成したものも提供されている。
この特許文献2においては、窒素ガス雰囲気下にて560〜800℃で加熱することによって接合する構成とされており、Cu−Mg−Ti合金中のMgは昇華して接合界面には残存せず、かつ、窒化チタン(TiN)が実質的に形成しないものとされている。
ここで、特許文献1、2に記載された絶縁回路基板においては、端子材等を接合するために超音波を負荷させた際に、接合界面にクラックが発生し、回路層が剥離してしまうおそれがあった。
この場合、前記セラミックス部材側から前記銅部材側に向けて十分に成長したMg−N化合物相の個数が確保され、前記銅部材に入り込んだMg−N化合物相のアンカー効果を確実に得ることができ、超音波を負荷させた場合であっても、セラミックス部材と銅部材との剥離や、セラミックス部材でのクラックの発生をさらに抑制することが可能となる。
この場合、前記Mg−N化合物相内にSi単相が局所的に析出することが抑制され、前記Mg−N化合物相の強度が十分に確保されることになり、前記銅部材に入り込んだMg−N化合物相のアンカー効果を確実に得ることができ、超音波を負荷させた場合であっても、セラミックス部材と銅部材との剥離や、セラミックス部材でのクラックの発生をさらに抑制することが可能となる。
この場合、前記セラミックス基板側から前記銅板側に向けて十分に成長したMg−N化合物相の個数が確保され、前記銅板に入り込んだMg−N化合物相のアンカー効果を確実に得ることができ、超音波を負荷させた場合であっても、セラミックス基板と銅板との剥離や、セラミックス基板でのクラックの発生をさらに抑制することが可能となる。
この場合、前記Mg−N化合物相内にSi単相が局所的に析出することが抑制され、前記Mg−N化合物相の強度が十分に確保されることになり、前記銅板に入り込んだMg−N化合物相のアンカー効果を確実に得ることができ、超音波を負荷させた場合であっても、セラミックス基板と銅板との剥離や、セラミックス基板でのクラックの発生をさらに抑制することが可能となる。
そして、接合工程において、480℃以上650℃未満の温度領域における昇温速度を5℃/min以上とし、650℃以上の温度で30min以上保持する構成とされているので、界面反応に必要なCu−Mg液相を一定時間以上保持することができ、均一な界面反応を促進し、前記セラミックス部材側から前記銅部材側に向けて延在するMg−N化合物相を確実に形成することが可能となる。
そして、接合工程において、480℃以上650℃未満の温度領域における昇温速度を5℃/min以上とし、650℃以上の温度で30min以上保持する構成とされているので、界面反応に必要なCu−Mg液相を一定時間以上保持することができ、均一な界面反応を促進し、前記セラミックス基板側から前記銅板側に向けて延在するMg−N化合物相を確実に形成することが可能となる。
本実施形態に係る銅/セラミックス接合体は、セラミックスからなるセラミックス部材としてのセラミックス基板11と、銅又は銅合金からなる銅部材としての銅板22(回路層12)及び銅板23(金属層13)とが接合されてなる絶縁回路基板10である。図1に、本実施形態である絶縁回路基板10を備えたパワーモジュール1を示す。
接合層2は、例えばSn−Ag系、Sn−In系、若しくはSn−Ag−Cu系のはんだ材で構成されている。
なお、本実施形態においては、ヒートシンク30と金属層13とが、はんだ材からなるはんだ層32によって接合されている。このはんだ層32は、例えばSn−Ag系、Sn−In系、若しくはSn−Ag−Cu系のはんだ材で構成されている。
本実施形態においては、回路層12は、無酸素銅の圧延板からなる銅板22がセラミックス基板11に接合されることで形成されている。
なお、回路層12となる銅板22の厚さは0.1mm以上2.0mm以下の範囲内に設定されており、本実施形態では、0.6mmに設定されている。回路層12となる銅板22と して、タフピッチ銅を用いることもできる。
本実施形態においては、金属層13は、無酸素銅の圧延板からなる銅板23がセラミックス基板11に接合されることで形成されている。
なお、金属層13となる銅板23の厚さは0.1mm以上2.0mm以下の範囲内に設定されており、本実施形態では、0.6mmに設定されている。金属層13となる銅板23として 、タフピッチ銅を用いることもできる。
なお、長手方向長さが100nm以上のMg−N化合物相41の個数密度は10個/μm以上であることが好ましく、12個/μm以上であることがさらに好ましい。
まず、窒化ケイ素(Si3N4)からなるセラミックス基板11を準備し、図4に示すように、回路層12となる銅板22とセラミックス基板11との間、及び、金属層13となる銅板23とセラミックス基板11との間に、それぞれMgを配置する。
本実施形態では、回路層12となる銅板22とセラミックス基板11との間、及び、金属層13となる銅板23とセラミックス基板11との間に、Mg箔25を配設している。
ここで、Mg配置工程S01では、配置するMg量を0.34mg/cm2以上4.35mg/cm2以下の範囲内とする。
なお、配置するMg量は0.52mg/cm2以上とすることが好ましく、0.69mg/cm2以上とすることがさらに好ましい。一方、配置するMg量は3.48mg/cm2以下とすることが好ましく、2.61mg/cm2以下とすることがさらに好ましい。
次に、銅板22とセラミックス基板11を、Mg箔25を介して積層するとともに、セラミックス基板11と銅板23を、Mg箔25を介して積層する。
次に、積層された銅板22、Mg箔25、セラミックス基板11、Mg箔25、銅板23を、積層方向に加圧するとともに、真空炉内に装入して加熱し、銅板22とセラミックス基板11と銅板23を接合する。
ここで、接合工程S03における熱処理条件は、480℃以上650℃未満の温度領域における昇温速度を5℃/min以上とするとともに、650℃以上の温度で30min以上保持する。このように熱処理条件を規定することにより、Cu−Mg液相を高温状態で維持することが可能となり、界面反応が促進され、Mg−N化合物相41が形成されることになる。
また、保持温度は700℃以上とすることが好ましく、750℃以上とすることがさらに好ましい。一方、保持温度としては、850℃以下とすることが好ましく、830℃以下とすることがさらに好ましい。
さらに、保持時間は45min以上とすることが好ましく、60min以上とすることがさらに好ましい。一方、保持時間としては、180min以下とすることが好ましく、150min以下とすることがさらに好ましい。
さらに、接合工程S03における真空度は、1×10−6Pa以上5×10−2Pa以下の範囲内とすることが好ましい。
次に、絶縁回路基板10の金属層13の他方の面側にヒートシンク30を接合する。
絶縁回路基板10とヒートシンク30とを、はんだ材を介して積層して加熱炉に装入し、はんだ層32を介して絶縁回路基板10とヒートシンク30とをはんだ接合する。
次に、絶縁回路基板10の回路層12の一方の面に、半導体素子3をはんだ付けにより接合する。
上述の工程により、図1に示すパワーモジュール1が製出される。
この場合、Mg−N化合物相41内にSi単相が局所的に析出することが抑制され、Mg−N化合物相41の強度が十分に確保されることになり、回路層12(及び/又は金属層13)に入り込んだMg−N化合物相41のアンカー効果を確実に得ることができ、超音波を負荷させた場合であっても、セラミックス基板と銅板との剥離や、セラミックス基板でのクラックの発生をさらに抑制することが可能となる。
例えば、本実施形態では、絶縁回路基板に半導体素子を搭載してパワーモジュールを構成するものとして説明したが、これに限定されることはない。例えば、絶縁回路基板の回路層にLED素子を搭載してLEDモジュールを構成してもよいし、絶縁回路基板の回路層に熱電素子を搭載して熱電モジュールを構成してもよい。
例えば、回路層とセラミックス基板とが本発明の銅/セラミックス接合体で構成されていれば、金属層の材質や接合方法に限定はなく、金属層がなくてもよいし、金属層がアルミニウム又はアルミニウム合金で構成されていてもよく、銅とアルミニウムの積層体で構成されていてもよい。
一方、金属層とセラミックス基板とが本発明の銅/セラミックス接合体で構成されていれば、回路層の材質や接合方法に限定はなく、回路層がアルミニウム又はアルミニウム合金で構成されていてもよく、銅とアルミニウムの積層体で構成されていてもよい。
まず、窒化ケイ素(Si3N4)からなるセラミックス基板からなるセラミックス基板(40mm×40mm×0.32mm)を準備した。
このセラミックス基板の両面に、無酸素銅からなる銅板(37mm×37mm×厚さ0.5mm)を、表1に示す条件で銅板とセラミックス基板とを接合し、本発明例1〜9、比較例1の絶縁回路基板(銅/セラミックス接合体)を得た。なお、接合時の真空炉の真空度は2×10−3Paとした。
得られた絶縁回路基板(銅/セラミックス接合体)の中央部から観察試料を採取し、銅板とセラミックス基板との接合界面を、透過型電子顕微鏡(FEI社製Titan ChemiSTEM)を用いて加速電圧200kV、倍率2万倍で、2μm×2μmの範囲を観察し、MgとNが共存する領域が存在し、その領域において、Mg,N,Siの合計を100原子%として、Mgの濃度が40原子%以上65原子%以下であり、かつ、当該領域のアスペクト比(長手方向長さ/短手方向長さ)が1.2以上であった場合を、Mg−N化合物相が「有」と判断した。
また、同様の測定視野で接合界面に沿った単位長さにおいて、長手方向長さが100nm以上のMg−N化合物相の個数密度を算出した。長手方向長さが100nm以上のMg−N化合物相の個数密度の測定では、酸素の検出位置を銅板とセラミックス基板との接合界面とした。個数密度は、以下の式から算出した。
(個数密度)=(測定視野における長手方向長さが100nm以上のMg−N化合物相の総数)/(測定視野における接合界面の長さ)
なお、測定視野の境界部に存在して全体が把握できないMg−N化合物相は個数として除外している。5視野で個数密度の測定を行い、その平均値を表に示した。
銅板とセラミックス基板との接合率を評価した。具体的には、絶縁回路基板において、銅板とセラミックス基板との界面の接合率について超音波探傷装置(株式会社日立パワーソリューションズ製FineSAT200)を用いて評価し、以下の式から算出した。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち回路層の面積とした。超音波探傷像を二値化処理した画像において剥離は接合部内の白色部で示されることから、この白色部の面積を剥離面積とした。
(接合率)={(初期接合面積)−(非接合部面積)}/(初期接合面積)×100
得られた絶縁回路基板(銅/セラミックス接合体)に対して、超音波金属接合機(超音波工業株式会社製:60C−904)を用いて、銅端子(10mm×5mm×1mm厚)をコプラス量0.3mmの条件で超音波接合した。なお、銅端子はそれぞれ10個ずつ接合した。
接合後に、超音波探傷装置(株式会社日立ソリューションズ製FineSAT200)を用いて、銅板とセラミックス基板の接合界面を検査した。10個中3個以上で銅板とセラミックス基板との剥離又はセラミックス割れが観察されたものを「×」、10個中1個以上2個以下で銅板とセラミックス基板との剥離又はセラミックス割れが観察されたものを「△」、10個全てで銅板とセラミックス基板との剥離又はセラミックス割れが観察されなかったものを「〇」と評価した。評価結果を表1に示す。
上述の実施例1と同様に、窒化ケイ素(Si3N4)からなるセラミックス基板からなるセラミックス基板(40mm×40mm×0.32mm)を準備した。
このセラミックス基板の両面に、無酸素銅からなる銅板(37mm×37mm×厚さ0.5mm)を、表2に示す条件で銅板とセラミックス基板とを接合し、本発明例11〜19の絶縁回路基板(銅/セラミックス接合体)を得た。なお、接合時の真空炉の真空度は2×10−3Paとした。
得られた絶縁回路基板(銅/セラミックス接合体)の中央部から観察試料を採取し、銅板とセラミックス基板との接合界面を、透過型電子顕微鏡(FEI社製Titan ChemiSTEM)を用いて加速電圧200kV、倍率2万倍で、2μm×2μmの範囲を観察し、MgとNが共存する領域が存在し、その領域において、Mg,N,Siの合計を100原子%として、Si濃度を測定した。5視野でSi濃度の測定を行い、その平均値を表2に示した。
得られた絶縁回路基板(銅/セラミックス接合体)に対して、超音波金属接合機(超音波工業株式会社製:60C−904)を用いて、銅端子(10mm×5mm×1.5mm厚)をコプラス量0.5mmの条件で超音波接合した。なお、銅端子はそれぞれ10個ずつ接合した。
接合後に、超音波探傷装置(株式会社日立ソリューションズ製FineSAT200)を用いて、銅板とセラミックス基板の接合界面を検査し、銅板とセラミックス基板との剥離又はセラミックス割れが観察されたものを「不良」とし、その個数を表2に示した。
11 セラミックス基板(セラミックス部材)
12 回路層(銅部材)
13 金属層(銅部材)
41 Mg−N化合物相
Claims (8)
- 銅又は銅合金からなる銅部材と、窒化ケイ素からなるセラミックス部材とが接合されてなる銅/セラミックス接合体であって、
前記銅部材と前記セラミックス部材との接合界面においては、前記セラミックス部材側から前記銅部材側に向けて延在するMg−N化合物相が存在しており、前記Mg−N化合物相の少なくとも一部が前記銅部材に入り込んでいることを特徴とする銅/セラミックス接合体。 - 前記接合界面に沿った単位長さにおいて、長手方向長さが100nm以上の前記Mg−N化合物相の個数密度が8個/μm以上とされていることを特徴とする請求項1に記載の銅/セラミックス接合体。
- 前記Mg−N化合物相におけるSi濃度が25原子%以下であることを特徴とする請求項1又は請求項2に記載の銅/セラミックス接合体。
- 窒化ケイ素からなるセラミックス基板の表面に、銅又は銅合金からなる銅板が接合されてなる絶縁回路基板であって、
前記銅板と前記セラミックス基板との接合界面においては、前記セラミックス基板側から前記銅板側に向けて延在するMg−N化合物相が存在しており、前記Mg−N化合物相の少なくとも一部が前記銅板に入り込んでいることを特徴とする絶縁回路基板。 - 前記接合界面に沿った単位長さにおいて、長手方向長さが100nm以上の前記Mg−N化合物相の個数密度が8個/μm以上とされていることを特徴とする請求項4に記載の絶縁回路基板。
- 前記Mg−N化合物相におけるSi濃度が25原子%以下であることを特徴とする請求項4又は請求項5に記載の絶縁回路基板。
- 請求項1から請求項3のいずれか一項に記載の銅/セラミックス接合体を製造する銅/セラミックス接合体の製造方法であって、
前記銅部材と前記セラミックス部材との間に、Mgを配置するMg配置工程と、
前記銅部材と前記セラミックス部材とをMgを介して積層する積層工程と、
Mgを介して積層された前記銅部材と前記セラミックス部材とを積層方向に加圧した状態で、真空雰囲気下において加熱処理して接合する接合工程と、
を備えており、
前記Mg配置工程では、Mg量を0.34mg/cm2以上4.35mg/cm2以下の範囲内とし、
前記接合工程では、480℃以上650℃未満の温度領域における昇温速度が5℃/min以上とされるとともに、650℃以上の温度で30min以上保持することを特徴とする銅/セラミックス接合体の製造方法。 - 請求項4から請求項6のいずれか一項に記載の絶縁回路基板の製造方法であって、
前記銅板と前記セラミックス基板との間に、Mgを配置するMg配置工程と、
前記銅板と前記セラミックス基板とをMgを介して積層する積層工程と、
Mgを介して積層された前記銅板と前記セラミックス基板とを積層方向に加圧した状態で、真空雰囲気下において加熱処理して接合する接合工程と、
を備えており、
前記Mg配置工程では、Mg量を0.34mg/cm2以上4.35mg/cm2以下の範囲内とし、
前記接合工程では、480℃以上650℃未満の温度領域における昇温速度が5℃/min以上とされるとともに、650℃以上の温度で30min以上保持することを特徴とする絶縁回路基板の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202080052355.9A CN114127921B (zh) | 2019-08-21 | 2020-08-13 | 铜-陶瓷接合体、绝缘电路基板、铜-陶瓷接合体的制造方法及绝缘电路基板的制造方法 |
US17/613,247 US11881439B2 (en) | 2019-08-21 | 2020-08-13 | Copper/ceramic joined body, insulating circuit substrate, copper/ceramic joined body production method, and insulating circuit substrate production method |
PCT/JP2020/030787 WO2021033622A1 (ja) | 2019-08-21 | 2020-08-13 | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 |
EP20855157.2A EP3960722B1 (en) | 2019-08-21 | 2020-08-13 | Copper/ceramic joined body, insulating circuit substrate, copper/ceramic joined body production method, and insulating circuit substrate production method |
TW109128044A TW202110776A (zh) | 2019-08-21 | 2020-08-18 | 銅/陶瓷接合體、絕緣電路基板、及銅/陶瓷接合體之製造方法、絕緣電路基板之製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019151143 | 2019-08-21 | ||
JP2019151143 | 2019-08-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021035901A JP2021035901A (ja) | 2021-03-04 |
JP6850984B2 true JP6850984B2 (ja) | 2021-03-31 |
Family
ID=74716280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020134035A Active JP6850984B2 (ja) | 2019-08-21 | 2020-08-06 | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6850984B2 (ja) |
TW (1) | TW202110776A (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4108505B2 (ja) * | 2003-02-26 | 2008-06-25 | 本田技研工業株式会社 | 炭素基銅複合材とセラミックス又は銅との接合方法 |
JP4375730B2 (ja) * | 2004-04-23 | 2009-12-02 | 本田技研工業株式会社 | 銅とセラミックス又は炭素基銅複合材料との接合用ろう材及び同接合方法 |
JP6729224B2 (ja) * | 2015-11-26 | 2020-07-22 | 三菱マテリアル株式会社 | セラミックス/アルミニウム接合体、絶縁回路基板、パワーモジュール、ledモジュール、熱電モジュール |
WO2020044593A1 (ja) * | 2018-08-28 | 2020-03-05 | 三菱マテリアル株式会社 | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法 |
-
2020
- 2020-08-06 JP JP2020134035A patent/JP6850984B2/ja active Active
- 2020-08-18 TW TW109128044A patent/TW202110776A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
JP2021035901A (ja) | 2021-03-04 |
TW202110776A (zh) | 2021-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6965768B2 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP7192451B2 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
WO2018159590A1 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP7056744B2 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法 | |
WO2020045386A1 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法 | |
JP7196799B2 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
WO2019146464A1 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
WO2019088222A1 (ja) | 接合体、及び、絶縁回路基板 | |
WO2021085451A1 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP7173335B2 (ja) | 銅/セラミックス接合体、絶縁回路基板、銅/セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法 | |
WO2021033622A1 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP7512863B2 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP6870767B2 (ja) | 銅/セラミックス接合体、及び、絶縁回路基板 | |
JP2019085327A (ja) | 接合体、及び、絶縁回路基板 | |
KR102409815B1 (ko) | 구리/세라믹스 접합체, 절연 회로 기판, 및 구리/세라믹스 접합체의 제조 방법, 및 절연 회로 기판의 제조 방법 | |
JP6850984B2 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP2021031315A (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP2021017390A (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP2021100896A (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
WO2021112046A1 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP2025007185A (ja) | 銅/セラミックス接合体、および、絶縁回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201223 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20201223 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20210118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6850984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |