[go: up one dir, main page]

JP6815880B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP6815880B2
JP6815880B2 JP2017011165A JP2017011165A JP6815880B2 JP 6815880 B2 JP6815880 B2 JP 6815880B2 JP 2017011165 A JP2017011165 A JP 2017011165A JP 2017011165 A JP2017011165 A JP 2017011165A JP 6815880 B2 JP6815880 B2 JP 6815880B2
Authority
JP
Japan
Prior art keywords
wiring board
sealing
semiconductor package
shield layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017011165A
Other languages
English (en)
Other versions
JP2018120950A (ja
Inventor
秉得 張
秉得 張
ヨンソク キム
ヨンソク キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2017011165A priority Critical patent/JP6815880B2/ja
Priority to KR1020180006631A priority patent/KR102334782B1/ko
Priority to CN201810058502.8A priority patent/CN108364933B/zh
Priority to TW107102321A priority patent/TWI735733B/zh
Priority to US15/879,082 priority patent/US10431555B2/en
Publication of JP2018120950A publication Critical patent/JP2018120950A/ja
Application granted granted Critical
Publication of JP6815880B2 publication Critical patent/JP6815880B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、シールド機能を有する半導体パッケージの製造方法に関する。
一般に、携帯電話等の携帯通信機器に用いられる半導体パッケージには、半導体パッケージから電磁ノイズの漏洩を抑制することが求められている。半導体パッケージとしては、配線基板上に搭載された半導体チップを樹脂（封止樹脂）で封止して、樹脂層の外面に沿ってシールド層を形成したものが知られている（例えば、特許文献１参照）。シールド層は、板金シールドで形成される場合もあるが、板厚が大きくなることによって機器の小型化や薄型化の阻害要因になる。このため、スパッタ法、スプレー塗布法、ＣＶＤ（Chemical Vapor Deposition）法、インクジェット法、スクリーン印刷法等によってシールド層を薄く形成する技術が提案されている。
特開２０１２−０３９１０４号公報
しかしながら、特許文献１の記載の半導体パッケージは、パッケージの側面が上面に対して略垂直に形成されているため、パッケージの上面と均一な厚みで側面にシールド層を形成することは難しい。また、上記のスパッタ法等のシールド層の成膜方法は、半導体パッケージに対して上方からシールド層を成膜するものであるため、パッケージの側面に対するシールド層の成膜に長い時間を要するという問題があった。
本発明はかかる点に鑑みてなされたものであり、所定の膜厚のシールド層を効率的に形成することができる半導体パッケージの製造方法を提供することを目的の１つとする。
本発明の一態様の半導体パッケージの製造方法は、封止樹脂により半導体チップが封止された半導体パッケージを作成する半導体パッケージの製造方法であって、配線基板の上面に交差する分割予定ラインによって区画された各領域に形成され半導体チップを上面にマウントする複数のマウント部と、複数の該マウント部と該分割予定ラインとの間に各該マウント部を囲繞して形成された立設囲繞部と、該立設囲繞部内で該マウント部を囲繞し厚み方向に渡って電磁波を遮断する側面シールド層と、を備えた該配線基板を準備する配線基板準備工程と、該配線基板上の該マウント部に複数の半導体チップをマウントするチップマウント工程と、該半導体チップがマウントされた該配線基板の該立設囲繞部の内側に封止樹脂を供給して該半導体チップを封止樹脂で封止して封止基板を形成する封止基板形成工程と、該封止基板形成工程を実施した後に、該分割予定ラインに沿って該封止基板を分割して個々の半導体パッケージに個片化する個片化工程と、該封止基板形成工程を実施した後に、複数の該半導体パッケージの封止樹脂上面に電磁波を遮断する上面シールド層を形成する上面シールド層形成工程と、を備える。
この構成によれば、配線基板の立設囲繞部内に半導体チップを囲繞して厚み方向に亘って電磁波を遮断するように側面シールド層が形成されている。よって、半導体パッケージの封止樹脂上面に上面シールド層が形成されることで、上面シールド層及び側面シールド層によって半導体チップの上方及び側方がシールドされる。また、半導体パッケージの封止樹脂上面だけに上方から上面シールド層を形成すればよく、半導体パッケージに対して所定の膜厚のシールド層を効率的に形成することができる。
本発明の一態様の半導体パッケージの製造方法において、該封止基板形成工程を実施した後で且つ該上面シールド層形成工程を実施する前に、該封止樹脂の表面を平坦化するとともに該立設囲繞部上面に供給された封止樹脂を除去し、該立設囲繞部内に形成された該側面シールド層の先端を該立設囲繞部上面に表出させる除去工程を実施する。
本発明の一態様の半導体パッケージの製造方法において、該封止基板形成工程を実施した後に、該立設囲繞部上面に供給された封止樹脂を該側面シールド層に沿って除去し、該立設囲繞部内に形成された該側面シールド層の先端を表出させる除去工程を備える。
本発明の一態様の半導体パッケージの製造方法において、該配線基板準備工程は、該配線基板上に、あらかじめ該マウント部に該半導体チップをマウントするための開口が形成されると共に該開口を囲繞する導電材が充填された複数の絶縁フィルムを積層ラミネートして該立設囲繞部及び該側面シールド層を形成する。
本発明の一態様の半導体パッケージの製造方法において、該配線基板準備工程は、該配線基板上の複数の該マウント部をそれぞれ囲繞して導電剤でシーリングするシーリング工程と、各該マウント部に該半導体チップをマウントするための開口を複数有し、該開口を囲繞する導電材を含む開口インターポーザを、該開口を該配線基板の該マウント部にそれぞれ対応させて位置付けて該導電剤で接着して該立設囲繞部及び該側面シールド層を形成する立設囲繞部形成工程と、から構成され、該封止基板形成工程においては、該半導体チップがマウントされた該配線基板、該開口インターポーザ、該導電剤の間を封止樹脂で封止して該封止基板を形成する。
本発明の一態様の半導体パッケージの製造方法において、該配線基板準備工程は、該配線基板上の複数のマウント部をそれぞれ囲繞して導電剤を間隔をあけて配設する配設工程と、各該マウント部に該半導体チップをマウントするための開口を複数有し、該開口を囲繞する導電材を含む開口インターポーザを、該開口を該配線基板の該マウント部にそれぞれ対応させて位置付けて該導電剤で接着して該立設囲繞部及び該側面シールド層を形成する立設囲繞部形成工程と、から構成され、該導電剤の間隔は、該電磁波の波長よりも狭くして電磁波を遮断し、該封止基板形成工程においては、該半導体チップがマウントされた該配線基板、該開口インターポーザ、複数の該導電剤の間を封止樹脂で封止して該封止基板を形成すること、を特徴とする。
本発明によれば、配線基板の立設囲繞部内に、半導体チップを囲繞して厚み方向に亘って電磁波を遮断するように側面シールド層が形成されている。よって、半導体パッケージの封止樹脂上面だけに上方から上面シールド層を形成すればよく、半導体パッケージに対して所定の膜厚のシールド層を効率的に形成することができる。
第１の実施の形態の半導体パッケージの断面模式図である。 第１の実施の形態の配線基板の斜視図である。 第１の実施の形態の半導体パッケージの製造方法の説明図である。 第１の実施の形態の半導体パッケージの製造方法の説明図である。 第１の実施の形態の半導体パッケージの製造方法の変形例を示す図である。 第２の実施の形態の半導体パッケージの製造方法の説明図である。 第２の実施の形態の半導体パッケージの製造方法の説明図である。 第２の実施の形態の半導体パッケージの製造方法の変形例を示す図である。 第３の実施の形態の配線基板準備工程の一例を示す図である。 第４の実施の形態の配線基板準備工程の一例を示す図である。 第４の実施の形態の封止基板形成工程の一例を示す図である。 第５の実施の形態の配線基板準備工程の一例を示す図である。 第５の実施の形態の封止基板形成工程の一例を示す図である。 半導体パッケージの変形例を示す図である。 配線基板準備工程の変形例を示す図である。
以下、添付図面を参照して、本実施の形態の半導体パッケージの製造方法について説明する。図１は、第１の実施の形態の半導体パッケージの断面模式図である。なお、以下の実施の形態はあくまでも一例を示すものであり、各工程間に他の工程を備えてもよいし、工程の順序を適宜入れ換えてもよい。
図１に示すように、半導体パッケージ１０は、ＥＭＩ（Electro-Magnetic Interference）で遮断を要する全てのパッケージであり、配線基板（インターポーザ基板）１１の下面に設けられたバンプ１４を介して通信機器等に実装される。配線基板１１の上面には半導体チップ１２が実装されており、半導体チップ１２は配線基板１１の上面に充填された封止樹脂１６によって封止されている。半導体パッケージ１０の配線基板１１には、半導体チップ１２に接続される電極やグランドラインを含む各種配線が形成されている。
半導体チップ１２は、シリコン、ガリウム砒素等の半導体基板上のデバイス毎に半導体ウエーハを個片化して形成され、配線基板１１上にボンディングされている。このような半導体パッケージ１０は、周囲の電子回路等への電磁ノイズの漏洩を防ぐためにシールド層が形成されている。通常は、シールド層の成膜時に、半導体パッケージ１０に対して上方からスパッタ法等によって導電膜が成膜されるため、半導体パッケージ１０の側面に導電膜を成膜することは難しく、シールド層を所望の厚みまで形成するのに長い時間が掛っていた。
そこで、本実施の形態の半導体パッケージ１０では、配線基板１１上の半導体チップ１２を囲むように立設囲繞部２１を設け、立設囲繞部２１内に埋設された導電材で半導体チップ１２の周囲をシールドしている。この立設囲繞部２１内には導電材によって側面シールド層１７が形成されており、半導体パッケージ１０の上面にはスパッタ法等によって上面シールド層１８が形成されている。このように、スパッタ法等によって側面にシールド層を形成する必要がないため、半導体パッケージ１０に対して所定の膜厚のシールド層を効率的に形成することが可能になっている。
（第１の実施の形態）
以下、図２から図５を参照して、第１の実施の形態の半導体パッケージの製造方法について説明する。図２は、第１の実施の形態の配線基板の斜視図である。図３及び図４は、第１の実施の形態の半導体パッケージの製造方法の説明図である。図５は、第１の実施の形態の半導体パッケージの製造方法の変形例を示す図である。なお、図３Ａは配線基板準備工程、図３Ｂはチップマウント工程、図３Ｃは封止基板形成工程のそれぞれ一例を示す図である。図４Ａは研削工程、図４Ｂは個片化工程、図４Ｃは上面シールド層形成工程のそれぞれ一例を示す図である。
図２及び図３Ａに示すように、先ず配線基板準備工程が実施される。配線基板準備工程では、半導体チップ１２（図３Ｂ参照）用に各種配線が埋設された配線基板１１が準備される。配線基板１１の上面は、交差する分割予定ライン２２によって格子状に区画されており、区画された複数の領域に半導体チップ１２をマウントするマウント部２３が形成されている。マウント部２３と分割予定ライン２２の間には、マウント部２３を囲繞するように立設囲繞部２１が形成されている。立設囲繞部２１は、マウント部２３にマウントされた半導体チップ１２の厚みよりも高く立設して形成されている。
また、立設囲繞部２１の内周面は、マウント部２３に向かって開口面積が徐々に狭くなるように傾斜した傾斜面２４になっている。立設囲繞部２１内には、マウント部２３を囲繞し厚み方向に渡って電磁ノイズ（電磁波）を遮断する側面シールド層１７が形成されている。このように、配線基板１１は上面に凹状のキャビティ２５が設けられた形状になっており、キャビティ２５の底面にマウント部２３が形成されると共に、隣り合うキャビティ２５の間に立設囲繞部２１が形成されている。また、配線基板１１内にはグランドライン等の各種配線が設けられており、配線基板１１の下面にはバンプ１４が配設されている。
図３Ｂに示すように、配線基板準備工程が実施された後にチップマウント工程が実施される。チップマウント工程では、配線基板１１上の各マウント部２３に各半導体チップ１２がマウントされる。この場合、半導体チップ１２の下面の電極がマウント部２３の上面の電極に直接接続されてフリップチップボンディングされる。半導体チップ１２とマウント部２３は導電性接着剤等で接合され、アンダーフィル等で補強されている。半導体チップ１２の厚みが立設囲繞部２１の厚みよりも小さいため、立設囲繞部２１に埋設された側面シールド層１７によって半導体チップ１２の側方が確実にシールドされている。なお、半導体チップ１２の厚みが立設囲繞部２１の厚みよりも小さい構成に限定されない。半導体チップ１２の厚みが立設囲繞部２１の厚みよりも大きく形成されていてもよい。この場合、後述する研削工程で封止剤と共に半導体チップを研削して高さを揃えてもよい。
図３Ｃに示すように、チップマウント工程が実施された後に封止基板形成工程が実施される。封止基板形成工程では、複数の半導体チップ１２がマウントされた配線基板１１の立設囲繞部２１の内側に封止樹脂１６が供給され、各半導体チップ１２が封止樹脂１６で封止されて封止基板１５（図４Ａ参照）が形成される。この場合、配線基板１１の下面が封止用の保持治具（不図示）に保持されており、配線基板１１の上面を覆うように枠型２７が配置されている。枠型２７の上壁には注入口２８が開口しており、注入口２８の上方には封止樹脂１６の供給ノズル２９が位置付けられている。
そして、供給ノズル２９から注入口２８を通じて配線基板１１の上面に封止樹脂１６が供給されて半導体チップ１２が封止される。この状態で、封止樹脂１６が加熱又は乾燥されることで硬化されて、配線基板１１の上面に樹脂層１３（図４Ａ参照）が形成された封止基板１５が形成される。なお、封止樹脂１６は、硬化性を有するものが用いられ、例えば、エポキシ樹脂、シリコーン樹脂、ウレタン樹脂、不飽和ポリエステル樹脂、アクリルウレタン樹脂、又はポリイミド樹脂等から選択することができる。このようにして、配線基板１１上の複数の半導体チップ１２が一括で封止される。
封止樹脂１６の供給時には、立設囲繞部２１の内周面がマウント部２３に向けて傾斜しているため、傾斜面２４に沿って封止樹脂１６がマウント部２３に向かって流動する。このため、配線基板１１に形成されたキャビティ２５の内側に封止樹脂１６を容易に充填することができる。また、立設囲繞部２１の傾斜面２４がなだらかに傾斜しているため、封止樹脂１６内に気泡が残り難くなっている。また、半導体チップ１２が封止樹脂１６によって全体的に封止されるため、チップマウント工程の半導体チップ１２とマウント部２３の間のアンダーフィル等による補強を省略してもよい。
図４Ａに示すように、封止基板形成工程が実施された後に研削工程（除去工程）が実施される。研削工程では、樹脂層１３の表面が平坦化されると共に立設囲繞部２１の上面に供給された樹脂層１３が研削で除去される。この場合、研削装置（不図示）の保持治具に封止基板１５が保持され、封止基板１５の樹脂層１３と研削ホイール３１が回転接触することで封止基板１５が研削される。そして、研削ホイール３１によって封止基板１５が目標厚みまで研削されることで、立設囲繞部２１内に形成された側面シールド層１７の上端（先端）が立設囲繞部２１の上面に表出される。
図４Ｂに示すように、研削工程が実施された後に個片化工程が実施される。個片化工程では、分割予定ラインに沿って封止基板１５が分割されて個々の半導体パッケージ１０に個片化される。この場合、切削装置（不図示）の保持治具に封止基板１５が保持され、封止基板１５の外側において切削ブレード３３が封止基板１５の分割予定ラインに対して位置合わせされている。切削ブレード３３は、ダイヤモンド砥粒等を結合剤で固めて円板状に成形されており、スピンドル（不図示）の先端に装着されている。
そして、封止基板１５の外側で、封止基板１５を切断可能な深さまで切削ブレード３３が降ろされ、この切削ブレード３３に対して封止基板１５が水平方向に切削送りされる。一本の分割予定ラインに沿って封止基板１５がフルカットされると、隣の分割予定ラインに切削ブレード３３が位置合わせされて封止基板１５がフルカットされる。この切断動作が繰り返されることで、封止基板１５が分割予定ラインに沿って個々の半導体パッケージ１０に分割される。また、上面シールド層１８（図４Ｃ参照）の形成前に封止基板１５が個片化されるため、切削ブレード３３の導電層の付着による切削性能の低下を抑えることができる。
図４Ｃに示すように、個片化工程が実施された後に上面シールド層形成工程が実施される。上面シールド層形成工程では、複数の半導体パッケージ１０の樹脂層１３の上面に電磁ノイズ（電磁波）を遮断する上面シールド層１８が形成される。この場合、スパッタ装置（不図示）の保持治具に半導体パッケージ１０が並んで配置され、半導体パッケージ１０に対して上方から導電層が成膜されて、半導体パッケージ１０に上面シールド層１８が形成される。半導体パッケージ１０の上面には側面シールド層１７の上端が表出しているため、上面シールド層１８と側面シールド層１７が接続される。
よって、半導体パッケージ１０の上面だけに上面シールド層１８を形成すればよいため、半導体パッケージ１０の上面に十分なシールド効果を発揮できる程度の厚みで上面シールド層１８が容易に成膜される。このようにして、半導体チップ１２の上方及び側方が上面シールド層１８及び側面シールド層１７でカバーされた半導体パッケージ１０が製造される。上面シールド層１８が側面シールド層１７に接続され、側面シールド層１７が配線基板１１のグランドラインに接続されているため、半導体パッケージ１０で生じた電磁ノイズがグランドラインを通じて半導体パッケージ１０外に逃がされる。
なお、上面シールド層１８は、銅、チタン、ニッケル、金等のうち一つ以上の金属によって成膜された厚さ数μｍ以上の多層膜であり、例えば、スパッタ法、イオンプレーディング法、スプレー塗布法、ＣＶＤ（Chemical Vapor Deposition）法、インクジェット法、スクリーン印刷法によって形成される。また、上面シールド層１８は、真空雰囲気下で上記の多層膜を有する金属フィルムを半導体パッケージ１０の上面に接着する真空ラミネートで形成してもよい。また、スパッタ法等のＰＶＤ（Physical Vapor Deposition）法では、半導体パッケージ１０の上面だけでなく、実際には側面にも薄くシールド層（不図示）が形成されている。ただし、半導体パッケージ１０の側面には十分な厚みのシールド層が形成されていないため、本実施の形態では立設囲繞部２１内の配線で側面シールド層１７が形成されて電磁波干渉が効果的に防止されている。
なお、第１の実施の形態として、フリップチップボンディングした半導体パッケージ１０を製造する方法について説明したが、この構成に限定されない。図５Ａの変形例に示すように、ワイヤ３６を介して半導体チップ１２の電極と配線基板１１の電極を接続してワイヤボンディングした半導体パッケージ２０を製造してもよい。なお、変形例の半導体パッケージ２０の製造方法は、ボンディング方法を除いて第１の実施の形態の半導体パッケージの製造方法と同一であるため説明を省略する。
また、第１の実施の形態として、立設囲繞部２１の内周面が傾斜面２４になる構成について説明したが、この構成に限定されない。図５Ｂの変形例の半導体パッケージ３０に示すように、半導体パッケージの立設囲繞部３８の内周面は鉛直面３９で形成されていてもよい。この場合、図５Ｃの変形例の半導体パッケージ３５に示すように、フリップチップボンディングの代わりにワイヤボンディングが実施されてもよい。さらに、第１の実施の形態の半導体パッケージの製造方法では、個片化工程の前に上面シールド層形成工程が実施されてもよい。
以上のように、第１の実施の形態の半導体パッケージの製造方法によれば、配線基板１１の立設囲繞部２１内に半導体チップを囲繞して厚み方向に亘って電磁波を遮断するように側面シールド層１７が形成されている。よって、半導体パッケージ１０の樹脂層１３に上面シールド層１８が形成されることで、上面シールド層１８及び側面シールド層１７によって半導体チップ１２の上方及び側方がシールドされる。また、半導体パッケージ１０の上面だけに上方から上面シールド層１８を形成すればよく、半導体パッケージ１０に対して所定の膜厚のシールド層を効率的に形成できる。
（第２の実施の形態）
図６から図８を参照して、第２の実施の形態の半導体パッケージの製造方法について説明する。図６及び図７は、第２の実施の形態の半導体パッケージの製造方法の説明図である。図８は、第２の実施の形態の半導体パッケージの製造方法の変形例を示す図である。なお、図６Ａは配線基板準備工程、図６Ｂはチップマウント工程、図６Ｃは封止基板形成工程のそれぞれ一例を示す図である。図７Ａは切削工程、図７Ｂは個片化工程、図７Ｃは上面シールド層形成工程のそれぞれ一例を示す図である。なお、第２の実施の形態では、第１の実施の形態と同様な構成について極力省略して説明する。
図６Ａに示すように、先ず配線基板準備工程が実施される。配線基板準備工程では、第１の実施の形態と同様に、半導体チップ４２（図６Ｂ参照）用に各種配線が埋設された配線基板４１が準備される。配線基板４１には、半導体チップ４２をマウントするマウント部５３が形成されると共に、マウント部５３を囲繞する立設囲繞部５１が設けられている。立設囲繞部５１の内周面は傾斜面５４になっており、立設囲繞部５１内にはマウント部５３を囲繞し厚み方向に渡って電磁ノイズを遮断する側面シールド層４７が形成されている。また、配線基板４１内にはグランドライン等の各種配線が設けられ、配線基板４１の下面にはバンプ４４が配設されている。
図６Ｂに示すように、配線基板準備工程が実施された後にチップマウント工程が実施される。チップマウント工程では、第１の実施の形態と同様に、半導体チップ４２の下面の電極がマウント部５３の上面の電極に直接接続されてフリップチップボンディングされる。図６Ｃに示すように、チップマウント工程が実施された後に封止基板形成工程が実施される。封止基板形成工程では、第１の実施の形態と同様に、枠型５７の注入口５８を通じて供給ノズル５９から封止樹脂４６が供給され、半導体チップ４２が封止樹脂４６で封止されて封止基板４５（図７Ａ参照）が形成される。
図７Ａに示すように、封止基板形成工程が実施された後に切削工程（除去工程）が実施される。切削工程では、立設囲繞部５１の上面に供給された樹脂層４３（封止樹脂）が側面シールド層４７に沿って切削ブレード６１で切削される。この場合、切削装置（不図示）の保持治具に封止基板４５が保持され、切削ブレード６１が封止基板４５の側面シールド層４７の形成位置に位置合わせされている。切削ブレード６１は、ダイヤモンド砥粒等を結合剤で固めて円板状に成形されており、スピンドル（不図示）の先端に装着されている。なお、切削ブレード６１は、後述する個片化工程の切削ブレード６１よりも広幅に形成されている。
そして、封止基板４５の外側で、立設囲繞部５１の上面の高さ位置まで切削ブレード６１が降ろされ、この切削ブレード６１に対して封止基板４５が水平方向に切削送りされる。側面シールド層４７に沿って封止基板４５に対するハーフカットが繰り返されることで、立設囲繞部５１の上面から樹脂層４３が部分的に除去されて、封止基板４５から側面シールド層４７の上端が表出される。このように、第２の実施の形態は、切削工程で封止基板４５に浅溝を形成して側面シールド層４７を部分的に表出させる点で、研削工程で側面シールド層を表出させる第１の実施の形態と異なっている。
図７Ｂに示すように、切削工程が実施された後に個片化工程が実施される。個片化工程では、切削装置（不図示）の保持治具に封止基板４５が保持された状態で、切削ブレード６３で封止基板４５がフルカットされて分割予定ライン（浅溝）に沿って個々の半導体パッケージ４０に分割される。この場合、切削工程の切削ブレード６１よりも、薄幅の切削ブレード６３が使用されている。なお、ツインダイサによって個片化工程と切削工程が同時に実施されて、一方の切削ブレード６１で側面シールド層４７が樹脂層４３から表出されると共に、他方の切削ブレード６３で封止基板４５が個片化されてもよい。
図７Ｃに示すように、個片化工程が実施された後に上面シールド層形成工程が実施される。上面シールド層形成工程では、第１の実施の形態と同様に、半導体パッケージ４０に対して上方から導電性材料が成膜される。このとき、半導体パッケージ４０は樹脂層４３が部分的に除去されることで段差４９が形成されており、半導体パッケージ４０の上面と段差４９に対して上面シールド層４８が形成される。段差４９の底面には側面シールド層４７の上端が表出しているため、段差４９に導電性材料が成膜されることで上面シールド層４８と側面シールド層４７が接続される。
このようにして、半導体チップ４２が上面シールド層４８及び側面シールド層４７でカバーされた半導体パッケージ４０が製造される。なお、上面シールド層４８は、銅、チタン、ニッケル、金等のうち一つ以上の金属によって成膜された厚さ数μｍ以上の多層膜であり、例えば、スパッタ法、イオンプレーディング法、スプレー塗布法、ＣＶＤ（Chemical Vapor Deposition）法、インクジェット法、スクリーン印刷法、真空ラミネート法によって形成されてもよい。また、スパッタ法等のＰＶＤ（Physical Vapor Deposition）法では、半導体パッケージ４０の上面だけでなく、実際には側面にも薄くシールド層（不図示）が形成されている。ただし、半導体パッケージ４０の側面には十分な厚みのシールド層が形成されていないため、本実施の形態では立設囲繞部５１内の配線で側面シールド層４７が形成されて電磁波干渉が効果的に防止されている。
また、第２の実施の形態として、フリップチップボンディングした半導体パッケージ４０を製造する方法について説明したが、この構成に限定されない。図８Ａの変形例に示すように、ワイヤ６６を介して半導体チップ４２の電極と配線基板４１の電極を接続してワイヤボンディングした半導体パッケージ５０を製造してもよい。なお、変形例の半導体パッケージ５０の製造方法は、ボンディング方法を除いて第２の実施の形態の半導体パッケージの製造方法と同一であるため説明を省略する。
また、第２の実施の形態として、立設囲繞部５１の内周面が傾斜面５４になる構成について説明したが、この構成に限定されない。図８Ｂの変形例の半導体パッケージ６０に示すように、立設囲繞部６８の内周面は鉛直面６９で形成されていてもよい。この場合、図８Ｃの変形例の半導体パッケージ６５に示すように、フリップチップボンディングの代わりにワイヤボンディングが実施されてもよい。さらに、第２の実施の形態の半導体パッケージの製造方法では、個片化工程の前に上面シールド層形成工程が実施されてもよい。また、段差４９の側面にもシールド層が形成されているため、半導体チップ４２の厚みが立設囲繞部５１の厚みよりも大きく形成されていても、半導体チップ４２の側方をシールド層でカバーすることができる。
以上のように、第２の実施の形態の半導体パッケージの製造方法によれば、第１の実施の形態と同様に、半導体パッケージ４０に対して所定の膜厚のシールド層を効率的に形成できる。また、除去工程として研削工程の代わりに切削工程を実施することで、切削装置で切削工程に続けて個片化工程を実施して生産効率を向上させることができる。
（第３の実施の形態）
図９を参照して、第３の実施の形態の半導体パッケージの製造方法について説明する。なお、第３の実施の形態の半導体パッケージの製造方法は、配線基板準備工程についてのみ第１、第２の実施の形態の半導体パッケージの製造方法と相違する。したがって、ここでは第３の実施の形態の配線基板準備工程について説明する。図９は、第３の実施の形態の配線基板準備工程の一例を示す図である。
図９に示すように、配線基板準備工程では、マウント部７３に半導体チップ７８をマウントするために開口された複数の絶縁フィルム７４ａ−７４ｄが積層ラミネートされて立設囲繞部７５が形成される。各絶縁フィルム７４には導電材７６ａ−７６ｄが環状に充填されており、各絶縁フィルム７４ａ−７４ｄの導電材７６ａ−７６ｄの積層によって側面シールド層７７が形成される。この場合、図９Ａに示すように、電極やグランドラインを含む配線が形成されたベース基板７２が用意され、ベース基板７２に対してポリイミド樹脂等の絶縁フィルム７４ａが積層される。絶縁フィルム７４はマウント部７３に対応する位置が開口されている。
図９Ｂに示すように、絶縁フィルム７４ａが感光性樹脂で形成されている場合には、絶縁フィルム７４ａに対して露光及び現像が実施されて、絶縁フィルム７４ａの開口の周囲に溝が形成される。絶縁フィルム７４ａの溝に導電材７６ａが充填されることで、立設囲繞部７５（図９Ｅ参照）及び側面シールド層７７の１層目が形成される。なお、絶縁フィルム７４ａが非感光性樹脂で形成されている場合には、レーザ加工によって絶縁フィルム７４ａの開口の周囲に溝が形成されてもよい。図９Ｃに示すように、１層目の絶縁フィルム７４ａ上に対して、１層目の絶縁フィルム７４ａよりも開口サイズが大きな２層目の絶縁フィルム７４ｂが積層される。
図９Ｄに示すように、２層目の絶縁フィルム７４ｂの開口の周囲に溝が形成されて、溝に対して導電材７６ｂが充填される。これにより、２層目の導電材７６ｂと１層目の導電材７６ａが接続されて、立設囲繞部７５（図９Ｅ参照）及び側面シールド層７７の２層目が形成される。そして、図９Ｅに示すように、半導体チップ７８よりも立設囲繞部７５が高くなるまで、絶縁フィルム７４ａ−７４ｄの積層と導電材７６ａ−７６ｄを繰り返すことによって、マウント部７３を囲繞するように立設囲繞部７５及び側面シールド層７７が形成される。この場合、積層数が増える度に開口サイズが大きくなることで立設囲繞部７５の内周面が傾斜されている。
このようにして配線基板７１が準備されると、上記した第１、第２の半導体パッケージの製造方法の各工程を経て半導体パッケージが製造される。なお、配線基板準備工程は、フリップチップボンディング用の配線基板に限らず、ワイヤボンディング用の配線基板の製造にも適用することができる。また、立設囲繞部の内周面を鉛直に形成する場合には、開口サイズが同じ絶縁フィルムを積層するようにする。
以上のように、第３の実施の形態の半導体パッケージの製造方法によれば、フィルムラミネートによって配線基板７１に立設囲繞部７５及び側面シールド層７７を精度よく形成することができる。また、第１の実施の形態と同様に、半導体パッケージ６５に対して所定の膜厚のシールド層を効率的に形成できる。
（第４の実施の形態）
図１０を参照して、第４の実施の形態の半導体パッケージの製造方法について説明する。なお、第４の実施の形態の半導体パッケージの製造方法は、配線基板準備工程についてのみ第１、第２の実施の形態の半導体パッケージの製造方法と相違する。したがって、ここでは配線基板準備工程について主に説明する。図１０は、第４の実施の形態の配線基板準備工程の一例を示す図である。なお、図１０Ａ及び図１０Ｂはシーリング工程、図１０Ｃは立設囲繞部形成工程のそれぞれ一例を示す図である。図１１は、第４の実施の形態の封止基板形成工程の一例を示す図である。
図１０Ａ及び図１０Ｂに示すように、配線基板準備工程では、先ずシーリング工程が実施される。シーリング工程では、配線基板８１上の複数のマウント部８３がそれぞれ囲繞されるように導電剤８４でシーリングされる。この場合、電極やグランドラインを含む配線が形成された配線基板８１が用意され、配線基板８１上のマウント部８３を囲繞するようにディスペンサ（不図示）等で導電剤８４が塗布される。なお、本実施の形態では、配線基板８１にシーリングする前にマウント部８３に半導体チップ８９（図１１参照）がマウントされていてもよい。また、導電剤８４でシーリングする方法は特に限定されず、例えば、スクリーン印刷によって導電剤８４でシーリングするようにしてもよい。
図１０Ｃに示すように、シーリング工程が実施された後に立設囲繞部形成工程が実施される。立設囲繞部形成工程では、配線基板８１上に導電剤８４を介して開口インターポーザ８５が積層される。開口インターポーザ８５は、各マウント部８３に半導体チップ８９（図１１参照）をマウントするために開口されており、各開口を囲繞するように環状の導電材８６が形成されている。開口インターポーザ８５の開口をマウント部８３にそれぞれ位置付けて、導電剤８４で開口インターポーザ８５が配線基板８１に接着されることで、開口インターポーザ８５の導電材８６が配線基板８１の電極に電気的に接続される。
これにより、マウント部８３の周囲に半導体チップ８９よりも高く立設囲繞部８７が形成されると共に、導電剤８４と開口インターポーザ８５内の導電材８６によって側面シールド層８８が形成される。配線基板８１に対する開口インターポーザ８５の接着という簡易な作業で、短時間で低コストに立設囲繞部８７及び側面シールド層８８を形成することができる。なお、導電剤８４はマウント部８３の全周に亘って塗布される必要はなく、電磁ノイズが遮断されるように電磁波の波長よりも狭い隙間が設けられていてもよい。
このようにして配線基板８１が準備されると、上記した第１、第２の半導体パッケージの製造方法の各工程を経て半導体パッケージが製造される。この場合、封止基板形成工程では、半導体チップ８９がマウントされた配線基板８１、開口インターポーザ８５、導電剤８４の間が封止樹脂９１で封止されて封止基板９２が形成される（図１１参照）。これにより、封止樹脂９１によって開口インターポーザ８５が補強される。また、配線基板準備工程は、フリップチップボンディング用の配線基板に限らず、ワイヤボンディング用の配線基板の製造にも適用することができる。
以上のように、第４の実施の形態の半導体パッケージの製造方法によれば、導電剤８４のシーリングによって配線基板８１に立設囲繞部８７及び側面シールド層８８を短時間でかつ低コストに形成することができる。また、第１の実施の形態と同様に、半導体パッケージに対して所定の膜厚のシールド層を効率的に形成できる。なお、導電剤８４は、例えば導電性を有するものであればよく、例えば、単一元素のメタルでもよいし、メタル合金でもよい。
（第５の実施の形態）
図１２を参照して、第５の実施の形態の半導体パッケージの製造方法について説明する。なお、第５の実施の形態の半導体パッケージの製造方法は、配線基板準備工程についてのみ第１、第２の実施の形態の半導体パッケージの製造方法と相違する。したがって、ここでは配線基板準備工程について主に説明する。図１２は、第５の実施の形態の配線基板準備工程の一例を示す図である。なお、図１２Ａ及び図１２Ｂは配設工程、図１２Ｃは立設囲繞部形成工程のそれぞれ一例を示す図である。図１３は、第５の実施の形態の封止基板形成工程の一例を示す図である。
図１２Ａ及び図１２Ｂに示すように、配線基板準備工程では、先ず配設工程が実施される。配設工程では、配線基板１０１上の複数のマウント部１０３をそれぞれ囲繞するように半田等の複数の導電剤１０４が間隔を空けて配設される。この場合、電極やグランドラインを含む配線が形成された配線基板１０１が用意され、配線基板１０１上のマウント部１０３を囲繞するようにディスペンサ（不図示）等で複数の導電剤１０４が等間隔に配設される。なお、本実施の形態では、配線基板１０１に導電剤１０４を配設する前にマウント部１０３に半導体チップ１０９（図１３参照）がマウントされていてもよい。なお、配設工程はいわゆる半田付けによって実施されてもよい。
図１２Ｃに示すように、配設工程が実施された後に立設囲繞部形成工程が実施される。立設囲繞部形成工程では、配線基板１０１上に複数の導電剤１０４を介して開口インターポーザ１０５が積層される。開口インターポーザ１０５は、各マウント部１０３に半導体チップ１０９（図１３参照）をマウントするために開口されており、各開口を囲繞するように環状の導電材１０６が形成されている。開口インターポーザ１０５の開口をマウント部１０３にそれぞれ位置付けて、複数の導電剤１０４で開口インターポーザ１０５が配線基板１０１に対して接着されることで、開口インターポーザ１０５の導電材１０６が配線基板１０１の電極に電気的に接続される。
これにより、マウント部１０３の周囲に半導体チップ１０９よりも高く立設囲繞部１０７が形成されると共に、複数の導電剤１０４と開口インターポーザ１０５内の導電材１０６によって側面シールド層１０８が形成される。導電剤１０４の間隔は電磁ノイズの波長よりも狭く形成されているため、導電剤１０４が間隔を空けて配置されていても電磁ノイズが遮断される。配線基板１０１に対する開口インターポーザ１０５の接着という簡易な作業で、短時間で低コストに立設囲繞部１０７及び側面シールド層１０８を形成することができる。また、導電剤の間欠的な供給によってシーリングよりも、さらに作業時間を短縮することができる。
このようにして配線基板１０１が準備されると、上記した第１、第２の半導体パッケージの製造方法の各工程を経て半導体パッケージが製造される。この場合、封止基板形成工程では、半導体チップ１０９がマウントされた配線基板１０１、開口インターポーザ１０５、複数の導電剤１０４の間が封止樹脂１１１で封止されて封止基板１１２が形成される（図１３参照）。これにより、封止樹脂１１１によって開口インターポーザ１０５が補強される。また、配線基板準備工程は、フリップチップボンディング用の配線基板に限らず、ワイヤボンディング用の配線基板の製造にも適用することができる。
以上のように、第５の実施の形態の半導体パッケージの製造方法によれば、導電剤１０４の間欠供給によって配線基板１０１に立設囲繞部１０７及び側面シールド層１０８を短時間でかつ低コストに形成することができる。また、第１の実施の形態と同様に、半導体パッケージに対して所定の膜厚のシールド層を効率的に形成できる。なお、導電剤１０４は、例えば導電性を有するものであればよく、例えば、単一元素のメタルでもよいし、メタル合金でもよい。
なお、上記の第１−第５の実施の形態においては、配線基板に１つの半導体チップを実装した半導体パッケージを例示したが、この構成に限定されない。配線基板に複数の半導体チップを実装した半導体パッケージを製造してもよい。例えば、図１４Ａに示すように、配線基板１２１に複数（例えば、３つ）の半導体チップ１２２ａ、１２２ｂ、１２２ｃを実装し、半導体チップ１２２ａ、１２２ｂ、１２２ｃをまとめてシールドした半導体パッケージ１２０を製造するようにしてもよい。この場合、配線基板準備工程において複数の半導体チップに対して１つのマウント部１２４が用意され、個片化工程においてパッケージ単位で分割される。なお、半導体チップ１２２ａ、１２２ｂ、１２２ｃは同一機能を有してもよいし、異なる機能を有してもよい。
また、図１４Ｂに示すように、配線基板１２６に複数（例えば、２つ）の半導体チップ１２７ａ、１２７ｂを実装し、半導体チップ１２７ａ、１２７ｂを個別にシールドした半導体パッケージ（ＳＩＰ）１２５を製造するようにしてもよい。この場合、配線基板準備工程において半導体チップ毎にマウント部１２９が用意され、個片化工程においてパッケージ単位で分割される。これにより、半導体チップ１２７ａ、１２７ｂの間に側面シールド層１２８が形成され、半導体チップ１２７ａ、１２７ｂの相互間で電磁ノイズの影響を防止することができる。なお、半導体チップ１２７ａ、１２７ｂは同一機能を有してもよいし、異なる機能を有してもよい。
また、上記の第３−第５の実施の形態においては、配線基板準備工程で積層ラミネート、導電剤のシーリング、導電剤の間欠供給等によって配線基板を形成する構成にしたが、この構成に限定されない。配線基板準備工程は、立設囲繞部及び側面シールド層が形成された配線基板が準備可能であればよい。例えば、図１５に示すように、マウント部１３３を囲むように側面シールド層１３５が埋設された配線基板１３１を用意して、配線基板１３１に対してドリル１３９等による機械加工でマウント部１３３に凹状のキャビティ１３２を形成するようにする。これにより、キャビティ１３２の周囲に側面シールド層１３５が埋設された立設囲繞部１３４を形成することができる。
また、上記の第３−第５の実施の形態においては、マウント部の周囲に半導体チップよりも高く立設囲繞部が形成される構成にしたが、この構成に限定されない。第１、第２の実施の形態と同様に半導体チップが立設囲繞部よりも高く形成されていてもよい。
また、上記の第１−第５の実施の形態においては、個片化工程が切削ブレードを用いて実施されたが、この構成に限定されない。個片化工程は、封止基板を個々のパッケージを分割する構成であればよく、例えば、プロファイラ等の他の加工具を用いて封止基板を個々のパッケージに分割してもよいし、アブレーション加工等のレーザ加工によって封止基板を個々のパッケージに分割してもよい。なお、レーザアブレーションとは、レーザ光線の照射強度が所定の加工閾値以上になると、固体表面で電子、熱的、光科学的及び力学的エネルギーに変換され、その結果、中性原子、分子、正負のイオン、ラジカル、クラスタ、電子、光が爆発的に放出され、固体表面がエッチングされる現象をいう。
また、上記の第１−５の実施の形態においては、研削工程や切削工程によって封止基板から樹脂層を除去して側面シールド層の上端を表出させる構成にしたが、この構成に限定されない。封止基板形成工程で立設囲繞部の内側にだけ封止樹脂を充填することで、研削工程や切削工程を省略することができる。
また、上記の第１の実施の形態においては、除去工程の加工具として研削ホイールを用いて封止樹脂の表面を平坦化すると共に立設囲繞部上面の封止樹脂を除去する研削工程を例示したが、この構成に限定されない。第１の実施の形態の除去工程は、封止樹脂の表面を平坦化すると共に立設囲繞部上面の封止樹脂を除去可能な構成であればよく、超鋼バイト等のバイト工具を用いたバイト切削で封止樹脂を除去してもよいし、広幅ブレードを用いた表面切削で封止樹脂を除去するようにしてもよい。
また、上記の第２の実施の形態においては、除去工程の加工具として切削ブレードを用いて立設囲繞部上の封止樹脂を側面シールド層に沿って切削する切削工程を例示したが、この構成に限定されない。第２の実施の形態の除去工程は、立設囲繞部上の封止樹脂を側面シールド層に沿って除去可能な構成であればよく、例えば、アブレーション加工やプロファイラによって封止樹脂を除去するようにしてもよい。
また、上記の第１−第５の実施の形態では、配線基板準備工程でバンプが配設された配線基板が用意される構成にしたが、この構成に限定されない。バンプの配設タイミングは特に限定されず、例えば、封止基板の形成後にバンプが配設されてもよい。
また、上記の第１−第５の実施の形態では、配線基板が各保持治具に保持されて各工程が実施される構成にしたが、この構成に限定されない。例えば、配線基板の裏面に保護テープが貼着され、テープを介して配線基板を基台等上に載置した状態で各工程が実施されてもよい。また、保持治具は、基板を保持可能であればよく、例えば、ポーラス製の保持面を有するチャックテーブルが適宜使用されてもよい。
また、半導体パッケージは、携帯電話等の携帯通信機器に用いられる構成に限らず、カメラ等の他の電子機器に用いられてもよい。
また、本実施の形態及び変形例を説明したが、本発明の他の実施の形態として、上記各実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本発明の実施の形態は上記の各実施の形態及び変形例に限定されるものではなく、本発明の技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらには、技術の進歩又は派生する別技術によって、本発明の技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、本発明の技術的思想の範囲内に含まれ得る全ての実施形態をカバーしている。
また、本実施の形態では、本発明を半導体パッケージの製造方法に適用した構成について説明したが、所定の膜厚のシールド層が形成される他のパッケージ部品の製造方法に適用することも可能である。
以上説明したように、本発明は、所定の膜厚のシールド層を効率的に形成することができるという効果を有し、特に、携帯通信機器に用いられる半導体パッケージの製造方法に有用である。
１０、４０ 半導体パッケージ
１１、４１、７１、８１、１０１ 配線基板（ＰＣＢ）
１２、４２、７８、８９、１０９ 半導体チップ
１３、４３ 樹脂層（封止樹脂）
１５、４５、９２、１１２ 封止基板
１６、４６、９１、１１１ 封止樹脂
１７、４７、７７、８８、１０８ 側面シールド層
１８、４８ 上面シールド層
２１、５１、７５、８７、１０７ 立設囲繞部
２２ 分割予定ライン
２３、５３、７３、８３、１０３ マウント部
７４ 絶縁フィルム
７６、８６、１０６ 導電材
８４、１０４ 導電剤
８５、１０５ 開口インターポーザ

Claims (6)

  1. 封止樹脂により半導体チップが封止された半導体パッケージを作成する半導体パッケージの製造方法であって、
    配線基板の上面に交差する分割予定ラインによって区画された各領域に形成され半導体チップを上面にマウントする複数のマウント部と、複数の該マウント部と該分割予定ラインとの間に各該マウント部を囲繞して形成された立設囲繞部と、該立設囲繞部内で該マウント部を囲繞し厚み方向に渡って電磁波を遮断する側面シールド層と、を備えた該配線基板を準備する配線基板準備工程と、
    該配線基板上の該マウント部に複数の半導体チップをマウントするチップマウント工程と、
    該半導体チップがマウントされた該配線基板の該立設囲繞部の内側に封止樹脂を供給して該半導体チップを封止樹脂で封止して封止基板を形成する封止基板形成工程と、
    該封止基板形成工程を実施した後に、該分割予定ラインに沿って該封止基板を分割して個々の半導体パッケージに個片化する個片化工程と、
    該封止基板形成工程を実施した後に、複数の該半導体パッケージの封止樹脂上面に電磁波を遮断する上面シールド層を形成する上面シールド層形成工程と、を備え、
    該立設囲繞部の内周面は、該マウント部に向かって開口面積が徐々に狭くなるように形成されていることを特徴とする半導体パッケージの製造方法。
  2. 該封止基板形成工程を実施した後で且つ該上面シールド層形成工程を実施する前に、該封止樹脂の表面を平坦化するとともに該立設囲繞部上面に供給された封止樹脂を除去し、
    該立設囲繞部内に形成された該側面シールド層の先端を該立設囲繞部上面に表出させる除去工程を実施する、請求項１記載の半導体パッケージの製造方法。
  3. 該封止基板形成工程を実施した後に、該立設囲繞部上面に供給された封止樹脂を該側面シールド層に沿って除去し、該立設囲繞部内に形成された該側面シールド層の先端を表出させる除去工程を備える請求項１記載の半導体パッケージの製造方法。
  4. 該配線基板準備工程は、
    該配線基板上に、あらかじめ該マウント部に該半導体チップをマウントするための開口が形成されると共に該開口を囲繞する導電材が充填された複数の絶縁フィルムを積層ラミネートして該立設囲繞部及び該側面シールド層を形成すること、を特徴とする請求項１乃至３に記載の半導体パッケージの製造方法。
  5. 該配線基板準備工程は、
    該配線基板上の複数の該マウント部をそれぞれ囲繞して導電性のシーリング剤でシーリングするシーリング工程と、
    各該マウント部に該半導体チップをマウントするための開口を複数有し、該開口を囲繞する導電材を含む開口インターポーザを、該開口を該配線基板の該マウント部にそれぞれ対応させて位置付けて該導電性のシーリング剤で接着して該立設囲繞部及び該側面シールド層を形成する立設囲繞部形成工程と、から構成され、
    該封止基板形成工程においては、該半導体チップがマウントされた該配線基板、該開口インターポーザ、該導電性のシーリング剤の間を封止樹脂で封止して該封止基板を形成すること、を特徴とする請求項１乃至３記載の半導体パッケージの製造方法。
  6. 該配線基板準備工程は、
    該配線基板上の複数のマウント部をそれぞれ囲繞して導電性のシーリング剤を間隔をあけて配設する配設工程と、
    各該マウント部に該半導体チップをマウントするための開口を複数有し、該開口を囲繞する導電材を含む開口インターポーザを、該開口を該配線基板の該マウント部にそれぞれ対応させて位置付けて該導電性のシーリング剤で接着して該立設囲繞部及び該側面シールド層を形成する立設囲繞部形成工程と、から構成され、該導電性のシーリング剤の間隔は、該電磁波の波長よりも狭くして電磁波を遮断し、
    該封止基板形成工程においては、該半導体チップがマウントされた該配線基板、該開口インターポーザ、複数の該導電性のシーリング剤の間を封止樹脂で封止して該封止基板を形成すること、を特徴とする請求項１乃至３記載の半導体パッケージの製造方法。
JP2017011165A 2017-01-25 2017-01-25 半導体パッケージの製造方法 Active JP6815880B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017011165A JP6815880B2 (ja) 2017-01-25 2017-01-25 半導体パッケージの製造方法
KR1020180006631A KR102334782B1 (ko) 2017-01-25 2018-01-18 반도체 패키지의 제조 방법
CN201810058502.8A CN108364933B (zh) 2017-01-25 2018-01-22 半导体封装的制造方法
TW107102321A TWI735733B (zh) 2017-01-25 2018-01-23 半導體封裝件之製造方法
US15/879,082 US10431555B2 (en) 2017-01-25 2018-01-24 Method of manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017011165A JP6815880B2 (ja) 2017-01-25 2017-01-25 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2018120950A JP2018120950A (ja) 2018-08-02
JP6815880B2 true JP6815880B2 (ja) 2021-01-20

Family

ID=62907155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017011165A Active JP6815880B2 (ja) 2017-01-25 2017-01-25 半導体パッケージの製造方法

Country Status (5)

Country Link
US (1) US10431555B2 (ja)
JP (1) JP6815880B2 (ja)
KR (1) KR102334782B1 (ja)
CN (1) CN108364933B (ja)
TW (1) TWI735733B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
WO2019165178A1 (en) * 2018-02-22 2019-08-29 Verily Life Sciences Llc Sensor interposers employing castellated through-vias
US10804188B2 (en) * 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
JP7211822B2 (ja) * 2019-01-09 2023-01-24 株式会社東京精密 電子部品のポッティング方法及びそれを用いた電子装置
US11948877B2 (en) 2020-03-31 2024-04-02 Qualcomm Incorporated Hybrid package apparatus and method of fabricating
JP2023015593A (ja) * 2021-07-20 2023-02-01 株式会社ディスコ ウエーハの処理方法
US11784130B2 (en) * 2021-08-27 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package with underfill

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1429387A (en) * 1921-01-22 1922-09-19 Firm Gewerkschaft Hausbach Ii Flushing hopper for shallow and deep dredgers
US5352925A (en) * 1991-03-27 1994-10-04 Kokusai Electric Co., Ltd. Semiconductor device with electromagnetic shield
EP0569949A3 (en) * 1992-05-12 1994-06-15 Akira Kitahara Surface mount components and semifinished products thereof
JP2001111232A (ja) * 1999-10-06 2001-04-20 Sony Corp 電子部品実装多層基板及びその製造方法
US6876071B2 (en) * 2001-06-30 2005-04-05 Texas Instruments Incorporated Masking layer in substrate cavity
JP3938742B2 (ja) * 2002-11-18 2007-06-27 Ｎｅｃエレクトロニクス株式会社 電子部品装置及びその製造方法
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
JP4799385B2 (ja) * 2006-05-11 2011-10-26 パナソニック株式会社 樹脂封止型半導体装置の製造方法およびそのための配線基板
KR101004574B1 (ko) * 2006-09-06 2010-12-30 히타치 긴조쿠 가부시키가이샤 반도체 센서 장치 및 그 제조 방법
JP2009059800A (ja) * 2007-08-30 2009-03-19 Toshiba Corp 小型モジュール
JP5466820B2 (ja) * 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体基板、及び半導体装置の製造方法
US7718901B2 (en) * 2007-10-24 2010-05-18 Ibiden Co., Ltd. Electronic parts substrate and method for manufacturing the same
JP2009117450A (ja) * 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2009277954A (ja) * 2008-05-16 2009-11-26 Murata Mfg Co Ltd 回路モジュールの製造方法及び回路モジュール
JP2009283835A (ja) * 2008-05-26 2009-12-03 Elpida Memory Inc 半導体装置及びその製造方法
JP5203045B2 (ja) * 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
JP5097827B2 (ja) * 2008-08-29 2012-12-12 イビデン株式会社 フレックスリジッド配線板及び電子デバイス
JP2010080699A (ja) * 2008-09-26 2010-04-08 Panasonic Corp 高周波モジュールとその製造方法
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
US8921705B2 (en) * 2008-11-28 2014-12-30 Ibiden Co., Ltd. Wiring board and fabrication method therefor
JP2010153466A (ja) * 2008-12-24 2010-07-08 Elpida Memory Inc 配線基板
JP5289996B2 (ja) * 2009-02-16 2013-09-11 日本特殊陶業株式会社 補強材付き配線基板
JP5261255B2 (ja) * 2009-03-27 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US9362196B2 (en) 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP5467959B2 (ja) * 2010-07-21 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
US9337116B2 (en) * 2010-10-28 2016-05-10 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interposer for stacking and electrically connecting semiconductor die
JP2012109437A (ja) * 2010-11-18 2012-06-07 Elpida Memory Inc 半導体装置及びその製造方法
JP2012142536A (ja) * 2010-12-13 2012-07-26 Elpida Memory Inc 半導体装置及びその製造方法
JP5610064B2 (ja) * 2011-04-01 2014-10-22 株式会社村田製作所 部品内蔵樹脂基板およびその製造方法
JP2013098410A (ja) * 2011-11-02 2013-05-20 Ibiden Co Ltd 多数個取り基板
KR101335378B1 (ko) * 2012-04-12 2013-12-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제작 방법
JP5870198B2 (ja) * 2012-09-14 2016-02-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9668352B2 (en) * 2013-03-15 2017-05-30 Sumitomo Electric Printed Circuits, Inc. Method of embedding a pre-assembled unit including a device into a flexible printed circuit and corresponding assembly
US20150077960A1 (en) * 2013-09-19 2015-03-19 Murata Manufacturing Co., Ltd. Low-temperature packaging methodology for electronic devices and other devices
EP3065514A4 (en) * 2013-10-30 2017-04-26 Kyocera Corporation Wiring board and mounting structure using same
TWI509767B (zh) * 2013-12-13 2015-11-21 Universal Scient Ind Shanghai 電子封裝模組及其製造方法
US20170194300A1 (en) * 2015-05-27 2017-07-06 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN104685615B (zh) * 2014-03-27 2018-12-21 瑞萨电子株式会社 半导体器件的制造方法及半导体器件
JP2015195272A (ja) * 2014-03-31 2015-11-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
KR102245134B1 (ko) * 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
JP2015222741A (ja) * 2014-05-22 2015-12-10 京セラサーキットソリューションズ株式会社 多数個取り配線基板およびその製造方法
US9390993B2 (en) * 2014-08-15 2016-07-12 Broadcom Corporation Semiconductor border protection sealant
JP6473595B2 (ja) * 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
US9554469B2 (en) * 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
US10269722B2 (en) * 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
US20160174365A1 (en) * 2014-12-15 2016-06-16 Bridge Semiconductor Corporation Wiring board with dual wiring structures integrated together and method of making the same
US10306777B2 (en) * 2014-12-15 2019-05-28 Bridge Semiconductor Corporation Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
US20180261535A1 (en) * 2014-12-15 2018-09-13 Bridge Semiconductor Corp. Method of making wiring board with dual routing circuitries integrated with leadframe
US9947625B2 (en) * 2014-12-15 2018-04-17 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
TW201626531A (zh) * 2015-01-14 2016-07-16 鈺橋半導體股份有限公司 中介層嵌置於加強層中之線路板及其製作方法
WO2016144039A1 (en) * 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
US10177130B2 (en) * 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
KR20160132751A (ko) * 2015-05-11 2016-11-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR102021886B1 (ko) * 2015-05-15 2019-09-18 삼성전자주식회사 전자부품 패키지 및 패키지 온 패키지 구조
US9659878B2 (en) * 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level shielding in multi-stacked fan out packages and methods of forming same
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
JP2017157739A (ja) * 2016-03-03 2017-09-07 イビデン株式会社 電子部品付き配線板の製造方法
US9793222B1 (en) * 2016-04-21 2017-10-17 Apple Inc. Substrate designed to provide EMI shielding
JP6832666B2 (ja) * 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
US10068854B2 (en) * 2016-10-24 2018-09-04 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US9953931B1 (en) * 2016-10-25 2018-04-24 Advanced Semiconductor Engineering, Inc Semiconductor device package and a method of manufacturing the same
JP2018074123A (ja) * 2016-11-04 2018-05-10 株式会社ディスコ ウエーハの加工方法
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法

Also Published As

Publication number Publication date
TWI735733B (zh) 2021-08-11
US20180211926A1 (en) 2018-07-26
CN108364933B (zh) 2023-09-19
KR20180087844A (ko) 2018-08-02
TW201841267A (zh) 2018-11-16
KR102334782B1 (ko) 2021-12-02
JP2018120950A (ja) 2018-08-02
US10431555B2 (en) 2019-10-01
CN108364933A (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
JP6815880B2 (ja) 半導体パッケージの製造方法
JP6800745B2 (ja) 半導体パッケージの製造方法
CN108735668B (zh) 半导体封装的制造方法
US10700014B2 (en) Method of manufacturing semiconductor package
US8592958B2 (en) Chip package and manufacturing method thereof
JP6887326B2 (ja) 半導体パッケージの形成方法
JP7093210B2 (ja) 板状物の加工方法
JP6955918B2 (ja) 基板の加工方法
JP6971093B2 (ja) マルチブレード、加工方法
KR102536434B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US10211071B2 (en) IC packaging method and a packaged IC device
JP2019068013A (ja) パッケージ基板の加工方法、保護テープ
JP7075791B2 (ja) 半導体パッケージの製造方法
JP2019012714A (ja) 半導体パッケージの製造方法
JP2018067597A (ja) 回路モジュールの製造方法および成膜装置
CN108091616B (zh) 一种芯片的封装方法以及封装结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201223

R150 Certificate of patent or registration of utility model

Ref document number: 6815880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250