[go: up one dir, main page]

JP6810617B2 - 回路基板、回路基板の製造方法及び電子装置 - Google Patents

回路基板、回路基板の製造方法及び電子装置 Download PDF

Info

Publication number
JP6810617B2
JP6810617B2 JP2017004844A JP2017004844A JP6810617B2 JP 6810617 B2 JP6810617 B2 JP 6810617B2 JP 2017004844 A JP2017004844 A JP 2017004844A JP 2017004844 A JP2017004844 A JP 2017004844A JP 6810617 B2 JP6810617 B2 JP 6810617B2
Authority
JP
Japan
Prior art keywords
hole
metal layer
substrate
resin
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017004844A
Other languages
English (en)
Other versions
JP2018116951A (ja
Inventor
俊樹 岩井
俊樹 岩井
水谷　大輔
大輔 水谷
作山　誠樹
誠樹 作山
泰治 酒井
泰治 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FICT Ltd
Original Assignee
Fujitsu Interconnect Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Interconnect Technologies Ltd filed Critical Fujitsu Interconnect Technologies Ltd
Priority to JP2017004844A priority Critical patent/JP6810617B2/ja
Priority to PCT/JP2017/046639 priority patent/WO2018131465A1/ja
Publication of JP2018116951A publication Critical patent/JP2018116951A/ja
Priority to US16/430,735 priority patent/US11057996B2/en
Application granted granted Critical
Publication of JP6810617B2 publication Critical patent/JP6810617B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、回路基板、回路基板の製造方法及び電子装置に関する。
回路基板の一種に、多層プリント配線板がある。多層プリント配線板に関し、その層間接続に、金属、導電性ペーストを用いたビア又はスルーホールを利用する技術が知られている。例えば、絶縁性硬質基板とその上の接着剤層とを貫通する穴の内面に金属皮膜を形成し、穴の残部に導電性ペーストを充填した回路基板、及び、それをその接着剤層を介して積層し、互いの金属皮膜と基板表面金属、又は金属皮膜同士を接続する技術が知られている。また、銅のランドとそれに接続されるスルーホール（めっき貫通孔）を設けたプリント配線板を、そのスルーホールよりも大径の貫通する導電性ペーストを設けたプリプレグ材を介して積層し、上下ランド間を導電性ペーストで接続する技術が知られている。
特開平１０−２７０８５１号公報 特開２００４−２８８９８９号公報
回路基板の、積層される基板間のビア接続部、例えば、上記の金属皮膜と基板表面金属又は金属皮膜同士の接続部や、導電性ペーストを介した上下ランド間の接続部には、熱や外力によって応力が発生し得る。回路基板のビア接続部に過大な応力が発生すると、ビア接続部やその周辺にクラック等の損傷が発生する可能性があり、このような損傷は、回路基板の性能及び信頼性を低下させる恐れがある。
一観点によれば、第１貫通孔と、前記第１貫通孔の内壁に設けられた第１金属層と、前記第１貫通孔の前記第１金属層の内側に設けられた第１導電性樹脂とを有するガラス基板である第１基板と、前記第１基板と積層され、前記第１貫通孔と対向し前記第１貫通孔側の第１開口端が前記第１金属層の内側に位置する第２貫通孔と、前記第２貫通孔内に設けられ前記第１導電性樹脂と接続された第２導電性樹脂とを有する樹脂基板である第２基板と、を含み、前記第１貫通孔の内側に設けられた前記第１金属層の内側の径は、前記第２導電性樹脂の前記第１開口端側の端部の径よりも大きい値であり、前記第２導電性樹脂の前記第１開口端側の端部は、前記第１金属層とは直接接続せずに、前記第１金属層の内側の前記第１導電性樹脂のみと直接接続されている回路基板が提供される。
また、一観点によれば、第１貫通孔と、前記第１貫通孔の内壁に設けられた金属層と、前記第１貫通孔の前記金属層の内側に設けられた第１導電性樹脂とを有するガラス基板である第１基板と、第２貫通孔と、前記第２貫通孔内に設けられた第２導電性樹脂とを有する樹脂基板である第２基板とを積層する工程を含み、前記第２貫通孔は、前記第１貫通孔と対向し前記第１貫通孔側の開口端が前記金属層の内側に位置するように設けられ、前記第１貫通孔の内側に設けられた前記第１金属層の内側の径は、前記第２導電性樹脂の前記第１開口端側の端部の径よりも大きい値であり、前記第２導電性樹脂の前記第１開口端側の端部は、前記第１金属層とは直接接続せずに、前記第１金属層の内側の前記第１導電性樹脂のみと直接接続される回路基板の製造方法が提供される。
また、一観点によれば、上記のような回路基板を備える電子装置が提供される。
ビア接続部に発生する応力に起因した損傷が抑えられる、性能及び信頼性に優れた回路基板が実現される。また、そのような回路基板を備える電子装置が実現される。
回路基板の一例の説明図である。 第１の実施の形態に係る回路基板の一例の説明図（その１）である。 第１の実施の形態に係る回路基板の一例の説明図（その２）である。 第１の実施の形態に係る回路基板の一例の説明図（その３）である。 第１の実施の形態に係る回路基板の形成方法の一例を示す図（その１）である。 第１の実施の形態に係る回路基板の形成方法の一例を示す図（その２）である。 第１の実施の形態に係る回路基板の形成方法の一例を示す図（その３）である。 第１の実施の形態に係る回路基板の形成方法の一例を示す図（その４）である。 ガラス基板に発生する応力の解析結果の一例を示す図である。 伝送特性の解析結果の一例を示す図である。 第２の実施の形態に係る回路基板の一例の説明図である。 第３の実施の形態に係る回路基板の形成方法の一例を示す図（その１）である。 第３の実施の形態に係る回路基板の形成方法の一例を示す図（その２）である。 第３の実施の形態に係る回路基板の形成方法の一例を示す図（その３）である。 第３の実施の形態に係る回路基板の形成方法の一例を示す図（その４）である。 第４の実施の形態に係る樹脂基板の一例の説明図である。 第５の実施の形態に係る回路基板の一例の説明図である。 第６の実施の形態に係る回路基板の一例の説明図（その１）である。 第６の実施の形態に係る回路基板の一例の説明図（その２）である。 第７の実施の形態に係る電子装置の一例を示す図である。 第８の実施の形態に係る電子機器の説明図である。
はじめに、回路基板の一例について述べる。
図１は回路基板の一例の説明図である。図１（Ａ）には、回路基板の第１の例の要部断面を模式的に図示している。図１（Ｂ）には、回路基板の第２の例の要部断面を模式的に図示している。図１（Ｃ）には、回路基板の第３の例の要部断面を模式的に図示している。
図１（Ａ）に示す回路基板１００Ａは、銅（Ｃｕ）等を用いてランド及び配線となる金属層１１１が表裏面に形成された基板１１０Ａと、樹脂が用いられた基板（樹脂基板）１２０Ａとが、交互に積層された構造を有する。各基板１１０Ａは、それを貫通する貫通孔にＣｕ等が充填されて形成されて表裏面の金属層１１１間を電気的に接続するビア（フィルドビア）１１２を備える。樹脂基板１２０Ａを介して積層される基板１１０Ａ間（各々の金属層１１１間）の電気的な接続は、樹脂基板１２０Ａを貫通する貫通孔に導電性ペースト（導電性のフィラーを含有する樹脂）を充填することで形成される導電性樹脂１２１のビアによって行われる。このような回路基板１００Ａは、例えば、予め準備された基板１１０Ａと樹脂基板１２０Ａとを交互に重ね合わせ、それを真空熱プレス等で加熱及び加圧（熱プレス）する方法、いわゆる一括積層技術を用いて形成される。
また、図１（Ｂ）に示す回路基板１００Ｂは、Ｃｕ等を用いてランド及び配線となる金属層１１１が表裏面に形成された基板１１０Ｂと、樹脂基板１２０Ｂとが、交互に積層された構造を有する。回路基板１００Ｂでは、樹脂基板１２０Ｂを介して積層される基板１１０Ｂ間（各々の金属層１１１間）の電気的な接続が、一組の基板１１０Ｂ及び樹脂基板１２０Ｂを貫通する貫通孔に導電性ペーストが充填されて形成される導電性樹脂１２１のビアによって行われる。このような回路基板１００Ｂは、例えば、一組の基板１１０Ｂ及び樹脂基板１２０Ｂにビアとなる導電性樹脂１２１を形成したものを予め準備し、これを重ね合わせて熱プレスする、一括積層技術を用いて形成される。
また、図１（Ｃ）に示す回路基板１００Ｃは、Ｃｕ等を用いてランド及び配線となる金属層１１１が表裏面に形成された基板１１０Ｃと、樹脂基板１２０Ｃとが、交互に積層された構造を有する。回路基板１００Ｃでは、一組の基板１１０Ｃ及び樹脂基板１２０Ｃを貫通する貫通孔の内壁にＣｕ等の金属層１１３が形成され、その金属層１１３の内側に導電性ペーストを充填することで形成される導電性樹脂１２１が形成される。この金属層１１３及び導電性樹脂１２１がビアとして用いられる。回路基板１００Ｃでは、上層側のビア（金属層１１３及び導電性樹脂１２１）と下層側の金属層１１１、又は上下層のビア同士（金属層１１３同士及び導電性樹脂１２１同士）が接続され、樹脂基板１２０Ｃを介して積層される基板１１０Ｃ間が電気的に接続される。このような回路基板１００Ｃは、例えば、一組の基板１１０Ｃ及び樹脂基板１２０Ｃにビアとなる金属層１１３及び導電性樹脂１２１を形成したものを予め準備し、これを重ね合わせて熱プレスする、一括積層技術を用いて形成される。
上記のような回路基板１００Ａ、回路基板１００Ｂ及び回路基板１００Ｃではそれぞれ、次のような問題が発生する可能性がある。
例えば、回路基板１００Ａでは、Ｃｕ等の比較的熱膨張率及び弾性率の高い材料でフィルドビア１１２が形成される。この場合、熱プレスによる一括積層時や回路基板１００Ａの形成後に加えられる熱によってフィルドビア１１２に熱膨張及び熱収縮が発生した際、図１（Ａ）に示すように、フィルドビア１１２を囲む基板１１０Ａにクラック１３１等の損傷が発生する可能性がある。
更に、回路基板１００Ａでは、熱プレスによる一括積層時に加えられる圧力や、回路基板１００Ａの形成後にその積層方向に加えられる外力により、上下層の金属層１１１とこれらを接続する導電性樹脂１２１のビア接続部１３０Ａに応力が発生し得る。即ち、回路基板１００Ａでは、上下層の金属層１１１に挟まれた導電性樹脂１２１にその押圧に対する力やそれ自体の熱膨張等による力が働き、また、このような力が比較的弾性率の高い金属層１１１とこれに接続されたフィルドビア１１２にかかる。このフィルドビア１１２には、上記のように熱膨張等による力も働き得る。このような様々な力が働き、ビア接続部１３０Ａに応力が発生する。このビア接続部１３０Ａの応力が過大になると、図１（Ａ）に示すように、基板１１０Ａにクラック１３１等の損傷が発生する可能性がある。
このような基板１１０Ａに発生する損傷は、回路基板１００Ａの性能及び信頼性を低下させる恐れがある。
また、回路基板１００Ｂでは、樹脂に導電性のフィラーを含有した導電性樹脂１２１の抵抗値が、金属層１１１に用いられるＣｕ等に比べると大幅に高い（例えばＣｕの数百倍以上）。図１（Ｂ）に示すような、導電性樹脂１２１のみで上下の金属層１１１間が接続されるビア接続部１３０Ｂでは、その抵抗値が高いために、用途によっては十分な性能が得られない場合がある。例えば、回路基板１００Ｂを高周波用途とする場合、高周波信号の十分な伝送特性が得られず、回路基板１００Ｂを用いた高性能の電子装置や電子機器が得られないことが起こり得る。
また、回路基板１００Ｃでは、上記回路基板１００Ａのフィルドビア１１２とは異なり、貫通孔の内壁に金属層１１３が形成され、その内側に導電性樹脂１２１が充填されて、ビアが形成される。そのため、比較的熱膨張率及び弾性率の高い材料で金属層１１３が形成されても、その熱膨張等による力が抑えられ、また、その内側に充填される導電性樹脂１２１の弾性率が比較的低いため、その周辺に働く力も抑えられることが期待される。
しかし、回路基板１００Ｃでは、一括積層時の圧力やその後の外力により、上側のビア内壁の金属層１１３と下側の金属層１１１、又は上下のビア内壁の金属層１１３同士が接続されるビア接続部１３０Ｃに応力が発生し得る。即ち、比較的高い弾性率を有する材料で形成される部位同士を当接させて加圧した時に働く力がその部位に集中すると共にその周辺に及び、ビア接続部１３０Ｃに応力が発生する。このビア接続部１３０Ｃの応力が過大になると、図１（Ｃ）に示すように、基板１１０Ｃにクラック１３１等の損傷が発生する可能性があり、このような損傷は、回路基板１００Ｃの性能及び信頼性を低下させる恐れがある。
このように、回路基板１００Ａでは、導電性樹脂１２１を挟む金属層１１１の付近に応力が発生し、基板１１０Ａに損傷が発生する場合がある。回路基板１００Ｃでは、接触する金属層１１３と金属層１１１の付近又は接触する金属層１１３同士の付近に応力が発生し、基板１１０Ｃに損傷が発生する場合がある。また、回路基板１００Ｂでは、導電性樹脂１２１をビアとするビア接続部１３０Ｂの構造上、十分な性能を得ることが難しい場合がある。
ところで、回路基板１００Ａ、回路基板１００Ｂ及び回路基板１００Ｃにはそれぞれ、各種絶縁材料を用いた基板１１０Ａ、基板１１０Ｂ及び基板１１０Ｃを用いることができる。回路基板１００Ａ、回路基板１００Ｂ及び回路基板１００Ｃでは、各種絶縁材料のうち、例えば電子部品の高密度実装の観点から、基板１１０Ａ、基板１１０Ｂ及び基板１１０Ｃに、ガラスを用いた基板（ガラス基板）が採用される場合がある。
ガラス基板は、実装される半導体チップ等の電子部品に用いられるシリコン（Ｓｉ）と熱膨張率が近い、或いは組成を調整して熱膨張率を近似させることができる。そのため、ガラス基板は、有機材料を用いた基板に比べて、電子部品との間の熱膨張率のミスマッチを抑えることができる。ガラス基板を用いると、その熱膨張及び熱収縮による電子部品との接続部の損傷を抑えることができ、電子部品との接続部を小型化し、狭ピッチ化することができるため、電子部品の高密度実装が可能になる。
しかし、例えばＣｕはガラスよりも熱膨張率が高い。そのため、回路基板１００Ａにおいて、その基板１１０Ａにガラス基板を用い、フィルドビア１１２をＣｕで形成すると、フィルドビア１１２の熱膨張及び熱収縮により、ガラス基板にクラック１３１等の損傷が発生する恐れがある。更に、回路基板１００Ａにおいて、その基板１１０Ａにガラス基板を用いると、比較的弾性率の低い有機材料の基板を用いた場合に比べて、加熱及び加圧の際、導電性樹脂１２１を挟む金属層１１１の付近に発生する応力により、損傷が発生し易くなる恐れがある。
回路基板１００Ｃでも、その基板１１０Ｃにガラス基板を用いると、有機材料の基板を用いた場合に比べて、加熱及び加圧の際、接触する金属層１１３と金属層１１１、又は接触する金属層１１３同士の付近に発生する応力により、損傷が発生し易くなる恐れがある。
一方、比較的弾性率の低い導電性樹脂１２１をビアとして上下の金属層１１１間を接続する回路基板１００Ｂでは、その基板１１０Ｂにガラス基板を用いても、回路基板１００Ａ及び回路基板１００Ｃに比べて、クラック１３１等の損傷の発生は抑えられ得る。しかし、上記のように、上下の金属層１１１間を接続するビアが、比較的抵抗値の高い導電性樹脂１２１であるために、ガラス基板を用いて電子部品を高密度実装しても、十分な性能が得られず、高性能の電子装置や電子機器が得られないことが起こり得る。
以上のような点に鑑み、ここでは以下に実施の形態として示すような構成を採用し、良好な電気特性を有し、且つクラック等の損傷が抑えられる、性能及び信頼性に優れた回路基板を実現する。
まず、第１の実施の形態について説明する。
ここでは、ガラスが用いられた基板（ガラス基板）と、樹脂が用いられた基板（樹脂基板）との積層構造を備える回路基板を例にして説明する。
図２〜図４は第１の実施の形態に係る回路基板の一例の説明図である。ここで、図２（Ａ）には、第１の実施の形態に係る樹脂基板の一例の要部断面を模式的に図示している。図２（Ｂ）には、第１の実施の形態に係るガラス基板の一例の要部断面を模式的に図示している。図２（Ｃ）には、第１の実施の形態に係る樹脂基板及びガラス基板を貼り合わせた基板の一例の要部断面を模式的に図示している。また、図３には、第１の実施の形態に係る回路基板の一例の要部断面を模式的に図示している。図４には、第１の実施の形態に係る回路基板の一例の寸法についての説明図を示している。
回路基板１（図３）には、図３及び図２（Ａ）に示すような樹脂基板１０、並びに図３及び図２（Ｂ）に示すようなガラス基板２０が含まれる。
図２（Ａ）に示すように、樹脂基板１０は、樹脂層１１と、樹脂層１１を貫通する貫通孔１２と、貫通孔１２内に設けられた導電性樹脂１３とを有する。
樹脂層１１には、各種樹脂材料が用いられる。例えば、樹脂層１１には、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂等の熱硬化性樹脂が用いられる。樹脂層１１には、ポリエチレンテレフタレート（ＰＥＴ）樹脂、アクリロニトリル−ブタジエン−スチレン共重合体（ＡＢＳ樹脂）等の熱可塑性樹脂が用いられてもよい。また、樹脂層１１には、ガラスファイバーやガラスクロス等の補強材に各種樹脂材料を含浸したものが用いられてもよい。
このような樹脂層１１の所定の位置を貫通するように、貫通孔１２が設けられる。ここでは一例として、一方の面１１ａ側の開口端１２ａの径よりも、他方の面１１ｂ側の開口端１２ｂの径を小さくした、テーパー状の貫通孔１２を例示している。貫通孔１２の形状、寸法等の詳細は後述する。
貫通孔１２内に設けられる導電性樹脂１３には、樹脂材料に導電性のフィラーを含有させた導電性ペーストが用いられる。導電性樹脂１３には、上記のようなエポキシ樹脂等の熱硬化性樹脂、又はＰＥＴ樹脂等の熱可塑性樹脂といった、各種樹脂材料が用いられる。導電性樹脂１３のフィラーには、１種若しくは２種以上の金属材料の粒子、又は導電性若しくは絶縁性のコア粒子の表面を１種若しくは２種以上の金属材料でコーティングしたもの等が用いられる。このようなフィラーの金属材料には、Ｃｕ、銀（Ａｇ）、スズ（Ｓｎ）、ビスマス（Ｂｉ）等が用いられる。例えば、導電性ペーストには、ガラス基板２０に設けられる金属層（後述の金属層２４及び金属層２５）の材料よりも弾性率の低い材料が用いられる。
樹脂基板１０では、テーパー状の貫通孔１２内に設けられた導電性樹脂１３が、樹脂基板１０のビアとして用いられる。
また、図２（Ｂ）に示すように、ガラス基板２０は、ガラス層２１と、ガラス層２１を貫通する貫通孔２２と、貫通孔２２の内壁に設けられた金属層２４と、貫通孔２２の金属層２４の内側に設けられた導電性樹脂２３とを有する。ガラス基板２０は更に、ガラス層２１の一方の面２１ｂに設けられたランド及び配線となる金属層２５を有する。
ガラス層２１には、石英ガラス、ホウケイ酸ガラス、ソーダガラス、アルカリフリーガラス等の各種ガラス材料が用いられる。このようなガラス層２１の所定の位置を貫通するように、貫通孔２２が設けられる。貫通孔２２は、上記樹脂層１１に設けられる貫通孔１２と対応する位置に設けられる。ガラス層２１に設けられる貫通孔２２と、樹脂層１１に設けられる貫通孔１２との位置、寸法等の関係については後述する。
ガラス層２１の貫通孔２２の内壁に設けられる金属層２４、及びガラス層２１の面２１ｂに設けられる金属層２５には、各種金属材料、例えばＣｕが用いられる。金属層２４及び金属層２５は、メッキやスパッタ等の方法を用いて形成される。ガラス層２１の面２１ｂに設けられた金属層２５の一部（ランド）は、貫通孔２２の一方の開口端を閉塞するように設けられ、この金属層２５の一部と、貫通孔２２の内壁の金属層２４とが接続され、有底の金属ビアが形成される。
貫通孔２２の金属層２４の内側に設けられる導電性樹脂２３には、導電性ペーストが用いられる。導電性樹脂２３には、上記のようなエポキシ樹脂等の熱硬化性樹脂、又はＰＥＴ樹脂等の熱可塑性樹脂といった、各種樹脂材料が用いられる。導電性樹脂２３のフィラーには、１種若しくは２種以上の金属材料の粒子、又は導電性若しくは絶縁性のコア粒子の表面を１種若しくは２種以上の金属材料でコーティングしたもの等が用いられる。このようなフィラーの金属材料には、Ｃｕ、Ａｇ、Ｓｎ、Ｂｉ等が用いられる。例えば、導電性ペーストには、金属層２４及び金属層２５の材料よりも弾性率の低い材料が用いられる。
導電性樹脂２３は、ガラス層２１の面２１ｂに設けられた金属層２５の一部と、貫通孔２２の内壁の金属層２４とで形成される有底の金属ビア内に設けられ、一方の端面（上端面）がガラス層２１の面２１ａ側に露出する。
ガラス基板２０では、貫通孔２２の内壁の金属層２４とそれに接続された面２１ｂ上の金属層２５、及び貫通孔２２の金属層２４の内側に設けられた導電性樹脂２３が、ガラス基板２０のビアとして用いられる。
図２（Ａ）に示すような樹脂基板１０と、図２（Ｂ）に示すようなガラス基板２０とは、例えば、図２（Ｃ）に示すように、互いの貫通孔１２と貫通孔２２とが対向するように貼り合わせられ、貼合基板３０とされる。貼合基板３０において、樹脂基板１０の貫通孔１２に設けられた導電性樹脂１３の下端面（貫通孔１２の径の小さい開口端１２ｂ側の面）は、ガラス基板２０の貫通孔２２の内壁に設けられた金属層２４の内側の領域（導電性樹脂２３の上端面の領域）に位置する。
この図２（Ｃ）に示すような貼合基板３０が重ね合わされて熱プレスされることで、図３に示すような回路基板１が得られる。或いは、図２（Ａ）に示すような樹脂基板１０と、図２（Ｂ）に示すようなガラス基板２０とが、それぞれ複数枚、互いの貫通孔１２と貫通孔２２とが対向するように交互に重ね合わされて熱プレスされることで、図３に示すような回路基板１が得られる。
この熱プレスの際、上下層のガラス基板２０に挟まれた樹脂基板１０（樹脂層１１）は、積層方向に押圧され、樹脂基板１０の導電性樹脂１３は、上層側のガラス基板２０の金属層２５と、下層側のガラス基板２０の導電性樹脂２３とに接続される。樹脂基板１０の導電性樹脂１３に含まれる樹脂成分と、ガラス基板２０の導電性樹脂２３に含まれる樹脂成分とは、熱プレスにより溶融され、一体化される。導電性樹脂１３及び導電性樹脂２３に含まれる導電性のフィラー、並びにガラス基板２０の金属層２４及び金属層２５により、樹脂基板１０及びガラス基板２０が電気的に接続される。
ここで、図４（Ａ）に示すように、樹脂基板１０には、上層側のガラス基板２０と対向する開口端１２ａの径ｄ２よりも、下層側のガラス基板２０と対向する開口端１２ｂの径ｄ１が小さい貫通孔１２が設けられている。このような貫通孔１２に導電性樹脂１３が充填される。熱プレスの際には、図４（Ｂ）に示すように、貫通孔１２の大きい径ｄ２の開口端１２ａ側が、上層側のガラス基板２０の面２１ｂ側と対向され、貫通孔１２の小さい径ｄ１の開口端１２ｂ側が、下層側のガラス基板２０の面２１ａ側と対向される。樹脂基板１０の貫通孔１２内に設けられた導電性樹脂１３は、下層側のガラス基板２０の面２１ａに露出する、貫通孔２２の内壁に設けられた金属層２４の内側の導電性樹脂２３と接触され、溶融一体化される。
ガラス基板２０の貫通孔２２の内壁に設けられる金属層２４の内側（導電性樹脂２３）の径ｄ４は、樹脂基板１０の貫通孔１２の、熱プレス前後の開口端１２ｂ（導電性樹脂１３）の径ｄ１（図４（Ａ））及び径ｄ３（図４（Ｂ））よりも大きな値とされる。これにより、熱プレスの際、樹脂基板１０の貫通孔１２の開口端１２ｂは、下層側のガラス基板２０の、金属層２４の内側の領域に位置する。樹脂基板１０の貫通孔１２に設けられる導電性樹脂１３は、熱プレスの際、下層側のガラス基板２０の金属層２４ではなく、その内側の導電性樹脂２３と接続される。接続されるこれらの導電性樹脂１３及び導電性樹脂２３は、比較的弾性率が低い。そして、下層側のガラス基板２０の、上層側のガラス基板２０の金属層２５と対向する位置には、金属層が設けられない。そのため、金属層２５とそれに対向する金属層との間に導電性樹脂１３を介在させた状態で熱プレスした場合と比べて、導電性樹脂１３を押圧する力が、下層側のガラス基板２０の導電性樹脂２３側に逃げて緩和される。樹脂基板１０とガラス基板２０の互いのこのような構成により、熱プレスの際に下層側のガラス基板２０の金属層２４（及びそれに接続される金属層２５）に加わる力、及び上層側のガラス基板２０の金属層２５（及びそれに接続される金属層２４）に加わる力が抑えられる。
また、上記のように、樹脂基板１０の貫通孔１２は、上層側のガラス基板２０と対向する、熱プレス前の開口端１２ａの径ｄ２が、下層側のガラス基板２０と対向する、熱プレス前の開口端１２ｂの径ｄ１よりも大きな値とされる。これにより、樹脂基板１０の貫通孔１２に設けられる導電性樹脂１３の、上層側のガラス基板２０の面２１ｂに設けられる金属層２５との、熱プレス後の接続面積が確保され、抵抗値の増大が抑えられる。この場合、樹脂基板１０の貫通孔１２の、熱プレス後の開口端１２ａ（導電性樹脂１３）の径ｄ５は、上層側のガラス基板２０の、その貫通孔２２の内壁に設けられる金属層２４の内側（導電性樹脂２３）の径ｄ４よりも大きな値とされることが好ましい。このようにすると、高周波信号の伝送時に、ガラス基板２０の貫通孔２２内の金属層２４と導電性樹脂２３のうち、比較的金属層２４の方を伝送され易い高周波信号が、金属層２５を介して、金属層２４と樹脂基板１０の導電性樹脂１３との間を流れ易くなる。これにより、回路基板１の伝送特性の向上が図られる。
樹脂基板１０及びガラス基板２０は、熱プレスの際、樹脂基板１０の導電性樹脂１３が、下層側のガラス基板２０の導電性樹脂２３と接続され、上下層のガラス基板２０の、互いの金属層２４及び金属層２５が接触しない構成となる。このような構成により、熱プレス時の圧力が加わる状況下のほか、熱プレス後の外力が加わるような状況下においても、樹脂基板１０の上下に積層されるガラス基板２０の金属層２４及び金属層２５に加わる力が抑えられる。これにより、樹脂基板１０とその上下層のガラス基板２０とのビア接続部（導電性樹脂１３、導電性樹脂２３、金属層２４及び金属層２５）に発生する応力が抑えられ、ガラス層２１にクラック等の損傷が発生することが抑えられる。
また、ガラス基板２０は、そのビアが、導電性樹脂２３のみではなく、貫通孔２２の内壁の金属層２４を含む構成とされる。これにより、ビアの抵抗値の増大が抑えられ、回路基板１内のビア接続部（導電性樹脂１３、導電性樹脂２３、金属層２４及び金属層２５）の抵抗値の増大が抑えられる。
上記のような構成により、性能及び信頼性に優れた回路基板１が実現される。
続いて、上記のような構成を有する回路基板１の形成方法について説明する。
図５〜図８は第１の実施の形態に係る回路基板の形成方法の一例を示す図である。図５（Ａ）〜図５（Ｃ）、図６（Ａ）〜図６（Ｃ）、図７（Ａ）〜図７（Ｃ）、図８（Ａ）及び図８（Ｂ）にはそれぞれ、第１の実施の形態に係る回路基板形成の一例の各工程の要部断面を模式的に図示している。
まず、図５（Ａ）に示すように、ガラス層２１の片面又は両面、ここでは一例として面２１ｂに、金属層２５ａが形成される。例えば、ガラス層２１の面２１ｂ上に、無電解メッキ又はスパッタによってシード層が形成され、そのシード層を給電層に用いた電解メッキによって金属層２５ａが形成される。金属層２５ａとして、例えば、厚さ５μｍのＣｕ層が形成される。金属層２５ａの形成後、図５（Ａ）に示すように、ガラス層２１に貫通孔２２が形成される。貫通孔２２の形成は、例えば、炭酸ガス（ＣＯ2）レーザーやエキシマレーザー等を用いたレーザー加工、エッチング、サンドブラスト又はドリル加工によって行われる。例えば、ガラス層２１に、径が８０μｍの貫通孔２２が形成される。
貫通孔２２の形成後、図５（Ｂ）に示すように、ガラス層２１の面２１ａ上及び貫通孔２２の内壁に、金属層２４ａが形成される。金属層２４ａは、金属層２５ａと同様に、無電解メッキ又はスパッタによるシード層の形成、及びそれを用いた電解メッキによって形成される。尚、金属層２４ａは、先に形成されている金属層２５ａ上にも形成され得るが、ここではガラス層２１の表裏面及び貫通孔２２内に形成される金属層を、便宜上、金属層２４ａ及び金属層２５ａとして模式的に図示している。
金属層２４ａの形成後、図５（Ｃ）に示すように、レジスト４０が形成される。例えば、レジスト４０として、ドライフィルムレジストがガラス層２１の両面側に貼り合わされる。
レジスト４０の形成後、図６（Ａ）に示すように、レジスト４０の露光及び現像が行われ、金属層２４ａ及び金属層２５ａを除去する領域に開口部４０ａが形成される。
開口部４０ａが形成されたレジスト４０をマスクにしたエッチングにより、金属層２４ａ及び金属層２５ａがパターニングされる。これにより、図６（Ｂ）に示すような、貫通孔２２の内壁のビアとなる金属層２４、及び面２１ｂ上のランド及び配線となる金属層２５が形成される。パターニングによる金属層２４及び金属層２５の形成後、レジスト４０は除去される。
尚、後述する図８（Ａ）及び図８（Ｂ）に示すような最上層のガラス基板２０のように、ガラス層２１の面２１ｂ上のほか、面２１ａ上にも同様に、ランド及び配線となる金属層２５を形成することができる。
次いで、樹脂に導電性のフィラーを含有させた導電性ペーストの印刷が行われ、図６（Ｃ）に示すように、ガラス層２１の貫通孔２２の内壁に形成された金属層２４の内側に、導電性樹脂２３が充填される。これにより、図６（Ｃ）に示すようなガラス基板２０が形成される。
また、図７（Ａ）に示すように、樹脂層１１に貫通孔１２、例えば一方の開口端１２ｂの径が他方の開口端１２ａの径よりも小さい貫通孔１２が形成される。貫通孔１２の形成は、例えば、炭酸ガスレーザー等を用いたレーザー加工により行われる。
貫通孔１２の形成後、導電性ペーストの印刷が行われ、図７（Ｂ）に示すように、樹脂層１１の貫通孔１２内に、導電性樹脂１３が充填される。これにより、図７（Ｂ）に示すような樹脂基板１０が形成される。
上記のようにして形成されたガラス基板２０及び樹脂基板１０が、図７（Ｃ）に示すように、互いの貫通孔２２と貫通孔１２とが対向するように位置合わせされて貼り合わせられ、貼合基板３０が形成される。この時、樹脂基板１０の貫通孔１２に設けられた導電性樹脂１３（貫通孔１２の径の小さい開口端１２ｂ側）と、ガラス基板２０の貫通孔２２の内壁に設けられた金属層２４の内側の導電性樹脂２３とが接続される。尚、貼合基板３０では、必ずしも導電性樹脂１３と導電性樹脂２３とが一体化、又は溶融されて一体化されていることを要しない。
複数枚（ここでは２枚）の貼合基板３０、及び最上層の単体のガラス基板２０（ここではガラス層２１の両面に金属層２５が形成されたものを例示）が、図８（Ａ）に示すように重ね合わされ、図８（Ｂ）に示すように熱プレスされる。例えば、２００℃、９０分、３０ｋｇ／ｃｍ2の条件で熱プレスが行われる。熱プレスにより、各貼合基板３０のガラス基板２０の導電性樹脂２３及び樹脂基板１０の導電性樹脂１３が、互いの樹脂成分が溶融一体化されて接続される。更に、樹脂基板１０の、溶融された導電性樹脂１３が、上側に積層されるガラス基板２０の金属層２５と接続される。これにより、図８（Ｂ）に示すような回路基板１が形成される。
回路基板１では、樹脂基板１０の導電性樹脂１３が、下層側のガラス基板２０の導電性樹脂２３と接続されることで、上下層のガラス基板２０の金属層２４及び金属層２５に加わる力が抑えられる。これにより、樹脂基板１０とその上下層のガラス基板２０とのビア接続部（導電性樹脂１３、導電性樹脂２３、金属層２４及び金属層２５）に発生する応力が抑えられ、ガラス層２１のクラック等の損傷が抑えられる。
続いて、上記のような構成を有する回路基板１についての解析結果について説明する。
図９はガラス基板に発生する応力の解析結果の一例を示す図である。
ここでは比較のため、上記図１（Ａ）に示した回路基板１００Ａの熱プレス条件での応力解析結果を図９（Ａ）に、上記図１（Ｃ）に示した回路基板１００Ｃの熱プレス条件での応力解析結果を図９（Ｂ）に、それぞれ示している。上記図３に示した、第１の実施の形態に係る回路基板１の熱プレス条件での応力解析結果は図９（Ｃ）に示している。応力解析において、回路基板１００Ａの基板１１０Ａ、及び回路基板１００Ｃの基板１１０Ｃには、回路基板１と同様に、ガラス基板を用いている。尚、図９（Ａ）には、ガラス基板を用いた上下層の基板１１０Ａのみが示され、図９（Ｂ）には、ガラス基板を用いた上下層の基板１１０Ｃのみが示され、図９（Ｃ）には、上下層のガラス基板２０のみが示されている。
図９（Ａ）に示すように、回路基板１００Ａ（図１（Ａ））では、ガラス基板を用いた上下層の基板１１０Ａの、フィルドビア１１２が設けられる貫通孔の部位１４０Ａに、広範囲にわたって、比較的大きな応力が発生する。これは、フィルドビア１１２自体の熱膨張率が高いこと、上下層の基板１１０Ａの金属層１１１間に挟まれて押圧される導電性樹脂１２１に働く力が上下の金属層１１１及びそれらに接続されるフィルドビア１１２にかかること等によるものである。
また、図９（Ｂ）に示すように、回路基板１００Ｃ（図１（Ｃ））では、ガラス基板を用いた上下層の基板１１０Ｃの対向する部位１４０Ｃに局所的に、比較的大きな応力が発生する。これは、基板１１０Ｃの表面の金属層１１１、及び貫通孔の内壁の金属層１１３が、上下方向に連続して接続される構造であるため、熱プレス時の力が、接触する金属層１１１及び金属層１１３にかかること等によるものである。
一方、図９（Ｃ）に示すように、第１の実施の形態に係る回路基板１（図３）では、回路基板１００Ａ及び回路基板１００Ｃに比べて、ガラス基板２０の部位１４０に発生する応力が抑えられる。これは、前述の通り、上下層のガラス基板２０に挟まれる樹脂基板１０の導電性樹脂１３が、下層側のガラス基板２０の導電性樹脂２３に接続される構成としたことで、上下層のガラス基板２０の金属層２４及び金属層２５にかかる力が抑えられること等によるものである。
このように回路基板１では、ガラス基板２０に発生する応力が効果的に抑えられる。これにより、ガラス基板２０のクラック等の損傷が抑えられ、性能及び信頼性に優れた回路基板１が実現される。
図１０は伝送特性の解析結果の一例を示す図である。
図１０には、上記図３に示した、第１の実施の形態に係る回路基板１についての伝送特性の解析結果を実線Ｐで示している。図１０には比較のため、上記図１（Ｂ）に示した回路基板１００Ｂについての伝送特性の解析結果を点線Ｑで示している。図１０において、横軸は周波数［ＧＨｚ］を表し、縦軸はＳパラメータ（ｌｏｇ｜Ｓ｜）［ｄＢ］を表している。
図１０より、回路基板１００Ｂ（図１（Ｂ））のように上下の金属層１１１間を導電性樹脂１２１のビアのみで接続するものの伝送特性（点線Ｑ）に比べて、第１の実施の形態に係る回路基板１（図３）の伝送特性（実線Ｐ）は良好となる。これは、回路基板１００Ｂでは上下層の金属層１１１間が比較的抵抗値の高い導電性樹脂１２１のみで接続されること、一方、回路基板１では上下層の金属層２５間が導電性樹脂１３及び導電性樹脂２３と更に金属層２４を用いて接続されること等によるものである。
このように回路基板１では、ガラス基板２０に発生する応力を抑えつつ、良好な伝送特性が得られる。これにより、性能及び信頼性に優れた回路基板１が実現される。
次に、第２の実施の形態について説明する。
図１１は第２の実施の形態に係る回路基板の一例の説明図である。ここで、図１１（Ａ）には、第２の実施の形態に係るガラス基板の一例の要部断面を模式的に図示している。図１１（Ｂ）には、第２の実施の形態に係る回路基板の一例の要部断面を模式的に図示している。
図１１（Ａ）に示すガラス基板２０Ａは、貫通孔２２の金属層２４の内側に設けられる導電性樹脂２３の上端面及び下端面が、それぞれガラス層２１の面２１ａ側及び面２１ｂ側に露出する構成を有する。即ち、このガラス基板２０Ａは、導電性樹脂２３の下端面が金属層２５で閉塞されない構成を有している点で、上記第１の実施の形態で述べたガラス基板２０と相違する。
図１１（Ａ）に示すようなガラス基板２０Ａと、樹脂基板１０（図２（Ａ）等）とが、交互に重ね合わされた状態で熱プレスされ、図１１（Ｂ）に示すような回路基板１Ａが得られる。熱プレスの際、樹脂基板１０の導電性樹脂１３は、下層側のガラス基板２０Ａの面２１ａ側に露出する金属層２４の内側の導電性樹脂２３、並びに上層側のガラス基板２０Ａの面２１ｂ側に露出する導電性樹脂２３及び金属層２５と接続される。接続された導電性樹脂１３及び導電性樹脂２３は、溶融一体化される。
このように回路基板１Ａでは、樹脂基板１０の導電性樹脂１３が、下層側のガラス基板２０Ａの導電性樹脂２３と接続されると共に、上層側のガラス基板２０Ａの導電性樹脂２３と接続される。比較的弾性率の低い導電性樹脂１３及び導電性樹脂２３が積層（上下）方向に連続する構造となり、導電性樹脂１３及び導電性樹脂２３から、金属層２４及び金属層２５に加わる力が抑えられる。これにより、樹脂基板１０とその上下層のガラス基板２０Ａとのビア接続部（導電性樹脂１３、導電性樹脂２３、金属層２４及び金属層２５）に発生する応力が抑えられ、ガラス層２１にクラック等の損傷が発生することが抑えられる。
また、ガラス基板２０Ａがそのビアに比較的抵抗値の低い金属層２４を含むことで、回路基板１Ａ内のビア接続部（導電性樹脂１３、導電性樹脂２３、金属層２４及び金属層２５）の抵抗値の増大が抑えられる。
上記のような構成により、性能及び信頼性に優れた回路基板１Ａが実現される。
次に、第３の実施の形態について説明する。
図１２〜図１５は第３の実施の形態に係る回路基板の形成方法の一例を示す図である。図１２（Ａ）〜図１２（Ｃ）、図１３（Ａ）〜図１３（Ｃ）、図１４（Ａ）〜図１４（Ｃ）、図１５（Ａ）及び図１５（Ｂ）にはそれぞれ、第３の実施の形態に係る回路基板形成の一例の各工程の要部断面を模式的に図示している。
まず、図１２（Ａ）に示すように、ガラス層２１に貫通孔２２が形成される。貫通孔２２の形成は、炭酸ガスレーザーを用いたレーザー加工等で行われる。
貫通孔２２の形成後、図１２（Ｂ）に示すように、ガラス層２１の面２１ａ上、面２１ｂ上及び貫通孔２２の内壁に、無電解メッキ又はスパッタにより、シード層２６ａが形成される。
シード層２６ａの形成後、図１２（Ｃ）に示すように、レジスト４１が形成される。例えば、レジスト４１として、ドライフィルムレジストがガラス層２１の両面側に貼り合わされる。
レジスト４１の形成後、図１３（Ａ）に示すように、レジスト４１の露光及び現像が行われ、金属層２４及び金属層２５を形成する領域に開口部４１ａが形成される。
次いで、図１３（Ｂ）に示すように、レジスト４１から露出するシード層２６ａ上に、それを給電層に用いた電解メッキにより、金属層２６ｂが形成される。
金属層２６ｂの形成後、図１３（Ｃ）に示すように、レジスト４１を除去し、レジスト４１の除去後に露出するシード層２６ａをエッチングにより除去する。これにより、貫通孔２２の内壁に金属層２４が形成され、ガラス層２１の面２１ａ上及び面２１ｂ上に金属層２５が形成される。
尚、図１２（Ｂ）に示すようなシード層２６ａの形成後、電解メッキによって金属層２６ｂの形成を行い、その後、シード層２６ａ及び金属層２６ｂの所定の部位をエッチングにより除去し、図１３（Ｃ）に示すように金属層２４及び金属層２５を形成してもよい。
金属層２４及び金属層２５の形成後、図１４（Ａ）に示すように、樹脂層１１が形成される。例えば、樹脂層１１として、樹脂フィルムがガラス層２１の両面側に貼り合わされる。
樹脂層１１の形成後、図１４（Ｂ）に示すように、その樹脂層１１の、ガラス層２１の貫通孔２２と対応する位置に、ガラス層２１側の開口端１２ｂの径がその反対側の開口端１２ａよりも小さくなるように、テーパー状の貫通孔１２が形成される。貫通孔１２の形成は、炭酸ガスレーザーを用いたレーザー加工等で行われる。
貫通孔１２の形成後、樹脂に導電性のフィラーを含有させた導電性ペーストの印刷が行われ、図１４（Ｃ）に示すように、樹脂層１１の貫通孔１２、及びガラス層２１の貫通孔２２の内壁に形成された金属層２４の内側に、導電性ペーストが充填される。これにより、樹脂層１１の貫通孔１２に導電性樹脂１３が形成され、ガラス層２１の貫通孔２２の内壁に形成された金属層２４の内側に導電性樹脂２３が形成される。
以上のような工程により、図１４（Ｃ）に示すような、ガラス基板２０Ｂの両面に樹脂基板１０Ｂが設けられた基板（貼合基板）３０Ｂが形成される。ガラス基板２０Ｂは、貫通孔２２を有するガラス層２１と、貫通孔２２の内壁に設けられた金属層２４と、貫通孔２２の金属層２４の内側に設けられた導電性樹脂２３と、ガラス層２１の面２１ａ及び面２１ｂに設けられた金属層２５とを有する。樹脂基板１０Ｂは、貫通孔１２を有する樹脂層１１と、貫通孔１２内に設けられた導電性樹脂１３とを有する。貼合基板３０Ｂでは、ガラス基板２０Ｂの導電性樹脂２３と、樹脂基板１０Ｂの導電性樹脂１３とが、一体で形成されている。
また、以上のような工程の例に従い、ガラス基板２０Ｂの片面に樹脂基板１０Ｂが設けられた貼合基板３０Ｂが得られる。
ガラス基板２０Ｂの両面又は片面に樹脂基板１０Ｂが設けられた貼合基板３０Ｂ、及び最上層と最下層の単体のガラス基板２０Ｂ（ここではガラス層２１の片面に金属層２５が形成されたものを例示）が、図１５（Ａ）に示すように重ね合わされ、図１５（Ｂ）に示すように熱プレスされる。例えば、２００℃、９０分、３０ｋｇ／ｃｍ2の条件で熱プレスが行われる。熱プレスにより、導電性樹脂２３及び導電性樹脂１３が、互いの樹脂成分が溶融一体化されて接続される。これにより、図１５（Ｂ）に示すような回路基板１Ｂが形成される。
回路基板１Ｂでは、樹脂基板１０Ｂの導電性樹脂１３が、下層側のガラス基板２０Ｂの導電性樹脂２３と接続されることで、上下層のガラス基板２０Ｂの金属層２４及び金属層２５に加わる力が抑えられる。これにより、樹脂基板１０Ｂとガラス基板２０Ｂとのビア接続部（導電性樹脂１３、導電性樹脂２３、金属層２４及び金属層２５）に発生する応力が抑えられ、ガラス層２１のクラック等の損傷が抑えられる。
また、ガラス基板２０Ｂがそのビアに比較的抵抗値の低い金属層２４を含むことで、回路基板１Ｂ内のビア接続部（導電性樹脂１３、導電性樹脂２３、金属層２４及び金属層２５）の抵抗値の増大が抑えられる。
上記のような構成により、性能及び信頼性に優れた回路基板１Ｂが実現される。
次に、第４の実施の形態について説明する。
ここでは、樹脂基板の変形例を、第４の実施の形態として説明する。
図１６は第４の実施の形態に係る樹脂基板の一例の説明図である。ここで、図１６（Ａ）には、第４の実施の形態に係る樹脂基板の第１の例の要部断面を模式的に図示している。図１６（Ｂ）には、第４の実施の形態に係る樹脂基板の第２の例の要部断面を模式的に図示している。図１６（Ｃ）には、第４の実施の形態に係る樹脂基板の第３の例の要部断面を模式的に図示している。
図１６（Ａ）に示す樹脂基板１０Ｃは、樹脂層１１の面１１ａ側の上部に一定の径で設けられた孔部１２Ｃａと、樹脂層１１の面１１ｂ側の下部に孔部１２Ｃａと連通して且つそれよりも小さな一定の径で設けられた孔部１２Ｃｂとを有する貫通孔１２Ｃを備える。このような貫通孔１２Ｃ内に導電性樹脂１３が充填される。貫通孔１２Ｃの孔部１２Ｃｂが設けられた面１１ｂ側（開口端１２ｂ側）が、上記ガラス基板２０，２０Ａ，２０Ｂの面２１ａ側と対向される。貫通孔１２Ｃは、ガラス基板２０，２０Ａ，２０Ｂの貫通孔２２と対応する位置に設けられる。孔部１２Ｃｂ（開口端１２ｂ）の径は、ガラス基板２０，２０Ａ，２０Ｂの貫通孔２２の内壁に設けられる金属層２４の内径（その内側に設けられる導電性樹脂２３の外径）よりも小さい値とされる。
また、図１６（Ｂ）に示す樹脂基板１０Ｄは、樹脂層１１の面１１ａ側の上部に設けられたテーパー状の孔部１２Ｄａと、樹脂層１１の面１１ｂ側の下部に孔部１２Ｄａと連通して且つ一定の径で設けられた孔部１２Ｄｂとを有する貫通孔１２Ｄを備える。孔部１２Ｄａは、下に向かって径が小さくなるように設けられ、孔部１２Ｄｂは、その孔部１２Ｄａから連続して一定の径で設けられる。このような貫通孔１２Ｄに導電性樹脂１３が充填される。貫通孔１２Ｄの孔部１２Ｄｂが設けられた面１１ｂ側（開口端１２ｂ側）が、上記ガラス基板２０，２０Ａ，２０Ｂの面２１ａ側と対向される。貫通孔１２Ｄは、ガラス基板２０，２０Ａ，２０Ｂの貫通孔２２と対応する位置に設けられる。孔部１２Ｄｂ（開口端１２ｂ）の径は、ガラス基板２０，２０Ａ，２０Ｂの貫通孔２２の内壁に設けられる金属層２４の内径（その内側に設けられる導電性樹脂２３の外径）よりも小さい値とされる。
また、図１６（Ｃ）に示す樹脂基板１０Ｅは、樹脂層１１の面１１ａ側の上部に一定の径で設けられた孔部１２Ｅａと、樹脂層１１の面１１ｂ側の下部に孔部１２Ｅａと連通して設けられたテーパー状の孔部１２Ｅｂとを有する貫通孔１２Ｅを備える。孔部１２Ｅｂは、孔部１２Ｅａから連続して下に向かって径が小さくなる。このような貫通孔１２Ｅに導電性樹脂１３が充填される。貫通孔１２Ｅの孔部１２Ｅｂが設けられた面１１ｂ側（開口端１２ｂ側）が、上記ガラス基板２０，２０Ａ，２０Ｂの面２１ａ側と対向される。貫通孔１２Ｅは、ガラス基板２０，２０Ａ，２０Ｂの貫通孔２２と対応する位置に設けられる。孔部１２Ｅｂ（開口端１２ｂ）の径は、ガラス基板２０，２０Ａ，２０Ｂの貫通孔２２の内壁に設けられる金属層２４の内径（その内側に設けられる導電性樹脂２３の外径）よりも小さい値とされる。
このような樹脂基板１０Ｃ、樹脂基板１０Ｄ又は樹脂基板１０Ｅを、上記ガラス基板２０、ガラス基板２０Ａ又はガラス基板２０Ｂと積層し、回路基板を得ることもできる。このような樹脂基板１０Ｃ、樹脂基板１０Ｄ又は樹脂基板１０Ｅを用いても、上記同様、ビア接続部に発生する応力、それによるガラス層２１のクラック等の損傷が抑えられ、性能及び信頼性に優れた回路基板が実現される。
次に、第５の実施の形態について説明する。
図１７は第５の実施の形態に係る回路基板の一例の説明図である。ここで、図１７（Ａ）には、第５の実施の形態に係る樹脂基板の一例の要部断面を模式的に図示している。図１７（Ｂ）には、第５の実施の形態に係る樹脂基板及びガラス基板を貼り合わせた貼合基板の一例の要部断面を模式的に図示している。図１７（Ｃ）には、第５の実施の形態に係る回路基板の一例の要部断面を模式的に図示している。
図１７（Ａ）及び図１７（Ｂ）に示すように、樹脂基板１０Ｆは、ガラス基板２０の貫通孔２２の内壁に設けられる金属層２４の内径（その内側に設けられる導電性樹脂２３の外径）よりも小さい一定の径で設けられた貫通孔１２Ｆを備える。このような貫通孔１２Ｆに導電性樹脂１３が充填される。樹脂基板１０Ｆをガラス基板２０と貼り合わせた図１７（Ｂ）に示すような貼合基板３０Ｆが重ね合わされて熱プレスされ、或いは、樹脂基板１０Ｆとガラス基板２０とが交互に重ね合わされて熱プレスされて、図１７（Ｃ）に示すような回路基板１Ｆが得られる。
回路基板１Ｆでは、その樹脂基板１０Ｆについて、一定の径を有する貫通孔１２Ｆを設ければよい。そのため、樹脂基板１０Ｆ、それを用いた貼合基板３０Ｆ及び回路基板１Ｆを、より簡便に形成することが可能になる。
ここでは樹脂基板１０Ｆをガラス基板２０と積層する例を示したが、他のガラス基板２０Ａ又はガラス基板２０Ｂと積層することもできる。
次に、第６の実施の形態について説明する。
図１８及び図１９は第６の実施の形態に係る回路基板の一例の説明図である。ここで、図１８（Ａ）には、第６の実施の形態に係る樹脂基板の第１の例の要部断面を模式的に図示している。図１８（Ｂ）には、第６の実施の形態に係る樹脂基板及びガラス基板を貼り合わせた貼合基板の第１の例の要部断面を模式的に図示している。また、図１９（Ａ）には、第６の実施の形態に係る樹脂基板の第２の例の要部断面を模式的に図示している。図１９（Ｂ）には、第６の実施の形態に係る樹脂基板及びガラス基板を貼り合わせた貼合基板の第２の例の要部断面を模式的に図示している。
図１８（Ａ）に示す樹脂基板１０Ｇは、樹脂層１１の貫通孔１２の内壁に金属層１４Ｇが設けられ、その金属層１４Ｇの内側に導電性樹脂１３が設けられた構成を有する点で、上記第１の実施の形態で述べた樹脂基板１０と相違する。このような樹脂基板１０Ｇは、樹脂層１１にレーザー加工等で貫通孔１２を形成した後、メッキやスパッタ等の方法を用いて貫通孔１２の内壁に金属層１４Ｇを形成し、導電性ペーストを印刷して金属層１４Ｇの内側に導電性樹脂１３を充填することで形成される。樹脂基板１０Ｇをガラス基板２０と貼り合わせた図１８（Ｂ）に示すような貼合基板３０Ｇが重ね合わされて熱プレスされ、或いは、樹脂基板１０Ｇとガラス基板２０とが交互に重ね合わされて熱プレスされることで、回路基板が得られる。尚、熱プレスの際には、樹脂層１１の貫通孔１２の内壁に設けた金属層１４Ｇに湾曲や屈曲が発生し得る。また、熱プレスの際には、ガラス層２１の貫通孔２２内への金属層１４Ｇの進入（埋没）が発生し得る。
樹脂基板１０Ｇを含む回路基板では、樹脂層１１の導電性樹脂１３の周りに金属層１４Ｇが存在することで、樹脂基板１０Ｇのビアの低抵抗化、回路基板内のビア接続部の低抵抗化を図ることが可能になる。尚、熱プレスの際に金属層１４Ｇの湾曲や屈曲、ガラス層２１の貫通孔２２内への埋没が発生している場合でも、導電性樹脂１３の周りに金属層１４Ｇが存在することで、樹脂基板１０Ｇのビアの低抵抗化、回路基板内のビア接続部の低抵抗化が図られる。
図１９（Ａ）に示す樹脂基板１０Ｈは、樹脂層１１に一定の径で設けられた貫通孔１２Ｈの内壁に金属層１４Ｈが設けられ、その金属層１４Ｈの内側に導電性樹脂１３が設けられた構成を有する点で、上記第５の実施の形態で述べた樹脂基板１０Ｆと相違する。このような樹脂基板１０Ｈは、樹脂層１１にレーザー加工等で貫通孔１２Ｈを形成した後、メッキやスパッタ等の方法を用いて貫通孔１２Ｈの内壁に金属層１４Ｈを形成し、導電性ペーストを印刷して金属層１４Ｈの内側に導電性樹脂１３を充填することで形成される。樹脂基板１０Ｈをガラス基板２０と貼り合わせた図１９（Ｂ）に示すような貼合基板３０Ｈが重ね合わされて熱プレスされ、或いは、樹脂基板１０Ｈとガラス基板２０とが交互に重ね合わされて熱プレスされることで、回路基板が得られる。尚、熱プレスの際には、樹脂層１１の貫通孔１２Ｈの内壁に設けた金属層１４Ｈに湾曲や屈曲が発生し得る。また、熱プレスの際には、ガラス層２１の貫通孔２２内への金属層１４Ｈの進入（埋没）が発生し得る。
樹脂基板１０Ｈを含む回路基板では、樹脂層１１の導電性樹脂１３の周りに金属層１４Ｈが存在することで、樹脂基板１０Ｈのビアの低抵抗化、回路基板内のビア接続部の低抵抗化を図ることが可能になる。尚、熱プレスの際に金属層１４Ｈの湾曲や屈曲、ガラス層２１の貫通孔２２内への埋没が発生している場合でも、導電性樹脂１３の周りに金属層１４Ｈが存在することで、樹脂基板１０Ｈのビアの低抵抗化、回路基板内のビア接続部の低抵抗化が図られる。
図１８（Ｂ）及び図１９（Ｂ）にはそれぞれ、樹脂基板１０Ｇ及び樹脂基板１０Ｈを、ガラス基板２０と貼り合わせた貼合基板３０Ｇ及び貼合基板３０Ｈを例示したが、他のガラス基板２０Ａ又はガラス基板２０Ｂと貼り合わせた貼合基板を得ることもできる。
次に、第７の実施の形態について説明する。
上記第１〜第６の実施の形態で述べたような回路基板の上には、半導体チップや半導体パッケージ等の半導体装置をはじめ、各種電子部品を搭載することができる。
図２０は第７の実施の形態に係る電子装置の一例を示す図である。図２０には第７の実施の形態に係る電子装置の一例の要部断面を模式的に図示している。
ここでは、上記第１の実施の形態で述べた回路基板１を例にする。図２０に示す電子装置５０は、回路基板１と、回路基板１上に搭載された電子部品６０及び電子部品７０とを含む。電子部品６０は、例えば、半導体チップ、又は半導体チップを含む半導体パッケージであり、その端子６１が、半田等を用いたバンプ８０を介して、回路基板１の金属層２５（端子）と接合される。また、電子部品７０は、例えば、チップコンデンサ等のチップ部品であり、その端子７１が、半田等の接合材８１を用いて、回路基板１の金属層２５（端子）と接合される。図２０に示すように、回路基板１の、電子部品６０及び電子部品７０の搭載面と反対側の面に設けられた金属層２５（端子）には、この電子装置５０を更に別の電子部品（回路基板等）と接続するのに用いるバンプ８３が設けられてもよい。
回路基板１では、樹脂基板１０の導電性樹脂１３が、下層側のガラス基板２０の導電性樹脂２３と接続されることで、上下層のガラス基板２０の金属層２４及び金属層２５に加わる力が抑えられる。これにより、樹脂基板１０とその上下層のガラス基板２０とのビア接続部に発生する応力、それによるガラス層２１のクラック等の損傷が抑えられ、性能及び信頼性に優れた回路基板１が実現される。このような回路基板１が用いられることで、性能及び信頼性に優れた電子装置５０が実現される。
ここでは、上記第１の実施の形態で述べた回路基板１を用いた電子装置５０を例示したが、上記第２〜第６の実施の形態で述べた他の回路基板１Ａ，１Ｂ，１Ｆ等を用いた電子装置も同様に実現可能である。
次に、第８の実施の形態について説明する。
上記第１〜第６の実施の形態で述べたような回路基板、又はそのような回路基板を用いて得られる電子装置は、各種電子機器に搭載することができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に搭載することができる。
図２１は第８の実施の形態に係る電子機器の説明図である。図２１には、電子機器の一例を模式的に図示している。
図２１に示すように、例えば上記第７の実施の形態で述べたような電子装置５０（図２０）が、各種電子機器９０に搭載（内蔵）される。例えば、電子装置５０は、そのバンプ８３を介して回路基板９１の端子９１ａと接合され、回路基板９１上に実装された状態で電子機器９０に内蔵される。
電子装置５０では、樹脂基板１０の導電性樹脂１３が、下層側のガラス基板２０の導電性樹脂２３と接続されることで、上下層のガラス基板２０の金属層２４及び金属層２５に加わる力が抑えられ、応力によるガラス層２１のクラック等の損傷が抑えられる。これにより、性能及び信頼性に優れた電子装置５０が実現され、そのような電子装置５０を搭載する、信頼性及び性能に優れた電子機器９０が実現される。
ここでは、上記第７の実施の形態で述べた、回路基板１を用いた電子装置５０を搭載する電子機器９０を例示した。このほか、上記第２〜第６の実施の形態で述べた他の回路基板１Ａ，１Ｂ，１Ｆ等、及びそれらを用いた電子装置も同様に、各種電子機器に搭載することが可能である。
以上の説明では、ガラス基板を樹脂基板と積層する場合を例示したが、上記の手法は、ガラス基板に限らず、有機材料をはじめ半導体材料やセラミック材料といった各種材料が用いられた基板を樹脂基板と積層する場合にも、同様に適用することが可能である。上記の手法を用いることで、各種基板とそれに積層される樹脂基板とのビア接続部に発生する応力を抑え、各種基板についてその応力に起因した損傷を抑えることが可能である。
尚、以上説明した回路基板１等をはじめとする各種回路基板について、ガラス基板２０等の各種基板と、樹脂基板１０等の各種樹脂基板との積層数は、限定されるものではない。
１，１Ａ，１Ｂ，１Ｆ，９１，１００Ａ，１００Ｂ，１００Ｃ 回路基板
１０，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ，１０Ｇ，１０Ｈ，１２０Ａ，１２０Ｂ，１２０Ｃ 樹脂基板
１１ 樹脂層
１１ａ，１１ｂ，２１ａ，２１ｂ 面
１２，１２Ｃ，１２Ｄ，１２Ｅ，１２Ｆ，１２Ｈ，２２ 貫通孔
１２ａ，１２ｂ 開口端
１２Ｃａ，１２Ｃｂ，１２Ｄａ，１２Ｄｂ，１２Ｅａ，１２Ｅｂ 孔部
１３，２３，１２１ 導電性樹脂
１４Ｇ，１４Ｈ，２４，２４ａ，２５，２５ａ，２６ｂ，１１１，１１３ 金属層
２０，２０Ａ，２０Ｂ ガラス基板
２１ ガラス層
２６ａ シード層
３０，３０Ｂ，３０Ｆ，３０Ｇ，３０Ｈ 貼合基板
４０，４１ レジスト
４０ａ，４１ａ 開口部
５０ 電子装置
６０，７０ 電子部品
６１，７１，９１ａ 端子
８０，８３ バンプ
８１ 接合材
９０ 電子機器
１１０Ａ，１１０Ｂ，１１０Ｃ 基板
１１２ フィルドビア
１３０Ａ，１３０Ｂ，１３０Ｃ ビア接続部
１３１ クラック
１４０，１４０Ａ，１４０Ｃ 部位
ｄ１，ｄ２，ｄ３，ｄ４，ｄ５ 径

Claims (8)

  1. 第１貫通孔と、前記第１貫通孔の内壁に設けられた第１金属層と、前記第１貫通孔の前記第１金属層の内側に設けられた第１導電性樹脂とを有するガラス基板である第１基板と、
    前記第１基板と積層され、前記第１貫通孔と対向し前記第１貫通孔側の第１開口端が前記第１金属層の内側に位置する第２貫通孔と、前記第２貫通孔内に設けられ前記第１導電性樹脂と接続された第２導電性樹脂とを有する樹脂基板である第２基板と、を含み、
    前記第１貫通孔の内側に設けられた前記第１金属層の内側の径は、前記第２導電性樹脂の前記第１開口端側の端部の径よりも大きい値であり、
    前記第２導電性樹脂の前記第１開口端側の端部は、前記第１金属層とは直接接続せずに、前記第１金属層の内側の前記第１導電性樹脂のみと直接接続されていることを特徴とする回路基板。
  2. 前記第１基板は、前記第２基板と対向する第１面とは反対側の第２面に、前記第１貫通孔を閉塞し前記第１金属層と接続された第２金属層を更に有することを特徴とする請求項１に記載の回路基板。
  3. 前記第２貫通孔は、前記第１開口端とは反対側の第２開口端が、前記第１開口端よりも大きい内径を有することを特徴とする請求項１又は２に記載の回路基板。
  4. 前記第２基板の前記第１基板とは反対側に積層され、前記第２貫通孔と対向する第３貫通孔と、前記第３貫通孔の内壁に設けられた第３金属層と、前記第３貫通孔の前記第３金属層の内側に設けられた第３導電性樹脂とを有する第３基板を更に含み、
    前記第３金属層の内縁よりも外側に、前記第２導電性樹脂の外縁が位置することを特徴とする請求項１乃至３のいずれかに記載の回路基板。
  5. 前記第３基板は、前記第２基板と対向する第３面に、前記第３貫通孔を閉塞し前記第３金属層と接続された第４金属層を更に有し、
    前記第４金属層に、前記第２導電性樹脂が接続されることを特徴とする請求項４に記載の回路基板。
  6. 前記第３導電性樹脂は、前記第２導電性樹脂と接続されることを特徴とする請求項４に記載の回路基板。
  7. 第１貫通孔と、前記第１貫通孔の内壁に設けられた金属層と、前記第１貫通孔の前記金属層の内側に設けられた第１導電性樹脂とを有するガラス基板である第１基板と、
    第２貫通孔と、前記第２貫通孔内に設けられた第２導電性樹脂とを有する樹脂基板である第２基板とを積層する工程を含み、
    前記第２貫通孔は、前記第１貫通孔と対向し前記第１貫通孔側の開口端が前記金属層の内側に位置するように設けられ、
    前記第１貫通孔の内側に設けられた前記第１金属層の内側の径は、前記第２導電性樹脂の前記第１開口端側の端部の径よりも大きい値であり、
    前記第２導電性樹脂の前記第１開口端側の端部は、前記第１金属層とは直接接続せずに、前記第１金属層の内側の前記第１導電性樹脂のみと直接接続されることを特徴とする回路基板の製造方法。
  8. 回路基板と、
    前記回路基板に搭載された電子部品と
    を備え、
    前記回路基板は、
    第１貫通孔と、前記第１貫通孔の内壁に設けられた金属層と、前記第１貫通孔の前記金属層の内側に設けられた第１導電性樹脂とを有するガラス基板である第１基板と、
    前記第１基板と積層され、前記第１貫通孔と対向し前記第１貫通孔側の開口端が前記金属層の内側に位置する第２貫通孔と、前記第２貫通孔内に設けられ前記第１導電性樹脂と接続された第２導電性樹脂とを有する樹脂基板である第２基板と、を含み、
    前記第１貫通孔の内側に設けられた前記第１金属層の内側の径は、前記第２導電性樹脂の前記第１開口端側の端部の径よりも大きい値であり、
    前記第２導電性樹脂の前記第１開口端側の端部は、前記第１金属層とは直接接続せずに、前記第１金属層の内側の前記第１導電性樹脂のみと直接接続されていることを特徴とする電子装置。
JP2017004844A 2017-01-16 2017-01-16 回路基板、回路基板の製造方法及び電子装置 Active JP6810617B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017004844A JP6810617B2 (ja) 2017-01-16 2017-01-16 回路基板、回路基板の製造方法及び電子装置
PCT/JP2017/046639 WO2018131465A1 (ja) 2017-01-16 2017-12-26 回路基板、回路基板の製造方法及び電子装置
US16/430,735 US11057996B2 (en) 2017-01-16 2019-06-04 Circuit board, method of manufacturing circuit board, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017004844A JP6810617B2 (ja) 2017-01-16 2017-01-16 回路基板、回路基板の製造方法及び電子装置

Publications (2)

Publication Number Publication Date
JP2018116951A JP2018116951A (ja) 2018-07-26
JP6810617B2 true JP6810617B2 (ja) 2021-01-06

Family

ID=62839357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017004844A Active JP6810617B2 (ja) 2017-01-16 2017-01-16 回路基板、回路基板の製造方法及び電子装置

Country Status (3)

Country Link
US (1) US11057996B2 (ja)
JP (1) JP6810617B2 (ja)
WO (1) WO2018131465A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036607A (ja) * 2017-08-10 2019-03-07 リード・エレクトロニクス株式会社 回路付きガラス基板含有多層配線板及びその製造方法
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
KR102652986B1 (ko) 2019-03-07 2024-03-28 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
WO2020185020A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
CN113261093B (zh) 2019-03-12 2024-04-16 爱玻索立克公司 半导体封装用基板及其制备方法以及半导体装置
EP3916771A4 (en) 2019-03-12 2023-01-11 Absolics Inc. PACKAGING SUBSTRATE AND EQUIPPED SEMICONDUCTOR DEVICE COMPRISING SUBSTRATE
CN113272951B (zh) 2019-03-12 2024-04-16 爱玻索立克公司 封装基板及包括其的半导体装置
WO2020204473A1 (ko) 2019-03-29 2020-10-08 에스케이씨 주식회사 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치
KR20220089715A (ko) 2019-08-23 2022-06-28 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
US11508665B2 (en) * 2020-06-23 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with thick RDLs and thin RDLs stacked alternatingly
CN111757593B (zh) * 2020-06-29 2023-12-22 深圳市百柔新材料技术有限公司 玻璃芯板电路板及其制备方法
US11991824B2 (en) * 2020-08-28 2024-05-21 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
TWI752820B (zh) * 2021-02-08 2022-01-11 欣興電子股份有限公司 電路板結構及其製作方法
US12183684B2 (en) 2021-10-26 2024-12-31 Applied Materials, Inc. Semiconductor device packaging methods
CN114521072B (zh) * 2022-02-11 2023-03-10 北京华镁钛科技有限公司 沉孔薄铜表面工艺线路板压合装置及工艺

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57134987A (en) * 1981-02-16 1982-08-20 Hitachi Ltd Ceramic circuit board
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
DE69412952T2 (de) * 1993-09-21 1999-05-12 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils
DE19681758B4 (de) * 1996-06-14 2006-09-14 Ibiden Co., Ltd. Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger
US6237218B1 (en) * 1997-01-29 2001-05-29 Kabushiki Kaisha Toshiba Method and apparatus for manufacturing multilayered wiring board and multi-layered wiring board
JP3253886B2 (ja) 1997-03-27 2002-02-04 イビデン株式会社 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
US6190834B1 (en) * 1997-05-15 2001-02-20 Hitachi, Ltd. Photosensitive resin composition, and multilayer printed circuit board using the same
US6262579B1 (en) * 1998-11-13 2001-07-17 Kulicke & Soffa Holdings, Inc. Method and structure for detecting open vias in high density interconnect substrates
US6337037B1 (en) * 1999-12-09 2002-01-08 Methode Electronics Inc. Printed wiring board conductive via hole filler having metal oxide reducing capability
TW506242B (en) * 1999-12-14 2002-10-11 Matsushita Electric Ind Co Ltd Multi-layered printed circuit board and method for manufacturing the same
WO2001080256A1 (fr) * 2000-04-14 2001-10-25 Matsushita Electric Industrial Co., Ltd. Corps stratifie, condensateur, composant electronique, procede et dispositif de fabrication dudit corps stratifie, dudit condensateur et dudit composant electronique
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
KR100975258B1 (ko) * 2002-02-22 2010-08-11 가부시키가이샤후지쿠라 다층 배선 기판, 다층 배선 기판용 기재, 프린트 배선기판 및 그 제조 방법
GB2401485B (en) * 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
JP4742485B2 (ja) 2003-03-24 2011-08-10 富士通株式会社 多層プリント配線板及びその製造方法
TW200505304A (en) * 2003-05-20 2005-02-01 Matsushita Electric Ind Co Ltd Multilayer circuit board and method for manufacturing the same
US7367116B2 (en) * 2003-07-16 2008-05-06 Matsushita Electric Industrial Co., Ltd. Multi-layer printed circuit board, and method for fabricating the same
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
JP5165859B2 (ja) * 2006-06-14 2013-03-21 日本特殊陶業株式会社 複合基板
JP2009290021A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 部品内蔵プリント配線板、同配線板の製造方法および電子機器
US8153905B2 (en) * 2009-02-27 2012-04-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US8586875B2 (en) * 2010-02-26 2013-11-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
JP5077448B2 (ja) * 2010-04-02 2012-11-21 株式会社デンソー 半導体チップ内蔵配線基板及びその製造方法
CN103069932B (zh) * 2010-08-31 2015-10-21 京瓷株式会社 布线基板及其安装结构体
US9050780B2 (en) * 2011-09-22 2015-06-09 Hitachi Chemical Company, Ltd. Laminate body, laminate plate, multilayer laminate plate, printed wiring board, and method for manufacture of laminate plate
TWI596997B (zh) * 2011-09-26 2017-08-21 京瓷股份有限公司 配線基板及其安裝構造體，以及其等之製造方法
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
EP2934074A1 (en) * 2012-12-11 2015-10-21 Ngk Spark Plug Co., Ltd. Wiring substrate and production method therefor
JP2014154813A (ja) * 2013-02-13 2014-08-25 Ibiden Co Ltd プリント配線板
KR102229384B1 (ko) * 2013-02-15 2021-03-18 오르멧 서키츠 인코퍼레이티드 다층 전자 기판의 z-축 상호 연결 구조물
JP2014216375A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 プリント配線板及び多層コア基板の製造方法
TWI670803B (zh) * 2014-03-31 2019-09-01 日商凸版印刷股份有限公司 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
JP6467814B2 (ja) * 2014-08-19 2019-02-13 凸版印刷株式会社 配線基板の製造方法、並びに半導体装置の製造方法
JP6473595B2 (ja) * 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
US9999137B2 (en) * 2014-11-04 2018-06-12 Intrinsiq Materials, Inc. Method for forming vias on printed circuit boards
KR102356811B1 (ko) * 2015-01-09 2022-01-28 삼성전기주식회사 인쇄회로기판, 패키지 및 그 제조방법
JP6344297B2 (ja) * 2015-04-16 2018-06-20 株式会社デンソー 撮像装置およびそれに用いられるプリント基板
JP6160656B2 (ja) * 2015-06-18 2017-07-12 ウシオ電機株式会社 配線基板の製造方法、配線基板及び配線基板製造装置
JP2017084997A (ja) * 2015-10-29 2017-05-18 イビデン株式会社 プリント配線板及びその製造方法
US9875933B2 (en) * 2016-06-24 2018-01-23 Infineon Technologies Ag Substrate and method including forming a via comprising a conductive liner layer and conductive plug having different microstructures

Also Published As

Publication number Publication date
JP2018116951A (ja) 2018-07-26
US20190289715A1 (en) 2019-09-19
US11057996B2 (en) 2021-07-06
WO2018131465A1 (ja) 2018-07-19

Similar Documents

Publication Publication Date Title
JP6810617B2 (ja) 回路基板、回路基板の製造方法及び電子装置
JP3709882B2 (ja) 回路モジュールとその製造方法
JP4830120B2 (ja) 電子パッケージ及びその製造方法
KR102425753B1 (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
JP5756515B2 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
US7087988B2 (en) Semiconductor packaging apparatus
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP5526276B1 (ja) 部品内蔵基板及びその製造方法並びに実装体
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
US20200203266A1 (en) Substrate, method of manufacturing substrate, and electronic device
JP2009170941A (ja) キャパシタ実装配線基板
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
JP6511851B2 (ja) 多層回路基板、半導体装置、多層回路基板の製造方法
JP5128180B2 (ja) チップ内蔵基板
JP2015228480A (ja) パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
JP5184497B2 (ja) 電子部品内装型プリント基板及びその製造方法
US8299623B2 (en) Semiconductor package
JP2009272435A (ja) 部品内蔵基板及びその製造方法
US9060458B2 (en) Method for manufacturing multi-layer printed circuit board
JP2021022674A (ja) 配線基板及び配線基板の製造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP6315681B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2004071698A (ja) 半導体パッケージ
JP6247106B2 (ja) 半導体装置
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191008

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191011

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191011

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200923

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201211

R150 Certificate of patent or registration of utility model

Ref document number: 6810617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250