JP6799265B2 - 演算処理装置、情報処理装置及び演算処理装置の制御方法 - Google Patents
演算処理装置、情報処理装置及び演算処理装置の制御方法 Download PDFInfo
- Publication number
- JP6799265B2 JP6799265B2 JP2017082580A JP2017082580A JP6799265B2 JP 6799265 B2 JP6799265 B2 JP 6799265B2 JP 2017082580 A JP2017082580 A JP 2017082580A JP 2017082580 A JP2017082580 A JP 2017082580A JP 6799265 B2 JP6799265 B2 JP 6799265B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- communication interface
- data request
- calculation
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 122
- 238000000034 method Methods 0.000 title claims description 23
- 230000010365 information processing Effects 0.000 title claims description 14
- 238000004891 communication Methods 0.000 claims description 131
- 238000004364 calculation method Methods 0.000 claims description 130
- 230000007704 transition Effects 0.000 claims description 83
- 230000005540 biological transmission Effects 0.000 claims description 25
- 238000011084 recovery Methods 0.000 claims description 13
- 238000012549 training Methods 0.000 claims description 8
- 238000012546 transfer Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 14
- 238000013500 data storage Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/01—Protocols
- H04L67/10—Protocols in which an application is distributed across nodes in the network
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Communication Control (AREA)
Description
図1は、第1の実施形態による情報処理装置の構成例を示す図である。情報処理装置は、ホスト処理装置101と、演算処理装置102とを有する。演算処理装置102は、ホスト処理装置101に接続される。また、演算処理装置102は、スイッチを介して、ホスト処理装置101に接続されてもよい。ホスト処理装置101は、例えば中央演算処理装置(CPU)であり、通信インターフェース131を有する。
図7は、第2の実施形態による情報処理装置の構成例を示す図である。図7の情報処理装置は、図1の情報処理装置に対して、演算指示キュー701及び演算制御部702を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。演算処理装置102は、さらに、演算指示キュー701及び演算制御部702を有する。
図9(A)は、第3の実施形態による状態遷移判定部117の構成例を示す図である。以下、本実施形態が第1及び第2の実施形態と異なる点を説明する。状態遷移判定部117は、条件レジスタ901を有する。条件レジスタ901の複数ビットは、それぞれ、複数の条件の有効性を記憶する。ビット値が1である場合には条件の有効を示し、ビット値が0である場合には条件の無効を示す。状態遷移判定部117は、条件レジスタ901の各ビット値を設定することができる。
102 演算処理装置
111 演算コア
112 状態レジスタ
113 通信インターフェース
114 データ受信部
115 データ要求信号生成部
116 データ要求キュー
117 状態遷移判定部
118 割り込み生成部
121 受信制御部
122 送信制御部
Claims (18)
- データ要求指示をエントリに格納するデータ要求キュー部と、
前記データ要求キュー部に格納されたデータ要求指示に対応するデータ要求を送信し、送信したデータ要求に対応するデータを受信する通信インターフェース部と、
前記通信インターフェース部が受信したデータを用いた演算を実行する演算部と、
前記データ要求キュー部のエントリが空であり、かつ前記演算部が演算の実行中である場合、前記通信インターフェース部を省電力状態に遷移させる判定部と
を有することを特徴とする演算処理装置。 - 前記演算処理装置はさらに、
演算指示がエントリに格納される演算指示キュー部を有し、
前記演算部は、前記演算指示キュー部に格納された演算指示に応じて、前記演算の実行を開始することを特徴とする請求項1に記載の演算処理装置。 - 前記判定部は、前記データ要求キュー部のエントリが空であり、かつ前記演算部が演算の実行中であり、かつ前記演算指示キュー部の全てのエントリが使用されている場合、前記通信インターフェース部を前記省電力状態に遷移させることを特徴とする請求項2に記載の演算処理装置。
- 前記演算処理装置はさらに、
第1の値又は第2の値を記憶する条件レジスタを有し、
前記判定部は、
前記条件レジスタが前記第1の値を記憶する場合に、前記データ要求キュー部のエントリが空であり、かつ前記演算部が演算の実行中であるとき、前記通信インターフェース部を前記省電力状態に遷移させ、
前記条件レジスタが前記第2の値を記憶する場合に、前記データ要求キュー部のエントリが空であり、かつ前記演算部が演算の実行中であり、かつ前記演算指示キュー部の全てのエントリが使用されているとき、前記通信インターフェース部を前記省電力状態に遷移させることを特徴とする請求項3に記載の演算処理装置。 - 前記判定部は、前記演算部の演算の実行が完了した場合、前記通信インターフェース部を前記省電力状態から通常状態に遷移させることを特徴とする請求項1〜4のいずれか1項に記載の演算処理装置。
- 前記判定部は、前記演算部の演算の実行が完了した場合、前記通信インターフェース部を前記省電力状態からリカバリ状態を介して前記通常状態に遷移させることを特徴とする請求項5に記載の演算処理装置。
- 前記演算部は、1つの演算指示に応じて演算をそれぞれ実行する複数の処理部を有し、
前記判定部は、前記データ要求キュー部のエントリが空であり、かつ前記複数の処理部のうちの少なくとも1個の処理部が演算の実行中である場合、前記通信インターフェース部を前記省電力状態に遷移させることを特徴とする請求項1〜6のいずれか1項に記載の演算処理装置。 - 前記演算部は、1つの演算指示に応じて演算をそれぞれ実行する複数の処理部を有し、
前記判定部は、前記複数の処理部が実行するすべての演算の実行が完了した場合、前記通信インターフェース部を前記省電力状態から前記通常状態に遷移させることを特徴とする請求項5又は6に記載の演算処理装置。 - 前記演算処理装置はさらに、
前記通信インターフェース部が送信したデータ要求に対応するデータを受信した場合、受信したデータに対応するデータ要求指示を前記データ要求キュー部において当該データ要求指示を格納するエントリから消去する受信部を有することを特徴とする請求項1〜8のいずれか1項に記載の演算処理装置。 - 前記受信部は、前記通信インターフェース部がデータ要求指示を受信した場合には、前記受信したデータ要求指示を前記データ要求キュー部のエントリに格納することを特徴とする請求項9に記載の演算処理装置。
- 前記通信インターフェース部は、前記演算部の演算の実行が完了し、かつ前記通常状態に遷移した後、演算完了通知を外部に送信することを特徴とする請求項5、6及び8のいずれか1項に記載の演算処理装置。
- 前記判定部は、前記通信インターフェース部の物理層を前記省電力状態に遷移させることを特徴とする請求項1〜11のいずれか1項に記載の演算処理装置。
- 前記通信インターフェース部は、前記判定部が前記通信インターフェース部を前記省電力状態に遷移させる場合、省電力状態への遷移を交渉する交渉指示を送信し、送信した前記交渉指示に対応する交渉応答を受信した場合、前記省電力状態に遷移することを特徴とする請求項1〜12のいずれか1項に記載の演算処理装置。
- 前記通信インターフェース部は、前記判定部が前記通信インターフェース部を前記省電力状態に遷移させる場合、省電力状態への遷移を交渉する交渉指示を送信し、送信した前記交渉指示に対応する交渉応答を受信した場合、前記通信インターフェース部の物理層を前記省電力状態に遷移させることを特徴とする請求項1〜13のいずれか1項に記載の演算処理装置。
- 前記通信インターフェース部は、前記判定部が前記通信インターフェース部を前記通常状態に遷移させる場合、前記省電力状態からリカバリ状態に遷移し、トレーニングに用いるオーダードセットの送信及び受信を行い、前記トレーニングに用いるオーダードセットの送信及び受信の後、前記リカバリ状態から前記通常状態に遷移することを特徴とする請求項5、6、8及び11のいずれか1項に記載の演算処理装置。
- 前記通信インターフェース部は、前記判定部が前記通信インターフェース部を前記通常状態に遷移させる場合、前記通信インターフェース部の物理層を前記省電力状態からリカバリ状態に遷移させ、トレーニングのためのオーダードセットの送信及び受信を行い、前記トレーニングのためのオーダードセットの送信及び受信の後、前記通信インターフェース部の物理層を前記リカバリ状態から前記通常状態に遷移させることを特徴とする請求項15に記載の演算処理装置。
- 演算処理装置と、
前記演算処理装置に接続するホスト処理装置とを有し、
前記演算処理装置は、
データ要求指示がエントリを格納するデータ要求キュー部と、
前記データ要求キュー部に格納されたデータ要求指示に対応するデータ要求を前記ホスト処理装置に送信し、送信したデータ要求に対応するデータを前記ホスト処理装置から受信する通信インターフェース部と、
前記通信インターフェース部が受信したデータを用いた演算を実行する演算部と、
前記データ要求キュー部のエントリが空であり、かつ前記演算部が演算の実行中である場合、前記通信インターフェース部を省電力状態に遷移させる判定部とを有し、
前記ホスト処理装置は、前記演算処理装置から前記データ要求を受信し、受信した前記データ要求に対応するデータを前記演算処理装置に送信することを特徴とする情報処理装置。 - データ要求指示をエントリに格納するデータ要求キュー部を有する演算処理装置の制御方法において、
前記演算処理装置が有する通信インターフェース部が、前記データ要求キュー部に格納されたデータ要求指示に対応するデータ要求を送信し、
前記通信インターフェース部が、送信したデータ要求に対応するデータを受信し、
前記演算処理装置が有する演算部が、前記通信インターフェース部が受信したデータを用いた演算を実行し、
前記演算処理装置が有する判定部が、前記データ要求キュー部のエントリが空であり、かつ前記演算部が演算の実行中である場合、前記通信インターフェース部を省電力状態に遷移させることを特徴とする演算処理装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017082580A JP6799265B2 (ja) | 2017-04-19 | 2017-04-19 | 演算処理装置、情報処理装置及び演算処理装置の制御方法 |
US15/950,277 US10768688B2 (en) | 2017-04-19 | 2018-04-11 | Arithmetic processing device, information processing apparatus, and method for controlling arithmetic processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017082580A JP6799265B2 (ja) | 2017-04-19 | 2017-04-19 | 演算処理装置、情報処理装置及び演算処理装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018181129A JP2018181129A (ja) | 2018-11-15 |
JP6799265B2 true JP6799265B2 (ja) | 2020-12-16 |
Family
ID=63853900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017082580A Active JP6799265B2 (ja) | 2017-04-19 | 2017-04-19 | 演算処理装置、情報処理装置及び演算処理装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10768688B2 (ja) |
JP (1) | JP6799265B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001075687A (ja) * | 1999-09-07 | 2001-03-23 | Fuji Xerox Co Ltd | ネットワークシステム、節電管理装置及びサービス装置 |
JP4531020B2 (ja) * | 2006-08-01 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP2010057160A (ja) * | 2008-08-01 | 2010-03-11 | Nec Electronics Corp | 半導体集積回路 |
JP5454224B2 (ja) * | 2010-02-25 | 2014-03-26 | ソニー株式会社 | 記憶装置および記憶システム |
JP5734034B2 (ja) | 2011-03-10 | 2015-06-10 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、およびプログラム |
US9025194B2 (en) * | 2010-12-01 | 2015-05-05 | Canon Kabushiki Kaisha | Data transmission apparatus for transferring data to an output device for outputting data, printer, information processing apparatus, and control method thereof |
JP5741245B2 (ja) | 2011-06-24 | 2015-07-01 | 株式会社リコー | 画像処理装置、画像処理制御方法及び画像処理制御プログラム |
CN103339880B (zh) * | 2011-06-29 | 2015-12-16 | 三菱电机株式会社 | 用户侧光通信装置、通信系统、控制装置以及省电控制方法 |
JP5791397B2 (ja) * | 2011-07-07 | 2015-10-07 | ルネサスエレクトロニクス株式会社 | デバイスコントローラ、usbデバイスコントローラ及び電力制御方法 |
-
2017
- 2017-04-19 JP JP2017082580A patent/JP6799265B2/ja active Active
-
2018
- 2018-04-11 US US15/950,277 patent/US10768688B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10768688B2 (en) | 2020-09-08 |
JP2018181129A (ja) | 2018-11-15 |
US20180307299A1 (en) | 2018-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110647480B (zh) | 数据处理方法、远程直接访存网卡和设备 | |
TWI610179B (zh) | 主機裝置與資料傳輸速率控制方法 | |
CN112698909A (zh) | 用于经由虚拟总线编码传送遥测信息的系统、装置和方法 | |
JP5499987B2 (ja) | 共有キャッシュメモリ装置 | |
CN102207919A (zh) | 加速数据传输的处理单元、芯片、计算设备和方法 | |
CN101996150A (zh) | 数据传输控制装置和数据传输控制方法 | |
JP6799265B2 (ja) | 演算処理装置、情報処理装置及び演算処理装置の制御方法 | |
JP5741245B2 (ja) | 画像処理装置、画像処理制御方法及び画像処理制御プログラム | |
JP5734034B2 (ja) | 情報処理装置、情報処理装置の制御方法、およびプログラム | |
EP2413248B1 (en) | Direct memory access device for multi-core system and operating method of the same | |
JP2014060686A (ja) | 半導体装置 | |
CN114902181A (zh) | Gpu包聚合系统 | |
JPH10334037A (ja) | 通信dma装置 | |
JP2006293927A (ja) | ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムlsi | |
CN108632017A (zh) | 一种sm3算法ip核及其信息处理方法、设备、介质 | |
JP4458873B2 (ja) | シリアルデータ転送方法とその装置 | |
JP5587530B2 (ja) | エンジン・プロセッサ連携システム及び連携方法 | |
JP7087419B2 (ja) | データ受信装置、データ送受信システム、及びデータ送受信システムの制御方法 | |
JP2002176464A (ja) | ネットワークインタフェース装置 | |
JP2009258790A (ja) | 制御装置及び制御装置の制御方法 | |
JP6631370B2 (ja) | マイクロコンピュータ及び電子制御装置 | |
US20060140122A1 (en) | Link retry per virtual channel | |
JP2000285087A (ja) | ノード間データ通信方法 | |
JP6163941B2 (ja) | 制御装置及び画像形成装置 | |
JP6213029B2 (ja) | 通信装置、及び通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201020 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6799265 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |