[go: up one dir, main page]

JP6780933B2 - 端子構造、端子構造の製造方法、及び配線基板 - Google Patents

端子構造、端子構造の製造方法、及び配線基板 Download PDF

Info

Publication number
JP6780933B2
JP6780933B2 JP2015247602A JP2015247602A JP6780933B2 JP 6780933 B2 JP6780933 B2 JP 6780933B2 JP 2015247602 A JP2015247602 A JP 2015247602A JP 2015247602 A JP2015247602 A JP 2015247602A JP 6780933 B2 JP6780933 B2 JP 6780933B2
Authority
JP
Japan
Prior art keywords
layer
opening
wiring
protective insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015247602A
Other languages
English (en)
Other versions
JP2017112318A (ja
JP2017112318A5 (ja
Inventor
朋幸 下平
朋幸 下平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015247602A priority Critical patent/JP6780933B2/ja
Priority to US15/373,107 priority patent/US9893002B2/en
Publication of JP2017112318A publication Critical patent/JP2017112318A/ja
Publication of JP2017112318A5 publication Critical patent/JP2017112318A5/ja
Application granted granted Critical
Publication of JP6780933B2 publication Critical patent/JP6780933B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

端子構造、端子構造の製造方法、及び配線基板に関する。
従来、半導体素子は、例えばフリップチップ実装にて配線基板に実装される。配線基板は、電極（パッド）と、ソルダレジストと、ソルダレジストの開口部から突出するバンプを有し、半導体素子は、バンプに接続される。バンプは、例えばソルダレジストの表面に形成したシード層を給電電極とする電解めっき法により形成された電解めっき層をリフロー処理して形成される（例えば、特許文献１，２参照）。
特開２０１２−１２９３６９号公報 特表２０１２−５０６６２８号公報
ところで、上記のように形成されるバンプは、ソルダレジストの開口部の壁面に密着している。ソルダレジストの熱膨張係数はバンプの熱膨張係数より大きい。このため、温度変化によりソルダレジストとバンプとの界面に加わる応力によって、バンプに亀裂（クラック）が発生する虞がある。
本発明の一観点によれば、配線層と、前記配線層の一部を被覆し、前記配線層の上面の一部を露出する開口部を有する保護絶縁層と、前記開口部内に露出する前記配線層上に設けられた金属層と、前記金属層上に設けられた合金層と、前記合金層上に設けられた接続端子と、を有し、前記金属層の側面は、前記開口部の壁面に接しており、前記接続端子は、前記開口部内に形成された基部と、前記基部の上に形成され前記保護絶縁層の上面から突出する接続部とを有し、前記合金層は、錫を含む前記接続端子を形成するために前記金属層の上面に形成されたシード層を形成する金属と前記錫とを含む合金であり、前記基部の側面と前記開口部の壁面との間に隙間が形成されている。
本発明の一観点によれば、亀裂（クラック）の発生を抑制することができる。
一実施形態の半導体装置の概略断面図。 （ａ）は配線基板の概略断面図、（ｂ）は配線基板の一部拡大断面図。 比較例の配線基板の一部拡大断面図。 配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、配線基板の製造方法を示す一部拡大断面図。 （ａ）〜（ｄ）は、配線基板の製造方法を示す一部拡大断面図。 別の配線基板（接続端子）を示す一部拡大断面図。 （ａ）（ｂ）は、図７に示す形態の製造方法を示す一部拡大断面図。 別の配線基板（接続端子）を示す一部拡大断面図。
以下、各形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。
図１に示すように、半導体装置１は、配線基板１０と、半導体素子１００とを有している。
配線基板１０の上面には、半導体素子１００を実装するためのバンプ１１が形成されている。半導体素子１００は、はんだ１０１によりバンプ１１に接続されている。はんだ１０１は、例えば半導体素子１００に形成されたはんだバンプである。配線基板１０と半導体素子１００との間にはアンダーフィル樹脂１０２が充填されている。
配線基板１０の下面には、はんだバンプ１２が形成されている。はんだバンプ１２は、半導体装置１、つまり配線基板１０を他の基板（例えばマザーボード等の実装基板）に実装する際に使用される外部接続端子である。なお、外部接続端子として、はんだボール、リードピン、スタッドバンプ、等を用いることもできる。
半導体素子１００としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体素子１００としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。なお、配線基板１０に複数の半導体素子１００を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１０に搭載するようにしてもよい。
次に、配線基板について詳述する。
図２（ａ）に示すように、配線基板１０は、配線基板１０の厚さ方向の中心付近に設けられた基板本体２０を有している。
基板本体２０は、コア基板２１と、コア基板２１を厚さ方向に貫通する貫通孔２１Ｘに形成された貫通電極２２を有している。また、基板本体２０は、コア基板２１の下面に積層された配線２３と、コア基板２１の上面に積層された配線２４を有している。配線２３，２４は、貫通電極２２を介して互いに電気的に接続されている。
コア基板２１の材料としては、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。補強材としてはガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（ＬＣＰ：Liquid Crystal Polymer）織布やＬＣＰ不織布を用いることができる。熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。貫通電極２２及び配線２３，２４の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
基板本体２０の下面側には、複数（図では２層）の絶縁層３１，３３及び配線層３２，３４が積層されている。詳述すると、絶縁層３１は、コア基板２１の下面に、配線２３を被覆するように形成されている。配線層３２は、絶縁層３１の下面に積層されている。配線層３２は、絶縁層３１を厚さ方向に貫通するビア配線と、そのビア配線を介して配線２３と電気的に接続され、絶縁層３１の下面に積層された配線パターンとを有している。
絶縁層３３は、絶縁層３１の下面に、配線層３２を被覆するように形成されている。配線層３４は、絶縁層３３の下面に積層されている。配線層３４は、絶縁層３３を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層３２と電気的に接続され、絶縁層３３の下面に積層された配線パターンとを有している。絶縁層３１，３３の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。配線層３２，３４の材料としては、例えば銅（Ｃｕ）や銅合金を用いることができる。
基板本体２０の上面側には、複数（図では２層）の絶縁層４１，４３及び配線層４２，４４が積層されている。詳述すると、絶縁層４１は、コア基板２１の上面に、配線２４を被覆するように形成されている。配線層４２は、絶縁層４１の上面に積層されている。配線層４２は、絶縁層４１を厚さ方向に貫通するビア配線と、そのビア配線を介して配線２４と電気的に接続され、絶縁層４１の上面に積層された配線パターンとを有している。絶縁層４３は、絶縁層４１の上面に、配線層４２を被覆するように形成されている。配線層４４は、絶縁層４３の上面に積層されている。配線層４４は、絶縁層４３を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層４２と電気的に接続され、絶縁層４３の上面に積層された配線パターンとを有している。絶縁層４１，４３の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。配線層４２，４４の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
絶縁層３３の下面には、配線層３４の一部を被覆するソルダレジスト層５０が積層されている。ソルダレジスト層５０には、配線層３４の下面の一部を外部接続用パッドＰ１として露出する開口部５０Ｘが形成されている。ソルダレジスト層５０の材料として、例えば感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等が用いられる。例えば感光性のドライフィルムレジストを用いる場合には、絶縁層３３の下面及び配線層３４を、熱圧着したドライフィルムによりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口部５０Ｘを有するソルダレジスト層５０を形成する。また、液状のフォトレジストを用いる場合にも、同様の工程を経て、ソルダレジスト層５０が形成される。
絶縁層４３の上面には、配線層４４の一部を被覆する保護絶縁層６０が積層されている。保護絶縁層６０には、配線層４４の上面の一部を外部接続パッドＰ２として露出する開口部６０Ｘが形成されている。開口部６０Ｘの形状は、例えば平面視円形状である。保護絶縁層６０の材料として、例えば感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等が用いられる。例えば感光性のドライフィルムレジストを用いる場合には、絶縁層４３の上面及び配線層４４を、熱圧着したドライフィルムによりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口部６０Ｘを有する保護絶縁層６０を形成する。また、液状のフォトレジストを用いる場合にも、同様の工程を経て、保護絶縁層６０が形成される。
最上層の配線層４４の上には接続端子としてのバンプ１１が形成されている。バンプ１１は、保護絶縁層６０の開口部６０Ｘ内において、後述する表面処理層を介して配線層４４と接続されている。また、バンプ１１は、開口部６０Ｘ内から、保護絶縁層６０の上面６０Ａより上方に向かって突出している。これらの配線層４４とバンプ１１と保護絶縁層６０は端子構造を構成する。
図２（ｂ）に示すように、最上層の配線層４４の上には、保護絶縁層６０の開口部６０Ｘ内に、表面処理層７１が形成されている。表面処理層７１の側面は、保護絶縁層６０の開口部６０Ｘと接している。表面処理層７１は、例えばニッケル（Ｎｉ）層／パラジウム（Ｐｄ）層／金（Ａｕ）層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）である。なお、表面処理層７１として、Ａｕ層、Ｎｉ層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）を用いることができる。また、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。
表面処理層７１上には接続端子としてのバンプ１１が形成されている。バンプ１１は、保護絶縁層６０の開口部６０Ｘ内に配置された基部１１Ａと、保護絶縁層６０の上面６０Ａから上方に突出する接続部１１Ｂとを有している。基部１１Ａは、柱状（例えば円柱状）に形成されている。基部１１Ａの側面１１Ｃと、保護絶縁層６０の開口部６０Ｘ壁面との間には隙間７３が形成されている。つまり基部１１Ａの側面１１Ｃと保護絶縁層６０の開口部６０Ｘ壁面は、互いに離間している。なお、基部１１Ａの側面１１Ｃと開口部６０Ｘの壁面は互いに部分的に接していてもよい。接続部１１Ｂは基部１１Ａの上端から上方に向かって突出する略半球状に形成されている。
表面処理層７１とバンプ１１（基部１１Ａ）との間には、合金層７２が形成されている。バンプ１１の基部１１Ａは、合金層７２を介して表面処理層７１の上面に密着している。そして、基部１１Ａの側面には、合金層が形成されていない。バンプ１１は、例えば錫（Ｓｎ）または錫合金からなり、例えば電解めっき法により形成される。錫合金の場合、錫を主成分とし、銅（Ｃｕ），Ｎｉ，Ｐｄ，Ａｕ，等が含まれる。電解めっき法に用いられる給電電極として例えば無電解めっき法により形成されるシード層が用いられる。合金層７２は、バンプ１１のリフロー処理においてシード層を形成する金属（例えば銅（Ｃｕ））とバンプ１１を形成する錫とを含む合金（Ｓｎ−Ｃｕ合金）である。この合金層７２は、リフロー処理によりバンプ１１を形成する際に、バンプ１１を形成する金属とシード層を形成する金属（例えば銅（Ｃｕ））とが相互に拡散して形成される。なお、合金層７２には、表面処理層７１を形成する材料（Ａｕ，Ｐｄ，Ｎｉ）が拡散して含まれる場合がある。
表面処理層７１は、例えば銅を過剰に含む過大な厚さの合金層の形成を防止する。表面処理層７１が無い場合、バンプ１１を形成するためのシード層は、配線層４４の上面に形成される。この場合、リフロー処理によりバンプ１１を形成する際に、シード層以外にも、バンプ１１を形成する金属と配線層４４を形成する金属（例えば銅（Ｃｕ））とが相互に拡散する。シード層に比較し、配線層４４の銅の量が非常に多いため、銅を過剰に含む合金層（銅を過剰に含むＳｎ−Ｃｕ合金）が、過大な厚さに形成される。このような合金層は機械的に脆いため、外部応力によるクラックが容易に発生する。このため、バンプ１１の接続不良が発生し易くなる。したがって、表面処理層７１を設けることで過大な厚さの合金層の形成を防止し、バンプ１１の接続不良の発生を抑制する。
次に、上記の配線基板１０の作用を説明する。
先ず、上記の配線基板１０に対する比較例を説明する。なお、比較例の部材の材料は、本実施形態と同様のものである。
図３に示す比較例の配線基板において、絶縁層３０１の上面に配線層３０２が形成されている。また、絶縁層３０１の上には、絶縁層３０１と配線層３０２の一部を被覆する保護絶縁層３０３が形成されている。保護絶縁層３０３に形成された開口部３０３Ｘは、配線層３０２の上面の一部を外部接続用パッドとして露出する。配線層３０２の上にはバンプ３０４が形成されている。バンプ３０４は、例えば錫または錫合金からなり、電解めっき法により形成されている。バンプ３０４と配線層３０２の間には合金層３０５が形成されている。また、バンプ３０４と保護絶縁層３０３の間には合金層３０６が形成されている。バンプ３０４は、合金層３０５を介して配線層３０２に密着している。また、バンプ３０４は、合金層３０６を介して保護絶縁層３０３に密着している。
この比較例では、バンプ３０４の側面に形成された合金層３０６が保護絶縁層３０３に密着している。保護絶縁層３０３の熱膨張率（ＣＴＥ）は、バンプ３０４の熱膨張率よりも大きい。このため、温度変化による応力が保護絶縁層３０３の開口部上端に集中し、バンプ３０４にクラック３０４Ａが生じる場合がある。なお、図３に示す配線基板は、表面処理層を有していないが、表面処理層を配線層３０２の上面に形成した場合も同様である。
これに対し、本実施形態の配線基板１０は、図２（ｂ）に示すように、バンプ１１の基部１１Ａの側面１１Ｃと保護絶縁層６０の開口部６０Ｘの壁面との間には隙間７３が形成されている。このため、保護絶縁層６０による応力がバンプ１１に加わり難く、クラックの発生が抑制される。また、本実施形態では、バンプ１１の基部１１Ａの底部が合金層７２を介して表面処理層７１に接続されている。この合金層７２により、バンプ１１（基部１１Ａ）と表面処理層７１との間において、高い接続強度が得られる。このため、例えばバンプ１１に外力が加わるときに、バンプ１１と表面処理層７１との間にクラックが発生しにくく、表面処理層７１に対するバンプ１１の接続不良が抑制される。
次に、上記の配線基板の製造方法の一例を説明する。
図４に示すように、まず、バンプ１１（図２（ａ）参照）が形成される前段階の配線基板１０を準備する。この配線基板１０は、公知の製造方法により製造することが可能であるため、その概略について図４を参照しながら説明する。
まず、コア基板２１の所要箇所に貫通孔２１Ｘを形成し、その貫通孔２１Ｘ内にめっきや導電性ペーストを施して貫通電極２２を形成することで両面を導通させた後、例えばサブトラクティブ法により配線２３，２４を形成する。次に、コア基板２１の上面及び下面にそれぞれ絶縁層４１，３１を樹脂フィルムの真空ラミネートにより形成し、加熱して硬化させる。なお、ペースト状又は液状の樹脂の塗布と加熱により絶縁層４１，４３を形成してもよい。続いて、絶縁層４１，３１にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法により配線層４２，３２を形成する。同様に、絶縁層４３，３３及び配線層４４，３４を形成する。
次いで、絶縁層４３の上面に、開口部６０Ｘを有する保護絶縁層６０を形成し、絶縁層３３の下面に、開口部５０Ｘを有するソルダレジスト層５０を形成する。保護絶縁層６０は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。同様に、ソルダレジスト層５０は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。
次に、バンプ１１の形成方法を説明する。なお、以下の説明では、図２（ｂ）と同様に、配線基板１０の一部を拡大した図を用いて説明する。
図５（ａ）に示すように、配線層４４の上面の一部は、保護絶縁層６０に形成された開口部６０Ｘにより露出している。
図５（ｂ）に示すように、開口部６０Ｘにより露出された配線層４４の上面に表面処理層７１を形成する。表面処理層７１は、例えば、ニッケル（Ｎｉ）層／金（Ａｕ）層からなる。表面処理層７１の厚さは、例えば１μｍ〜１０μｍである。
先ず、無電解めっき用の触媒溶液に浸漬し、触媒溶液にイオンとして溶解しているパラジウム（Ｐｄ）を配線層４４の表面に選択的に吸着させる。このパラジウムを触媒として使用する無電解めっきによりニッケルめっきを施し、ニッケル層を形成する。次いで、無電解めっきによって、ニッケル（Ｎｉ）層の上に金（Ａｕ）層を形成する。
図５（ｃ）に示すように、保護絶縁層６０の表面と、開口部６０Ｘの底部に露出する表面処理層７１の上面とを連続的に被覆するシード層２０１を無電解めっき法により形成する。シード層２０１の材料としては、例えば銅や銅合金を用いることができる。なお、シード層２０１を例えばスパッタ法により形成してもよい。シード層２０１の厚さは、例えば０．１μｍ〜１μｍである。
図５（ｄ）に示すように、保護絶縁層６０の上のシード層２０１の表面に、所定箇所に開口部２０２Ｘを有するレジスト層２０２を形成する。開口部２０２Ｘは、保護絶縁層６０の開口部６０Ｘ及び表面処理層７１に対応する領域（シード層２０１の表面）を露出するように形成される。また、開口部２０２Ｘは、開口部６０Ｘの周囲のシード層２０１の表面を露出するように形成される。開口部２０２Ｘの形状は、たとえば平面視円形状である。
レジスト層２０２の材料としては、例えば、次工程のめっき処理に対して耐めっき性を有する材料を用いることができる。例えば、レジスト層２０２の材料としては、感光性のドライフィルムレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジスト）等を用いることができる。シード層２０１の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして上記開口部２０２Ｘを有するレジスト層２０２を形成する。なお、液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等の液状レジスト）を用いてレジスト層２０２を形成してもよい。
図６（ａ）に示すように、レジスト層２０２をめっきマスクとして、シード層２０１の上面に、そのシード層２０１をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層２０２の開口部２０２Ｘから露出されたシード層２０１の上面に電解めっき法（ここでは、電解錫めっき法）を施すことにより、そのシード層２０１の上面に電解めっき層（電解錫めっき層）２０３を形成する。電解錫めっき層２０３は、保護絶縁層６０の開口部６０Ｘ内に形成されたシード層２０１の上と、開口部６０Ｘの周囲のシード層２０１の上とに形成される。電解錫めっき層２０３の厚さは、図２（ｂ）に示すバンプ１１の形状に応じて設定される。
図６（ｂ）に示すように、レジスト層２０２を除去する。レジスト層２０２の除去には、例えばアルカリ性の剥離液を用いる。
図６（ｃ）に示すように、例えばフラッシュエッチング液を用いたエッチングにより、電解錫めっき層２０３をエッチングマスクとして電解錫めっき層２０３から露出するシード層２０１を除去する。フラッシュエッチング液としては、例えば硫酸系の溶液（例えば過硫酸アンモニウム水溶液）や過水硫酸系の溶液（硫酸に過酸化水素を混合した溶液）などを用いることができる。
このとき、過剰エッチングを施し、電解錫めっき層２０３と保護絶縁層６０の間のシード層２０１を除去する。なお、エッチング処理の時間設定等により、表面処理層７１の上のシード層２０１を残存させる。このとき、開口部６０Ｘの下端において、電解錫めっき層２０３と保護絶縁層６０との間のシード層２０１が残るようにしてもよい。
図６（ｄ）に示すように、リフロー処理を行い、上記の電解錫めっき層２０３を溶融させ、上面が球状のバンプ１１を形成する。このとき、バンプ１１の下端には、上記の電解錫めっき層２０３とシード層２０１とにより合金層７２が形成される。
保護絶縁層６０との間のシード層２０１が上記の工程において除去されているため、リフロー処理によって溶融した電解錫めっき層２０３は、保護絶縁層６０の開口部６０Ｘ壁面には結合しない。したがって、冷却によって、バンプ１１が収縮すると、バンプ１１の基部１１Ａの側面１１Ｃと、保護絶縁層６０の開口部６０Ｘ壁面は、互いに離間し、隙間７３を形成する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）絶縁層４３の上面には、配線層４４の一部を被覆する保護絶縁層６０が積層されている。保護絶縁層６０には、配線層４４の上面の一部を外部接続パッドＰ２として露出する開口部６０Ｘが形成されている。最上層の配線層４４の上には接続端子としてのバンプ１１が形成されている。バンプ１１は、保護絶縁層６０の開口部６０Ｘ内において、表面処理層７１を介して配線層４４と接続されている。バンプ１１は、保護絶縁層６０の開口部６０Ｘ内に配置された基部１１Ａと、保護絶縁層６０の上面６０Ａから上方に突出する接続部１１Ｂとを有している。基部１１Ａの側面１１Ｃと、保護絶縁層６０の開口部６０Ｘ壁面との間には隙間７３が形成されている。
バンプ１１の基部１１Ａの側面１１Ｃと保護絶縁層６０の開口部６０Ｘの壁面との間には隙間７３が形成されている。このため、保護絶縁層６０による応力がバンプ１１に加わり難く、クラックの発生を抑制することができる。
（２）バンプ１１の基部１１Ａの底部が合金層７２を介して表面処理層７１に接続されている。この合金層７２により、バンプ１１（基部１１Ａ）と表面処理層７１との間において、高い接続強度が得られる。このため、例えばバンプ１１に外力が加わるときに、バンプ１１と表面処理層７１との間にクラックが発生しにくく、表面処理層７１に対するバンプ１１の接続不良を抑制することができる。
（３）最上層の配線層４４の上には、保護絶縁層６０の開口部６０Ｘ内に、表面処理層７１が形成されている。表面処理層７１の側面は、保護絶縁層６０の開口部６０Ｘと接している。表面処理層７１とバンプ１１（基部１１Ａ）との間には、合金層７２が形成されている。バンプ１１の基部１１Ａは、合金層７２を介して表面処理層７１の上面に密着している。つまり、合金層７２は、保護絶縁層６０と配線層４４との界面、つまり配線層４４の上面より上方に位置している。この場合、保護絶縁層６０と配線層４４の物性値の最により、保護絶縁層６０と配線層４４の界面に生じる応力は、合金層７２に直接加わらない。このため、合金層７２の破損を防止することができる。
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態に対し、各部材の形状、寸法等を適宜変更してもよい。
図７に示すように、配線層４４の上面に凹部４４Ｃが形成されている。凹部４４Ｃの周縁部は、保護絶縁層６０の下に配置されている。絶縁層４３を覆う保護絶縁層６０には開口部６０Ｘが形成され、その開口部６０Ｘの下端には内側に向かって突出する突出部６０Ｔが形成されている。表面処理層７１は、保護絶縁層６０の突出部６０Ｔと配線層４４の凹部４４Ｃとの間の隙間を埋めるように形成されている。このように、配線層４４に形成した凹部４４Ｃにより、配線層４４と保護絶縁層６０との間の隙間を埋めるように表面処理層７１が形成されることにより、配線層４４とバンプ１１の間の接続強度を高めることができる。
上記の配線層４４等の製造方法を説明せる。
図８（ａ）に示すように、保護絶縁層６０に開口部６０Ｘを形成する。この工程において、フォトリソグラフィの条件を設定することにより、開口部６０Ｘの下端が裾をひくような形状となる。これにより、開口部６０Ｘの下端に、内側に突出する突出部６０Ｔを有する保護絶縁層６０が形成される。次に、図８（ｂ）に示すように、保護絶縁層６０の開口部６０Ｘを通して配線層４４の上面をエッチングして凹部４４Ｃを形成する。配線層４４はたとえば銅または銅合金である場合、エッチング液として、塩化第二銅水溶液、又は塩化第二鉄水溶液などが用いられる。
このように、凹部４４Ｃを形成した後、図５（ｂ）に示す工程において、無電解めっき法により表面処理層７１を形成する。このとき、表面処理層７１は、保護絶縁層６０と配線層４４の凹部４４Ｃとの間の隙間を埋めるように形成される。この後、上記実施形態と同様に、図５（ｃ）以降の工程における処理を施すことにより、図７に示す端子構造が得られる。
なお、上記実施形態において、上記配線層４４と同様に、図２（ｂ）に示す配線層４４の上面に凹部を形成してもよい。上記実施形態の配線層４４の場合、凹部によって保護絶縁層６０の開口部６０Ｘの下端と配線層４４との間に隙間が形成される。この隙間を埋めるように表面処理層７１が形成される。このように配線層４４に凹部を形成することにより、配線層４４とバンプ１１の間の接続強度を高めることができる。
図９に示すように、開口部６０Ｘを形成してもよい。開口部６０Ｘは、配線層４４の上面から保護絶縁層６０の上面に向かって開口径が徐々に大きくなるように形成されている。このような開口部６０Ｘに対しも、バンプ１１の基部１１Ａの側面１１Ｃと、開口部６０Ｘ壁面との間に隙間７３が形成される。バンプ１１の接続部１１Ｂは、たとえば図９に示すように、保護絶縁層６０の開口部６０Ｘの上端から横方向に膨張した形状、たとえば球状に形成される。なお、上記実施形態において同様にバンプ１１が形成されてもよい。
・上記実施形態において、図２（ｂ）に示す表面処理層７１を省略してもよい。
・上記実施形態において、必要に応じて、図２（ａ）に示す開口部５０Ｘから露出する配線層３４（外部接続用パッドＰ１）上に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＡｕ層、Ｎｉ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、外部接続用パッドＰ１の表面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、外部接続用パッドＰ１の表面に、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層が形成される。なお、開口部５０Ｘから露出する配線層３４（又は、配線層３４上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
・上記実施形態の配線基板１０の端子構造を、例えばＣＳＰ（Chip Size Package）やＷＬＰ（Wafer Level Package）等の半導体パッケージの端子構造に適用してもよい。
１１ バンプ（接続端子）
１１Ａ 基部
１１Ｂ 接続部
１１Ｃ 側面
４４ 配線層
４４Ｃ 凹部
６０ 保護絶縁層
６０Ｘ 開口部
７１ 表面処理層
７２ 合金層
７３ 隙間

Claims (10)

  1. 配線層と、
    前記配線層の一部を被覆し、前記配線層の上面の一部を露出する開口部を有する保護絶縁層と、
    前記開口部内に露出する前記配線層上に設けられた金属層と、
    前記金属層上に設けられた合金層と、
    前記合金層上に設けられた接続端子と、
    を有し、
    前記金属層の側面は、前記開口部の壁面に接しており、
    前記接続端子は、前記開口部内に形成された基部と、前記基部の上に形成され前記保護絶縁層の上面から突出する接続部とを有し、
    前記合金層は、錫を含む前記接続端子を形成するために前記金属層の上面に形成されたシード層を形成する金属と前記錫とを含む合金であり、
    前記基部の側面と前記開口部の壁面との間に隙間が形成されていること
    を特徴とする端子構造。
  2. 前記金属層と前記基部との間に前記合金層が形成され、前記基部の側面には前記合金層が形成されていないことを特徴とする請求項１に記載の端子構造。
  3. 前記配線層の上面に凹部が形成され、
    前記保護絶縁層は、前記開口部の下端に、内側に向かって突出する突出部を有し、
    前記金属層は、前記保護絶縁層の前記突出部と前記配線層の前記凹部との間の隙間を埋めるように形成されたことを特徴とする請求項１又は２に記載の端子構造。
  4. 前記接続端子は錫を含み、前記配線層は銅または銅合金からなり、前記合金層は、錫−銅合金であることを特徴とする請求項１〜３のいずれか一項に記載の端子構造。
  5. 前記金属層は、ニッケル層／パラジウム層／金層、金層、又はニッケル層／金層であることを特徴とする請求項１〜４のいずれか一項に記載の端子構造。
  6. 請求項１〜５のいずれか一項に記載の端子構造を有する配線基板。
  7. 配線層の一部を被覆し、前記配線層の上面の一部を露出する開口部を有する保護絶縁層を形成する工程と、
    前記開口部から露出する前記配線層の上面に、前記開口部の壁面に側面が接する金属層を形成する工程と、
    前記金属層上と前記壁面を含む前記保護絶縁層の表面とにシード層を形成する工程と、
    前記シード層の上に、前記開口部全体を露出するめっきマスクを形成する工程と、
    前記シード層を給電電極とする電解めっき法により、前記めっきマスクから露出する前記シード層上に電解めっき層を形成する工程と、
    前記めっきマスクを除去する工程と、
    エッチングにより、前記電解めっき層から露出する前記シード層と、前記保護絶縁層と前記電解めっき層の間の前記シード層とを除去する工程と、
    前記電解めっき層をリフロー処理して接続端子を形成する工程と、
    を有し、
    前記接続端子は、前記開口部内に形成された基部と、前記基部の上に形成され前記保護絶縁層の上面から突出する接続部とを有し、前記基部の側面と前記開口部の壁面との間に隙間が形成されていることを特徴とする端子構造の製造方法。
  8. 前記めっきマスクは、前記開口部内の前記シード層と、前記開口部の周囲の前記シード層を露出し、
    前記電解めっき層は、前記開口部内の前記シード層と、前記開口部の周囲の前記シード層との上に形成されることを特徴とする請求項７に記載の端子構造の製造方法。
  9. 前記エッチングにより、前記開口部の前記壁面と前記電解めっき層との間の前記シード層を除去することを特徴とする請求項７又は８に記載の端子構造の製造方法。
  10. 前記開口部を形成する工程において、前記開口部の下端に、内側に突出する突出部を形成し、
    前記金属層を形成する工程の前に、前記保護絶縁層の前記開口部を通して前記配線層の上面に凹部を形成する工程を有し、
    前記金属層を形成する工程において、前記保護絶縁層の前記突出部と前記凹部との間の隙間を埋めるように前記金属層を形成すること、を特徴とする請求項７〜９のいずれか一項に記載の端子構造の製造方法。
JP2015247602A 2015-12-18 2015-12-18 端子構造、端子構造の製造方法、及び配線基板 Active JP6780933B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015247602A JP6780933B2 (ja) 2015-12-18 2015-12-18 端子構造、端子構造の製造方法、及び配線基板
US15/373,107 US9893002B2 (en) 2015-12-18 2016-12-08 Terminal structure and wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015247602A JP6780933B2 (ja) 2015-12-18 2015-12-18 端子構造、端子構造の製造方法、及び配線基板

Publications (3)

Publication Number Publication Date
JP2017112318A JP2017112318A (ja) 2017-06-22
JP2017112318A5 JP2017112318A5 (ja) 2018-11-22
JP6780933B2 true JP6780933B2 (ja) 2020-11-04

Family

ID=59064603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015247602A Active JP6780933B2 (ja) 2015-12-18 2015-12-18 端子構造、端子構造の製造方法、及び配線基板

Country Status (2)

Country Link
US (1) US9893002B2 (ja)
JP (1) JP6780933B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128175B2 (en) * 2013-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company Packaging methods and packaged semiconductor devices
CN106601710B (zh) * 2015-10-19 2021-01-29 富士电机株式会社 半导体装置以及半导体装置的制造方法
US20180138115A1 (en) * 2016-11-11 2018-05-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
WO2018182595A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Embedded die microelectronic device with molded component
US10515888B2 (en) * 2017-09-18 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
JP6951219B2 (ja) * 2017-11-29 2021-10-20 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法
US10651052B2 (en) * 2018-01-12 2020-05-12 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
JP7112873B2 (ja) * 2018-04-05 2022-08-04 新光電気工業株式会社 配線基板、半導体パッケージ及び配線基板の製造方法
US10903151B2 (en) * 2018-05-23 2021-01-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US20200066626A1 (en) * 2018-08-21 2020-02-27 Intel Corporation Pocket structures, materials, and methods for integrated circuit package supports
JP7370926B2 (ja) * 2020-04-24 2023-10-30 新光電気工業株式会社 端子構造、配線基板及び端子構造の製造方法
JP2022161152A (ja) * 2021-04-08 2022-10-21 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
WO2023132231A1 (ja) * 2022-01-07 2023-07-13 株式会社村田製作所 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
JP2003152319A (ja) * 1996-12-27 2003-05-23 Ibiden Co Ltd プリント配線板
KR100343138B1 (ko) * 1999-06-25 2002-07-05 윤종용 기입 마스킹 기능을 갖는 반도체 메모리 장치 및 그 기입 마스킹 방법
TW490821B (en) * 2000-11-16 2002-06-11 Orient Semiconductor Elect Ltd Application of wire bonding technique on manufacture of wafer bump and wafer level chip scale package
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure
US8089156B2 (en) * 2007-10-24 2012-01-03 Panasonic Corporation Electrode structure for semiconductor chip with crack suppressing dummy metal patterns
JP2012506628A (ja) 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 基板上にはんだ堆積物を形成する方法
JPWO2011043102A1 (ja) * 2009-10-06 2013-03-04 株式会社フジクラ 回路基板
TWI395279B (zh) * 2009-12-30 2013-05-01 Ind Tech Res Inst 微凸塊結構
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
JP2012129369A (ja) 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd 配線基板
WO2014071815A1 (zh) * 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件及其形成方法
CN102915986B (zh) * 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
JP6057681B2 (ja) * 2012-11-21 2017-01-11 新光電気工業株式会社 配線基板及びその製造方法
JP6232249B2 (ja) * 2013-02-27 2017-11-15 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US9159683B2 (en) * 2014-02-10 2015-10-13 GlobalFoundries, Inc. Methods for etching copper during the fabrication of integrated circuits
CN105633046A (zh) * 2014-11-20 2016-06-01 三星电子株式会社 半导体装置和包括该半导体装置的半导体封装

Also Published As

Publication number Publication date
JP2017112318A (ja) 2017-06-22
US9893002B2 (en) 2018-02-13
US20170179012A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
JP6780933B2 (ja) 端子構造、端子構造の製造方法、及び配線基板
US10892216B2 (en) Wiring substrate and semiconductor device
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
US9627308B2 (en) Wiring substrate
JP6530298B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5951414B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP6764666B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006186321A (ja) 回路基板の製造方法及び電子部品実装構造体の製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
US9380712B2 (en) Wiring substrate and semiconductor device
US11171081B2 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
JP2011014944A (ja) 電子部品実装構造体の製造方法
JP2022025342A (ja) 配線基板及びその製造方法
US9773763B2 (en) Semiconductor device
JP2018107349A (ja) 配線基板、配線基板の製造方法
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6856444B2 (ja) 配線基板、配線基板の製造方法
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20130081862A1 (en) Wiring substrate and method of manufacturing the same
JP2024175345A (ja) 端子構造、配線基板及び端子構造の製造方法
JP2022189275A (ja) 端子構造、配線基板及び端子構造の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181011

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201015

R150 Certificate of patent or registration of utility model

Ref document number: 6780933

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150