JP6750360B2 - 半導体装置 - Google Patents

Description

本発明は、チップ温度を測定可能な半導体装置に関する。

チップ温度を測定可能な半導体装置として、スイッチング素子がオフからオンに切り替わる際に、ゲートオン電圧と、スイッチング素子から負荷へ流れる電流とを計測して素子温度を求める電力変換装置が提案されている（特許文献１参照）。また、所定の周波数で振動する電圧検出信号を制御電極に入力させることでＩＧＢＴにかかる電圧と一定の関係を有する第１電圧を検出し、検出した第１電圧に基づきＩＧＢＴの温度を算出する半導体装置が提案されている（特許文献２参照）。また、ダイオード等の温度検出素子によりパワー半導体デバイスの温度を検出する温度検出システムが提案されている（特許文献３参照）。

特許文献１に記載の装置では、ターンオン時のゲートオン電圧に基づいて素子温度を求めているが、ターンオン時のゲートオン電圧は不安定となり易く、ゲートオン電圧に基づいて素子温度を精度良く求めるのは困難である。特許文献２に記載の装置では、ＩＧＢＴにかかる電圧と一定の関係を有する第１電圧のみからＩＧＢＴの温度を算出するため、ＩＧＢＴの温度を精度良く求めるのは困難である。特許文献３に記載のシステムでは、半導体チップ上にダイオード等の温度検出素子を配置するため、構造や製造工程が複雑化し、パッケージの制御端子数が増加するという問題がある。特に、制御端子を増やせないパッケージには適用することができない。

特開２００８−１２５１５７号公報 特開２００８−３０５９８４号公報 特開２００９−１５８５４０号公報

上記問題に鑑み、本発明は、半導体チップ上に温度検出素子を別途設ける必要がなく、パッケージの制御端子数を増加させずに、簡易な構成でチップ温度を精度良く測定可能な半導体装置を提供することを目的とする。

本発明の一態様は、（ａ）制御電極、第１の主電極及び第２の主電極を有するスイッチング素子と、（ｂ）制御電極と第１の主電極との間に接続され、制御電極を駆動するゲート駆動信号を出力するゲート駆動回路と、（ｃ）スイッチング素子の制御電極と第１の主電極間のターンオフ時のミラー電圧を検出するミラー電圧検出器と、（ｄ）スイッチング素子を流れる主電流を検出する電流値検出回路と、（ｅ）検出されたミラー電圧及び主電流から、スイッチング素子の温度を算出する温度算出回路とを備える半導体装置であることを要旨とする。

本発明によれば、半導体チップ上に温度検出素子を設ける必要がなく、パッケージの制御端子数を増加させずに、簡易な構成でチップ温度を精度良く測定可能な測定可能な半導体装置を提供することができる。

本発明の実施形態に係る半導体装置の一例を示す回路図である。 本発明の実施形態に係る半導体装置のゲート−エミッタ間電圧、コレクタ−エミッタ間電圧及びコレクタ電流のターンオフ波形を示すグラフである。 図３（ａ）は、本発明の実施形態に係る半導体装置の動作時の制御信号のタイミングチャートであり、図３（ｂ）は、本発明の実施形態に係る半導体装置の動作時のゲート駆動信号のタイミングチャートである。 コレクタ電流を変化させたときのチップ温度とミラー電圧との関係を示すグラフである。 図５（ａ）は、チップ温度が２５℃のときにゲート−エミッタ間電圧を変化させた場合のコレクタ−エミッタ間電圧とコレクタ電流との関係を示すグラフであり、図５（ｂ）は、チップ温度が１２５℃のときにゲート−エミッタ間電圧を変化させた場合のコレクタ−エミッタ間電圧とコレクタ電流との関係を示すグラフである。 チップ温度が２５℃のときにコレクタ電流を変化させた場合のゲート−エミッタ間電圧とコレクタ−エミッタ間電圧との関係を示すグラフである。 本発明の実施形態に係る半導体装置の温度検出方法の一例を示すフローチャートである。 図８（ａ）は、本発明の実施形態に係る半導体装置のターンオフ時のゲート電圧波形を示すグラフであり、図８（ｂ）は、本発明の実施形態に係る半導体装置のターンオフ時のゲート電流波形を示すグラフである。

以下において、本発明の実施形態を図面を参照して説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

本明細書において、「第１の主電極」とは、ＩＧＢＴにおいてエミッタ領域又はコレクタ領域のいずれか一方となる半導体領域を意味する。ＭＯＳＦＥＴやＭＯＳＳＩＴ、或いはより一般化したＭＩＳＦＥＴやＭＩＳＳＩＴにおいてはソース領域又はドレイン領域のいずれか一方の主電極となる半導体領域を意味する。「第２の主電極」とは、ＩＧＢＴにおいて上記第１の主電極とはならないエミッタ領域又はコレクタ領域のいずれか一方となる半導体領域を意味する。ＭＯＳＦＥＴ等においては上記第１の主電極とはならないソース領域又はドレイン領域のいずれか一方となる半導体領域を意味する。即ち、第１の主電極がエミッタ領域であれば第２の主電極はコレクタ領域を意味し、第１の主電極がソース領域であれば第２の主電極はドレイン領域を意味する。

更に、以下に示す実施形態は、本発明の技術的思想を具体化するための半導体装置の製造方法を例示するものであって、本発明の技術的思想は、構成部品の材質や、それらの形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

（半導体装置の構成）
本発明の実施形態に係る半導体装置は、図１に示すように、制御電極（ゲート電極）１１ａ、第１の主電極（エミッタ電極）１１ｂ及び第２の主電極（コレクタ電極）１１ｃを有するスイッチング素子１１と、スイッチング素子１１のゲート電極１１ａとエミッタ電極１１ｂの間に接続されて、スイッチング素子１１のゲート電極１１ａを駆動するゲート駆動回路２と、ゲート駆動回路２の入力端子に出力端子を接続して、ゲート駆動回路２を制御する制御回路１とを備える。

制御回路１は、パルス幅変調（ＰＷＭ）制御のための制御信号Signal_PWMを生成し、生成した制御信号Signal_PWMをゲート駆動回路２に出力する。ゲート駆動回路２は、制御回路１からの制御信号Signal_PWMに応じて、ゲート駆動信号であるパルス電圧をスイッチング素子１１のゲート電極１１ａに印加する。

スイッチング素子１１は、例えば三相交流モータを駆動する電力変換回路の一部を構成するＩＧＢＴである。スイッチング素子１１には還流ダイオード１２が接続されている。スイッチング素子１１のゲートスイッチング電圧は例えば−１５Ｖ以上且つ１５Ｖ以下程度である。

スイッチング素子１１のターンオフ波形の一例を図２に示す。スイッチング素子１１のターンオフ時には、コレクタ−エミッタ間電圧Ｖ_ＣＥの変動によりゲート−コレクタ間容量が変化し、ゲート−コレクタ間容量を放電するためにゲート−エミッタ間電圧Ｖ_ＧＥがフラットとなるミラー効果が生じる。ミラー効果が生じるミラー期間Δｔの長さは、ゲート−コレクタ間容量とゲート抵抗の積に依存する。本明細書中では、このミラー期間Δｔにおけるゲート−エミッタ間電圧Ｖ_ＧＥを「ミラー電圧Ｖｍ」として定義する。

図１に示すように、本発明の実施形態に係る半導体装置は、スイッチング素子１１のゲート電極１１ａとエミッタ電極１１ｂ間のターンオフ時のミラー電圧Ｖｍを検出するミラー電圧検出器１０を更に備える。ミラー電圧検出器１０としては種々の電圧計が使用可能である。ミラー電圧検出器１０は、制御回路１の出力端子とゲート駆動回路２の入力端子を接続するノードＮ１に入力端子が接続された遅延回路３と、遅延回路３の出力端子に第１の入力端子が接続された電圧検出回路４を備える。電圧検出回路４の第２の入力端子は、スイッチング素子１１のゲート電極１１ａとゲート駆動回路２の出力端子を接続するノードＮ２に接続されている。電圧検出回路４の第３の入力端子は、スイッチング素子１１のエミッタ電極１１ｂとゲート駆動回路２の出力端子を接続するノードＮ４に接続されている。

遅延回路３は、制御回路１からの制御信号Signal_PWMを遅延させた遅延信号を電圧検出回路４に出力する。図３に示すように、制御信号Signal_PWMとゲート駆動信号との間には遅れ時間αが生じる。その遅れ時間αの経過後にゲート駆動信号が立ち下がり、ゲート抵抗により規定されるミラー期間βが開始する。このミラー期間βのうち、β／２以上且つ５β／６以下の範囲はミラー電圧Ｖｍが安定する。このため、ミラー電圧Ｖｍを検出するタイミングとなる遅延回路３による遅延時間は、制御信号Signal_PWMとゲート駆動信号の遅れ時間αと、ミラー期間βの１／２以上且つ５／６以下との和に設定することが好ましい。したがって、例えばミラー期間βの３／４が経過したタイミングでミラー電圧Ｖｍを測定する場合、遅延回路３による遅延時間ｔは、以下の式（１）で表すことができる。
ｔ＝α＋（３β／４） …（１）

電圧検出回路４は、遅延回路３から出力された遅延信号に応じたタイミングで、スイッチング素子１１のターンオフ時のミラー電圧Ｖｍを検出する。ターンオン時には逆回復電流の影響でゲート電圧が不安定となるが、ターンオフ時のゲート電圧はターンオン時と比較して安定しており、ミラー電圧Ｖｍを精度良く検出可能である。

スイッチング素子１１のエミッタ電極１１ｂには電流センサ５が配置されている。電流センサ５としては例えば変流器（ＣＴ）が使用可能である。ＣＴは、スイッチング素子１１のエミッタ電極１１ｂとコレクタ電極１１ｃの間に流れる主電流（コレクタ電流）Ｉｃを測定用電流に変換する。電流センサ５には電流値検出回路６の入力端子が接続されている。電流値検出回路６は、電流センサ５により検出されたコレクタ電流Ｉｃの値を検出する。

電圧検出回路４の出力端子及び電流値検出回路６の出力端子には、温度算出回路７の第１及び第２の入力端子がそれぞれ接続されている。温度算出回路７は、電圧検出回路４により検出されたミラー電圧Ｖｍの値と、電流値検出回路６により検出されたコレクタ電流Ｉｃの値とから、スイッチング素子１１の温度（ジャンクション温度）Ｔｊをチップ温度として算出する。

ここで、チップ温度Ｔｊ、ミラー電圧Ｖｍ及びコレクタ電流Ｉｃの相対的な関係について説明する。図４は、コレクタ電流Ｉｃを３段階で変化させた場合のチップ温度Ｔｊとミラー電圧Ｖｍとの関係を示す。図４において、「Ｉｃ大」の表記はコレクタ電流Ｉｃが相対的に大きい場合、「Ｉｃ中」の表記は相対的に２番目の大きさの場合、「Ｉｃ小」の表記はコレクタ電流Ｉｃが相対的に小さい場合を示している。図４から、コレクタ電流Ｉｃが大きくなるとミラー電圧Ｖｍは高くなることが分かる。

図５（ａ）は、チップ温度Ｔｊが２５℃のときに、ゲート−エミッタ間電圧Ｖ_ＧＥ＝８Ｖ、１０Ｖ、１２Ｖ、１５Ｖ、２０Ｖと変化させた場合のコレクタ−エミッタ間電圧Ｖ_ＣＥとコレクタ電流Ｉｃとの関係の典型例を示す。図５（ｂ）は、チップ温度Ｔｊが１２５℃のときに、ゲート−エミッタ間電圧Ｖ_ＧＥ＝８Ｖ、１０Ｖ、１２Ｖ、１５Ｖ、２０Ｖと変化させた場合のコレクタ−エミッタ間電圧Ｖ_ＣＥとコレクタ電流Ｉｃとの関係の典型例を示す。図５（ａ）及び図５（ｂ）から、チップ温度Ｔｊが高くなるとミラー電圧Ｖｍが低くなることが分かる。

図６は、チップ温度Ｔｊが２５℃のときに、コレクタ電流Ｉｃ＝１５０Ａ、３００Ａ、６００Ａと変化させた場合のゲート−エミッタ間電圧Ｖ_ＧＥとコレクタ−エミッタ間電圧Ｖ_ＣＥとの関係を示す。図６から、コレクタ電流Ｉｃが大きくなるとミラー電圧Ｖｍが高くなることが分かる。

以上から、チップ温度Ｔｊが高くなると、ミラー電圧Ｖｍが低くなり、且つコレクタ電流Ｉｃが大きくなる。一方、チップ温度Ｔｊが低くなると、ミラー電圧Ｖｍが高くなり、且つコレクタ電流Ｉｃが小さくなる。このように、チップ温度Ｔｊはミラー電圧Ｖｍ及びコレクタ電流Ｉｃに依存して変化する。したがって、温度算出回路７は、以下の式（２）のように、ミラー電圧Ｖｍ及びコレクタ電流Ｉｃの関数ｆ（Ｖｍ，Ｉｃ）を用いて、チップ温度Ｔｊを算出することができる。
Ｔｊ＝ａ×ｆ（Ｖｍ，Ｉｃ）＋ｂ …（２）

ここで、ａは傾斜の傾き、ｂは定数である。ａ，ｂの値及び関数ｆ（Ｖｍ，Ｉｃ）の特性は事前に測定したデータから適宜作成可能である。

温度算出回路７の出力端子は判定回路８の入力端子に接続されている。判定回路８の出力端子は制御回路１の入力端子に接続されている。判定回路８は、温度算出回路７により算出されたチップ温度Ｔｊを所定の温度Ｔａと比較して、チップ温度Ｔｊが所定の温度Ｔａ未満か否かを判定する。所定の温度Ｔａは、スイッチング素子１１の種類や使用環境により適宜設定可能である。判定回路８は、チップ温度Ｔｊが所定の温度Ｔａ未満と判定した場合、判定信号Signal_tempとして「０」を出力する。チップ温度Ｔｊが所定の温度Ｔａ以上と判定した場合、判定信号Signal_tempとして「１」を出力する。

制御回路１は、判定回路８からの判定信号Signal_tempが「０」の場合には、制御信号Signal_PWMの生成を継続することにより、スイッチング素子１１の駆動を継続する。一方、制御回路１は、判定回路８からの判定信号Signal_tempが「１」の場合には、制御信号Signal_PWMの生成を停止することにより、スイッチング素子１１の駆動を停止する。

（半導体装置の制御方法）
次に、図７のフローチャートを参照しながら、本発明の実施形態に係る半導体装置の温度検出方法を含む制御方法の一例を説明する。

ステップＳ１において、制御回路１は、ＰＷＭ制御のための制御信号Signal_PWMを生成し、生成した制御信号Signal_PWMをゲート駆動回路２に出力する。ゲート駆動回路２は、制御回路１からの制御信号Signal_PWMに応じてゲート駆動信号であるパルス電圧をスイッチング素子１１のゲート電極１１ａに印加することにより、スイッチング素子１１のゲート電極１１ａを駆動する。遅延回路３は、制御回路１からの制御信号Signal_PWMを所定の時間ｔだけ遅延させた遅延信号を出力する。電圧検出回路４は、遅延回路３からの遅延信号に応じタイミングで、スイッチング素子１１のゲート電極１１ａとエミッタ電極１１ｂ間のターンオフ時のミラー電圧Ｖｍを検出する。電流値検出回路６は、電流センサ５により検出されたコレクタ電流Ｉｃの値を検出する。

ステップＳ２において、温度算出回路７は、電圧検出回路４により検出されたターンオフ時のミラー電圧Ｖｍの値と、電流値検出回路６により検出されたコレクタ電流Ｉｃの値とから、式（２）を用いて、スイッチング素子１１の温度Ｔｊをチップ温度として算出する。

ステップＳ３において、判定回路８は、温度算出回路７により算出されたチップ温度Ｔｊが所定の温度Ｔａ未満か否かを判定する。判定回路８は、チップ温度Ｔｊが所定の温度Ｔａ未満と判定した場合、ステップＳ４に移行する。ステップＳ４において、判定回路８は、判定信号Signal_tempとして「０」を出力する。制御回路１は、判定回路８からの判定信号Signal_tempが「０」の場合には、制御信号Signal_PWMの生成を継続することにより、スイッチング素子１１の駆動を継続する。

一方、ステップＳ３において、チップ温度Ｔｊが所定の温度Ｔａ以上と判定した場合、ステップＳ５に移行する。ステップＳ５において、判定回路８は、判定信号Signal_tempとして「１」を出力する。制御回路１は、判定回路８からの判定信号Signal_tempが「１」の場合には、制御信号Signal_PWMの生成を停止し、スイッチング素子１１の駆動を停止する。

以上説明したように、本発明の実施形態に係る半導体装置によれば、ターンオフ時のミラー電圧Ｖｍの値とコレクタ電流Ｉｃの値とから、スイッチング素子１１の温度Ｔｊをチップ温度として算出する。これにより、既存のパッケージで制御端子数を増加させずに、簡易な構成で、スイッチング素子１１の温度を精度良く算出することができる。

（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

例えば、電圧検出回路４が、スイッチング素子１１のターンオフ時のミラー電圧Ｖを検出する電圧計等の代わりに、スイッチング素子１１のターンオフ時のゲート電流を検出する電流センサを有していてもよい。この場合、電圧検出回路４は、検出したゲート電流の変化から静電容量を求め、静電容量Ｑからミラー電圧Ｖｍを検出してもよい。例えば、図８（ａ）及び図８（ｂ）に、スイッチング素子１１のターンオフ時のゲート電圧波形及びゲート電流波形をそれぞれ示す。図８（ｂ）の斜線の領域で示すように、ミラー期間βにおけるゲート電流の変化の積分値から静電容量Ｑを求めることにより、ミラー電圧Ｖｍを検出することができる。

また、スイッチング素子１１がＩＧＢＴである場合を例示したが、これに限定されるものではない。スイッチング素子１１としては、例えばＭＯＳトランジスタやＭＩＳトランジスタ等であってもよい。ＭＯＳトランジスタにはＭＯＳＦＥＴやＭＯＳＳＩＴがある。同様に、ＭＩＳトランジスタにはＭＩＳＦＥＴやＭＩＳＳＩＴがある。

１…制御回路
２…ゲート駆動回路
３…遅延回路
４…電圧検出回路
５…電流センサ
６…電流値検出回路
７…温度算出回路
８…判定回路
１０…ミラー電圧検出器
１１…スイッチング素子
１１ａ…制御電極
１１ｂ…第１の主電極
１１ｃ…第２の主電極
１２…還流ダイオード

Claims (5)

1. 制御電極、第１の主電極及び第２の主電極を有するスイッチング素子と、
   前記制御電極と前記第１の主電極との間に接続され、前記制御電極を駆動するゲート駆動信号を出力するゲート駆動回路と、
   前記スイッチング素子の前記制御電極と前記第１の主電極間のターンオフ時のミラー電圧を検出するミラー電圧検出器と、
   前記スイッチング素子を流れる主電流を検出する電流センサと、
   前記電流センサにより検出された主電流を検出する電流値検出回路と、
   検出された前記ミラー電圧及び前記電流値検出回路により検出された主電流から、前記スイッチング素子の温度を算出する温度算出回路
   とを備えることを特徴とする半導体装置。
2. 前記ミラー電圧検出器が、
   前記ゲート駆動回路を制御する制御信号を遅延させた遅延信号を出力する遅延回路と、
   前記遅延信号に応じたタイミングで前記ミラー電圧の値を検出する電圧検出回路
   とを備えることを特徴とする請求項１に記載の半導体装置。
3. 前記遅延回路による遅延時間を、前記制御信号と前記ゲート駆動信号の遅れ時間と、前記スイッチング素子のゲート抵抗により規定されるミラー期間の１／２以上且つ５／６以下との和に設定することを特徴とする請求項２に記載の半導体装置。
4. 前記算出されたスイッチング素子の温度が所定の温度未満か否かを判定する判定回路を更に備え、
   前記判定回路は、前記所定の温度以上と判定された場合、前記スイッチング素子の駆動を停止するための第１の判定信号を出力し、
   前記判定回路は、前記所定の温度未満と判定された場合、前記スイッチング素子の駆動を継続するための第２の判定信号を出力する
   ことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
5. 前記ミラー電圧検出器は、前記スイッチング素子の前記ターンオフ時のゲート電流の変化を検出し、前記ゲート電流の変化の積分値から静電容量を求め、前記静電容量から前記ミラー電圧を検出することを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。

Images