JP6743035B2 - 撮像装置、製造方法 - Google Patents

Description

本技術は、撮像装置、製造方法に関する。詳しくは、赤外域に受光感度を有する撮像装置、製造方法に関する。

化合物半導体に形成されたフォトダイオードアレイを有する撮像装置では、信号読み出し用シリコンＩＣ（ＲＯＩＣ:Read Out IC）の読み出し電極と、当該フォトダイオードの電極とが向き合って、両方の間に介在するバンプによって導通がとられる。フォトダイオードは、可視域より長波長側の赤外域では、化合物半導体により形成されるため、化合物半導体とシリコン（ＩＣ）とのハイブリッド構成と呼ばれることがある。

上記の化合物半導体の結晶は、機械的力には弱いため、上記のバンプには、融点が低く柔らかいインジウム（Ｉｎ）が用いられることが多い。インジウムのバンプは上記特性に起因して、フォトダイオードの電極またはＲＯＩＣの読み出し電極に設けられる際、形が乱れて不揃いになりやすい。１つの撮像装置には数万個〜数十万個のバンプが設けられるが、このような形状逸脱が大きいバンプを防止することは難しく、その対策について、例えば、特許文献１や特許文献２で提案がなされている。

特開２０１１−９６９２１号公報 特開２０１０−１５７６６７号公報

上記したように、可視域より長波長側の赤外域では、フォトダイオードを化合物半導体により形成する必要があるため、例えばバンプに用いる材料などに制約がある。またそのような制約のために、バンプの高さにバラツキが生じやすく、ショートしやすいために、その制御が困難であり、アレイ化や微細化が困難であった。

また、特許文献１や特許文献２に記載の構造によると、キャリアを集める電極が、受光面と反対側の面にあり、受光面の表面で光電変換されたキャリアが、電極にたどり着く前に、再結合し、感度が低下してしまう可能性があった。

本技術は、このような状況に鑑みてなされたものであり、フォトダイオードを化合物半導体により形成した場合であってもアレイ化や微細化ができ、感度が低下するようなことを防ぐことができるようにするものである。

本技術の一側面の撮像装置は、赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、前記受光素子からの信号を処理する信号処理回路と、前記受光素子の受光面側に形成されている上部電極と、前記上部電極と対をなす下部電極とを備え、前記受光素子アレイと前記信号処理回路は、所定の材料の膜で接合され、前記受光素子アレイの終端部分以外の受光素子は、前記受光素子を貫通しているスルービアを介して、前記上部電極と前記信号処理回路は接続され、前記下部電極は、前記受光素子アレイに配列された受光素子で共通した電極とされ、前記受光素子アレイの終端部分の受光素子は、前記受光素子の下部に設けられた電極まで貫通しているスルービアを介して、前記下部電極と前記電極が接続されている。

前記化合物半導体は、ＩＩＩ−Ｖ族半導体であるようにすることができる。

前記電極は、接地されているようにすることができる。

前記所定の材料の膜は、ＳｉＯ２（二酸化ケイ素）で形成されているようにすることができる。

前記下部電極は、前記信号処理回路と、前記受光素子アレイの外周部で接続されているようにすることができる。

前記スルービアは、固定電荷膜で内部が覆われ、前記固定電荷膜上に、前記上部電極の一部が積層されているようにすることができる。

本技術の一側面の製造方法は、赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、前記受光素子からの信号を処理する信号処理回路と、前記受光素子の受光面側に形成されている上部電極と、前記上部電極と対をなす下部電極とを備える撮像装置を製造する製造方法において、前記受光素子アレイと前記信号処理回路を、所定の材料の膜で接合し、前記受光素子アレイの終端部分以外の受光素子を、前記受光素子を貫通するスルービアを形成し、前記上部電極と前記信号処理回路を、前記スルービアを介して接続し、前記下部電極を、前記受光素子アレイに配列された受光素子で共通した電極として形成し、前記受光素子アレイの終端部分の受光素子を、前記受光素子の下部に電極を形成し、前記受光素子の一部に、前記電極の上面まで貫通するスルービアを形成し、前記下部電極と前記電極を、前記スルービアを介して接続するステップを含む。

前記化合物半導体は、ＩＩＩ−Ｖ族半導体であるようにすることができる。

前記電極が、接地されているように製造するようにすることができる。

前記所定の材料の膜を、ＳｉＯ２（二酸化ケイ素）で形成するようにすることができる。

前記下部電極を、前記信号処理回路と、前記受光素子アレイの外周部で接続するステップをさらに含むようにすることができる。

本技術の一側面の撮像装置においては、赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、受光素子からの信号を処理する信号処理回路と、受光素子の受光面側に形成されている上部電極と、上部電極と対をなす下部電極とが備えられる。また、受光素子アレイと信号処理回路は、所定の材料の膜で接合され、受光素子アレイの終端部分以外の受光素子は、受光素子を貫通しているスルービアを介して、上部電極と信号処理回路は接続され、下部電極は、受光素子アレイに配列された受光素子で共通した電極とされ、受光素子アレイの終端部分の受光素子は、受光素子の下部に設けられた電極まで貫通しているスルービアを介して、下部電極と電極が接続されている。

本技術の一側面の製造方法においては、前記撮像装置が製造される。

本技術の一側面によれば、フォトダイオードを化合物半導体により形成した場合であってもアレイ化や微細化ができ、感度が低下するようなことを防ぐことができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

画素アレイ部の構成を示す図である。 画素の構成を示す図である。 外周部に位置する画素の構成を示す図である。 外周部に位置する画素の他の構成を示す図である。 メサ分離について説明するための図である。 プレーナ分離について説明するための図である。 画素の製造について説明するための図である。 画素の製造について説明するための図である。 画素の製造について説明するための図である。 画素の製造について説明するための図である。 画素の製造について説明するための図である。 画素の製造について説明するための図である。 撮像装置の使用例を示す図である。 撮像装置の構成を示す図である。

以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は、以下の順序で行う。
１．画素の構成
２．受光層エリアの構成
３．製造について
４．撮像装置の使用例

＜画素の構成＞
本技術は、赤外線イメージセンサを備える撮像装置に適用できる。撮像装置としては、例えば、人や物などを検出する装置とすることができる。撮像装置は、図１に示すように受光層エリアに、画素アレイ部１０を備える。画素アレイ部１０には、複数の画素がアレイ状に配置されている。画素アレイ部１０に配列されている画素は、赤外域に受光感度を持つ化合物半導体からなる受光素子である。

画素アレイ部１０に配置されている画素（受光素子）からの信号を読み出し処理する信号処理回路（図１では不図示）等が、受光層エリアの下層に積層されている。

受光層エリアの外周部（図１中、斜線を付して示した部分であり、以下、画素アレイ部１０’と記述する）に配置されている画素と、受光層エリアの外周部以外のエリア（図１中、斜線を付した部分の内側に位置するエリア）に配置されている画素とは一部異なる構成を有する。

図２は、受光層エリアの外周部以外のエリアに配置されている画素の構成を示し、例えば、図１のＡ−Ａ’の部分で切断したときの断面図を表す。図３は、受光層エリアの外周部（画素アレイ部１０’）に配置されている画素の構成を示し、例えば、図１のＡ−Ａ’の部分で切断したときの断面図を表す。

図２には、受光層エリア内に配置されている画素２０−１と画素２０−２を示した。以下、画素２０−１と画素２０−２を、個々に区別する必要がない場合、単に画素２０と記述する。他の部分も同様に記述する。

画素２０は、信号処理回路３０と赤外線イメージセンサ４０とが積層された構成とされている。赤外線イメージセンサ４０は、受光素子として機能する。信号処理回路３０は、ＲＯＩＣ（readout integrated circuit）などと称される回路とすることでき、赤外線イメージセンサ４０で光電変換された信号の読み出しや、読み出した信号の処理を行う。

信号処理回路３０には、赤外線イメージセンサ４０と接続される電極３１や配線３２を含む配線層が形成されている。電極３１は、例えば、Ｃｕ（銅）で形成され、配線３２は、Ａｌ（アルミニウム）で形成される。

赤外線イメージセンサ４０は、信号処理回路３０と基板接着されている。赤外線イメージセンサ４０と信号処理回路３０の接着には、ＳｉＯ２（二酸化ケイ素）を用いることができる。赤外線イメージセンサ４０の信号処理回路３０側には、まず電極４１が積層されている。電極４１は、例えば、Ｗ（タングステン）やＴｉ（チタン）で形成されている。図３を参照して後述するように、電極４１は、接地されている下部電極５０と接続され、上部電極４９と対をなす電極として設けられている。

電極４１の上層に、ｎ−ＩｎＰ層（ｎ−ＩｎＡｌＡｓ層）４２が積層され、ｎ−ＩｎＰ層４２上に、受光層の一部として機能するｉ−ＩｎＧａＡｓ層４３が積層されている。ここでは、受光層を、ＩｎＧａＡｓ層を備えたものとして説明を続けるが、例えば、タイプ２のＩｎＧａＡｓ／ＧａＡｓＳｂ多重量子井戸構造とすることもできる。ＩｎＧａＡｓ層はバンドギャップが小さいため単独でも赤外域の光を受光できる。また、他の種類のＩＩＩ−Ｖ族半導体、たとえばＧａＡｓＳｂと多重量子井戸構造を組むことで、受光の際、電子はＧａＡｓＳｂの価電子帯からＩｎＧａＡｓの伝導帯へのタイプ２の遷移が可能になるので、より長波長域の受光が可能になる。

ｉ−ＩｎＧａＡｓ層４３上の開口されている部分には、Ｐ−ＩｎＰ層４４が積層されている。Ｐ−ＩｎＰ層４４上には、透明電極としてＩＴＯ４５が積層されている。さらに、ＩＴＯ４５上には、保護膜４６が積層されている。

保護膜４６上の開口部分以外のところには、絶縁膜４７が積層されている。この絶縁膜４７は、ＳｉＯ２で形成することができる。絶縁膜４７上には、保護膜４８が積層され、さらに上部電極４９が積層されている。上部電極４９は、ＩＴＯ４５と接続されている。

画素２０間には、スルービア６０が形成されている。図２に示した例では、画素２０−１の左側にスルービア６０−１が形成され、右側にスルービア６０−２が形成されている。スルービア６０の側面には、上部電極４９と保護膜４８が成膜されている。換言すれば、スルービア６０の中心部分は、上部電極４９が成膜され、その上部電極４９の内側（受光層側）に保護膜４８が成膜されている。

保護膜４８は、絶縁膜として機能し、スルービア６０内部において、受光層と上部電極４９との間に絶縁膜が形成されている構造とされている。

なお、図２に示したスルービア６０内に成膜されている上部電極４９は、隙間がある形状で示しているが、隙間がない状態で上部電極４９が成膜されていても良い。換言すれば、スルービア６０内は、上部電極４９の材料で充填されている構成としても良い。

保護膜４６と保護膜４８は、同一の材料としても良いし、異なる材料でもよい。保護膜４６、保護膜４８は、例えば、ＨｆＯ、ＡｌＯ、ＴａＯ、ＳｉＮ、ＳｉＯＮで形成されるようにすることができる。またスルービア６０内を覆う保護膜は、後述する製造工程で画素２０が製造されため、保護膜４８となる。スルービア６０内を覆う保護膜は、負バイアスをもつ固定電荷膜とすることができ、固定電荷膜としては、上記したＨｆＯ、ＡｌＯ、ＴａＯ、ＳｉＮ、ＳｉＯＮで形成された膜とすることができる。

上部電極４９の一方は、信号処理回路３０内の配線３２と接続され、他方は、ＩＴＯ４５と接続されている。上部電極４９とＩＴＯ４５は、スルービア６１を介して接続されている。スルービア６１は、赤外線イメージセンサ４０の保護膜４６を貫通するように構成され、その貫通されたスルービア６１内に、上部電極４９を材料が充填されることで、上部電極４９とＩＴＯ４５が接続される。

上部電極４９は、受光層（ｉ−ＩｎＧａＡｓ層４３）で光電変換された電荷を集めるための電極である。光は、図２中、上方向から入射し、受光層に受光される。上部電極４９が、光が入射する側（受光面側）に設けられることで、受光層の表面で光電変換されたキャリアを効率良く集められるようになり、感度を向上させることが可能となる。

従来の受光面と反対側に上部電極が備えられている構造の場合、受光表面で光電変換されたキャリアが、上部電極にたどり着く前に再結合してしまい、感度が低下してしまう可能性があった。しかしながら、本技術を適用した画素２０においては、受光面側に上部電極４９が設けられているため、発生したキャリアが上部電極４９にたどりつく前に再結合しまうようなことを防ぐことが可能となり、感度が低下してしまうようなことを防ぐことが可能となる。

また、従来のような赤外線イメージセンサと信号処理回路が、バンプにより接続されている構造の場合、バンプの高さのバラツキの制御や、ショートなどの問題があり、アレイ化や微細化が困難であったが、本技術によれば、バンプにより赤外線イメージセンサ４０と信号処理回路３０が接続されている構造ではないため、バンプにより接続することにより発生する問題を解消することが可能である。

このように、各画素２０の上部電極４９は、赤外線イメージセンサ４０（受光層）を貫通し、信号処理回路３０内の配線３２の表面まで形成されているスルービア６０により、信号処理回路３０内の配線３２と接続されている。上部電極４９に対をなす下部電極は、画素アレイ部１０の外周部分（画素アレイ部１０’）に配置されている画素に設けられている。

図３は、受光エリアの外周部（画素アレイ部１０’）に配置されている画素の構成を示し、例えば、図１のＡ−Ａ’の部分で切断したときの断面図を表す。図３では、画素アレイ部１０’に位置する画素２０−３を図示している。

画素２０−３の構成は、図２に示した画素２０−１と比較して、下部電極５０が設けられている点が異なり、他の部分は同様であるため、同様な構成については説明を省略する。

画素２０−３の外周部側（図中、右側）に設けられているスルービア７０は、外周部以外のエリアに設けられているスルービア６０と異なる構造とされている。

スルービア７０は、スルービア６０と異なり、赤外線イメージセンサ４０（受光層）を貫通せず、赤外線イメージセンサ４０を構成する電極４１のところまで設けられている。スルービア７０内には、下部電極５０と保護膜４８が成膜されている。下部電極５０は、スルービア７０内に成膜されることで、電極４１と接続されている。すなわち、電極４１は、下部電極５０と接続されることで、下部電極として機能し、下部電極５０の一部として設けられている。

ここで図３に示した画素２０−３の左側に示したスルービア６０と、右側に示したスルービア７０を比較する。スルービア６０は、赤外線イメージセンサ４０を貫通し、その内部は、上部電極４９と保護膜４８が成膜されている。上部電極４９と電極４１との間には、保護膜４８が成膜されているため、上部電極４９と電極４１は、接続されていない。

一方、スルービア７０は、赤外線イメージセンサ４０を貫通せず、その内部は、下部電極５０と保護膜４８が成膜されている。そして下部電極５０は電極４１に接続されている。よって、電極４１は、下部電極５０の一部を構成している。

このように、画素アレイ部１０を構成する画素２０は、上部に、上部電極４９が形成され、下部に、下部電極５０（電極４１）が形成されている構成となされている。

画素アレイ部１０’の終端部分（図３中、右側であり、点線の円で囲んだ部分Ｂ）において、下部電極５０は、信号処理回路３０内の配線３３と接続されている。この下部電極５０と接続される配線３３は、接地されている。

図３を参照して説明したように、スルービア７０を設けて、下部電極５０と電極４１を接続する構成としても良いが、図４に示すように、スルービア７０を設けずに、下部電極５０と電極４１が接続されている構成とすることもできる。

図４に示した画素２０−３’は、画素アレイ部１０’に設けられている画素であるが、電極４１と下部電極５０を接続するためのスルービア７０が形成されていない構成とされている。以下の説明においては、図３に示した画素２０−３と区別を付けるために、図４に示した画素にはダッシュを付し、画素２０−３’と記述する。他の部分も、同様に記述するが、画素２０−３’と画素２０−３を区別する必要が無い場合には、単に画素２０−３と記述する。

図４に示した画素２０−３’は、画素アレイ部１０の外周部以外のエリアに配置されている画素２０−３と同様の構造を有しているが、画素アレイ部１０の外周部側（図４中、右側）には、スルービア７０が形成されていない構成とされている。

下部電極５０’は、画素アレイ部１０’の終端部分で、接地されている配線３３と接続されている。図４の部分Ｂ’の部分を参照するに、下部電極５０’は、信号処理回路３０内の配線３３と、画素アレイ部１０’の終端部分で接続されている。下部電極５０と赤外線イメージセンサ４０内の電極４１’も、画素アレイ部１０’の終端部分で接続されている。

赤外線イメージセンサ４０の電極４１’は、画素アレイ部１０の終端部分（部分Ｂ’）まで延長され、終端部分において、換言すれば、画素２０−３’の側面よりも外側の部分で、下部電極５０’と接続される。このように、画素アレイ部１０の終端部分において、下部電極５０’、電極４１’、および配線３３が接続される構成とすることができる。

このように、下部電極５０を複数の画素２０で共通の電極とすることで、微細化することが可能となる。また、各画素２０の開口率を上げることも可能となる。

＜受光層エリアの構成＞
上記したように、上部電極４９は、スルービア６０により信号処理回路３０内の配線３２と接続され、下部電極５０は、スルービア７０により赤外線イメージセンサ４０内の電極４１と接続され、終端部分で信号処理回路３０内の配線３３と接続され、接地されている。または下部電極５０’は、終端部分で赤外線イメージセンサ４０内の電極４１’と接続され、信号処理回路３０内の配線３３’と接続され、接地されている。

このような上部電極４９と下部電極５０を有する画素を上側から見た場合、図５または図６に示すような位置に、スルービアが形成され、Ｐ−ＩｎＰ層４４が形成されている。

図５は、メサ分離で画素間を分離したときの画素の断面図と上部から見たときの平面図である。図５のＡに示した画素２０の断面図は、図２に示した画素２０の断面図と同一である。図５のＢは、図５のＡに示した画素２０を、受光面側から見たときの平面図であり、ビアの位置とＰ−ＩｎＰ層４４のエリアを図示してある。図５のＢでは、２×２の４画素を示している。

図５のＢに示したように、画素２０−１、画素２０−２、画素２０−１１、および画素２０−１２のそれぞれの間は、分離部８０が設けられ、分離されている。画素２０−１の左下側にスルービア６０−１が形成されており、その右側にスルービア６１−１が形成されている。上部電極４９は、スルービア６０−１、スルービア６１−１上に形成されているとともに、画素２０の間にも形成されているが、それぞれ他の上部電極４９と接触することなく、独立に形成されている。

図６は、プレーナ分離で画素間を分離したときの画素の断面図と上部から見たときの平面図である。図６のＡに示した画素２０の断面図は、図５のＡに示した画素２０の断面図とほぼ同一である。図６のＡに示した画素２０においては、Ｐ−ＩｎＰ層４４がスルービア６０間に設けられ、保護膜４６で分断されていない点が、図５のＡに示した画素２０と異なる。

図６のＢは、図６のＡに示した画素２０を、受光面側から見たときの平面図であり、ビアの位置とＰ−ＩｎＰ層４４のエリアを図示してある。図６のＢでは、２×２の４画素を示している。図５のＢに示した画素２０と異なる点は、Ｐ−ＩｎＰ層４４がスルービア６０−１以外の部分では繋がっている点が異なる。なお、画素２０間は、不純物で分離されている。

メサ分離（図５）よりも、プレーナ分離（図６）の方が、Ｐ−ＩｎＰ層４４のエリア、すなわちＰ層のエリアが大きいため、受光層エリアを拡大することができる。

このように、本技術は、メサ分離、プレーナ分離のどちらの分離方法においても適用できる。また、これら以外の分離方法であっても、本技術を適用できる。

なお、図５のＢ、図６のＢにおいて、スルービア６０とスルービア６１の形状は、それぞれ四角形で示したが、円形など、他の形状であっても良い。

＜製造について＞
上記した画素２０の製造について図７乃至図１２を参照して説明する。

工程Ｓ１（図７）において、基板が用意される。基板として、支持基板としてのｎ−ＩｎＰ層１０１上に、バッファ層としてのＮ−ＩｎＧａＡｓ層１０２が形成され、Ｎ−ＩｎＧａＡｓ層１０２上にＰ−ＩｎＰ層４４、ｉ−ＩｎＧａＡｓ層４３、およびｎ−ＩｎＰ（ｎ−ＩｎＡｌＡｓ）層４２がこの順で形成されている。基板は、結晶成長法などにより形成されたものとすることができる。

工程Ｓ２において、基板上に、上部電極４９となる電極が成膜され、電極上に絶縁膜（酸化膜）１０３が成膜される。電極は、例えば、Ｗ（タングステン）やＴｉ（チタン）といった材料で成膜され、絶縁膜１０３は、ＳｉＯ２（二酸化ケイ素）といった材料で成膜される。

工程Ｓ３において、基板（赤外線イメージセンサ４０）と信号処理回路３０（ＲＯＩＣ基板）との貼り合わせが行われる。赤外線イメージセンサ４０の下面に成膜された絶縁膜１０３と信号処理回路３０の上面が、接着剤により接着される。なお、赤外線イメージセンサ４０に絶縁膜１０３が設けられ、その絶縁膜１０３と信号処理回路３０が貼り合わせられるようにしても良いが、絶縁膜１０３を設けずに、貼り合わせが行われるようにしても良い。

本技術によると、赤外線イメージセンサ４０と信号処理回路３０とは、所定の接着剤などにより基板同士で張り合わされ、バンプなどにより接合される工程はない。赤外線イメージセンサ４０と信号処理回路３０は、異なる材料で構成されている。例えば、赤外線イメージセンサ４０は、ＩｎＧａＡｓなどの化合物半導体により形成され、信号処理回路３０は、シリコン（Ｓｉ）などの材料で形成されている。

このように、赤外線イメージセンサ４０と信号処理回路３０は、異なる材料で形成されているため、仮にバンプにより接合した場合、バンプに用いることができる材料に制約が出てしまう。またそのような制約のために、バンプの高さにバラツキが生じやすく、ショートしやすいために、その制御が困難であり、アレイ化や微細化が困難である可能性がある。

しかしながら、本技術によれば、赤外線イメージセンサ４０と信号処理回路３０の貼り付けは、バンプではなく、基板同士の接着により行われるため、バンプを用いる場合に生じる上記したような問題が発生することはなく、アレイ化や微細化を実現することができる。

また、バンプを用いないため、バンプを用いたときの材料の制約がなくなり、赤外線イメージセンサ４０と信号処理回路３０の貼り合わせ面の材料の選択の自由度が増す。

工程Ｓ４（図８）において、ｎ−ＩｎＰ層１０１とＮ−ＩｎＧａＡｓ層１０２が剥離される。Ｉｎｐは、可視光を吸収するため、可能な限り薄くしておくことが好ましいため、工程Ｓ４において、支持基板として用いられていたｎ−ＩｎＰ層１０１とバッファ層として成膜されていたＮ−ＩｎＧａＡｓ層１０２が剥離される。

工程Ｓ５において、ＩＴＯ４５が成膜される。ＩＴＯ４５は、透明電極膜であり、上部電極４９と接続され、受光層（ｉ−ＩｎＧａＡｓ層４３）で光電変換されたキャリアを読み出すのに用いられる。本技術によれば、ＩＴＯ４５は、受光面側に形成されることで、キャリアを集める電極を受光面側に配置することができる。

仮に、キャリアを集める電極が、受光面と反対側の面にあるように電極が形成された場合、受光面の表面で光電変換されたキャリアが、電極にたどり着く前に、再結合し、感度が低下してしまう可能性があるが、本技術によれば、ＩＴＯ４５が、受光面側に形成されるため、感度が低下してしまうことを防ぎ、感度を向上させることが可能となる。

工程Ｓ６において、ＩＴＯ４５が加工される。ＩＴＯ４５を残す部分にレジスト１１０が塗布され、エッチングが行われることで、ＩＴＯ４５が加工される。

工程Ｓ７（図９）において、Ｐ−ＩｎＰ層４４が加工される。Ｐ−ＩｎＰ層４４を残す部分にレジスト１１１が塗布され、エッチングが行われることで、Ｐ−ＩｎＰ層４４が加工される。このレジスト１１１のマスク形状は、図５を参照して説明したメサ分離の場合と図６を参照して説明したプレーナ分離の場合とでは異なり、適用する分離方法に適した形状とされる。

工程Ｓ８において、加工後のＩＴＯ４５、Ｐ−ＩｎＰ層４４上に、保護膜４６が成膜される。この保護膜４６は、界面ケア膜として成膜され、材料として例えば、ＳｉＮ（窒化シリコン）を用いることができる。

工程Ｓ９において、絶縁膜４７が成膜される。絶縁膜４７は、例えば、ＳｉＯ２膜とすることができる。

工程Ｓ１０（図１０）において、スルービア６０（７０）を形成する部分以外のところに、レジスト１１２が塗布され、ハードマスクが形成され、エッチングが行われる。

工程Ｓ１０乃至工程Ｓ１２において、スルービア６０（７０）が形成されるが、図３を参照して説明したように、スルービア７０を有する画素２０を製造するか、図４を参照して説明したように、スルービア７０を有しない画素２０を製造するかにより、工程Ｓ１０におけるパターニングの形状は異なる。ここでは、図４を参照して説明したように、スルービア７０を有しない画素２０を製造する場合を例に挙げて説明を続ける。

工程Ｓ１０において、スルービア６０を形成する部分の絶縁膜４７が除去される。また、図１０に示したように、画素アレイ部１０’の終端側に位置する部分も、絶縁膜４７は除去される。

工程Ｓ１１において、ＩｎＧａＡｓの加工が行われることで、スルービア６０の一部に該当する部分が形成される。工程Ｓ１１の時点で、スルービア６０を形成する部分のｉ−ＩｎＧａＡｓ層４３、ｎ−ＩｎＰ層４２が除去される。また、図１０に示したように、画素アレイ部１０’の終端側に位置する部分も、ｉ−ＩｎＧａＡｓ層４３、ｎ−ＩｎＰ層４２は除去される。

工程Ｓ１２において、レジスト１１３が塗布され、エッチングされることで、スルービア６０を形成する部分の電極４１、信号処理回路３０の配線３２の上面までが除去される。また、画素アレイ部１０’の終端側に位置する部分も、電極４１、信号処理回路３０の配線３３の上面まで除去される。

なお、ここでは、工程Ｓ１０乃至Ｓ１２でスルービア６０が形成されるとしたが、このような工程を経ずに、例えば、工程Ｓ１０において、一気に、信号処理回路３０の配線３２（３３）上まで加工が行われるようにしても良い。

なお、図３に示したスルービア７０を有する画素２０を製造する場合、工程Ｓ１１のところに図示した状態で加工を止めることで、スルービア７０を形成できる。すなわち、工程Ｓ１０と工程Ｓ１１で、スルービア６０の一部と、スルービア７０を形成することができる。そして、工程Ｓ１２において、スルービア６０の残りの部分を加工することで、スルービア６０とスルービア７０を形成することができる。

工程Ｓ１３（図１１）において、保護膜４８が成膜される。図１１に示したように、保護膜４８は、絶縁膜４７上に形成されるとともに、スルービア６０の側面にも成膜される。また、画素アレイ部１０’の終端側においては、電極４１上、信号処理回路３０の配線３３上にも、保護膜４８は成膜される。

工程Ｓ１４において、画素２０の開口部分が形成される。開口部分以外のところにレジスト１１４が塗布され、エッチングされることで、開口部分が形成される。図１１に示したように、ＩＴＯ４５が形成されている部分上の絶縁膜４７と保護膜４８が除去される。

工程Ｓ１５において、上部電極４９または下部電極５０と接続される部分を形成するためのレジスト１１５が塗布され、エッチングが行われる。エッチングが行われることで、スルービア６０の配線３２上に成膜されていた保護膜４８が除去される。またＩＴＯ４５上の保護膜４８が除去されることで、スルービア６１が形成される。また、画素アレイ部１０’の終端側の電極４１上の保護膜４８が除去される。

工程Ｓ１６（図１２）において、接続電極が成膜される。工程Ｓ１６においては、上部電極４９および下部電極５０となる電極が、例えば、Ｗ（タングステン）により成膜される。

工程Ｓ１７において、接続電極のエッチングが行われる。上部電極４９および下部電極５０を残す部分にレジスト１１５が塗布され、エッチングが行われることで、上部電極４９および下部電極５０が形成される。

工程Ｓ１８において、レジスト１１６が塗布され、エッチングが行われることでＰＡＤが開口される。図１２中、画素アレイ部１０’の終端側であり、信号処理回路３０の配線３３上の保護膜４８が除去される。この保護膜４８が除去され、配線３３がむき出しになっている部分と、図示していない回路が接続される。

レジスト１１６が除去されることで、図４に示した画素２０−３’が製造される。また、画素アレイ部１０’以外のエリアの画素２０（図２）も、上記した工程で製造される。このようにして、画素２０が製造される。

本技術によれば、赤外線イメージセンサ４０の微細化、平坦化、感度向上が可能となる。

＜撮像装置の使用例＞
図１３は、上述の撮像装置の使用例を示す図である。

上述した撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。

・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供され装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

図１４は、本技術を適用した電子機器の一例である撮像装置（カメラ装置）１００１の構成例を示すブロック図である。

図１４に示すように、撮像装置１００１は、レンズ群１０１１などを含む光学系、撮像素子１０１２、カメラ信号処理部であるＤＳＰ１０１３、フレームメモリ１０１４、表示装置１０１５、記録装置１０１６、操作系１０１７、及び、電源系１０１８等を有している。そして、ＤＳＰ１０１３、フレームメモリ１０１４、表示装置１０１５、記録装置１０１６、操作系１０１７、及び、電源系１０１８がバスライン１０１９を介して相互に接続された構成となっている。

レンズ群１０１１は、被写体からの入射光（像光）を取り込んで撮像素子１０１２の撮像面上に結像する。撮像素子１０１２は、レンズ群１０１１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。

表示装置１０１５は、液晶表示装置や有機ＥＬ（electro luminescence）表示装置等のパネル型表示装置から成り、撮像素子１０１２で撮像された動画または静止画を表示する。記録装置１０１６は、撮像素子１０１２で撮像された動画または静止画を、メモリカードやビデオテープやＤＶＤ（Digital Versatile Disk）等の記録媒体に記録する。

操作系１０１７は、ユーザによる操作の下に、本撮像装置１００１が持つ様々な機能について操作指令を発する。電源系１０１８は、ＤＳＰ１０１３、フレームメモリ１０１４、表示装置１０１５、記録装置１０１６、及び、操作系１０１７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

このような撮像装置１００１は、ビデオカメラやデジタルスチルカメラ、更には、スマートフォン、携帯電話機等のモバイル機器向けカメラモジュールに適用される。そして、この撮像装置１００１において、撮像素子１０１２として、上述した各実施形態に係る撮像装置を用いることができる。これにより、撮像装置１００１の画質を向上させることができる。

本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

なお、本技術は以下のような構成も取ることができる。
（１）
赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、
前記受光素子からの信号を処理する信号処理回路と、
前記受光素子の受光面側に形成されている上部電極と、
前記上部電極と対をなす下部電極と
を備え、
前記受光素子アレイと前記信号処理回路は、所定の材料の膜で接合され、
前記受光素子の一部を貫通しているスルービアを介して、前記上部電極と前記信号処理回路は接続され、
前記下部電極は、前記受光素子アレイに配列された受光素子で共通した電極とされている
撮像装置。
（２）
前記化合物半導体は、ＩＩＩ−Ｖ族半導体である
前記（１）に記載の撮像装置。
（３）
前記受光素子の下部に設けられた電極まで貫通しているスルービアを介して、前記下部電極と前記電極が接続されている
前記（１）または（２）に記載の撮像装置。
（４）
前記下部電極は、前記受光素子の下部に設けられた電極と、前記受光素子アレイの外周部で接続されている
前記（１）乃至（３）のいずれかに記載の撮像装置。
（５）
前記下部電極は、前記信号処理回路と、前記受光素子アレイの外周部で接続されている
前記（１）乃至（４）のいずれかに記載の撮像装置。
（６）
前記スルービアは、固定電荷膜で内部が覆われ、前記固定電荷膜上に、前記上部電極の一部が積層されている
前記（１）乃至（５）のいずれかに記載の撮像装置。
（７）
赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、
前記受光素子からの信号を処理する信号処理回路と、
前記受光素子の受光面側に形成されている上部電極と、
前記上部電極と対をなす下部電極と
を備える撮像装置を製造する製造方法において、
前記受光素子アレイと前記信号処理回路を、所定の材料の膜で接合し、
前記受光素子の一部を貫通するスルービアを形成し、
前記上部電極と前記信号処理回路を、前記スルービアを介して接続し、
前記下部電極を、前記受光素子アレイに配列された受光素子で共通した電極として形成する
ステップを含む製造方法。
（８）
前記化合物半導体は、ＩＩＩ−Ｖ族半導体である
前記（７）に記載の製造方法。
（９）
前記受光素子の下部に電極を形成し、
前記受光素子の一部に、前記電極の上面まで貫通するスルービアを形成し、
前記下部電極と前記電極を前記スルービアを介して接続する
ステップをさらに含む
前記（７）または（８）に記載の製造方法。
（１０）
前記下部電極を、前記受光素子の下部に設けられた電極と、前記受光素子アレイの外周部で接続するステップをさらに含む
前記（７）乃至（９）のいずれかに記載の製造方法。
（１１）
前記下部電極を、前記信号処理回路と、前記受光素子アレイの外周部で接続するステップをさらに含む
前記（７）乃至（１０）のいずれかに記載の製造方法。

１０ 画素アレイ部， ２０ 画素， ３０ 信号処理回路， ３１ 電極， ３２，３３ 配線， ４０ 赤外線イメージセンサ， ４１ 電極， ４２ ｎ−ＩｎＰ層， ４３ ｉ−ＩｎＧａＡｓ層， ４４ Ｐ−ＩｎＰ層， ４５ ＩＴＯ， ４６ 保護膜， ４７ 絶縁膜， ４８ 保護膜， ４９ 上部電極， ５０ 下部電極， ６０，６１，７０ スルービア

Claims (11)

1. 赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、
   前記受光素子からの信号を処理する信号処理回路と、
   前記受光素子の受光面側に形成されている上部電極と、
   前記上部電極と対をなす下部電極と
   を備え、
   前記受光素子アレイと前記信号処理回路は、所定の材料の膜で接合され、
   前記受光素子アレイの終端部分以外の受光素子は、
   前記受光素子を貫通しているスルービアを介して、前記上部電極と前記信号処理回路は接続され、
   前記下部電極は、前記受光素子アレイに配列された受光素子で共通した電極とされ、
   前記受光素子アレイの終端部分の受光素子は、
   前記受光素子の下部に設けられた電極まで貫通しているスルービアを介して、前記下部電極と前記電極が接続されている
   撮像装置。
2. 前記化合物半導体は、ＩＩＩ−Ｖ族半導体である
   請求項１に記載の撮像装置。
3. 前記電極は、接地されている
   請求項１に記載の撮像装置。
4. 前記所定の材料の膜は、ＳｉＯ２（二酸化ケイ素）で形成されている
   請求項１に記載の撮像装置。
5. 前記下部電極は、前記信号処理回路と、前記受光素子アレイの外周部で接続されている
   請求項１に記載の撮像装置。
6. 前記スルービアは、固定電荷膜で内部が覆われ、前記固定電荷膜上に、前記上部電極の一部が積層されている
   請求項１に記載の撮像装置。
7. 赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、
   前記受光素子からの信号を処理する信号処理回路と、
   前記受光素子の受光面側に形成されている上部電極と、
   前記上部電極と対をなす下部電極と
   を備える撮像装置を製造する製造方法において、
   前記受光素子アレイと前記信号処理回路を、所定の材料の膜で接合し、
   前記受光素子アレイの終端部分以外の受光素子を、
   前記受光素子を貫通するスルービアを形成し、
   前記上部電極と前記信号処理回路を、前記スルービアを介して接続し、
   前記下部電極を、前記受光素子アレイに配列された受光素子で共通した電極として形成し、
   前記受光素子アレイの終端部分の受光素子を、
   前記受光素子の下部に電極を形成し、
   前記受光素子の一部に、前記電極の上面まで貫通するスルービアを形成し、
   前記下部電極と前記電極を、前記スルービアを介して接続する
   ステップを含む製造方法。
8. 前記化合物半導体は、ＩＩＩ−Ｖ族半導体である
   請求項７に記載の製造方法。
9. 前記電極が、接地されているように製造する
   請求項７に記載の製造方法。
10. 前記所定の材料の膜を、ＳｉＯ２（二酸化ケイ素）で形成する
    請求項７に記載の製造方法。
11. 前記下部電極を、前記信号処理回路と、前記受光素子アレイの外周部で接続するステップをさらに含む
    請求項７に記載の製造方法。

Images