[go: up one dir, main page]

JP6738718B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP6738718B2
JP6738718B2 JP2016232678A JP2016232678A JP6738718B2 JP 6738718 B2 JP6738718 B2 JP 6738718B2 JP 2016232678 A JP2016232678 A JP 2016232678A JP 2016232678 A JP2016232678 A JP 2016232678A JP 6738718 B2 JP6738718 B2 JP 6738718B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
wiring
metal
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016232678A
Other languages
English (en)
Other versions
JP2018092975A (ja
Inventor
小林　和弘
和弘 小林
裕介 唐澤
裕介 唐澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016232678A priority Critical patent/JP6738718B2/ja
Priority to US15/810,578 priority patent/US10811348B2/en
Priority to KR1020170152768A priority patent/KR102361228B1/ko
Priority to TW106139672A priority patent/TWI731195B/zh
Publication of JP2018092975A publication Critical patent/JP2018092975A/ja
Priority to JP2020081417A priority patent/JP6935539B2/ja
Application granted granted Critical
Publication of JP6738718B2 publication Critical patent/JP6738718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、配線基板の製造方法に関する。
支持基板上に、銅からなる厚箔、剥離層、銅からなる薄箔を順次積層した支持体が知られている。この支持体を用いて配線基板を製造する際には、まず、薄箔上に開口部を備えたレジスト層を形成する。そして、開口部内に露出する薄箔上に銅からなる配線層を形成し、レジスト層を除去後、薄箔上に配線層を被覆する絶縁層を形成する。必要に応じて絶縁層上に更に配線層及び絶縁層を順次積層後、剥離層を介して支持基板及び厚箔を機械的に除去し、更に、薄箔をエッチングにより除去する（例えば、特許文献１参照）。
又、支持基板上に、銅からなる厚箔、剥離層、配線層に対して選択的にエッチング可能な金属からなる薄箔を順次積層した支持体が知られている。この支持体を用いて配線基板を製造する際には、薄箔上に開口部を備えたレジスト層を形成する。そして、開口部内に露出する薄箔上に配線層を形成し、レジスト層を除去後、薄箔上に配線層を被覆する絶縁層を形成する。必要に応じて絶縁層上に更に配線層及び絶縁層を順次積層後、剥離層を介して支持基板及び厚箔を機械的に除去し、更に、薄箔をエッチングにより除去する（例えば、特許文献２参照）。
特許第４２７３８９５号 特開２００２−７６５７８号公報
しかしながら、特許文献１に記載の配線基板の製造方法では、薄箔と配線層とは同一のエッチング液に可溶であるため、薄箔をエッチングにより除去する際に、オーバーエッチングにより配線層の端部もエッチングされ、配線層の表面が絶縁層の表面から窪んでしまう。配線層の表面が絶縁層の表面から窪んでしまうと、配線層と半導体チップ等をはんだで接続する際に、はんだが窪みに入り難いため、配線基板と半導体チップ等との接続信頼性が低下するおそれがある。
特許文献２に記載の配線基板の製造方法では、薄箔は配線層に対して選択的にエッチング可能であるため、薄箔を除去する工程でオーバーエッチングにより配線層の厚さが減少する問題は生じない。しかし、例えば薄箔がニッケルである場合、ニッケルの表面が酸化されて不動態膜が形成されやすいため、ニッケルと配線層との密着が得られずニッケルと配線層との界面が剥離する場合がある。その結果、配線基板の歩留まりが低下する。
本発明は、上記の点に鑑みてなされたものであり、接続信頼性及び歩留まりの向上を可能とする配線基板の製造方法を提供することを課題とする。
本配線基板の製造方法は、支持基板上に第１の金属層と、上面が粗化面である、若しくは粒子からなる、第２の金属層とが順次積層され、前記第２の金属層は前記第１の金属層に対して選択的にエッチング可能な支持体を準備する工程と、前記第２の金属層の上面に、第３の金属層を選択的に形成する工程と、エッチング液により前記第３の金属層を粗化すると同時に前記第３の金属層に被覆されていない前記第２の金属層を溶解し、前記第２の金属層上に前記第３の金属層が積層された第１の配線層を形成する工程と、前記第１の金属層上に、前記第１の配線層を被覆する絶縁層を形成する工程と、前記支持基板を除去し、更に前記第１の金属層をエッチングにより除去する工程と、を有し、前記第１の金属層をエッチングにより除去する工程の後、前記第２の金属層の残渣を除去するエッチング工程を更に有することを要件とする。
開示の技術によれば、接続信頼性及び歩留まりの向上を可能とする配線基板の製造方法を提供できる。
第１の実施の形態に係る配線基板を例示する図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第２の実施の形態に係る配線基板を例示する図である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 支持体の変形例を示す断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する断面図である。
図１を参照するに、配線基板１は、１層の配線層１０と、１層の絶縁層６０とを有するコアレスの配線基板である。配線層１０は、第１層１１上に第２層１２が積層された積層構造である。
配線基板１において、配線層１０は絶縁層６０の下面側に埋め込まれている。配線層１０の下面は絶縁層６０の下面から露出し、配線層１０の上面の一部及び側面は絶縁層６０に被覆されている。配線層１０の上面は、絶縁層６０の開口部６０ｘ内に選択的に露出されている。絶縁層６０の下面から露出する配線層１０の下面は、例えば、平面形状が円形に形成され、半導体チップと接続するためのパッドとして用いることができる。絶縁層６０の開口部６０ｘ内に選択的に露出する配線層１０の上面は、例えば、平面形状が円形に形成され、他の配線基板等と接続するためのパッドとして用いることができる。
配線層１０は、下面が絶縁層６０の下面から露出し、上面及び側面が絶縁層６０に被覆された配線パターンを有していてもよい。
なお、本実施の形態では、便宜上、配線基板１において、絶縁層６０の開口部６０ｘが開口する側を一方の側又は上側、配線層１０の第１層１１が絶縁層６０から露出する側を下側又は他方の側とする。又、各部位の絶縁層６０の開口部６０ｘが開口する側の面を一方の面又は上面、第１層１１が絶縁層６０から露出する側の面を他方の面又は下面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層６０の一方の面の法線方向から視ることを指し、平面形状とは対象物を絶縁層６０の一方の面の法線方向から視た形状を指すものとする。
配線層１０を構成する第１層１１は、例えば、銅（Ｃｕ）等を用いて形成することができる。第１層１１の厚さは、例えば、０．０１〜１．０μｍ程度とすることができる。第１層１１の上面は粗化面とされている。第１層１１の上面の面粗度は、例えば、Ｒａ０．３〜０．６μｍ程度とすることができる。第１層１１の下面は、例えば、絶縁層６０の下面と面一とすることができる。なお、第１層１１の下面は、上面とは異なり、粗化面ではなく平坦面である。
配線層１０を構成する第２層１２は、例えば、銅（Ｃｕ）等を用いて形成することができる。第２層１２の厚さは、例えば、３０μｍ程度とすることができる。第２層１２の上面は、絶縁層６０の開口部６０ｘ内に選択的に露出されている。第２層１２の上面及び側面は粗化面とされている。第２層１２の上面及び側面の面粗度は、例えば、Ｒａ０．３〜０．６μｍ程度とすることができる。
このように、第１層１１の上面を粗化面とすることにより、第２層１２の下面との密着性を向上することができる。その結果、第１層１１と第２層１２とが剥離することを防止できる。又、第２層１２の上面及び側面（配線層１０の上面及び側面）を粗化面とすることにより、絶縁層６０との密着性を向上することができる。又、後述するレジスト層９００との密着性が向上することで、信頼性の高いパターニングが可能となり配線のファイン化が可能となる。
絶縁層６０は、配線層１０が形成される層であり、ソルダーレジスト層としても機能している。絶縁層６０の材料としては、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。但し、絶縁層６０の材料として、例えば、非感光性（熱硬化性樹脂）のエポキシ系絶縁樹脂やポリイミド系絶縁樹脂を用いてもよい。絶縁層６０の厚さは、例えば１０〜５０μｍ程度とすることができる。なお、絶縁層６０の厚さとは、第２層１２の上面から絶縁層６０の上面までの距離である（他の絶縁層についても同様）。絶縁層６０は、上面側に開口する開口部６０ｘを有し、開口部６０ｘ内には配線層１０の第２層１２の上面の一部が露出している。
必要に応じ、開口部６０ｘ内に露出する第２層１２の上面に、はんだボール等の外部接続端子を設けてもよい。又、必要に応じ、第１層１１の下面、開口部６０ｘ内に露出する第２層１２の上面に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、金属層の形成に代えて、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施してもよい。なお、ＯＳＰ処理により形成される表面処理層は、アゾール化合物やイミダゾール化合物等からなる有機被膜である。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２及び図３は、第１の実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、支持体上に複数の配線基板となる部分を作製し支持体を除去後個片化して各配線基板とする工程の例を示すが、支持体上に１個ずつ配線基板を作製し支持体を除去する工程としてもよい。
まず、図２（ａ）に示す工程では、支持基板１４０上に金属層１３０、金属層１２０、及び金属層１１０が順次積層された支持体１００を準備する。
支持基板１４０としては、例えば、プリプレグを硬化させたものを用いることができる。プリプレグは、例えば、ガラス繊維やアラミド繊維等の織布や不織布（図示せず）にエポキシ系絶縁樹脂等を含侵させたものである。支持基板１４０の厚さは、例えば１８〜１００μｍ程度とすることができる。
金属層１３０は、例えば、銅からなる厚さ１０〜５０μｍ程度の金属箔（キャリア箔）である。金属層１３０上には、剥離層（図示せず）を介して、ニッケル等からなる厚さ１．５〜５μｍ程度の金属層１２０が剥離可能な状態で貼着されている。金属層１２０上には、銅等からなる厚さ０．０１〜１．０μｍ程度の金属層１１０が積層されている。金属層１１０の上面は粗化面とされており、下面よりも面粗度が大きい。金属層１１０の粗化面は、電解めっき法においてめっき液の組成を調整することで形成してもよいし、エッチングにより形成してもよい。金属層１１０の上面の面粗度は、例えば、Ｒａ０．３〜０．６μｍ程度とすることができる。なお、金属層１１０と金属層１２０との組み合わせは銅とニッケルには限定されず、互いに選択的にエッチング可能な金属を用いることができる。
次に、図２（ｂ）に示す工程では、支持体１００の金属層１１０の上面に、レジスト層９００を形成する。具体的には、例えば、金属層１１０の上面に、レジスト層９００として感光性樹脂からなるドライフィルムレジストをラミネートする。金属層１１０の上面は粗化面とされているため、レジスト層９００との密着性を向上することができる。
次に、図２（ｃ）に示す工程では、ドライフィルムレジスト等からなるレジスト層９００を露光及び現像によりパターニングし、配線層１０を形成する部分に金属層１１０の上面（粗化面）を選択的に露出する開口部９００ｘを形成する。
次に、図２（ｄ）に示す工程では、金属層１１０をめっき給電層に利用する電解めっき法により、レジスト層９００の開口部９００ｘ内に露出する金属層１１０の上面（粗化面）に第２層１２を選択的に形成する。第２層１２は、下面が金属層１１０の上面に接し、上面が開口部９００ｘ内に露出する。第２層１２として、金属層１１０と同一のエッチング液に可溶な金属層を形成することにより、図３（ｂ）に示す工程で第２層１２及び金属層１１０の表面を同時に粗化することができる。第２層１２及び金属層１１０は、例えば、銅層とすることができる。
次に、図３（ａ）に示す工程では、図２（ｄ）に示すレジスト層９００を剥離する。レジスト層９００は、例えば、水酸化ナトリウム等を含有する剥離液を用いて剥離できる。
次に、図３（ｂ）に示す工程で、エッチング液により第２層１２を粗化すると同時に第２層１２に被覆されていない金属層１１０を溶解して除去する。これにより、金属層１１０の残部が第１層１１となり、第１層１１上に第２層１２が積層された配線層１０が形成される。例えば、第１層１１及び第２層１２が銅層である場合には、例えば、過酸化水素／硫酸系水溶液や、過硫酸ナトリウム水溶液、過硫酸アンモニウム水溶液等のエッチング液を用いることができる。この際、金属層１２０がニッケルからなる場合には、金属層１２０がエッチングストップ層となるため、金属層１３０はエッチングされない。
第２層１２に覆われていない金属層１１０をエッチングにより除去すると同時に、第２層１２の上面及び側面が粗化される（すなわち、配線層１０の上面及び側面が粗化される）。配線層１０の上面及び側面の面粗度はＲａ０．３〜０．６μｍ程度とすることが好ましく、この場合のエッチング量は０．３５〜１．５μｍ程度となる。
つまり、図２（ａ）に示す工程で、金属層１１０をエッチング量０．３５〜１．５μｍで除去できる厚さ（例えば、厚さ０．０１〜１．０μｍ程度）に形成しておく。これにより、図３（ｂ）に示す工程で、配線層１０の上面及び側面をＲａ０．３〜０．６μｍ程度を狙ってエッチングするのと同時に、第２層１２に覆われていない金属層１１０を除去することができる。
次に、図３（ｃ）に示す工程では、金属層１２０の上面に配線層１０を被覆する絶縁層６０を形成する。絶縁層６０は、例えば、液状又はペースト状の絶縁樹脂を、スクリーン印刷法、ロールコート法、又は、スピンコート法等により、配線層１０を被覆するように塗布することで形成できる。或いは、フィルム状の絶縁樹脂を、配線層１０を被覆するようにラミネートしてもよい。絶縁樹脂としては、例えば、感光性又は非感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂やポリイミド系絶縁樹脂等を用いることができる。
そして、塗布又はラミネートした絶縁樹脂を露光及び現像することで絶縁層６０に配線層１０の上面を選択的に露出する開口部６０ｘを形成する（フォトリソグラフィ法）。非感光性のエポキシ系絶縁樹脂やポリイミド系絶縁樹脂等を絶縁層６０の材料として用いた場合には、開口部６０ｘをレーザ加工法やブラスト処理等により形成してもよい。開口部６０ｘをレーザ加工法により形成した場合には、デスミア処理を行い、開口部６０ｘ内に露出する配線層１０の上面に付着した絶縁層６０の樹脂残渣を除去することが好ましい。
次に、図３（ｄ）に示す工程では、図３（ｃ）に示す構造体から支持体１００の一部を除去する。具体的には、支持体１００に機械的な力を加え、金属層１２０と金属層１３０との界面を剥離する。前述のように、金属層１２０は、剥離層（図示せず）を介して金属層１３０上に剥離可能な状態で貼着されているため、金属層１２０と金属層１３０との界面は容易に剥離することができる。これにより、金属層１２０のみが絶縁層６０側に残り、支持体１００を構成する他の部材（金属層１３０及び支持基板１４０）が除去される。
次に、図３（ｅ）に示す工程では、金属層１２０（図３（ｄ）参照）を除去する。金属層１２０がニッケル（Ｎｉ）からなり配線層１０の第１層１１が銅からなる場合には、銅を除去せずにニッケル（Ｎｉ）を除去するエッチング液を選択する。例えば、過酸化水素／硝酸系水溶液等のエッチング液を用いることができる。これにより、配線層１０の第１層１１はエッチングせずに金属層１２０のみをエッチングすることができる。その結果、絶縁層６０の下面に配線層１０の第１層１１の下面が露出する。配線層１０の第１層１１の下面は、例えば、絶縁層６０の下面と面一とすることができる。
なお、絶縁層６０の下面の第１層１１の下面が露出している以外の領域に、金属層１１０の残渣が存在する場合には、エッチングにより除去することができる。この際、残渣は微量であるため、第１層１１の下面がエッチングにより窪むおそれはほとんどない。もちろん、図３（ｂ）の工程で、第２層１２に被覆されていない金属層１１０を完全に除去してもよい。
必要に応じ、絶縁層６０の下面に露出する配線層１０の第１層１１の下面や、開口部６０ｘ内に露出する配線層１０の第２層１２の上面に、例えば無電解めっき法等により金属層を形成してもよい。金属層の例としては、前述の通りである。又、絶縁層６０の下面に露出する配線層１０の第１層１１の下面や、開口部６０ｘ内に露出する配線層１０の第２層１２の上面に、ＯＳＰ処理等の酸化防止処理を施してもよい。
図３（ｅ）に示す工程の後、図３（ｅ）に示す構造体をスライサー等により切断位置Ｃで切断して個片化することにより、複数の配線基板１（図１参照）が完成する。必要に応じ、開口部６０ｘ内に露出する配線層１０の第２層１２の上面に、はんだボール等の外部接続端子を設けてもよい。
このように、第１の実施の形態に係る配線基板の製造方法によれば、支持基板１４０上に金属層１２０と、金属層１２０に対して選択的にエッチング可能な金属層１１０とが順次積層され、金属層１１０の上面が粗化面とされた支持体１００を用いる。そして、金属層１１０の粗化面に第２層１２を選択的に形成し、エッチング液により第２層１２を粗化すると同時に第２層１２に被覆されていない金属層１１０を溶解して除去して、第１層１１上に第２層１２が積層された配線層１０を形成する。
これにより、従来の方法のように、支持基板１４０並びに金属層１２０及び１３０を除去後に金属層１１０をエッチングする工程が不要となるため、配線層１０の下面が絶縁層６０の下面から窪むことがない。そのため、配線層１０と半導体チップ等をはんだで接続する際に、はんだが窪みに入り難い問題が生じないため、配線基板１と半導体チップ等との接続信頼性を向上できる。
又、従来の方法では、配線層の下面が絶縁層の下面から窪むことによる配線層の厚さの減少分を考慮して元々の配線層の厚さを厚くしておく必要がある。この場合、配線層を選択的に形成する際に用いるレジスト層の厚さが厚くなるため、配線層の高密度化（ファインパターン化）が困難になる。第１の実施の形態に係る配線基板の製造方法によれば、従来の方法に比べてレジスト層の厚さを薄くできるため、配線層の高密度化（ファインパターン化）が可能となる。
又、第１の実施の形態に係る配線基板の製造方法によれば、エッチングストップ層となる金属層１２０上に金属層１１０を形成しており、金属層１２０と金属層１１０に別々の材料を選択できる。そのため、エッチングストップ層となる金属層１２０の材料としてニッケルを選択した場合でも、ニッケルの表面は金属層１１０に被覆されているため、表面が酸化されることによる不動態膜の形成は抑制される。又、金属層１１０の材料として不動態膜が形成され難い銅等を選択することで、不動態膜に起因する金属層１１０と第２層１２との密着性の低下を回避できる。その結果、金属層１１０と第２層１２との界面が剥離することがなくなり、配線基板１の歩留まりを向上できる。
又、第１の実施の形態に係る配線基板の製造方法において、第２層１２として、金属層１１０と同一のエッチング液に可溶な金属層を形成することが好ましい。これにより、第２層１２に被覆されていない金属層１１０を除去すると同時に、第２層１２に被覆されている金属層１１０の側面並びに第２層１２の上面及び側面を粗化することができる。つまり、不要な金属層１１０の除去と、絶縁層６０との密着性を向上するための粗化とを同時に行うことができるため、配線基板１の製造工程の簡略化及び低コスト化が可能となる。
〈第２の実施の形態〉
第２の実施の形態では、３層構造の配線基板の例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
［第２の実施の形態に係る配線基板の構造］
まず、第２の実施の形態に係る配線基板の構造について説明する。図４は、第２の実施の形態に係る配線基板を例示する断面図である。図４を参照するに、第２の実施の形態に係る配線基板２は、絶縁層２０、配線層３０、絶縁層４０、配線層５０、及び絶縁層７０が追加された点が配線基板１（図１参照）と相違する。
絶縁層２０は、配線層１０の上面及び側面を被覆するように形成されている。絶縁層２０の材料としては、例えば、非感光性（熱硬化性樹脂）のエポキシ系絶縁樹脂やポリイミド系絶縁樹脂等を用いることができる。但し、絶縁層６０の材料として、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いてもよい。絶縁層２０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層２０の厚さは、例えば１０〜５０μｍ程度とすることができる。絶縁層２０は、上面側に開口するビアホール２０ｘを有し、ビアホール２０ｘ内には配線層１０の第２層１２の上面の一部が露出している。
配線層３０は、絶縁層２０上に形成されている。配線層３０は、絶縁層２０を貫通し配線層１０の上面を露出するビアホール２０ｘ内に充填されたビア配線、及び絶縁層２０の上面に形成された配線パターンを含んで構成されている。ビアホール２０ｘは、絶縁層４０側に開口されている開口部の径が配線層１０の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となっている。配線層３０は、ビアホール２０ｘの底部に露出した配線層１０と電気的に接続されている。
配線層３０は、第１層３１と、第２層３２と、第３層３３とを備えている。第１層３１は、絶縁層２０の上面のビアホール２０ｘの周囲に形成されている。第２層３２は、第１層３１上に形成され、第１層３１上から延在してビアホール２０ｘの内壁に沿って形成され、更にビアホール２０ｘ内に露出する配線層１０の上面を被覆している。第３層３３は、第２層３２上に形成され、内壁に第２層３２が形成されたビアホール２０ｘ内を充填している。
第１層３１、第２層３２、及び第３層３３の材料としては、例えば、銅等を用いることができる。第１層３１の厚さは、例えば、０．５〜５μｍ程度とすることができる。第２層３２の厚さは、例えば、０．３〜１．５μｍ程度とすることができる。第３層３３の厚さは、例えば、４〜３０μｍ程度とすることができる。
第１層３１の側面は、粗化面とされている。又、第２層３２の側面は、粗化面とされている。又、第３層３３の上面及び側面は粗化面とされている。つまり、配線層３０の上面及び側面は、粗化面とされている。第１層３１の側面、第２層３２の側面、並びに第３層３３の上面及び側面の面粗度は、例えば、Ｒａ０．３〜０．６μｍ程度とすることができる。
絶縁層４０は、配線層３０の上面及び側面を被覆するように形成されている。絶縁層４０の材料や厚さは、例えば、絶縁層２０と同様とすることができる。絶縁層４０は、上面側に開口するビアホール４０ｘを有し、ビアホール４０ｘ内には配線層３０の第３層３３の上面の一部が露出している。
配線層５０は、絶縁層４０上に形成されている。配線層５０は、絶縁層４０を貫通し配線層３０の上面を露出するビアホール４０ｘ内に充填されたビア配線、及び絶縁層４０の上面に形成された配線パターンを含んで構成されている。ビアホール４０ｘは、絶縁層６０側に開口されている開口部の径が配線層３０の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となっている。配線層５０は、ビアホール４０ｘの底部に露出した配線層３０と電気的に接続されている。
配線層５０は、第１層５１と、第２層５２と、第３層５３とを備えている。配線層５０の第１層５１、第２層５２、及び第３層５３の構造や材料等は、配線層３０の第１層３１、第２層３２、及び第３層３３と同様とすることができる。
第１層５１の側面は、粗化面とされている。又、第２層５２の側面は、粗化面とされている。又、第３層５３の上面及び側面は粗化面とされている。つまり、配線層５０の上面及び側面は、粗化面とされている。第１層５１の側面、第２層５２の側面、並びに第３層５３の上面及び側面の面粗度は、例えば、Ｒａ０．３〜０．６μｍ程度とすることができる。
絶縁層６０は、配線層５０の上面及び側面を被覆するように形成されている。絶縁層６０の開口部６０ｘ内には配線層５０の第３層５３の上面の一部が露出している。絶縁層６０の開口部６０ｘ内に選択的に露出する配線層５０の上面は、例えば、平面形状が円形に形成され、他の配線基板等と接続するためのパッドとして用いることができる。
絶縁層７０は、絶縁層２０の下面に、配線層１０を被覆するように形成されており、ソルダーレジスト層として機能している。絶縁層７０は開口部７０ｘを有し、開口部７０ｘは配線層１０を選択的に露出している。開口部７０ｘ内に露出する配線層１０の下面は、例えば、平面形状が円形に形成され、半導体チップと接続するためのパッドとして用いることができる。絶縁層７０の材料や厚さは、例えば、絶縁層６０と同様とすることができる。
［第２の実施の形態に係る配線基板の製造方法］
次に、第２の実施の形態に係る配線基板の製造方法について説明する。図５〜図７は、第２の実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、支持体上に複数の配線基板となる部分を作製し支持体を除去後個片化して各配線基板とする工程の例を示すが、支持体上に１個ずつ配線基板を作製し支持体を除去する工程としてもよい。
まず、第１の実施の形態の図２（ａ）〜図３（ｂ）に示す工程を実行する。そして、図５（ａ）に示す工程では、絶縁層２０上に銅箔等の金属箔３１０を積層する。具体的には、例えば、プリプレグの一方の面に金属箔３１０が接着された金属箔付プリプレグを準備する。そして、プリプレグが配線層１０を被覆するように金属層１２０の上面に金属箔付プリプレグを積層し、加熱処理しながら金型でプレス成形する。これにより、プリプレグが硬化し、上面に金属箔３１０が積層された絶縁層２０が形成される。なお、プリプレグに限らずガラスクロスを含有しない感光性・非感光性樹脂を用いても良い。
次に、図５（ｂ）に示す工程では、金属箔３１０及び絶縁層２０を貫通し、配線層１０の上面を露出するビアホール２０ｘを形成する。ビアホール２０ｘは、例えば、金属箔３１０及び絶縁層２０にレーザ光を照射するレーザ加工法により形成することができる。ビアホール２０ｘをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール２０ｘ内に露出する配線層１０の上面に付着した絶縁層２０の樹脂残渣を除去することが好ましい。
次に、図５（ｃ）に示す工程から図６（ｂ）に示す工程では、配線層３０を形成する。配線層３０は、例えば、セミアディティブ法により形成することができる。セミアディティブ法を用いて配線層３０を形成するには、まず、図５（ｃ）に示すように、無電解めっき法又はスパッタ法により、シード層として、銅等からなる金属層３２０を形成する。金属層３２０は、金属箔３１０の上面全面、ビアホール２０ｘの内壁面、及びビアホール２０ｘ内に露出する配線層１０の上面を連続的に被覆するように形成する。金属層３２０の厚さは、例えば、０．３〜１．５μｍ程度とすることができる。
なお、図５（ａ）に示す工程で金属箔３１０を積層せずに絶縁層２０となるプリプレグのみを積層し、図５（ｃ）に示す工程で絶縁層２０上に金属層３２０を直接形成してもよい。但し、金属箔付プリプレグを用いる場合、絶縁層２０と金属箔３１０との密着性を高くできるため、金属箔３１０上に金属層３２０を形成すると、結果として金属層３２０と絶縁層２０との密着性も向上できる点で好適である。
次に、図５（ｄ）に示すように、金属層３２０上に配線層３０に対応する開口部９１０ｘを備えたレジスト層９１０（ドライフィルムレジスト等）を形成する。そして、図６（ａ）に示すように、金属層３２０を給電層に利用した電解めっき法により、レジスト層９１０の開口部９１０ｘ内に銅等を析出して電解めっき層である第３層３３を選択的に形成する。
次に、図６（ｂ）に示すように、レジスト層９１０を除去した後、第３層３３をマスクにして、第３層３３に覆われていない金属箔３１０及び金属層３２０をエッチングにより除去する。これにより、金属箔３１０から第１層３１が形成され、金属層３２０から第２層３２が形成され、第１層３１と、第２層３２と、第３層３３とを備えた配線層３０が形成される。例えば、第１層３１及び第２層３２が銅からなる場合には、例えば、過酸化水素／硫酸系水溶液や、過硫酸ナトリウム水溶液、過硫酸アンモニウム水溶液等のエッチング液を用いることができる。
第３層３３に覆われていない金属箔３１０及び金属層３２０をエッチングにより除去すると同時に、第１層３１及び第２層３２の側面、並びに第３層３３の上面及び側面が粗化される（すなわち、配線層３０の上面及び側面が粗化される）。配線層３０の上面及び側面が粗化されることで、配線層３０と後工程で形成される絶縁層４０との密着性を向上できる。配線層３０の上面及び側面の面粗度はＲａ０．３〜０．６μｍ程度とすることが好ましく、この場合のエッチング量は０．３５〜１．５μｍ程度となる。
つまり、図５（ａ）及び図５（ｃ）に示す工程で、金属箔３１０と金属層３２０との総厚がエッチング量０．３５〜１．５μｍで除去できる厚さ（例えば、厚さ０．８μｍ）になるように金属箔３１０及び金属層３２０を形成しておく。これにより、図６（ｂ）に示す工程で、配線層３０の上面及び側面をＲａ０．３〜０．６μｍ程度を狙ってエッチングするのと同時に、第３層３３に覆われていない金属箔３１０及び金属層３２０を除去することができる。又、シード層の除去と粗化とを別工程で行っても良い。
次に、図６（ｃ）に示す工程では、図５（ａ）〜図６（ｂ）と同様の工程を実行し、絶縁層４０及び配線層５０を形成する。具体的には、絶縁層２０上に配線層３０を被覆する絶縁層４０を形成し、絶縁層４０に配線層３０の上面を露出するビアホール４０ｘを形成後、絶縁層４０上にビアホール４０ｘを介して配線層３０と電気的に接続する配線層５０を形成する。配線層５０の上面及び側面は、配線層３０の上面及び側面と同様に粗化される。配線層５０の上面及び側面が粗化されることで、配線層５０と後工程で形成される絶縁層６０との密着性を向上できる。
次に、図７（ａ）に示す工程では、図３（ｄ）に示す工程と同様にして、図６（ｃ）に示す構造体から支持体１００の一部を除去する。具体的には、支持体１００に機械的な力を加え、金属層１２０と金属層１３０との界面を剥離する。これにより、金属層１２０のみが絶縁層２０側に残り、支持体１００を構成する他の部材（金属層１３０及び支持基板１４０）が除去される。
次に、図７（ｂ）に示す工程では、図３（ｅ）に示す工程と同様にして、金属層１２０（図７（ａ）参照）を除去する。これにより、絶縁層２０の下面に配線層１０の第１層１１の下面が露出する。配線層１０の第１層１１の下面は、例えば、絶縁層２０の下面と面一とすることができる。
なお、絶縁層２０の下面の第１層１１の下面が露出している以外の領域に、金属層１１０の残渣が存在する場合には、エッチングにより除去することができる。この際、残渣は微量であるため、第１層１１の下面がエッチングにより窪むおそれはほとんどない。
次に、図７（ｃ）に示す工程では、絶縁層４０の上面に配線層５０を被覆する絶縁層６０を形成する。又、絶縁層２０の下面に配線層１０を被覆する絶縁層７０を形成する。絶縁層６０及び７０は、ソルダーレジスト層として機能する層である。そして、絶縁層６０に配線層５０の上面を選択的に露出する開口部６０ｘを形成する。又、絶縁層７０に配線層１０の下面を選択的に露出する開口部７０ｘを形成する。絶縁層６０及び７０並びに開口部６０ｘ及び７０ｘは、例えば、図３（ｃ）に示す工程の絶縁層６０及び開口部６０ｘと同様の方法により形成できる。
必要に応じ、絶縁層２０の下面に露出する配線層１０の第１層１１の下面や、開口部６０ｘ内に露出する配線層５０の第３層５３の上面に、例えば無電解めっき法等により金属層を形成してもよい。金属層の例としては、前述の通りである。又、絶縁層２０の下面に露出する配線層１０の第１層１１の下面や、開口部６０ｘ内に露出する配線層５０の第３層５３の上面に、ＯＳＰ処理等の酸化防止処理を施してもよい。
なお、絶縁層６０は、図６（ｃ）に示す工程で配線層５０を形成後に形成してもよい。又、絶縁層７０は、必要に応じて形成すればよい。
図７（ｃ）に示す工程の後、図７（ｃ）に示す構造体をスライサー等により切断位置Ｃで切断して個片化することにより、複数の配線基板２（図４参照）が完成する。必要に応じ、開口部６０ｘ内に露出する配線層５０の第３層５３の上面に、はんだボール等の外部接続端子を設けてもよい。
このように、３層構造の配線基板２を実現できる。配線層５０上に絶縁層及び配線層を必要数交互に積層し、４層構造以上の配線基板とすることも可能である。配線基板２は、第１の実施の形態と同様の効果を奏する。又、２層目以降の配線層についても、不要な金属層の除去と、絶縁層との密着性を向上するための配線層の粗化とを同時に行うことができるため、配線基板２の製造工程の簡略化及び低コスト化が可能となる。
〈支持体の変形例〉
ここでは、支持体の変形例を示す。なお、支持体の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図８は、支持体の変形例を示す断面図である。図８（ａ）に示すように、支持体１００Ａでは、金属層１２０と金属層１１０と間に、スパッタ法により形成された金属層１５０が積層されている。金属層１５０の材料としては、例えば、銅やニッケル等を用いることができる。金属層１５０の厚さは、例えば、０．１μｍ以下程度とすることができる。
例えば、金属層１２０がニッケル箔からなり、金属層１１０が電解銅めっき層からなる場合、両者の間の密着性が確保できない場合がある。この場合、両者の間にスパッタ法により形成された金属層１５０を配することで、両者の間の密着性を向上できる。
図８（ｂ）に示すように、支持体１００Ｂでは、支持基板１４０と金属層１２０との間に金属層１３０Ａが積層され、金属層１３０Ａの支持基板１４０と接する下面が粗化面とされている。金属層１３０Ａの下面の面粗度は、例えば、Ｒａ０．３〜１．０μｍ程度とすることができる。このように、金属層１３０Ａの支持基板１４０と接する面を粗化面とすることで、金属層１３０Ａと支持基板１４０との密着性を向上できる。支持体１００Ｂにおいて、支持体１００Ａと同様に、金属層１２０と金属層１１０と間に、スパッタ法により形成された金属層１５０を積層してもよい。
図８（ｃ）に示すように、支持体１００Ｃでは、金属層１２０上に粒子からなる金属層１１０Ａが設けられている。金属層１１０Ａは、１次粒子１１１、及び１次粒子１１１から形成される２次粒子１１２から構成されている。
１次粒子１１１の直径は、例えば、１０〜２００ｎｍとすることができる。より好適には１０〜４０ｎｍ程度とすることができる。又、２次粒子１１２の直径φ１は、例えば、１μｍ以下程度とすることができる。より好適には４００ｎｍ以下程度とすることができる。但し、１次粒子１１１及び２次粒子１１２の断面形状は、円形には限らず、楕円形、多角形等の様々な形状であって構わない。
金属層１１０Ａの上面の表面粗さは、Ｒｚ≦２．０μｍ（十点平均粗さ）とすることができる。なお、このＲｚには、下層となる金属層１２０の表面粗さに追随して生じる凹凸も含んでいる。
金属層１１０Ａは、例えば、硫酸銅溶液中において、限界電流密度近傍で陰極電解することで、デンドライト状若しくは微粒子状の銅の析出物を金属層１２０の表面に析出して形成できる。なお、銅の析出物の脱落を防止するため、金属層１１０Ａの上面を銅めっき等により被覆してもよい。その際の表面粗さは、銅めっき等により被覆される前の金属層１１０Ａの上面の表面粗さに追随してもよいし、金属層１１０Ａの上面を被覆した銅めっき等の表面が新たに粗化されていてもよい。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、配線基板１や配線基板２の製造方法において、支持基板１４０の両面に金属層１３０、金属層１２０、及び金属層１１０が順次積層された支持体を用いてもよい。この場合、支持体の両面側に配線基板となる各構成部を形成し、その後支持体の不要部を分離又は除去する工程とすることができる。
又、支持体において、剥離層は必ずしも設けなくてもよい。例えば、支持体において、剥離層を設けずに金属層１２０と金属層１３０とを外縁部のみで接着した構造とすることができる。この構造では、外縁部以外では、金属層１２０と金属層１３０とは接しているだけである。この場合は、図３（ｄ）に示す工程で、図３（ｃ）に示す構造体の金属層１２０と金属層１３０とが接着されている外縁部を切断して除去することで、金属層１３０及び支持基板１４０を金属層１２０と容易に分離することができる。
又、絶縁層７０を形成する際の、配線層１０の表面を粗化する工程により第１層１１がエッチングにより除去されてしまう場合があるが、その場合も窪み量は微小であり電子部品搭載性に対する影響はほとんどない。
１、２ 配線基板
１０ 配線層
１１、３１、５１ 第１層
１２、３２、５２ 第２層
２０、４０、６０、７０ 絶縁層
２０ｘ、４０ｘ ビアホール
３３、５３ 第３層
６０ｘ、７０ｘ 開口部
１００、１００Ａ、１００Ｂ 支持体
１１０、１１０Ａ、１２０、１３０、１３０Ａ、１５０、３２０ 金属層
１１１ １次粒子
１１２ ２次粒子
１４０ 支持基板
３１０ 金属箔

Claims (8)

  1. 支持基板上に第１の金属層と、上面が粗化面である、若しくは粒子からなる、第２の金属層とが順次積層され、前記第２の金属層は前記第１の金属層に対して選択的にエッチング可能な支持体を準備する工程と、
    前記第２の金属層の上面に、第３の金属層を選択的に形成する工程と、
    エッチング液により前記第３の金属層を粗化すると同時に前記第３の金属層に被覆されていない前記第２の金属層を溶解し、前記第２の金属層上に前記第３の金属層が積層された第１の配線層を形成する工程と、
    前記第１の金属層上に、前記第１の配線層を被覆する絶縁層を形成する工程と、
    前記支持基板を除去し、更に前記第１の金属層をエッチングにより除去する工程と、を有し、
    前記第１の金属層をエッチングにより除去する工程の後、前記第２の金属層の残渣を除去するエッチング工程を更に有する配線基板の製造方法。
  2. 前記絶縁層上に第２の配線層を形成する工程を含む請求項１に記載の配線基板の製造方法。
  3. 前記第３の金属層を選択的に形成する工程では、前記第２の金属層と同一のエッチング液に可溶な第３の金属層を形成する請求項１又は２に記載の配線基板の製造方法。
  4. 前記第２の配線層を形成する工程では、前記絶縁層上にシード層を形成する工程と、
    前記シード層上に、電解めっき層を選択的に形成する工程と、
    前記電解めっき層に被覆されていない前記シード層をエッチングにより除去し、前記シード層上に前記電解めっき層が積層された第２の配線層を形成する請求項２に記載の配線基板の製造方法。
  5. 前記第１の金属層はニッケルであり、前記第２の金属層及び前記第３の金属層は銅である請求項１乃至４の何れか一項に記載の配線基板の製造方法。
  6. 前記支持体の前記第１の金属層と前記第２の金属層との間に、スパッタ法により形成された第４の金属層が積層された請求項１乃至５の何れか一項に記載の配線基板の製造方法。
  7. 前記支持体の前記支持基板と前記第１の金属層との間に、第５の金属層が積層された請求項１乃至６の何れか一項に記載の配線基板の製造方法。
  8. 前記第５の金属層の前記支持基板と接する面が粗化面とされた請求項７に記載の配線基板の製造方法。
JP2016232678A 2016-11-30 2016-11-30 配線基板の製造方法 Active JP6738718B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016232678A JP6738718B2 (ja) 2016-11-30 2016-11-30 配線基板の製造方法
US15/810,578 US10811348B2 (en) 2016-11-30 2017-11-13 Method of manufacturing wiring substrate
KR1020170152768A KR102361228B1 (ko) 2016-11-30 2017-11-16 배선 기판 제조방법
TW106139672A TWI731195B (zh) 2016-11-30 2017-11-16 配線基板的製造方法
JP2020081417A JP6935539B2 (ja) 2016-11-30 2020-05-01 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016232678A JP6738718B2 (ja) 2016-11-30 2016-11-30 配線基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020081417A Division JP6935539B2 (ja) 2016-11-30 2020-05-01 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2018092975A JP2018092975A (ja) 2018-06-14
JP6738718B2 true JP6738718B2 (ja) 2020-08-12

Family

ID=62191064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016232678A Active JP6738718B2 (ja) 2016-11-30 2016-11-30 配線基板の製造方法

Country Status (4)

Country Link
US (1) US10811348B2 (ja)
JP (1) JP6738718B2 (ja)
KR (1) KR102361228B1 (ja)
TW (1) TWI731195B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145633B2 (en) * 2019-08-28 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
TWI867016B (zh) * 2020-07-30 2024-12-21 日商力森諾科股份有限公司 配線基板的製造方法
US12009315B2 (en) * 2020-09-03 2024-06-11 AT&SAustria Technologie & Systemtechnik AG Component carrier structure connectable by electrically conductive connection medium in recess with cavity having surface profile
TW202410319A (zh) * 2022-08-26 2024-03-01 日商Ｍｇｃ電子科技股份有限公司 積層體、及無芯基板之製造方法
CN118136516B (zh) * 2024-03-20 2024-08-16 合肥沛顿存储科技有限公司 一种提升晶圆级封装芯片可靠性的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0545328B1 (en) * 1991-11-29 1997-03-19 Hitachi Chemical Co., Ltd. Printed circuit board manufacturing process
US5504992A (en) * 1991-11-29 1996-04-09 Hitachi Chemical Company, Ltd. Fabrication process of wiring board
JP4691763B2 (ja) 2000-08-25 2011-06-01 イビデン株式会社 プリント配線板の製造方法
JP2002374066A (ja) 2001-06-14 2002-12-26 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2003152341A (ja) 2001-11-13 2003-05-23 Mitsui Mining & Smelting Co Ltd プリント配線板の導体形成に用いる多層複合材料及びその製造方法並びにその多層複合材料を用いたプリント配線板
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
KR100776248B1 (ko) * 2006-11-21 2007-11-16 삼성전기주식회사 인쇄회로기판 제조방법
TWI437938B (zh) * 2007-03-01 2014-05-11 Ajinomoto Kk A method of manufacturing a circuit board, a subsequent thin film to which a metal film is attached, and a circuit board
TWI634826B (zh) * 2013-06-17 2018-09-01 味之素股份有限公司 Manufacturing method of built-in component wiring board, built-in component insulating substrate, built-in component two-layer wiring substrate, and semiconductor device

Also Published As

Publication number Publication date
US10811348B2 (en) 2020-10-20
JP2018092975A (ja) 2018-06-14
TWI731195B (zh) 2021-06-21
KR102361228B1 (ko) 2022-02-10
TW201822607A (zh) 2018-06-16
US20180151486A1 (en) 2018-05-31
KR20180062354A (ko) 2018-06-08

Similar Documents

Publication Publication Date Title
JP6738718B2 (ja) 配線基板の製造方法
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
TWI481318B (zh) Laminated multilayer printed wiring board and method of manufacturing the same
JP2019192885A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2012169591A (ja) 多層配線基板
JP2019041041A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP5462777B2 (ja) 多層配線基板の製造方法
JP2015159197A (ja) 配線基板及びその製造方法
US9911695B2 (en) Wiring board including multiple wiring layers that are different in surface roughness
JP4170266B2 (ja) 配線基板の製造方法
JP2020155631A (ja) 配線基板及びその製造方法、半導体パッケージ
JP6457881B2 (ja) 配線基板及びその製造方法
JP2019212692A (ja) 配線基板及びその製造方法
JP6935539B2 (ja) 配線基板の製造方法
CN102308679B (zh) 多层印刷布线板的制造方法
JP5638269B2 (ja) 多層配線基板
US9741652B1 (en) Wiring substrate
JP2018060922A (ja) 配線基板及びその製造方法、半導体パッケージ
JP6689691B2 (ja) 配線基板及びその製造方法
JP2023125724A (ja) 配線基板及びその製造方法
JP4445778B2 (ja) 配線基板の製造方法
JP2011100792A (ja) 配線基板の製造方法
JP2007013048A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200720

R150 Certificate of patent or registration of utility model

Ref document number: 6738718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150