JP6628091B2

JP6628091B2 - 電力変換装置

Info

Publication number: JP6628091B2
Application number: JP2016028589A
Authority: JP
Inventors: 翔一原
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2015-04-23
Filing date: 2016-02-18
Publication date: 2020-01-08
Anticipated expiration: 2036-02-18
Also published as: US20160315557A1; CN106067738A; US9673735B2; CN106067738B; JP2016208810A

Description

本開示は、電力を変換する電力変換装置に関する。

特許文献１には、インバータ部とクランプ部を備えるインバータ装置が、開示されている。

特開２０１４−２０９８４１号公報

従来技術においては、コモンモードノイズの低減が望まれる。

本開示の一様態における電力変換回路は、第１〜第６のスイッチ素子と、第１〜第１０のダイオードと、第１〜第４のコンデンサと、制御部と、を備え、前記第１のスイッチ素子の第２端と前記第２のスイッチ素子の第１端とは、第１の接続点において、接続され、前記第３のスイッチ素子の第２端と前記第４のスイッチ素子の第１端とは、第２の接続点において、接続され、前記第１のスイッチ素子の第１端と前記第３のスイッチ素子の第１端とは、第３の接続点において、接続され、前記第２のスイッチ素子の第２端と前記第４のスイッチ素子の第２端とは、第４の接続点において、接続され、前記第５のスイッチ素子の第２端と前記第１の接続点とは、第５の接続点において、接続され、前記第６のスイッチ素子の第２端と前記第２の接続点とは、第６の接続点において、接続され、前記第５のスイッチ素子の第１端と前記第６のスイッチ素子の第１端とが、接続され、前記第３の接続点と前記第４の接続点との間に、入力電圧が入力され、前記制御部は、前記第１〜第６のスイッチ素子のオンオフを制御することにより、前記入力電圧を出力電圧に変換し、前記第５の接続点と前記第６の接続点との間から、前記出力電圧が出力され、前記第１〜第４のダイオードは、それぞれ、前記第１〜第４のスイッチ素子と、逆並列に接続され、前記第５のダイオードは、前記第５のスイッチ素子と、並列に接続され、前記第６のダイオードは、前記第６のスイッチ素子と、並列に接続され、前記第１〜第４のコンデンサは、それぞれ、前記第１〜第４のスイッチ素子と、並列に接続され、前記第７のダイオードは、前記第１のコンデンサと直列に接続され、かつ、前記第１のスイッチ素子と逆並列に接続され、前記第８のダイオードは、前記第２のコンデンサと直列に接続され、かつ、前記第２のスイッチ素子と並列に接続され、前記第９のダイオードは、前記第３のコンデンサと直列に接続され、かつ、前記第３のスイッチ素子と逆並列に接続され、前記第１０のダイオードは、前記第４のコンデンサと直列に接続され、かつ、前記第４のスイッチ素子と並列に接続される。

本開示によれば、コモンモードノイズを低減できる。

図１は、実施の形態１における電力変換装置１０００の概略構成を示す回路図である。図２は、実施の形態１におけるスイッチング動作を示すタイミング・チャートである。図３は、コモンモード電圧の発生状態を示す図である。図４は、コモンモード電圧の発生状態を示す図である。図５は、実施の形態１の変形例である電力変換装置１１００の概略構成を示す回路図である。

以下、実施の形態が、図面を参照しながら、説明される。

まず、本発明者の着眼点が、下記に説明される。

出力クランプ方式のインバータ装置は、他の方式のインバータ装置と動作が異なる。このため、出力クランプ方式のインバータ装置は、コモンモードノイズを発生しやすい。

特に、スイッチ素子のターンオフのタイミングのばらつきにより、インバータ部の出力のＵ相とＷ相でコモンモード成分が発生する。これは、高周波電磁ノイズの原因になる。

例えば、スイッチ素子と並列にコンデンサを接続し、スイッチング速度を遅くすることにより、ノイズを抑制できる。

すなわち、コンデンサによりスイッチング速度を遅くすると、パルス状電圧に含まれる高周波成分が減少する。これにより、機器の外に伝導するノイズを、低減することができる。

しかしながら、スイッチング速度を遅くすると、スイッチング損失が増加して、効率が悪化する。また必要なデッドタイムが長時間になり、機器の制御性が悪化する。

以上の着眼点に基づいて、本発明者は本開示の構成を創作するに至った。

（実施の形態１）
図１は、実施の形態１における電力変換装置１０００の概略構成を示す回路図である。

実施の形態１における電力変換装置１０００は、例えば、直流電圧を交流電圧へ変換する機能を有する。

実施の形態１における電力変換装置１０００は、インバータ部２と、クランプ部５と、を備える。

より具体的には、実施の形態１における電力変換装置１０００は、第１〜第６のスイッチ素子Ｑ１〜Ｑ６と、第１〜第１０のダイオードＤ１〜Ｄ１０と、第１〜第４のコンデンサＣ１〜Ｃ４と、制御部６と、を備える。

第１のスイッチ素子Ｑ１の第２端（例えば、エミッタ端子）と第２のスイッチ素子Ｑ２の第１端（例えば、コレクタ端子）とは、第１の接続点ａ１において、接続される。

第３のスイッチ素子Ｑ３の第２端（例えば、エミッタ端子）と第４のスイッチ素子Ｑ４の第１端（例えば、コレクタ端子）とは、第２の接続点ａ２において、接続される。

第１のスイッチ素子Ｑ１の第１端（例えば、コレクタ端子）と第３のスイッチ素子Ｑ３の第１端（例えば、コレクタ端子）とは、第３の接続点ａ３において、接続される。

第２のスイッチ素子Ｑ２の第２端（例えば、エミッタ端子）と第４のスイッチ素子Ｑ４の第２端（例えば、エミッタ端子）とは、第４の接続点ａ４において、接続される。

第５のスイッチ素子Ｑ５の第２端（例えば、エミッタ端子）と第１の接続点ａ１とは、第５の接続点ａ５において、接続される。

第６のスイッチ素子Ｑ６の第２端（例えば、エミッタ端子）と第２の接続点ａ２とは、第６の接続点ａ６において、接続される。

第５のスイッチ素子Ｑ５の第１端（例えば、コレクタ端子）と第６のスイッチ素子Ｑ６の第１端（例えば、コレクタ端子）とが、接続される。

第３の接続点ａ３と第４の接続点ａ４との間に、入力電圧が入力される。

制御部６は、第１〜第６のスイッチ素子Ｑ１〜Ｑ６のオンオフを制御することにより、当該入力電圧を出力電圧に変換する。

第５の接続点ａ５と第６の接続点ａ６との間から、当該出力電圧が出力される。

第１〜第４のダイオードＤ１〜Ｄ４は、それぞれ、第１〜第４のスイッチ素子Ｑ１〜Ｑ４と、逆並列に接続される。

第５のダイオードＤ５は、第５のスイッチ素子Ｑ５と、並列に接続される。

第６のダイオードＤ６は、第６のスイッチ素子Ｑ６と、並列に接続される。

第１〜第４のコンデンサＣ１〜Ｃ４は、それぞれ、第１〜第４のスイッチ素子Ｑ１〜Ｑ４と、並列に接続される。

第７のダイオードＤ７は、第１のコンデンサＣ１と直列に接続され、かつ、第１のスイッチ素子Ｑ１と逆並列に接続される。

第８のダイオードＤ８は、第２のコンデンサＣ２と直列に接続され、かつ、第２のスイッチ素子Ｑ２と並列に接続される。

第９のダイオードＤ９は、第３のコンデンサＣ３と直列に接続され、かつ、第３のスイッチ素子Ｑ３と逆並列に接続される。

第１０のダイオードＤ１０は、第４のコンデンサＣ４と直列に接続され、かつ、第４のスイッチ素子Ｑ４と並列に接続される。

以上の構成によれば、スイッチング損失の増加を抑制しながら、コモンモードノイズを低減できる。

なお、「逆並列に接続」とは、所定の２つの素子が並列に接続されており、かつ、当該２つの素子の導通方向が相互に反対である態様を示す。

上述の入力電圧は、例えば、直流電圧である。入力電圧は、例えば、直流電圧源３などから供給されてもよい。

上述の出力電圧は、例えば、交流電圧である。出力電圧は、例えば、負荷４などに供給されてもよい。

図２は、実施の形態１におけるスイッチング動作を示すタイミング・チャートである。

期間Ｔｐ１は、第１のスイッチ素子Ｑ１と第４のスイッチ素子Ｑ４とがオン状態であり、かつ、第５のスイッチ素子Ｑ５がオフ状態である期間である。

期間Ｔｐ２は、第１のスイッチ素子Ｑ１と第４のスイッチ素子Ｑ４とがオフ状態であり、かつ、第５のスイッチ素子Ｑ５がオン状態である期間である。

期間Ｔｎ１は、第２のスイッチ素子Ｑ２と第３のスイッチ素子Ｑ３とがオン状態であり、かつ、第６のスイッチ素子Ｑ６がオフ状態である期間である。

期間Ｔｎ２は、第２のスイッチ素子Ｑ２と第３のスイッチ素子Ｑ３とがオフ状態であり、かつ、第６のスイッチ素子Ｑ６がオン状態である期間である。

制御部６は、ある期間Ｔｐにおいて、第２のスイッチ素子Ｑ２と第３のスイッチ素子Ｑ３とをオフ状態とし、かつ、第６のスイッチ素子Ｑ６をオン状態とする。この期間Ｔｐにおいては、制御部６は、期間Ｔｐ１の長さを変調しながら、期間Ｔｐ１と期間Ｔｐ２とを交互に繰り返す。

また、制御部６は、別の期間Ｔｎにおいて、第１のスイッチ素子Ｑ１と第４のスイッチ素子Ｑ４とをオフ状態とし、かつ、第５のスイッチ素子Ｑ５をオン状態とする。この期間Ｔｎにおいては、制御部６は、期間Ｔｎ１の長さを変調しながら、期間Ｔｎ１と期間Ｔｎ２とを交互に繰り返す。

以上の動作により、入力電圧である直流電圧が、出力電圧である交流電圧に、変換される。

このように、実施の形態１における電力変換装置１０００は、出力交流電圧の極性に応じて、スイッチングするスイッチ素子が変化する。

出力電圧が正極性のタイミングでは、第１のスイッチ素子Ｑ１と第４のスイッチ素子Ｑ４と第５のスイッチ素子Ｑ５とが、デッドタイムを持って、相補的に、スイッチングする。このとき、第２のスイッチ素子Ｑ２と第３のスイッチ素子Ｑ３とは、オフ状態を維持する。また、第６のスイッチ素子Ｑ６は、オン状態を維持する。

出力電圧が負極性のタイミングでは、第２のスイッチ素子Ｑ２と第３のスイッチ素子Ｑ３と第６のスイッチ素子Ｑ６とが、デッドタイムを持って、相補的に、スイッチングする。このとき、第１のスイッチ素子Ｑ１と第４のスイッチ素子Ｑ４とは、オフ状態を維持する。また、第５のスイッチ素子Ｑ５は、オン状態を維持する。

制御部６は、例えば、図２に示されるように、三角波−正弦波方式に基づいて、制御パルスを作り出してもよい。

以上のようなＰＷＭ制御によって、制御部６は、インバータ部２およびクランプ部５のスイッチ素子Ｑ１〜Ｑ６のオン／オフ状態を切り替える（スイッチングする）。

これにより、制御部６は、例えば、負荷４に、交流波形に近似された電流または電圧を、印加することができる。

なお、制御部６におけるＰＷＭ制御は、ソフトウェア制御により、実現されてもよい。もしくは、制御部６におけるＰＷＭ制御は、コンパレータなどを用いたアナログ回路により、実現されてもよい。なお、制御部６は、例えば、プロセッサ（例えば、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、ＭＰＵ（Ｍｉｃｒｏ−ＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、など）とメモリとにより、構成されてもよい。このとき、当該プロセッサは、メモリに記憶されているプログラムを読み出して実行することで、本開示で示される制御方法を実行してもよい。

図３は、コモンモード電圧の発生状態を示す図である。

図３は、例えば、各スイッチ素子の特性ばらつきが無い場合（すなわち、理想的な条件での場合）の図である。

図３（ａ）は、第１のスイッチ素子Ｑ１と第４のスイッチ素子Ｑ４とがターンオフする際における、第１の接続点ａ１の電圧状態と第２の接続点ａ２の電圧状態とを示す。

図３（ｂ）は、図３（ａ）に対応するコモンモードノイズの電圧状態を示す。

第１のスイッチ素子Ｑ１と第４のスイッチ素子Ｑ４とがターンオフする直前の状態（すなわち、第１のスイッチ素子Ｑ１と第４のスイッチ素子Ｑ４がオン状態）では、電流は、直流電源３の正極から、第１のスイッチ素子Ｑ１、第１のリアクトルＬ１、負荷４、第２のリアクトルＬ２、第４のスイッチ素子Ｑ４、直流電源３の負極、の経路に流れている。

図３における時点ｔ１１において、Ｕ相とＷ相の遷移が開始される。すなわち、第１のスイッチ素子Ｑ１と第４のスイッチ素子Ｑ４とが、ターンオフする。すると、第１のリアクトルＬ１と第２のリアクトルＬ２とが電流源となり、第１〜第４のスイッチ素子Ｑ１〜Ｑ４の寄生容量が充放電される。その結果、第１の接続点ａ１の電圧が低下し、かつ、第２の接続点ａ２の電圧が上昇する。

図３における時点ｔ１２において、第１の接続点ａ１と第２の接続点ａ２とが、同電位になる。すると、第５のダイオードＤ５が導通する。これにより、第１のリアクトルＬ１と第２のリアクトルＬ２との電流は、第１のリアクトルＬ１、負荷４、第２のリアクトルＬ２、第６のスイッチ素子Ｑ６、第５のダイオードＤ５、の経路に流れる。

第１のスイッチ素子Ｑ１と第４のスイッチ素子Ｑ４とのターンオフ開始から、デッドタイム経過後に、第５のスイッチ素子Ｑ５がターンオンする。すると、第１のリアクトルＬ１と第２のリアクトルＬ２との電流は、第１のリアクトルＬ１、負荷４、第２のリアクトルＬ２、第６のスイッチ素子Ｑ６、第５のスイッチ素子Ｑ５に流れる。これにより、スイッチングが完了する。

このように、図３においては、第１の接続点ａ１と第２の接続点ａ２とが同電位になった瞬間に、クランプがオンする。したがって、コモン電圧は揺れない。すなわち、動作が理想的な条件で行われると、第１の接続点ａ１と第２の接続点ａ２とが同電位になるタイミングのコモンモード電圧は、０となる。

図４は、コモンモード電圧の発生状態を示す図である。

図４は、例えば、各スイッチ素子の特性ばらつきが有る場合（すなわち、理想的な条件では無い場合）の図である。

図４（ａ）は、第１のスイッチ素子Ｑ１と第４のスイッチ素子Ｑ４とがターンオフする際における、第１の接続点ａ１の電圧状態と第２の接続点ａ２の電圧状態とを示す。

図４（ｂ）は、図４（ａ）に対応するコモンモードノイズの電圧状態を示す。

図４における時点ｔ２１において、Ｗ相の遷移が開始される。

図４における時点ｔ２２において、Ｕ相の遷移が開始される。

すなわち、各スイッチ素子の特性ばらつきが有ることにより、遷移のタイミングに、所定時間のずれが生じる。

図４における時点ｔ２３において、コモンモード電圧を持った状態で、クランプがオンする。

図４における時点ｔ２３から時点ｔ２４にかけて、浮遊容量を介して、徐々に、電圧が減衰する。

このとき、図４（ｂ）に示されるような、コモンモード電圧が発生する。

以上のように、各スイッチ素子の特性ばらつきが有ることにより、コモンモード電圧が発生する。

実施の形態１における電力変換装置１０００は、片極性のコモンモードノイズに対してのみ、抑制効果を有する。

例えば、負荷側のコモンモード電圧が直流電源側のコモンモード電圧より高電位の場合には、第７〜第１０のダイオードＤ７〜Ｄ１０が導通状態になり、コンデンサがノイズ抑制効果を発揮する。

負荷側のコモンモード電圧が直流電源側のコモンモード電圧より低電位の場合には、ダイオードには逆電圧が印可され、電流が流れにくくなる。

例えば、出力電圧が正極性の場合には、第１のスイッチ素子Ｑ１と第４のスイッチ素子Ｑ４とが、スイッチングする。

第１のスイッチ素子Ｑ１に並列接続された寄生容量を含むコンデンサが充電され、かつ、第２のスイッチ素子Ｑ２に並列接続された寄生容量を含むコンデンサが放電することで、第１のスイッチ素子Ｑ１のターンオフが完了する。

このとき、第７のダイオードＤ７と第８のダイオードＤ８には、逆電圧が印加されている。このため、第１のコンデンサＣ１と第２のコンデンサＣ２の充放電は、スイッチングに寄与しない。

このため、第１のコンデンサＣ１と第２のコンデンサＣ２とにより、スイッチング速度が遅くなることがない。

以上のように、実施の形態１における電力変換装置１０００は、部品のばらつきによって生じるコモンモードノイズを抑制する効果を奏する。すなわち、スイッチング時間を遅くすることなく、ノイズを抑制することが可能となる。これにより、スイッチング損失を増加させることなく、伝導ノイズを低減する効果を奏する。さらに、制御性を悪化することなく、伝導ノイズを低減する効果を奏する。

なお、実施の形態１においては、スイッチ素子としては、例えば、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）などのトランジスタが用いられうる。

また、実施の形態１における電力変換装置１０００は、第１のリアクトルＬ１と、第２のリアクトルＬ２とを、備えていてもよい。

このとき、図１に示されるように、第１のリアクトルＬ１は、第５の接続点ａ５と出力側との間に、設けられてもよい。

また、図１に示されるように、第２のリアクトルＬ２は、第６の接続点ａ６と出力側との間に、設けられてもよい。

第１のリアクトルＬ１または第２のリアクトルＬ２を備えることで、電流変化を少なくできる。

また、制御部６は、第１のスイッチ素子Ｑ１がオン状態からオフ状態となる時点から所定の時間ずれた時点において、第４のスイッチ素子Ｑ４をオン状態からオフ状態としてもよい。

もしくは、制御部６は、第２のスイッチ素子Ｑ２がオン状態からオフ状態となる時点から所定の時間ずれた時点において、第３のスイッチ素子Ｑ３をオン状態からオフ状態としてもよい。

以上の構成によれば、各スイッチ素子のターンオフのタイミングのばらつきを制御することができる。これにより、コモンモードノイズの極性を制御することができる。

また、制御部６は、駆動信号生成部と、信号遅延部と、を含んでいてもよい。

駆動信号生成部は、第１〜第４のスイッチ素子Ｑ１〜Ｑ４のそれぞれをオンオフ制御するための第１〜第４の駆動信号を生成する。

信号遅延部は、第１〜第４の駆動信号のうちの少なくとも１つを遅延させることにより、上述の所定の時間のずれを生じさせる。

以上の構成によれば、簡易な構成により、各スイッチ素子のターンオフのタイミングのばらつきを制御することができる。

図５は、実施の形態１の変形例である電力変換装置１１００の概略構成を示す回路図である。

実施の形態１の変形例である電力変換装置１１００においては、制御部６は、駆動信号生成部１０と、第１の信号遅延部８と、第２の信号遅延部９と、を含んでいる。

駆動信号生成部１０は、第１〜第６のスイッチ素子Ｑ１〜Ｑ６のそれぞれをオンオフ制御するための第１〜第６の駆動信号を生成する。

第１の信号遅延部８と第２の信号遅延部９とは、駆動信号生成部１０から出力された信号に、一定の遅延時間を付加する。

なお、第１の信号遅延部８と第２の信号遅延部９とは、ソフトウェア制御で実現されてもよい。もしくは、第１の信号遅延部８と第２の信号遅延部９とは、アナログ回路で実現されてもよい。

以上の構成によれば、第１の信号遅延部８と第２の信号遅延部９により付加される遅延時間により、部品の特性に応じて決定されるコモンモード電圧の波形形状を、制御することができる。

すなわち、第１の信号遅延部８と第２の信号遅延部９とによる制御により、スイッチング動作に伴って発生するコモンモードノイズの極性を、制御することが可能となる。

例えば、第１の信号遅延部８により、第１のスイッチ素子Ｑ１のターンオフを、第４のスイッチ素子Ｑ４のターンオフよりも遅くできる。このとき、コモンモード電圧は、正極性にのみ、発生する。

もしくは、第１の信号遅延部８により、第１のスイッチ素子Ｑ１のターンオフを、第４のスイッチ素子Ｑ４のターンオフよりも早くできる。このとき、コモンモード電圧は、負極性にのみ、発生する。

なお、第２の信号遅延部９の動作については、第１の信号遅延部８と同様であるため、詳細な説明は省略される。

以上の構成によれば、各スイッチ素子のターンオフのタイミングのばらつきを制御することができる。これにより、コモンモード電圧の極性を、所望の極性に固定することができる。例えば、負荷側のコモンモード電圧が直流電源側のコモンモード電圧より高電位となるように、制御できる。これにより、第７〜第１０のダイオードＤ７〜Ｄ１０が導通状態になり、コンデンサがノイズ抑制効果を発揮する。

なお、図５に示されるように、制御部６は、駆動信号生成部１０から出力された制御信号（駆動信号）を、所定の電圧に増幅する増幅回路を備えていてもよい。

なお、上述の実施の形態においては、「２つの要素間の接続」（例えば、ある素子が別の素子に接続する）とは、直接的な接続だけでなく、電気的な接続、および、それら２つの要素間に他の要素（例えば、実施の形態の機能を損なわない、配線、抵抗素子、など）が介在する接続を、意味してもよい。

本開示の電力変換装置は、パワーコンディショナー、回転機駆動用インバータ、など、に利用されうる。

２インバータ部
５クランプ部
６制御部
１０００電力変換装置
１１００電力変換装置

Claims

第１〜第６のスイッチ素子と、第１〜第１０のダイオードと、第１〜第４のコンデンサと、制御部と、
を備え、
前記第１のスイッチ素子の第２端と前記第２のスイッチ素子の第１端とは、第１の接続点において、接続され、
前記第３のスイッチ素子の第２端と前記第４のスイッチ素子の第１端とは、第２の接続点において、接続され、
前記第１のスイッチ素子の第１端と前記第３のスイッチ素子の第１端とは、第３の接続点において、接続され、
前記第２のスイッチ素子の第２端と前記第４のスイッチ素子の第２端とは、第４の接続点において、接続され、
前記第５のスイッチ素子の第２端と前記第１の接続点とは、第５の接続点において、接続され、
前記第６のスイッチ素子の第２端と前記第２の接続点とは、第６の接続点において、接続され、
前記第５のスイッチ素子の第１端と前記第６のスイッチ素子の第１端とが、接続され、
前記第３の接続点と前記第４の接続点との間に、入力電圧が入力され、
前記制御部は、前記第１〜第６のスイッチ素子のオンオフを制御することにより、前記入力電圧を出力電圧に変換し、
前記第５の接続点と前記第６の接続点との間から、前記出力電圧が出力され、
前記第１〜第４のダイオードは、それぞれ、前記第１〜第４のスイッチ素子と、逆並列に接続され、
前記第５のダイオードは、前記第５のスイッチ素子と、並列に接続され、
前記第６のダイオードは、前記第６のスイッチ素子と、並列に接続され、
前記第１〜第４のコンデンサは、それぞれ、前記第１〜第４のスイッチ素子と、並列に接続され、
前記第７のダイオードは、前記第１のコンデンサと直列に接続され、かつ、前記第１のスイッチ素子と逆並列に接続され、
前記第８のダイオードは、前記第２のコンデンサと直列に接続され、かつ、前記第２のスイッチ素子と並列に接続され、
前記第９のダイオードは、前記第３のコンデンサと直列に接続され、かつ、前記第３のスイッチ素子と逆並列に接続され、
前記第１０のダイオードは、前記第４のコンデンサと直列に接続され、かつ、前記第４のスイッチ素子と並列に接続される、
電力変換装置。
前記制御部は、
前記第１のスイッチ素子がオン状態からオフ状態となる時点から所定の時間ずれた時点において、前記第４のスイッチ素子をオン状態からオフ状態とするか、
もしくは、
前記第２のスイッチ素子がオン状態からオフ状態となる時点から所定の時間ずれた時点において、前記第３のスイッチ素子をオン状態からオフ状態とする、
請求項１に記載の電力変換装置。
前記制御部は、駆動信号生成部と、信号遅延部と、を含み、
前記駆動信号生成部は、前記第１〜第４のスイッチ素子のそれぞれをオンオフ制御するための第１〜第４の駆動信号を生成し、
前記信号遅延部は、前記第１〜第４の駆動信号のうちの少なくとも１つを遅延させることにより、前記所定の時間のずれを生じさせる、
請求項２に記載の電力変換装置。
前記第１のスイッチ素子と前記第４のスイッチ素子とがオン状態であり、かつ、前記第５のスイッチ素子がオフ状態である期間を期間Ｔｐ１とし、
前記第１のスイッチ素子と前記第４のスイッチ素子とがオフ状態であり、かつ、前記第５のスイッチ素子がオン状態である期間を期間Ｔｐ２とし、
前記第２のスイッチ素子と前記第３のスイッチ素子とがオン状態であり、かつ、前記第６のスイッチ素子がオフ状態である期間を期間Ｔｎ１とし、
前記第２のスイッチ素子と前記第３のスイッチ素子とがオフ状態であり、かつ、前記第６のスイッチ素子がオン状態である期間を期間Ｔｎ２とすると、
前記制御部は、
前記第２のスイッチ素子と前記第３のスイッチ素子とがオフ状態であり、かつ、前記第６のスイッチ素子がオン状態である期間においては、前記期間Ｔｐ１と前記期間Ｔｐ２とを交互に繰り返し、かつ、前記期間Ｔｐ１の長さを変調し、
かつ、
前記第１のスイッチ素子と前記第４のスイッチ素子とがオフ状態であり、かつ、前記第５のスイッチ素子がオン状態である期間においては、前記期間Ｔｎ１と前記期間Ｔｎ２とを交互に繰り返し、かつ、前記期間Ｔｎ１の長さを変調する、
請求項１から３のいずれかに記載の電力変換装置。