JP6626929B1 - 半導体デバイス及び電気装置 - Google Patents

Abstract

【課題】半導体層に複数のトレンチを有する半導体デバイスの改善を図る。【解決手段】第１導電型の不純物を含んだ第１半導体を有する第１層（１２）と、第１層と接し、第１半導体よりも低濃度の第１導電型の不純物を含んだ第２半導体を有する第２層（１３）と、第１層の第１面に接する第１電極（２１）と、第２層の第２面に接する第２電極（２２）とを備える半導体デバイス（１）である。第２層（１３）は、第２電極と接続された第３電極（２３）を内部に有する第１トレンチ（３１ａ）と、第１トレンチよりも第２層の外周部の近くに位置し、第２電極と接続された第４電極（２４）を内部に有する第２トレンチ（３３）とを更に有し、第２電極（２２）の全外周端（２２Ｅ）が第４電極（２４）に接している。【選択図】図２

Description

本開示は、半導体デバイス及び電気装置に関する。

特許文献１には、半導体デバイスとして、半導体層に複数のトレンチが形成されたトレンチ形ショットキー整流器が開示されている。これら複数のトレンチは、半導体層の外周部の近くに設けられた周囲トレンチと、周囲トレンチよりも半導体層の外周部から遠い方に設けられた内部トレンチとを含む。内部トレンチにはフィールド電極が収容され、周囲トレンチには電極膜の一部が収容されている。

特表２００３−５２２４１３号公報

特許文献１のトレンチ形ショットキー整流器のように、複数のトレンチが形成された半導体層を備える半導体デバイスには、改善の余地がある。

本開示は、半導体層に複数のトレンチを有する半導体デバイスであって、改善された半導体デバイスを提供することを目的とする。さらに、本開示は、改善された半導体デバイスを備えた電気装置を提供することを目的とする。

本開示の一実施形態に係る半導体デバイスは、
第１導電型の不純物を含んだ第１半導体を有する第１層と、
前記第１層と接し、前記第１半導体よりも低濃度の第１導電型の不純物を含んだ第２半導体を有する第２層と、
前記第１層の前記第２層とは反対側の第１面に接する第１電極と、
前記第２層の前記第１層とは反対側の第２面にショットキー接合された第２電極と、
を備え、
前記第２層は、
前記第２電極と接続された第３電極を絶縁膜を介して内部に有する第１トレンチと、
前記第１トレンチよりも前記第２層の外周部の近くに位置し、前記第２電極と接続された第４電極を絶縁膜を介して内部に有する第２トレンチとを、
更に有し、
前記第１トレンチと前記第２トレンチとの間の前記第２面に接した前記第２電極の全外周端が前記第４電極に接し、
前記第２トレンチの深さが、前記第１トレンチの深さより深い。

本開示の一実施形態に係る電気装置は、半導体デバイスを備え、
前記半導体デバイスは、
第１導電型の不純物を含んだ第１半導体を有する第１層と、
前記第１層と接し、前記第１半導体よりも低濃度の第１導電型の不純物を含んだ第２半導体を有する第２層と、
前記第１層の前記第２層とは反対側の第１面に接する第１電極と、
前記第２層の前記第１層とは反対側の第２面にショットキー接合された第２電極と、
を備え、
前記第２層は、
前記第２電極と接続された第３電極を絶縁膜を介して内部に有する第１トレンチと、
前記第１トレンチよりも前記第２層の外周部の近くに位置し、前記第２電極と接続された第４電極を絶縁膜を介して内部に有する第２トレンチとを、
更に有し、
前記第１トレンチと前記第２トレンチとの間の前記第２面に接した前記第２電極の全外周端が前記第４電極に接し、
前記第２トレンチの深さが、前記第１トレンチの深さより深い。

本開示によれば、半導体層に複数のトレンチを有する半導体デバイスであって、改善された半導体デバイスを提供することができる。本開示によれば、さらに、改善された半導体デバイスを備えた電気装置を提供できる。

本開示の実施形態に係るショットキーバリアダイオードを示す斜視図である。 図１のＡ−Ａ線断面の一部を示す図である。 本開示の実施形態に係るショットキーバリアダイオードの変形例を示す断面図である。

以下、本開示の実施形態について図面を参照して詳細に説明する。ただし、既によく知られた事項及び重複する事項等については詳細な説明が省略される場合がある。図面及び以下の説明は当業者が本開示を十分に理解するためのものである。したがって図面及び以下の説明は請求の範囲に記載の主題を限定することを意図するものではない。全ての図面は概略図である。図面の各部の相対的な寸法は、適宜大きく、又は小さく変更されうる。

図１は、本開示の実施形態に係るショットキーバリアダイオードを示す斜視図である。図２は、図１のＡ−Ａ線断面の一部を示す図である。図３は、本開示の実施形態に係るショットキーバリアダイオードの変形例を示す断面図である。

本実施形態において、第１電極２１から第２電極２２に向かう方向を上方、その逆を下方とも呼ぶ。本実施形態に係るショットキーバリアダイオード１は、板形状を有する。ショットキーバリアダイオード１の板面の縁に沿った一回りの部分を外周部とも呼ぶ。ショットキーバリアダイオード１の縦断面において、外周部に近い方を外周側、板面の中央に近い方を中央側とも呼ぶ。図２は、ショットキーバリアダイオード１の外周部の近傍を示している。ショットキーバリアダイオード１は、本開示に係る半導体デバイスの一例に相当する。

本実施形態に係るショットキーバリアダイオード１は、図２に示すように、外周部に位置する耐圧部分５３と、耐圧部分５３よりも中央側に位置する整流器部分５１ａ、５１ｂ、５１ｃと、を備える。

整流器部分５１ａ、５１ｂ、５１ｃは、上方が第２電極２２に覆われ、側方を隣接する一対の内部トレンチ３１ａ、３１ｂ又は周囲トレンチ３３の外面に挟まれる。整流器部分５１ａ、５１ｂ、５１ｃにおいて、第２電極２２とエピタキシャル層１３のＮ−型半導体との境界面にショットキー障壁が生成される。

耐圧部分５３は、周囲トレンチ３３から半導体層１１の外周端までの部分である。耐圧部分５３は、ショットキーバリアダイオード１に逆方向電圧が加わったときに、第２電極２２の外周端から半導体層１１に加えられる偏った電界の集中を緩和し、半導体層１１の耐圧を向上する。

ショットキーバリアダイオード１は、半導体層１１と、第１電極２１と、第２電極２２と、を備える。半導体層１１は、半導体基板１２と、エピタキシャル層１３とを含む。半導体基板１２は、本開示に係る第１層の一例に相当する。エピタキシャル層１３は、本開示に係る第２層の一例に相当する。

半導体基板１２は、シリコン基板であり、微量の不純物を含むＮ型半導体（本開示に係る第１導電型の第１半導体の一例に相当）である。不純物はヒ素（Ａｓ）、りん（Ｐ）、アンチモン（Ｓｂ）のいずれかであってもよい。また半導体基板１２は、Ｐ型半導体であってもよい。半導体基板１２がＰ型半導体である場合、以降の説明におけるＮ型半導体は、Ｐ型半導体として置き替えてもよい。半導体基板１２がＰ型であるとき、不純物はホウ素（Ｂ）、アルミニウム（Ａｌ）のいずれかであってもよい。また、半導体基板１２は、シリコンカーバイド（ＳｉＣ）、ガリウムナイトライド又は窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ_２Ｏ_３）等の種々の半導体を含む基板であってもよい。なお、本実施形態では、半導体基板１２としてシリコン（Ｓｉ）のＮ型半導体を適用した構成を一例に説明する。不純物濃度が高い半導体は、＋（プラス）を用いて表すことがある。不純物濃度が低い半導体は、−（マイナス）を用いて表すことがある。半導体基板１２は、Ｎ＋型半導体を含む。

エピタキシャル層１３は、蒸着法、分子線エピタクシー法、昇華法、熱分解法、ＣＶＤ（Chemical Vapor Deposition）法、ミストＣＶＤ（Chemical Vapor Deposition）法等の種々の公知技術が用いられて形成されてもよい。エピタキシャル層１３は、半導体基板１２と同じ導電型であり、半導体基板１２より、低濃度の不純物を含む。すなわち、エピタキシャル層１３は、Ｎ−型半導体（本開示に係る第２半導体の一例に相当）を含む。なお、半導体基板１２が含む不純物とエピタキシャル層１３が含む不純物とは異なってもよい。

エピタキシャル層１３は、複数の内部トレンチ３１ａ、３１ｂと、１つの周囲トレンチ３３と、を有する。一方の内部トレンチ３１ａは、本開示に係る第１トレンチの一例に相当する。周囲トレンチ３３は、本開示に係る第２トレンチの一例に相当する。もう一方の内部トレンチ３１ｂは、本開示に係る第３トレンチの一例に相当する。

２つの内部トレンチ３１ａ、３１ｂを含めて、複数の内部トレンチは、半導体層１１の平面視で、ストライプ状に設けられていてもよいし、半導体層１１の中央側を取り囲むように設けられていてもよい。内部トレンチ３１ａ、３１ｂの数は３個以上であっても良いし、一方の内部トレンチ３１ｂを省略して、１個としてもよい。内部トレンチ３１ａ、３１ｂは、図２及び図３において紙面前後方向に延在する。

周囲トレンチ３３は、耐圧部分５３に位置し、整流器部分５１ａ、５１ｂ、５１ｃを取り囲む。言い換えれば、周囲トレンチ３３は、半導体層１１の外周部に沿って半導体層１１の全周にわたって延在する。周囲トレンチ３３は、図２及び図３において、内部トレンチ３１ａ、３１ｂと同様に紙面前後方向に延在する。

第１電極２１は、半導体基板１２のエピタキシャル層１３とは反対側の面に接する。この面は第１面Ｓ１ともいう。第１面Ｓ１は、図２において、紙面下側に位置する。第１電極２１は、金属を含む。金属は、合金を含む種々の金属であってもよい。また、第１電極２１は、その他の導体であってもよい。

第２電極２２は、エピタキシャル層１３の半導体基板１２とは反対側の面に接する。この面は第２面Ｓ２ともいう。第２面Ｓ２は、図２において、紙面上側に位置する。第２電極２２は、金属を含む。金属は、合金を含む種々の金属であってもよい。また、第２電極２２は、その他の導体であってもよい。

内部トレンチ３１ａ、３１ｂ及び周囲トレンチ３３は、エピタキシャル層１３の上下方向（すなわち厚み方向）に延在する。また、内部トレンチ３１ａ、３１ｂ及び周囲トレンチ３３は、内側に、エピタキシャル層１３の厚み方向に延在する内部フィールド電極２３、２５、２４をそれぞれ有する。内部トレンチ３１ａが含む内部フィールド電極２３は、第３電極ともいう。周囲トレンチ３３が含む内部フィールド電極２４は、第４電極ともいう。内部トレンチ３１ｂが含む内部フィールド電極２５は、第５電極ともいう。内部フィールド電極２３〜２５は、ポリシリコンであってもよい。内部フィールド電極２３〜２５は、その他の導体であってもよい。内部フィールド電極２３〜２５の一面は、第２面Ｓ２において露出する。

内部トレンチ３１ａ、３１ｂ及び周囲トレンチ３３は、内部フィールド電極２３〜２５とエピタキシャル層１３のＮ−型半導体との間にそれぞれ介在する絶縁膜４１〜４３を更に有する。内部トレンチ３１ａが有する絶縁膜４１は、第１絶縁膜ともいう。周囲トレンチ３３が有する絶縁膜４２は、第２絶縁膜ともいう。内部トレンチ３１ｂが有する絶縁膜４３は、第３絶縁膜ともいう。絶縁膜４１〜４３は、誘電体を含んでもよい。内部トレンチ３１ａ、３１ｂの内部フィールド電極２３、２５は、それぞれ絶縁膜４１、４３を介して、エピタキシャル層１３のＮ−型半導体と容量的に結合する。周囲トレンチ３３の内部フィールド電極２４は、絶縁膜４２を介して、エピタキシャル層１３のＮ−型半導体と容量的に結合する。

第２電極２２の全外周端２２Ｅは、周囲トレンチ３３の内部フィールド電極２４の露出した面上に位置する。言い換えれば、ショットキーバリアダイオード１の全周において、上方から見たとき、第２電極２２の外周側の端（２２Ｅ）は、内部フィールド電極２４の外周側の端２４Ｅから中央側の端２４Ｉまでの範囲に位置する。

内部フィールド電極２４及び絶縁膜４２は、第２面Ｓ２から突出してもよい。内部フィールド電極２４及び絶縁膜４２は、ショットキーバリアダイオード１の外周側に向かって、周囲トレンチ３３の外側に乗り上げ、延在してもよい。内部フィールド電極２４及び絶縁膜４２が、周囲トレンチ３３の外側に延在するとき、第２電極２２の外周端２２Ｅは、内部フィールド電極２４の突出した部分に重なるように延在してもよい。絶縁膜４２のうち、周囲トレンチ３３の外側に乗り上げる部分は、周囲トレンチ３３の内部の絶縁膜４２と同時に形成されてもよい。

第２電極２２は、内部トレンチ３１ａ、３１ｂの内部フィールド電極２３、２５と電気的に接続する。内部フィールド電極２３、２５により、一対の内部トレンチ３１ａ、３１ｂに挟まれるＮ−型半導体の部分に電界緩和領域が形成される。そして、ショットキーバリアダイオード１の阻止状態で、第１電極２１と第２電極２２の間に降伏電圧よりも小さな電圧が加えられたとき、整流器部分５１ａ、５１ｂ、５１ｃのショットキー障壁と電界緩和領域とを空乏にできる。これにより、ショットキーバリアダイオード１の逆方向リーク電流が低減される。

第２電極２２は、さらに、周囲トレンチ３３の内部フィールド電極２４に電気的に接続する。この電気的な接続は、フィールドプレート効果を奏し、半導体層１１の外周部に偏った電界が集中することを緩和する。周囲トレンチ３３の内部フィールド電極２４は、エピタキシャル層１３の厚み方向に延在する。したがって、周囲トレンチ３３によるフィールドプレート効果は、エピタキシャル層１３の厚み方向に作用し、電界のピークは、内部フィールド電極２４を備えない場合に比べ、周囲トレンチ３３の底面側に移動する。また、周囲トレンチ３３の内部フィールド電極２４の耐圧側の端部は、第２電極２２の端部より、整流器部分５１ａ、５１ｂ、５１ｃから耐圧部分５３へ向かう方向に位置する。したがって、電界のピークは、整流器部分５１ａ、５１ｂ、５１ｃから耐圧部分５３へ向かう方向に移動する。電界のピーク位置が移動することで、電界が集中することが緩和されるため、耐圧部分５３の幅を短くしても、所望の耐圧性能を得ることができる。

ショットキーバリアダイオード１の順方向特性（順方向電圧ＶＦ等）を所定の値に維持するためには、整流器部分５１ａ〜５１ｃの面積を小さくできない。しかし、耐圧部分５３の幅を短くできるので、その分、ショットキーバリアダイオード１のチップサイズを低減できる。

本実施形態において、第２面Ｓ２において露出する内部フィールド電極２３、２４の一面は、エピタキシャル層１３のＮ−型半導体の第２面Ｓ２とほぼ面一であってもよい。第２面Ｓ２において露出する絶縁膜４１、４２の一面は、エピタキシャル層１３のＮ−型半導体の第２面Ｓ２とほぼ面一であってもよい。言い換えれば、第２面Ｓ２のうち、少なくとも、内部トレンチ３１ａの中央側の端部から、内部フィールド電極２４の外周側の端部にかけた範囲Ｅ１が、平坦である。なお、全ての内部トレンチ３１ａ、３１ｂを含めた範囲Ｅ２で、第２面Ｓ２が平坦であってもよい。したがって、第２面Ｓ２の範囲Ｅ１、Ｅ２において、その一部が上方に突出したり、段差が生じたりすることがない。これにより、この範囲Ｅ１、Ｅ２に第２電極２２を形成する際のステップカバレッジが向上する。

例えば、電極が周囲トレンチの内側面から底部まで形成されるには、レジストを周囲トレンチの底部で所定の形状に成形する必要がある。しかし、底部ではレジストの成形精度が低下する。このため、ショットキーバリアダイオードの歩留まりが低下する。本実施形態では、第２電極２２の加工精度が低下せず、歩留まりを向上できる。

内部トレンチ３１ａ、３１ｂの深さＴＲＥ_Ｄと、周囲トレンチ３３の深さＴＲＥ_Ｄ２は、ほぼ同一であってもよい。例えば内部トレンチ３１ａ、３１ｂの深さＴＲＥ_Ｄと、周囲トレンチ３３の深さＴＲＥ_Ｄ２の差は、内部トレンチ３１ａ、３１ｂの深さＴＲＥ_Ｄの１０％未満であってもよい。深さの方向は、エピタキシャル層１３の厚み方向である。内部トレンチ３１ａ、３１ｂの深さＴＲＥ_Ｄは、エピタキシャル層１３の第２面Ｓ２から、内部トレンチ３１ａ、３１ｂの底部のうち、最も半導体基板１２に近い点までの直線距離である。同様に周囲トレンチ３３の深さＴＲＥ_Ｄ２は、エピタキシャル層１３の第２面Ｓ２から、周囲トレンチ３３の底部のうち、最も半導体基板１２に近い点までの直線距離である。周囲トレンチ３３の深さＴＲＥ_Ｄを、内部トレンチ３１ａ、３１ｂの深さＴＲＥ_Ｄ２とほぼ同一にすることで、内部トレンチ３１ａ、３１ｂを形成する工程において、周囲トレンチ３３を併せて形成することができる。

例えば、内部トレンチの深さよりも周囲トレンチの深さが１０％以上異なると、これらを形成する工程を別にするなど、工程数が増加する。本実施形態では、同じ工程で、内部トレンチ３１ａ、３１ｂと周囲トレンチ３３とを形成できる。

なお、図３に示す変形例のショットキーバリアダイオード１Ａのように、内部トレンチ３１ａ、３１ｂの深さと、周囲トレンチ３３の深さは、１０％以上異なってもよい。周囲トレンチ３３の深さを、内部トレンチ３１ａ、３１ｂより深くした場合、ショットキーバリアダイオード１Ａの逆方向電圧に対する耐圧性能を向上できる。

エピタキシャル層１３の厚みをＥ_ｐｉｔとし、内部トレンチ３１ａ、３１ｂの深さをＴＲＥ_Ｄとしたとき、Ｅ_ｐｉｔとＴＲＥ_Ｄの関係は、０．３０×Ｅ_ｐｉｔ≦ＴＲＥ_Ｄ≦０．８０×Ｅ_ｐｉｔであってもよい。この関係により、ショットキーバリアダイオード１は、所望の耐圧を得る。

エピタキシャル層１３の厚みをＥ_ｐｉｔとし、周囲トレンチ３３の深さをＴＲＥ_Ｄ２としたとき、Ｅ_ｐｉｔとＴＲＥ_Ｄ２の関係は、０．３０×Ｅ_ｐｉｔ≦ＴＲＥ_Ｄ２≦０．８０×Ｅ_ｐｉｔであってもよい。内部トレンチ３１ａ、３１ｂの深さと周囲トレンチ３３の深さが同一であれば、ＴＲＥ_Ｄ＝ＴＲＥ_Ｄ２である。この関係により、ショットキーバリアダイオード１は、所望の耐圧を得る。

次に、説明を容易にするため、２つの内部トレンチ３１ａ、３１ｂを、第１内部トレンチ３１ａと第２内部トレンチ３１ｂと呼ぶ。第２内部トレンチ３１ｂは、第１内部トレンチ３１ａの隣に位置し、周囲トレンチ３３とは反対側に位置する。つまり第２面Ｓ２の中央側から外周側にかけて、第２内部トレンチ３１ｂ、第１内部トレンチ３１ａ及び周囲トレンチ３３が、この順番で並ぶ。第２内部トレンチ３１ｂは、第１内部トレンチ３１ａに対して平行に延在する。第１内部トレンチ３１ａの絶縁膜４１と第２内部トレンチ３１ｂの絶縁膜４３とは、同じ厚みを有していてもよい。第１内部トレンチ３１ａと第２内部トレンチ３１ｂとの間の距離をＷ_ＳＢＤとし、絶縁膜４１の厚みをＴ_ＯＸＩ１としたとき、Ｗ_ＳＢＤ／Ｔ_ＯＸＩ１≦５．５であってもよい。Ｗ_ＳＢＤは、第１内部トレンチ３１ａと第２内部トレンチ３１ｂとの間のＮ−型半導体の幅と言ってもよい。絶縁膜４３の厚みをＴ_ＯＸＩ３としたとき、Ｗ_ＳＢＤ／Ｔ_ＯＸＩ３≦５．５であってもよい。これらの関係により、ショットキーバリアダイオード１は、所望の耐圧を得る

周囲トレンチ３３と第１内部トレンチ３１ａとは、互いに平行に延在する。周囲トレンチ３３と内部トレンチ３１ａとの距離がＷ_{Ｅ−ＳＢＤ}としたとき、Ｗ_{Ｅ−ＳＢＤ}≦Ｗ_ＳＢＤであってもよい。Ｗ_{Ｅ−ＳＢＤ}は、周囲トレンチ３３と内部トレンチ３１ａとの間のＮ−型半導体の幅と言ってもよい。この関係により、ショットキーバリアダイオード１は、所望の耐圧を得る

第１内部トレンチ３１ａの幅をＷ_{ｔｒｅｎｃｈ}１とし、周囲トレンチ３３の幅をＷ_{Ｅ−ｔｒｅｎｃｈ}としたとき、Ｗ_{ｔｒｅｎｃｈ}１≦Ｗ_{Ｅ−ｔｒｅｎｃｈ}であってもよい。第２内部トレンチ３１ｂの幅をＷ_{ｔｒｅｎｃｈ}２とし、周囲トレンチ３３の幅をＷ_{Ｅ−ｔｒｅｎｃｈ}としたとき、Ｗ_{ｔｒｅｎｃｈ}２≦Ｗ_{Ｅ−ｔｒｅｎｃｈ}であってもよい。この関係により、ショットキーバリアダイオード１は、所望の耐圧を得る。

なお、実施形態において、種々のトレンチの深さ、幅等の寸法を示した。ここで示すトレンチは、内部フィールド電極及び絶縁膜を含む。すなわち深さとは第２面Ｓ２から、トレンチ内の絶縁膜のうち最も半導体基板１２に近い点までの直線距離である。また幅とは、絶縁膜の外縁を基準に決定される。図では、周囲トレンチを最外周のトレンチとして示したが、周囲トレンチよりも半導体層の外周側に別のトレンチが設けられていてもよい。

実施形態では、本開示に係る半導体デバイスとして、ショットキーバリアダイオード１を一例に説明した。しかし、本開示に係る半導体デバイスは、半導体層の周辺部にトレンチ構造を有するダイオード、トランジスタ等であってもよい。実施形態のショットキーバリアダイオード１又は本開示に係る半導体デバイスは、種々の電気装置に備えられてもよい。電気装置は、例えば電力変換を行う電源回路を有するパワーモジュール等であってもよい。又は電気装置は、種々の電子機器、電車、自動車等であってもよい。

本実施形態の説明は、全ての局面において例示であって、この発明がそれに限定されるものではない。本開示は、相互に矛盾しない限り、適宜、組み合わせ、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。そして、例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

１ ショットキーバリアダイオード（半導体デバイス）
１１ 半導体層
１２ 半導体基板
１３ エピタキシャル層
２１ 第１電極
２２ 第２電極
２２Ｅ 第２電極の外周端
３１ａ 内部トレンチ（第１トレンチ）
３１ｂ 内部トレンチ（第３トレンチ）
３３ 周囲トレンチ（第２トレンチ）
５１ａ、５１ｂ、５１ｃ 整流器部分
５３ 耐圧部分
Ｓ１ 第１面
Ｓ２ 第２面
２３ 内部フィールド電極（第３電極）
２４ 内部フィールド電極（第４電極）
２５ 内部フィールド電極（第５電極）
４１ 絶縁膜（第１絶縁膜）
４２ 絶縁膜（第２絶縁膜）
４３ 絶縁膜（第３絶縁膜）

Claims (4)

1. 第１導電型の不純物を含んだ第１半導体を有する第１層と、
   前記第１層と接し、前記第１半導体よりも低濃度の第１導電型の不純物を含んだ第２半導体を有する第２層と、
   前記第１層の前記第２層とは反対側の第１面に接する第１電極と、
   前記第２層の前記第１層とは反対側の第２面にショットキー接合された第２電極と、
   を備え、
   前記第２層は、
   前記第２電極と接続された第３電極を絶縁膜を介して内部に有する第１トレンチと、
   前記第１トレンチよりも前記第２層の外周部の近くに位置し、前記第２電極と接続された第４電極を絶縁膜を介して内部に有する第２トレンチとを、
   更に有し、
   前記第１トレンチと前記第２トレンチとの間の前記第２面に接した前記第２電極の全外周端が前記第４電極に接し、
   前記第２トレンチの深さが、前記第１トレンチの深さより深い半導体デバイス。
2. 前記第１導電型は、Ｐ型である請求項１に記載の半導体デバイス。
3. 前記第１導電型は、Ｎ型である請求項１に記載の半導体デバイス。
4. 第１導電型の不純物を含んだ第１半導体を有する第１層と、
   前記第１層と接し、前記第１半導体よりも低濃度の第１導電型の不純物を含んだ第２半導体を有する第２層と、
   前記第１層の前記第２層とは反対側の第１面に接する第１電極と、
   前記第２層の前記第１層とは反対側の第２面にショットキー接合された第２電極と、
   を備え、
   前記第２層は、
   前記第２電極と接続された第３電極を絶縁膜を介して内部に有する第１トレンチと、
   前記第１トレンチよりも前記第２層の外周部の近くに位置し、前記第２電極と接続された第４電極を絶縁膜を介して内部に有する第２トレンチとを、
   更に有し、
   前記第１トレンチと前記第２トレンチとの間の前記第２面に接した前記第２電極の全外周端が前記第４電極に接し、
   前記第２トレンチの深さが、前記第１トレンチの深さより深い半導体デバイスを備える電気装置。

Images