JP6623939B2 - 情報処理装置、通信手順決定方法、および通信プログラム - Google Patents
情報処理装置、通信手順決定方法、および通信プログラム Download PDFInfo
- Publication number
- JP6623939B2 JP6623939B2 JP2016113071A JP2016113071A JP6623939B2 JP 6623939 B2 JP6623939 B2 JP 6623939B2 JP 2016113071 A JP2016113071 A JP 2016113071A JP 2016113071 A JP2016113071 A JP 2016113071A JP 6623939 B2 JP6623939 B2 JP 6623939B2
- Authority
- JP
- Japan
- Prior art keywords
- topology structure
- topology
- communication
- ports
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17318—Parallel communications techniques, e.g. gather, scatter, reduce, roadcast, multicast, all to all
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/12—Discovery or management of network topologies
- H04L41/122—Discovery or management of network topologies of virtualised topologies, e.g. software-defined networks [SDN] or network function virtualisation [NFV]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
- H04L45/026—Details of "hello" or keep-alive messages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/302—Route determination based on requested QoS
- H04L45/306—Route determination based on the nature of the carried application
- H04L45/3065—Route determination based on the nature of the carried application for real time traffic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/27—Arrangements for networking
- H04B10/271—Combination of different networks, e.g. star and ring configuration in the same network or two ring networks interconnected
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/40—Transceivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
Description
(参考文献1:M.Valerio、他2名、「Using Fat−Trees to Maximize the Numb er of Processors in a Massively Parallel Computer」、IEEE Computer Society、1993)
図4は、情報処理装置101のハードウェア構成例を示す説明図である。図4において、情報処理装置101は、CPU(Central Processing Unit)401と、ROM(Read−Only Memory)402と、RAM(Random Access Memory)403と、を含む。また、情報処理装置101は、ディスクドライブ404およびディスク405と、通信インターフェース406と、を含む。また、CPU401〜ディスクドライブ404、通信インターフェース406はバス407によってそれぞれ接続される。
図5は、情報処理装置101の機能構成例を示す説明図である。情報処理装置101は、制御部500と、記憶部510とを有する。制御部500は、複製部501と、設定部502と、作成部503と、特定部504と、決定部505と、送信部506とを含む。制御部500は、記憶装置に記憶されたプログラムをCPU401が実行することにより、各部の機能を実現する。記憶装置とは、具体的には、例えば、図4に示したROM402、RAM403、ディスク405などである。また、各部の処理結果は、RAM403、CPU401のレジスタ、CPU401のキャッシュメモリ等に格納される。
実施例1では、送信元サーバ、宛先サーバがともにa台のトポロジー構造Aと、送信元サーバ、宛先サーバがともにb台のトポロジー構造Bとが与えられており、それぞれ競合のない転送パターンPi(1≦i≦a)、Qj(1≦j≦b)が与えられているとする。この場合に、情報処理装置101は、新たなトポロジー構造Cであって、次の3つの条件を満たすものを作成する。1つ目の条件は、トポロジー構造Cで用いる各スイッチが、トポロジー構造A、Bと同じであることである。2つ目の条件は、トポロジー構造Cにおける送信元サーバから宛先サーバまでのホップ数が、トポロジー構造A、Bのホップ数を合計した値となることである。3つ目の条件は、トポロジー構造Cでは、経路競合なく片方向のAll−to−All通信が可能であることである。
実施例1では、トポロジー構造A、Bという2段から形成されるトポロジー構造Cの例を説明したが、実施例2では、3段以上のトポロジー構造から形成されるトポロジー構造の例について説明する。
実施例1、2では、片方向における経路競合のないAll−to−All通信を提供できるトポロジー構造について説明したが、実施例3では、双方向における経路競合のないAll−to−All通信を提供できるトポロジー構造について説明する。ここで、双方向における経路競合のAll−to−All通信は、片方向の経路競合のないAll−to−All通信が行えることに加えて、入力サーバ群から入力サーバ群への通信および出力サーバ群から出力サーバ群への経路競合のない通信が行えることである。
前記第1の数分の転送パターンのそれぞれと前記第2の数分の転送パターンのそれぞれとの組み合わせに対応して、前記接続情報が示す前記ネットワークにおいて当該組み合わせの転送パターンが指定される際に前記複数の送信元のそれぞれから宛先までの経路を特定し、当該組み合わせに対応して特定した前記経路に基づいて、前記ネットワークにおいて前記複数の送信元のそれぞれから前記複数の宛先のそれぞれまで経路競合なく全対全通信を行う転送パターンと、前記ネットワーク内の各トポロジー構造における送信元と宛先との組み合わせに対応する出力ポートとを決定する制御部と、
を有することを特徴とする情報処理装置。
前記第1の種別のトポロジー構造を示す第1の構造データと、前記第2の種別のトポロジー構造を示す第2の構造データとを記憶し、
前記制御部は、
前記第1の種別のトポロジー構造と前記第2の種別のトポロジー構造とを有するネットワーク内の各トポロジー構造の接続関係を示す接続情報の作成要求を受け付けた際に、前記第1の構造データを前記第2の数分複製し、前記第2の構造データを前記第1の数分複製し、
複製した前記第2の数分の第1の構造データの各第1の構造データの前記第1の数の出力ポートのそれぞれと、複製した前記第1の数分の第2の構造データの各第2の構造データの前記第2の数の入力ポートのいずれか一つとが接続された接続関係を示す前記接続情報を作成する、
ことを特徴とする付記1に記載の情報処理装置。
複製した前記第2の数分の第1の構造データの各第1の構造データの前記第1の数の出力ポートの各出力ポートの識別情報を、前記各第1の構造データ内で前記各出力ポートを識別する値と前記第2の数に基づいた値との順に結合した情報に設定し、
複製した前記第1の数分の第2の構造データの各第2の構造データの前記第2の数の入力ポートの各入力ポートの識別情報を、前記第1の数に基づいた値と前記各第2の構造データ内で前記各入力ポートを識別する値との順に結合した情報に設定し、
複製した前記第2の数分の第1の構造データの各第1の構造データの前記第1の数の出力ポートの各出力ポートと、複製した前記第1の数分の第2の構造データの前記第2の数の入力ポートのうち当該各出力ポートと同一の識別情報を有する入力ポートとが接続された接続関係を示す前記接続情報を作成する、
ことを特徴とする付記2に記載の情報処理装置。
nを2以上のいずれかの自然数とし、前記第1の種別のトポロジー構造を示す第1の構造データから第nの種別のトポロジー構造を示す第nの構造データまでを記憶し、
前記制御部は、
iを1からnまでのいずれかの自然数とし、入力ポートおよび出力ポートを前記第1の数分有する前記第1の種別のトポロジー構造から入力ポートおよび出力ポートを第nの数分有する第nの種別のトポロジー構造までのn種類のトポロジー構造を有するネットワーク内の各トポロジー構造の接続関係を示す接続情報の作成要求を受け付けた際に、第iの種別のトポロジー構造を示す第iの構造データを、前記第1の数から前記第nの数までを乗じた値から第iの数で除した数分複製し、
複製した前記第iの構造データの各入力ポートと各出力ポートとに対応して、前記第1の数から前記第nの数までの数群のうち前記第iの数を除く数に基づいた(n−1)桁の数列のi番目に、前記第iの構造データ内で前記各入力ポートまたは前記各出力ポートを識別する値を挿入した数列を生成し、
複製した前記第iの構造データの各入力ポートと各出力ポートとの識別情報を、生成した前記数列に設定し、
jを1から(n−1)までのいずれかの自然数とし、複製した第jの構造データの各第jの構造データの第jの数の出力ポートの各出力ポートと、複製した第(j+1)の構造データの第(j+1)の数の入力ポートのうち当該各出力ポートと同一の識別情報を有する入力ポートとが接続された接続関係を示す前記接続情報を作成する、
ことを特徴とする付記3に記載の情報処理装置。
前記ネットワーク内の各トポロジー構造の接続関係を示す接続情報と、前記第1の種別のトポロジー構造において経路競合なく全対全通信を行う入力ポートと出力ポートとの組み合わせを示す前記第1の数分の転送パターンから前記第nの種別のトポロジー構造において経路競合なく全対全通信を行う入力ポートと出力ポートとの組み合わせが示される前記第nの数分の転送パターンまでを記憶し、
前記制御部は、
前記第1の数分の転送パターンのそれぞれから前記第nの数分の転送パターンのそれぞれまでの組み合わせに対応して、前記接続情報が示す前記ネットワークにおいて当該組み合わせの転送パターンが指定される際に、前記複数の送信元のそれぞれから宛先までの経路を特定し、さらに、前記第((n+1)/2)種別のトポロジー構造に含まれる前記複数のスイッチで前記複数の送信元のそれぞれからの通信が折り返される場合における前記複数の送信元のそれぞれから宛先までの経路を特定する、
ことを特徴とする付記5に記載の情報処理装置。
前記ネットワークにおいて前記複数の送信元のそれぞれから前記複数の宛先のそれぞれまで経路競合なく全対全通信を行う転送パターンを、前記複数の送信元のそれぞれに送信し、
前記ネットワーク内の各トポロジー構造における送信元と宛先との組み合わせに対応する出力ポートを示す情報を、前記各トポロジー構造に含まれるスイッチ群に送信する、
ことを特徴とする付記1〜6のいずれか一つに記載の情報処理装置。
出力ポートおよび複数の送信元のそれぞれが接続された入力ポートを第1の数分有する第2の数分の第1の種別の各トポロジー構造と入力ポートおよび複数の宛先のそれぞれが接続された出力ポートを前記第2の数分有する前記第1の数分の第2の種別の各トポロジー構造とがそれぞれ接続されたネットワーク内の各トポロジー構造の接続関係を示す接続情報と、前記第1の種別のトポロジー構造において経路競合なく全対全通信を行う入力ポートと出力ポートとの組み合わせを示す前記第1の数分の転送パターンと、前記第2の種別のトポロジー構造において経路競合なく全対全通信を行う入力ポートと出力ポートとの組み合わせが示される前記第2の数分の転送パターンとを記憶する記憶部を参照して、前記第1の数分の転送パターンのそれぞれと前記第2の数分の転送パターンのそれぞれとの組み合わせに対応して、前記接続情報が示す前記ネットワークにおいて当該組み合わせの転送パターンが指定される際に前記複数の送信元のそれぞれから宛先までの経路を特定し、
当該組み合わせに対応して特定した前記経路に基づいて、前記ネットワークにおいて前記複数の送信元のそれぞれから前記複数の宛先のそれぞれまで経路競合なく全対全通信を行う転送パターンと、前記ネットワーク内の各トポロジー構造における送信元と宛先との組み合わせに対応する出力ポートとを決定する、
処理を実行することを特徴とする通信手順決定方法。
出力ポートおよび複数の送信元のそれぞれが接続された入力ポートを第1の数分有する第2の数分の第1の種別の各トポロジー構造と入力ポートおよび複数の宛先のそれぞれが接続された出力ポートを前記第2の数分有する前記第1の数分の第2の種別の各トポロジー構造とがそれぞれ接続されたネットワーク内の各トポロジー構造の接続関係を示す接続情報と、前記第1の種別のトポロジー構造において経路競合なく全対全通信を行う入力ポートと出力ポートとの組み合わせを示す前記第1の数分の転送パターンと、前記第2の種別のトポロジー構造において経路競合なく全対全通信を行う入力ポートと出力ポートとの組み合わせが示される前記第2の数分の転送パターンとを記憶する記憶部を参照して、前記第1の数分の転送パターンのそれぞれと前記第2の数分の転送パターンのそれぞれとの組み合わせに対応して、前記接続情報が示す前記ネットワークにおいて当該組み合わせの転送パターンが指定される際に前記複数の送信元のそれぞれから宛先までの経路を特定し、
当該組み合わせに対応して特定した前記経路に基づいて、前記ネットワークにおいて前記複数の送信元のそれぞれから前記複数の宛先のそれぞれまで経路競合なく全対全通信を行う転送パターンと、前記ネットワーク内の各トポロジー構造における送信元と宛先との組み合わせに対応する出力ポートとを決定する、
処理を実行させることを特徴とする通信プログラム。
101 情報処理装置
102 ネットワーク
110 接続情報
111 転送パターン表
112 出力ポート表
500 制御部
501 複製部
502 設定部
503 作成部
504 特定部
505 決定部
506 送信部
510 記憶部
511 構造データ
Claims (8)
- 出力ポートおよび複数の送信元のそれぞれが接続された入力ポートを第1の数分有する第2の数分の第1の種別の各トポロジー構造と入力ポートおよび複数の宛先のそれぞれが接続された出力ポートを前記第2の数分有する前記第1の数分の第2の種別の各トポロジー構造とがそれぞれ接続されたネットワーク内の各トポロジー構造の接続関係を示す接続情報と、前記第1の種別のトポロジー構造において経路競合なく全対全通信を行う入力ポートと出力ポートとの組み合わせを示す前記第1の数分の転送パターンと、前記第2の種別のトポロジー構造において経路競合なく全対全通信を行う入力ポートと出力ポートとの組み合わせが示される前記第2の数分の転送パターンとを記憶する記憶部と、
前記第1の数分の転送パターンのそれぞれと前記第2の数分の転送パターンのそれぞれとの組み合わせに対応して、前記接続情報が示す前記ネットワークにおいて当該組み合わせの転送パターンが指定される際に前記複数の送信元のそれぞれから宛先までの経路を特定し、当該組み合わせに対応して特定した前記経路に基づいて、前記ネットワークにおいて前記複数の送信元のそれぞれから前記複数の宛先のそれぞれまで経路競合なく全対全通信を行う転送パターンと、前記ネットワーク内の各トポロジー構造における送信元と宛先との組み合わせに対応する出力ポートとを決定する制御部と、
を有することを特徴とする情報処理装置。 - 前記記憶部は、
前記第1の種別のトポロジー構造を示す第1の構造データと、前記第2の種別のトポロジー構造を示す第2の構造データとを記憶し、
前記制御部は、
前記第1の種別のトポロジー構造と前記第2の種別のトポロジー構造とを有するネットワーク内の各トポロジー構造の接続関係を示す接続情報の作成要求を受け付けた際に、前記第1の構造データを前記第2の数分複製し、前記第2の構造データを前記第1の数分複製し、
複製した前記第2の数分の第1の構造データの各第1の構造データの前記第1の数の出力ポートのそれぞれと、複製した前記第1の数分の第2の構造データの各第2の構造データの前記第2の数の入力ポートのいずれか一つとが接続された接続関係を示す前記接続情報を作成する、
ことを特徴とする請求項1に記載の情報処理装置。 - 前記制御部は、
複製した前記第2の数分の第1の構造データの各第1の構造データの前記第1の数の出力ポートの各出力ポートの識別情報を、前記各第1の構造データ内で前記各出力ポートを識別する値と前記第2の数に基づいた値との順に結合した情報に設定し、
複製した前記第1の数分の第2の構造データの各第2の構造データの前記第2の数の入力ポートの各入力ポートの識別情報を、前記第1の数に基づいた値と前記各第2の構造データ内で前記各入力ポートを識別する値との順に結合した情報に設定し、
複製した前記第2の数分の第1の構造データの各第1の構造データの前記第1の数の出力ポートの各出力ポートと、複製した前記第1の数分の第2の構造データの前記第2の数の入力ポートのうち当該各出力ポートと同一の識別情報を有する入力ポートとが接続された接続関係を示す前記接続情報を作成する、
ことを特徴とする請求項2に記載の情報処理装置。 - 前記記憶部は、
nを2以上のいずれかの自然数とし、前記第1の種別のトポロジー構造を示す第1の構造データから第nの種別のトポロジー構造を示す第nの構造データまでを記憶し、
前記制御部は、
iを1からnまでのいずれかの自然数とし、入力ポートおよび出力ポートを前記第1の数分有する前記第1の種別のトポロジー構造から入力ポートおよび出力ポートを第nの数分有する第nの種別のトポロジー構造までのn種類のトポロジー構造を有するネットワーク内の各トポロジー構造の接続関係を示す接続情報の作成要求を受け付けた際に、第iの種別のトポロジー構造を示す第iの構造データを、前記第1の数から前記第nの数までを乗じた値から第iの数で除した数分複製し、
複製した前記第iの構造データの各入力ポートと各出力ポートとに対応して、前記第1の数から前記第nの数までの数群のうち前記第iの数を除く数に基づいた(n−1)桁の数列のi番目に、前記第iの構造データ内で前記各入力ポートまたは前記各出力ポートを識別する値を挿入した数列を生成し、
複製した前記第iの構造データの各入力ポートと各出力ポートとの識別情報を、生成した前記数列に設定し、
jを1から(n−1)までのいずれかの自然数とし、複製した第jの構造データの各第jの構造データの第jの数の出力ポートの各出力ポートと、複製した第(j+1)の構造データの第(j+1)の数の入力ポートのうち当該各出力ポートと同一の識別情報を有する入力ポートとが接続された接続関係を示す前記接続情報を作成する、
ことを特徴とする請求項3に記載の情報処理装置。 - 前記nを3以上のいずれかの奇数とし、iを1から((n−1)/2)までのいずれかの自然数とし、前記ネットワークに含まれる第iの種別のトポロジー構造が、第(n−i+1)種別のトポロジー構造を逆さにしたトポロジー構造であり、第((n+1)/2)種別のトポロジー構造が、スイッチ同士を接続する複数のスイッチを有し、かつ、前記複数のスイッチのそれぞれを結ぶ線を軸として線対称となる構造であることを特徴とする請求項4に記載の情報処理装置。
- 前記記憶部は、
前記ネットワーク内の各トポロジー構造の接続関係を示す接続情報と、前記第1の種別のトポロジー構造において経路競合なく全対全通信を行う入力ポートと出力ポートとの組み合わせを示す前記第1の数分の転送パターンから前記第nの種別のトポロジー構造において経路競合なく全対全通信を行う入力ポートと出力ポートとの組み合わせが示される前記第nの数分の転送パターンまでを記憶し、
前記制御部は、
前記第1の数分の転送パターンのそれぞれから前記第nの数分の転送パターンのそれぞれまでの組み合わせに対応して、前記接続情報が示す前記ネットワークにおいて当該組み合わせの転送パターンが指定される際に、前記複数の送信元のそれぞれから宛先までの経路を特定し、さらに、前記第((n+1)/2)種別のトポロジー構造に含まれる前記複数のスイッチで前記複数の送信元のそれぞれからの通信が折り返される場合における前記複数の送信元のそれぞれから宛先までの経路を特定する、
ことを特徴とする請求項5に記載の情報処理装置。 - コンピュータが、
出力ポートおよび複数の送信元のそれぞれが接続された入力ポートを第1の数分有する第2の数分の第1の種別の各トポロジー構造と入力ポートおよび複数の宛先のそれぞれが接続された出力ポートを前記第2の数分有する前記第1の数分の第2の種別の各トポロジー構造とがそれぞれ接続されたネットワーク内の各トポロジー構造の接続関係を示す接続情報と、前記第1の種別のトポロジー構造において経路競合なく全対全通信を行う入力ポートと出力ポートとの組み合わせを示す前記第1の数分の転送パターンと、前記第2の種別のトポロジー構造において経路競合なく全対全通信を行う入力ポートと出力ポートとの組み合わせが示される前記第2の数分の転送パターンとを記憶する記憶部を参照して、前記第1の数分の転送パターンのそれぞれと前記第2の数分の転送パターンのそれぞれとの組み合わせに対応して、前記接続情報が示す前記ネットワークにおいて当該組み合わせの転送パターンが指定される際に前記複数の送信元のそれぞれから宛先までの経路を特定し、
当該組み合わせに対応して特定した前記経路に基づいて、前記ネットワークにおいて前記複数の送信元のそれぞれから前記複数の宛先のそれぞれまで経路競合なく全対全通信を行う転送パターンと、前記ネットワーク内の各トポロジー構造における送信元と宛先との組み合わせに対応する出力ポートとを決定する、
処理を実行することを特徴とする通信手順決定方法。 - コンピュータに、
出力ポートおよび複数の送信元のそれぞれが接続された入力ポートを第1の数分有する第2の数分の第1の種別の各トポロジー構造と入力ポートおよび複数の宛先のそれぞれが接続された出力ポートを前記第2の数分有する前記第1の数分の第2の種別の各トポロジー構造とがそれぞれ接続されたネットワーク内の各トポロジー構造の接続関係を示す接続情報と、前記第1の種別のトポロジー構造において経路競合なく全対全通信を行う入力ポートと出力ポートとの組み合わせを示す前記第1の数分の転送パターンと、前記第2の種別のトポロジー構造において経路競合なく全対全通信を行う入力ポートと出力ポートとの組み合わせが示される前記第2の数分の転送パターンとを記憶する記憶部を参照して、前記第1の数分の転送パターンのそれぞれと前記第2の数分の転送パターンのそれぞれとの組み合わせに対応して、前記接続情報が示す前記ネットワークにおいて当該組み合わせの転送パターンが指定される際に前記複数の送信元のそれぞれから宛先までの経路を特定し、
当該組み合わせに対応して特定した前記経路に基づいて、前記ネットワークにおいて前記複数の送信元のそれぞれから前記複数の宛先のそれぞれまで経路競合なく全対全通信を行う転送パターンと、前記ネットワーク内の各トポロジー構造における送信元と宛先との組み合わせに対応する出力ポートとを決定する、
処理を実行させることを特徴とする通信プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016113071A JP6623939B2 (ja) | 2016-06-06 | 2016-06-06 | 情報処理装置、通信手順決定方法、および通信プログラム |
US15/608,341 US10554535B2 (en) | 2016-06-06 | 2017-05-30 | Apparatus and method to perform all-to-all communication without path conflict in a network including plural topological structures |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016113071A JP6623939B2 (ja) | 2016-06-06 | 2016-06-06 | 情報処理装置、通信手順決定方法、および通信プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017220764A JP2017220764A (ja) | 2017-12-14 |
JP6623939B2 true JP6623939B2 (ja) | 2019-12-25 |
Family
ID=60483971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016113071A Expired - Fee Related JP6623939B2 (ja) | 2016-06-06 | 2016-06-06 | 情報処理装置、通信手順決定方法、および通信プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10554535B2 (ja) |
JP (1) | JP6623939B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6844198B2 (ja) * | 2016-10-25 | 2021-03-17 | 富士通株式会社 | 情報処理装置、情報処理方法、およびプログラム |
CN106789331B (zh) * | 2017-01-11 | 2024-02-20 | 北京金数信数码科技有限公司 | 拓扑结构生成方法和系统 |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5103444A (en) * | 1990-04-12 | 1992-04-07 | At&T Bell Laboratories | Conference connection method in a multicast packet switching network |
US5140585A (en) * | 1990-07-19 | 1992-08-18 | Kabushiki Kaisha Toshiba | Star local-area network system |
JP3202074B2 (ja) * | 1992-10-21 | 2001-08-27 | 富士通株式会社 | 並列ソート方式 |
US5453978A (en) * | 1994-04-04 | 1995-09-26 | International Business Machines Corporation | Technique for accomplishing deadlock free routing through a multi-stage cross-point packet switch |
US6091725A (en) * | 1995-12-29 | 2000-07-18 | Cisco Systems, Inc. | Method for traffic management, traffic prioritization, access control, and packet forwarding in a datagram computer network |
US6456838B1 (en) * | 1999-02-17 | 2002-09-24 | Verizon Laboratories Inc. | Generic approach to generating permutations for all-to-all personalized exchange for self-routing multistage interconnection networks |
US8326754B2 (en) * | 2001-02-05 | 2012-12-04 | Oracle International Corporation | Method and system for processing transactions |
US20020141427A1 (en) * | 2001-03-29 | 2002-10-03 | Mcalpine Gary L. | Method and apparatus for a traffic optimizing multi-stage switch fabric network |
US7236488B1 (en) * | 2001-08-10 | 2007-06-26 | Gautam Kavipurapu | Intelligent routing switching system |
US7330435B2 (en) * | 2001-11-29 | 2008-02-12 | Iptivia, Inc. | Method and system for topology construction and path identification in a routing domain operated according to a link state routing protocol |
US7315517B2 (en) * | 2002-05-22 | 2008-01-01 | Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College | Non-blocking WDM optical networks |
US7680048B2 (en) * | 2006-10-06 | 2010-03-16 | International Business Machiens Corporation | Method and apparatus for routing data in an inter-nodal communications lattice of a massively parallel computer system by dynamically adjusting local routing strategies |
US7598766B2 (en) * | 2007-01-09 | 2009-10-06 | University Of Washington | Customized silicon chips produced using dynamically configurable polymorphic network |
JP4676463B2 (ja) | 2007-07-13 | 2011-04-27 | 株式会社日立製作所 | 並列計算機システム |
US8103435B2 (en) * | 2007-07-27 | 2012-01-24 | George Mason Intellectual Properties, Inc. | Near real-time traffic routing |
US8423663B2 (en) * | 2007-08-06 | 2013-04-16 | International Business Machines Corporation | Providing full point-to-point communications among compute nodes of an operational group in a global combining network of a parallel computer |
US8065433B2 (en) * | 2009-01-09 | 2011-11-22 | Microsoft Corporation | Hybrid butterfly cube architecture for modular data centers |
EP2374250B1 (en) * | 2009-01-19 | 2014-10-29 | Hewlett-Packard Development Company, L.P. | Load balancing |
US20110085557A1 (en) * | 2009-10-08 | 2011-04-14 | Brocade Communications Systems, Inc. | Partitioning of Switches and Fabrics into Logical Switches and Fabrics |
JP5532849B2 (ja) * | 2009-11-20 | 2014-06-25 | 富士通株式会社 | コンピュータ、プロセス間通信プログラム、およびプロセス間通信方法 |
JP5241763B2 (ja) * | 2010-03-24 | 2013-07-17 | 株式会社日立製作所 | 通信システムおよび通信システムの制御方法 |
JP5540963B2 (ja) * | 2010-07-15 | 2014-07-02 | 富士通株式会社 | 情報処理方法、装置及びプログラム |
JP5664131B2 (ja) * | 2010-11-01 | 2015-02-04 | 富士通株式会社 | 情報処理方法、装置及びプログラム |
EP2708000B1 (en) * | 2011-05-08 | 2020-03-25 | The J. Scott Benson Living Trust | Flexible radix switching network |
JP5794011B2 (ja) * | 2011-07-19 | 2015-10-14 | 富士通株式会社 | ネットワーク管理装置及びネットワーク管理方法 |
US9301026B2 (en) * | 2011-11-01 | 2016-03-29 | Plexxi Inc. | Affinity modeling in a data center network |
US9014201B2 (en) * | 2011-11-09 | 2015-04-21 | Oracle International Corporation | System and method for providing deadlock free routing between switches in a fat-tree topology |
US8737269B1 (en) * | 2012-01-26 | 2014-05-27 | Google Inc. | System and method for reducing hardware table resources in a multi-stage network device |
US9379971B2 (en) * | 2012-05-11 | 2016-06-28 | Simula Inovation AS | Method and apparatus for determining paths between source/destination pairs |
US9014006B2 (en) * | 2013-01-31 | 2015-04-21 | Mellanox Technologies Ltd. | Adaptive routing using inter-switch notifications |
GB2511089A (en) | 2013-02-22 | 2014-08-27 | Ibm | All-to-all message exchange in parallel computing systems |
US20150043905A1 (en) * | 2013-08-07 | 2015-02-12 | Futurewei Technologies, Inc. | System and Method for Photonic Switching and Controlling Photonic Switching in a Data Center |
JP6160406B2 (ja) * | 2013-09-27 | 2017-07-12 | 富士通株式会社 | 設計支援装置、設計支援プログラムおよび設計支援方法 |
US9548960B2 (en) * | 2013-10-06 | 2017-01-17 | Mellanox Technologies Ltd. | Simplified packet routing |
JP6303613B2 (ja) * | 2014-03-05 | 2018-04-04 | 富士通株式会社 | 経路データ生成装置、経路データ生成方法及び経路データ生成プログラム |
JP6520344B2 (ja) * | 2014-05-14 | 2019-05-29 | 富士通株式会社 | 並列計算機システム、並列計算機システムの制御方法、及び情報処理装置 |
JP6844198B2 (ja) * | 2016-10-25 | 2021-03-17 | 富士通株式会社 | 情報処理装置、情報処理方法、およびプログラム |
-
2016
- 2016-06-06 JP JP2016113071A patent/JP6623939B2/ja not_active Expired - Fee Related
-
2017
- 2017-05-30 US US15/608,341 patent/US10554535B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170353377A1 (en) | 2017-12-07 |
JP2017220764A (ja) | 2017-12-14 |
US10554535B2 (en) | 2020-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Fan et al. | The t/k-diagnosability of the BC graphs | |
Ziavras | RH: a versatile family of reduced hypercube interconnection networks | |
JP6623939B2 (ja) | 情報処理装置、通信手順決定方法、および通信プログラム | |
Kohavi | Secondary state assignment for sequential machines | |
Stevens et al. | The coolest way to generate binary strings | |
WO2018198479A1 (ja) | 情報処理装置、情報処理方法及びプログラム | |
US10379901B2 (en) | Apparatus and method to select transmission sources and destinations allowing all-to-all communication without link congestion in a network including plural topological structures | |
Chen et al. | Efficient path-based multicast in wormhole-routed mesh networks | |
Summerville et al. | A flexible bit-pattern associative router for interconnection networks | |
Chang et al. | Fault-tolerant bipancyclicity of faulty hypercubes under the generalized conditional-fault model | |
Greenberg et al. | Routing multiple paths in hypercubes | |
Hung et al. | Christmas tree: A versatile 1-fault-tolerant design for token rings | |
JP6197872B2 (ja) | データ処理システム、データ処理方法およびデータ処理プログラム | |
CN105740037B (zh) | 软件定义网络组合编程动作计算方法、系统、装置及芯片 | |
JP5636078B1 (ja) | 仮想ネットワークの物理ネットワークへの配置装置及び方法 | |
Boura | Design and analysis of routing schemes and routers for wormhole-routed mesh architectures | |
CN109416683B (zh) | 数据处理设备、数据库系统和数据库系统的通信操作方法 | |
Choi et al. | A nearly optimal one-to-many routing algorithm on k-ary n-cube networks | |
Datta et al. | Summation and routing on a partitioned optical passive stars network with large group size | |
Bennes et al. | A comparative study of job allocation and migration in the pancake network | |
Nieri | Intersecting Defects: the Supergroup Side and Geometric Transitions | |
Chung | Design of a set of one-to-many node-disjoint and nearly shortest paths on recursive circulant networks | |
Fan et al. | Efficient algorithms to embed Hamiltonian Paths and Cycles in faulty crossed cubes | |
Kawano | A Scalable Routing Methodology for Low-Latency Interconnection Networks | |
Hsieh | Fault-tolerant mutually independent Hamiltonian cycles embedding on hypercubes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190212 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6623939 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |