[go: up one dir, main page]

JP6583054B2 - 基板処理方法及び記憶媒体 - Google Patents

基板処理方法及び記憶媒体 Download PDF

Info

Publication number
JP6583054B2
JP6583054B2 JP2016036013A JP2016036013A JP6583054B2 JP 6583054 B2 JP6583054 B2 JP 6583054B2 JP 2016036013 A JP2016036013 A JP 2016036013A JP 2016036013 A JP2016036013 A JP 2016036013A JP 6583054 B2 JP6583054 B2 JP 6583054B2
Authority
JP
Japan
Prior art keywords
film
gas
plasma
substrate
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016036013A
Other languages
English (en)
Other versions
JP2017150059A (ja
Inventor
智也 浦野
智也 浦野
恭兵 野口
恭兵 野口
横山　敦
敦 横山
小林　岳志
岳志 小林
哲 若林
哲 若林
佐久間　隆
隆 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016036013A priority Critical patent/JP6583054B2/ja
Priority to TW106105109A priority patent/TWI743086B/zh
Priority to KR1020170024037A priority patent/KR101941766B1/ko
Priority to US15/443,687 priority patent/US10242878B2/en
Publication of JP2017150059A publication Critical patent/JP2017150059A/ja
Application granted granted Critical
Publication of JP6583054B2 publication Critical patent/JP6583054B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45555—Atomic layer deposition [ALD] applied in non-semiconductor technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67389—Closed carriers characterised by atmosphere control
    • H01L21/67393—Closed carriers characterised by atmosphere control characterised by the presence of atmosphere modifying elements inside or attached to the closed carrierl
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、処理容器内にて真空雰囲気下で被処理基板に対して金属膜を成膜する技術に関する。
半導体デバイスの微細化に伴い、トランジスタのコンタクト部においても微細化が進み、更にゲート構造についてもプレーナー型から三次元構造であるマルチゲート型のフィン構造へ移行している。コンタクト部においては、下地のＳｉ（シリコン）層あるいはＳｉＧｅ（シリコンゲルマニウム）層の上にＴｉ（チタン）膜を成膜し、ＳｉとＴｉとを反応させてシリサイドを形成している。そしてＴｉの成膜手法としては、スパッタ成膜よりもステップカバレッジが優れるＣＶＤ（Chemical Vapor Deposition）を用いてコンタクト部を形成する手法が開発されている。
ＣＶＤにおけるＴｉの成膜は、処理容器内に基板を搬入した後、ＴｉＣｌ４（四塩化チタン）ガスとＨ２（水素）ガスとの混合ガスをプラズマ化して行われるが、ＴｉＣｌ４に含まれるＣｌ（塩素）が不純物としてＴｉ膜中に取り込まれてしまう。このため基板に成膜されたＴｉ膜中にＣｌが不純物として残留してしまうし、またＣｌを多く含んだＴｉ膜は不安定であることから、処理容器内に堆積したＴｉ膜が剥がれてパーティクルとなる。更にＴｉ成膜処理後の処理容器内の真空雰囲気中にはＴｉｘＣｌｘやＣｌｘ成分が残留するため、基板上に成膜されたＴｉ膜の表面をエッチングして当該表面を荒れさせてしまうし、基板の裏面にＴｉｘＣｌｘが付着して基板を汚染してしまう。
このため基板に対して成膜処理が終了した後、基板が処理容器内に置かれている状態で処理容器内にＮＨ３（アンモニア）ガスを流し、Ｔｉ膜中のＣｌを還元して除去すると共にＴｉ膜の表面を窒化させてＴｉＮ（チタンナイトライド）膜を形成し、膜を安定させる後処理をおこなっている。更にまた、基板の入れ替え時において、処理容器内に基板が置かれていない状態で既述の混合ガスをプラズマ化して処理容器内の雰囲気中に残留しているＣｌを除去しながら、処理容器内を覆っているＴｉ膜の表面にＴｉＮ膜を成膜して膜の安定化を図っている。
また処理容器内をクリーニングした後、基板に対して成膜を行う前に、処理容器の内壁、載置台の表面、処理ガスを供給するガスシャワーヘッドの表面に対して事前に薄膜を成膜するプリコートが行われる。従来ではこのプリコート膜についても、Ｔｉ膜を成膜した後、処理容器内にＮＨ３ガスを通流させるかあるいはＮＨ３プラズマ発生させることによりＴｉ膜の表面を窒化させて安定化させている。
しかしながら、デバイスの微細化に伴ってＴｉ膜が薄膜化していくと、基板が処理容器内に載置された状態でＮＨ３ガスを流すことにより、Ｔｉ膜中に取り込まれるＮ(窒素)がＴｉ膜の表面を窒化させるだけでなく、Ｔｉ膜とＳｉ膜との界面におけるシリサイド化の反応を阻害してしまう。更にプリコート膜がＴｉＮ膜であり、また基板の成膜時に処理容器の内壁やガスシャワーヘッドの表面に成膜されたＴｉ膜を基板の入れ替え時に窒化してＴｉＮ膜としているため、基板の成膜処理時に生成したプラズマにより、詳しくはアルゴン（Ａｒ）＋イオンによりこれらＴｉＮ膜がスパッタされて、基板上に成膜している膜中にＮが取り込まれてしまう。このようにして取り込まれたＮもシリサイド化の反応を阻害してしまう。この結果、デバイスの微細化がより進むと、良好で低抵抗なコンタクトを形成することが困難になるという課題がある。
特許文献１には、プラズマＣＶＤによりＴｉ膜の成膜処理を行うチャンバ内に塩素ガスを導入してクリーニングし、チャンバ内のニッケル部材と反応して生成されたニッケル塩化物を水素活性種により分解する技術が記載されているが、本発明とは構成要件が異なる。
また特許文献２には、プラズマＣＶＤによりＴｉ膜の成膜処理を行うチャンバ内にＨ２ガスを流したままＴｉＣｌ４ガスを間欠的に供給する技術が記載されている。この技術は、膜中のＣｌを除去しつつ、低温プロセスを実現することを目的としており、本発明の目的とは異なることから、手法においても本発明とは異なる。
特開２００４−８３９８３号公報 特開２００４−２３２０８０号公報
本発明はこのような事情に基づいてなされたものであり、その目的は、プラズマを用いて基板上に金属膜を成膜するにあたり、膜中へのＮの取り込みを抑えることのできる技術を提供することにある。
本発明の基板処理方法は、プラズマを用いて被処理基板に金属膜を成膜する方法において、
前記金属を含む膜によりプリコートされた処理容器内に、シリコンを含む層が表面に形成された被処理基板を搬入し、当該処理容器内に前記金属とハロゲンとの化合物及び水素ガスを導入し、プラズマを生成して当該被処理基板に金属膜を成膜する工程と、
次いで前記処理容器内に、水素ガスを活性化させて得たプラズマの雰囲気を形成する第１の還元処理工程と、
その後、前記被処理基板を前記処理容器内から搬出する工程と
続いて前記処理容器内に、水素ガスを活性化させて得たプラズマの雰囲気を形成する第２の還元処理工程と、
しかる後、前記処理容器内に後続の被処理基板を搬入する工程と、を含むことを特徴とする
本発明の記憶媒体は、処理容器内にてプラズマを用いて被処理基板に金属膜を成膜する装置に用いられるコンピュータプログラムを記憶する記憶媒体であって、
前記コンピュータプログラムは、上述の基板処理方法を実行するようにステップ群が組まれていることを特徴とする
本発明は、被処理基板に対して、金属とハロゲンとの化合物及び水素ガスを導入しながらプラズマを生成して成膜処理を行うにあたり、成膜後に処理容器内に被処理基板が置かれた状態及び被処理基板が搬出された状態の各々において処理容器内に、水素ガスを活性化させて得たプラズマの雰囲気を形成している。従って、被処理基板及び処理容器内の雰囲気からハロゲンを除去できると共に、後処理である還元処理をアンモニアを使用せずに行っているので、被処理基板の金属膜中にＮが取り込まれることが抑えられる。
本発明の実施の形態に係るマルチチャンバーシステムの平面図である。 ウエハにＴｉ膜を成膜するプラズマ処理装置の縦断面図である。 プラズマ処理装置におけるプリコート処理の工程を示すチャート図である。 プラズマ処理装置におけるＴｉ膜の成膜処理の工程を示すチャート図である。 Ｔｉ膜成膜後及びＴｉＮ膜成膜後のウエハの表面付近を示す断面図である。 本発明の実施の形態の作用を説明する説明図である。 本発明の実施の形態の作用を説明する説明図である。 比較例における成膜プロセスを示すチャート図である。 本発明及び従来例におけるＴｉ膜中に含まれるＮ原子の濃度を示す特性図である。 Ｔｉ膜中に含まれるＮ原子の濃度の低減を説明する説明図である。 Ｔｉ膜の膜厚とＴｉ膜の表面粗さとを示す特性図である。 実施例１、２及び比較例におけるＴｉＳｉｘ膜の比抵抗を示す特性図である。 実施例１、２及び比較例におけるウエハの表面部分の断面の写真である。 実施例１、２及び比較例におけるＴｉＳｉｘ膜の膜厚を示す特性図である。 実施例１、２及び比較例におけるＸ線結晶構造解析の結果を示す特性図である。
本発明の実施の形態に係る基板処理方法は、図１に示すマルチチャンバーシステムにより行われる。被処理基板である半導体ウエハ（以下「ウエハ」という）Ｗはロードポート１１上の搬送容器Ｃから搬送アーム１５により取り出されて、アライメント室１６→常圧搬送室１２→ロードロック室１３に搬送される。次いでウエハＷは、真空搬送室１４内の搬送アーム１９により、ロードロック室１３から取り出されて、まずプロセスモジュールであるＣＯＲ処理装置９０に搬送される。
ＣＯＲ処理装置９０は、ウエハＷに反応ガスであるＨＦガス及びＮＨ３ガスと、希釈ガスであるＡｒガス及びＮ２ガスと、を供給するように構成されている。これによりウエハＷ表面のＳｉ膜に形成される自然酸化層（ＳｉＯ２層）がＨＦガスとＮＨ３ガスと反応して、（ＮＨ４）２ＳｉＦ６（珪フッ化アンモニウム）や水などの反応生成物になる。次いでウエハＷは、アニール装置９１に搬送され、例えば１７５℃に加熱される。これによりＣＯＲ処理装置９０にて形成された珪フッ化アンモニウムや水などの反応生成物が揮発して除去される。その後ウエハＷはプラズマ処理装置２にて後述のようにして、例えば表面にＳｉ膜が形成されたウエハＷにＴｉ膜がプラズマＣＶＤによって成膜され、続いて熱ＡＬＤ装置９２にてＴｉ膜の表面にＴｉＮ膜が成膜される。なお図１中の１００はゲートバルブである。
またマルチチャンバーシステムは、例えばコンピュータからなる制御部９が設けられている。この制御部９は、プログラム、メモリ、ＣＰＵからなるデータ処理部などを備えている。プログラムは、マルチチャンバーシステム内の搬送動作に関するプログラム及び各プロセスモジュールである、ＣＯＲ処理装置９０、アニール装置９１、プラズマ処理装置２及び熱ＡＬＤ装置９２におけるプロセスレシピや前処理、後処理などを行うためのレシピ（プログラム）などを含んでいる。プログラムは、コンピュータ記憶媒体、例えばフレキシブルディスク、コンパクトディスク、ハードディスク、ＭＯ（光磁気ディスク）などの記憶部に格納されて制御部９にインストールされる。
次いでプラズマ処理装置２について図２を参照して説明する。プラズマ処理装置２は、アースに接地された気密な金属製の略円筒状の処理容器２０を備えている。処理容器２０の底面の中央部には下方に向けて突出する例えば円筒状の排気室２１が形成され、排気室２１における側面には、排気路２２が接続されている。この排気路２２には例えばバタフライバルブからなる圧力調整バルブなどを備えた圧力調整部２３を介して真空ポンプなどの真空排気部２４が接続され、処理容器２０内が所定の真空圧力まで減圧できるように構成されている。また処理容器２０の側面には、図示しない搬送室との間でウエハＷの搬入出を行うための搬送口２５が形成され、この搬送口２５はゲートバルブ１００により開閉自在に構成されている。
処理容器２０内にはウエハＷを略水平に保持するための例えばニッケル（Ｎｉ）により構成された載置台３が設けられている。載置台３は、その下面の中心部に、金属製の支持部材３１が接続される。支持部材３１の下端はフランジ３３が形成されており、フランジ３３は接地間隔固定用のスペーサ３４を介して排気室２１の底面に固定されている。
また載置台３にはヒータ３６が埋設され、制御部９からの制御信号に基づいて、図示しない電源部から給電されることによってウエハＷが設定温度、例えば４５０℃程度の温度に加熱されるように構成されている。載置台３の表面には、ウエハＷを保持するための凹部であるポケット３２が形成されており、ウエハＷはポケット３２内に載置される。さらに載置台３には、周方向に例えば３つの貫通孔３７が形成され、この貫通孔３７には、載置台３上のウエハＷを保持して昇降させるための昇降部材をなす３本の昇降ピン４１が設けられている。これら昇降ピン４１は、例えばアルミナ等のセラミックスや石英により構成されている。昇降ピン４１は、支持体４２及び昇降軸４３を介して処理容器２０の外部に設けられた例えばエアシリンダよりなる昇降機構４４に接続されている。昇降機構４４は排気室２１の下部に設置され、排気室２１の下面に形成された昇降軸４３用の開口部２１１と昇降機構４４との間にはベローズ体４５が設けられている。
処理容器２０の天井部には、絶縁部材２８を介して上部電極をなすＮｉ製のガスシャワーヘッド５が設けられ、このガスシャワーヘッド５には整合器５１１を介して、例えば３００〜２５００Ｗの高周波電力を印加する高周波電源５１が接続されている。従って本発明のプラズマ処理装置２は、処理容器２０内に励起されるガスを供給すると共に、上部電極をなすガスシャワーヘッド５と下部電極をなす載置台３との間に高周波電力が印加されてプラズマが発生する平行平板型プラズマ処理装置として構成されている。
ガスシャワーヘッド５の内部には、ガス供給室５２が形成され、ガス供給室５２の下面には、処理容器２０内へ処理ガスを分散供給するための多数の孔５３が、例えば均等に配置されている。またガスシャワーヘッド５における、例えばガス供給室５２の上方側には加熱機構５４が埋設されており、後述する制御部９からの制御信号に基づいて、図示しない電源部から加熱機構５４に給電されることによって設定温度に加熱されるようになっている。
ガス供給室５２にはガス供給路６の下流側端部が接続され、このガス供給路６の上流側には、ＴｉＣｌ４を含む原料ガスを供給する供給用流路となるＴｉＣｌ４ガス供給管６１１、還元ガスを供給するＨ２ガス供給管６２１、窒化用のＮＨ３ガスを供給するＮＨ３ガス供給管６３１、及びＡｒガス供給管６４１が合流されている。ＴｉＣｌ４ガス供給管６１１の上流側端部には、ＴｉＣｌ４ガス供給源６１が接続され、上流側から流量調整部Ｍ１、バルブＶ１が介設されている。Ｈ２ガス供給管６２１の上流側端部には、Ｈ２ガス供給源６２が接続され、上流側から流量調整部Ｍ２、バルブＶ２が介設されている。ＮＨ３ガス供給管６３１の上流側端部には、ＮＨ３ガス供給源６３が接続され、上流側から流量調整部Ｍ３、バルブＶ３が介設されている。Ａｒガス供給管６４１の上流側端部には、Ａｒガス供給源６４が接続され、上流側から流量調整部Ｍ４、バルブＶ４が介設されている。
またプラズマ処理装置２は、既述の制御部９が接続され、制御部９には、後述するプリコート処理及びウエハＷに対するプラズマ処理を含む処理を進行させるように命令（各ステップ）が組み込まれたプログラムを備えている。
続いて本発明の実施の形態に係る基板処理方法の作用について説明する。先ず既述のようにして、ＣＯＲ処理装置９０及びアニール装置９１にて、Ｓｉ膜表面の自然酸化層が除去されたウエハＷは、プラズマ処理装置２にてＳｉ膜の表面にＴｉ膜が成膜されるが、プラズマ処理装置２においては、予めプラズマ処理装置２の内面にＴｉ膜を成膜するプリコート処理が行われている。プリコートのタイミングとしては、プラズマ処理装置２を設置して初めて運転を行うとき、あるいはプラズマ処理装置２のメンテナンスを終了した後などが挙げられる。
プリコート処理について図３のフローチャートを参照して説明する。プラズマ処理装置２においては、ウエハＷを搬入せずに、まず真空排気部２４により処理容器２０内の排気を行い圧力を例えば２００Ｐａに設定する。次いで処理容器２０内にＴｉＣｌ４ガス、Ａｒガス及びＨ２ガスを夫々供給する。さらに高周波電源５１からの高周波電力を印加する。これにより処理容器２０内にプラズマが生成し、ＴｉＣｌ４とＨ２との反応により処理容器２０の内面、ガスシャワーヘッド５の下面及び載置台３の表面に例えば膜厚５ｎｍのＴｉ膜が成膜される（ステップＳ１）。
次いでＴｉＣｌ４ガス及びＨ２ガスの供給を停止すると共に、処理容器２０内にＮＨ３ガス及びＡｒガスを供給し、高周波電源５１から高周波電力を印加する。これによりＮＨ３ガスが活性化され、ステップＳ１にて処理容器２０、ガスシャワーヘッド５及び載置台３に成膜されたＴｉ膜が窒化されてＴｉＮ膜になる（ステップＳ２）。
そしてステップＳ２のＴｉ膜の窒化処理の後、再びステップＳ１のＴｉ膜の成膜を行い、さらにその後ステップＳ２のＴｉ膜の窒化処理を行う。このようにステップＳ１のＴｉ膜の成膜と、ステップＳ２のＴｉ膜の窒化処理と、をｎ（ｎは１以上の自然数）回繰り返し行い、２００ｎｍ以上、例えば５５０ｎｍの膜厚のＴｉＮ膜を成膜する。
処理容器２０、ガスシャワーヘッド５及び載置台３は、既述のように例えばＮｉで構成されている。Ｎｉの表面にＴｉ膜を成膜すると、ＮｉとＴｉとが反応し反応生成物となり固着してしまう。そのため、Ｔｉ膜を成膜した後、速やかに窒化してＴｉＮ膜とする。なおステップＳ２においては、処理容器２０内にＮＨ３ガスを供給して、高周波電力を印加せずにＴｉ膜を窒化してもよい。
続いて処理容器２０内へのＮＨ３ガスの供給を停止し、ＴｉＣｌ４ガス、Ａｒガス及びＨ２ガスを供給し、高周波電源５１から高周波電力を印加する（ステップＳ３）。これにより処理容器２０の内面、ガスシャワーヘッド５の下面及び載置台３の表面に成膜されたＴｉＮ膜の表面に例えば５ｎｍの膜厚でＴｉ膜を成膜する。
更にその後ＴｉＣｌ４ガス及びＡｒガスの供給を停止し、処理容器２０内にＨ２ガスを供給した状態で高周波電源５１により、高周波電力を印加する。これにより処理容器２０内においては、Ｈ２ガスが活性化されてプラズマ化する（ステップＳ４）。ステップＳ１及びステップＳ３におけるＴｉ膜の成膜のときにＴｉＣｌ４ガスを供給しているため、処理容器２０内の雰囲気中や処理容器２０の内壁には、Ｔｉの塩化物や塩素単体が残留している。なお明細書中では、Ｔｉの塩化物を総称してＴｉＣｌｘとして示し、塩素単体を総称してＣｌｘと示す。これら処理容器２０内に残留するＴｉＣｌｘやＣｌｘを含む成分がＨ２ガスのプラズマにより還元されて除去される。なおステップＳ４においては、Ｈ２ガスと共に、Ａｒガスを供給してもよい。
そしてステップＳ４のＴｉＣｌｘやＣｌｘを含む成分の還元除去処理の後、再びステップＳ３のＴｉ膜の成膜を行い、さらにその後ステップＳ４のＴｉＣｌｘやＣｌｘを含む成分の還元除去処理を行う。このようにステップＳ３のＴｉ膜の成膜と、ステップＳ４のＴｉＣｌｘやＣｌｘを含む成分の還元除去処理と、をｍ（ｍは１以上の自然数）回繰り返し行い、３００ｎｍ以上、例えば８５０ｎｍの膜厚のＴｉ膜を成膜する。
このように図３に示すステップＳ１からステップＳ４のプリコート処理を行うことにより、処理容器２０内においては、処理容器２０を構成する例えばＮｉなどの金属表面に例えば５５０ｎｍの膜厚のＴｉＮ膜が成膜され、さらにＴｉＮ膜の表面に８５０ｎｍのＴｉ膜が成膜された状態となる。そしてさらに処理容器２０内から、ＴｉＣｌｘやＣｌｘを含む成分が除去された状態となっている。そして十分にＴｉＣｌｘやＣｌｘを含む成分が除去された後、Ａｒガス、Ｈ２ガスの供給を停止すると共に、高周波電力の印加を停止し、プリコートを終了する。
次いでプリコート処理を行ったプラズマ処理装置２におけるウエハＷの処理について図４を参照して説明する。先ず既述のように自然酸化膜が除去されたウエハＷが搬送アーム１９と昇降ピン４１との協働作用により載置台３に載置される。（ステップＳ１１）。
その後ゲートバルブ１００を閉じ、真空排気部２４により排気を行い、処理容器２０内の圧力を例えば１３３Ｐａに設定する。その後、処理容器２０内にＴｉＣｌ４ガスを例えば１０ｓｃｃｍの流量、Ａｒガスを例えば１０００ｓｃｃｍの流量、及びＨ２ガスを例えば１０ｓｃｃｍの流量で夫々供給し、高周波電源５１から高周波電力を印加する（ステップＳ１２）。これによりＴｉＣｌ４ガスとＨ２ガスとが活性化されて反応し、ウエハＷの表面に例えば５ｎｍの膜厚のＴｉ膜が成膜される。
なお後述するが、図５（ａ）に示すようにＴｉ膜１０３と下地のＳｉ膜１０１との界面は成膜時に反応してＴｉＳｉｘとなる。しかしながら成膜時にすべてのＴｉ膜１０３がＳｉと反応してＴｉＳｉｘとなるわけではなく、表面から深層に向かい徐々にＴｉ膜１０３からＴｉＳｉｘ膜１０２に変化する状態となる。そのためＴｉ膜１０３の膜厚及びＴｉＳｉｘ膜１０２の膜厚を蛍光Ｘ線分析（ＸＲＦ）や偏光解析法（エリプソメトリー）等により簡易的に膜厚を測定することが困難である。そのため、ここではＴｉ膜１０３の膜厚は、下地膜をＳｉ膜１０１からＳｉＯ２膜に代えたことを除いて同様に成膜したときに成膜されるＴｉ膜１０３の膜厚で示している。
Ｓｉ膜１０１の表面にＴｉ膜１０３を成膜すると図５（ａ）に示すようにＳｉ膜１０１とＴｉ膜１０３との界面にてＴｉのシリサイド化が起こる。そのためＳｉ膜１０１とＴｉ膜１０３と間には、ＴｉＳｉｘ膜１０２の層が形成される。なお明細書中では、シリサイド化したＴｉを総称してＴｉＳｉｘと表記する。その後ＴｉＣｌ４ガス及びＨ２ガスの供給を停止すると共に、高周波電力の印加を停止し、処理容器２０内にＡｒガスを供給する（ステップＳ１３）。これにより処理容器２０に残留するＴｉＣｌ４ガス及びＨ２ガスが除去されて、ＴｉＣｌ４及びＨ２の反応が停止し、Ｔｉ膜１０３の成膜が停止する。
その後処理容器２０内にウエハＷを載置した状態で、Ａｒガスの供給を停止し、圧力を例えば２００Ｐａに設定する。そして処理容器２０内にＨ２ガスを例えば４０００ｓｃｃｍの流量で供給し、例えば１３５０Ｗの高周波電力を６０秒間印加して第１の還元処理を行う（ステップＳ１４）。これにより図６に示すように処理容器２０内にて、Ｈ２ガスが活性化される。なおステップＳ１４において、Ｈ２ガスと共に、Ａｒガスを供給してもよい。
ステップＳ１２において、ＴｉＣｌ４ガス及びＨ２ガスを供給しているため、処理容器２０内やウエハＷの表面には、ＴｉＣｌｘやＣｌｘを含む成分が残留している。そしてステップＳ１４にてＨ２ガスを活性化すると、Ｈ２ガスを活性化して得たプラズマにより、ＴｉＣｌｘやＣｌｘを含む成分が還元されて除去される。なお図６、及び後述の図７においては、プラズマ処理装置２は簡略化して記載した。
そしてＨ２ガスの供給を停止すると共に高周波電力の印加を停止し、ゲートバルブ１００を開き、搬送アーム１９によりウエハＷをプラズマ処理装置２から搬出する（ステップＳ１５）。さらに続いて、ゲートバルブ１００を閉じ、処理容器２０を密閉した後、図７に示すように処理容器２０内にウエハＷを載置していない状態で、第２の還元処理を例えば６０秒間行う（ステップＳ１６）。この第２の還元処理は、処理容器２０内の圧力を例えば２００Ｐａとし、例えば４０００ｓｃｃｍの流量のＨ２ガスを処理容器２０に供給し、例えば１３５０Ｗの高周波電力を印加することにより、処理容器２０内にＨ２ガスのプラズマを励起することにより行われる。これにより、第１の還元処理を行っても完全には除去しきれず処理容器２０内にＴｉＣｌｘやＣｌｘを含む成分が残存している場合にも、この第２の還元処理により、処理容器２０内に残存しているＴｉＣｌｘやＣｌｘを含む成分がより確実に還元されて除去される。なおステップＳ１６において、Ｈ２ガスと共に、Ａｒガスを供給してもよい。
従ってプラズマ処理装置２において、後続のウエハＷを搬入してＴｉ膜１０３の成膜処理を行うときに処理容器２０内に残存しているＴｉＣｌｘやＣｌｘを含む成分を抑制することができる。
一方プラズマ処理装置２から搬出されたウエハＷは、搬送アーム１９により熱ＡＬＤ装置９２に搬入される。そして熱ＡＬＤ装置９２において、処理容器２０内にＮ２ガスを供給しながら、ＴｉＣｌ４ガスと、ＮＨ３ガスと、を所定の時間間隔で交互に繰り返し供給する。これにより図５（ｂ）に示すようにＴｉ膜１０３の表層にＴｉＮ膜１０４が積層される。
こうして図５（ｂ）に示すようにＴｉ膜１０３の表層にＴｉＮ膜１０４が成膜されたウエハＷは、搬送アーム１９により、真空雰囲気のロードロック室１３に搬送される。次いでロードロック室１３を大気雰囲気に切り替えた後、ウエハＷは、搬送アーム６５により、例えば元の搬送容器Ｃに戻される。そしてＴｉＮ膜１０４が成膜されたウエハＷの表層には、後工程において、例えば電極を形成するタングステン（Ｗ）膜が成膜される。
上述のように実施の形態においては、プラズマ処理装置２において、表面にＳｉ膜１０１が形成されたウエハＷにＴｉ膜１０３を成膜している。Ｓｉ膜１０１の表面にＴｉ膜１０３を成膜するにあたって、Ｔｉ膜１０３中にＣｌ原子が取り込まれてしまうと、膜中に取り込まれたＣｌ原子が水素原子と反応して、ＨＣｌとなり、Ｔｉ膜１０３の表面を荒らしてしまう。そのためＴｉＣｌ４ガスを供給した後、処理容器２０内に残存するＴｉＣｌｘやＣｌｘを含む成分を除去する必要がある。
ＴｉＣｌｘやＣｌｘを含む成分を除去するにあたっては、背景技術に記載したように、例えばＮＨ３ガスを用い、ＮＨ４Ｃｌなどの反応生成物として除去することができる。しかしながらＮＨ３ガスを用いた場合には、処理容器２０内にＮ原子が残留し、ウエハWに成膜されるＴｉ膜１０３中にＮ原子が取り込まれてＴｉのシリサイド化の反応が阻害される。そのためＴｉ膜１０３の薄膜化が進むと電気的特性への悪影響が顕在化してくる。
上述の実施の形態によれば、プラズマ処理装置２において、ウエハＷのＳｉ膜１０１の表面にＴｉ膜１０３を成膜した後、処理容器２０中のＴｉＣｌｘやＣｌｘを含む成分を除去するにあたってＨ２ガスを活性化して得たプラズマ（水素プラズマ）を用いている。そのため処理容器２０内のＮ原子が抑制され、ウエハWに成膜されるＴｉ膜１０３中におけるＮ原子の取り込みを抑制することができる。従ってＴｉ膜１０３とＳｉ膜１０１との界面におけるＴｉのシリサイド化の反応が阻害されずＴｉＳｉｘ膜１０２が均一な膜厚で形成される。
また処理容器２０中にウエハＷを置いた状態で長時間プラズマ処理を行うとウエハＷにダメージが及ぶおそれがある。従ってウエハＷが置かれた状態とウエハＷを搬出した状態とに分担して水素プラズマによる還元処理を行うこと（第１の還元処理と第２の還元処理とを行うこと）が好ましい。
第２の還元処理においてもＮＨ３ガスを用いずに水素プラズマによりＴｉＣｌｘやＣｌｘを含む成分を除去している。そのため処理容器２０内にＮ原子の残留を抑制することができる。従ってプラズマ処理装置２に、後続のウエハＷを搬入して、ウエハＷにＴｉ膜１０３の成膜を行うときにＴｉ膜１０３中のＮ原子の取り込みを抑制することができる。
また第１の還元処理と、第２の還元処理との内、ウエハＷが置かれた状態で水素プラズマによる還元処理を行う第１の還元処理のみを行う場合にもウエハＷに成膜されるＴｉ膜１０３中におけるＮ原子の取り込みを抑制することができるため効果を得ることができる。さらにウエハＷを搬出した状態で水素プラズマによる還元処理を行う第２の還元処理のみを行うようにした場合にも、同様に処理容器２０中に残るN原子を抑制することができるため、後続のウエハＷに成膜するＴｉ膜１０３中におけるＮ原子の取り込みを抑制することができるため効果を得ることができる。
第２の還元処理は、処理容器２０内にウエハＷを載置していないため、第１の還元処理よりも長い時間、例えば９０秒行うようにしてもよい。また例えば第１の還元処理は、例えばＨ２ガスの供給流量を少なくして、プラズマの強度を低くし、第２の還元処理においては、Ｈ２ガスの供給流量を多くしてプラズマの強度を上げるようにしてもよい。
さらにプラズマ処理装置２の処理容器２０の内面にプリコートを行うにあたって、処理容器２０の内面にＴｉＮ膜を成膜した後、ＴｉＮ膜の表面を覆うようにＴｉ膜を成膜している。既述のように例えばＮｉなどの金属表面にＴｉ膜を成膜するとＮｉとＴｉとの反応生成物が固着してしまい、その反応生成物を除去することが困難になる。そのためＮｉの表面に成膜したＴｉ膜は窒化してＴｉＮ膜とされるが、プロセス時にプラズマにより、ＴｉＮ膜がスパッタされ、Ｎ原子が離脱して、ウエハＷに形成されるＴｉ膜１０３にＮ原子が取り込まれるおそれがある
これに対してＮｉ表面に成膜したＴｉＮ膜の更に表面にＴｉ膜を成膜し、水素プラズマにより還元処理を行っている。従ってプリコート膜の表面は、Ｃｌが除去された安定したＴｉ膜になっているので、プロセス時にプリコート膜からＮが離脱することを抑制することができ、またＴｉ膜の膜剥がれのおそれがない。
またウエハＷに成膜するＴｉ膜１０３の厚さが薄くなると、Ｔｉ膜１０３の表面のＮがＳｉ膜１０１とＴｉ膜１０３との界面まで到達しやすくなるため、シリサイド化を阻害しやすくなる。そのためステップＳ１２おいて、Ｓｉ膜１０１の表面に積層するＴｉ膜１０３の厚さ（下地膜をＳｉ膜１０１からＳｉＯ２膜に代えたことを除いて同様にＴｉ膜１０３を成膜したときに成膜されるＴｉ膜１０３の膜厚）は、例えば１０ｎｍ以下である場合には、より効果が大きい。
また本発明は、ＴｉＣｌ４ガスに代えて、ＴｉＦ４などのガスを用いてＴｉ膜１０３を成膜する基板処理方法であってもよい。更に例えばタンタル（Ｔａ）膜をプラズマＣＶＤにより成膜する基板処理方法であってもよい。
さらに原料ガス、例えばＴｉＣｌ４ガスと、反応ガス、例えばプラズマ化したＨ２ガスと、を交互に間欠的に繰り返し供給してＴｉ膜１０３を成膜するＡＬＤ法であってもよい。
本発明の効果を検証するために実施例１、２及び比較例に係るサンプルを作成し、以下の試験を行った。
（実施例１）
上述の実施の形態に従い処理を行ったウエハＷを実施例１とした。
（実施例２）
図８（ａ）に示すように図３に示したプリコート処理にてステップＳ２においてＮＨ３ガスを用いて、Ｔｉ膜の窒化を行い、またその後にステップＳ３、及びＳ４を行なわずにプリコートしたプラズマ処理装置２により、実施例１と同様のプロセス処理を行ったウエハＷを実施例２とした。実施例２では、ステップＳ１及びステップＳ２を例えばｎ回繰り返して、ＴｉＮ膜を膜厚８５０ｎｍに成膜した。
（比較例）
図４に示したウエハＷの処理のプロセスにおいて、ステップＳ１４における第１の還元処理をＮＨ３ガスを用いて行い、ステップＳ１６における第２の還元処理をＮＨ３ガスを用いたプラズマ処理によりＴｉＮ膜を成膜した。またプリコート膜として膜厚５５０ｎｍのＴｉＮ膜のみを成膜した例を比較例とした。なお図８（ａ）のステップＳ１、Ｓ２及び図８（ｂ）のステップＳ２１〜Ｓ２６は、夫々比較例におけるプリコート処理とプロセス処理とにおけるステップ群を示す。
実施例１、２及び比較例に従って処理されたウエハＷについて表面Ｘ線光電子分光分析を用いてＮ原子の濃度を確認した。図９はこの結果を示し横軸は、照射したＸ線を基準としたときの光電子の結合エネルギー、縦軸は、観測された光電子の強度を示した特性図である。なお結合エネルギーが３９８ｅＶとなる位置に現れるピークはＮ原子を示す。
図９に示すように比較例においては、Ｎ原子が多く検出されており、Ｔｉ膜１０３中の濃度で５０．１原子％程度のＮ原子が観測された。これに対して実施例１では、１．３原子％程度のＮ原子が観測され、実施例２では、１０．６原子％のＮ原子が観測されていた。
この図９の結果について図１０に模式的に示した。図１０に示すように比較例においては、Ｔｉ膜１０３中のＮ原子の濃度は５０原子％程度であるが、プリコートを除いて、第１の還元処理及び第２の還元処理を実施例１と同様に水素プラズマを用いることで、ウエハＷに形成されたＴｉ膜１０３中のＮ原子の濃度を１０原子％程度まで低減できることが分かる。更に処理容器２０内に行うプリコートをＴｉＮ膜のみとすることに代えて、ＴｉＮ膜の表面をＴｉ膜により覆い、次いで水素プラズマ処理を行うことにより、ウエハＷに形成されたＴｉ膜１０３中のＮ原子の濃度を２原子％以下まで低減できることが分かる。
この結果によれば、処理容器２０内にウエハＷがおかれたときに行う第１の還元処理及びウエハＷの入れ替え時に行う第２の還元処理において、水素プラズマを用いることで、Ｔｉ膜１０３中のＮ原子の濃度を低減することができる。さらに処理容器２０内に行うプリコートをＴｉＮ膜の表面をＴｉ膜により覆うようにすることで、さらにウエハＷに形成されたＴｉ膜１０３中のＮ原子の濃度を低減することができると言える。
また実施例及び比較例１により成膜したサンプルについて成膜されたＴｉ膜１０３の膜厚と、表面粗さを測定した。なお膜厚は、蛍光Ｘ線分析により各サンプル中のＴｉ原子の量を測定し、ＰＶＤ（物理気相成長法）にてＴｉ膜１０３を成膜したときのＴｉ原子の密度の膜の場合における膜厚に換算して表記している。またパーティクル測定器によりサンプルの表面の測定を行い、算出されたヘイズレベルの値を表面粗さとした。図１１はこの結果を示し、実施例１及び比較例に係るサンプルについて、ＰＶＤ換算膜厚と、表面粗さと、を示す特性図である。図１１に示すように比較例に比べて実施例１のサンプルでは、ウエハＷのＴｉ膜１０３の膜厚に対する表面粗さの値が小さくなっていることが分かる。
また実施例１、２及び比較例の各々のサンプルにおいて、Ｔｉ膜１０３を成膜した後Ｉｎ ｓｉｔｕにて、Ｔｉ膜１０３の上層に酸化防止用のＴｉＮのｃａｐを成膜した。その後実施例１、２に及び比較例のサンプルを真空雰囲気でアニール処理を行い、シリサイド反応をより促進させて、ＴｉＳｉｘ膜１０２を形成した後、ＴｉＳｉｘ膜１０２のシート抵抗を測定して、比抵抗を算出して比較した。ＴｉＳｉｘ膜１０２の比抵抗は、ＴｉＮ膜１０４単膜で測定したシート抵抗をサンプル中のＴｉＮ膜１０４分の抵抗に換算してサンプルのシート抵抗から差し引くことにより算出した。図１２はこの結果を示し、実施例１、２及び比較例におけるＴｉＳｉｘ膜１０２の比抵抗を示す特性図である。
この結果実施例１のＴｉＳｉｘ膜１０２の比抵抗は２０７μΩ・ｃｍであり、実施例２のＴｉＳｉｘ膜１０２の比抵抗は４７２μΩ・ｃｍであった。また比較例のＴｉＳｉｘ膜１０２の比抵抗は６２０μΩ・ｃｍであった。実施例では、比較例に比べて、ＴｉＳｉｘ膜１０２の比抵抗が大きく減少しており、特に実施例１では、比較例の１／３に減少していた。
さらに実施例１、２及び比較例のシート抵抗を測定したサンプルの断面を透過型電子顕微鏡にて撮影した。図１３はこの結果を示す。また各写真中の各々５ヶ所の地点にてＴｉＳｉｘ膜１０２の膜厚について測定し、平均値を求めた。図１４はこの結果を示し実施例１、２及び比較例における各サンプルのＴｉＳｉｘ膜１０２の膜厚を示す特性図である。なお図１４の箱ひげ図において、ひげの上端及び下端は夫々最大値及び最小値を示し、箱の上下の位置は、夫々中央値から見て、第３四分位数と、第１四分位数と、を示す。
図１４に示すように実施例１においては、ＴｉＳｉｘ膜１０２の平均膜厚は、７．２ｎｍであった。また比較例では、ＴｉＳｉｘ膜１０２が明確に形成されておらず、ＴｉＳｉｘ膜１０２の平均膜厚は、１５．８ｎｍであった。比較例は、実施例１と比較してウエハＷの表面粗さも大きく、ＴｉＳｉｘ膜１０２の膜厚のばらつきも大きかった。さらにＴｉＳｉｘ膜１０２の表面粗さも大きかった。
また実施例２では、ＴｉＳｉｘ膜１０２の平均膜厚は、１４．３ｎｍであり、比較例では、ＴｉＳｉｘ膜１０２の平均膜厚は、１５．８ｎｍであり、比較例に比べて改善が見られた。
このように実施例１、２のサンプルに比べ、比較例のサンプルでは、ＴｉＳｉｘ膜１０２の膜厚が均一ではないため、図１３に示すように表面粗さが大きくなっている。これに対して実施例１では、ＴｉＳｉｘ膜１０２の膜厚が均一に形成されているため、表面粗さが小さくなっている。
また当該サンプルをＸ線結晶構造解析によりＴｉＳｉｘ膜１０２の結晶性を確認した。図１５はこの結果を示し、実施例１、２及び比較例におけるＸ線結晶構造解析の結果を示す。図１５に示すように、実施例１においては、Ｃ４９相のＴｉＳｉ２（０６１）及びＣ４９相のＴｉＳｉ２（２００）の結晶を示すピークが大きく現れていた。また実施例２においてもＣ４９相のＴｉＳｉ２（０６１）及びＣ４９相のＴｉＳｉ２（２００）の結晶を示すピークが見られたが、比較例においては、Ｃ４９相のＴｉＳｉ２（０６０）の結晶を示すピークが僅かに見られ、Ｃ４９相のＴｉＳｉ２（０６１）及びＣ４９相のＴｉＳｉ２（２００）の結晶を示すピークはほとんど見られなかった。このように実施例１、２は、比較例に比べてシリサイド化が促進されて、ＴｉＳｉｘ膜１０２の結晶化が進行していることが確認できる。
このように本発明によれば、Ｔｉ膜１０３中に取り込まれるＮ原子を抑制することができるため、Ｔｉ膜１０３とＳｉ膜１０１との界面におけるＴｉのシリサイド化の阻害を抑制することができ、その結果膜厚が均一かつ低抵抗なＴｉＳｉｘ膜１０２を形成することができると言える。
２ プラズマ処理装置
３ 載置台
５ ガスシャワーヘッド
９ 制御部
２０ 処理容器
５１ 高周波電源
９０ ＣＯＲ処理装置
９１ アニール装置
９２ 熱ＡＬＤ装置
１０１ Ｓｉ膜
１０２ ＴｉＳｉｘ膜
１０３ Ｔｉ膜
１０４ ＴｉＮ膜
Ｗ ウエハ

Claims (6)

  1. プラズマを用いて被処理基板に金属膜を成膜する方法において、
    前記金属を含む膜によりプリコートされた処理容器内に、シリコンを含む層が表面に形成された被処理基板を搬入し、当該処理容器内に前記金属とハロゲンとの化合物及び水素ガスを導入し、プラズマを生成して当該被処理基板に金属膜を成膜する工程と、
    次いで前記処理容器内に、水素ガスを活性化させて得たプラズマの雰囲気を形成する第１の還元処理工程と、
    その後、前記被処理基板を前記処理容器内から搬出する工程と、
    続いて前記処理容器内に、水素ガスを活性化させて得たプラズマの雰囲気を形成する第２の還元処理工程と、
    しかる後、前記処理容器内に後続の被処理基板を搬入する工程と、を含むことを特徴とする基板処理方法。
  2. 前記金属膜を成膜する工程は、プラズマＣＶＤを行う工程であることを特徴とする請求項１記載の基板処理方法。
  3. 前記処理容器内に前記化合物及び水素ガスを導入しながらプラズマを生成して当該処理容器内を金属膜によりプリコートする工程と、
    続いて当該処理容器内に、水素ガスを活性化させて得たプラズマの雰囲気を形成する工程と、を含むことを特徴とする請求項１または２記載の基板処理方法
  4. 前記金属膜はチタン膜であり、前記化合物は四塩化チタンであることを特徴とする請求項１ないし３のいずれか一項に記載の基板処理方法。
  5. 前記金属膜はチタン膜であり、チタン膜によりプリコートする工程の前に、前記処理容器内をチタンナイトライド膜によりプリコートする工程を行うことを特徴とする請求項３記載の基板処理方法。
  6. 処理容器内にてプラズマを用いて被処理基板に金属膜を成膜する装置に用いられるコンピュータプログラムを記憶する記憶媒体であって、
    前記コンピュータプログラムは、請求項１ないし５のいずれか一項に記載の基板処理方法を実行するようにステップ群が組まれていることを特徴とする記憶媒体。
JP2016036013A 2016-02-26 2016-02-26 基板処理方法及び記憶媒体 Active JP6583054B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016036013A JP6583054B2 (ja) 2016-02-26 2016-02-26 基板処理方法及び記憶媒体
TW106105109A TWI743086B (zh) 2016-02-26 2017-02-16 基板處理方法及記憶媒體
KR1020170024037A KR101941766B1 (ko) 2016-02-26 2017-02-23 기판 처리 방법 및 기억 매체
US15/443,687 US10242878B2 (en) 2016-02-26 2017-02-27 Substrate processing method and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016036013A JP6583054B2 (ja) 2016-02-26 2016-02-26 基板処理方法及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2017150059A JP2017150059A (ja) 2017-08-31
JP6583054B2 true JP6583054B2 (ja) 2019-10-02

Family

ID=59679014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016036013A Active JP6583054B2 (ja) 2016-02-26 2016-02-26 基板処理方法及び記憶媒体

Country Status (4)

Country Link
US (1) US10242878B2 (ja)
JP (1) JP6583054B2 (ja)
KR (1) KR101941766B1 (ja)
TW (1) TWI743086B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152207B2 (en) * 2018-07-26 2021-10-19 Tokyo Electron Limited Method of forming titanium nitride films with (200) crystallographic texture
JP2020200496A (ja) * 2019-06-07 2020-12-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7101204B2 (ja) 2020-01-31 2022-07-14 株式会社Kokusai Electric 半導体装置の製造方法、プログラム、基板処理装置及び基板処理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205070A (ja) * 1996-01-25 1997-08-05 Sony Corp プラズマｃｖｄ方法、およびこれにより形成された金属膜を有する半導体装置
US7157385B2 (en) * 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
JP3214422B2 (ja) * 1997-12-02 2001-10-02 日本電気株式会社 半導体装置の製造装置および半導体装置の製造方法
US6635569B1 (en) * 1998-04-20 2003-10-21 Tokyo Electron Limited Method of passivating and stabilizing a Ti-PECVD process chamber and combined Ti-PECVD/TiN-CVD processing method and apparatus
US20020094387A1 (en) * 2000-02-24 2002-07-18 Bhan Mohan Krishnan Method for improving chemical vapor deposition of titanium
JP2004083983A (ja) 2002-08-26 2004-03-18 Applied Materials Inc Ｔｉ膜形成方法
JP3574651B2 (ja) 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
KR100724181B1 (ko) * 2003-06-16 2007-05-31 동경 엘렉트론 주식회사 성막 방법, 반도체 장치의 제조 방법, 반도체 장치 및 성막장치
WO2005098913A1 (ja) * 2004-04-09 2005-10-20 Tokyo Electron Limited Ｔｉ膜およびＴｉＮ膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP2008028058A (ja) * 2006-07-20 2008-02-07 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
JP6280721B2 (ja) * 2013-01-22 2018-02-14 東京エレクトロン株式会社 ＴｉＮ膜の成膜方法および記憶媒体

Also Published As

Publication number Publication date
TWI743086B (zh) 2021-10-21
KR20170101138A (ko) 2017-09-05
KR101941766B1 (ko) 2019-01-23
JP2017150059A (ja) 2017-08-31
US10242878B2 (en) 2019-03-26
US20170250086A1 (en) 2017-08-31
TW201741486A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
JP5207615B2 (ja) 成膜方法および基板処理装置
JP6222880B2 (ja) 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
CN107533962B (zh) 经由原子层沉积(ald)循环选择性沉积金属硅化物的方法
WO2011040385A1 (ja) Ｎｉ膜の成膜方法
US9595466B2 (en) Methods for etching via atomic layer deposition (ALD) cycles
JP5046506B2 (ja) 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
KR20150113808A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20160079031A (ko) 텅스텐막의 성막 방법
TWI796388B (zh) 減少或消除鎢膜中缺陷的方法
CN105428227A (zh) 半导体器件的制造方法及衬底处理装置
JP2015231043A (ja) 改質処理方法及び半導体装置の製造方法
JP6601257B2 (ja) 基板処理方法
WO2010087362A1 (ja) 成膜方法及びプラズマ成膜装置
JP6583054B2 (ja) 基板処理方法及び記憶媒体
JP5171192B2 (ja) 金属膜成膜方法
JP2020128581A (ja) 基板処理方法及び成膜システム
TW201907480A (zh) 形成鈦矽化物區域之方法
WO2011043263A1 (ja) 成膜方法及びプラズマ処理装置
JP6253214B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
KR101697076B1 (ko) 금속막의 성막 방법
TWI515326B (zh) Film forming method and plasma film forming device
WO2022080153A1 (ja) 基板処理方法および基板処理装置
WO2011055671A1 (ja) 成膜方法およびキャパシタの形成方法
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190819

R150 Certificate of patent or registration of utility model

Ref document number: 6583054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250