[go: up one dir, main page]

JP5046506B2 - 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体 - Google Patents

基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体 Download PDF

Info

Publication number
JP5046506B2
JP5046506B2 JP2005303940A JP2005303940A JP5046506B2 JP 5046506 B2 JP5046506 B2 JP 5046506B2 JP 2005303940 A JP2005303940 A JP 2005303940A JP 2005303940 A JP2005303940 A JP 2005303940A JP 5046506 B2 JP5046506 B2 JP 5046506B2
Authority
JP
Japan
Prior art keywords
film
substrate
gas
silicon
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005303940A
Other languages
English (en)
Other versions
JP2007115797A5 (ja
JP2007115797A (ja
Inventor
國弘 多田
健索 成嶋
哲 若林
晋 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005303940A priority Critical patent/JP5046506B2/ja
Priority to PCT/JP2006/318333 priority patent/WO2007046204A1/ja
Priority to TW95138422A priority patent/TWI443719B/zh
Publication of JP2007115797A publication Critical patent/JP2007115797A/ja
Publication of JP2007115797A5 publication Critical patent/JP2007115797A5/ja
Application granted granted Critical
Publication of JP5046506B2 publication Critical patent/JP5046506B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は，例えばＳｉ基板や金属シリサイド層等のＳｉ含有表面上に金属シリサイド膜などの合金膜を形成する基板処理を行う基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体に関する。
ＣＭＯＳトランジスタなどの半導体デバイスでは，配線層と基板，配線層と配線層などの接続構造を有する。具体的には例えば図３０に示すようにＳｉ基板（Ｓｉウエハ）のｐ／ｎ不純物拡散層（拡散層）１０と接続するコンタクトホール２０，上下の配線層間を接続するビアホール３０がある。このようなコンタクト２０及びビアホール３０には，タングステンや銅などの金属が埋め込まれ，Ｓｉ基板や配線層が電気的に接続される。近年では，この金属の埋め込みに先立って，コンタクト２０及びビアホール３０にＴｉＮ膜またはＴｉ／ＴｉＮ積層膜などのバリア膜を成膜し，バリア層２２，３２を形成する。
ところで，最近の半導体デバイスの高集積化に伴って，特にコンタクトホールは口径と深さの比であるアスペクト比が極めて大きくなってきている。このため，上述したようなＴｉＮ膜などのバリア層の形成には，ステップカバレッジの良いＣＶＤ（化学的蒸着）法が採用されている。
また，拡散層１０とのコンタクト抵抗を下げるためには，例えばバリア層２２と拡散層１０との間にＴｉＳｉ（チタンシリサイド）などの材料層を介させて，バリア層２２と拡散層１０との界面における仕事関数を調節することにより，その仕事関数差に基づくショットキー障壁を低くすることが望ましい。
このような材料層，例えばＴｉＳｉ膜１２の形成にもＣＶＤ−Ｔｉが用いられている。例えばＴｉＳｉ膜１２を形成するには，原料ガスとしてＴｉＣｌ４を用いるとともに，還元ガスとしてＨ２ガス等を用いて，温度６５０℃程度でＴｉ膜を成膜し，同時にその一部をＳｉ基板と反応させ自己整合的にＴｉＳｉ膜１２を形成していた。
一方，このようなバリア層形成などの金属成膜処理を施す場合には，良好なコンタクト抵抗を得るために，金属成膜処理に先立ってその金属膜の下地となる下地表面（例えばコンタクトホールの底部に露出するＳｉ表面）に存在する自然酸化膜やコンタクトホールの形成時に導入されたエッチング残渣などの異物を除去する処理が施される。
このような異物の除去は，従来から希フッ酸（ＨＦ）などによるウエット洗浄処理によって行われてきた（例えば非特許文献１参照）。また，近年では自然酸化膜を除去する装置として水素ガスとアルゴンガスなどを用いて誘導結合プラズマを形成するものも提案されている（例えば特許文献１，２参照）。このようなウエット洗浄処理や誘導結合プラズマを形成する処理では，異物除去後にＳｉ基板が大気に暴露され，Ｓｉ表面に自然酸化膜が再成長してしまうという問題がある。
このため，近年では，基板処理装置に複数の処理室を設け，ある処理室で誘導結合プラズマを用いたスパッタエッチングによってＳｉ基板表面の自然酸化膜などの異物を除去し，そのＳｉ基板をそのまま真空中で搬送して別の成膜処理室に搬入し，連続的に金属成膜を実行する方法も提案されている。
特開２００２−１２４４８５号公報 特開２００１−２４４２１４号公報 T.Teraji and S.Hara,"Control of interface states atmetal/6H-SiC(0001)interfaces",Phys.Rev.B70,035312(2004).
しかしながら，半導体デバイスの微細化が一層進むにつれて，例えば上記不純物拡散層１０の深さも浅くなり，またコンタクトホール２０のアスペクト比もより一層大きくなる傾向にある。
このため，上述したような従来の異物除去方法では，コンタクトホールの底部に露出するＳｉ表面を十分にクリーニングすることは困難であり，例えばコンタクトホールの底部に自然酸化膜が除去されずに一部残ってしまう。
また，上記のプラズマを用いるクリーニング方法では，コンタクトホールの底部を十分エッチングするためにＳｉ基板へのバイアス電圧を上げると，イオン衝撃によって浅い拡散層に損傷を生じたり，コンタクトホールの開口部の肩部が削れてコンタクトホールの底部に再度絶縁物が付着してしまったりすることもある。
このように，Ｓｉ基板のＳｉ表面に自然酸化膜などの異物が一部が残ったり，異物が再付着したりしたまま，その上に金属膜を成膜すると，その異物がＳｉ表面との密接な接触を防げる。この状態で，例えば金属とＳｉとの珪化反応を進行させるために熱処理温度を上げると，金属とＳｉ表面との反応が不均一となるため，その金属とＳｉ表面との間に形成される金属シリサイドとその下地のＳｉとの界面のラフネスが増大してしまう。さらに，従来のように，金属成膜と同時に下地のＳｉとの金属シリサイドを形成させると，珪化反応が制御できず，金属シリサイドとその下地のＳｉとの界面のラフネスはさらに増大してしまう。
上記のように，金属シリサイドとその下地のＳｉとの界面のラフネスが増大すると，拡散層１２内の所望の位置に界面を形成できなくなって，コンタクト抵抗が上がってしまったり，金属シリサイド層１２の一部が拡散層１２を突き抜けて接合リーク電流が増えたり，接合が破壊されたりするなどの問題が生じる。
また，近年では，コンタクトホールを形成する前に，浅い拡散層の高抵抗を補償するためＣｏＳｉやＮｉＳｉなどの金属シリサイド膜で拡散層をカバーする裏打ち技術が用いられている。ところが，これらの金属シリサイド膜からなる裏打ち層はＳｉを含むため，大気に暴露すると，その裏打ち層表面に自然酸化膜が成長してしまう。また，Ｓｉ表面と同様に良好なコンタクト抵抗を得るためには，コンタクトホールの底部に露出する裏打ち層の表面上の異物を除去することが望ましい。さらに，その裏打ち層上に成膜した金属と裏打ち層との合金化反応により形成される合金膜（例えばＴｉ−Ｃｏ膜，Ｔｉ−Ｎｉ膜など）は均一に合金化されることがより望ましい。
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，被処理基板（例えばＳｉ基板）において露出するシリコン含有表面に下地との界面がより平坦（フラット）で均一な合金膜を形成することができ，これにより一層低抵抗なコンタクト構造を形成することがきる基板処理装置等を提供することにある。
上記課題を解決するために，本発明のある観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とを備える真空処理装置を有する基板処理装置であって，前記複数の処理室は，前記被処理基板において露出するシリコン含有表面上の異物を除去する異物除去処理室と，前記被処理基板上に金属含有原料ガスを供給して，前記異物が除去された前記シリコン含有表面上に金属膜を成膜する金属膜成膜処理室と，前記被処理基板を熱処理して前記金属膜と前記シリコン含有表面との反応を起こさせることによって合金膜を形成する合金化処理室とを含むことを特徴とする基板処理装置が提供される。
この場合，上記異物除去処理室は，前記被処理基板上に励起ガスを供給し，前記シリコン含有表面上の前記異物と前記励起ガスのガス成分とを化学反応させて生成物を生成するための生成物生成処理室と，前記被処理基板を熱処理して前記シリコン含有表面上の前記生成物を昇華除去するための生成物除去処理室との２つの処理室により構成することが好ましい。上記合金膜は，例えば金属シリサイド膜であり，前記合金化処理室は，例えば前記被処理基板を熱処理して前記金属膜と前記シリコン含有表面との反応を起こさせることによって金属シリサイド膜を形成するシリサイド形成処理室である。この場合，上記金属膜成膜処理室は，前記金属膜の成膜処理を，前記金属膜のシリサイド相が形成されない程度の温度範囲（例えば５８０℃未満）で実行し，前記シリサイド形成処理室は，前記金属膜の熱処理を，前記金属膜のシリサイド相が形成される程度の温度範囲（例えば５８０℃以上）で実行することが好ましい。
上記課題を解決するために，本発明の別の観点によれば，被処理基板のシリコン含有表面上に合金膜を形成する基板処理装置の基板処理方法であって，前記被処理基板において露出するシリコン含有表面上の異物を除去する異物除去処理工程と，前記被処理基板上に金属含有原料ガスを供給して，前記異物が除去された前記シリコン含有表面上に金属膜を成膜する金属膜成膜処理工程と，前記被処理基板を熱処理して前記金属膜と前記シリコン含有表面との反応を起させることによって合金膜を形成する合金化処理工程と，
を前記基板処理装置内で連続して実行することを特徴とする基板処理方法が提供される。
この場合，上記異物除去処理工程は，前記被処理基板上に励起ガスを供給し，前記シリコン含有表面上の前記異物と前記励起ガスのガス成分とを化学反応させて生成物を生成するための生成物生成処理工程と，前記被処理基板を熱処理して前記シリコン含有表面上の前記生成物を昇華除去するための生成物除去処理工程とを連続して実行することが好ましい。なお，上記合金膜は，例えば金属シリサイド膜であり，前記合金化処理工程は，例えば前記被処理基板を熱処理して前記金属膜と前記シリコン含有表面との反応を起こさせることによって金属シリサイド膜を形成するシリサイド形成処理工程である。この場合，上記金属膜成膜処理工程は，前記金属膜の成膜処理を，前記金属膜のシリサイド相が形成されない程度の温度範囲（例えば５８０℃未満）で実行し，前記シリサイド形成処理工程は，前記金属膜の熱処理を，前記金属膜のシリサイド相が形成される程度の温度範囲（例えば５８０℃以上）で実行することが好ましい。
このような本発明にかかる装置又は方法によれば，基板処理装置内で異物除去処理の後に，金属膜成膜処理，シリサイド形成処理を連続して実行することができるので，金属膜成膜処理前に被処理基板のシリコン含有部分に自然酸化膜が新たに形成されることを防止することができる。このように，被処理基板において露出するシリコン含有表面上の異物を確実に除去することができるので，シリコン含有表面の異物によって金属膜の均一な合金化（例えばシリサイド化）が阻害されることを防止することができるので，シリコン含有表面上に，下地との界面が平坦（フラット）な金属シリサイド膜を形成することができる。これにより一層低抵抗なコンタクトを形成することがきる。
また，上記金属膜成膜処理は，前記被処理基板上に前記金属含有原料ガスを供給して前記シリコン含有表面上に前記金属膜の吸着反応を生じさせる工程と，還元ガスを供給して前記シリコン含有表面上に吸着した前記金属膜を還元する工程とを複数回繰返すことにより，前記金属膜を成膜することが好ましい。これによれば，異物除去処理によって被処理基板のシリコン含有表面上に異物がない状態で，連続して例えばＡＬＤ−Ｔｉ膜成膜処理を行うことができるため，このＡＬＤ−Ｔｉ膜成膜処理によって原子配列を制御しながらＴｉ膜を堆積させることによって，より平坦で均一な膜を形成できる。さらに，被処理基板を熱処理してＴｉ膜とその下地となるシリコンとの間で珪化反応を起こさせるので，Ｔｉシリサイド膜のシリコン含有表面に対する膜厚均一性を原子レベルで制御できる。また，ＡＬＤ−Ｔｉ膜成膜処理によれば，原子レベルでＴｉ膜の膜厚を自由に制御できるので，ひいてはＴｉシリサイド膜（チタンシリサイド膜）の膜厚も自由に制御できる。
なお，上記シリサイド形成処理室は，前記金属膜を完全に珪化（シリサイド化）することが好ましい。これにより，珪化（シリサイド化）されていない金属膜が残留しないので，低抵抗なコンタクトを形成することができる。また，上記シリコン含有表面は，例えばシリコン又は金属シリサイドからなる。また，上記金属は，例えばＴｉ，Ｔａ，Ｗから選択されたものである。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とを備える真空処理装置を有する基板処理装置であって，前記複数の処理室は，前記被処理基板上に励起ガスを供給し，前記被処理基板において露出するシリコン含有表面上の異物と前記励起ガスのガス成分とを化学反応させて生成物を生成するための生成物生成処理室と，前記被処理基板を熱処理して前記シリコン含有表面上の前記生成物を昇華除去するための生成物除去処理室と，前記被処理基板上に第１金属含有原料ガスを供給して，前記異物が除去された前記シリコン含有表面上に第１金属膜を成膜する第１金属膜成膜処理室と，前記被処理基板を熱処理して前記第１金属膜と前記シリコン含有表面との珪化反応を起させることによって，第１金属シリサイド膜を形成する第１金属シリサイド形成処理室と，前記被処理基板上に第２金属含有原料ガスを供給して，前記第１金属シリサイド膜上に第２金属膜を成膜する第２金属膜成膜処理室とを含むことを特徴とする基板処理装置が提供される。
上記課題を解決するために，本発明の別の観点によれば，被処理基板のシリコン含有表面上に金属シリサイド膜を形成する基板処理装置の基板処理方法であって，前記被処理基板上に励起ガスを供給し，前記被処理基板において露出するシリコン含有表面上の異物と前記励起ガスのガス成分とを化学反応させて生成物を生成するための生成物生成工程と，前記被処理基板を熱処理して前記シリコン含有表面上の前記生成物を昇華除去するための生成物除去工程と，前記被処理基板上に第１金属含有原料ガスを供給して，前記異物が除去された前記シリコン含有表面上に第１金属膜を成膜する第１金属膜成膜工程と，前記被処理基板を熱処理して前記第１金属膜と前記シリコン含有表面との珪化反応を起させることによって，第１金属シリサイド膜を形成する第１金属シリサイド形成処理工程と，前記被処理基板上に第２金属含有原料ガスを供給して，前記第１金属シリサイド膜上に第２金属膜を成膜する第２金属膜成膜工程とを含むことを特徴とする基板処理方法が提供される。
このような本発明にかかる装置又は方法によれば，基板処理装置内で第２金属膜成膜処理についても，被処理基板を大気に露出することなく，連続して実行することができるので，第２金属膜の密着性もより向上させることができ，強度もより向上させることができる。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とを備える真空処理装置を有する基板処理装置であって，前記複数の処理室は，前記被処理基板上に励起ガスを供給し，前記被処理基板において露出するシリコン含有表面上の異物と前記励起ガスのガス成分とを化学反応させて生成物を生成するための生成物生成処理室と，前記被処理基板を熱処理して前記シリコン含有表面上の前記生成物を昇華除去するための生成物除去処理室と，前記被処理基板上にＴｉ含有原料ガスを供給して，前記異物が除去された前記シリコン含有表面上にＴｉ膜を成膜するＴｉ膜成膜処理室と，前記被処理基板を熱処理して前記Ｔｉ膜と前記シリコン含有表面との珪化反応を起させることによって，Ｔｉシリサイド膜を形成するＴｉシリサイド形成処理室とを含むことを特徴とする基板処理装置が提供される。
このような本発明にかかる装置によれば，被処理基板のシリコン含有表面上に，下地との界面がより平坦（フラット）で均一なＴｉシリサイド膜を形成することができ，これにより一層低抵抗なコンタクトを形成することがきる。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とを備える真空処理装置を有する基板処理装置であって，前記複数の処理室は，前記被処理基板上に励起ガスを供給し，前記被処理基板において露出するシリコン含有表面上の異物と前記励起ガスのガス成分とを化学反応させて生成物を生成するための生成物生成処理室と，前記被処理基板を熱処理して前記シリコン含有表面上の前記生成物を昇華除去するための生成物除去処理室と，前記被処理基板上に金属含有原料ガスを供給して，前記異物が除去された前記シリコン含有表面上に金属膜を成膜する金属膜成膜処理室と，前記被処理基板を熱処理して前記金属膜と前記シリコン含有表面との珪化反応を起させることによって，準安定なシリサイド相の金属シリサイド膜を形成する準安定シリサイド相形成処理室と，前記被処理基板を熱処理して前記金属膜と前記シリコン含有表面との珪化反応を起させることによって，安定なシリサイド相の金属シリサイド膜を形成する安定シリサイド相形成処理室とを含むことを特徴とする基板処理装置が提供される。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とを備える真空処理装置を有する基板処理装置であって，前記複数の処理室は，前記被処理基板上に励起ガスを供給し，前記被処理基板において露出するシリコン含有表面上の異物と前記励起ガスのガス成分とを化学反応させて生成物を生成するための生成物生成処理室と，前記被処理基板を熱処理して前記シリコン含有表面上の前記生成物を昇華除去するための生成物除去処理室と，前記被処理基板上にＴｉ含有原料ガスを供給して，前記異物が除去された前記シリコン含有表面上にＴｉ膜を成膜するＴｉ膜成膜処理室と，前記被処理基板を熱処理して前記Ｔｉ膜と前記シリコン含有表面との珪化反応を起させることによって，Ｃ４９相のＴｉシリサイド膜を形成するＣ４９相シリサイド形成処理室と，前記被処理基板を熱処理して前記Ｔｉ膜と前記シリコン含有表面との珪化反応を起させることによって，Ｃ５４相のＴｉシリサイド膜を形成するＣ５４相シリサイド形成処理室とを含むことを特徴とする基板処理装置が提供される。
上記課題を解決するために，本発明の別の観点によれば，被処理基板のシリコン含有表面上に金属シリサイド膜を形成する基板処理装置の基板処理方法であって，前記被処理基板上に励起ガスを供給し，前記被処理基板において露出するシリコン含有表面上の異物と励起ガスのガス成分とを化学反応させて生成物を生成するための生成物生成処理工程と，前記被処理基板を熱処理して前記シリコン含有表面上の前記生成物を昇華除去するための生成物除去処理工程と，前記被処理基板上に金属含有原料ガスを供給して，前記異物が除去された前記シリコン含有表面上に金属膜を成膜する金属膜成膜処理工程と，前記被処理基板を熱処理して前記金属膜と前記シリコン含有表面との珪化反応を起させることによって，準安定なシリサイド相の金属シリサイド膜を形成する準安定シリサイド相形成処理工程と，前記被処理基板を熱処理して前記金属膜と前記シリコン含有表面との珪化反応を起させることによって，安定なシリサイド相の金属シリサイド膜を形成する安定シリサイド相形成処理工程とを含むことを特徴とする基板処理方法が提供される。
このような本発明にかかる装置又は方法によれば，所望のシリサイド相（例えばＣ４９相，Ｃ５４相）の結晶構造（所望の比抵抗）を有する金属シリサイド膜（例えばチタンシリサイド膜）を形成することができる。
上記課題を解決するために，本発明の別の観点によれば，被処理基板のシリコン含有表面上に金属シリサイド膜を形成する基板処理装置の基板処理方法を実行するプログラムを記憶した記録媒体であって，コンピュータに，前記被処理基板上に励起ガスを供給し，前記被処理基板において露出するシリコン含有表面上の異物と励起ガスのガス成分とを化学反応させて生成物を生成するための生成物生成処理ステップと，前記被処理基板を熱処理して前記シリコン含有表面上の前記生成物を昇華除去するための生成物除去処理ステップと，前記被処理基板上に金属含有原料ガスを供給して，前記異物が除去された前記シリコン含有表面上に金属膜を成膜する金属膜成膜処理ステップと，前記被処理基板を熱処理して前記金属膜と前記シリコン含有表面との珪化反応を起させることによって，金属シリサイド膜を形成するシリサイド形成処理ステップと，を前記基板処理装置内で連続して実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
上記課題を解決するために，本発明の別の観点によれば，被処理基板のシリコン含有表面上に金属シリサイド膜を形成する基板処理装置の基板処理方法を実行するプログラムであって，コンピュータに，前記被処理基板上に励起ガスを供給し，前記被処理基板において露出するシリコン含有表面上の前記異物と前記励起ガスのガス成分とを化学反応させて生成物を生成するための生成物生成処理ステップと，前記被処理基板を熱処理して前記シリコン含有表面上の前記生成物を昇華除去するための生成物除去処理ステップと，前記被処理基板上に金属含有原料ガスを供給して，前記異物が除去された前記シリコン含有表面上に金属膜を成膜する金属膜成膜処理ステップと，前記被処理基板を熱処理して，前記金属膜と前記シリコン含有表面との珪化反応を起させることによって，金属シリサイド膜を形成するシリサイド形成処理ステップと，を前記基板処理装置内で連続して実行させるためのプログラムが提供される。
このような本発明によれば，異物除去処理（生成物生成処理，生成物除去処理）と，金属膜成膜処理と，シリサイド形成処理とを連続実行することにより，被処理基板における露出するシリコン含有表面上の異物を確実に除去された状態で，金属膜の成膜とシリサイドの形成を行うことができるので，シリコン含有表面上に，下地との界面がよりフラットで均一な金属シリサイド膜を形成することができる。
なお，上記基板処理装置は，前記真空処理装置を複数備え，前記各真空処理装置をパス部を介してそれぞれ連結して構成するようにしてもよい。また，本明細書における合金には，成膜した金属（例えばＴｉ）とその下地（例えばシリコン）とを反応させて形成した珪化物（シリサイド），及び成膜した金属（例えばＴｉ）とその下地の金属（例えば金属シリサイド膜）とを反応させて形成した合金（例えばＴｉ−Ｃｏ，Ｔｉ−Ｎｉなど）も含まれる。また，本明細書における異物には，例えばエッチング残渣などのコンタミネーション，パーティクル，自然酸化膜などが含まれる。
以上説明したように本発明によれば，被処理基板のシリコン含有表面に，下地との界面がより平坦（フラット）で均一な金属シリサイド膜を形成することができ，これにより一層低抵抗なコンタクトを形成することがきる。
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
（第１実施形態にかかる基板処理装置の構成例）
先ず，本発明の第１実施形態にかかる基板処理装置の構成例を図面を参照しながら説明する。図１は本実施形態にかかる基板処理装置の１例を示す概略構成図である。図１に示すように，基板処理装置１００は，複数の処理室を接続する共通搬送室を備える，複数の真空処理装置（例えば第１真空処理装置と第２真空処理装置）を連結してなる。
第１真空処理装置は，第１共通搬送室１０２を備える。第１共通搬送室１０２は，略多角形（例えば変則的な七角形）に構成されている。また，第１共通搬送室１０２内には，ウエハＷを保持する２つのピック１１８Ａ，１１８Ｂを有して屈伸及び旋回可能になされた第１搬送機構１１８が設けられている。第１共通搬送室１０２の周囲には，真空引き可能に構成された複数（例えば４つ）の処理室１０４Ａ〜１０４Ｄがそれぞれゲートバルブ１０６Ａ〜１０６Ｄを介して連結している。第１共通搬送室１０２とこれに接続される処理室（処理室１０４Ａ〜１０４Ｄ）を備える真空処理装置は第１真空処理装置の１例を構成する。
各処理室１０４Ａ〜１０４Ｄには被処理基板例えば半導体ウエハ（以下，単に「ウエハ」とも称する。）Ｗを載置する載置台１０５Ａ〜１０５Ｄが設けられている。各処理室１０４Ａ〜１０４Ｄはそれぞれ載置台１０５Ａ〜１０５Ｄに載置されたウエハＷに対して所定の処理を施し得るようになっている。
一方，第１真空処理装置は，第２共通搬送室１２０を備える。第２共通搬送室１２０も，第１共通搬送室１０２と同様に略多角形（例えば変則的な七角形）に構成されている。第２共通搬送室１２０の２つの辺には，各処理室１０４Ｅ，１０４Ｆがそれぞれゲートバルブ１０６Ｅ，１０６Ｆを介して連結している。なお，第２共通搬送室１２０とこれに接続される処理室（処理室１０４Ｅ，１０４Ｆ）を備える真空処理装置は第２真空処理装置の１例を構成する。
第１共通搬送室１０２と第２共通搬送室１２０との間には，各共通搬送室１０２，１２０を連通すると共にウエハＷを一時的に保持するパス部１２２が連結されている。第１共通搬送室１０２と第２共通搬送室１２０との間でウエハを搬送する際には，このパス部１２２にウエハＷを一時的に保持するようになっている。第１共通搬送室１０２とパス部１２２の接合部にはゲートバルブ１２６が設けられている。このゲートバルブ１２６を開閉することにより，各共通搬送室１０２，１２０間を連通及び遮断が可能となる。
上記各処理室１０４Ｅ，１０４Ｆ内には，他の処理室１０４Ａ〜１０４Ｄと同様にウエハＷを保持する載置台１０５Ｅ，１０５Ｆがそれぞれ設けられる。また，第２共通搬送室１２０内には，第１共通搬送室１０２と同様に，２つのピック１２４Ａ，１２４Ｂを有する屈伸及び旋回可能になされた第２搬送機構１２４が設けられている。第２共通搬送室１２０の第２搬送機構１２４は，第１共通搬送室１０２の第１搬送機構１１８の場合と同様な操作でウエハを効率的に搬送するようになっている。
第２共通搬送室１２０には，真空引き可能に構成された２つのロードロック室１０８Ａ，１０８Ｂを介して略長方形状の搬入側搬送室１１０が連結されている。ロードロック室１０８Ａ，１０８Ｂと第２共通搬送室１２０及び搬入側搬送室１１０との連結部にはそれぞれゲートバルブ１０７Ａ，１０７Ｂが介在している。
上記搬入側搬送室１１０には，ウエハＷを複数枚収容できるカセットを載置する例えば３つの導入ポート１１２Ａ〜１１２Ｃ及びウエハＷを回転してこの偏心量を光学的に求めて位置合わせを行うオリエンタ１１４が連結されている。
搬入側搬送室１１０内には，ウエハＷを保持する２つのピック１１６Ａ，１１６Ｂを有して屈伸，旋回，昇降及び直線移動可能に構成された搬入側搬送機構１１６が設けられている。基板処理装置１００には，制御部２００が接続されており，この制御部２００により基板処理装置１００の各部が制御されるようになっている。
なお，第２共通搬送室１２０と２つのロードロック室の内のいずれか一方，例えばロードロック室１０８Ａとの連結部の搬送口１０９ＡはウエハＷを第２共通搬送室１２０内へ専用に搬入する搬入口として用いられ，他方のロードロック室１０８Ｂとの連結部の搬送口１０９ＢはウエハＷを第２共通搬送室１２０から外へ専用に搬出する搬出口として用いられる。
（ウエハ処理の具体例）
次に，上述した第１実施形態にかかる基板処理装置１００により実行されるウエハ処理（基板処理方法）について説明する。基板処理装置１００は，例えば図２に示すような膜構造を有するＳｉウエハ（Ｓｉ基板）１６０に対して処理を行う。Ｓｉウエハ１６０は，ベア基板１６２上に，層間絶縁膜１６４を形成し，エッチングによりコンタクトホール１６５を形成し，コンタクトホール１６５の底部にＳｉ表面１６３を露出させたものである。
ここでは，図２に示すようなＳｉ表面１６３上にＴｉシリサイド膜（チタンシリサイド膜）を形成する場合を例に挙げる。図３は，第１実施形態にかかるウエハ処理を説明するための工程図であり，図４は図３に示す各工程におけるコンタクトホールの底部（Ａ部）の膜構造を拡大した模式図である。図５は図４の比較例としてＳｉウエハ１６０のベア基板１７２が露出するＳｉ表面に自然酸化膜などの異物１７３が再度付着した状態で，Ｔｉ膜を成膜すると同時にＴｉシリサイド膜を形成した場合のコンタクトホールの底部の膜構造を拡大した模式図である。図５（ａ）はＴｉシリサイド膜形成前の状態であって，図４（ａ）に対応する。図５（ｂ）はＴｉシリサイド膜形成後の状態であって，図４（ｃ）に対応する。
第１実施形態にかかる基板処理装置１００は，図２に示すようなＳｉウエハ１６０を搬入して，以下に示す処理を連続して実行する。すなわち，図３（ａ）に示すように，先ずＳｉ表面１６３上の異物（例えばエッチング残渣などのコンタミネーション，パーティクル，自然酸化膜など）を除去する異物除去処理を行う。これにより，例えばコンタクトホールの底部（図３（ａ）に示すＡ部）は，図４（ａ）に示すように，自然酸化膜などの異物がないフラットで均一な面となる。
次いで，Ｓｉウエハを大気に露出することなく，Ｔｉシリサイド膜形成処理を基板処理装置１００内で連続して行う。さらに，第１実施形態にかかるＴｉシリサイド膜形成処理では，Ｔｉ膜の成膜（Ｔｉ膜成膜処理）とＴｉの珪化（Ｔｉシリサイド形成処理）の２段階に分けて実行する。すなわち，Ｔｉシリサイド膜形成処理では，図３（ｂ）に示すように，先ず自然酸化膜などの異物が除去されたＳｉ表面１６３上に例えばＴｉＣｌ４等のＴｉ含有原料ガスを供給してＴｉ膜１６６を成膜するＴｉ膜成膜処理を行う。これにより，例えばコンタクトホールの底部（図３（ｂ）に示すＡ部）は，図４（ｂ）に示すように下地との界面（ここではベア基板１６２のＳｉ表面１６３）がフラットで均一なＴｉ膜１６６を成膜することができる。
続いて，図３（ｃ）に示すように，Ｓｉウエハ１６０を熱処理してＴｉ膜１６６とその下地（Ｓｉ）との間で珪化反応（シリサイド化反応）を起させて，Ｓｉウエハ１６０のＳｉ表面１６３上にＴｉシリサイド膜を形成するＴｉシリサイド形成処理を行う。これにより，例えばコンタクトホールの底部（図３（ｃ）に示すＡ部）は，図４（ｃ）に示すようにＳｉ（下地）との界面，すなわちベア基板１６２との界面１６１がフラットで均一なＴｉシリサイド膜１６７を形成することができる。この場合，Ｔｉ膜１６６を成膜した後に珪化するため，Ｔｉ膜１６６が完全に珪化したＴｉシリサイド膜１６７を形成することができる。
次に，図３（ｄ）に示すように，Ｔｉ膜１６６上にさらにＴｉＮ膜１６８を成膜するＴｉＮ膜成膜処理を行う。こうして，Ｓｉウエハ１６０のコンタクトホール１６５内にＴｉ膜１６６及びＴｉＮ膜のバリア膜が形成される。
ところで，もし，従来のように基板処理装置１００外でＳｉウエハのＳｉ表面上の異物の除去が行われると，そのＳｉ表面上にＴｉシリサイド膜を形成するために基板処理装置１００内にＳｉウエハを取込むときにＳｉ表面が大気に露出される。このため，例えば図５（ａ）に示すように，Ｔｉシリサイド膜形成前に，Ｓｉウエハにおいて露出するベア基板１７２表面には新たに自然酸化膜などの異物１７３が発生してしまう。
このようにベア基板１７２表面に自然酸化膜などの異物１７３が再度付着した状態でＴｉシリサイド膜を形成すると，その異物１７３によってＴｉ膜の均一な珪化（シリサイド化）が阻害され，Ｓｉ（下地）との界面，すなわちベア基板１７２とＴｉシリサイド膜１７７との界面のラフネスが大きくなるという問題がある。
さらに，もし，従来のようにＴｉ膜を成膜すると同時にＴｉシリサイド膜を形成すると，Ｔｉ膜の珪化反応（シリサイド化反応）が急激に進み易く，Ｔｉシリサイド膜１７７とその下地（Ｓｉ）との界面のラフネスはさらに大きくなってしまう。このため，Ｔｉシリサイド膜形成後には，図５（ｂ）に示すように，Ｔｉシリサイド膜１７７とその下地（Ｓｉ）との界面のラフネスが増大してしまう。
また，このようにＴｉ膜の珪化（シリサイド化）が不均一な状態で急激に進むと，Ｔｉ膜のすべてを完全に珪化することができず，Ｔｉシリサイド膜１７７上には珪化されていないＴｉ膜が部分的に残留してしまう虞がある。このように，珪化されていないＴｉ膜が残留すると，コンタクトの低抵抗化を阻害する要因になる。
これに対して，第１実施形態では，上述したように基板処理装置１００内で異物除去処理を実行した後，Ｓｉウエハを大気に露出することなく基板処理装置１００内で連続してＴｉシリサイド膜形成処理を行う。これにより，図４（ａ）に示すようにベア基板１６２のＳｉ表面１６３は異物がなく，極めてフラットで均一な状態で，Ｔｉシリサイド膜１６６を形成することができる。さらにＴｉシリサイド膜形成処理はＴｉ膜の成膜とＴｉ膜の珪化の２段階に分けて実行する。これにより，図４（ｃ）に示すようにＴｉシリサイド膜形成後には下地（Ｓｉ）すなわちベア基板１６２とＴｉシリサイド膜１６６との界面１６１が極めてフラットで均一な状態にすることができる。
このように，第１実施形態によれば，下地（Ｓｉ）との界面が極めてフラットで膜厚が薄いＴｉシリサイド膜を形成できるため，より浅い拡散層のコンタクトに適用することができる。すなわち，浅い拡散層のコンタクトに適用しても，その拡散層の底をＴｉシリサイド膜の一部が突き抜けて接合リーク電流が増えたり，接合が破壊されたりするなどの問題が生じることはない。
しかも，第１実施形態によれば，Ｔｉシリサイド膜とその下地（Ｓｉ）との界面を極めてフラットで均一にすることができるので，ショットキー障壁をより低くすることができる。従って，ショットキー障壁の観点からみて，コンタクト抵抗を低くすることができる。さらに，第１実施形態によれば，より膜厚の薄いＴｉシリサイド膜を形成することができるので，拡散層の表面から浅くて不純物濃度が濃い位置にコンタクトを形成することができる。従って，拡散層の不純物濃度の観点からみても，コンタクト抵抗を低くすることができる。
（異物除去処理）
以下，上述した各プロセス処理のうち，本発明の主要プロセス処理である異物除去処理，Ｔｉシリサイド膜形成処理について，より詳細に説明する。先ず，Ｔｉシリサイド膜成膜処理の前工程として行う異物除去処理について説明する。第１実施形態では，水成分を用いず且つプラズマを用いない異物除去処理を実行する。この異物除去処理は，例えばＳｉウエハに付着した自然酸化膜を含む異物とガス成分とを化学反応させて生成物を生成する生成物生成処理と，Ｓｉウエハ上に生成された生成物を熱処理により除去する生成物除去処理との２段階の処理によって構成される。
生成物生成処理は例えばＣＯＲ（Chemical Oxide Removal）処理であり，生成物除去処理は例えばＰＨＴ（Post Heat Treatment）処理である。ＣＯＲ処理は，Ｓｉウエハ上に付着した異物例えば自然酸化膜などの酸化膜と例えばアンモニア（ＮＨ３）ガス及び弗化水素（ＨＦ）ガスなどのガス分子とを化学反応させて生成物（主に（ＮＨ４）２ＳｉＦ６）を生成する処理である。ＰＨＴ処理は，ＣＯＲ処理が施されたＳｉウエハを加熱して，ＣＯＲ処理の化学反応によってＳｉウエハ上に生成した生成物を気化（昇華）させてＳｉウエハから除去する処理である。
このように，ＣＯＲ処理及びＰＨＴ処理，特にＣＯＲ処理は水成分を用いず且つプラズマを用いずにＳｉウエハの自然酸化膜などの異物を除去することができるため，プラズマレスエッチング処理及びドライクリーニング処理（乾燥洗浄処理）に相当する。
例えばＣＯＲ処理及びＰＨＴ処理においてアンモニアガス及び弗化水素ガスを反応ガスとして用いることにより，以下の化学反応を利用して自然酸化膜などの異物を除去する。
［ＣＯＲ処理の化学反応式］
ＳｉＯ２＋４ＨＦ → ＳｉＦ４＋２Ｈ２Ｏ↑
ＳｉＦ４＋２ＮＨ３＋２ＨＦ → （ＮＨ４）２ＳｉＦ６
［ＰＨＴ処理の化学反応式］
（ＮＨ４）２ＳｉＦ６ → ＳｉＦ４↑＋２ＮＨ３↑＋２ＨＦ↑
上述した化学反応を利用したＣＯＲ処理及びＰＨＴ処理は，以下の特性を有する。なお，ＰＨＴ処理においては，Ｎ２及びＨ２も若干量発生する。
［ＣＯＲ処理及びＰＨＴ処理の特性］
（１）熱酸化膜の選択比（除去速度）が高い。具体的にはＣＯＲ処理及びＰＨＴ処理は，熱酸化膜の選択比が高い一方，ポリシリコンの選択比が低い。従って，熱酸化膜であるＳｉＯ２膜からなる絶縁膜の表層やＳｉＯ２膜と同様の特性を有する疑似ＳｉＯ２層又はシリコン表層の自然酸化膜及びウォータマークを効率よく除去することができる。
（２）表層や疑似ＳｉＯ２層が除去された絶縁膜の表面における自然酸化膜の成長速度が遅い。具体的にはＳｉウエハにウェットエッチング処理を施すことによって露出したＳｉ表面においては，厚さ３オングストロームの自然酸化膜の成長時間が略１０分であるのに対して，ＳｉウエハにＣＯＲ処理及びＰＨＴ処理を施すことによって露出したＳｉ表面においては，厚さ３オングストロームの自然酸化膜の成長時間は略２時間以上である。従って，ＣＯＲ処理及びＰＨＴ処理による洗浄工程では，ウォータマークが新たに発生することはなく，さらに洗浄工程後の時間経過による自然酸化膜の成長も抑制されるので，半導体デバイスの信頼性を向上させることができる。
（３）ドライ環境において反応が進行する。具体的にはＣＯＲ処理において水を反応に用いることはない。またＣＯＲ処理によって水分子が発生したとしても，ＣＯＲ処理は略真空状態で行われるため，水分子は気体状態で発生する。従って，水分子が液体状態でＳｉウエハに付着することはないので，Ｓｉウエハの表面にウォータマーク等が発生することはない。またＰＨＴ処理は高温下で行われるため，Ｓｉウエハの表面にウォータマーク等が発生することはなく，Ｓｉウエハにおいて露出するＳｉ表面にＯＨ基が配されることもない。従って，Ｓｉウエハの表面が不動態化（passivate）されて親水性になることがないので，Ｓｉウエハの表面は吸湿することもないため，半導体デバイスの配線信頼性の低下を防止することができる。
（４）生成物（錯体）の生成量は所定時間が経過すると緩和する。具体的には所定時間が経過すると，それ以降はウォータマークをアンモニアガス及び弗化水素ガスの混合気体に暴露し続けても，生成物の生成量は増加しない。また生成物の生成量は，混合気体の圧力，体積流量比等の混合気体のパラメータによって決定される。従って，ウォータマークの除去量の制御を容易に行うことができる。
（５）パーティクルの発生が非常に少ない。具体的には例えば２０００枚のＳｉウエハに対して自然酸化膜の除去を実行しても，処理室内や処理室の内壁等にパーティクルの付着がほとんど観察されない。従って半導体デバイスにおいてパーティクルを介した配線の短絡等が発生することがなく，半導体デバイスの信頼性を向上させることができる。
このように，第１実施形態では，水成分を用いず且つプラズマを用いない異物除去処理を実行することにより，次に連続して行うＴｉ膜成膜処理において膜の密着性，強度を向上させることができる。また，第１実施形態にかかる異物除去処理ではプラズマを用いないため，Ｔｉ膜の下地，特にＳｉウエハの拡散層表面にプラズマ起因のチャージアップダメージを負わせることを防止することができるので，ダメージのない配線加工を行うことができ，良好なコンタクト抵抗を有する膜を成膜することができる。
なお，第１実施形態における異物除去処理としては，アルゴンプラズマを用いたドライ洗浄によって自然酸化膜除去を行うものも適用可能である。この場合には，Ｓｉ基板の拡散層表面がプラズマによりダメージを受けると，不均一にアモルファス化する虞がある。従って，もしその状態でプラズマＣＶＤでＴｉ膜を成膜すると同時にＴｉシリサイド膜を形成すると，Ｔｉシリサイド膜のＴｉＳｉ２結晶が不均一になってしまう。このような不均一な状態のＴｉＳｉ２結晶は比較的疎に存在するため，比抵抗が高いとともにＴｉシリサイド膜と下地との接触が不均一となり，コンタクト抵抗が増加してしまう。
この点，第１実施形態では，プラズマを用いない異物除去処理を前処理として行うので，Ｓｉ基板の拡散層表面がプラズマによるダメージを受けないため，Ｔｉシリサイド膜のＴｉＳｉ２結晶の均一性をより高めることができ，より低抵抗なコンタクトを形成することができる。
また，ＣＯＲ処理及びＰＨＴ処理による化学反応過程によってＳｉ基板のＳｉ表面及び界面の原子配列(モホロジー)を制御することで，不必要な界面準位とそこにたまる電荷発生を防止し，界面電荷を精密に制御することができる。すなわち，Ｔｉシリサイド膜とその下地（Ｓｉ）との平坦な界面を有したオーミック電極をウエハ面内均一に作成することが可能である。このように，フラットで均一なＴｉシリサイド膜を形成することによって，ショットキー障壁の高さを一定にして界面を均一にすることができるので，局所的な電流の流れを防止することができ，ひいてはこのようなコンタクトを用いて製造されたトランジスタなどのオフ時のリーク電流の発生を防止することができる。
（Ｔｉシリサイド膜形成処理）
次に，Ｔｉシリサイド膜形成処理について説明する。第１実施形態におけるＴｉシリサイド膜形成処理は，上述したようにＴｉ膜（第１膜）を成膜するＴｉ膜成膜処理（第１金属膜成膜処理）と，そのＴｉ膜と下地との間で珪化反応を起させてＴｉシリサイドを形成するＴｉシリサイド形成処理（第１金属膜シリサイド形成処理）との２段階の処理によって構成される。
先ず，Ｔｉ膜成膜処理について説明する。Ｔｉ膜成膜処理では，Ｓｉウエハ１６０において露出するＳｉ表面１６３上に例えばＴｉＣｌ４等のＴｉ含有原料ガスを供給してＴｉ膜１６６を成膜する。このＴｉ膜成膜処理では，Ｔｉ膜の成膜のみを行い，Ｔｉシリサイドの形成は次に連続するＴｉシリサイド形成処理によって行う。このため，第１実施形態にかかるＴｉ膜成膜処理では，プロセス温度をＴｉ膜１６６とその下地（Ｓｉ）との間で珪化反応が起らない温度範囲に設定して行うことが好ましい。ここでいうＴｉ膜１６６とその下地（Ｓｉ）との間で珪化反応が起らない温度範囲というのは，Ｔｉ膜の珪化反応によって結晶構造が形成されない温度範囲，具体的にはＴｉ膜のより安定なシリサイド相（例えばＴｉＳｉ２の準安定なＣ４９相，安定なＣ５４相）が形成されない温度範囲である。
ここで，Ｔｉ膜成膜処理において，上述したようなＴｉ膜とその下地（Ｓｉ）との間で珪化反応が起らない温度範囲について説明する。ここでは，ＳｉウエハにＴｉ膜を成膜する際におけるＴｉ膜の成膜レートとＳｉウエハの温度（設定温度）との関係に基づいて最適な温度範囲を考察する。具体的には，ＳｉウエハにＴｉ膜を成膜する際に，Ｔｉ膜とその下地（Ｓｉ）との間で珪化反応が起こると，Ｔｉ膜の成膜レートが大きくなることを利用する。
図６は，ＳｉウエハのＳｉ表面上にＴｉ膜を成膜する際の成膜レートとウエハの設定温度との関係をグラフで示した図である。ＳｉウエハにＴｉＣｌ４ガスを供給するとともに，Ｈ２ガスおよびＡｒガスを供給してプラズマを発生させて，Ｓｉウエハの設定温度を変えながら所定時間（２ｍｉｎ）ずつＴｉ膜の成膜する実験を行い，Ｓｉウエハの設定温度ごとに成膜レートを検出した結果である。なお，成膜レートは，ＸＲＦ（蛍光分析装置）によって検出した膜厚に基づいて算出したものである。
図６に示す実験結果によれば，５８０℃以上の温度範囲における成膜レートは，５００℃〜５５０℃付近の温度範囲における成膜レートに比して，大きくなることがわかる。これは，５８０℃以上の温度範囲ではＴｉ膜とその下地（Ｓｉ）との珪化反応が起って，より安定なシリサイド相（例えばＴｉＳｉ２のＣ４９相，Ｃ５４相）が形成されるためと推察される。従って，Ｓｉウエハの設定温度が略５８０℃未満の温度範囲であれば，Ｔｉ膜と下地（Ｓｉ）との反応が起らないので，シリサイド相（例えばＴｉＳｉ２のＣ４９相，Ｃ５４相）が形成されない。
従って，プロセス温度（ここではＳｉウエハの温度）を５８０℃未満の温度範囲に設定してＴｉ膜成膜処理を行うことが好ましい。例えば５６５℃に設定するのがより好ましい。これにより，下地（Ｓｉ）との間で珪化反応が起らずにＴｉ膜を成膜することができる。
Ｔｉ膜成膜処理として，例えばプラズマＣＶＤによりＴｉ膜を成膜するＣＶＤ−Ｔｉ膜成膜処理を行う。このＣＶＤ−Ｔｉ膜成膜処理は，図７に示すように，先ず金属原料ガスとしての例えばＴｉＣｌ４ガスの供給と，還元ガスとしての例えばＨ２ガスの供給とＡｒガスの供給と，プラズマ発生とを同時期に行ってＴｉ膜を成膜する成膜工程を行う。その後，必要に応じて，後述するＴｉＮ膜成膜処理でＴｉＮ膜を成膜する際の密着性を高める等のため，ＮＨ３ガスの供給とＡｒガスの供給とＨ２ガスの供給とプラズマ発生とを同時期に行って，Ｔｉ膜の表面を窒化する窒化工程を行う。
第１実施形態では，ＣＶＤ−Ｔｉ膜成膜処理においても，プロセス温度（Ｓｉウエハの温度）を従来の６５０℃よりも低い５８０℃未満の温度範囲に設定して実行する。これにより，Ｔｉ膜のシリサイド相（例えばＴｉＳｉ２のＣ４９相，Ｃ５４相）が形成されずにＣＶＤ−Ｔｉ膜が成膜され，後に連続するＴｉシリサイド形成処理によってＴｉシリサイド膜を形成させるため，従来よりも下地（Ｓｉ）との界面がフラットで均一なＴｉシリサイド膜を形成することができる。
また，Ｔｉ膜成膜処理としては，ＴｉＣｌ４ガスを供給してＳｉウエハのＳｉ表面上にＴｉ膜の吸着反応（ＴｉとＳｉとの反応）を生じさせる吸着工程と，還元ガスを供給してシリコン含有表面上に吸着したＴｉ膜を還元する還元工程とを複数回繰返すことにより，Ｔｉ膜を成膜するＴｉ膜成膜処理，例えば原子層堆積（ＡＬＤ：Atomic Layered Deposition）の手法を用いたＡＬＤ−Ｔｉ膜成膜処理を行うこともできる。この場合も，プロセス温度（Ｓｉウエハの温度）を５８０℃未満の温度範囲に設定する。
このように，Ｔｉ膜の吸着工程と還元工程とを分けて複数回繰返してＴｉ膜を成膜することにより，膜中の不純物が減るので，後に連続して行うシリサイド形成処理工程による珪化反応が安定する。これにより，下地（Ｓｉ）との界面がさらにフラットで均一なＴｉ膜を成膜することができる。
特に，第１実施形態では，ＣＯＲ処理及びＰＨＴ処理による異物除去処理によってＳｉウエハのＳｉ表面に自然酸化膜などの異物が付着していない状態で，連続してＡＬＤ−Ｔｉ膜成膜処理によって原子配列を制御しながら，Ｔｉ膜を堆積させることができるので，より平坦で均一な膜を形成できる。さらに，それを熱処理して珪化反応を起させてＴｉシリサイド膜を形成するのでＴｉシリサイド膜の下地（Ｓｉ）に対する膜厚均一性を原子レベルで制御できる。また，ＡＬＤ−Ｔｉ膜成膜処理によれば，原子レベルでＴｉ膜の膜厚を自由に制御できるので，ひいてはＴｉシリサイド膜の膜厚も自由に制御できる。
このようなＡＬＤ−Ｔｉ膜成膜処理の具体例を図８に示す。図８に示すプロセス処理では，先ずＴｉＣｌ４ガスを短時間供給して吸着反応させた後に，Ａｒガスの供給とＨ２ガスの供給とプラズマ生成とを行って還元する工程を複数回繰返することによってＴｉ膜を成膜する成膜工程を行う。この場合も，その後に，必要に応じて，ＮＨ３ガスの供給とＡｒガスの供給とＨ２ガスの供給とプラズマ発生とを同時期に行う窒化工程を行う。
また，ＡＬＤ−Ｔｉ膜成膜処理の他の例を図９に示す。図９に示すプロセス処理では，ＴｉＣｌ４ガスの供給とＴｉＣｌ４ガスの供給とＡｒガスの供給とプラズマ生成を同時期に行ってＴｉＣｌ４ガスを分解（resolution）しながら吸着反応させた後に，Ｈ２ガスの供給を供給して熱還元する工程を複数回繰返することによってＴｉ膜を成膜する成膜工程を行う。この場合も，その後に，必要に応じて，ＮＨ３ガスの供給とＡｒガスの供給とＨ２ガスの供給とプラズマ発生とを同時期に行う窒化工程を行う。
さらに，ＡＬＤ−Ｔｉ膜成膜処理のさらに他の例を図１０に示す。図１０に示すプロセス処理では，ＴｉＣｌ４ガスの供給とＴｉＣｌ４ガスの供給とＡｒガスの供給とプラズマ生成を同時期に行ってＴｉＣｌ４ガスを分解（resolution）しながら吸着反応させた後に，Ｈ２ガスの供給とＡｒガスの供給とプラズマ発生を同時期に行ってプラズマ還元する工程を複数回繰返すことによってＴｉ膜を成膜する成膜工程を行う。この場合も，その後に，必要に応じて，ＮＨ３ガスの供給とＡｒガスの供給とＨ２ガスの供給とプラズマ発生とを同時期に行う窒化工程を行う。
なお，Ｔｉ膜成膜処理としては上記の他に，上記５８０℃よりもさらに低温の４００℃〜４５０℃に設定してプラズマＣＶＤによりＴｉ膜を成膜するＳＦＤ（Sequential Flow Deposition）−Ｔｉ膜成膜処理を実行してもよい。ＳＦＤ−Ｔｉ膜成膜処理は例えば図１１に示すように，先ずＴｉＣｌ４ガスの供給とＡｒガスの供給とＨ２ガスの供給とプラズマ発生とを同時期に行ってＴｉＣｌ４ガスの供給を止める工程を複数回繰返すことによってＴｉ膜を成膜する成膜工程を行う。この場合も，その後に，必要に応じて，ＮＨ３ガスの供給とＡｒガスの供給とＨ２ガスの供給とプラズマ発生とを同時期に行う窒化工程を行う。
次に，Ｔｉ膜成膜処理の後に連続して行われるＴｉシリサイド形成処理（アニール処理）について説明する。Ｔｉシリサイド形成処理では，Ｓｉウエハを熱処理することにより，Ｔｉ膜１６６とその下地（Ｓｉ）との珪化反応を起させてＴｉ膜のシリサイド相（例えばＴｉＳｉ２のＣ４９相，Ｃ５４相）を形成する。これにより，Ｔｉシリサイド膜１６７が形成される。このため，第１実施形態にかかるＴｉシリサイド形成処理では，プロセス温度をＴｉ膜１６６とその下地（Ｓｉ）との珪化反応が起る温度範囲に設定して行うことが好ましい。ここでいうＴｉ膜１６６とその下地（Ｓｉ）との珪化反応が起る温度範囲というのは，Ｔｉ膜の珪化反応を起させることによってＴｉシリサイドの結晶構造が形成される温度範囲，具体的にはＴｉ膜のより安定なシリサイド相（例えばＴｉＳｉ２の準安定なＣ４９相，安定なＣ５４相）が形成される温度範囲である。
ここで，Ｔｉシリサイド形成処理において，上述したようなＴｉ膜とその下地（Ｓｉ）との珪化反応が起る温度範囲について説明する。図６に示す実験結果によれば，ウエハの設定温度が５８０℃以上の温度範囲において，Ｔｉ膜と下地（Ｓｉ）との間で珪化反応が起ってＴｉ膜のシリサイド相が形成されることについては既に説明した。ここでは，さらに５８０℃以上の温度範囲の中で，より安定なシリサイド相（例えばＴｉＳｉ２の準安定なＣ４９相，安定なＣ５４相）を形成するための最適な温度範囲について，図１２に示す実験結果に基づいて考察する。
図１２は，ＳｉウエハのＳｉ表面上のＴｉ膜を熱処理したときのウエハの設定温度と，Ｔｉシリサイド（例えばＴｉＳｉ２）の比抵抗及びこの比抵抗のウエハ面内均一性の関係をグラフに示した図である。図１２に示す比抵抗のグラフによれば，ウエハの設定温度が高いほど，Ｔｉシリサイドの結晶構造が変化（相転移）して低抵抗になることがわかる。また，図１２に示す比抵抗の面内均一性のグラフは，Ｔｉシリサイドの結晶構造の面内分布を表す。例えば６３０℃付近はＣ４９相とＣ５４相とが混じるので比抵抗の面内均一性が高くなっているので，面内分布が生じていることがわかる。
この図１２に示すグラフによれば，５８０℃以上の温度範囲では，５９０℃〜６１０℃付近の温度範囲で準安定なシリサイド相であるＣ４９相が形成され，さらに高い６４０℃〜６５０℃付近の温度範囲で安定なシリサイド相であり，より低抵抗なＣ５４相が形成される。
従って，プロセス温度（ここではＳｉウエハの温度）を５９０℃〜６１０℃の温度範囲（好ましくは６００℃）で設定してＴｉシリサイド形成処理を行うことにより，準安定なシリサイド相であるＣ４９相の結晶構造を有する，低抵抗なＴｉシリサイド膜が形成される。
また，プロセス温度（ここではＳｉウエハの温度）を６４０℃〜６５０℃の温度範囲（好ましくは６５０℃）で設定してＴｉシリサイド形成処理を行うことにより，安定なシリサイド相であるＣ５４相の結晶構造を有する，より低抵抗なＴｉシリサイド膜が形成される。このように，Ｔｉシリサイド形成処理では，熱処理を行う際のプロセス温度の設定を変えることによって，所望の結晶構造（所望の比抵抗）を有するＴｉシリサイド膜を形成することができる。
なお，第１実施形態におけるＴｉシリサイド形成処理によって，Ｃ５４相のＴｉシリサイド膜を形成するためには，上述したようにプロセス温度を６４０℃〜６５０℃の温度範囲として熱処理を行って一気にＣ５４相のＴｉシリサイド膜を形成してもよいが，２段階に分けて熱処理を行う２段階アニール処理によって形成してもよい。すなわち，先ずプロセス温度を５９０℃〜６１０℃の温度範囲（例えば６００℃）で設定して熱処理を行うことにより，Ｃ４９相のＴｉシリサイド膜を形成する（第１アニール処理）。続いて，プロセス温度を６４０℃〜６５０℃の温度範囲（例えば６５０℃）として熱処理を行って相転移させることによって，Ｃ５４相のＴｉシリサイド膜を形成してもよい。これにより，Ｃ５４相のＴｉシリサイド膜をより安定して形成することができる。
（処理室の構成例）
次に，図１に示す基板処理装置１００における処理室の構成例を説明する。基板処理装置１００は，Ｓｉウエハ上の自然酸化膜などの異物を水成分を用いず且つプラズマを用いずに除去する異物除去処理と，この異物除去処理が施されたＳｉウエハのＳｉ表面上に第１金属膜（例えばＴｉ膜）を成膜した上で，第１金属膜と下地（Ｓｉ）との間で珪化反応を起させて第１金属シリサイド膜（例えばＴｉシリサイド膜）を形成する第１金属シリサイド膜形成処理（例えばＴｉシリサイド膜形成処理）と，第１金属シリサイド膜上に第２金属膜（例えばＴｉＮ膜）を成膜する第２金属膜成膜処理（ＴｉＮ膜成膜処理）と，を連続して実行可能な構成にすることができる。
例えば処理室１０４Ａ〜１０４Ｆのうちの少なくとも３つの処理室をそれぞれ異物除去処理室，第１金属シリサイド膜形成処理室，第２金属膜成膜処理室として構成する。このうち異物除去処理については，生成物生成処理（例えばＣＯＲ処理）と，生成物除去処理（例えばＰＨＴ処理）との２段階の処理によって行う場合には，生成物生成処理室，生成物除去処理室の２つの処理室で構成してもよい。
また，第１金属シリサイド膜形成処理については，第１金属膜（例えばＴｉ膜）を成膜する第１金属膜成膜処理（例えばＴｉ膜成膜処理）と，この第１金属膜を珪化させて第１金属シリサイド膜を形成する第１金属シリサイド形成処理（例えばＴｉシリサイド形成処理）とを別の処理室で行う場合には，第１金属膜成膜処理室，第１金属シリサイド形成処理室の２つの処理室で構成してもよい。このように，基板処理装置１００によって実行される処理内容に応じて各処理室１０４Ａ〜１０４Ｆの構成が決定される。
ここで，例えばコンタクトホールが形成されたＳｉウエハＷを基板処理装置１００に導入し，このＳｉウエハＷに対して上述したような異物除去処理としてのＣＯＲ処理，ＰＨＴ処理を連続して実行した後，Ｔｉ膜成膜処理，Ｔｉシリサイド形成処理，ＴｉＮ膜成膜処理を連続して実行する場合の基板処理装置１００における処理室の構成例を図１３に示す。
図１３に示す構成例は，第１共通搬送室１２０に接続される処理室１０４Ａ，１０４Ｂ，１０４ＣをそれぞれＴｉ膜成膜処理室，ＴｉＮ膜成膜処理室，Ｔｉシリサイド形成処理室として構成し，第２共通搬送室１２０に接続される処理室１０４Ｅ，１０４ＦをそれぞれＣＯＲ処理室，ＰＨＴ処理室として構成したものである。各処理室１０４Ａ〜１０４Ｃ，１０４Ｅ，１０４Ｆにおける処理はそれぞれ，後述する制御部２００のＥＣ（装置制御部）３００に設けられるプログラムデータ記憶手段３６０に記憶されたプロセス処理プログラム３６４に基づいて実行される。すなわち，ＥＣ３００のＣＰＵ３１０はプロセス処理プログラム３６４から必要な処理プログラムを読出し，処理データ記憶手段３７０に記憶されるプロセス処理情報（例えばプロセスレシピ情報）３７４から必要な情報を読み出して各処理を実行する。なお，制御部２００の構成の詳細は後述する。
（ＣＯＲ処理室の構成例）
次に，ＣＯＲ処理室の構成例について図面を参照しながら説明する。ＣＯＲ処理室は，例えば図１４に示すような励起ガス反応処理室４００によって構成される。この励起ガス反応処理室４００は，ＳｉウエハＷを収容する気密に構成された略円筒状の処理室４１１を有しており，その中にはウエハＷを水平に支持するためのサセプタ４１２が配置されている。
サセプタ４１２の内部には冷媒流路４１４が設けられており，冷媒流路４１４には冷媒供給源４１６から冷媒が供給されるようになっている。そして，冷媒流路４１４に冷媒を通流することにより，サセプタ４１２の温度ひいてはウエハＷの温度を例えば常温に制御することが可能である。冷媒の温度および制御温度によっては，サセプタ４１２内にヒータを設けてもよい。
また，サセプタ４１２には，ウエハＷを支持して昇降させるための３本のウエハ支持ピン（図示せず）がサセプタ４１２の表面に対して昇降可能に設けられている。なお，ウエハ支持ピンおよびその昇降機構は後述するＴｉ成膜処理室６００に示すもの（図１６参照）と同様に構成されている。
処理室４１１の天壁４１１ａには，シャワーヘッド４２０が設けられている。シャワーヘッド４２０は下層部４２１および上層部４２２の２層構造となっており，これら下層部４２１および上層部４２２にはそれぞれ第１バッファ空間４２３および第２バッファ空間４２４を有している。
上層部４２２の上面は蓋部材４２５で塞がれており，蓋部材４２５にはＮＨ３ガスを導入するＮＨ３ガス導入部４２６およびＨＦガスを導入するＨＦガス導入部４２７が形成されている。ＮＨ３ガス導入部４２６は第１バッファ空間４２３に接続されており，ＨＦガス導入部４２７はガス導入路４２７ａを経て第２バッファ空間４２４に接続されている。そして，第１バッファ空間４２３から下方に向けてＮＨ３ガスを吐出するＮＨ３ガス吐出孔４２８，および第２バッファ空間４２４から下方に向けてＨＦガスを吐出するＨＦガス吐出孔４２９が形成されている。
上記ＮＨ３ガス導入部４２６にはＮＨ３ガスライン４３０を介してＮＨ３ガス供給源４３２が接続されており，このＮＨ３ガス供給源４３２からＮＨ３ガスライン４３０を経てＮＨ３ガス導入部４２６にＮＨ３ガスが供給される。一方，上記ＨＦガス導入部４２７にはＨＦガスライン４３１を介してＨＦガス供給源４３３が接続されており，このＨＦガス供給源４３３からＨＦガスライン４３１を経てＨＦガス導入部４２７にＨＦガスが供給される。そして，各ガスラインにはマスフローコントローラ４３５およびマスフローコントローラ４３５を挟んで２つのバルブ４３４が設けられている。
ＮＨ３ガス導入部４２６およびＨＦガス導入部４２７にそれぞれ供給されたＮＨ３ガスおよびＨＦガスは，シャワーヘッド４２０内で上述のように互いに独立した経路を通ってＮＨ３ガス吐出孔４２８およびＨＦガス吐出孔４２９から全く独立して処理室４１１内に供給されるポストミックスタイプとなっている。
処理室４１１の底壁には，排気管４３６が接続されており，この排気管４３６には真空ポンプを含む排気装置４３７が接続されている。そして排気装置４３７を作動させることにより処理室４１１内を所定の真空度まで減圧することができる。
また，処理室４１１の側壁にはゲートバルブＧが設けられており，このゲートバルブＧを開にした状態でＳｉウエハＷが隣接する第２共通搬送室１２２との間で搬送されるようになっている。
このように構成されるＣＯＲ室４００においては，排気装置４３７により処理室４１１内を排気して所定の減圧状態にし，ゲートバルブＧを開にして，第２搬送装置１２４により真空状態の第１共通搬送室１２２から処理室４１１内にＳｉウエハＷを挿入し，サセプタ４１２上に載置する。その後，ゲートバルブＧを閉じる。
ヒータ４１３および冷媒によりＳｉウエハＷの温度を所定の温度にした状態で，ＮＨ３ガス供給源４３２およびＨＦガス供給源４３３からＮＨ３ガスライン４３０およびＨＦガスライン４３１およびシャワーヘッド４２０を介して，ＮＨ３ガスおよびＨＦガスを別個独立に処理室４１１内に所定流量で導入する。これらガスにより，ＳｉウエハＷにおいて露出するＳｉ表面の自然酸化膜に化学的作用が及ぼされ，例えば熱による分解が可能な（ＮＨ４）２ＳｉＦ６等が生成される。この処理の後，ゲートバルブＧが開かれ，ＳｉウエハＷが第２搬送装置１２４により第２共通搬送室１２２へ搬出される。その後，ＳｉウエハＷはＰＨＴ処理室に搬入されて熱処理されることにより，上記反応成分が分解・揮発して，自然酸化膜が除去される。
なお，この励起ガス反応処理室４００における処理条件は，例えば圧力が０．６７〜１３３．３Ｐａ，ウエハ温度が１０〜３０℃，ガス流量がＮＨ３：１０〜８０ｍＬ／ｍｉｎ，ＨＦ：１０〜８０ｍＬ／ｍｉｎである。
（ＰＨＴ処理室の構成例）
次に，ＰＨＴ処理室について図面を参照しながら説明する。ＰＨＴ処理室は，例えば図１５に示すような熱処理室５００によって構成される。この熱処理室５００は，ウエハＷを収容する気密に構成された略円筒状の処理室５１１を有しており，処理室５１１内にはＳｉウエハＷを載置して加熱するための加熱プレート５１２が設けられている。
加熱プレート５２２の内部には加熱手段としてのヒータ５２３が設けられおり，その上に載置されたＳｉウエハＷを加熱するようになっている。ヒータ５２３にはヒータ電源５２４が接続されている。
また，加熱プレート５２２には，ＳｉウエハＷを支持して昇降させるための３本のウエハ支持ピン（図示せず）が加熱プレート５２２の表面に対して突没可能に設けられている。なお，ウエハ支持ピンおよびその昇降機構は後述するＴｉ膜成膜装置６００に示すものと同様に構成されている。
なお，上記加熱手段としては，加熱プレート５２２内にヒータ５２３を設けるのみならず，処理室５１１の天井にヒータを設けてもよく，さらに側壁にヒータを設けてもよい。また，加熱手段としてヒータを用いる代わりに，ランプを用いてもよい。
処理室５１１の底壁には，排気管５１５が接続されており，この排気管５１５には真空ポンプを含む排気装置５１６が接続されている。そして排気装置５１６を作動させることにより処理室５１１内を所定の真空度まで減圧することができる。
処理室５１１の側壁には，ガスライン５１７を介してＮ２ガス供給源５１８が接続されており，このＮ２ガス供給源５１８からガスライン５１７を介して不活性ガスとしてのＮ２ガスが処理室５１１内に導入され，不活性ガス雰囲気で熱処理が行われるようになっている。ガスライン５１７には，マスフローコントローラ５２０およびそれを挟んで２つのバルブ５１９が設けられている。なお，供給される不活性ガスはＮ２ガスに限らず，Ａｒガス等他の不活性ガスであってもよい。
また，上述したゲートバルブＧが処理室５１１の側壁に設けられており，このゲートバルブＧを開にした状態でＳｉウエハＷが隣接する第２共通搬送室１２２との間で搬送されるようになっている。
このような熱処理室５００においては，不活性ガスであるＮ２ガスを処理室５１１内に導入した状態でヒータ５１３によりＳｉウエハＷの温度を１００〜５００℃程度に加熱して，上記ＣＯＲ処理室での処理によりＳｉウエハＷのＳｉ表面上に生成された生成物（例えば（ＮＨ４）２ＳｉＦ６等）を熱分解し，昇華させて排気する。こうして，ＳｉウエハＷのＳｉ表面上の自然酸化膜などの異物を完全に除去することができる。
（Ｔｉ膜成膜処理室の構成例）
次に，Ｔｉ膜成膜処理室の構成例について図面を参照しながら説明する。Ｔｉ膜成膜処理室は，プラズマＣＶＤによりＴｉ膜を成膜する，例えば図１６に示すようなプラズマＣＶＤ処理室６００によって構成される。このプラズマＣＶＤ処理室６００は，気密に構成された略円筒状の処理室６１１を有している。
処理室６１１の中にはウエハＷを水平に支持するためのサセプタ６１２がその中央下部に設けられた円筒状の支持部材６１３により支持された状態で配置されている。このサセプタ６１２はＡｌＮ等のセラミックスからなり，その外縁部にはウエハＷをガイドするためのガイドリング６１４が設けられている。
また，サセプタ６１２にはヒータ６１５が埋め込まれており，このヒータ６１５はヒータ電源６１６から給電されることによりウエハＷを所定の温度に加熱する。サセプタ６１２には，下部電極として機能する電極６１８がヒータ６１５の上に埋設されている。
処理室６１１の天壁６１１ａには，絶縁部材６１９を介してシャワーヘッド６２０が設けられている。このシャワーヘッド６２０は，上段ブロック体６２０ａ，中段ブロック体６２０ｂ，下段ブロック体６２０ｃで構成されている。下段ブロック体６２０ｃの外周近傍には，リング状をなすヒータ６５６が埋設されており，このヒータ６５６はヒータ電源６５７から給電されることにより，シャワーヘッド６２０を所定温度に加熱することが可能となっている。
下段ブロック体６２０ｃにはガスを吐出する吐出孔６２７と吐出孔６２８とが交互に形成されている。上段ブロック体６２０ａの上面には，第１のガス導入口６２１と，第２のガス導入口６２２とが形成されている。
上段ブロック体６２０ａの中では，第１のガス導入口６２１から多数のガス通路６２３が分岐している。中段ブロック体６２０ｂにはガス通路６２５が形成されており，上記ガス通路６２３が水平に延びる連通路６２３ａを介してこれらガス通路６２５に連通している。さらにこのガス通路６２５が下段ブロック体６２０ｃの吐出孔６２７に連通している。
また，上段ブロック体６２０ａの中では，第２のガス導入口６２２から多数のガス通路６２４が分岐している。中段ブロック体６２０ｂにはガス通路６２６が形成されており，上記ガス通路６２４がこれらガス通路６２６に連通している。さらにこのガス通路６２６が中段ブロック体６２０ｂ内に水平に延びる連通路６２６ａに接続されており，この連通路６２６ａが下段ブロック体６２０ｃの多数の吐出孔６２８に連通している。そして，上記第１および第２のガス導入口６２１，６２２は，それぞれ後述するガス供給機構６３０のガスライン６３８，６４０に接続されている。
ガス供給機構６３０は，クリーニングガスであるＣＩＦ３ガスを供給するＣＩＦ３ガス供給源６３１，Ｔｉ化合物ガスであるＴｉＣｌ４ガスを供給するＴｉＣｌ４ガス供給源６３２，Ａｒガスを供給する第１のＡｒガス供給源６３３，還元ガスであるＨ２ガスを供給するＨ２ガス供給源６３４，窒化ガスであるＮＨ３ガスを供給するＮＨ３ガス供給源６３５，Ａｒガスを供給する第２のＡｒガス供給源６３６を有している。
そして，ＣＩＦ３ガス供給源６３１にはＣＩＦ３ガス供給ライン６３７が接続されており，ＴｉＣｌ４ガス供給源６３２にはＴｉＣｌ４ガス供給ライン６３８が接続されている。また，第１のＡｒガス供給源６３３には第１のＡｒガス供給ライン６３９が接続されており，Ｈ２ガス供給源６３４にはＨ２ガス供給ライン６４０が接続されている。さらに，ＮＨ３ガス供給源６３５にはＮＨ３ガス供給ライン６４０ａが接続されており，第２のＡｒガス供給源６３６には第２のＡｒガス供給ライン６４０ｂが接続されている。
また，図示しないが，Ｎ２ガス供給源も有している。そして，各ガスラインにはマスフローコントローラ６４２およびこのマスフローコントローラ６４２を挟んで２つのバルブ６４１が設けられている。
上記第１のガス導入口６２１にはＴｉＣｌ４ガス供給源６３２から延びるＴｉＣｌ４ガス供給ライン６３８が接続されており，このＴｉＣｌ４ガス供給ライン６３８にはＣＩＦ３ガス供給源６３１から延びるＣＩＦ３ガス供給ライン６３７および第１のＡｒガス供給源６３３から延びる第１のＡｒガス供給ライン６３９が接続されている。
また，前記第２のガス導入口６２２にはＨ２ガス供給源６３４から延びるＨ２ガス供給ライン６４０が接続されており，このＨ２ガス供給ライン６４０には，ＮＨ３ガス供給源６３５から延びるＮＨ３ガス供給ライン６４０ａ，第２のＡｒガス供給源６３６から延びる第２のＡｒガス供給ライン６４０ｂが接続されている。
したがって，プロセス時には，ＴｉＣｌ４ガス供給源６３２からのＴｉＣｌ４ガスが第１のＡｒガス供給源６３３からのＡｒガスとともにＴｉＣｌ４ガス供給ライン６３８を介してシャワーヘッド６２０の第１のガス導入口６２１からシャワーヘッド６２０内に至り，ガス通路６２３，６２５を経て吐出孔６２７から処理室６１１内へ吐出される。
一方，Ｈ２ガス供給源６３４からのＨ２ガスが第２のＡｒガス供給源６３６からのＡｒガスとともにＨ２ガス供給ガスライン６４０を介してシャワーヘッド６２０の第２のガス導入口６２２からシャワーヘッド６２０内に至り，ガス通路６２４，６２６を経て吐出孔６２８から処理室６１１内へ吐出される。
このように，シャワーヘッド６２０は，ＴｉＣｌ４ガスとＨ２ガスとが全く独立して処理室６１１内に供給されるポストミックスタイプとなっており，これらは吐出後に混合され反応が生じる。
シャワーヘッド６２０には，整合器６５９を介して高周波電源６４４が接続されており，成膜の際にこの高周波電源６４４からシャワーヘッド６２０に，例えば４５０ｋＨｚの高周波電力が供給されることにより，シャワーヘッド６２０および電極６１８の間に高周波電界が生じ，処理室６１１内に供給された成膜ガスをプラズマ化し，Ｔｉ膜を成膜するようになっている。
処理室６１１の底壁６１１ｂの中央部には円形の穴６４５が形成されており，底壁６１１ｂにはこの穴６４５を覆うように下方に向けて突出する排気室６４６が設けられている。排気室６４６の側面には排気管６４７が接続されており，この排気管６４７には排気装置６４８が接続されている。そしてこの排気装置６４８を作動させることにより処理室６１１内を所定の真空度まで減圧することが可能となっている。
サセプタ６１２には，ＳｉウエハＷを支持して昇降させるための３本（２本のみ図示）のウエハ支持ピン６４９がサセプタ６１２の表面に対して突没可能に設けられ，これらウエハ支持ピン６４９は支持板６５０に固定されている。そして，ウエハ支持ピン６４９は，エアシリンダ等の駆動機構６５１により支持板６５０を介して昇降される。
処理室６１１の側壁には，第１共通搬送室１０２との間でＳｉウエハＷの搬入出を行うための搬入出口６５２と，この搬入出口６５２を開閉するゲートバルブＧとが設けられている。
このように構成される処理室６１１において，Ｔｉ膜の成膜を行う際には，先ず，排気装置６４８により処理室６１１内を排気して所定の真空状態とし，ヒータ６１５によりサセプタ６１２を所定温度に加熱するとともに，ヒータ６５６によりシャワーヘッド６２０を所定温度に加熱する。
この状態で高周波電源６４４からシャワーヘッド６２０に高周波電力を印加しつつ，ＴｉＣｌ４ガス供給源６３２，第１のＡｒガス供給源６３３から第１のガス導入口６２１へＴｉＣｌ４ガスおよびＡｒガスを供給し，Ｈ２ガス供給源６３４，第２のＡｒガス供給源６３６から第２のガス導入口６２２へＨ２ガスおよびＡｒガスを供給し，それぞれガス吐出孔６２７，６２８から吐出する。
これにより処理室６１１内にこれらガスのプラズマを生成させ，処理室６１１の内壁およびシャワーヘッド６２０等の処理室内部材のプリコート処理を行っておく。この際のガス流量は，例えばＴｉＣｌ４ガス：０．００１〜０・０２Ｌ／ｍｉｎ，Ｈ２ガス：１．５〜４Ｌ／ｍｉｎ，Ａｒガス：０．３〜１．６Ｌ／ｍｉｎ程度である。これにより，ＳｉウエハＷ上にＴｉ膜を成膜する際に，ＳｉウエハＷの温度変化を略一定にすることができる。
このようなプリコート処理が終了後，ＴｉＣｌ４ガス，Ｈ２ガスの供給および高周波電源６４４からシャワーヘッド６２０を介して第１のＡｒガス供給源６３３，第２のＡｒガス供給源６３６からそれぞれＡｒガスを徐々に流量を増加させて処理室６１１内に導入（ランプアップ）し，ヒータ６１５により処理室６１１内を予備加熱する。
この予備加熱を，例えば１５秒間行った後，Ａｒガスの供給を停止し，排気装置６４８により処理室６１１内を急激に真空排気して引き切り状態とし，ゲートバルブＧを開にして真空状態の第１共通搬送室１０２から搬入出口６５２を介してＳｉウエハＷを処理室６１１内へ搬入して，サセプタ６１２上にＳｉウエハＷを載置する。
次いで，第１のＡｒガス供給源６３３，第２のＡｒガス供給源６３７，Ｈ２ガス供給源６３２からそれぞれシャワーヘッド６２０を介してＡｒガス，Ｈ２ガスを，処理室６１１内が所定の圧力になるまで徐々に流量を増加させて導入し（ランプアップ），処理室６１１内のガス圧が徐々に上昇するようにしてＳｉウエハＷの反りを抑制する。これらガスの最終的な好ましい流量範囲は，例えばＡｒガス：０．３〜３Ｌ／ｍｉｎ，Ｈ２ガス：１．５〜６Ｌ／ｍｉｎである。この状態で所定時間保持して，ウエハＷに対して予備加熱を行う。この予備加熱は，例えば１４秒間実施される。また，この際の圧力は，好ましくは２６０〜１３３３Ｐａ，例えば６６７Ｐａである。
ウエハＷに対する予備加熱の終了後，第１のＡｒガス供給源６３３，第２のＡｒガス供給源６３６，Ｈ２ガス供給源６３４から供給されるＡｒガス，Ｈ２ガスの流量を維持したまま，ＴｉＣｌ４ガスを好ましくは０．００１〜０．０２Ｌ／ｍｉｎの流量でプリフローを行う。このプリフローは，例えば１５秒間実施される。
次に，成膜に先立って高周波電源６４４からシャワーヘッド６２０に高周波電力を印加して，処理室６１１内にプラズマを生成する（プリプラズマ）。この際の高周波電源６４４のパワーは，好ましくは３００〜２０００Ｗ，例えば８００Ｗである。
そして，ガス流量，圧力，高周波電力を同じに保ったまま，ＴｉＣｌ４ガスを処理室６１１側に切り換え，Ａｒガス，Ｎ２ガス，ＴｉＣｌ４ガスのプラズマを生成することにより，所定の厚さのＴｉ膜が成膜される。Ｔｉ膜を成膜する際のＳｉウエハＷの加熱温度は，上述したように，Ｔｉ膜とその下地であるＳｉ表面との間で珪化反応が起こらない範囲，例えば５８０℃以下に設定することがこのましい。こうして，珪化反応が抑制されつつ，Ｓｉ表面上にＴｉ膜の薄膜が成膜される。
このようなＴｉ膜の成膜後，ＴｉＣｌ４ガスの供給および高周波電源６４４からシャワーヘッド６２０への給電を停止し，他のガスであるＡｒガスとＨ２ガスを流したまま成膜後処理を行う。この成膜後処理は，例えば２秒間実施される。その後，Ｈ２ガスの流量を低下させ，Ａｒガス流量を維持して，処理室６１１内のパージを，例えば４秒間行う。
その後，同一処理室内で連続して，成膜したＴｉ膜の表面を窒化させる窒化処理を行う。このような窒化処理を行うのは，Ｔｉ膜の表面を窒化することにより，次のＴｉＮ成膜時のＴｉ膜のエッチングを防止して，Ｔｉ膜の部分での膜剥がれを生じ難くするためである。
このような窒化処理としては，例えばＡｒガスとＨ２ガスの流量を維持したまま，ＮＨ３ガスを好ましくは０・５〜３Ｌ／ｍｉｎ，例えば１．５Ｌ／ｍｉｎの流量で所定時間流し，その後，ガスの供給を維持したまま高周波電源６４４からシャワーヘッド６２０に高周波電力を供給して，これらのガスのプラズマにより実施される。所定時間経過後，高周波電源６４４からシャワーヘッド６２０への給電を中止し，ガス流量および真空度を徐々に減じて，Ｔｉ成膜処理を終了する。その後，ＳｉウエハＷはＴｉシリサイド形成処理室に搬入されて熱処理されることにより，上記Ｔｉ膜とＳｉ表面との間で珪化反応が起こり，Ｓｉ表面上にＴｉシリサイド膜が形成される。
（Ｔｉシリサイド形成処理室）
次に，Ｔｉシリサイド形成処理室の構成例について説明する。Ｔｉシリサイド形成処理室は，ＰＨＴ処理室と同様の例えば図１５に示すような熱処理室５００によって構成される。このようなＴｉシリサイド形成処理室においては，上記Ｔｉ膜成膜処理室においてＴｉ膜が成膜されたＳｉウエハを搬入して，不活性ガスであるＮ２ガスを処理室５１１内に導入した状態でヒータ５１３によりＳｉウエハＷの温度を，上記温度範囲（Ｔｉ膜の珪化反応が起ってＴｉシリサイドが形成される温度範囲）で設定した温度で加熱する。これにより，Ｓｉ表面上に，Ｔｉ膜が完全に珪化したＴｉシリサイド膜を形成することができる。
なお，上記Ｔｉ膜成膜処理とＴｉシリサイド形成処理を，１つのＴｉシリサイド膜形成処理室内で，ガスの切り換えおよびプラズマ生成のＯＮ／ＯＦＦ等を行うことにより連続的に実施してもよい。この場合には，効率的な処理が可能となり，またＴｉシリサイド形成処理室は不要となる。
（ＴｉＮ膜成膜処理室の構成例）
次に，ＴｉＮ膜成膜処理室の構成例について図面を参照しながら説明する。ＴｉＮ膜成膜処理室は，プラズマＣＶＤによりＴｉＮ膜を成膜する，例えば図１７に示すようなプラズマＣＶＤ処理室７００によって構成される。このプラズマＣＶＤ処理室７００は，プラズマ生成手段およびシャワーヘッドを加熱する手段が存在せず，ガス供給機構のガス系が多少異なる以外は，図１６に示すプラズマＣＶＤ処理室６００とほぼ同様の構成であるため，ガス供給機構以外の構成要素は，図１６と同一符号を付すことにより重複説明を省略する。
ガス供給機構７３０は，クリーニングガスであるＣＩＦ３ガスを供給するＣＩＦ３ガス供給源７３１，Ｔｉ化合物ガスであるＴｉＣｌ４ガスを供給するＴｉＣｌ４ガス供給源７３２，Ｎ２ガスを供給する第１のＮ２ガス供給源７３３，窒化ガスであるＮＨ３ガスを供給するＮＨ３ガス供給源７３４，Ｎ２ガスを供給する第２のＮ２ガス供給源７３５を備える。
そして，ＣＩＦ３ガス供給源７３１にはＣｌＦ３ガス供給ライン７３６が接続されており，ＴｉＣｌ４ガス供給源７３２にはＴｉＣｌ４ガス供給ライン７３７が接続されている。また，第１のＮ２ガス供給源７３３には第１のＮ２ガス供給ライン７３８が接続されており，ＮＨ３ガス供給源７３４にはＮＨ３ガス供給ライン７３９が接続されている。さらに第２のＮ２ガス供給源７３５には第２のＮ２ガス供給ライン７４０が接続されている。
また，図示しないがＡｒガス供給源も有している。そして，各ガス供給ラインにはマスフローコントローラ７４２およびマスフローコントローラ７４２を挟んで２つのバルブ７４１が設けられている。
シャワーヘッド６２０の第１のガス導入口６２１にはＴｉＣｌ４ガス供給源７３２から延びるＴｉＣｌ４ガス供給ライン７３７が接続されており，このＴｉＣｌ４ガス供給ライン７３７にはＣＩＦ３ガス供給源７３１から延びるＣＩＦ３ガス供給ライン７３６および第１のＮ２ガス供給源７３３から延びる第１のＮ２ガス供給ライン７３８が接続されている。
また，第２のガス導入口６２２にはＮＨ３ガス供給源７３４から延びるＮＨ３ガス供給ライン７３９が接続されており，このＮＨ３ガス供給ライン７３９には，第２のＮ２ガス供給源７３５から延びる第２のＮ２ガス供給ライン７４０が接続されている。
したがって，プロセス時には，ＴｉＣｌ４ガス供給源７３２からのＴｉＣｌ４ガスが第１のＮ２ガス供給源７３３からのＮ２ガスとともにＴｉＣｌ４ガス供給ライン７３７を介してシャワーヘッド６２０の第１のガス導入口６２１からシャワーヘッド６２０内に至り，ガス通路６２３，６２５を経て吐出孔６２７から処理室６１１内へ吐出される。
一方，ＮＨ３ガス供給源７３４からの窒化ガスであるＮＨ３ガスが第２のＮ２ガス供給源７３５からのＮ２ガスとともにＮＨ３ガス供給ライン７３９を介してシャワーヘッド６２０の第２のガス導入口６２２からシャワーヘッド６２０内に至り，ガス通路６２４，６２６を経て吐出孔６２８から処理室６１１内へ吐出される。
このように構成される処理室６１１において，ＴｉＮ膜成膜を行う際には，まず，処理室６１１内を排気装置６４８により引き切り状態とし，第１および第２のＮ２ガス供給源７３３および７３５からＮ２ガスをシャワーヘッド６２０を介して処理室６１１内に導入しつつ，ヒータ６１５により処理室６１１内を予備加熱する。
温度が安定した時点で，第１のＮ２ガス供給源７３３，ＮＨ３ガス供給源７３４およびＴｉＣｌ４ガス供給源７３２からそれぞれＮ２ガス，ＮＨ３ガスおよびＴｉＣｌ４ガスをシャワーヘッド６２０を介して所定流量で導入し，処理室内圧力を所定値に維持しつつプリフローを行う。
そして，ガス流量および圧力を同じに保ったまま，ヒータ６１５による加熱により処理室６１１の内壁，排気室６４６の内壁およびシャワーヘッド６２０等の処理室内部付表面にＴｉＮ膜をプリコートする。これにより，ＳｉウエハＷ上にＴｉＮ膜を成膜する際に，ＳｉウエハＷの温度変化を略一定にすることができる。
このようなプリコート処理が終了後，ＮＨ３ガスおよびＴｉＣｌ４ガスを停止し，第１のＮ２ガス供給源７３３および第２のＮ２ガス供給源７３５からＮ２ガスをパージガスとして処理室６１１内に供給して処理室６１１内のパージを行い，その後，必要に応じてＮ２ガスおよびＮＨ３ガスを流し，成膜したＴｉＮ薄膜の表面の窒化処理を行う。これにより，ＴｉＮ膜が脱Ｃｌされ，膜中の残留塩素を低減することができ，膜を安定化させることができる。
その後，排気装置６４８により処理室６１１内を急激に真空排気して引き切り状態とし，ゲートバルブＧを開にして，真空状態の第１共通搬送室１０２から第１搬送装置１１８により搬入出口６５２を介してウエハＷを処理室６１１内へ搬入し，サセプタ６１２上にＳｉウエハＷを配置する。
そして，第１のＮ２ガス供給源７３３，第２のＮ２ガス供給源７３５，ＮＨ３ガス供給源７３４からシャワーヘッド６２０を介してＮ２ガスおよびＮＨ３ガスを，処理室６１１内が所定の圧力になるまで徐々に上昇するように導入する。これらガスの最終的な流量は，第１のＮ２ガス供給源７３３および第２のＮ２ガス供給源７３５からのＮ２ガスが，好ましくはそれぞれ０・０５〜３Ｌ／ｍｉｎ，ＮＨ３ガスが好ましくは０．００５〜０．３Ｌ／ｍｉｎであり，処理室内圧力は４０〜６７０Ｐａ程度である。この状態で所定時間保持して，ウエハＷを例えば３００〜５００℃で予備加熱する。この予備加熱は，例えば３０秒間実施される。この場合，ＮＨ３ガス流量をＮ２ガスよりも低い分圧で加熱するので，例えば下地膜が酸化されている場合等は，インキュベーションに効果がある。
ＳｉウエハＷに対する予備加熱の終了後，第１のＮ２ガス供給源７３３および第２のＮ２ガス供給源７３５から供給されるＮ２ガスの流量を維持したまま，ＴｉＣｌ４ガス供給源７３２からＴｉＣｌ４ガスを好ましくは０．０１〜０．０８Ｌ／ｍｉｎの流量でプリフローを行う。このプリフローは，例えば１５秒間実施される。
そして，第１のＮ２ガス供給源７３３および第２のＮ２ガス供給源７３５からパージガスとしてのＮ２ガスを処理室６１１内に導入して処理室６１１内のパージを例えば６秒間行う。この際の第１のＮ２ガス供給源７３３および第２のＮ２ガス供給源７３５からのＮ２ガス流量は，例えばそれぞれ１Ｌ／ｍｈである。一方，処理室６１１内のパージとともに，ＮＨ３ガスの流量を好ましくは０．０１〜０．０８Ｌ／ｍｉｎとしてプリフローを行う。
その後，Ｎ２ガスの流量を例えば０．１７Ｌ／ｍｉｎに減じ，ガス流量が安定した時点で，ＴｉＮ膜の成膜を開始する。まず，ＴｉＣｌ４ガス，ＮＨ３ガスを，第１のＮ２ガス供給源７３３および第２のＮ２ガス供給源７３５からのＮ２ガスにキャリアさせて処理室６１１内に供給する。この際に，ＳｉウエハＷはヒータ６１５により加熱されているから，熱ＣＶＤによりＴｉＮ膜が成膜される（第１ステップ）。この第１ステップは，例えば１６秒間実施される。
その後，ＴｉＣｌ４ガスおよびＮＨ３ガスを停止し，第１のＮ２ガス供給源７３３および第２のＮ２ガス供給源７３５からのＮ２ガスの流量を，例えばそれぞれ１Ｌ／ｍｉｎに増加して，パージガスとして処理室６１１内に導入し，処理室６１１内のパージを行う。その後，ＮＨ３ガスを第２のＮ２ガス供給源７３５からのＮ２ガスにキャリアさせて処理室６１１内に導入し，Ｎ２ガスおよびＮＨ３ガスによるＴｉＮ膜のアニールおよび窒化処理である第２ステップを行う。この第２ステップは，例えば５秒間実施される。
以上のＴｉＣｌ４ガスのプリフローから第２ステップまでを１サイクルとして複数サイクル，好ましくは３サイクル以上，例えば１２〜２４回程度繰り返す。このときのガスの切換は，バルブを切換えることにより行われる。このようにして，所定の厚さのＴｉＮ膜が成膜される。ＴｉＮ膜を成膜する際のＳｉウエハＷの加熱温度は，３００〜５００℃が好ましく，例えば４５０℃程度である。
上記第１ステップおよび第２ステップを交互に繰り返す交互的なガスフローによりＴｉＮ膜を成膜することにより，第１ステップで成膜されたＴｉＮ膜が第２ステップのアニールにより効率的に脱Ｃｌされ，膜中の残留塩素を著しく低くすることができ，低温成膜であっても残留塩素が少なく比抵抗の小さい良質のＴｉＮ膜を成膜することができる。
これにより，ＴｉＮ膜のクラックの発生を抑制することができ，Ｔｉ膜との密着性が向上し，その結果，ＴｉＮ膜の膜剥がれを有効に防止することができる。また，ＴｉＮ膜の膜厚を３〜５０ｎｍ，好ましくは５〜２０ｎｍとすることで，コンタクト抵抗が低くかつバリア性にも優れたＴｉＮ膜を得ることができる。
（ウエハ搬送処理の具体例）
ここで，図１３に示すように構成された基板処理装置１００のウエハ搬送処理について説明する。図１３では，第２共通搬送室１２０内ではＳｉウエハＷは処理室１０４Ｅ，１０４Ｆの順に処理されてパス部１２２に収容される。そして，第１共通搬送室１０２内では，ＳｉウエハＷはパス部１２２から処理室１０４Ａ，１０４Ｃ，１０４Ｂの順に搬送されて処理される。このため，ＳｉウエハＷの搬送経路は図１３に示す実線矢印のようになる。
このようなウエハ搬送処理は，制御部２００のＥＣ（装置制御部）３００に設けられる後述のプログラムデータ記憶手段３６０に記憶された搬送処理プログラム３６２に基づいて実行される。すなわち，ＥＣ３００のＣＰＵ３１０は処理データ記憶手段３７０に記憶される搬送処理情報（例えば搬送経路情報）３７２から必要な情報を読み出して搬送処理プログラム３６２を実行することによって，ＳｉウエハＷの搬送処理を実行する。
ここでは一例として中央の導入ポート１１２Ｂに設置したカセット（キャリアも含む）から例えばコンタクトホールが形成された，処理前のＳｉウエハＷが取り出されるものとし，また２つのロードロック室１０８Ａ，１０８Ｂのうちのいずれか一方のロードロック室，例えばロードロック室１０８Ａを，処理前のＳｉウエハＷの搬入用に用い，他方のロードロック室１０８Ｂを処理済のＳｉウエハＷの搬出用に用いる。今，各処理室１０４Ａ〜１０４Ｃ，１０４Ｅ，１０４Ｆ内にはそれぞれウエハＷが収容されてそれぞれの処理が終了しているか，又はほぼ終了しかけているものとする。
先ず，搬入側搬送室１１０内の搬送処理について説明する。ロードロック室１０８Ｂ内には，処理室１０４Ｄでの処理が終了した処理済のＳｉウエハＷが収容されているものとすると，この処理済のＳｉウエハＷは，搬入側搬送機構１１６により搬送経路Ｘ１１に示すように中央の導入ポート１１２Ｂへ搬送して収容される。
また，中央の導入ポート１１２Ｂに収容されている処理前のＳｉウエハＷは，搬入側搬送機構１１６により搬送経路Ｘ１２に示すようにオリエンタ１１４へ搬送され，ここでＳｉウエハＷの位置合わせをした後に，再度搬入側搬送機構１１６により搬送経路Ｘ１３に示すように位置合わせ後のＳｉウエハＷを他方のロードロック室１０８Ａ内へ収容し，待機させておく。以上の操作が，ＳｉウエハＷの処理が進む毎に繰り返し行われる。
次に，第２共通搬送室１２０内のウエハＷの搬送処理について説明する。先ず第２搬送機構１２４によりパス部１２２に収容されている処理室１０４Ｂにて処理済のＳｉウエハＷを取りに行き，搬送経路Ｚ１１に示すようにこれを空き状態のロードロック室１０８Ｂ内に置く。
次いで，第２搬送機構１２４により処理室１０４Ｆにて処理済のウエハＷを取りに行き，搬送経路Ｚ１２に示すようにこれを空き状態のパス部１２２内に置く。続いて，第２搬送機構１２４により処理室１０４Ｅにて処理済のウエハＷを取りに行き，搬送経路Ｚ１３に示すようにこれを空き状態の処理室１０４Ｆ内へ搬入して置き，処理室１０４Ｆ内での処理を開始する。
次いで，ロードロック室１０８Ａ内で待機していた処理前のＳｉウエハＷを第２搬送機構１２４によって取りに行き，搬送経路Ｚ１４に示すようにこれを上記空き状態の処理室１０４Ｅ内へ搬入して置き，この処理室１０４Ｅ内での処理を開始する。
次に，第１共通搬送室１０２内のＳｉウエハＷの搬送処理について説明する。先ず第１搬送機構１１８により処理室１０４Ｂに収容されている処理済のＳｉウエハＷを取りに行き，搬送経路Ｙ１１に示すようにこれを空き状態のパス部１２２に置く。
次いで，第１搬送機構１１８により処理室１０４Ｃ内に収容されている処理済のＳｉウエハＷを取りに行き，搬送経路Ｙ１２に示すようにこれを空き状態の処理室１０４Ｂ内へ搬入して置き，処理室１０４Ｂ内での処理を開始する。続いて，第１搬送機構１１８により処理室１０４Ａ内に収容されている処理済のＳｉウエハＷを取りに行き，搬送経路Ｙ１３に示すようにこれを空き状態の処理室１０４Ｃ内へ搬入して置き，処理室１０４Ｃ内での処理を開始する。
次に，第２共通搬送室１２０からパス部１２２内に搬送されたＳｉウエハＷを第１搬送機構１１８によって取りに行き，搬送経路Ｙ１４に示すようにこれを上記空き状態の処理室１０４Ａ内へ搬入して置き，この処理室１０４Ａ内での処理を開始する。
なお，ＳｉウエハＷの搬出入の際には，各ゲートバルブ１０６Ａ〜１０６Ｃ，１０６Ｅ，１０６Ｆ，１０７Ａ，１０７Ｂ，１２６のうち，ＳｉウエハＷの搬出入に必要なゲートバルブを開閉操作する。そして，各処理室１０４Ｅ，１０４Ｆ，１０４Ａ，１０４Ｃ，１０４Ｂにて処理が行われ，ＳｉウエハＷの処理が完了する毎に上記した操作が繰り返し行われることになる。こうして，コンタクトホールが形成された処理前のＳｉウエハＷに対してＣＯＲ処理，ＰＨＴ処理，Ｔｉ膜成膜処理，Ｔｉシリサイド形成処理，ＴｉＮ膜成膜処理が連続して施される。
これにより，ＳｉウエハＷのＳｉ表面上には，下地（Ｓｉ）との界面が非常にフラットで均一なＴｉシリサイドを形成することができる。また，膜の密着性，強度が向上するのみならず，ＳｉウエハＷの下地（Ｓｉ）にプラズマ起因のチャージアップダメージを負わせることを防止することができるので，ダメージのない配線加工を行うことができ，良好なコンタクト抵抗を有する膜を成膜することができる。
なお，上記各処理室１０４Ａ〜１０４Ｆの構成は図１３に示すものに限られるものではない。例えば各処理室１０４Ａ〜１０４Ｆのうちのどの処理室をＣＯＲ処理室，ＰＨＴ処理室，Ｔｉ膜成膜処理室，Ｔｉシリサイド形成処理室，ＴｉＮ膜成膜処理室として構成してもよい。従って，Ｓｉウエハの搬送順序も，各処理室１０４Ａ〜１０４ＦのうちのＣＯＲ処理室，ＰＨＴ処理室，Ｔｉ膜成膜処理室，Ｔｉシリサイド形成処理室，ＴｉＮ膜成膜処理室の順に搬送すれば，必ずしも各処理室１０４Ａ〜１０４Ｆの順でなくてもよい。
また，第１実施形態ではＴｉシリサイド形成処理室を１つ設けた場合について説明したが，これに限定されるものではなく，Ｔｉシリサイド形成処理室をプロセス温度に応じて複数設けるようにしてもよい。例えばプロセス温度を５９０℃〜６１０℃の温度範囲で設定して熱処理を行って，準安定なシリサイド相であるＣ４９相のＴｉシリサイド膜を形成するためのＣ４９相Ｔｉシリサイド形成処理室（準安定シリサイド相形成処理室）と，例えばプロセス温度を６４０℃〜６５０℃の温度範囲として熱処理を行って，安定なシリサイド相であるＣ５４相のＴｉシリサイド膜を形成するためのＣ５４相Ｔｉシリサイド形成処理室（安定シリサイド相形成処理室）の２つにより構成してもよい。
この場合，例えば図１８に示すように，基板処理装置１００の処理室１０４ＣをＣ４９相Ｔｉシリサイド形成処理室で構成し，処理室１０４ＤをＣ５４相Ｔｉシリサイド形成処理室で構成するようにしてもよい。図１８に示す構成の基板処理装置１００において，例えば上述した２段階アニール処理を行う場合には，図１８に示すような搬送経路によって搬送処理を行う。図１８に示す搬入側搬送室１１０における搬送経路Ｘ２１〜Ｘ２３，第２共通搬送室１２０における搬送経路Ｚ２１〜Ｚ２４は，図１３に示す搬入側搬送室１１０における搬送経路Ｘ１１〜Ｘ２３，第２共通搬送室１２０における搬送経路Ｚ１１〜Ｚ１４と同様であるため，第１共通搬送室１０２内のＳｉウエハＷの搬送処理について説明する。
先ず第１搬送機構１１８により処理室１０４Ｂに収容されている処理済のＳｉウエハＷを取りに行き，搬送経路Ｙ２１に示すようにこれを空き状態のパス部１２２に置く。
次いで，第１搬送機構１１８により処理室１０４Ｄ内に収容されている処理済のＳｉウエハＷを取りに行き，搬送経路Ｙ２２に示すようにこれを空き状態の処理室１０４Ｂ内へ搬入して置き，処理室１０４Ｂ内での処理を開始する。
次いで，第１搬送機構１１８により処理室１０４Ｃ内に収容されている処理済のＳｉウエハＷを取りに行き，搬送経路Ｙ２３に示すようにこれを空き状態の処理室１０４Ｄ内へ搬入して置き，処理室１０４Ｄ内での処理を開始する。続いて，第１搬送機構１１８により処理室１０４Ａ内に収容されている処理済のＳｉウエハＷを取りに行き，搬送経路Ｙ２４に示すようにこれを空き状態の処理室１０４Ｃ内へ搬入して置き，処理室１０４Ｃ内での処理を開始する。
次に，第２共通搬送室１２０からパス部１２２内に搬送されたＳｉウエハＷを第１搬送機構１１８によって取りに行き，搬送経路Ｙ２５に示すようにこれを上記空き状態の処理室１０４Ａ内へ搬入して置き，この処理室１０４Ａ内での処理を開始する。
なお，ＳｉウエハＷの搬出入の際には，各ゲートバルブ１０６Ａ〜１０６Ｆ，１０７Ａ，１０７Ｂ，１２６のうち，ＳｉウエハＷの搬出入に必要なゲートバルブを開閉操作する。そして，各処理室１０４Ｅ，１０４Ｆ，１０４Ａ，１０４Ｃ，１０４Ｄ，１０４Ｂにて処理が行われ，ＳｉウエハＷの処理が完了する毎に上記した操作が繰り返し行われることになる。こうして，コンタクトホールが形成された処理前のＳｉウエハＷに対してＣＯＲ処理，ＰＨＴ処理，Ｔｉ膜成膜処理，Ｃ４９相Ｔｉシリサイド形成処理，Ｃ５４相Ｔｉシリサイド形成処理，ＴｉＮ膜成膜処理が連続して施される。これにより，ＳｉウエハＷのＳｉ表面上には，下地（Ｓｉ）との界面が非常にフラットで均一なＣ５４相Ｔｉシリサイドを形成することができる。
（制御部の構成例）
基板処理装置１００の制御部２００の構成例を図面を参照しながら説明する。図１９は，制御部（システムコントローラ）２００の構成を示すブロック図である。図１９に示すように，制御部２００は，装置制御部（ＥＣ：Equipment Controller）３００と，複数のモジュール制御部（ＭＣ：Module
Controller）２３０Ａ，２３０Ｂ，２３０Ｃ…と，ＥＣ３００と各ＭＣ２３０Ａ，２３０Ｂ，２３０Ｃ…とをそれぞれ接続するスイッチングハブ（ＨＵＢ）２２０とを備える。
制御部２００は，ＥＣ３００から例えばＬＡＮ（Local Area Network）２０２を介して基板処理装置１００が設置される工場全体の製造工程を管理するＭＥＳ（Manufacturing Execution System）２０４に接続されている。ＭＥＳ２０４は例えばコンピュータにより構成される。ＭＥＳ２０４は，制御部２００と連携して工場における工程に関するリアルタイム情報を基幹業務システム（図示しない）にフィードバックするとともに，工場全体の負担等を考慮して工程に関する判断を行う。
ＥＣ３００は，ＭＣ２３０Ａ，２３０Ｂ，２３０Ｃ…を統括して基板処理装置１００全体の動作を制御する主制御部（マスタ制御部）を構成する。スイッチングハブ２２０は，ＥＣ３００からの制御信号に応じてＥＣ３００の接続先としてのＭＣ２３０Ａ，２３０Ｂ，２３０Ｃ…を切換える。
各ＭＣ２３０Ａ，２３０Ｂ，２３０Ｃ…はそれぞれ，基板処理装置１００の第１共通搬送室１０２，処理室１０４Ａ〜１０４Ｄ，ロードロック室１０８Ａ，１０８Ｂ，搬送室１１０，オリエンタ１１４等の各モジュールの動作を制御する副制御部（スレーブ制御部）を構成する。各ＭＣ２３０Ａ，２３０Ｂ，２３０Ｃ…はそれぞれ，ＤＩＳＴ（Distribution）ボード２３４Ａ，２３４Ｂ，２３４Ｃ…によって例えばＧＨＯＳＴネットワーク２０６を介して各Ｉ／Ｏ（入出力）モジュール２３６Ａ，２３６Ｂ，２３６Ｃ…に接続される。ＧＨＯＳＴネットワーク２０６は，ＥＣ３００が有するＭＣボードに搭載されたＧＨＯＳＴ（General High-Speed Optimum Scalable Transceiver）と称されるＬＳＩによって実現されるネットワークである。ＧＨＯＳＴネットワーク２０６には最大で３１個のＩ／Ｏモジュールを接続することができる。なお，ＧＨＯＳＴネットワーク２０６ではＭＣがマスタに相当し，Ｉ／Ｏモジュールがスレーブに相当する。
各Ｉ／Ｏモジュール２３６Ａ，２３６Ｂ，２３６Ｃ…はそれぞれ，処理室１０４Ａ〜１０４Ｄなどの各モジュールの各構成要素（以下，「エンドデバイス」と称する。）に接続された複数のＩ／Ｏ部２３８Ａ，２３８Ｂ，２３８Ｃ…からなり，各エンドデバイスへの制御信号及び各エンドデバイスからの出力信号の伝達を行う。例えば処理室１０４のエンドデバイスとしては，処理室１０４内に導入されるガスの流量を制御するマスフローコントローラ，処理室１０４からの排気を制御するＡＰＣバルブなどが挙げられる。
各ＧＨＯＳＴネットワーク２０６には，Ｉ／Ｏ部２３８Ａ，２３８Ｂ，２３８Ｃ…におけるデジタル信号，アナログ信号，シリアル信号の入出力を制御するＩ／Ｏボード（図示しない）も接続される。
ここで，図１９に示すＥＣ３００の構成例を図面を参照しながら説明する。図２０はＥＣ３００の構成例を示すブロック図である。図２０に示すように，ＥＣ３００はＥＣ本体を構成するＣＰＵ（中央処理装置）３１０，ＣＰＵ３１０が行う各種データ処理のために使用されるメモリエリア等を設けたＲＡＭ（ランダム・アクセス・メモリ）３２０，操作画面や選択画面などを表示する液晶ディスプレイなどで構成される表示手段３３０，オペレータによるプロセスレシピの入力や編集など種々のデータの入力及び所定の記憶媒体へのプロセスレシピやプロセス・ログの出力など種々のデータの出力などを行うことができる入出力手段３４０，基板処理装置１００に漏電等の異常が発生した際に報知する警報器（例えばブザー）などの報知手段３５０を備える。
また，ＥＣ３００は，基板処理装置１００の種々の処理を実行するための処理プログラムを記憶するプログラムデータ記憶手段３６０，処理プログラムを実行するために必要な情報（データ）が記憶される処理データ記憶手段３７０を備える。プログラムデータ記憶手段３６０，処理データ記憶手段３７０は例えばハードディスク（ＨＤＤ）などの記憶領域に構築される。ＣＰＵ３１０は必要に応じてプログラムデータ記憶手段３６０，処理データ記憶手段３７０から必要なプログラム，データ等を読み出して，各種の処理プログラムを実行する。
上記ＣＰＵ３１０と，ＲＡＭ３２０，表示手段３３０，入出力手段３４０，報知手段３５０，プログラムデータ記憶手段３６０，処理データ記憶手段３７０等とは，制御バス，データバス等のバスラインにより接続されている。このバスラインには，上記スイッチングハブ２２０なども接続されている。
ここで，上述したような構成の制御部２００による基板処理装置１００の制御例について説明する。各処理室１０４Ａ〜１０４Ｄにおいて，例えばＳｉウエハＷに上述したようなＣＯＲ処理，ＰＨＴ処理，Ｔｉ膜成膜処理，Ｔｉシリサイド形成処理，ＴｉＮ膜成膜処理などのプロセス処理を施す場合には，ＥＣ３００のＣＰＵ３１０はプログラムデータ記憶手段３６０のプロセス処理プログラム３６４から実行する処理プログラムを読出し，処理データ記憶手段３７０のプロセス処理情報３７４から実行する処理のプロセスレシピの処理情報に基づいて各処理を実行する。
すなわち，ＣＰＵ３１０は，各処理プログラムに応じてスイッチングハブ２２０及び処理室１０４Ａ〜１０４Ｄを制御するそれぞれのＭＣ２３０，ＧＨＯＳＴネットワーク２０６及びＩ／Ｏモジュール２３６におけるＩ／Ｏ部２３８を介して，所望のエンドデバイスに制御信号を送信することによって各処理を実行する。
このような図１９に示す制御部（システムコントローラ）２００では，複数のエンドデバイスがＥＣ３００に直接接続されることなく，その複数のエンドデバイスに接続されたＩ／Ｏ部がモジュール化されてＩ／Ｏモジュールを構成する。このＩ／ＯモジュールはＭＣ及びスイッチングハブ２２０を介してＥＣ３００に接続されるため，通信系統を簡素化することができる。
また，ＥＣ３００のＣＰＵ３１０が送信する制御信号には，所望のエンドデバイスに接続されたＩ／Ｏ部のアドレス，及びそのＩ／Ｏ部を含むＩ／Ｏモジュールのアドレスが含まれているため，スイッチングハブ２２０は制御信号におけるＩ／Ｏモジュールのアドレスを参照し，ＭＣのＧＨＯＳＴが制御信号におけるＩ／Ｏ部のアドレスを参照することによって，スイッチングハブ２２０やＭＣがＣＰＵ３１０に制御信号の送信先の問い合わせを行う必要を無くすことができ，これにより，制御信号の円滑な伝達を実現することができる。
このように，第１実施形態にかかる基板処理装置１００では，Ｓｉウエハに付着した自然酸化膜などの異物をプラズマを用いない異物除去処理（例えばＣＯＲ処理及びＰＨＴ処理）を実行することによって除去した後に，Ｓｉウエハを大気に露出することなく連続してＴｉ膜を形成し，その後，連続してＴｉシリサイドを形成することができるため，下地との界面が非常にフラットで均一なＴｉシリサイド膜を形成することができる。
このように，第１実施形態にかかる方法によれば，ＳｉウエハのＳｉ表面上に下地（Ｓｉ）との界面が極めてフラットで均一で膜厚が薄いＴｉシリサイド膜を形成できるため，より浅い拡散層のコンタクトの形成に適用することができる。すなわち，浅い拡散層のコンタクトの形成に適用しても，その拡散層の底をＴｉシリサイド膜の一部が突き抜けて接合リーク電流が増えたり，接合が破壊されたりするなどの問題が生じることはない。しかも，より膜厚の薄いＴｉシリサイド膜を形成することができるので，Ｓｉウエハの拡散層は表面から浅くて不純物濃度が濃い位置にコンタクトを形成することができる。このため，より低抵抗なコンタクトを形成することができる。
なお，膜の密着性，強度を向上させることができるので，剥がれ難い膜を形成することができる。また，プラズマを用いないで自然酸化膜を除去できるので，ダメージのない配線加工を行うことができ，良好なコンタクト抵抗を有する膜を成膜することができる。
（第１実施形態にかかる基板処理装置による効果を確認した実験）
以上説明した第１実施形態にかかる基板処理装置１００によるウエハ処理（基板処理方法）の効果を確認した実験結果について図面を参照しながら説明する。ここでは，基板処理装置１００により，サンプルのＳｉウエハ表面にＣＯＲ処理及びＰＨＴ処理による異物除去処理を実行した。その後，Ｓｉウエハを大気に露出することなく，連続して図８に示すＡＬＤ−Ｔｉ膜成膜処理をプロセス温度５６５℃で実行してＴｉ膜を成膜した。すなわち，ＴｉＣｌ４ガスを短時間供給して吸着反応させた後に，Ａｒガスの供給とＨ２ガスの供給とプラズマ生成とを行って還元する工程を複数回繰返することによってＴｉ膜を成膜した。
このときのサンプルの断面の走査型電子顕微鏡（ＳＥＭ）写真を図２１に示す。図２１に示すように，第１実施形態にかかるウエハ処理によれば，Ｓｉウエハにおいて露出するＳｉ表面に，下地（Ｓｉ）との界面が非常にフラットで均一で膜厚が薄いＴｉ膜を形成することができた。なお，Ｔｉ膜の下側にはＴｉＳｉｘ膜が形成されているが，これは低温でも生じる例えばＴｉＳｉ３，ＴｉＳｉ４などであり，より安定なシリサイド相であるＴｉＳｉ２が形成されているわけではない。なお，Ｔｉ膜の膜厚は１９．０ｎｍであり，ＴｉＳｉｘ膜の膜厚は１６．７ｎｍである。従って，Ｔｉ膜とＴｉＳｉｘ膜を合わせた膜厚は，３５．７ｎｍである。
その後，さらに連続してＴｉシリサイド形成処理をプロセス温度６００℃で実行してＴｉ膜を珪化（シリサイド化）してＣ４９相のＴｉシリサイド膜（ＴｉＳｉ２膜）を形成した。このときのサンプルの断面のＳＥＭ写真を図２２に示す。図２２に示すように，第１実施形態にかかるウエハ処理によれば，下地（Ｓｉ）との界面が非常にフラットで均一で膜厚が薄いＣ４９相のＴｉシリサイド膜を形成することができた。しかも，Ｔｉ膜が完全に珪化（シリサイド化）したＴｉシリサイド膜（ＴｉＳｉ２膜）を形成することができた。なお，図２２に示すＴｉシリサイド膜の膜厚は５２．６ｎｍである。
なお，さらにＴｉシリサイド形成処理をプロセス温度６５０℃で実行してＴｉシリサイド相を相転移させてＣ５４相のＴｉシリサイド膜（ＴｉＳｉ２膜）を形成した。こうして，得られたＴｉ膜，Ｃ４９相のＴｉシリサイド膜，Ｃ５４相のＴｉシリサイド膜についてのＸ線回折プロファイルを図２３に示す。図２３に示すように，第１実施形態にかかるウエハ処理によって形成したＴｉ膜，Ｃ４９相のＴｉシリサイド膜，Ｃ５４相のＴｉシリサイド膜の結晶構造は，それぞれＴｉ，Ｃ４９相，Ｃ５４相のピーク強度が強いことが確認された。
これに対して，従来のウエハ処理によってＴｉシリサイド膜を形成した場合の実験結果を比較例として説明する。ここでは，基板処理装置外でサンプルのＳｉウエハを希フッ酸（ＤＨＦ）等を利用したウエット洗浄によって自然酸化膜を除去した。そして，洗浄されたサンプルのＳｉウエハを基板処理装置内に取込んで，ＴｉＣｌ４ガスの供給とＨ２ガスの供給とＡｒガスの供給と，プラズマ発生とを同時期に行うＣＶＤ−Ｔｉ膜処理をプロセス温度６５０℃で実行することによって，Ｔｉ膜を成膜すると同時にＴｉシリサイド膜を形成した。このときのサンプルの断面のＳＥＭ写真を図２４に示す。
図２４に示すように，従来のウエハ処理では，下地（Ｓｉ）との界面のラフネスが大きいＣ４９相のＴｉシリサイド膜が形成される。これは，サンプルのＳｉウエハを基板処理装置内に取込む際に，Ｓｉウエハに自然酸化膜などの異物が再度付着し，さらにその状態でＴｉ膜の成膜と珪化を一度に行うため，ＳｉウエハのＳｉ表面上の異物１７３によってＴｉ膜の均一な珪化が阻害されるとともに，Ｔｉ膜の珪化が急激に進んでしまったからであると推察される。
このような図２４に示す従来の場合に比して，第１実施形態にかかるウエハ処理（基板処理方法）により形成されたＴｉシリサイド膜とその下地（Ｓｉ）との界面は，図２２に示すように非常にフラットで均一になっており，Ｔｉシリサイド膜とその下地（Ｓｉ）との界面の状態が大きく改善されたことがわかる。
次に，別のＳｉウエハのサンプルを用いて，第１実施形態にかかるＡＬＤ−Ｔｉ膜成膜処理によって形成したＴｉシリサイド膜と，従来のＣＶＤ−Ｔｉ膜成膜処理によって形成したＴｉシリサイド膜とを比較する。第１実施形態にかかるＡＬＤ−Ｔｉ膜成膜処理は，基板処理装置１００により，図８に示すようにＴｉＣｌ４ガスを短時間供給して吸着反応させた後に，Ａｒガスの供給とＨ２ガスの供給とプラズマ生成とを行って還元する工程を複数回繰返することによって，プロセス温度５６５℃でＴｉ膜を成膜した後，連続してプロセス温度６００℃でＴｉシリサイド形成処理を行った。このときのＴｉシリサイド膜の表面のＳＥＭ写真を図２５に示す。第１実施形態にかかるウエハ処理によれば，図２５に示すように表面が非常にフラットで均一なＴｉ膜を形成することができた。
これに対して，従来のＣＶＤ−Ｔｉ膜成膜処理は，ＴｉＣｌ４ガスの供給とＨ２ガスの供給とＡｒガスの供給と，プラズマ発生とを同時期に行うＣＶＤ−Ｔｉ膜処理をプロセス温度６５０℃で実行することによって，Ｔｉ膜を成膜すると同時にＴｉシリサイド膜を形成した。このときのＴｉシリサイド膜の表面のＳＥＭ写真を図２６に示す。図２６に示すように，従来のウエハ処理によれば，下地（Ｓｉ）との界面のラフネスが大きいＣ４９相のＴｉシリサイド膜が形成される。
このような図２６に示す従来の場合に比して，第１実施形態にかかるＡＬＤ−Ｔｉ膜成膜処理により形成されたＴｉシリサイド膜の表面は，図２５に示すように非常にフラットで均一になっており，Ｔｉシリサイド膜の表面の状態も大きく改善されたことがわかる。
ここで，上述した第１実施形態にかかるＡＬＤ−Ｔｉ膜成膜処理により形成されたＴｉシリサイド膜の比抵抗と，従来のＣＶＤ−Ｔｉ膜成膜処理により形成されたＴｉシリサイド膜の比抵抗を測定した結果を図２７に示す。図２７に示すように，第１実施形態にかかるＡＬＤ−Ｔｉ膜成膜処理により形成されたＴｉシリサイド膜の比抵抗は，従来のＣＶＤ−Ｔｉ膜成膜処理により形成されたＴｉシリサイド膜の比抵抗に比して，略１／２以上低くなっていることがわかる。これにより，第１実施形態によれば，従来に比して，Ｔｉシリサイド膜の界面や表面の状態が大きく改善し，これに伴ってＴｉシリサイド膜の抵抗をより一層低くすることができる。
（第２実施形態にかかる基板処理装置の構成例）
次に，本発明の第２実施形態にかかる基板処理装置の構成例を図面を参照しながら説明する。図２８は第２実施形態にかかる基板処理装置の１例を示す概略構成図である。図２８に示すように，この基板処理装置１０１は，略多角形状（例えば六角形状）に形成された１つ共通搬送室１０２と，真空引き可能に構成された複数（例えば４つ）の処理室１０４Ａ〜１０４Ｄとを備える真空処理装置を有する。図２８に示す基板処理装置１０１における真空処理装置の構成は，図１に示す基板処理装置１００における第１真空処理装置の構成とほぼ同様である。基板処理装置１０１は，１つの真空処理装置を２つのロードロック室１０８Ａ，１０８Ｂを介して搬入側搬送室１１０に接続させた例である。このような構成の基板処理装置１０１においても本発明を適用することができる。
（処理室の構成例）
次に，図２８に示す基板処理装置１０１における処理室の構成例を説明する。第２実施形態にかかる基板処理装置１０１においても，ＳｉウエハのＳｉ表面上の自然酸化膜などの異物をプラズマを用いない異物除去処理と，この異物除去処理が施されたＳｉ表面上にＴｉ膜を形成するＴｉ膜形成処理と，Ｔｉ膜と下地（Ｓｉ）との間で珪化反応を起こさせることによってＴｉシリサイドを形成するＴｉシリサイド形成処理を連続して実行するように構成することができる。
処理室１０４Ａ〜１０４Ｄのうち少なくとも２つの処理室の一方を異物除去処理室として構成し，他方の２つの処理室をそれぞれＴｉ成膜処理室，Ｔｉシリサイド形成処理室として構成する。また，異物除去処理は上述したように複数段階の処理，例えば生成物生成処理（ＣＯＲ処理）と生成物除去処理（例えばＰＨＴ処理）を連続して実行するようにしてもよい。この場合には処理室１０４Ａ〜１０４Ｄのうちの２つの処理室をそれぞれ生成物生成処理室，生成物除去処理室として構成する。
ここで，基板処理装置１０１における処理室の構成例を図２９に示す。図２９に示す構成例は，共通搬送室１０２に接続される処理室１０４Ａ，１０４Ｂ，１０４Ｃ，１０４ＤをそれぞれＣＯＲ処理室，ＰＨＴ処理室，Ｔｉ膜成膜処理室，Ｔｉシリサイド形成処理室として構成したものである。
（ウエハの搬送処理）
このような図２９に示す構成の基板処理装置１０１におけるウエハＷの搬送処理について説明する。ウエハＷに対する各処理室１０４Ａ〜１０４Ｄにおける処理の順序が上記の順序で行われるので，ウエハＷの搬送経路は図２９に示す実線矢印のようになる。
ここでは，一例として中央の導入ポート１１２Ｂに設置したカセット（キャリアも含む）から例えばコンタクトホール又はビアホールが形成された処理前ウエハＷが取り出されるものとし，また２つのロードロック室１０８Ａ，１０８Ｂのうちのいずれか一方のロードロック室，例えばロードロック室１０８Ａを処理前ウエハＷの搬入用に用い，他方のロードロック室１０８Ｂを処理済ウエハＷの搬出用に用いる。今，各処理室１０４Ａ〜１０４Ｄ内にはそれぞれウエハＷが収容されてそれぞれの処理が終了しているか，又はほぼ終了しかけているものとする。
先ず，図２９に示す搬入側搬送室１１０内のウエハＷの搬送処理については，図１３に示す場合と同様であるため，その詳細な説明は省略する。この場合，図２９に示す搬送経路Ｘ３１〜Ｘ３３はそれぞれ図１３に示す搬送経路Ｘ１１〜Ｘ１３に相当する。
次に，共通搬送室１０２内でのウエハの搬送処理について説明する。先ず，搬送機構１１８により処理室１０４Ｄに収容されている処理済のウエハＷを取りに行き，搬送経路Ｙ３１に示すようにこれを空き状態のロードロック室１０８Ｂ内に置く。次いで，搬送機構１１８により処理室１０４Ｃ内に収容されている処理済のウエハＷを取りに行き，搬送経路Ｙ３２に示すようにこれを空き状態の処理室１０４Ｄ内へ搬入して置き，処理室１０４Ｄ内での処理を開始する。
続いて，搬送機構１１８により処理室１０４Ｂに収容されている処理済のウエハＷを取りに行き，搬送経路Ｙ３３に示すようにこれを空き状態の処理室１０４Ｃ内へ搬入して置き，処理室１０４Ｃ内での処理を開始する。次いで，搬送機構１１８により処理室１０４Ａ内に収容されている処理済のウエハＷを取りに行き，搬送経路Ｙ３４に示すようにこれを空き状態の処理室１０４Ｂ内へ搬入して置き，処理室１０４Ｂ内での処理を開始する。
続いて，ロードロック室１０８Ａ内で待機していた処理前のウエハＷを搬送機構１１８によって取りに行き，搬送経路Ｙ３５に示すようにこれを上記空き状態の処理室１０４Ａ内へ搬入して置き，この処理室１０４Ａ内での処理を開始する。なお，ウエハＷの搬出入の際には，各ゲートバルブ１０６Ａ〜１０６Ｄ，１０７Ａ，１０７Ｂのうち，ウエハＷの搬出入に必要なゲートバルブを開閉操作する。そして，各処理室１０４Ａ〜１０４ＤにてウエハＷの処理が完了する毎に上記の操作が繰り返し行われることになる。
これにより，ＳｉウエハＷのＳｉ表面上には，下地（Ｓｉ）との界面が非常にフラットで均一なＴｉシリサイドを形成することができる。また，膜の密着性，強度が向上するのみならず，ＳｉウエハＷの下地（Ｓｉ）にプラズマ起因のチャージアップダメージを負わせることを防止することができるので，ダメージのない配線加工を行うことができ，良好なコンタクト抵抗を有する膜を成膜することができる。
なお，上記各処理室１０４Ａ〜１０４Ｄの構成は図２９に示すものに限られるものではない。例えば各処理室１０４Ａ〜１０４Ｄのうちのどの処理室をＣＯＲ処理室，ＰＨＴ処理室，Ｔｉ膜成膜処理室，Ｔｉシリサイド形成処理室として構成してもよい。従って，Ｓｉウエハの搬送順序も，各処理室１０４Ａ〜１０４ＤのうちのＣＯＲ処理室，ＰＨＴ処理室，Ｔｉ膜成膜処理室，Ｔｉシリサイド形成処理室の順に搬送すれば，必ずしも各処理室１０４Ａ〜１０４Ｄの順でなくてもよい。
また，共通搬送室１０２に処理室１０４Ａ〜１０４Ｄの他に，別の処理室を追加して接続し，その処理室をＴｉＮ膜成膜処理室として構成するようにしてもよい。これによれば，Ｔｉシリサイド形成処理が終了したＳｉウエハをＴｉＮ膜成膜処理室に搬送して，ＴｉＮ膜成膜処理についても連続して実行することができる。
上記第１又は第２実施形態により詳述した本発明については，複数の機器から構成されるシステムに適用しても，１つの機器からなる装置に適用してもよい。上述した実施形態の機能を実現するソフトウェアのプログラムを記憶した記憶媒体等の媒体をシステム或いは装置に供給し，そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体等の媒体に格納されたプログラムを読み出して実行することによっても，本発明が達成されることは言うまでもない。
この場合，記憶媒体等の媒体から読み出されたプログラム自体が上述した実施形態の機能を実現することになり，そのプログラムを記憶した記憶媒体等の媒体は本発明を構成することになる。プログラムを供給するための記憶媒体等の媒体としては，例えば，フロッピー（登録商標）ディスク，ハードディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ−Ｒ，ＣＤ−ＲＷ，ＤＶＤ−ＲＯＭ，ＤＶＤ−ＲＡＭ，ＤＶＤ−ＲＷ，ＤＶＤ＋ＲＷ，磁気テープ，不揮発性のメモリカード，ＲＯＭ，或いはネットワークを介したダウンロードなどを用いることができる。
なお，コンピュータが読み出したプログラムを実行することにより，上述した実施形態の機能が実現されるだけでなく，そのプログラムの指示に基づき，コンピュータ上で稼動しているＯＳなどが実際の処理の一部または全部を行い，その処理によって上述した実施形態の機能が実現される場合も，本発明に含まれる。
さらに，記憶媒体等の媒体から読み出されたプログラムが，コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後，そのプログラムの指示に基づき，その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い，その処理によって上述した実施形態の機能が実現される場合も，本発明に含まれる。
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば，上記実施形態においては，Ｓｉ含有表面としてＳｉウエハのＳｉ表面上に合金膜であるＴｉＳｉ２膜を形成する場合について説明したが，これに限られるものではなく，Ｓｉ含有表面としてＳｉウエハ上に形成されたポリシリコン（ｐｏｌｙ−Ｓｉ）上に合金膜を形成するようにしてもよく，また金属シリサイド膜上に合金膜を形成するようにしてもよい。例えばＣｏＳｉやＮｉＳｉなどの金属シリサイド膜からなる裏打ち層で拡散層をカバーする場合には，その裏打ち層（金属シリサイド膜）を下地としてその上に合金膜（例えばＴｉ−Ｃｏ膜，Ｔｉ−Ｎｉ膜など）を形成するようにしてもよい。
また，上記実施形態においては，金属含有原料ガスとしてＴｉＣｌ４ガスを用いた場合を例に挙げて説明したが，これに限定されるものではなく，Ｔｉ含有原料ガスならばどのようなものでもよい。例えば有機チタンとしてＴＤＭＡＴ（ジメチルアミノチタニウム），ＴＤＥＡＴ（ジエチルアミノチタン）等を用いることもできる。
さらにまた，上記実施形態においては，金属含有原料ガスとしてＴｉ含有原料ガスを用いてチタンシリサイド膜を形成する場合を例にとって説明したが，これに限定されず，例えば，Ｎｉ，Ｃｏ，Ｐｔ，Ｍｏ，Ｔａ，Ｈｆ，Ｚｒ等の金属含有原料ガスを用いてこれら金属のシリサイド膜を形成する場合にも同様な効果を得ることができる。
本発明は，例えばＳｉウエハの表面や金属シリサイド層等のＳｉ含有表面上に金属シリサイド膜を形成する基板処理を行う基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体に適用可能である。
本発明の第１実施形態にかかる基板処理装置の構成例を示す断面図である。 同実施形態におけるＳｉウエハの膜構造の具体例を示す模式図である。 同実施形態にかかるウエハ処理を説明するための工程図である。 図３に示す各工程におけるコンタクトホールの底部（Ａ部）の膜構造を拡大した模式図である。 図４の比較例についてのコンタクトホールの底部（Ａ部）の膜構造を拡大した模式図である。 ＳｉウエハのＳｉ表面上にＴｉ膜を成膜する際の成膜レートとウエハの設定温度との関係をグラフで示した図である。 Ｔｉ膜成膜処理の具体例としてのＣＶＤ−Ｔｉ膜成膜処理におけるガス供給態様の１例を示す図である。 Ｔｉ膜成膜処理の具体例としてのＡＬＤ−Ｔｉ膜成膜処理におけるガス供給態様の１例を示す図である。 Ｔｉ膜成膜処理の具体例としてのＡＬＤ−Ｔｉ膜成膜処理におけるガス供給態様の他の例を示す図である。 Ｔｉ膜成膜処理の具体例としてのＡＬＤ−Ｔｉ膜成膜処理におけるガス供給態様のさらに他の例を示す図である。 Ｔｉ膜成膜処理の具体例としてのＳＦＤ−Ｔｉ膜成膜処理におけるガス供給態様の１例を示す図である。 ＳｉウエハのＳｉ表面上のＴｉ膜を熱処理したときのウエハの設定温度と，Ｔｉシリサイドの比抵抗及びこの比抵抗のウエハ面内均一性の関係をグラフに示した図である。 図１に示す基板処理装置における処理室の構成例を示す図である。 同実施形態にかかるＣＯＲ処理室の構成例を示す断面図である。 同実施形態にかかるＰＨＴ処理室の構成例を示す断面図である。 同実施形態にかかるＴｉ膜成膜処理室の構成例を示す断面図である。 同実施形態にかかるＴｉＮ膜成膜処理室の構成例を示す断面図である。 図１に示す基板処理装置における処理室の他の構成例を示す図である。 図１に示す制御部（システムコントローラ）の構成例を示すブロック図である。 同実施形態におけるＥＣ（装置制御部）の構成例を示すブロック図である。 本実施形態にかかるウエハ処理によって形成されたＴｉ膜の断面の走査型電子顕微鏡（ＳＥＭ）写真を示す図である。 本実施形態にかかるウエハ処理によって形成されたＣ４９相Ｔｉシリサイド膜（ＴｉＳｉ２膜）の断面の走査型電子顕微鏡（ＳＥＭ）写真を示す図である。 本実施形態にかかるウエハ処理によって形成されたＴｉ膜，Ｃ４９相Ｔｉシリサイド膜（ＴｉＳｉ２膜），Ｃ５４相Ｔｉシリサイド膜（ＴｉＳｉ２膜）のＸ線回折プロファイルを示す図である。 従来のウエハ処理によって形成されたＣ４９相Ｔｉシリサイド膜（ＴｉＳｉ２膜）の断面の走査型電子顕微鏡（ＳＥＭ）写真を示す図である。 本実施形態にかかるウエハ処理によって形成されたＣ４９相Ｔｉシリサイド膜（ＴｉＳｉ２膜）の表面の走査型電子顕微鏡（ＳＥＭ）写真を示す図である。 従来のウエハ処理によって形成されたＣ４９相Ｔｉシリサイド膜（ＴｉＳｉ２膜）の表面の走査型電子顕微鏡（ＳＥＭ）写真を示す図である。 本実施形態にかかるＡＬＤ−Ｔｉ膜成膜処理により形成されたＴｉシリサイド膜の比抵抗と，従来のＣＶＤ−Ｔｉ膜成膜処理により形成されたＴｉシリサイド膜の比抵抗との測定結果を示す図である。 本発明の第２実施形態にかかる基板処理装置の構成例を示す断面図である。 図２８に示す基板処理装置における処理室の構成例を示す図である。 半導体デバイスの配線構造を示す模式図である。
符号の説明
１００，１０１ 基板処理装置
１０２ 第１共通搬送室
１０４（１０４Ａ〜１０４Ｆ） 処理室
１０５（１０５Ａ〜１０５Ｆ） 載置台
１０６Ａ〜１０６Ｆ ゲートバルブ
１０７Ａ，１０７Ｂ ゲートバルブ
１０８（１０８Ａ，１０８Ｂ） ロードロック室
１０９（１０９Ａ，１０９Ｂ） 搬送口
１１０ 搬入側搬送室
１１２（１１２Ａ〜１１２Ｃ） 導入ポート
１１２Ｂ 導入ポート
１１４ オリエンタ
１１６ 搬入側搬送機構
１１６Ａ，１１６Ｂ ピック
１１８ 第１搬送機構
１１８Ａ，１１８Ｂ ピック
１２０ 第２共通搬送室
１２２ パス部
１２４ 第２搬送機構
１２４Ａ，１２４Ｂ ピック
１２６ ゲートバルブ
１６０ Ｓｉウエハ（シリコンウエハ）
１６１ 界面
１６２ ベア基板
１６３ Ｓｉ表面
１６４ 層間絶縁膜
１６５ コンタクトホール
１６６ Ｔｉシリサイド膜（チタンシリサイド膜）
１７２ ベア基板
１７３ 異物
１７７ Ｔｉシリサイド膜
２００ 制御部（システムコントローラ）
３００ ＥＣ（装置制御部）
３１０ ＣＰＵ
３２０ ＲＡＭ
３３０ 表示手段
３４０ 入出力手段
３５０ 報知手段
３６０ プログラムデータ記憶手段
３６２ 搬送処理プログラム
３６４ プロセス処理プログラム
３７０ 処理データ記憶手段
３７４ プロセス処理情報
４００ 励起ガス反応処理室
５００ 熱処理室
６００ プラズマＣＶＤ処理室
７００ プラズマＣＶＤ処理室
Ｗ ウエハ（Ｓｉウエハ）

Claims (8)

  1. 被処理基板のシリコン含有表面上にＴｉ合金膜を形成する基板処理装置の基板処理方法であって，
    前記シリコン含有表面上の異物をプラズマを用いずに除去する異物除去処理工程と，
    前記被処理基板の温度をＴｉと前記シリコン含有表面との反応が起こらない温度範囲に設定して，前記シリコン含有表面にＴｉ含有原料ガスを供給してＴｉ膜を成膜するＴｉ膜成膜処理工程と，
    前記被処理基板を熱処理して前記Ｔｉ膜と前記シリコン含有表面とを反応させ，前記シリコン含有表面上に下地との界面が平坦なＴｉ合金膜を形成する合金化処理工程と，
    を前記被処理基板を大気に露出することなく，前記基板処理装置内で連続して実行し，
    前記異物除去処理工程は，
    前記被処理基板上に反応ガスを供給し，前記シリコン含有表面上の前記異物と前記反応ガスのガス成分とを化学反応させて生成物を生成するための生成物生成処理工程と，
    前記被処理基板を熱処理して前記シリコン含有表面上の前記生成物を昇華除去するための生成物除去処理工程とを連続して実行することを特徴とする基板処理方法。
  2. 前記合金膜は，Ｔｉシリサイド膜であり，
    前記合金化処理工程は，前記被処理基板を熱処理して前記Ｔｉ膜と前記シリコン含有表面との反応を起こさせることによってＴｉシリサイド膜を形成するシリサイド形成処理工程であることを特徴とする請求項１に記載の基板処理方法。
  3. 前記Ｔｉ膜成膜処理工程は，前記Ｔｉ膜の成膜処理を，５８０℃未満の温度範囲で実行し，
    前記シリサイド形成処理工程は，前記Ｔｉ膜の熱処理を，５８０℃以上の温度範囲で実行することを特徴とする請求項２に記載の基板処理方法。
  4. 前記Ｔｉ膜成膜処理工程は，前記被処理基板上に前記Ｔｉ含有原料ガスを供給して前記シリコン含有表面上に前記Ｔｉ膜の吸着反応を生じさせる工程と，還元ガスを供給して前記シリコン含有表面上に吸着した前記Ｔｉ膜を還元する工程とを複数回繰返すことにより，前記Ｔｉ膜を成膜することを特徴とする請求項３に記載の基板処理方法。
  5. 前記Ｔｉシリサイド膜上にＴｉ含有原料ガスと窒化ガスを供給して，前記Ｔｉシリサイド膜上にＴｉＮ膜を成膜するＴｉＮ膜成膜工程と，
    を含むことを特徴とする請求項２〜４のいずれかに記載の基板処理方法。
  6. 被処理基板のシリコン含有表面上にＴｉシリサイド膜を形成する基板処理装置の基板処理方法であって，
    前記シリコン含有表面上の異物をプラズマを用いずに除去する異物除去処理工程と，
    前記被処理基板の温度をＴｉと前記シリコン含有表面との反応が起こらない温度範囲に設定して，前記シリコン含有表面にＴｉ含有原料ガスを供給してＴｉ膜を成膜するＴｉ膜成膜処理工程と，
    前記被処理基板を熱処理して前記Ｔｉ膜と前記シリコン含有表面との珪化反応を起させることによって，準安定なシリサイド相のＴｉシリサイド膜を形成する準安定シリサイド相形成処理工程と，
    前記被処理基板を熱処理して前記Ｔｉ膜と前記シリコン含有表面との珪化反応を起させることによって，安定なシリサイド相のＴｉシリサイド膜を形成する安定シリサイド相形成処理工程と，
    を含み，
    前記異物除去処理工程は，前記被処理基板上に反応ガスを供給し，前記シリコン含有表面上の異物と前記反応ガスのガス成分とを化学反応させて生成物を生成するための生成物生成処理工程と，前記被処理基板を熱処理して前記シリコン含有表面上の前記生成物を昇華除去するための生成物除去処理工程とを連続して実行することを特徴とする基板処理方法。
  7. 被処理基板のシリコン含有表面上にＴｉシリサイド膜を形成する基板処理装置の基板処理方法をコンピュータに実行させるためのプログラムを記憶した記録媒体であって，
    前記基板処理方法は，
    前記シリコン含有表面上の異物をプラズマを用いずに除去する異物除去ステップと，
    前記被処理基板の温度をＴｉと前記シリコン含有表面との反応が起こらない温度範囲に設定して，前記シリコン含有表面にＴｉ含有原料ガスを供給してＴｉ膜を成膜するＴｉ膜成膜処理ステップと，
    前記被処理基板を熱処理して前記Ｔｉ膜と前記シリコン含有表面との珪化反応を起させることによって，Ｔｉシリサイド膜を形成するシリサイド形成処理ステップと，
    を前記基板処理装置内で連続して実行し，
    前記異物除去ステップは，前記被処理基板上に反応ガスを供給し，前記シリコン含有表面上の異物と前記反応ガスのガス成分とを化学反応させて生成物を生成するための生成物生成処理工程と，前記被処理基板を熱処理して前記シリコン含有表面上の前記生成物を昇華除去するための生成物除去処理工程とを連続して実行することを特徴とする，プログラムを記録したコンピュータ読み取り可能な記録媒体。
  8. 被処理基板のシリコン含有表面上にＴｉシリサイド膜を形成する基板処理装置の基板処理方法をコンピュータに実行させるためのプログラムであって，
    前記基板処理方法は，
    前記シリコン含有表面上の異物をプラズマを用いずに除去する異物除去ステップと，
    前記被処理基板の温度をＴｉと前記シリコン含有表面との反応が起こらない温度範囲に設定して，前記シリコン含有表面にＴｉ含有原料ガスを供給してＴｉ膜を成膜するＴｉ膜成膜処理ステップと，
    前記被処理基板を熱処理して，前記Ｔｉ膜と前記シリコン含有表面との珪化反応を起させることによって，Ｔｉシリサイド膜を形成するシリサイド形成処理ステップと，
    を前記基板処理装置内で連続して実行し，
    前記異物除去ステップは，前記被処理基板上に反応ガスを供給し，前記シリコン含有表面上の異物と前記反応ガスのガス成分とを化学反応させて生成物を生成するための生成物生成処理工程と，前記被処理基板を熱処理して前記シリコン含有表面上の前記生成物を昇華除去するための生成物除去処理工程とを連続して実行することを特徴とする，プログラム。
JP2005303940A 2005-10-19 2005-10-19 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体 Expired - Fee Related JP5046506B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005303940A JP5046506B2 (ja) 2005-10-19 2005-10-19 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
PCT/JP2006/318333 WO2007046204A1 (ja) 2005-10-19 2006-09-15 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
TW95138422A TWI443719B (zh) 2005-10-19 2006-10-18 A substrate processing method, a program and a recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005303940A JP5046506B2 (ja) 2005-10-19 2005-10-19 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体

Publications (3)

Publication Number Publication Date
JP2007115797A JP2007115797A (ja) 2007-05-10
JP2007115797A5 JP2007115797A5 (ja) 2008-11-20
JP5046506B2 true JP5046506B2 (ja) 2012-10-10

Family

ID=37962303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005303940A Expired - Fee Related JP5046506B2 (ja) 2005-10-19 2005-10-19 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体

Country Status (3)

Country Link
JP (1) JP5046506B2 (ja)
TW (1) TWI443719B (ja)
WO (1) WO2007046204A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4703364B2 (ja) * 2005-10-24 2011-06-15 株式会社東芝 半導体装置及びその製造方法
US20100184297A1 (en) * 2007-06-22 2010-07-22 Mikio Takagi Method for protecting semiconductor wafer and process for producing semiconductor device
JP2009010043A (ja) * 2007-06-26 2009-01-15 Tokyo Electron Ltd 基板処理方法，基板処理装置，記録媒体
JP5171192B2 (ja) * 2007-09-28 2013-03-27 東京エレクトロン株式会社 金属膜成膜方法
JP2009123793A (ja) * 2007-11-13 2009-06-04 Shimadzu Corp クラスタ型真空処理装置
CN102105312B (zh) * 2008-07-31 2014-06-11 东京毅力科创株式会社 用于化学处置和热处置的高产量处理系统及操作方法
JP2011066060A (ja) * 2009-09-15 2011-03-31 Tokyo Electron Ltd 金属シリサイド膜の形成方法
JP2011100962A (ja) * 2009-10-09 2011-05-19 Tokyo Electron Ltd 成膜方法及びプラズマ処理装置
KR20110093476A (ko) * 2010-02-12 2011-08-18 삼성엘이디 주식회사 기상 증착 시스템, 발광소자 제조방법 및 발광소자
JP5933375B2 (ja) * 2011-09-14 2016-06-08 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP6121348B2 (ja) * 2014-02-28 2017-04-26 東京エレクトロン株式会社 めっきの前処理方法、記憶媒体およびめっき処理システム
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
JP5947435B1 (ja) * 2015-08-27 2016-07-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体
JP6600588B2 (ja) * 2016-03-17 2019-10-30 東京エレクトロン株式会社 基板搬送機構の洗浄方法及び基板処理システム
JP6439774B2 (ja) * 2016-11-21 2018-12-19 トヨタ自動車株式会社 半導体装置の製造方法
JP2020038929A (ja) * 2018-09-05 2020-03-12 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP7362258B2 (ja) 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム
JP7296806B2 (ja) * 2019-07-16 2023-06-23 東京エレクトロン株式会社 ＲｕＳｉ膜の形成方法及び基板処理システム
KR102516340B1 (ko) * 2020-09-08 2023-03-31 주식회사 유진테크 기판 처리 장치 및 기판 처리 장치의 운용 방법
JP7608980B2 (ja) 2021-06-22 2025-01-07 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04296021A (ja) * 1991-03-26 1992-10-20 Mitsubishi Electric Corp 半導体基板の表面処理方法
JP3086719B2 (ja) * 1991-06-27 2000-09-11 株式会社東芝 表面処理方法
JP3487080B2 (ja) * 1996-06-18 2004-01-13 ソニー株式会社 半導体装置およびその製造方法
JP3201318B2 (ja) * 1997-11-05 2001-08-20 日本電気株式会社 半導体装置の製造方法
JP2002016018A (ja) * 2000-06-30 2002-01-18 Sumitomo Heavy Ind Ltd 基板処理装置及び方法
JP4039385B2 (ja) * 2003-04-22 2008-01-30 東京エレクトロン株式会社 ケミカル酸化膜の除去方法
JP4833512B2 (ja) * 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
US20050230350A1 (en) * 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
JP4651955B2 (ja) * 2004-03-03 2011-03-16 東京エレクトロン株式会社 成膜方法

Also Published As

Publication number Publication date
WO2007046204A1 (ja) 2007-04-26
TW200733206A (en) 2007-09-01
JP2007115797A (ja) 2007-05-10
TWI443719B (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
TWI443719B (zh) A substrate processing method, a program and a recording medium
JP5207615B2 (ja) 成膜方法および基板処理装置
US7737005B2 (en) Method for forming Ti film and TiN film, contact structure, computer readable storing medium and computer program
US8951913B2 (en) Method for removing native oxide and associated residue from a substrate
KR101334946B1 (ko) 금속 실리사이드막의 형성 방법
JP2013258408A (ja) トレンチ及びビアの断面形状を変形させる方法及び装置
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
TW201438074A (zh) Ｃｕ配線之形成方法
WO2010087362A1 (ja) 成膜方法及びプラズマ成膜装置
KR101061633B1 (ko) 금속막 성막 방법 및 컴퓨터 판독 가능한 기록 매체
KR101102739B1 (ko) 성막 방법, 기판 처리 장치, 및 반도체 장치
JP5526189B2 (ja) Ｃｕ膜の形成方法
KR101941766B1 (ko) 기판 처리 방법 및 기억 매체
KR101393898B1 (ko) 니켈막의 성막 방법
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
WO2024070685A1 (ja) 成膜方法、成膜装置、および成膜システム
JP2008300436A (ja) バリヤ層の形成方法及び処理システム

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120717

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees