JP6513412B2 - Semiconductor optical integrated device - Google Patents
Semiconductor optical integrated device Download PDFInfo
- Publication number
- JP6513412B2 JP6513412B2 JP2015024646A JP2015024646A JP6513412B2 JP 6513412 B2 JP6513412 B2 JP 6513412B2 JP 2015024646 A JP2015024646 A JP 2015024646A JP 2015024646 A JP2015024646 A JP 2015024646A JP 6513412 B2 JP6513412 B2 JP 6513412B2
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- input
- integrated device
- optical integrated
- semiconductor optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、半導体光集積素子に関する。 The present invention relates to a semiconductor optical integrated device.
近年、光通信の高度化および低コスト化の観点から、半導体光集積素子に求められる性能が高くなっている。そして、1つの半導体素子に複数の光素子を集積するために、各素子の機能に適した導波構造を同一半導体素子上で使い分けるということがなされている(例えば特許文献1参照)。例えば、半導体光集積素子における発光機能を担う領域では電流注入効率の高い埋め込み型導波構造を用い、導波路を曲げる機能を担う領域では曲げ損失の低いハイメサ型導波構造を用いるなど、同一半導体光集積素子上で導波構造を使い分けている。 In recent years, the performance required of a semiconductor optical integrated device has been heightened from the viewpoint of advancement of optical communication and cost reduction. Then, in order to integrate a plurality of optical elements in one semiconductor element, it has been made to selectively use a waveguide structure suitable for the function of each element on the same semiconductor element (see, for example, Patent Document 1). For example, the same semiconductor may be used, such as using a buried waveguide structure with high current injection efficiency in the region responsible for the light emission function in the semiconductor optical integrated device, and using a high mesa waveguide structure with low bending loss in the region responsible for bending the waveguide. The waveguide structure is used properly on the optical integrated device.
このような異なる導波構造を組み合わせた光集積素子の例として、埋め込み型のレーザ素子とハイメサ型のAWG(アレイ導波路回折格子)を集積した光集積素子がある(例えば特許文献2参照)。AWGを集積した光集積素子の場合、AWGを小型化するためには導波路の曲げ半径を小さくすることが求められるため、AWGのアレイ導波路にはハイメサ型導波構造が用いられる。また、AWGでは導波路を大きく曲げることによって導波路が半導体の様々な面方位に向くことになるので、結晶成長による埋め込みやウェットエッチングによる加工が難しくなることも、AWGにハイメサ型導波構造を用いる理由となっている。 As an example of an optical integrated device in which such different waveguide structures are combined, there is an optical integrated device in which a buried type laser device and a high-mesa type AWG (arrayed waveguide grating) are integrated (see, for example, Patent Document 2). In the case of an integrated AWG, it is required to reduce the bending radius of the waveguide in order to miniaturize the AWG. Therefore, a high-mesa waveguide structure is used for the arrayed waveguide of the AWG. Moreover, in AWG, the waveguide is oriented to various plane orientations of the semiconductor by bending the waveguide greatly, so that embedding by crystal growth and processing by wet etching become difficult. It is the reason to use it.
しかしながら、ハイメサ型導波路と埋め込み型導波路のように、導波構造が異なる導波路を接続する場合、両者をどのように接続するかが問題となる。このような異なる導波構造の導波路間では、特に横方向についての屈折率差が大きく異なることによって光の閉じ込めが異なり、導波モードの光分布に不整合が生じる。また、ハイメサ型導波路と埋め込み型導波路とを、製造プロセス上の異なる工程でパターニングする場合は、接続位置に誤差が生じることもある。そして、導波モードの光分布の不整合や接続位置の誤差は、接続損失を発生させることになる。 However, in the case where waveguides having different waveguide structures are connected as in the case of a high mesa waveguide and a buried waveguide, how to connect the two becomes a problem. Between the waveguides of such different waveguide structures, the light confinement is different due to the large difference in the refractive index especially in the lateral direction, which causes a mismatch in the light distribution of the waveguide mode. In addition, when the high mesa waveguide and the buried waveguide are patterned in different steps in the manufacturing process, errors may occur in the connection position. And, the mismatch of the light distribution of the guided mode and the error of the connection position will cause connection loss.
この接続部の設計については、種々の方法が考案されている。例えば、モード変換部を含むもの、接続部の左右にフィンを配置するもの、接続部分の導波路を太くするもの、MMIを挟むものなどが知られている。このような公知の接続方法によっても接続部の接続損失を低減することができるが、接続部のために余分な長さの導波路や構造が必要になるという問題がある。 Various methods have been devised for the design of this connection. For example, one including a mode conversion part, one having fins disposed on the left and right of the connection part, one having a thick waveguide at the connection part, and one sandwiching the MMI are known. Although the connection loss of the connection can be reduced also by such a known connection method, there is a problem that an extra length of waveguide or structure is required for the connection.
本発明は、上記に鑑みてなされたものであって、その目的は、基板に平行な方向の閉じ込め構造が異なる導波路の接続損失を簡易な方法で低減できる半導体光集積素子を提供することにある。 The present invention has been made in view of the above, and it is an object of the present invention to provide a semiconductor optical integrated device capable of reducing connection loss of waveguides different in confinement structure in a direction parallel to a substrate by a simple method. is there.
上述した課題を解決し、目的を達成するために、本発明の一態様に係る半導体光集積素子は、入力側スラブ導波路に入力された導波光をアレイ導波路を介して出力側スラブ導波路に集光するアレイ導波路回折格子を少なくとも備える半導体光集積素子であって、基板に平行な方向の閉じ込め構造が前記アレイ導波路とは異なる導波構造を有する入力導波路が前記入力側スラブ導波路における前記アレイ導波路の対面側に直接接続されていることを特徴とする。 In order to solve the problems described above and achieve the object, a semiconductor optical integrated device according to an aspect of the present invention includes a waveguide light input to a slab waveguide on an input side and an slab waveguide on an output side via an arrayed waveguide. A semiconductor optical integrated device including at least an arrayed waveguide grating for focusing light on the input side, the input waveguide having a waveguide structure different from the arrayed waveguide in a confinement structure in a direction parallel to the substrate; It is characterized in that it is directly connected to the facing side of the arrayed waveguide in the waveguide.
また、本発明の一態様に係る半導体光集積素子は、前記アレイ導波路は、導波路コア層および上部クラッド層を少なくとも含むメサが突出したハイメサ型導波構造を有することを特徴とする。 In the semiconductor optical integrated device according to one aspect of the present invention, the arrayed waveguide has a high mesa waveguide structure in which a mesa including at least a waveguide core layer and an upper cladding layer is protruded.
また、本発明の一態様に係る半導体光集積素子は、前記入力導波路は、ストライプ状の導波路コア層の両側に半導体クラッド材料が埋め込まれた埋め込み型導波構造を有することを特徴とする。 The semiconductor optical integrated device according to one aspect of the present invention is characterized in that the input waveguide has a buried waveguide structure in which a semiconductor clad material is buried on both sides of a stripe-like waveguide core layer. .
また、本発明の一態様に係る半導体光集積素子は、前記入力導波路は、左右に連続した導波路コア層の上部に上部クラッド層を少なくとも含む半導体層がメサ状に突出したローメサ型導波構造であることを特徴とする。 In the semiconductor optical integrated device according to one aspect of the present invention, the input waveguide includes a low-mesa waveguide in which a semiconductor layer including at least an upper cladding layer above the waveguide core layer continued to the left and right protrudes in a mesa. It is characterized by being a structure.
また、本発明の一態様に係る半導体光集積素子は、前記入力導波路と同じ導波構造を有し、それぞれ異なる波長で発光する複数の半導体発光素子が、前記入力導波路を介して前記入力側スラブ導波路に接続されていることを特徴とする。 In the semiconductor optical integrated device according to one aspect of the present invention, a plurality of semiconductor light emitting devices having the same waveguide structure as the input waveguide and emitting light at different wavelengths are the input via the input waveguide. It is characterized in that it is connected to the side slab waveguide.
また、本発明の一態様に係る半導体光集積素子は、前記入力導波路と同じ導波構造を有する出力導波路が前記出力側スラブ導波路における前記アレイ導波路の対面側に直接接続されていることを特徴とする。 In the semiconductor optical integrated device according to one aspect of the present invention, an output waveguide having the same waveguide structure as the input waveguide is directly connected to the facing side of the arrayed waveguide in the output side slab waveguide. It is characterized by
また、本発明の一態様に係る半導体光集積素子は、前記出力側スラブ導波路から、さらなる導波路を介さず導波光を出射することを特徴とする。 Further, the semiconductor optical integrated device according to one aspect of the present invention is characterized in that the guided light is emitted from the output side slab waveguide without passing through the additional waveguide.
本発明に係る半導体光集積素子は、基板に平行な方向の閉じ込め構造が異なる導波路の接続損失を簡易な方法で低減できるという効果を奏する。 The semiconductor optical integrated device according to the present invention has an effect that connection loss of waveguides different in confinement structure in the direction parallel to the substrate can be reduced by a simple method.
以下、図面を参照しながら、本発明の実施形態に係る半導体光集積素子を詳細に説明する。なお、以下に説明する実施形態により本発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。また、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実と異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。 The semiconductor optical integrated device according to the embodiment of the present invention will be described in detail below with reference to the drawings. Note that the present invention is not limited by the embodiments described below. Further, in the description of the drawings, the same parts are denoted by the same reference numerals. In addition, it should be noted that the drawings are schematic, and the relationship between the thickness and width of each layer, the ratio of each layer, and the like are different from reality. Even between the drawings, there are included portions where the dimensional relationships and proportions differ from one another.
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体光集積素子100を示す平面模式図である。図1は、簡単化のために、半導体光集積素子100の導波路のみを記載し、電極などの構成は省略してある。図1に示すように、半導体光集積素子100は、埋め込み型導波構造領域110と、スラブ導波構造領域120と、ハイメサ型導波構造領域130とを有する。
First Embodiment
FIG. 1 is a schematic plan view showing a semiconductor optical integrated
埋め込み型導波構造領域110は、構成する導波路が埋め込み型導波構造を有する領域である。なお、埋め込み型導波構造を有する導波路を単に埋め込み型導波路という。埋め込み型導波構造とは、ストライプ状の導波路コア層の両側に半導体クラッド材料が埋め込まれた導波構造であり、例えば、レーザ素子や光増幅器のように電流注入を行う素子に適している。埋め込み型導波構造は、低い表面再結合速度、低い電気抵抗、低い熱抵抗、および低い光散乱損失といった特長を有するからである。
The embedded
また、埋め込み型導波構造は、端面窓構造を隣接して形成することが容易である。埋め込み型導波構造は鉛直方向の光閉じ込めと水平方向の光閉じ込めとを同じ構造で行うので、導波路コア層を除去するのみで端面窓構造を形成することができるからである。一方、ハイメサ型導波構造に隣接して端面窓構造を形成しようとすると、端面窓構造におけるコア層の除去とハイメサ構造の形成とを別々の工程で実施しなければならず、位置ずれなどが生じやすい。 In addition, the embedded waveguide structure can easily form the end face window structure adjacent to each other. This is because the embedded waveguide structure performs the optical confinement in the vertical direction and the optical confinement in the horizontal direction in the same structure, so that the facet window structure can be formed only by removing the waveguide core layer. On the other hand, when an end face window structure is to be formed adjacent to the high mesa waveguide structure, removal of the core layer in the end face window structure and formation of the high mesa structure must be performed in separate steps. It is easy to occur.
そこで、本実施形態の半導体光集積素子100では、埋め込み型導波構造領域110に、DFBレーザ素子111、光増幅器112、入力導波路113、および出力導波路114を備える。
Therefore, in the semiconductor optical
また、光増幅器112と半導体光集積素子100の出射面116との間には、端面窓構造115を設けている。
Further, an end
ハイメサ型導波構造領域130は、構成する導波路がハイメサ型導波構造を有する領域である。なお、ハイメサ型導波構造を有する導波路を単にハイメサ型導波路という。ハイメサ型導波構造とは、導波路コア層を少なくとも含む半導体層がメサ状に突出した導波構造であり、例えば、曲げ導波路に適している。ハイメサ型導波構造は、左右方向に関してコアとクラッドとの屈折率差が大きいので、曲げ損失が小さいという特性を有する。したがって、同一の許容曲げ損失であれば、ハイメサ型導波路は、埋め込み型導波路と比較して曲率半径を小さくし得る。このため、ハイメサ型導波構造を採用した半導体光集積素子は、埋め込み型導波路を採用したものと比較して、素子の小型化に有利となる。
The high-mesa
そこで、本実施形態の半導体光集積素子100では、ハイメサ型導波構造領域130に、AWGの一部を構成しているアレイ導波路131を備える。
Therefore, in the semiconductor optical
スラブ導波構造領域120は、構成する導波路がスラブ導波構造を有する領域である。なお、スラブ導波構造を有する導波路を単にスラブ導波路という。スラブ導波構造とは、基板と平行方向に関する光の閉じ込め力がない導波構造である。したがって、スラブ導波路を伝搬する光は、基板と平行方向に広がりながら伝搬することになる。AWGでは、スラブ導波路における基板と平行方向に関する光の閉じ込め力がないという特徴を入力部と出力部に利用して、異なる波長の導波光の合波や分波を行うことができる。
The slab
そこで、本実施形態の半導体光集積素子100では、スラブ導波構造領域120に、AWGの入力側スラブ導波路121および出力側スラブ導波路122を備える。
Therefore, in the semiconductor optical
スラブ導波路は、基板と平行方向に関する光の閉じ込め力がない導波路なので、埋め込み型導波路とハイメサ型導波路とを接続する際に介在させるのに好適である。埋め込み型導波路とハイメサ型導波路とは、基板と平行方向に関する光の閉じ込め力に大きな違いがあるが、基板と平行方向に関する光の閉じ込め力がないスラブ導波路を介して接続することにより、埋め込み型導波路とハイメサ型導波路との間の導波モードの光分布の不整合を解消することができる。 Since the slab waveguide is a waveguide that does not have a light confinement force in the direction parallel to the substrate, it is suitable for being interposed when connecting the embedded waveguide and the high mesa waveguide. The embedded waveguide and the high-mesa waveguide differ greatly in the light confinement power in the direction parallel to the substrate, but are connected by the slab waveguide having no light confinement power in the direction parallel to the substrate. It is possible to eliminate the mismatch of the light distribution of the guided mode between the embedded waveguide and the high-mesa waveguide.
そこで、本実施形態の半導体光集積素子100では、AWGの一部を構成している入力側スラブ導波路121および出力側スラブ導波路122を活用して、埋め込み型導波路とハイメサ型導波路とを接続している。すなわち、本実施形態の半導体光集積素子100では、埋め込み型導波路で構成された入力導波路113と入力側スラブ導波路121とを直接接続し、さらに、ハイメサ型導波路で構成されたアレイ導波路131と入力側スラブ導波路121とを直接接続している。また、埋め込み型導波路で構成された出力導波路114と出力側スラブ導波路122とを直接接続し、ハイメサ型導波路で構成されたアレイ導波路131と出力側スラブ導波路122とを直接接続している。
Therefore, in the semiconductor optical
上記のように、本実施形態の半導体光集積素子100では、AWGの一部を構成している入力側スラブ導波路121および出力側スラブ導波路122を活用して、埋め込み型導波路とハイメサ型導波路とを接続しているので、埋め込み型導波路とハイメサ型導波路との接続部に別途の特別な構造を設ける必要がない。つまり、埋め込み型導波路とハイメサ型導波路との接続部を入力側スラブ導波路121および出力側スラブ導波路122とすることによって、基板に平行な方向の閉じ込め構造が異なる導波路を、導波モードの光分布を整合させて接続することができる。
As described above, in the semiconductor optical
次に、半導体光集積素子100における各構成の機能について説明する。
Next, the function of each component in the semiconductor optical
半導体光集積素子100は、複数のDFBレーザ素子111を備えている。複数のDFBレーザ素子111は、例えば1.55μm波長帯において発振波長が3.5nmずつ異なるように設計されている。また、DFBレーザ素子111の温度を変更することによって、DFBレーザ素子111の発振波長が変化する。したがって、複数のDFBレーザ素子111は、複数のうち一つを選択することによって粗調を行い、温度変更によって微調を行い、全体として、連続的な波長範囲での発振を行う波長可変光源として動作する。複数のDFBレーザ素子111から出射された導波光は、入力導波路113を介して入力側スラブ導波路121へ導波される。
The semiconductor optical
入力側スラブ導波路121は、基板と平行方向に関する光の閉じ込め力がない導波路であり、入力導波路113から入力された導波光を基板と平行方向に分散させながら、アレイ導波路131へ導波光を導波する。
The input-
アレイ導波路131は、経路が曲げられて構成された多数の導波路から構成されており、波長に依存した光路長差が設けられている。したがって、この波長に依存した光路長差に対応させて入力側スラブ導波路121における入射位置を変えると、出力側スラブ導波路122の出射端における集光位置は変化しないことになる。このような原理を利用して、AWGは、複数のDFBレーザ素子111から出射された異なる発振波長の導波光を合波するカプラとして機能している。
The arrayed
なお、もし複数のDFBレーザ素子111と光増幅器112との間に設けられたカプラが波長選択性の無いものであったとすると、DFBレーザ素子111と光増幅器112との結合効率はDFBレーザ素子の本数分の1以下になってしまう。例えば、DFBレーザ素子111の数が8本であるとすると各DFBレーザ素子111と光増幅器112との結合効率は1/8以下(12.5%以下)となる。
If the coupler provided between the plurality of
言い換えると、半導体光集積素子100では、複数のDFBレーザ素子111と光増幅器112との間に介在するカプラとしてAWGを用いているので、DFBレーザ素子111から光増幅器112への結合効率が高くなっている。
In other words, in the semiconductor optical
なお、本実施形態で用いた例では、AWGの焦点距離は630μmであり、アレイ導波路131は、間隔3.5μmで80本であり、入力側スラブ導波路121に接続される入力導波路113の間隔は5μmである。
In the example used in this embodiment, the focal length of the AWG is 630 μm, and 80
出力導波路114は、出力側スラブ導波路122で合波された導波光を光増幅器112へ導波する。そして光増幅器112は、出力導波路114から入力された導波光を増幅して、端面窓構造115を介して半導体光集積素子100の外部へ出射する。
The
端面窓構造115は、端面付近の導波路コア層を除去することによって形成されている。半導体光集積素子100の端面には反射率を低減するため、低反射コートが施されているが、端面窓構造115を設けることによって、反射率をさらに低減することができる。
The end face
本実施形態の半導体光集積素子100では、DFBレーザ素子111と光増幅器112とは埋め込み型導波構造を採用することによって、導波路脇での表面再結合速度が小さいという利点を享受することができる。また、AWGのアレイ導波路131はハイメサ型導波構造を採用することによって、小さい曲率半径と密集した導波路間隔が可能になり、著しい小型化が可能となっている。
In the semiconductor optical
ここで、埋め込み型導波構造領域110とハイメサ型導波構造領域130との間で、パターン位置に設計値からのずれが生じた場合を考える。例えば、埋め込み型導波構造領域110とハイメサ型導波構造領域130とでは、製造プロセス上の異なる工程でパターニングされることがあり、すると、AWGの入力側スラブ導波路121に対する入力導波路113の接続位置に誤差が生じることもある。しかしながら、AWGにおける入射方向からの横ずれは、AWGの透過波長のずれにのみ影響し、透過波長における透過効率には影響しない。この点は、接続位置のずれが直接効率の低下につながる従来技術によるハイメサ型導波路と埋め込み型導波路の接続とは大きく異なるところである。
Here, it is assumed that the pattern position deviates from the design value between the embedded
さらに、本実施形態における透過波長ずれについて検討する。本実施形態の半導体光集積素子100では、入力導波路113と出力導波路114とが対向する構成であって、入力導波路113と出力導波路114とが同時にずれるので、両方のずれの影響が加算されたものとなる。上記構成のAWGの透過波長間隔は3.5nmであり、入力導波路113の間隔は5μmであるので、例えば1μmのパターンずれが発生した場合、1μm×2÷5μm×3.5nmで1nmの透過波長のずれが発生することになる。したがって、透過波長のトレランスが1nmより大きい場合、1μmのパターンずれであっても許容されることになる。
Furthermore, the transmission wavelength shift in this embodiment will be examined. In the semiconductor optical
次に、図2〜図6を参照しながら、半導体光集積素子100の各構成の断面構造について説明する。なお、図2〜図6は、それぞれ図1における、A−A断面、B−B断面、C−C断面、D−D断面、E−E断面に対応している。
Next, the cross-sectional structure of each component of the semiconductor optical
(断面構造:DFBレーザ素子)
図2は、DFBレーザ素子111の断面模式図である。図2に示すように、DFBレーザ素子111は、基板101上に、下部クラッド層102、導波路コア層103a、および上部クラッド層104を順次積層した構造を有している。
(Cross-sectional structure: DFB laser device)
FIG. 2 is a schematic cross-sectional view of the
基板101の材料はInPであり、下部クラッド層102の材料はn型のInPである。なお、基板101の材料は、n型のInPとしてもよい。また、高周波特性を重視する場合には、n側電極を下部クラッド層102に設けて、基板101の材料を半絶縁InPとしてもよい。
The material of the
導波路コア層103aは、電流注入によって発光するGaInAsPを材料とした多重量子井戸構造の活性層として構成されている。また、導波路コア層103aの上側近傍には回折格子層103aaが設けられている。導波路コア層103aの厚さはSCH層を含めて150nmであり、幅は2μmである。
The
上部クラッド層104の材料はp型のInPであり、上部クラッド層104の内部に、上部クラッド層104とはエッチング耐性が異なるエッチング停止層105が挿入されている。なお、製造方法によっては、このエッチング停止層105を省略することも可能である。上部クラッド層104の厚さはエッチング停止層105も含めて4.5μmである。なお、エッチング停止層105を挿入する場合のエッチング停止層105の厚さは、例えば10nmである。
The material of the
DFBレーザ素子111の導波路コア層103aは、導波路コア層103aの両側近傍に下部埋め込みクラッド層106および上部埋め込みクラッド層107が埋め込まれた構造を有している。下部埋め込みクラッド層106および上部埋め込みクラッド層107の材料は、それぞれp型のInPおよびn型のInPである。下部埋め込みクラッド層106および上部埋め込みクラッド層107は電流ブロッキング層として機能し、導波路コア層103aに注入される電流の注入効率を高めている。
The
上部クラッド層104上には、p型のGaInAsからなるコンタクト層108が設けられており、p側電極109aとオーミック接触している。また、DFBレーザ素子111の上面および側面には、SiNxを材料としたパシベーション膜141が形成されており、隣接するDFBレーザ素子111の各々が電気的に分離されている。さらにp側電極109aは、チタン、白金、金の多層電極と金メッキによるチップ上配線143aに接触している。
A
(断面構造:スラブ導波路)
図3は、入力側スラブ導波路121の断面模式図である。図3に示すように、入力側スラブ導波路121は、基板101上に、下部クラッド層102、導波路コア層103b、および上部クラッド層104を順次積層した構造を有している。なお、基板101、下部クラッド層102、および上部クラッド層104の材料は、DFBレーザ素子111と同一である。
(Cross-sectional structure: slab waveguide)
FIG. 3 is a schematic cross-sectional view of the input-
導波路コア層103bは、GaInAsPを材料としたバルク構造で構成されている。導波路コア層103bの厚さは200nmである。導波路コア層103bの幅は、基板101と平行方向に広がりながら導波される導波光が影響を受けないように十分に広い幅を確保してある。
The
なお、上部クラッド層104上には、コンタクト層108が設けられているが、このコンタクト層108は除去されても構わない。また、入力側スラブ導波路121の上面には、SiNxを材料としたパシベーション膜141が適切に形成されている。
Although the
(断面構造:アレイ導波路)
図4は、アレイ導波路131の断面模式図である。図4に示すように、アレイ導波路131は、基板101上に、下部クラッド層102、導波路コア層103c、および上部クラッド層104を順次積層した構造を有している。なお、基板101、下部クラッド層102、および上部クラッド層104の材料は、DFBレーザ素子111と同一である。
(Cross-sectional structure: arrayed waveguide)
FIG. 4 is a schematic cross-sectional view of the arrayed
導波路コア層103cは、GaInAsPを材料としたバルク構造で構成されている。導波路コア層103cの厚さは200nmであり、幅は2μmである。
The
上部クラッド層104の厚さは、DFBレーザ素子111における上部クラッド層よりも薄く、2.3μmである。
The thickness of the
アレイ導波路131は、上部クラッド層104と導波路コア層103cと下部クラッド層102の一部とがメサ状に突出したハイメサ型の導波路構造を有している。ここで、下部クラッド層102に対するエッチング深さは300nmである。
The arrayed
上部クラッド層104上には、エッチング停止層105が設けられているが、このエッチング停止層105は除去されても構わない。また、アレイ導波路131の上面には、SiNxを材料としたパシベーション膜141が適切に形成されている。
The
(断面構造:光増幅器)
図5は、光増幅器112の断面模式図である。図5に示すように、光増幅器112は、基板101上に、下部クラッド層102、導波路コア層103d、および上部クラッド層104を順次積層した構造を有している。また、導波路コア層103dの両側近傍に下部埋め込みクラッド層106および上部埋め込みクラッド層107が埋め込まれた導波路構造を有している。上部クラッド層104にはコンタクト層108を介してp側電極109dが接続され、p側電極109dは、チタン、白金、金の多層電極と金メッキによるチップ上配線143dに接触している。
(Cross-sectional structure: optical amplifier)
FIG. 5 is a schematic cross-sectional view of the
光増幅器112は、DFBレーザ素子111とほぼ同様の構成を有しており、各層の材料および層厚は、DFBレーザ素子111と同一である。光増幅器112がDFBレーザ素子111と相違する点は、回折格子層の存在とトレンチの存在である。光増幅器112の導波路コア層103dの上側には回折格子層が存在しない。また、光増幅器112は、電気的に分離するためのトレンチも存在しない。
The
(断面構造:導波方向)
図6は、半導体光集積素子100の導波方向に関する断面模式図である。図6の断面模式図は、半導体光集積素子100における、DFBレーザ素子111と入力導波路113と入力側スラブ導波路121とアレイ導波路131と出力側スラブ導波路122と出力導波路114と光増幅器112と端面窓構造115とを順次繋げた断面を示している。
(Cross-sectional structure: guiding direction)
FIG. 6 is a schematic cross-sectional view of the semiconductor optical
図6に示すように、アレイ導波路131では、他の導波路部分と比較して、上部クラッド層104の厚さが薄い。エッチング停止層105の位置は、アレイ導波路131の上部クラッド層104の厚さに対応しており、エッチング停止層105までエッチングをすることで、上部クラッド層104の厚さを実現することができる。
As shown in FIG. 6, in the arrayed
また、端面窓構造115では、導波路コア層が存在していない。その代わり、埋め込み型導波路における下部埋め込みクラッド層106および上部埋め込みクラッド層107がコア部分に延伸している。
In the end
(製造方法)
次に、半導体光集積素子100の製造方法について説明する。
(Production method)
Next, a method of manufacturing the semiconductor optical
まず、n型のInPからなる基板101上に、有機金属気相成長(MOCVD)法を用いて下部クラッド層102としてのn型のInP、DFBレーザ素子111および光増幅器112の導波路コア層103a,103dとしてのGaInAsP多重量子井戸活性層、上部クラッド層104の一部としてのp型のInP、および、回折格子層103aaとしてのGaInAsPをこの順に積層する。
First, on the
次に、素子全面にSiNx膜を堆積した後、DFBレーザ素子111を形成する領域に周期的な回折格子のパターンを形成するとともに、光増幅器112を形成する領域付近のSiNxを除去する。そして、SiNx膜をマスクとしてエッチングして、回折格子層を除去する。SiNx膜を全て除去した後に、MOCVD法による回折格子埋め込み成長によって、上部クラッド層104としてのp型のInPを積層する。これにより、DFBレーザ素子111の導波路コア層103aの上側近傍に、上部クラッド層104に埋め込まれた回折格子層103aaが形成されている。
Next, a SiNx film is deposited on the entire surface of the device, and then a periodic diffraction grating pattern is formed in the region where the
再度、素子全面にSiNx膜を堆積した後、DFBレーザ素子111および光増幅器112を形成する領域を、やや幅広のパターンになるようにパターニングを施す。そして、SiNx膜をマスクとしてエッチングしてGaInAsP多重量子井戸活性層までを除去し、下部クラッド層102としてのn型のInP層を露出する。続いてSiNx膜のマスクをそのまま選択成長のマスクとして、下部クラッド層102としてのn型のInP層の上に、MOCVD法により、導波路コア層103b,103cとしてのGaInAsP、および上部クラッド層104としてのp型のInPを積層する。
Again, after depositing a SiNx film on the entire surface of the device, the region where the
次に、SiNx膜のマスクを除去した後、新たにSiNx膜を堆積し、DFBレーザ素子111、光増幅器112、入力導波路113、出力導波路114、入力側スラブ導波路121、出力側スラブ導波路122、およびアレイ導波路131の導波路に対応するパターンになるようにパターニングを施す。このとき、後にハイメサ導波路を形成するAWGのアレイ導波路131の領域では、導波路間隔が狭いので、隙間を設けず、アレイ導波路131の近傍を全体的に覆うように幅広にパターニングしておく。また、端面窓構造115となる部分は、コア層を設けないので、SiNx膜を除去するようにパターニングしておく。
Next, after removing the mask of the SiNx film, a SiNx film is newly deposited, and the
次に、このSiN膜をマスクとしてエッチングして、DFBレーザ素子111、光増幅器112、入力導波路113、出力導波路114の導波路に対応するメサ構造を形成するとともに、下部クラッド層102としてのn型のInP層を露出させる。そして、このSiNx膜のマスクを選択成長のマスクとして、下部クラッド層102としてのn型のInP層の上に、MOCVD法を用いて、下部埋め込みクラッド層106としてのp型のInP、および上部埋め込みクラッド層107としてのn型のInPを積層する。
Next, etching is performed using this SiN film as a mask to form a mesa structure corresponding to the waveguides of the
次に、SiNx膜のマスクを除去した後、MOCVD法を用いて、素子全面に、上部クラッド層104としてのp型のInP、エッチング停止層105としての厚さ10nmのp型のGaInAsP、上部クラッド層104としてのp型のInP、コンタクト層108としてのp型のGaInAsを積層する。
Next, after removing the SiNx film mask, p-type InP as the
次に、後にハイメサ型導波路を形成する領域以外を覆うようにパターニングを行い、そのパターンをマスクとして、硫酸と過酸化水素を含むエッチャントによりコンタクト層108としてのp型のGaInAsを除去し、さらに塩酸系のエッチャントによるウェットエッチングでエッチング停止層105までのp型のInPを除去する。
Next, patterning is performed to cover regions other than the region forming the high-mesa waveguide later, and the pattern is used as a mask to remove p-type GaInAs as the
次に、素子全面にSiNx膜を堆積し、ハイメサ型導波路であるアレイ導波路131の左右に相当する部分に開口ができるようにパターニングを施す。このとき、光増幅器112部分とDFBレーザ素子111部分との周辺領域はSiNxで覆われている状態にし、かつ、DFBレーザ素子111の左右のトレンチとなる領域には開口ができるようにパターニングを施す。そして、このSiNxをマスクとして、ドライエッチングにより、下部クラッド層102の一部までをエッチングしてハイメサ型導波路を形成する。
Next, a SiNx film is deposited on the entire surface of the device, and patterning is performed so that an opening can be made in portions corresponding to the left and right of the arrayed
なお、本工程では、ハイメサ構造の両側における下部クラッド層102のエッチング深さが設計値に一致するようにエッチングを行う。また、DFBレーザ素子111の左右のトレンチは、少なくともエッチング停止層105であるGaInAsPに達するまでエッチングし、その後、トレンチ以外の部分をマスクで覆い、塩酸系のウェットエッチングによってこのトレンチのエッチング深さを大きくすることによって形成する。
In this process, etching is performed so that the etching depth of the
その後、公知の方法により、各部分にパシベーション膜やその開口部、および電流注入のための電極などを形成する。素子の表面の加工が終了した後に、基板101を研磨して所望の厚さにし、素子の裏面に電極を形成する。
Thereafter, a passivation film, its opening, electrodes for current injection, etc. are formed on each portion by a known method. After the processing of the surface of the element is completed, the
さらに、基板へき開によって端面形成し、端面コーティングや素子分離を行って半導体光集積素子100が完成する。
Further, the end face is formed by cleavage of the substrate, end face coating and element separation are performed, and the semiconductor optical
(第2実施形態)
図7は、本発明の第2実施形態に係る半導体光集積素子200を示す平面模式図である。図7は、簡単化のために、半導体光集積素子200の導波路のみを記載し、電極などの構成は省略してある。図7に示すように、第2実施形態に係る半導体光集積素子200は、第1実施形態に係る半導体光集積素子100とほぼ同一の構成を有する。
Second Embodiment
FIG. 7 is a schematic plan view showing a semiconductor optical
第2実施形態に係る半導体光集積素子200が第1実施形態に係る半導体光集積素子100と異なる点は、埋め込み型導波構造がローメサ型導波構造に置き換えられたことである。つまり、第2実施形態に係る半導体光集積素子200は、ローメサ型導波構造領域210と、スラブ導波構造領域220と、ハイメサ型導波構造領域230とを有している。
The semiconductor optical
ローメサ型導波構造領域210は、構成する導波路がローメサ型導波構造を有する領域である。なお、ローメサ型導波構造を有する導波路を単にローメサ型導波路という。ローメサ型導波構造とは、左右に連続した導波路コア層の上部に上部クラッド層を少なくとも含む半導体層がメサ状に突出した導波構造であり、例えば、レーザ素子や光増幅器のように電流注入を行う素子に適している。ハイメサ型導波構造では活性層の側面に半導体が無いために表面準位を介したキャリアの再結合が起こって発光素子の効率が低くなるところ、ローメサ型導波構造では活性層の発光領域が半導体に内包されているので表面準位が無く効率が良い。
The low mesa
また、ローメサ型導波構造を埋め込み型導波構造と比較した場合には、活性層への加工が必要でないというメリットがあり、AlGaInAsなどのAlを含む酸化しやすい材料を活性層に用いる場合にはローメサ型導波構造が好適である。 In addition, when the low mesa type waveguide structure is compared with the embedded type waveguide structure, there is an advantage that processing into the active layer is not necessary, and when an easily oxidizable material containing Al such as AlGaInAs is used for the active layer. Is preferably a low mesa waveguide structure.
そこで、本実施形態の半導体光集積素子200では、ローメサ型導波構造領域210に、DFBレーザ素子211、光増幅器212、入力導波路213、および出力導波路214を備える。
Therefore, in the semiconductor optical
一方、第1実施形態と同様に、半導体光集積素子200では、ハイメサ型導波構造領域230に、AWGの一部を構成しているアレイ導波路231を備えている。
On the other hand, as in the first embodiment, in the semiconductor optical
また、第1実施形態と同様に、半導体光集積素子200では、スラブ導波構造領域220に、AWGの入力側スラブ導波路221および出力側スラブ導波路222を備える。
Further, as in the first embodiment, in the semiconductor optical
スラブ導波路は、基板と平行方向に関する光の閉じ込め力がない導波路なので、ローメサ型導波路とハイメサ型導波路とを接続する際に介在させるのに好適である。ローメサ型導波路とハイメサ型導波路とは、基板と平行方向に関する光の閉じ込め力に大きな違いがあるが、基板と平行方向に関する光の閉じ込め力がないスラブ導波路を介して接続することにより、ローメサ型導波路とハイメサ型導波路との間の導波モードの光分布の不整合を回避することができる。 Since the slab waveguide is a waveguide that does not have a light confinement force in the direction parallel to the substrate, it is suitable for being interposed when connecting the low mesa waveguide and the high mesa waveguide. The low-mesa waveguide and the high-mesa waveguide have a large difference in light confinement power in the direction parallel to the substrate, but are connected by a slab waveguide having no light confinement power in the direction parallel to the substrate. Misalignment of the light distribution of the guided mode between the low mesa waveguide and the high mesa waveguide can be avoided.
そこで、本実施形態の半導体光集積素子200では、AWGの一部を構成している入力側スラブ導波路221および出力側スラブ導波路222を活用して、ローメサ型導波路とハイメサ型導波路とを接続している。すなわち、本実施形態の半導体光集積素子200では、ローメサ型導波路で構成された入力導波路213と入力側スラブ導波路221とを直接接続し、さらに、ハイメサ型導波路で構成されたアレイ導波路231と入力側スラブ導波路221とを直接接続している。また、ローメサ型導波路で構成された出力導波路214と出力側スラブ導波路222とを直接接続し、ハイメサ型導波路で構成されたアレイ導波路231と出力側スラブ導波路222とを直接接続している。
Therefore, in the semiconductor optical
上記のように、本実施形態の半導体光集積素子200では、AWGの一部を構成している入力側スラブ導波路221および出力側スラブ導波路222を活用して、ローメサ型導波路とハイメサ型導波路とを接続しているので、ローメサ型導波路とハイメサ型導波路との接続部に別途の特別な構造を設ける必要がない。つまり、ローメサ型導波路とハイメサ型導波路との接続部を入力側スラブ導波路221および出力側スラブ導波路222とすることによって、基板に平行な方向の閉じ込め構造が異なる導波路を、導波モードの光分布を整合させて接続することができる。
As described above, in the semiconductor optical
次に、図8〜図12を参照しながら、半導体光集積素子200の各構成の断面構造について説明する。なお、図8〜図12は、それぞれ図7における、F−F断面、G−G断面、H−H断面、I−I断面、J−J断面に対応している。
Next, the cross-sectional structure of each component of the semiconductor optical
(断面構造:DFBレーザ素子)
図8は、DFBレーザ素子211の断面模式図である。図8に示すように、DFBレーザ素子211は、基板201上に、下部クラッド層202、導波路コア層203a、および上部クラッド層204を順次積層した構造を有している。
(Cross-sectional structure: DFB laser device)
FIG. 8 is a schematic cross-sectional view of the
基板201の材料はInPであり、下部クラッド層202の材料はn型のInPである。なお、基板201の材料は、n型のInPとしてもよい。また、高周波特性を重視する場合には、n側電極を下部クラッド層202に設けて、基板201の材料を半絶縁InPとしてもよい。
The material of the
導波路コア層203aは、電流注入によって発光するGaInAsPを材料とした多重量子井戸構造の活性層として構成されている。また、導波路コア層203aの上側近傍には回折格子層203aaが設けられている。導波路コア層203aの厚さはSCH層を含めて150nmであり、幅は2μmである。
The
上部クラッド層204の材料はp型のInPである。上部クラッド層104上には、p型のGaInAsからなるコンタクト層208が設けられており、p側電極209aとオーミック接触している。
The material of the
DFBレーザ素子211は、ローメサ型導波構造を有している。すなわち、DFBレーザ素子211は、コンタクト層208および上部クラッド層204の一部までがメサ状に突出した形状を有している。上部クラッド層204におけるエッチング残し厚さは100nmであり、回折格子層203aaはメサ構造部分には含まれていない。
The
また、DFBレーザ素子211の上面における電極を取り付ける箇所以外には、SiNxを材料としたパシベーション膜241が形成されている。さらにp側電極209aは、金メッキによるチップ上配線243aに接触している。
Further, a
(断面構造:スラブ導波路)
図9は、入力側スラブ導波路221の断面模式図である。図9に示すように、入力側スラブ導波路221は、基板201上に、下部クラッド層202、導波路コア層203b、および上部クラッド層204を順次積層した構造を有している。なお、基板201、下部クラッド層202、および上部クラッド層204の材料は、DFBレーザ素子211と同一である。
(Cross-sectional structure: slab waveguide)
FIG. 9 is a schematic cross-sectional view of the input
導波路コア層203bは、GaInAsPを材料としたバルク構造で構成されている。導波路コア層203bの厚さは200nmである。導波路コア層203bの幅は、基板201と平行方向に広がりながら導波される導波光が影響を受けないように十分に広い幅を確保してある。
The
なお、上部クラッド層204上には、コンタクト層208が設けられているが、このコンタクト層208は除去されても構わない。また、入力側スラブ導波路221の上側全面には、SiNxを材料としたパシベーション膜241が適切に形成されている。
Although the
(断面構造:アレイ導波路)
図10は、アレイ導波路231の断面模式図である。図10に示すように、アレイ導波路231は、基板201上に、下部クラッド層202、導波路コア層203c、および上部クラッド層204を順次積層した構造を有している。なお、基板201、下部クラッド層202、および上部クラッド層204の材料は、DFBレーザ素子211と同一である。
(Cross-sectional structure: arrayed waveguide)
FIG. 10 is a schematic cross-sectional view of the arrayed
導波路コア層203cは、GaInAsPを材料としたバルク構造で構成されている。導波路コア層203cの厚さは200nmであり、幅は2μmである。
The
アレイ導波路231は、上部クラッド層204と導波路コア層203cと下部クラッド層202の一部とがメサ状に突出したハイメサ型導波路構造を有している。ここで、下部クラッド層202に対応するエッチング深さは300nmである。
The arrayed
上部クラッド層204上には、コンタクト層208が設けられているが、このコンタクト層208は除去されても構わない。また、アレイ導波路231の上側全面には、SiNxを材料としたパシベーション膜241が適切に形成されている。
Although the
(断面構造:光増幅器)
図11は、光増幅器212の断面模式図である。図11に示すように、光増幅器212は、基板201上に、下部クラッド層202、導波路コア層203d、および上部クラッド層204を順次積層した構造を有している。また、光増幅器212は、ローメサ型導波構造を有している。すなわち、コンタクト層208および上部クラッド層204の一部までがメサ状に突出した形状を有している。上部クラッド層204にはコンタクト層208を介してp側電極209dが接続され、p側電極209dは、金メッキによるチップ上配線243dに接触している。
(Cross-sectional structure: optical amplifier)
FIG. 11 is a schematic cross-sectional view of the
光増幅器212は、DFBレーザ素子211とほぼ同様の構成を有しており、各層の材料および層厚は、DFBレーザ素子211と同一である。光増幅器212がDFBレーザ素子211と相違する点は、回折格子層の存在である。光増幅器212の導波路コア層203dの上側には回折格子層が存在しない。
The
(断面構造:導波方向)
図12は、半導体光集積素子200の導波方向に関する断面模式図である。図12の断面模式図は、半導体光集積素子200における、DFBレーザ素子211と入力導波路213と入力側スラブ導波路221とアレイ導波路231と出力側スラブ導波路222と出力導波路214と光増幅器212とを順次繋げた断面を示している。
(Cross-sectional structure: guiding direction)
FIG. 12 is a schematic cross-sectional view of the semiconductor optical
図12に示すように、第1実施形態とは異なり、第2実施形態に係る半導体光集積素子200では、上部クラッド層204が全体に亘ってほぼ同一の厚さで構成されている。
As shown in FIG. 12, unlike the first embodiment, in the semiconductor optical
(製造方法)
次に、半導体光集積素子200の製造方法について説明する。
(Production method)
Next, a method of manufacturing the semiconductor optical
まず、n型のInPからなる基板201上に、MOCVD法を用いて下部クラッド層202としてのn型のInP、DFBレーザ素子211および光増幅器212の導波路コア層203a,203dとしてのGaInAsP多重量子井戸活性層、上部クラッド層204の一部としてのp型のInP、および、回折格子層203aaとしてのGaInAsPをこの順に積層する。
First, n-type InP as the
次に、素子全面にSiNx膜を堆積した後、DFBレーザ素子211を形成する領域に周期的な回折格子のパターンを形成するとともに、光増幅器212を形成する領域付近のSiNxを除去する。そして、SiNx膜をマスクとしてエッチングして、回折格子層を除去する。SiNx膜を全て除去した後に、MOCVD法による回折格子埋め込み成長によって、上部クラッド層204としてのp型のInPを積層する。これにより、DFBレーザ素子211の導波路コア層203aの上側近傍に、上部クラッド層204に埋め込まれた回折格子層203aaが形成されている。
Next, a SiNx film is deposited on the entire surface of the device, and then a periodic diffraction grating pattern is formed in the region where the
再度、素子全面にSiNx膜を堆積した後、DFBレーザ素子211および光増幅器212を形成する領域を、やや幅広のパターンになるようにパターニングを施す。そして、SiNx膜をマスクとしてエッチングしてGaInAsP多重量子井戸活性層までを除去し、下部クラッド層202としてのn型のInP層を露出する。続いてSiNx膜のマスクをそのまま選択成長のマスクとして、下部クラッド層202としてのn型のInP層の上に、MOCVD法により、導波路コア層203b,203cとしてのGaInAsP、および上部クラッド層204としてのp型のInPを積層する。
Again, after depositing a SiNx film on the entire surface of the device, the region where the
次に、SiNx膜のマスクを除去した後、上部クラッド層204としてのp型のInP、コンタクト層208としてのp型のGaInAsを積層する。
Next, after removing the SiNx film mask, p-type InP as the
次に、素子全面にSiNx膜を堆積し、ハイメサ型導波路であるアレイ導波路231の左右に相当する部分に開口ができるようにパターニングを施す。このとき、光増幅器212部分とDFBレーザ素子211部分との周辺領域はSiNxで覆われている状態にする。そして、このSiNxをマスクとして、ドライエッチングにより、下部クラッド層202の一部までをエッチングしてハイメサ構造を形成する。本工程では、ハイメサ構造の両側における下部クラッド層202のエッチング深さが設計値に一致するようにエッチングを行う。
Next, a SiNx film is deposited on the entire surface of the device, and patterning is performed so as to make openings in portions corresponding to the left and right of the arrayed
次に、SiNx膜のマスクを除去した後、再度全面にSiNx膜を堆積し、ローメサ型導波路の左右に相当する部分に開口ができるようにパターニングを施す。このとき、アレイ型導波路部の周辺領域はSiNxで覆われている状態にする。このSiNxをマスクとして、ドライエッチングにより上部クラッド層204の一部までをエッチングしてローメサ構造を形成する。本工程では、ローメサ構造の両側における上部クラッド層204のエッチング残し厚さが設計値に一致するようにエッチングを行う。
Next, after removing the mask of the SiNx film, a SiNx film is deposited again on the entire surface, and patterning is performed so as to make openings in portions corresponding to the left and right of the low mesa waveguide. At this time, the peripheral region of the arrayed waveguide portion is covered with SiNx. Using the SiNx as a mask, a portion of the
その後、公知の方法により、各部分にパシベーション膜やその開口部、および電流注入のための電極などを形成する。素子の表面の加工が終了した後に、基板201を研磨して所望の厚さにし、素子の裏面に電極を形成する。
Thereafter, a passivation film, its opening, electrodes for current injection, etc. are formed on each portion by a known method. After the processing of the surface of the device is completed, the
さらに、基板へき開によって端面形成し、端面コーティングや素子分離を行って半導体光集積素子200が完成する。
Further, the end face is formed by cleavage of the substrate, and the end face coating and the element separation are performed to complete the semiconductor optical
(第3実施形態)
図13は、本発明の第3実施形態に係る半導体光集積素子300を示す平面模式図である。図13は、簡単化のために、半導体光集積素子300の導波路のみを記載し、電極などの構成は省略してある。また、第3実施形態に係る半導体光集積素子300は、第1実施形態に係る半導体光集積素子100における各構成の断面等が略同一であるので、以下の説明では適宜省略するものとする。
Third Embodiment
FIG. 13 is a schematic plan view showing a semiconductor optical
図13に示すように、半導体光集積素子300は、埋め込み型導波構造領域310と、スラブ導波構造領域320a,320bと、ハイメサ型導波構造領域330とを有する。埋め込み型導波構造領域310は、複数のDFBレーザ素子311および入力導波路313を備えている。スラブ導波構造領域320aは、AWGの入力側スラブ導波路321を備え、スラブ導波構造領域320bは、AWGの出力側スラブ導波路322を備えている。ハイメサ型導波構造領域330は、AWGのアレイ導波路331を備えている。
As shown in FIG. 13, the semiconductor optical
複数のDFBレーザ素子311は、例えば1.55μm波長帯において発振波長が3.5nmずつ異なるように設計されている。また、DFBレーザ素子311の温度を変更することによって、DFBレーザ素子311の発振波長が変化する。したがって、複数のDFBレーザ素子311は、複数のうち一つを選択することによって粗調を行い、温度変更によって微調を行い、全体として、連続的な波長範囲での発振を行う波長可変光源として動作する。複数のDFBレーザ素子311から出射された導波光は、入力導波路313を介して入力側スラブ導波路321へ導波される。
The plurality of
入力側スラブ導波路321は、基板と平行方向に関する光の閉じ込め力がない導波路であり、入力導波路313から入力された導波光を基板と平行方向に分散させながら、アレイ導波路331へ導波光を導波する。
The input-
アレイ導波路331は、経路が曲げられて構成された多数の導波路から構成されており、波長に依存した光路長差が設けられている。したがって、この波長に依存した光路長差に対応させて入力側スラブ導波路321における入力位置をずらすと、出力側スラブ導波路322では同一位置に結合することになる。このように、AWGは、複数のDFBレーザ素子311から出射された異なる発振波長の導波光を合波するカプラとして機能している。なお、素子全体の温度を変更してDFBレーザ素子311の発振波長を変更した場合、DFBレーザ素子311の変化とともにAWGの透過波長も実質的に同じだけ変わるので、やはり出力側スラブ導波路322では同一位置に結合することになる。
The arrayed
なお、本実施形態で用いた例では、AWGの焦点距離は480μmであり、アレイ導波路331は、間隔3.5μmで40本であり、入力側スラブ導波路321に接続される入力導波路313の間隔は2μmである。
In the example used in this embodiment, the focal length of the AWG is 480 μm, and 40
本実施形態の半導体光集積素子300では、出力側スラブ導波路322に出力導波路が接続されておらず、出力側スラブ導波路322から端面窓構造323を介して導波光を出射する。なお、端面窓構造323は、第1実施形態における端面窓構造115と同様の構成および機能を有する。
In the semiconductor optical
上記構成であっても、本実施形態の半導体光集積素子300では、AWGの一部を構成している入力側スラブ導波路321を活用して、埋め込み型導波路とハイメサ型導波路とを接続しているので、埋め込み型導波路とハイメサ型導波路との接続部に別途の特別な構造を設ける必要がない。すなわち、埋め込み型導波路とハイメサ型導波路との接続部を入力側スラブ導波路321とすることによって、基板と平行方向に関する光の閉じ込め力に大きな違いがある2つの導波路を容易に接続することができる。
Even in the above configuration, in the semiconductor optical
ここで、ハイメサ型導波路と埋め込み型導波路とのパターン位置に作製上の理由で設計値からずれが生じた場合を考える。本実施形態の構成では入力側スラブ導波路321と出力側スラブ導波路322が同じ向きである。したがって、ハイメサ型導波路と埋め込み型導波路のパターン位置に作製上の理由で設計値からずれがあった場合でも、出力側スラブ導波路322における集光位置は変わらない。
Here, a case is considered in which the pattern position between the high-mesa waveguide and the buried waveguide deviates from the design value for the reason of fabrication. In the configuration of the present embodiment, the input
さらに、本実施形態の半導体光集積素子300では、出力側スラブ導波路322に出力導波路を設けずに出射する構成であるので、集光位置のずれが発生しても後段の光学素子の位置を調整すれば良いので、効率低下の要因とはならない。このため、本実施形態の半導体光集積素子300では、ハイメサ型導波路と埋め込み型導波路との間のパターンずれは、かなりの度合いで許容され、例えば、数μmのパターンずれが発生した場合でも特性は悪化しない。
Furthermore, in the semiconductor optical
つまり、従来のハイメサ型導波路と埋め込み型導波路との接続方法では損失の増加が許容できないようなパターンずれが発生し得る製法を用いたとしても、本実施形態の半導体光集積素子300は、十分に損失を抑制しながら作製することができる。
That is, the semiconductor optical
以上、本発明の実施形態について具体的に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。例えば、上述の実施形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いてもよい。また、上述の実施形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。 As mentioned above, although embodiment of this invention was described concretely, this invention is not limited to the above-mentioned embodiment, Various deformation | transformation based on the technical idea of this invention are possible. For example, the numerical values listed in the above-described embodiment are merely examples, and different numerical values may be used as needed. Further, the present invention is not limited by the above-described embodiment. The present invention also includes those configured by appropriately combining the above-described components. Further, further effects and modifications can be easily derived by those skilled in the art.
100,200,300 半導体光集積素子
101,201 基板
102,202 下部クラッド層
103a,103b,103c,103d,203a,203b,203c,203d 導波路コア層
103aa,203aa 回折格子層
104,204 上部クラッド層
105 エッチング停止層
106 下部埋め込みクラッド層
107 上部埋め込みクラッド層
108,208 コンタクト層
109a,109d,209a,209d p側電極
110,310 埋め込み型導波構造領域
111,211,311 DFBレーザ素子
112,212 光増幅器
113,213,313 入力導波路
114,214 出力導波路
115,323 端面窓構造
116,216 出射面
120,220,320a,320b スラブ導波構造領域
121,221,321 入力側スラブ導波路
122,222,322 出力側スラブ導波路
130,230,330 ハイメサ型導波構造領域
131,231,331 アレイ導波路
141,241 パシベーション膜
143a,143d,243a,243d チップ上配線
210 ローメサ型導波構造領域
100, 200, 300 Semiconductor
Claims (7)
基板に平行な方向の閉じ込め構造が前記アレイ導波路とは異なる導波構造を有する入力導波路が前記入力側スラブ導波路における前記アレイ導波路の対面側に直接接続されており、
前記入力側スラブ導波路および前記出力側スラブ導波路は、前記基板と平行方向に関する光の閉じ込め力がないスラブ導波構造を有する、
ことを特徴とする半導体光集積素子。 A semiconductor optical integrated device comprising at least an arrayed waveguide diffraction grating for condensing guided light input to an input side slab waveguide onto an output side slab waveguide via an arrayed waveguide,
An input waveguide having a waveguide structure whose confinement structure in a direction parallel to the substrate is different from the arrayed waveguide is directly connected to the facing side of the arrayed waveguide in the input side slab waveguide ,
The input-side slab waveguide and the output-side slab waveguide have a slab-waveguide structure having no light confinement force in a direction parallel to the substrate.
Semiconductor optical integrated device characterized in that.
ことを特徴とする請求項1〜4の何れか1つに記載の半導体光集積素子。 A plurality of semiconductor light emitting devices having the same waveguide structure as the input waveguide and emitting light at different wavelengths are connected to the input-side slab waveguide via the input waveguide.
The semiconductor optical integrated device according to any one of claims 1 to 4, characterized in that:
ことを特徴とする請求項1〜5の何れか1つに記載の半導体光集積素子。 An output waveguide having the same waveguide structure as the input waveguide is directly connected to the facing side of the arrayed waveguide in the output side slab waveguide,
The semiconductor optical integrated device according to any one of claims 1 to 5, characterized in that:
ことを特徴とする請求項1〜5の何れか1つに記載の半導体光集積素子。 The guided light is emitted from the output side slab waveguide without passing through the additional waveguide.
The semiconductor optical integrated device according to any one of claims 1 to 5, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015024646A JP6513412B2 (en) | 2015-02-10 | 2015-02-10 | Semiconductor optical integrated device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015024646A JP6513412B2 (en) | 2015-02-10 | 2015-02-10 | Semiconductor optical integrated device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016149415A JP2016149415A (en) | 2016-08-18 |
JP6513412B2 true JP6513412B2 (en) | 2019-05-15 |
Family
ID=56688490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015024646A Active JP6513412B2 (en) | 2015-02-10 | 2015-02-10 | Semiconductor optical integrated device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6513412B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7172615B2 (en) * | 2019-01-11 | 2022-11-16 | 日本電信電話株式会社 | Planar optical waveguide circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3630085B2 (en) * | 2000-09-14 | 2005-03-16 | 日本電気株式会社 | Method for manufacturing arrayed waveguide grating element and arrayed waveguide grating element |
JP3852409B2 (en) * | 2003-02-04 | 2006-11-29 | 富士通株式会社 | Optical functional device |
JP2007134480A (en) * | 2005-11-10 | 2007-05-31 | Nippon Telegr & Teleph Corp <Ntt> | Tunable light source |
JP5268733B2 (en) * | 2009-03-25 | 2013-08-21 | 富士通株式会社 | Optical waveguide device and manufacturing method thereof, semiconductor device, laser module, and optical transmission system |
-
2015
- 2015-02-10 JP JP2015024646A patent/JP6513412B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016149415A (en) | 2016-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2544319B1 (en) | Laser source for photonic integrated devices | |
CN103733448B (en) | Semiconductor laser | |
US8472494B2 (en) | Semiconductor laser silicon waveguide substrate, and integrated device | |
JP6490705B2 (en) | Semiconductor optical integrated device and manufacturing method thereof | |
US8005123B2 (en) | Wavelength tunable laser | |
US9728938B2 (en) | Optical semiconductor device, optical semiconductor device array, and optical transmitter module | |
US8179931B2 (en) | Wavelength tunable filter and wavelength tunable laser module | |
US20100284019A1 (en) | Semiconductor integrated optical device and method of making the same | |
US7242699B2 (en) | Wavelength tunable semiconductor laser apparatus | |
JP6598804B2 (en) | Semiconductor laser device | |
US20160109655A1 (en) | Ultra-Broadband Photonic Integrated Circuit Platform and Ultra-Broadband Photonic Integrated Circuit | |
US7813398B2 (en) | Semiconductor optical element for external cavity laser | |
JP2003014963A (en) | Semiconductor optical integrated element and its manufacturing method and module for optical communication | |
JP2008198944A (en) | Semiconductor optical integrated device | |
JP5713378B2 (en) | Waveguide type optical filter and semiconductor laser | |
JP6720506B2 (en) | Quantum cascade laser device | |
JP6513412B2 (en) | Semiconductor optical integrated device | |
US12027818B2 (en) | Semiconductor laser | |
JP4825150B2 (en) | Optical semiconductor integrated device and manufacturing method thereof | |
US20140056556A1 (en) | Optical semiconductor device | |
JP5034572B2 (en) | Light source device | |
JP2014135351A (en) | Semiconductor optical element, integrated type semiconductor optical element and method of manufacturing the same | |
US11777274B2 (en) | Semiconductor optical device and method for manufacturing the same | |
US11264781B2 (en) | Optical semiconductor device and manufacturing method thereof | |
JP4971235B2 (en) | Semiconductor optical integrated device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190410 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6513412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |