[go: up one dir, main page]

JP2003014963A - Semiconductor optical integrated element and its manufacturing method and module for optical communication - Google Patents

Semiconductor optical integrated element and its manufacturing method and module for optical communication

Info

Publication number
JP2003014963A
JP2003014963A JP2001194710A JP2001194710A JP2003014963A JP 2003014963 A JP2003014963 A JP 2003014963A JP 2001194710 A JP2001194710 A JP 2001194710A JP 2001194710 A JP2001194710 A JP 2001194710A JP 2003014963 A JP2003014963 A JP 2003014963A
Authority
JP
Japan
Prior art keywords
layer
waveguide
active
semiconductor
integrated device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001194710A
Other languages
Japanese (ja)
Inventor
Masaru Hatakeyama
大 畠山
Koji Kudo
耕治 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001194710A priority Critical patent/JP2003014963A/en
Publication of JP2003014963A publication Critical patent/JP2003014963A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a technology capable of manufacturing a semiconductor optical integrated element in which an active part to be driven with voltage application or current injection and passive waveguide parts such as a curved waveguide, an optical coupler, an optical filter, and a reflector are integrated monolithically on the same substrate more easily and with high yield. SOLUTION: In manufacturing an optical integrated element, an optical integrated element having a plurality of active layers which have different band gap wavelength compositions and complex passive waveguides of a waveguide array diffraction grating type optical multiplexer/demultiplexer and the like can be realized very simply and with high yield and the making of the element to be high performance can be attained by an optical integration structure and a manufacturing method which form the active layer of an active part which is driven by means of the voltage application or the current injection or the like with direct package formation by selective growth and which form cores of the passive waveguide parts such as the curved waveguide, the optical coupler with etching.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体光集積素子
及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor optical integrated device and its manufacturing method.

【0002】[0002]

【従来の技術】近年の光通信技術の急速な進展により、
光通信用半導体光素子への高機能、高集積化への要求は
ますます大きくなってきている。特に波長分割多重(W
DM)光通信においては、発振波長が異なる複数の半導
体レーザダイオード(LD)や光変調器、半導体光アン
プ(SOA)等の活性層を含む能動素子と、曲線導波
路、波長の合・分波を行う波長フィルタ、光カプラ、反
射器等の受動導波路を同一基板上にモノリシックに集積
する技術が必要とされる。そのためには電流注入や電圧
印加等により活性層として機能する能動部とカプラ等の
受動導波路部をより低損失、低反射に接続する技術が必
要となる。このような能動部−受動導波路部を光学的に
接続するための導波路構造や製造方法はこれまでに多数
提案されているが、ここでは、光集積素子の製造方法の
従来例のなかで代表的なものとして、(1)半導体エッ
チングを用いたバットジョイント構造からなる製造方
法、及び(2)選択成長技術による導波路一括形成によ
る製造方法について、図を用いて説明する。
2. Description of the Related Art Due to the rapid progress of optical communication technology in recent years,
Demands for high functionality and high integration of semiconductor optical devices for optical communication are increasing more and more. Especially wavelength division multiplexing (W
In DM) optical communication, active elements including active layers such as a plurality of semiconductor laser diodes (LDs), optical modulators, and semiconductor optical amplifiers (SOA) having different oscillation wavelengths, curved waveguides, wavelength multiplexing / demultiplexing A technique for monolithically integrating passive waveguides such as wavelength filters, optical couplers, and reflectors for performing the above is required on the same substrate. For that purpose, a technique for connecting the active portion functioning as an active layer by current injection or voltage application and the passive waveguide portion such as a coupler with lower loss and lower reflection is required. Many waveguide structures and manufacturing methods for optically connecting the active part-passive waveguide part have been proposed so far, but here, among the conventional examples of the method for manufacturing an optical integrated device, As typical examples, (1) a method of manufacturing a butt joint structure using semiconductor etching and (2) a method of collectively forming waveguides by a selective growth technique will be described with reference to the drawings.

【0003】まず、従来例1の半導体エッチングを用い
たバットジョイント構造による製造方法について図12
および図13を用いて説明する。図12および図13
は、左から順に本製造方法の各工程における能動部(す
なわちLDや光変調器、SOA等の活性層を有する領
域)と受動導波路部の平面図、能動部と受動導波路部の
境界における光進行方向の素子の断面図(c−c’断
面)、および能動部、受動導波路部それぞれにおける光
進行方向に対して垂直な面(a−a’断面、b−b’断
面)での素子の断面図を示している。
First, a manufacturing method by a butt joint structure using semiconductor etching of Conventional Example 1 will be described with reference to FIG.
And FIG. 13 will be described. 12 and 13
Is a plan view of the active portion (that is, a region having an active layer such as an LD, an optical modulator, or an SOA) and the passive waveguide portion in the respective steps of the manufacturing method in order from the left, and at the boundary between the active portion and the passive waveguide portion. A cross-sectional view of the device in the light traveling direction (cc 'cross section) and a plane (aa' cross section, bb 'cross section) perpendicular to the light traveling direction in each of the active section and the passive waveguide section. 3 shows a cross-sectional view of an element.

【0004】最初に、半導体基板301の全面に、結晶
成長により活性層114を形成する(工程a)。次に、能
動部101上にSiO2によるマスク116を形成し、
そのマスク116を用いてドライエッチング等の半導体
エッチング工程により受動導波路部102の成長層を除
去する(工程b)。次に、能動部101上に存在するSi
2マスク116を残したまま、2回目の結晶成長によ
り受動導波路部102に選択的にコア層118を成長す
る(工程c)。このとき、コア層118は最初の成長で形
成された活性層114の脇に直接接続された形となる。
この構造はバットジョイント(突き合わせ結合)構造と呼
ばれる。
First, an active layer 114 is formed on the entire surface of the semiconductor substrate 301 by crystal growth (step a). Next, a mask 116 made of SiO 2 is formed on the active portion 101,
The growth layer of the passive waveguide portion 102 is removed by a semiconductor etching process such as dry etching using the mask 116 (process b). Next, Si existing on the active portion 101
With the O 2 mask 116 left, the core layer 118 is selectively grown in the passive waveguide portion 102 by the second crystal growth (step c). At this time, the core layer 118 is directly connected to the side of the active layer 114 formed by the initial growth.
This structure is called a butt joint structure.

【0005】次に、能動部101、受動導波路部102
の導波路形状を決めるSiO2マスク121のパターニ
ングを施し、半導体エッチング工程により能動部10
1、受動導波路部102の導波路形状を形成する(工程
d)。次に、工程dで使用したSiO2マスク121を能
動部101上にのみ残すパターニングを施す(工程e)。
次に、3回目の結晶成長によって活性層114の両脇へ
電流ブロック層115を成長し、その後、能動部101
上のSiO2マスク121を除去し、4回目の結晶成長
により基板全面にp−InPクラッド層120およびp
−InGaAsコンタクト層119を成長する(工程
f)。その後、活性層114を電気的に分離するための
素子分離溝302の形成工程(工程g)、SiO2116
および電極111の形成工程(工程h)を経て光集積素子
が完成する。
Next, the active section 101 and the passive waveguide section 102.
Patterning of the SiO 2 mask 121 that determines the waveguide shape of the active portion 10 is performed by a semiconductor etching process.
1. Form the waveguide shape of the passive waveguide section 102 (step d). Next, patterning is performed to leave the SiO 2 mask 121 used in step d only on the active portion 101 (step e).
Next, the current block layer 115 is grown on both sides of the active layer 114 by the third crystal growth, and then the active portion 101 is formed.
The upper SiO 2 mask 121 is removed, and the p-InP clad layer 120 and p
-InGaAs contact layer 119 is grown (step f). After that, a step of forming an element isolation groove 302 for electrically isolating the active layer 114 (step g), SiO 2 116
Then, the optical integrated device is completed through the step of forming the electrode 111 (step h).

【0006】本製造方法では、能動部101と受動導波
路部102を別々の工程で形成するためにそれぞれの構
造を独立に最適化することが可能であり、素子設計の自
由度が高いという素子製作上のメリットがある。本製造
方法を用いた光集積素子の報告例としては、OPTICAL FI
BER COMMUNICATION CONFERENCE(OFC)’2000. TECHNICAL
DIGESTの講演番号TuL-1に記載のM.Boudaらによる波長
選択光源が挙げられる。この報告例では、能動部として
発振波長が異なる8つの分布帰還型LD(DFB−L
D)とSOA、受動導波路としては1×8の多モード干
渉型光カプラ(MMIカプラ)がモノリシックに集積され
ている。
In this manufacturing method, since the active portion 101 and the passive waveguide portion 102 are formed in separate steps, the respective structures can be independently optimized, and the degree of freedom in element design is high. There are manufacturing advantages. As an example of the report of the optical integrated device using this manufacturing method, OPTICAL FI
BER COMMUNICATION CONFERENCE (OFC) '2000. TECHNICAL
The wavelength selective light source by M. Bouda et al. Described in the lecture number TuL-1 of DIGEST can be given. In this report example, eight distributed feedback LDs (DFB-Ls) with different oscillation wavelengths are used as active parts.
D) and SOA, and a 1 × 8 multimode interference optical coupler (MMI coupler) is monolithically integrated as a passive waveguide.

【0007】また、図12および図13で説明した構造
は、受動導波路が埋め込み型(或いはチャネル型)導波
路である場合を示したが、近年より強い光導波作用によ
って光導波路を小型化することが可能なハイメサ(或い
はディープリッジ)構造の導波路が提案され、光集積素
子を小型化可能な技術として用いられている。受動導波
路部にハイメサ構造を使用した場合も、全面成長とエッ
チングにより活性層とコア層を別々に形成するという点
で基本的な工程は図12および図13と同様である。埋
め込み構造とハイメサ構造導波路からなる光集積素子の
例としては、前述のOFC’2000. TECHNICAL DIGESTにお
ける講演番号TuF-6に記載のR.Mestricらによる16チャ
ネルの波長セレクタが挙げられる。この報告例では、能
動素子としては16素子のSOA、受動導波路としては
2組のアレイ導波路型合・分波器(AWG)がモノリシ
ックに集積され、任意の波長を選択可能なチャンネルセ
レクタを構成している。
The structure described with reference to FIGS. 12 and 13 shows the case where the passive waveguide is a buried (or channel) type waveguide, but in recent years the optical waveguide has been made smaller by a stronger optical waveguide action. A waveguide having a high-mesa (or deep ridge) structure capable of achieving the above has been proposed and used as a technique capable of miniaturizing an optical integrated device. Even when a high-mesa structure is used for the passive waveguide portion, the basic process is the same as that shown in FIGS. 12 and 13 in that the active layer and the core layer are separately formed by full-surface growth and etching. As an example of the optical integrated device including the embedded structure and the high-mesa structure waveguide, there is a 16-channel wavelength selector by R. Mestric et al. Described in the above-mentioned OFC'2000. TECHNICAL DIGEST, Lecture No. TuF-6. In this report example, a 16-element SOA is used as an active element, and two sets of arrayed-waveguide multiplexer / demultiplexers (AWG) are monolithically integrated as a passive waveguide, and a channel selector capable of selecting an arbitrary wavelength is used. I am configuring.

【0008】次に、光集積素子の製造方法の第2の従来
例として、選択成長技術による導波路一括形成による製
造方法について、図14、図15を用いて説明する。選
択成長技術は、予め基板表面にパターニングされたSi
2などからなる成長阻止マスクを用い、有機金属気相
化学堆積法(MOVPE)による結晶成長を行うことに
より一度の成長工程で複数の活性層構造を形成可能な技
術として、半導体光素子の製造に広く使用されている。
ここでは特に、半導体エッチング工程無しに導波路構造
を形成する製造方法について説明する。図14は図12
および図13と同様、左から順に本製造方法の各工程に
おける能動部と受動導波路部の境界における光進行方向
の素子の断面図(c−c’断面)、および能動部、受動
導波路部それぞれにおける光進行方向に対して垂直な面
(a−a’断面、b−b’断面)での素子の断面図を示
している。
Next, as a second conventional example of a method of manufacturing an optical integrated device, a method of collectively forming waveguides by a selective growth technique will be described with reference to FIGS. The selective growth technique is based on the Si that is previously patterned on the substrate surface.
Manufacturing of a semiconductor optical device as a technique capable of forming a plurality of active layer structures in one growth step by performing crystal growth by metal organic chemical vapor deposition (MOVPE) using a growth blocking mask made of O 2 or the like. Widely used in.
Here, in particular, a manufacturing method for forming a waveguide structure without a semiconductor etching step will be described. FIG. 14 shows FIG.
13. Similarly to FIG. 13, a cross-sectional view (cc 'cross section) of the device in the light traveling direction at the boundary between the active portion and the passive waveguide portion in each step of the present manufacturing method from the left, and the active portion and the passive waveguide portion. The cross-sectional view of the element in the surface (aa 'cross section, bb' cross section) perpendicular to the light traveling direction in each is shown.

【0009】最初に、SiO2マスク121を基板上に
形成する。このとき、マスクパターンは図15の平面図
に模式的に示される形状とする。すなわち、目的とする
半導体導波路幅(Wo)程度の空隙部を隔てた一組のス
トライプマスクとし、能動部101と受動導波路部10
2でマスク幅(Wm)が異なり、受動導波路部102で
のマスク幅が能動部101のそれよりも狭い形状とす
る。このマスクパターンを用いて活性層114及びコア
層118の選択成長を行うと、受動導波路部102は活
性層114の組成よりもバンドギャップが大きく、LD
の発振波長に対して光学的に透明な導波路となり、活性
層114及びコア層118の導波路構造が半導体エッチ
ング工程無しに一括形成される(工程a)。
First, a SiO 2 mask 121 is formed on a substrate. At this time, the mask pattern has a shape schematically shown in the plan view of FIG. In other words, a set of stripe masks having a gap of about the target semiconductor waveguide width (Wo) is formed, and the active portion 101 and the passive waveguide portion 10 are formed.
2, the mask width (Wm) is different, and the mask width in the passive waveguide section 102 is narrower than that in the active section 101. When the active layer 114 and the core layer 118 are selectively grown using this mask pattern, the passive waveguide portion 102 has a larger band gap than the composition of the active layer 114, and LD
Of the active layer 114 and the core layer 118 are collectively formed without a semiconductor etching step (step a).

【0010】次に、SiO2マスク121を能動部10
1上にのみ残すパターニングを施す((工程b)。ここ
で、SiO2マスク121を能動部101上にのみ残す
手法については、 IEEE PHOTONICS TECHNOLOGY LETTERS
誌のVOL,8, NO.2,1996年,の179ページから181ページに
記載のY.Sakataらによるセルフアライメントプロセスを
用いる。次に、2回目の結晶成長によって活性層114
両脇への電流ブロック層115を成長し、その後、能動
部101上のSiO2マスク121を除去し、3回目の
結晶成長により基板全面にp−InPクラッド層120
およびp−InGaAsコンタクト層119を成長する
(工程c)。その後、活性層114を電気的に分離する
ための素子分離溝302の形成工程(工程d)、SiO
2116および電極111の形成工程(工程e)を経て
光集積素子が完成する。本製造方法では、活性層114
とコア層118を一括形成することができ、かつ、導波
路形成の際に半導体エッチング工程を必要としないた
め、高歩留まり、高均一な素子製造が可能であるという
特長を有する。また、活性層114とコア層118が連
続的に滑らかに接続されており、境界でのモード変換損
失や反射が発生しないというメリットがある。
Next, the SiO 2 mask 121 is applied to the active portion 10.
1 (pattern b) to leave only on the active layer 101. (For the method of leaving the SiO 2 mask 121 only on the active portion 101, see IEEE PHOTONICS TECHNOLOGY LETTERS.
The self-alignment process by Y. Sakata et al. Described in pages 179 to 181 of VOL, 8, NO.2, 1996, is used. Next, the active layer 114 is formed by the second crystal growth.
The current blocking layer 115 is grown on both sides, then the SiO 2 mask 121 on the active portion 101 is removed, and the p-InP cladding layer 120 is formed on the entire surface of the substrate by the third crystal growth.
Then, a p-InGaAs contact layer 119 is grown (step c). After that, a step of forming an element isolation groove 302 for electrically isolating the active layer 114 (step d), SiO
The integrated optical element is completed through the step of forming 2116 and the electrode 111 (step e). In this manufacturing method, the active layer 114
Since the core layer 118 and the core layer 118 can be collectively formed, and a semiconductor etching process is not required for forming the waveguide, it is possible to manufacture the device with high yield and high uniformity. Further, since the active layer 114 and the core layer 118 are continuously and smoothly connected, there is an advantage that mode conversion loss or reflection does not occur at the boundary.

【0011】選択成長技術を用いた光集積素子の例とし
ては、例えば、26th European Conference on Optical
Communications, (ECOC' 2000), 6.3.2, vol.2, pp.159
-161, Munich, Sep. 2000.に記載のK.Yashikiらによる
波長選択光源が挙げられる。この報告例では、能動部と
しては発振波長が異なる8つの分布帰還型LD(DFB
−LD)とSOA、電界吸収(EA)型光変調器、受動
導波路としては1×8の多モード干渉型光カプラ(MM
Iカプラ)がモノリシックに集積されている。この報告
では、選択成長技術の特長を生かし、LDのみならず、
EA変調器を含む構造を、追加の製造工程なしに集積し
ている。
An example of an optical integrated device using the selective growth technique is, for example, 26th European Conference on Optical
Communications, (ECOC '2000), 6.3.2, vol.2, pp.159
-161, Munich, Sep. 2000. The wavelength selective light source by K. Yashiki et al. In this report example, eight distributed feedback LDs (DFBs) with different oscillation wavelengths are used as the active section.
-LD) and SOA, electro-absorption (EA) type optical modulator, 1 × 8 multimode interference type optical coupler (MM) as a passive waveguide
(I coupler) is monolithically integrated. In this report, taking advantage of the characteristics of selective growth technology, not only LD,
The structure including the EA modulator is integrated without additional manufacturing steps.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上記従
来の光集積素子の製造方法はそれぞれ問題点を抱えてい
る。まず、従来例1の半導体エッチングを用いたバット
ジョイント構造による製造方法における問題点について
述べる。この製造方法では、LD等の能動部と受動導波
路部を別々の工程で形成するために、それぞれの構造を
独立に最適化可能であり、また、受動導波路部は基板の
面方位等によらず均一なコア層を製作可能である等の特
長を有する一方で、(1)1度の結晶成長につき1種類
の導波路構造しか形成できないため、機能部の増加に従
って素子製造工程が格段に複雑になり、その結果、素子
製作の歩留まり低下が発生する、(2)バットジョイン
ト構造では、活性層及び受動導波路の導波路形状をドラ
イエッチングにより形成するのが一般的であるが、エッ
チング時に半導体に導入されるダメージによる素子特性
や寿命の劣化が懸念される、(3)エッチングにより形
成された能動部−受動導波路部の接続境界からの内部反
射が大きい、(4)受動導波路部のコア層の再成長には
高度な技術が要求され、異常成長等を抑制した良好な再
成長形状を得ることが難しいことに伴い、接続境界のモ
ード変換損失や内部反射等の問題が発生しやすい、等の
問題がある。
However, each of the conventional methods for manufacturing an optical integrated device described above has problems. First, problems in the manufacturing method of the butt joint structure using semiconductor etching of Conventional Example 1 will be described. In this manufacturing method, the active portion such as the LD and the passive waveguide portion are formed in separate steps, so that the respective structures can be optimized independently, and the passive waveguide portion has the same plane orientation as the substrate. In spite of the fact that a uniform core layer can be manufactured regardless of the above, (1) only one type of waveguide structure can be formed per crystal growth, so the number of functional parts increases significantly (2) In the butt joint structure, the waveguide shape of the active layer and the passive waveguide is generally formed by dry etching. However, the etching becomes complicated. There is concern that device characteristics and life may deteriorate due to damage introduced to the semiconductor. (3) Large internal reflection from the connection boundary between the active section and the passive waveguide section formed by etching, (4) Passive conduction A high level of technology is required for the regrowth of the core layer of the road portion, and it is difficult to obtain a good regrowth shape that suppresses abnormal growth, and problems such as mode conversion loss at the connection boundary and internal reflection occur. There are problems such as easy occurrence.

【0013】次に、従来例2の選択成長技術による導波
路一括形成による製造方法における問題点について述べ
る。本製造方法は、活性層とコア層のみならずバンドギ
ャップ波長組成の異なる複数の光機能部を一括形成可能
である、活性層及び導波路形成の際に半導体エッチング
工程を必要としないため、高歩留まり、高均一な素子製
造が可能であるという特長を有する。また、活性層とコ
ア層が連続的になめらかに接続されており、境界でのモ
ード変換損失や反射が発生しないというメリットがあ
る。その一方で(1)導波路形状が基板面方位に依存す
るため、例えばアレイ導波路回折格子型合・分波器(A
WG)などの形成が困難である、(2)コア層の構造を
独立に最適化できないため、光導波作用の大きな導波路
の形成が困難である、(3)MMIカプラやスターカプ
ラ等の導波路幅の広い構造の形成が困難である、(4)
偏光無依存の導波路形成が困難である等、形成できる導
波路形状が限定される問題を有している。
Next, a problem in the manufacturing method by collective formation of the waveguides by the selective growth technique of Conventional Example 2 will be described. This manufacturing method is capable of collectively forming not only the active layer and the core layer but also a plurality of optical functional parts having different bandgap wavelength compositions, and does not require a semiconductor etching step when forming the active layer and the waveguide, and It has the feature that it is possible to manufacture devices with high yield and high uniformity. Further, since the active layer and the core layer are continuously and smoothly connected, there is an advantage that mode conversion loss or reflection does not occur at the boundary. On the other hand, (1) Since the shape of the waveguide depends on the substrate surface orientation, for example, an arrayed waveguide diffraction grating type multiplexer / demultiplexer (A
WG) is difficult to form, (2) it is difficult to independently optimize the structure of the core layer, and thus it is difficult to form a waveguide having a large optical waveguide action. (3) Conduction of an MMI coupler or star coupler It is difficult to form a structure with a wide waveguide, (4)
There is a problem that the waveguide shape that can be formed is limited, such as the difficulty of forming a polarization-independent waveguide.

【0014】本発明は、上記の課題を解決するためにな
されたものであり、能動部と受動導波路部を有する半導
体光集積素子を簡単にかつ歩留まり良く実現でき、しか
も、素子の高性能化が図れる半導体光集積素子およびそ
の製造方法を提供することを目的とする。
The present invention has been made in order to solve the above-mentioned problems, and a semiconductor optical integrated device having an active portion and a passive waveguide portion can be easily realized with a high yield, and the performance of the device can be improved. It is an object of the present invention to provide a semiconductor optical integrated device and a method for manufacturing the same.

【0015】[0015]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体光集積素子は、活性層を有する能
動部と導波層を有する受動導波路部とを備えた半導体光
集積素子であって、前記受動導波路部の導波層は第一の
半導体層上に第二の半導体層が積層された積層構造を有
し、前記第一の半導体層は前記能動部の活性層と連続し
た層として基板上に一体に形成され、前記導波層のバン
ドギャップ波長組成が前記活性層のバンドギャップ波長
組成よりも短いことを特徴とする。
In order to achieve the above object, a semiconductor optical integrated device of the present invention is a semiconductor optical integrated device having an active portion having an active layer and a passive waveguide portion having a waveguide layer. In the device, the waveguide layer of the passive waveguide portion has a laminated structure in which a second semiconductor layer is laminated on a first semiconductor layer, and the first semiconductor layer is an active layer of the active portion. And a bandgap wavelength composition of the waveguiding layer is shorter than a bandgap wavelength composition of the active layer.

【0016】この半導体光集積素子においては、能動部
の活性層と受動導波路部の導波層とが滑らかに繋がって
おり、しかも第二の半導体層の構造を最適化できるの
で、能動部−受動導波路部の接続境界での内部反射やモ
ード変換損失を低減し、導波路形成の自由度を増すこと
ができる。
In this semiconductor optical integrated device, the active layer of the active section and the waveguide layer of the passive waveguide section are smoothly connected, and the structure of the second semiconductor layer can be optimized. It is possible to reduce internal reflection and mode conversion loss at the connection boundary of the passive waveguide section and increase the degree of freedom in forming the waveguide.

【0017】本発明の他の半導体光集積素子は、活性層
を有する能動部と導波層を有する受動導波路部とを備え
た半導体光集積素子であって、前記受動導波路部の導波
層は第一の半導体層の下に第二の半導体層が形成された
積層構造を有し、前記第一の半導体層は前記能動部の活
性層と連続した層として基板上に一体に形成され、前記
導波層のバンドギャップ波長組成が前記活性層のバンド
ギャップ波長組成よりも短いことを特徴とする。
Another semiconductor optical integrated device of the present invention is a semiconductor optical integrated device including an active portion having an active layer and a passive waveguide portion having a waveguide layer, wherein the waveguide of the passive waveguide portion is provided. The layer has a laminated structure in which a second semiconductor layer is formed under the first semiconductor layer, and the first semiconductor layer is integrally formed on the substrate as a layer continuous with the active layer of the active portion. The bandgap wavelength composition of the waveguide layer is shorter than the bandgap wavelength composition of the active layer.

【0018】この半導体光集積素子においても、能動部
の活性層と受動導波路部の導波層とが滑らかに繋がって
おり、第二の半導体層の構造を最適化できるので、能動
部−受動導波路部の接続境界での内部反射やモード変換
損失を低減し、導波路形成の自由度を増すことができる
といった上記本発明の素子と同様の作用・効果を得るこ
とができる。さらに第二の半導体層が第一の半導体層の
下側に位置するため、活性層成長後の導波路上面には段
差が存在せず、滑らかである。したがって、例えばその
後の電流ブロック層成長時に、バットジョイント部の段
差を起点とした結晶の異常成長が発生することがなく、
より安定した埋め込み層形状を得やすいという特長があ
る。
Also in this semiconductor optical integrated device, the active layer of the active portion and the waveguide layer of the passive waveguide portion are smoothly connected, and the structure of the second semiconductor layer can be optimized. It is possible to obtain the same actions and effects as those of the above-mentioned element of the present invention, such as reducing internal reflection and mode conversion loss at the connection boundary of the waveguide portion and increasing the degree of freedom in forming the waveguide. Furthermore, since the second semiconductor layer is located below the first semiconductor layer, there is no step on the upper surface of the waveguide after the growth of the active layer, which is smooth. Therefore, for example, during the subsequent growth of the current blocking layer, abnormal growth of crystals starting from the step of the butt joint does not occur,
The feature is that it is easier to obtain a more stable buried layer shape.

【0019】上記本発明の2つの半導体光集積素子にお
いて、前記能動部の活性層及び前記受動導波路部の導波
層の全体が半導体クラッド層によって覆われた埋め込み
構造導波路である構成としてもよい。あるいは、前記受
動導波路部の導波層の両側方に前記導波層に対する屈折
率差が少なくとも1以上の材料が設けられ、前記受動導
波路部がハイメサあるいはリッジ構造導波路である構成
としてもよい。この場合の材料とは、例えばガラスや樹
脂などを用いたコーティング層のようなものでもよい
し、空気層であってもよい。特にこの半導体光集積素子
によれば、上記本発明の素子により得られる作用・効果
の他、受動導波路部の導波層の両側方には導波層に対す
る屈折率差が少なくとも1以上の材料を設けているの
で、強い光導波作用が得られ、光導波路の小型化を図る
ことができる。
In the above two semiconductor optical integrated devices of the present invention, the active layer of the active section and the waveguide layer of the passive waveguide section may be a buried structure waveguide covered with a semiconductor cladding layer. Good. Alternatively, a material having a refractive index difference with respect to the waveguide layer of at least 1 may be provided on both sides of the waveguide layer of the passive waveguide portion, and the passive waveguide portion may be a high-mesa or ridge structure waveguide. Good. The material in this case may be, for example, a coating layer using glass or resin, or may be an air layer. In particular, according to this semiconductor optical integrated device, in addition to the actions and effects obtained by the device of the present invention, a material having a refractive index difference of at least 1 or more on both sides of the waveguide layer of the passive waveguide portion. Since the optical waveguide is provided, a strong optical waveguide action can be obtained, and the optical waveguide can be downsized.

【0020】また、本発明の半導体光集積素子におい
て、前記能動部の活性層が量子井戸構造を有することが
望ましい。能動部の活性層が量子井戸構造を有する場
合、LDの低閾値化や光変調器の消光比の改善等、能動
部の高性能化を図ることが可能である。
Further, in the semiconductor optical integrated device of the present invention, it is desirable that the active layer of the active portion has a quantum well structure. When the active layer of the active portion has a quantum well structure, it is possible to improve the performance of the active portion by lowering the threshold value of the LD and improving the extinction ratio of the optical modulator.

【0021】本発明の半導体光集積素子の製造方法は、
活性層を有する能動部と、導波層を有する受動導波路部
とを備えた半導体光集積素子の製造方法であって、基板
上の前記能動部に対応する領域に前記活性層の幅に相当
する空隙部を有する第1の成長阻止用マスクパターンを
形成し、該第1の成長阻止用マスクパターンを用いて基
板上に半導体層を選択的に成長させることにより前記能
動部の活性層と前記受動導波路部の導波層の一部からな
る第一の半導体層とを一体に形成する工程と、前記能動
部に対応する領域を少なくとも覆う第2の成長阻止用マ
スクパターンを形成し、該第2の成長阻止用マスクパタ
ーンを用いて前記受動導波路部の第一の半導体層上に第
二の半導体層を選択的に成長させる工程と、前記能動部
および前記受動導波路部にエッチング用マスクパターン
を形成し、該エッチング用マスクパターンを用いて前記
第一の半導体層および前記第二の半導体層をエッチング
することにより前記受動導波路部に前記第一の半導体層
および前記第二の半導体層が積層されてなる導波路を形
成する工程と、前記能動部と前記受動導波路部を覆う半
導体クラッド層を形成する工程と、を少なくとも含むこ
とを特徴とする。
The method of manufacturing a semiconductor optical integrated device of the present invention comprises:
A method for manufacturing a semiconductor optical integrated device comprising an active part having an active layer and a passive waveguide part having a waveguide layer, wherein the width of the active layer corresponds to a region corresponding to the active part on a substrate. Forming a first growth-inhibiting mask pattern having a void portion, and using the first growth-inhibiting mask pattern to selectively grow a semiconductor layer on a substrate, the active layer of the active portion and the active layer are formed. A step of integrally forming a first semiconductor layer formed of a part of the waveguide layer of the passive waveguide portion, and a second growth-inhibiting mask pattern covering at least a region corresponding to the active portion, Selectively growing a second semiconductor layer on the first semiconductor layer of the passive waveguide portion using a second growth-inhibiting mask pattern, and etching the active portion and the passive waveguide portion After forming a mask pattern, A conductive layer formed by laminating the first semiconductor layer and the second semiconductor layer on the passive waveguide portion by etching the first semiconductor layer and the second semiconductor layer using a masking pattern. It is characterized by including at least a step of forming a waveguide and a step of forming a semiconductor clad layer covering the active portion and the passive waveguide portion.

【0022】上記本発明の半導体光集積素子の製造方法
は、第1の成長阻止用マスクパターンを用いた半導体層
の選択成長により能動部の活性層と受動導波路部の第一
の半導体層とを一体に形成する一方、第2の成長阻止用
マスクパターンを用いた半導体層の選択成長により受動
導波路部の第一の半導体層上に第二の半導体層を形成
し、第一および第二の半導体層のエッチングにより第一
の半導体層上に第二の半導体層が積層されてなる導波路
を形成するものである。したがって、能動部の活性層と
受動導波路部の導波路とが滑らかに繋がる構造となり、
エッチングにより形成された能動部−受動導波路部の接
続境界での内部反射やモード変換損失が大きくなる等、
従来のバットジョイント構造に起因する問題を解消する
ことができる。また、受動導波路部の導波路は第一の半
導体層上に第二の半導体層を積層し、その形状はエッチ
ングにより形成するため、第二の半導体層の構造を最適
化でき、光導波作用の大きな導波路を形成できる、導波
路幅の広い構造の形成が容易である、といった従来の選
択成長技術による導波路一括形成による製造方法では得
られない利点を得ることができる。
In the method for manufacturing a semiconductor optical integrated device of the present invention, the active layer of the active portion and the first semiconductor layer of the passive waveguide portion are formed by the selective growth of the semiconductor layer using the first growth preventing mask pattern. On the other hand, the second semiconductor layer is formed on the first semiconductor layer of the passive waveguide portion by selective growth of the semiconductor layer using the second growth preventing mask pattern. By etching the semiconductor layer, the waveguide formed by stacking the second semiconductor layer on the first semiconductor layer is formed. Therefore, the active layer of the active portion and the waveguide of the passive waveguide portion are smoothly connected,
Internal reflection and mode conversion loss at the connection boundary between the active part and the passive waveguide part formed by etching become large.
The problem caused by the conventional butt joint structure can be solved. In addition, since the waveguide of the passive waveguide part is formed by laminating the second semiconductor layer on the first semiconductor layer and etching the shape, the structure of the second semiconductor layer can be optimized, and the optical waveguide It is possible to obtain advantages that cannot be obtained by the manufacturing method by collective formation of waveguides by the conventional selective growth technique such that a large waveguide can be formed and a structure with a wide waveguide can be easily formed.

【0023】本発明の他の半導体光集積素子の製造方法
は、活性層を有する能動部と、導波層を有する受動導波
路部とを備えた半導体光集積素子の製造方法であって、
基板上の少なくとも能動部を含む領域にエッチング用マ
スクパターンを形成し、該エッチング用マスクパターン
を用いて前記基板をエッチングすることにより前記受動
導波路部の基板に凹部を形成する工程と、前記エッチン
グ用マスクパターンを用いて前記凹部内に第二の半導体
層を選択的に形成する工程と、前記基板上の前記能動部
に対応する領域に前記活性層の幅に相当する空隙部を有
する成長阻止用マスクパターンを形成し、該成長阻止用
マスクパターンを用いて半導体層を選択的に成長させる
ことにより前記能動部の活性層と前記受動導波路部の導
波層の一部からなる第一の半導体層とを一体に形成する
工程と、前記能動部および前記受動導波路部にエッチン
グ用マスクパターンを形成し、該エッチング用マスクパ
ターンを用いて前記第一の半導体層および前記第二の半
導体層をエッチングすることにより前記受動導波路部に
前記第一の半導体層および前記第二の半導体層が積層さ
れてなる導波路を形成する工程と、前記能動部と前記受
動導波路部を覆う半導体クラッド層を形成する工程と、
を少なくとも含むことを特徴とする。
Another method for manufacturing a semiconductor optical integrated device according to the present invention is a method for manufacturing a semiconductor optical integrated device including an active portion having an active layer and a passive waveguide portion having a waveguide layer.
Forming an etching mask pattern in a region including at least an active portion on the substrate, and etching the substrate using the etching mask pattern to form a recess in the substrate of the passive waveguide portion; Selectively forming a second semiconductor layer in the concave portion using a mask pattern for growth, and growth inhibition having a void portion corresponding to the width of the active layer in a region corresponding to the active portion on the substrate Forming a mask pattern for use in growth, and selectively growing a semiconductor layer using the growth-inhibiting mask pattern to form a first layer consisting of an active layer of the active section and a part of the waveguide layer of the passive waveguide section. A step of integrally forming a semiconductor layer, forming an etching mask pattern on the active portion and the passive waveguide portion, and using the etching mask pattern Forming a waveguide formed by stacking the first semiconductor layer and the second semiconductor layer on the passive waveguide portion by etching a first semiconductor layer and the second semiconductor layer; A step of forming a semiconductor clad layer covering the active portion and the passive waveguide portion,
Is included at least.

【0024】この半導体光集積素子の製造方法において
も、上記本発明の製造方法により得られるのと同様の作
用・効果を得ることができる。また特にこの製造方法の
場合、上記製造方法の場合と異なり、第二の半導体層が
第一の半導体層の下側に位置するため、活性層成長後の
導波路の上面には段差が存在せず、滑らかになる。した
がって、その後の電流ブロック層成長時にバットジョイ
ント部の段差を起点とした結晶の異常成長が発生せず、
上記の製造方法と比較して、より安定した埋め込み層形
状を得やすいという特長を有する。
Also in this method for manufacturing a semiconductor optical integrated device, the same actions and effects as those obtained by the above-described manufacturing method of the present invention can be obtained. Also, in particular, in the case of this manufacturing method, unlike the case of the above manufacturing method, since the second semiconductor layer is located below the first semiconductor layer, there is no step on the upper surface of the waveguide after the growth of the active layer. No, it becomes smooth. Therefore, during the subsequent growth of the current block layer, abnormal growth of crystals starting from the step of the butt joint does not occur,
Compared with the above manufacturing method, it has a feature that it is easy to obtain a more stable buried layer shape.

【0025】上記2つの製造方法において、前記エッチ
ングにより前記受動導波路部の導波路を形成する工程が
前記半導体クラッド層の形成工程よりも前に位置するこ
とにより、前記受動導波路部に埋め込み構造導波路が形
成される構成としてもよい。あるいは、前記エッチング
により前記受動導波路部の導波路を形成する工程が前記
半導体クラッド層の形成工程よりも後に位置することに
より、前記受動導波路部にハイメサあるいはリッジ構造
導波路が形成される構成としてもよい。特に後者の場
合、強い光導波作用が得られ、光導波路の小型化を図る
ことができる。
In the above two manufacturing methods, the step of forming the waveguide of the passive waveguide portion by the etching is positioned before the step of forming the semiconductor clad layer, so that the passive waveguide portion has a buried structure. A waveguide may be formed. Alternatively, the step of forming the waveguide of the passive waveguide portion by the etching is located after the step of forming the semiconductor clad layer, so that a high-mesa or ridge structure waveguide is formed in the passive waveguide portion. May be Particularly in the latter case, a strong optical waveguide action is obtained, and the optical waveguide can be downsized.

【0026】上記本発明の製造方法において、前記活性
層の幅に相当する空隙部を有する第1または第2の成長
阻止用マスクパターンにおける前記空隙部の幅を3μm
以下とすることが望ましい。その理由は、導波光に対す
る伝搬モードが単一である半導体光導波路構造を半導体
エッチング工程なしに形成可能であるからである。
In the above-described manufacturing method of the present invention, the width of the void portion in the first or second growth inhibiting mask pattern having the void portion corresponding to the width of the active layer is 3 μm.
The following is desirable. The reason is that a semiconductor optical waveguide structure having a single propagation mode for guided light can be formed without a semiconductor etching process.

【0027】本発明の光通信用モジュールは、上記本発
明の半導体光集積素子と、該半導体光集積素子からの出
力光を外部に導波するための導波手段と、該導波手段に
前記半導体光集積素子からの出力光を集光するための集
光手段と、前記半導体光集積素子を駆動するための駆動
手段とを有することを特徴とする。
The optical communication module of the present invention comprises the semiconductor optical integrated device of the present invention, a waveguide means for externally guiding the output light from the semiconductor optical integrated device, and the waveguide means. The semiconductor optical integrated device is characterized by having a condensing unit for condensing the output light from the semiconductor optical integrated device and a driving unit for driving the semiconductor optical integrated device.

【0028】また本発明の他の光通信用モジュールは、
上記本発明の半導体光集積素子と、該半導体光集積素子
に入力光を導波させるための導波手段と、該導波手段か
ら前記半導体光集積素子へ入力光を集光するための集光
手段と、前記半導体光集積素子からの出力光を外部に導
波するための導波手段と、該導波手段に前記半導体光集
積素子からの出力光を集光するための集光手段と、前記
半導体光集積素子を駆動するための駆動手段とを有する
ことを特徴とする。
Further, another optical communication module of the present invention is
The above-described semiconductor optical integrated device of the present invention, a waveguide means for guiding the input light to the semiconductor optical integrated device, and a light converging device for collecting the input light from the waveguide device to the semiconductor optical integrated device. Means, waveguide means for guiding the output light from the semiconductor optical integrated device to the outside, and condensing means for collecting the output light from the semiconductor optical integrated device on the waveguide means, Drive means for driving the semiconductor optical integrated device.

【0029】[0029]

【発明の実施の形態】[第1の実施の形態]以下、本発
明の第1の実施の形態を図1、図2、図4〜図6を参照
して説明する。図1および図2は本実施の形態の半導体
光集積素子の構成を示す図であって、図1(a)は平面
図、図1(b)は能動部と受動導波路部の境界での光進
行方向の素子の断面図、図2(c)は本半導体光集積素
子の活性層及び共通ガイド層の形成時に使用する選択成
長用SiO2マスクの平面図である。図4および図5
は、左から順に本実施の形態の半導体光集積素子の各製
造工程における能動部と受動導波路部の平面図、能動部
と受動導波路部の境界における光進行方向の素子の断面
図(c−c’断面)、および能動部、受動導波路部それ
ぞれにおける光進行方向に対して垂直な面(a−a’断
面、b−b’断面)での素子の断面図を示している。な
お、本発明の最大の特徴点は能動部と受動導波路部の接
合構造にあって、種々の半導体光集積素子に適用が可能
である。本実施の形態では8チャンネルの波長選択光源
への適用例を示すが、これはほんの一例に過ぎない。
BEST MODE FOR CARRYING OUT THE INVENTION [First Embodiment] A first embodiment of the present invention will be described below with reference to FIGS. 1, 2, and 4 to 6. 1 and 2 are views showing the configuration of the semiconductor optical integrated device according to the present embodiment. FIG. 1A is a plan view, and FIG. 1B is a view showing a boundary between an active portion and a passive waveguide portion. FIG. 2C is a cross-sectional view of the device in the light traveling direction, and FIG. 2C is a plan view of a selective growth SiO 2 mask used when forming the active layer and the common guide layer of the present semiconductor optical integrated device. 4 and 5
Are plan views of the active part and the passive waveguide part in each manufacturing process of the semiconductor optical integrated device of this embodiment in order from the left, and a cross-sectional view of the device in the light traveling direction at the boundary between the active part and the passive waveguide part (c). FIG. 4C is a cross-sectional view of the device on a plane (aa 'cross section, bb' cross section) perpendicular to the light traveling direction in each of the active section and the passive waveguide section. The greatest feature of the present invention is the junction structure of the active section and the passive waveguide section, which can be applied to various semiconductor optical integrated devices. In this embodiment, an example of application to a wavelength selective light source of 8 channels is shown, but this is only an example.

【0030】本実施の形態の半導体光集積素子は、図1
(a)に示すように、能動部101としては発振波長が
異なる8つの分布帰還型LD(DFB−LD105)と
広帯域SOA107、受動導波路部102としては1×
8の多モード干渉型光カプラ(MMIカプラ106)及
び曲がり導波路がモノリシックに集積された素子構成を
有している。8chのDFB−LD105は同一温度に
おける発振波長が隣接のチャンネル間で異なっており、
DFB−LD105の各々はチップ温度を変化させるこ
とで発振波長をチューニングすることができる。選択さ
れたチャンネルのDFB−LD105から出た光は、M
MI106カプラを導波した後、広帯域SOA107に
入射して増幅され、チップ外に出力される。
The semiconductor optical integrated device of the present embodiment is shown in FIG.
As shown in (a), the active section 101 includes eight distributed feedback LDs (DFB-LD105) having different oscillation wavelengths, the wide band SOA 107, and the passive waveguide section 102 includes 1 ×.
The multi-mode interference optical coupler 8 (MMI coupler 106) and the curved waveguide are monolithically integrated. The 8ch DFB-LD 105 has different oscillation wavelengths between adjacent channels at the same temperature.
Each of the DFB-LDs 105 can tune the oscillation wavelength by changing the chip temperature. The light emitted from the DFB-LD 105 of the selected channel is M
After being guided through the MI 106 coupler, it enters the wide band SOA 107, is amplified, and is output to the outside of the chip.

【0031】光進行方向の断面構造は、図1(b)に示
すように、InP基板113上のDFB−LD部104
に回折格子112が形成されており、活性層114及び
共通ガイド層117(第一の半導体層)が連続した半導
体層として一体に形成されている。また、受動導波路部
102にのみ共通ガイド層117上にコア層118(第
二の半導体層)が形成されている。電流ブロック層11
5はDFB−LD部104及びSOA部103では活性
層の両脇にのみ形成され、活性層直上には形成されな
い。また、受動導波路部102においてはコア層118
及び共通ガイド層117からなる導波路構造の直上にも
形成され、受動導波路部に電流が流れることを防止して
いる。基板全面にp−InPクラッド層120およびp
−InGaAsコンタクト層119が形成されている。
その上に電極111とのコンタクト窓を有するSiO2
膜116が形成され、電極111が形成されている。な
お、ここで「共通ガイド層117」および「コア層11
8」は請求項1および6に記載の「第一の半導体層」お
よび「第二の半導体層」にそれぞれ対応している。
As shown in FIG. 1B, the cross-sectional structure in the light traveling direction has a DFB-LD portion 104 on the InP substrate 113.
The diffraction grating 112 is formed on the substrate 1. The active layer 114 and the common guide layer 117 (first semiconductor layer) are integrally formed as a continuous semiconductor layer. Further, the core layer 118 (second semiconductor layer) is formed on the common guide layer 117 only in the passive waveguide section 102. Current blocking layer 11
In the DFB-LD part 104 and the SOA part 103, 5 is formed only on both sides of the active layer and is not formed directly on the active layer. Further, in the passive waveguide section 102, the core layer 118
It is also formed immediately above the waveguide structure composed of the common guide layer 117 and prevents current from flowing in the passive waveguide portion. The p-InP clad layer 120 and p are formed on the entire surface of the substrate.
-InGaAs contact layer 119 is formed.
SiO 2 having a contact window with the electrode 111 thereon
The film 116 is formed and the electrode 111 is formed. Note that, here, the “common guide layer 117” and the “core layer 11”
“8” corresponds to the “first semiconductor layer” and the “second semiconductor layer” described in claims 1 and 6, respectively.

【0032】能動部と受動導波路部の接合部近傍の断面
構造を改めて説明すると、図4(a)〜図5(g)に示
すように、能動部101と受動導波路部102とがあ
り、半導体基板301上に能動部101と受動導波路部
102とにわたって一体に形成された活性層114と共
通ガイド層117とを有している。受動導波路部102
においては、共通ガイド層117上にコア層118が積
層され、コア層118上に異なる半導体材料からなる2
層構造の電流ブロック層115が形成されている。能動
部101においては、活性層114の側方に上記と同じ
電流ブロック層115が形成されている。そして、能動
部101と受動導波路部102とにわたってクラッド層
120が形成されている。したがって、受動導波路部1
02においては電流ブロック層115上にクラッド層1
20が積層された状態となり、能動部101においては
活性層114の側方では電流ブロック層115上にクラ
ッド層120が積層され、活性層114の上方では活性
層114の上面にクラッド層120が接触した状態とな
っている。
Explaining again the cross-sectional structure in the vicinity of the junction between the active portion and the passive waveguide portion, there are an active portion 101 and a passive waveguide portion 102 as shown in FIGS. 4 (a) to 5 (g). An active layer 114 and a common guide layer 117 are integrally formed on the semiconductor substrate 301 over the active portion 101 and the passive waveguide portion 102. Passive waveguide section 102
In the above, the core layer 118 is laminated on the common guide layer 117, and the core layer 118 is made of different semiconductor materials.
A current blocking layer 115 having a layered structure is formed. In the active portion 101, the same current blocking layer 115 as described above is formed on the side of the active layer 114. The clad layer 120 is formed over the active portion 101 and the passive waveguide portion 102. Therefore, the passive waveguide unit 1
02, the cladding layer 1 is formed on the current blocking layer 115.
In the active portion 101, the clad layer 120 is laminated on the current blocking layer 115 at the side of the active layer 114, and the clad layer 120 is in contact with the upper surface of the active layer 114 above the active layer 114 in the active portion 101. It is in the state of doing.

【0033】クラッド層120上にコンタクト層119
が形成され、コンタクト層119上に素子を囲むように
素子分離用のSiO2膜116が形成されている。すな
わち、SiO2膜116は、受動導波路部102ではコ
ンタクト層119上からコア層118と共通ガイド層1
17の側方で半導体基板301に達する位置まで形成さ
れている。能動部101のSiO2膜116は受動導波
路部102とほぼ類似した形状であるが、活性層114
の上方にあたる位置に電極取り出し用の開口部が設けら
れ、その位置に対応して電極111が設けられている。
The contact layer 119 is formed on the clad layer 120.
And a SiO 2 film 116 for element isolation is formed on the contact layer 119 so as to surround the element. That is, in the passive waveguide portion 102, the SiO 2 film 116 is formed on the contact layer 119 from the core layer 118 to the common guide layer 1.
It is formed to the position reaching the semiconductor substrate 301 on the side of 17. The SiO 2 film 116 of the active portion 101 has a shape substantially similar to that of the passive waveguide portion 102, but the active layer 114
An opening for taking out an electrode is provided at a position above the electrode, and an electrode 111 is provided corresponding to the position.

【0034】上記構成の半導体光集積素子の製造方法に
ついて、図4および図5を用いて説明する。最初に、半
導体基板上に活性層114及び共通ガイド層117を選
択成長するためのマスクパターン(第1の成長阻止用マ
スクパターン)を形成する。ここで、マスクパターンと
しては図6に示すような形状を使用する、即ち、能動部
101は従来例2で示した方法と同様、導波路幅Wo相
当を隔てた一組のマスクを使用する一方、受動導波路部
102にはマスクを形成しない。なお、能動部101と
受動導波路部102との境界における反射を低減するた
め、図6において受動導波路部102との境界側のマス
ク形状を斜めにしてある。このマスクを用いて活性層1
14及び共通ガイド層117の成長を行う(工程a)。
次に、能動部101にSiO2マスク(第2の成長阻止
用マスクパターン)を施したうえで、2回目の結晶成長
により受動導波路部102にのみコア層118を成長す
る(工程b)。次に、SiO2により、受動導波路部1
02の導波路形状を決めるマスクパターン(エッチング
用マスクパターン)を施したうえで、ドライエッチング
により受動導波路を形成する(工程c)。形成された導
波路は1回目の結晶成長で形成された共通ガイド層11
7と2回目の成長で形成されたコア層118が積層方向
に重なった構造を有する。
A method of manufacturing the semiconductor optical integrated device having the above structure will be described with reference to FIGS. First, a mask pattern (first growth inhibiting mask pattern) for selectively growing the active layer 114 and the common guide layer 117 is formed on the semiconductor substrate. Here, as the mask pattern, the shape shown in FIG. 6 is used, that is, the active portion 101 uses a set of masks separated by the waveguide width Wo as in the method shown in the second conventional example. No mask is formed on the passive waveguide portion 102. In order to reduce reflection at the boundary between the active section 101 and the passive waveguide section 102, the mask shape on the boundary side with the passive waveguide section 102 is slanted in FIG. Active layer 1 using this mask
14 and the common guide layer 117 are grown (step a).
Next, after the SiO 2 mask (second growth inhibiting mask pattern) is applied to the active portion 101, the core layer 118 is grown only on the passive waveguide portion 102 by the second crystal growth (step b). Next, by using SiO 2 , the passive waveguide section 1
After a mask pattern (etching mask pattern) for determining the waveguide shape 02 is formed, a passive waveguide is formed by dry etching (step c). The formed waveguide is the common guide layer 11 formed by the first crystal growth.
The core layer 118 formed by the seventh and second growths has a structure in which they are stacked in the stacking direction.

【0035】その後、従来例で述べた製造方法と同様の
埋め込み成長工程及び電極111形成工程を施す。即
ち、工程cで使用したSiO2マスク121を能動部1
01上にのみ残すパターニングを施す(工程d)。次
に、3回目の結晶成長によって活性層114の両脇へ電
流ブロック層115を成長し、その後、能動部101上
のSiO2マスク121を除去し、4回目の結晶成長に
より基板全面にP−InPクラッド層120およびp−
InGaAsコンタクト層119を成長する(工程
e)。その後、活性層114を電気的に分離するための
素子分離溝302の形成工程(工程f)、及び素子分離
用SiO2膜116の形成、電極111の形成工程(工
程g)を経て素子製作を完了する。なお、本素子は回折
格子の描画以外の全露光工程にステッパを用い、高精細
なパターニングを行い製作する。
After that, a buried growth step and an electrode 111 forming step similar to the manufacturing method described in the conventional example are performed. That is, the SiO 2 mask 121 used in step c is used as the active portion 1.
Patterning to be left only on 01 is performed (step d). Next, the current block layer 115 is grown on both sides of the active layer 114 by the third crystal growth, then the SiO 2 mask 121 on the active portion 101 is removed, and P− is formed on the entire surface of the substrate by the fourth crystal growth. InP clad layer 120 and p-
InGaAs contact layer 119 is grown (step e). After that, a device is manufactured through a process of forming a device isolation groove 302 for electrically isolating the active layer 114 (process f), a process of forming a device isolation SiO 2 film 116, and a process of forming an electrode 111 (process g). Complete. This device is manufactured by using a stepper in all the exposure steps except the drawing of the diffraction grating and performing high-definition patterning.

【0036】本実施の形態の製造方法においては、従来
例で述べた製造方法と比較して次の特長を有する。ま
ず、活性層114を選択成長によって形成するため、従
来例2の製造方法と同様、構造の異なる複数の機能部を
一括形成可能である。また、活性層114はエッチング
を行うことなく結晶成長により直接形成されるため、ド
ライエッチングダメージによる素子劣化等の心配がな
い。一方、受動導波路部102はドライエッチングによ
り形成されるため、従来例1と同様、光導波の強い導波
路構造や、AWG等の複雑な光回路の形成も可能であ
る。その一方で能動部101と受動導波路部102が共
通ガイド層117を介して滑らかに接続されており、さ
らに半導体エッチングによる接続境界を持たないため、
本質的に低損失、低反射な接続が可能であり、従来例1
のバッドジョイント結合構造の問題点を解消している。
即ち、本製造方法は従来例1と2の両製造方法の長所を
併せ持つ製造方法となっている。
The manufacturing method of the present embodiment has the following features as compared with the manufacturing method described in the conventional example. First, since the active layer 114 is formed by selective growth, it is possible to collectively form a plurality of functional portions having different structures as in the manufacturing method of the second conventional example. Further, since the active layer 114 is directly formed by crystal growth without etching, there is no fear of element deterioration due to dry etching damage. On the other hand, since the passive waveguide section 102 is formed by dry etching, it is possible to form a waveguide structure having a strong optical waveguide and a complicated optical circuit such as an AWG, as in the first conventional example. On the other hand, since the active portion 101 and the passive waveguide portion 102 are smoothly connected via the common guide layer 117, and there is no connection boundary due to semiconductor etching,
Inherently low loss and low reflection connection is possible, and conventional example 1
The problem of the bad joint connection structure of is solved.
That is, the present manufacturing method is a manufacturing method having the advantages of both the conventional manufacturing methods 1 and 2.

【0037】[第2の実施の形態]以下、本発明の第2
の実施の形態について図7および図8を用いて説明す
る。本実施の形態の半導体光集積素子の基本構造は第1
の実施の形態と類似しているが、受動導波路部がハイメ
サ構造の導波路を有している点で異なっている。また、
製造方法に関しては、能動部の活性層を選択成長で形成
し、受動導波路部の導波路をエッチングで形成する点で
共通している。
[Second Embodiment] The second embodiment of the present invention will be described below.
The embodiment will be described with reference to FIGS. 7 and 8. The basic structure of the semiconductor optical integrated device of the present embodiment is the first
The embodiment is similar to that of the above embodiment, except that the passive waveguide portion has a high-mesa structure waveguide. Also,
The manufacturing method is common in that the active layer of the active portion is formed by selective growth and the waveguide of the passive waveguide portion is formed by etching.

【0038】図7(a)〜図8(f)は、本実施の形態
の半導体光集積素子の能動部と受動導波路部の接合部の
断面構造を示す図である。基本的には図4、図5に示す
第1の実施の形態と同様であるため、図7、図8におい
て図4、図5と共通の構成要素には同一の符号を付し、
詳細な説明は省略する。本実施の形態が第1の実施の形
態と異なる点は、受動導波路部102が、半導体基板3
01、共通ガイド層117、コア層118、電流ブロッ
ク層115、クラッド層120、コンタクト層119が
下から順に同じ幅で積層されており、その外面が素子分
離用SiO2膜116で覆われ、周囲が空気層(共通ガ
イド層117、コア層118、電流ブロック層115、
クラッド層120に対する屈折率差が1以上の材料に相
当する)となった、いわゆるハイメサ構造の導波路とな
っている点である。
FIGS. 7 (a) to 8 (f) are views showing the sectional structure of the junction between the active section and the passive waveguide section of the semiconductor optical integrated device of this embodiment. Since it is basically the same as the first embodiment shown in FIGS. 4 and 5, the same components as those in FIGS. 4 and 5 are denoted by the same reference numerals in FIGS.
Detailed description is omitted. The present embodiment is different from the first embodiment in that the passive waveguide section 102 is a semiconductor substrate 3
01, the common guide layer 117, the core layer 118, the current blocking layer 115, the clad layer 120, and the contact layer 119 are laminated in order from the bottom with the same width, and the outer surface thereof is covered with the element isolation SiO 2 film 116, and the surroundings. Is an air layer (common guide layer 117, core layer 118, current blocking layer 115,
This is a waveguide having a so-called high-mesa structure in which the refractive index difference with respect to the cladding layer 120 is one or more).

【0039】上記構成の半導体光集積素子の製造方法に
おいて、活性層及びコア層の成長工程、埋め込み成長及
び電極形成工程などは前述した第1の実施の形態の製造
方法と同一である。ただし、受動導波路部102がより
光導波作用の大きなハイメサ構造である点が異なる。最
初に、半導体基板上に前述の製造方法と同様、図6に示
すようなマスクパターンを施し、活性層114及び共通
ガイド層117の成長を行う(工程a)。次に、能動部
101にSiO2マスク121を施した上で、2回目の
結晶成長により受動導波路部102にのみコア層118
を成長する(工程b)。第1の実施の形態ではこの段階
で受動導波路の導波路形状を形成するためのパターニン
グを行ったが、本実施の形態では、受動導波路の導波路
形状の形成はここでは行わず、電流ブロック層115の
形成のためのSiO2マスク121のパターニングを施
す(工程c)。
In the method of manufacturing the semiconductor optical integrated device having the above structure, the steps of growing the active layer and the core layer, the step of burying growth, and the step of forming electrodes are the same as those in the first embodiment. However, the difference is that the passive waveguide section 102 has a high-mesa structure with a larger optical waveguide action. First, a mask pattern as shown in FIG. 6 is applied on the semiconductor substrate similarly to the above-described manufacturing method to grow the active layer 114 and the common guide layer 117 (step a). Next, after the SiO 2 mask 121 is applied to the active portion 101, the core layer 118 is formed only on the passive waveguide portion 102 by the second crystal growth.
Are grown (step b). In the first embodiment, the patterning for forming the waveguide shape of the passive waveguide is performed at this stage, but in the present embodiment, the formation of the waveguide shape of the passive waveguide is not performed here, and the current The SiO 2 mask 121 for forming the block layer 115 is patterned (step c).

【0040】次に、3回目の結晶成長によって能動部1
01の活性層114の両脇に電流ブロック層115を成
長し、その後、能動部101上のSiO2マスク121
を除去し、4回目の結晶成長により基板全面にp−In
Pクラッド層120およびp−InGaAsコンタクト
層119を成長する(工程e)。ここで、能動部101
の素子分離工程のための半導体エッチングを行うが、こ
のとき、受動導波路部102の導波路パターンを同時に
ドライエッチングにより形成する。これにより、光導波
作用の大きなハイメサ導波路が形成される。最後に、従
来の電極形成工程(工程f)を経て素子製作が完了す
る。
Next, the active portion 1 is formed by the third crystal growth.
01, the current blocking layer 115 is grown on both sides of the active layer 114, and then the SiO 2 mask 121 on the active portion 101 is grown.
Are removed, and p-In is formed on the entire surface of the substrate by the fourth crystal growth.
A P clad layer 120 and a p-InGaAs contact layer 119 are grown (step e). Here, the active unit 101
Semiconductor etching for the element isolation step is performed, but at this time, the waveguide pattern of the passive waveguide section 102 is simultaneously formed by dry etching. As a result, a high-mesa waveguide having a large optical waveguide effect is formed. Finally, the device fabrication is completed through the conventional electrode forming step (step f).

【0041】本実施の形態によれば、エッチングを行う
ことなく活性層114を選択成長によって形成するた
め、構造の異なる複数の機能部を一括形成可能である、
ドライエッチングダメージによる素子劣化等の心配がな
い、受動導波路部102はドライエッチングで形成する
ため、光導波の強い導波路構造や、AWG等の複雑な光
回路の形成も可能である、能動部101と受動導波路部
が共通ガイド層117を介してなめらかに接続されてい
るため、低損失、低反射な接続が可能である、といった
第1の実施の形態と同様の効果を得ることができる。
According to the present embodiment, since the active layer 114 is formed by selective growth without etching, it is possible to collectively form a plurality of functional parts having different structures.
Since the passive waveguide portion 102 is formed by dry etching without fear of element deterioration due to dry etching damage, it is possible to form a waveguide structure having a strong optical waveguide or a complicated optical circuit such as AWG. Since 101 and the passive waveguide section are smoothly connected via the common guide layer 117, it is possible to obtain the same effect as that of the first embodiment, such as low loss and low reflection connection. .

【0042】さらに、本実施の形態の製造方法によれ
ば、ハイメサ導波路が強い光導波作用を有しているため
に光導波路部の小型化が可能となり、AWG等を集積し
た複雑な光集積素子の小型化を図ることができる。
Furthermore, according to the manufacturing method of the present embodiment, since the high mesa waveguide has a strong optical waveguide action, the optical waveguide portion can be miniaturized, and a complicated optical integrated circuit in which an AWG or the like is integrated. The size of the element can be reduced.

【0043】なお、本実施の形態においては、工程eの
ドライエッチング時に、エッチング深さを制御してコア
層118の直前でエッチングを停止することにより、受
動導波路構造をリッジ導波路とすることも可能である。
In the present embodiment, during the dry etching in step e, the passive waveguide structure is made into a ridge waveguide by controlling the etching depth and stopping the etching just before the core layer 118. Is also possible.

【0044】[第3の実施の形態]以下、本発明の第3
の実施の形態について図9および図10を用いて説明す
る。本実施の形態の半導体光集積素子の基本構造は第1
の実施の形態と類似しているが、受動導波路部のコア層
が基板中に埋め込まれている点で異なっている。
[Third Embodiment] The third embodiment of the present invention will be described below.
The embodiment will be described with reference to FIGS. 9 and 10. The basic structure of the semiconductor optical integrated device of the present embodiment is the first
The embodiment is similar to that of the above embodiment, except that the core layer of the passive waveguide portion is embedded in the substrate.

【0045】図9(a)〜図10(g)は、本実施の形
態の半導体光集積素子の断面構造を示す図である。基本
的には図4、図5に示す第1の実施の形態と同様である
ため、図9、図10において図4、図5と共通の構成要
素には同一の符号を付し、詳細な説明は省略する。本実
施の形態が第1の実施の形態と異なる点は、受動導波路
部102において、コア層118(第二の半導体層)が
半導体基板301に形成された凹部の内部に埋め込ま
れ、その上に能動部101の活性層114と一体形成さ
れた共通ガイド層117(第一の半導体層)が設けら
れ、共通ガイド層117上に電流ブロック層115が形
成されている点である。その他、能動部101の構造、
コンタクト層119や電極111の構成は第1の実施の
形態と同様である。
FIGS. 9A to 10G are views showing the cross-sectional structure of the semiconductor optical integrated device of this embodiment. Since it is basically the same as that of the first embodiment shown in FIGS. 4 and 5, in FIGS. 9 and 10, the same components as those in FIGS. The description is omitted. This embodiment is different from the first embodiment in that in the passive waveguide portion 102, the core layer 118 (second semiconductor layer) is embedded in the recess formed in the semiconductor substrate 301, and Is provided with a common guide layer 117 (first semiconductor layer) integrally formed with the active layer 114 of the active portion 101, and the current block layer 115 is formed on the common guide layer 117. In addition, the structure of the active part 101,
The configurations of the contact layer 119 and the electrode 111 are similar to those of the first embodiment.

【0046】上記構成の半導体光集積素子の製造方法に
ついて図9、図10を用いて説明する。本製造方法は、
図4、図5を用いて説明した第1の実施の形態の製造方
法と同様、埋め込み導波路構造との光集積の例である
が、先に受動導波路部のコア層118を形成する点が異
なる。最初に、能動部101にSiO2マスク121を
施し、受動導波路部102に塩酸系エッチャント等によ
り段差(凹部301a)を形成する(工程a)。次に、
1回目の結晶成長により、受動導波路部にコア層118
を形成する(工程b)。このとき、成長後の基板表面が
平坦になるように層構造を設計しておく。次に、第1、
第2の実施の形態と同様、図6に示したようなマスクパ
ターニングを施し、2回目の結晶成長により活性層11
4及び共通ガイド層117の成長を行う(工程c)。
A method of manufacturing the semiconductor optical integrated device having the above structure will be described with reference to FIGS. This manufacturing method is
Similar to the manufacturing method of the first embodiment described with reference to FIGS. 4 and 5, this is an example of optical integration with a buried waveguide structure, but the core layer 118 of the passive waveguide portion is formed first. Is different. First, the SiO 2 mask 121 is applied to the active portion 101, and a step (concave portion 301a) is formed in the passive waveguide portion 102 with a hydrochloric acid-based etchant or the like (step a). next,
By the first crystal growth, the core layer 118 is formed on the passive waveguide portion.
Are formed (step b). At this time, the layer structure is designed so that the surface of the substrate after growth becomes flat. Next, the first,
Similar to the second embodiment, the mask patterning as shown in FIG. 6 is performed, and the active layer 11 is formed by the second crystal growth.
4 and the common guide layer 117 are grown (step c).

【0047】次に、SiO2により受動導波路部102
の導波路形状を決めるマスクパターニングを施したうえ
で、ドライエッチングにより受動導波路を形成する。形
成された導波路は1回目の結晶成長で形成されたコア層
118と2回目の成長で形成された共通ガイド層117
が積層方向に重なった構造を有する。その後の素子製造
工程は第1の実施の形態の製造方法と全く同一であるた
め、ここでの記述は省略する。なお、ここで「共通ガイ
ド層117」および「コア層118」は請求項2および
7に記載の「第一の半導体層」および「第二の半導体
層」にそれぞれ対応している。
Next, the passive waveguide section 102 is made of SiO 2.
After the mask patterning for determining the waveguide shape is performed, the passive waveguide is formed by dry etching. The formed waveguide is composed of the core layer 118 formed by the first crystal growth and the common guide layer 117 formed by the second growth.
Have a structure of overlapping in the stacking direction. Since the subsequent element manufacturing process is exactly the same as the manufacturing method of the first embodiment, description thereof is omitted here. Here, the "common guide layer 117" and the "core layer 118" correspond to the "first semiconductor layer" and the "second semiconductor layer" described in claims 2 and 7, respectively.

【0048】本実施の形態においても、能動部において
構造の異なる複数の機能部を一括形成可能である、ドラ
イエッチングダメージによる素子劣化等の心配がない、
受動導波路部においては光導波の強い導波路構造やAW
G等の複雑な光回路の形成が可能である、能動部101
と受動導波路部102が滑らかに接続されたことで低損
失、低反射な接続が可能である、といった第1、第2の
実施の形態と同様の効果を得ることができる。
Also in this embodiment, it is possible to collectively form a plurality of functional parts having different structures in the active part, and there is no fear of element deterioration due to dry etching damage.
In the passive waveguide section, a waveguide structure with strong optical waveguide or an AW
Active part 101 capable of forming a complicated optical circuit such as G
Since the passive waveguide section 102 is smoothly connected, a connection with low loss and low reflection can be obtained, which is the same effect as in the first and second embodiments.

【0049】また、本製造方法では、コア層118が共
通ガイド層117の下側に位置するため、工程cの活性
層成長後の導波路上面には段差が存在せず、滑らかであ
る。したがって、その後の電流ブロック層成長時にバッ
トジョイント部の段差を起点とした結晶の異常成長が発
生せず、第1の実施の形態の製造方法と比較して、より
安定した埋め込み層形状を得やすいという特長を有す
る。なお、本実施の形態の製造方法の場合も第2の実施
の形態の製造方法のように、受動導波路の導波路形状形
成を最後に行うことで、ハイメサ構造導波路との集積構
造にすることも可能である。
Further, in this manufacturing method, since the core layer 118 is located below the common guide layer 117, there is no step on the upper surface of the waveguide after the growth of the active layer in step c, and the surface is smooth. Therefore, during the subsequent growth of the current blocking layer, abnormal growth of crystals starting from the step of the butt joint does not occur, and it is easier to obtain a more stable buried layer shape as compared with the manufacturing method of the first embodiment. It has the feature. In the case of the manufacturing method of the present embodiment as well, as in the manufacturing method of the second embodiment, the waveguide shape of the passive waveguide is formed last to form an integrated structure with the high-mesa structure waveguide. It is also possible.

【0050】[第4の実施の形態]以下、本発明の第4
の実施の形態について図11を用いて説明する。本実施
の形態は、光通信用モジュールの一構成例である。本発
明の第4の実施の形態である光通信用送信モジュール4
00(光通信用モジュール)を図7に示す。第1の実施
の形態の波長選択光源におけるSOA側の出射端に光フ
ァイバ401(導波手段)をレンズ402(集光手段)
を介して光結合させ、もう一方のDFB−LDアレイ側
の出射端にはレンズ403(集光手段)、ファブリペロ
・エタロン404及びデュアルPD405からなる波長
モニタ機能を配置し、さらにモジュール内に駆動回路4
06(駆動手段)を内蔵した光通信用送信モジュール4
00を示している。本モジュールでは、駆動しているD
FB−LDのDFB−LD側からの出射光を前述の波長
モニタによりモニタし、目標波長と実際の発振波長との
差異を検出し、ペルチェ素子407の温度設定にフィー
ドバックすることで波長選択光源素子(半導体光集積素
子408)のチップ温度を変化させ、DFB−LDから
の発振波長を極めて高精度に制御することが可能であ
る。これにより、WDM光通信システムの波長グリッド
に対応した任意の波長の光を出力可能である。本実施の
形態では、光源として第1の実施例による波長選択光源
を使用することで、スペクトル線幅が狭く、波長制御性
にすぐれたWDM用光送信モジュールを実現している。
[Fourth Embodiment] The fourth embodiment of the present invention will be described below.
The embodiment will be described with reference to FIG. The present embodiment is an example of the configuration of an optical communication module. Optical communication transmission module 4 according to a fourth embodiment of the present invention
00 (module for optical communication) is shown in FIG. An optical fiber 401 (waveguide means) and a lens 402 (light condensing means) are provided at an emission end on the SOA side in the wavelength selective light source according to the first embodiment.
Optical coupling is performed via the DFB-LD array side, and a wavelength monitor function composed of a lens 403 (focusing means), a Fabry-Perot etalon 404, and a dual PD 405 is arranged at the emission end on the side of the other DFB-LD array, and a driving circuit is further provided in the module. Four
06 (driving means) built-in optical communication transmission module 4
00 is shown. In this module, driving D
Light emitted from the DFB-LD side of the FB-LD is monitored by the wavelength monitor described above, the difference between the target wavelength and the actual oscillation wavelength is detected, and the difference is fed back to the temperature setting of the Peltier element 407 to thereby select the wavelength selection light source element. It is possible to control the oscillation wavelength from the DFB-LD with extremely high accuracy by changing the chip temperature of the (semiconductor optical integrated device 408). Thereby, it is possible to output light having an arbitrary wavelength corresponding to the wavelength grid of the WDM optical communication system. In this embodiment, the wavelength selective light source according to the first embodiment is used as the light source, thereby realizing the WDM optical transmission module having a narrow spectral line width and excellent wavelength controllability.

【0051】[0051]

【実施例】本発明者は、上記実施の形態で説明した半導
体光集積素子を実際に作製し、素子特性の評価を行っ
た。その結果について以下、報告する。
EXAMPLES The present inventor actually manufactured the semiconductor optical integrated device described in the above embodiment and evaluated the device characteristics. The results are reported below.

【0052】[第1の実施例]第1の実施例である8チ
ャンネル波長選択光源について説明する。図1および図
2は本素子の構成を示す図であって、図1(a)は平面
図、図1(b)は断面図、図2(c)は本素子の活性層
及び共通ガイド層の形成時に使用する選択成長用SiO
2マスクの平面図である。
[First Embodiment] An 8-channel wavelength selective light source according to the first embodiment will be described. 1 and 2 are views showing the structure of the present device, wherein FIG. 1 (a) is a plan view, FIG. 1 (b) is a sectional view, and FIG. 2 (c) is an active layer and a common guide layer of the present device. SiO for selective growth used when forming
It is a plan view of two masks.

【0053】本実施例は、能動部101としては発振波
長が異なる8つの分布帰還型LD(DFB−LD10
5)と広帯域SOA107、受動導波路としては1×8
の多モード干渉型光カプラ(MMIカプラ)及び曲がり
導波路がモノリシックに集積された素子構成を有してい
る。8chのDFB−LD105は同一温度における発
振波長が隣接のチャンネル間で5nmずつ異なってお
り、DFB−LD105の各々はチップ温度を変化させ
ることで発振波長を5nmの範囲でチューニング可能で
ある。よって、適当なチップ温度とチャンネルを選択す
ることにより40nmの波長範囲で任意の発振波長の光
出力を得ることが可能である。選択されたチャンネルの
DFB−LD105から出た光は、MMIカプラ106
を導波した後、広帯域SOA107に入射し増幅され、
チップ外に出力される。
In this embodiment, eight distributed feedback LDs (DFB-LD10) having different oscillation wavelengths are used as the active section 101.
5) and broadband SOA 107, 1 × 8 as a passive waveguide
The multi-mode interference type optical coupler (MMI coupler) and the curved waveguide are monolithically integrated. The 8-channel DFB-LD 105 has an oscillation wavelength different by 5 nm between adjacent channels at the same temperature, and each DFB-LD 105 can tune the oscillation wavelength within a range of 5 nm by changing the chip temperature. Therefore, by selecting an appropriate chip temperature and channel, it is possible to obtain an optical output with an arbitrary oscillation wavelength in the wavelength range of 40 nm. The light emitted from the DFB-LD 105 of the selected channel is the MMI coupler 106.
After being guided, it enters the wide band SOA 107 and is amplified.
It is output outside the chip.

【0054】以下に、素子の具体的な作製方法について
説明する。本素子は、図4、図5を用いて説明した第1
の実施の形態の製造方法と同様の工程にて作製した。最
初に、InP基板113上のDFB−LD部104に電
子ビーム露光とウェットエッチングにより周期240n
m程度で、深さ80nmの回折格子112を予め形成し
た。ここで、各DFB−LDごとに回折格子のピッチを
わずかに変化させることによって、隣接するDFB−L
D同士の発振波長が5nmずつ異なるようにした。
A specific method for manufacturing the device will be described below. This element is the first element described with reference to FIGS.
It was manufactured by the same steps as the manufacturing method of the embodiment. First, the DFB-LD section 104 on the InP substrate 113 was exposed to an electron beam and wet-etched for a period of 240 n
The diffraction grating 112 having a depth of 80 nm and a depth of about m was formed in advance. Here, by slightly changing the pitch of the diffraction grating for each DFB-LD, the adjacent DFB-L
The oscillation wavelengths of Ds were made to differ by 5 nm.

【0055】次に、半導体基板上に活性層114及び共
通ガイド層117を選択成長するためのSiO2マスク
パターン121を図2(c)のように形成した。このマ
スクは、能動部101においては導波路幅Wo(1.5
μm)を隔てたマスク幅Wm(7μm程度)の一組のマ
スクにより活性層114の直接形成を行うが、受動導波
路部102にはマスクがないパターンとした。隣接する
DFB−LDのストライプ間隔は20μmと従来のLD
の製造時のストライプ間隔である200〜300μmと
比較し極めて狭くし、素子の小型化を図った。また、S
OA部103は光進行方向に対してマスク幅を3段階に
変化させたマスク形状とした。この構造により、SOA
部104の活性層114はより広い範囲の入射波長に対
して均一な利得を持つことが期待できる。また、レーザ
光の出射端付近では導波路のストライプを素子端面に対
して斜めに傾けるとともにスポットサイズ変換部(SS
C108)及び窓部109を付加し、素子端面及び上部
電極111からの反射戻り光の抑制と光結合効率の向上
を図った。
Next, a SiO 2 mask pattern 121 for selectively growing the active layer 114 and the common guide layer 117 was formed on the semiconductor substrate as shown in FIG. 2C. This mask has a waveguide width Wo (1.5
The active layer 114 is directly formed by a set of masks having a mask width Wm (about 7 μm) separated from each other, but the passive waveguide section 102 has a pattern having no mask. Adjacent DFB-LDs have a stripe spacing of 20 μm and conventional LD
In comparison with the stripe spacing of 200 to 300 μm at the time of manufacturing, the width was made extremely narrow to miniaturize the device. Also, S
The OA portion 103 has a mask shape in which the mask width is changed in three steps with respect to the light traveling direction. With this structure, the SOA
The active layer 114 of the portion 104 can be expected to have a uniform gain over a wider range of incident wavelengths. In the vicinity of the emitting end of the laser light, the stripe of the waveguide is inclined with respect to the end face of the device, and the spot size conversion unit (SS
C108) and the window portion 109 are added to suppress the reflected return light from the device end face and the upper electrode 111 and improve the optical coupling efficiency.

【0056】次に、このマスクを用いて1回目の結晶成
長工程により活性層114及び共通ガイド層117を形
成した。前述のようにDFB−LDのストライプ間隔が
20μmという、極めて高密度に配置された選択成長用
ストライプに対してバンドギャップ波長組成の異なる所
望の活性層114を形成する技術として、ELECTRONICS
LETTERS vol.34の2265ページから2266ページに記載のK.
Kudoら.によるマイクロアレイ選択成長技術を用い
た。
Next, using this mask, the active layer 114 and the common guide layer 117 were formed in the first crystal growth step. As described above, as a technique for forming a desired active layer 114 having a different bandgap wavelength composition with respect to the selective growth stripes having a very high density of DFB-LD having a stripe interval of 20 μm, ELECTRONICS
K. from page 2265 to page 2266 of LETTERS vol.34.
Kudo et al. Microarray selective growth technology by

【0057】積層した構造は8チャンネルのDFB−L
Dアレイの中央である第4及び第5チャンネルにおける
層構造が、波長組成1.215μm、厚さ100nmの
無歪InGaAsPからなるグレーティング埋め込み
層、ドーピング濃度1×1018/cm3、厚さ20nm
のn−InPバッファ層、波長組成1.55μm、厚さ
100nmの無歪InGaAsPからなる下部SCH
層、波長組成1.55μm、厚さ12nmの無歪InG
aAsPの障壁層と波長組成1.55μm、厚さ6nm
で0.8%の圧縮歪を導入したInGaAsPの井戸層
からなる6周期の量子井戸構造活性層114、波長組成
1.55μm、厚さ100nmの無歪InGaAsPか
らなる上部SCH層、ドーピング濃度5×1017/cm
3、厚さ20nmのp−InPクラッド層120、とな
るよう順次形成した。この成長により、DFB−LD部
104には隣接チャンネルごとに利得ピークの異なる活
性層114が形成された。また、共通ガイド層117に
おける波長組成は1370nmであった。SOA部10
4の波長組成は光導波方向に1580nm、1550n
m、1520nmと3段階に変化する構造が得られた。
The laminated structure is an 8-channel DFB-L.
The layer structure in the fourth and fifth channels, which is the center of the D array, has a wavelength composition of 1.215 μm and a thickness of 100 nm, which is a grating buried layer made of strain-free InGaAsP, a doping concentration of 1 × 10 18 / cm 3 , and a thickness of 20 nm.
N-InP buffer layer, wavelength composition 1.55 μm, bottom SCH made of strain-free InGaAsP having a thickness of 100 nm
Layer, wavelength composition 1.55 μm, thickness 12 nm, strain-free InG
Barrier layer of aAsP, wavelength composition 1.55 μm, thickness 6 nm
6-period quantum well structure active layer 114 composed of InGaAsP well layers introduced with 0.8% compressive strain, an upper SCH layer composed of strain-free InGaAsP having a wavelength composition of 1.55 μm and a thickness of 100 nm, a doping concentration of 5 × 10 17 / cm
3 and the p-InP clad layer 120 having a thickness of 20 nm were sequentially formed. By this growth, the active layer 114 having different gain peaks was formed in the DFB-LD section 104 for each adjacent channel. The wavelength composition of the common guide layer 117 was 1370 nm. SOA part 10
The wavelength composition of 4 is 1580 nm and 1550 n in the optical waveguide direction.
A structure having m, 1520 nm and three grades was obtained.

【0058】次に、能動部101にSiO2マスク12
1を施した。ここで、能動部101を覆うマスクの境界
を活性層114のストライプ方位に対して45度基板面
内で斜めに傾けることにより、能動部101と受動導波
路部102の境界における内部反射を低減するようなマ
スクパターンを用いた。このマスクを用いて2回目の結
晶成長により受動導波路部102にのみコア層118を
成長した。この際、受動導波路部102での構造が、ア
ンドープInP50nm、波長組成1.3μmの無歪I
nGaAsP150nm、アンドープInP50nm、
の順になるように順次成長した。次に、再度SiO2
より、受動導波路部102の導波路形状を決めるマスク
パターニングを施したうえで、誘導結合プラズマ(IC
P)によるドライエッチングにより受動導波路部102
のコア層118及び共通ガイド層117をエッチング
し、導波路を形成した。次に、SiO2マスク121を
能動部101上にのみ残すパターニングを施した。この
とき、選択成長により形成された導波路構造の上面にの
みSiO2マスク121を残す手法としては、従来例2
の製造方法にて述べたセルフアライメントプロセスを使
用した。
Next, the SiO 2 mask 12 is formed on the active portion 101.
1 was given. Here, by tilting the boundary of the mask covering the active portion 101 at an angle of 45 degrees with respect to the stripe orientation of the active layer 114 in the substrate plane, internal reflection at the boundary between the active portion 101 and the passive waveguide portion 102 is reduced. Such a mask pattern was used. Using this mask, the core layer 118 was grown only in the passive waveguide section 102 by the second crystal growth. At this time, the structure of the passive waveguide section 102 is undoped InP having a wavelength of 1.3 μm and undoped InP of 50 nm.
nGaAsP 150 nm, undoped InP 50 nm,
To grow in order. Next, SiO 2 is used again to perform mask patterning for determining the waveguide shape of the passive waveguide section 102, and then the inductively coupled plasma (IC
The passive waveguide portion 102 is formed by dry etching with P).
The core layer 118 and the common guide layer 117 were etched to form a waveguide. Next, patterning was performed to leave the SiO 2 mask 121 only on the active portion 101. At this time, as a method of leaving the SiO 2 mask 121 only on the upper surface of the waveguide structure formed by selective growth, the conventional example 2
The self-alignment process described in the manufacturing method of 1. was used.

【0059】次に、3回目の結晶成長によって能動部1
01の活性層114脇へドーピング濃度7.0×1017
/cm3、厚さ0.6μmのp−InP、ドーピング濃
度7.0×1017/cm3、厚さ0.6μmのn−In
Pからなる電流ブロック層を形成した。次に、能動部1
01上のSiO2マスク121を除去し、4回目の結晶
成長により基板全面にドーピング濃度7.0×1017
cm3、層厚3μmのp−InPクラッド層120およ
びドーピング濃度1.0×1019/cm3、層厚100
nmのp−InGaAsコンタクト層119を形成し
た。次に、埋め込み成長を行った後、SiO2膜を全面
に形成し、メサ形成のためのパターニングを施し、IC
Pドライエッチングにより深さ5μmの素子分離溝30
2を形成した。その後、再びSiO2膜を全面に形成
し、電極111とのコンタクト窓形成用のSiO2マス
ク121をパターニングした。その後、Ti−Auスパ
ッタ膜を全面にスパッタした後、電極111のパターニ
ングを行った。次に、InP基板113の裏面の研磨と
裏面電極形成、劈開による素子端面の形成を行った。最
後に、劈開後の素子端面にSiO2/TiO2膜により無
反射(AR)コーティング110を形成し、素子の作製
を完了した。
Next, the active portion 1 is formed by the third crystal growth.
01 to the side of the active layer 114 with a doping concentration of 7.0 × 10 17
/ Cm 3 , p-InP having a thickness of 0.6 μm, doping concentration 7.0 × 10 17 / cm 3 , n-In having a thickness of 0.6 μm
A current blocking layer made of P was formed. Next, the active part 1
The SiO 2 mask 121 on 01 was removed, and the doping concentration was 7.0 × 10 17 /
cm 3 , p-InP clad layer 120 having a layer thickness of 3 μm, doping concentration 1.0 × 10 19 / cm 3 , layer thickness 100.
nm p-InGaAs contact layer 119 was formed. Next, after burying and growing, an SiO 2 film is formed on the entire surface, patterning for mesa formation is performed, and IC is formed.
Element isolation groove 30 having a depth of 5 μm by P dry etching
Formed 2. After that, a SiO 2 film was formed again on the entire surface, and a SiO 2 mask 121 for forming a contact window with the electrode 111 was patterned. After that, a Ti—Au sputtered film was sputtered on the entire surface, and then the electrode 111 was patterned. Next, the back surface of the InP substrate 113 was polished, the back surface electrode was formed, and the element end surface was formed by cleavage. Finally, an antireflective (AR) coating 110 was formed from a SiO 2 / TiO 2 film on the end face of the element after cleavage, and the element fabrication was completed.

【0060】製造した8チャンネル波長選択光源を評価
したところ、8チャンネルのDFB−LD全てで良好な
シングルモード発振特性が得られた。隣接DFB−LD
間の同一温度での発振波長間隔は5nmであり、チップ
温度を−5℃から50℃まで変化させることで発振波長
を制御した結果、波長範囲40nmにわたり隙間なく波
長チューニングができた。また、全ての発振波長におい
て、ファイバ出力20mW以上の光出力が得られた。利
得ピーク波長を光進行方向で変化させた広帯域SOAを
導入した結果、8素子のDFB−LDの同一駆動条件に
おける光出力ばらつきは1mW以内に抑えられた。
When the manufactured 8-channel wavelength selective light source was evaluated, good single-mode oscillation characteristics were obtained for all 8-channel DFB-LDs. Adjacent DFB-LD
The oscillation wavelength interval at the same temperature is 5 nm, and as a result of controlling the oscillation wavelength by changing the chip temperature from −5 ° C. to 50 ° C., wavelength tuning was possible without gap over the wavelength range of 40 nm. In addition, at all oscillation wavelengths, a fiber output of 20 mW or more was obtained. As a result of introducing the wide band SOA in which the gain peak wavelength was changed in the light traveling direction, the variation in the optical output of the 8-element DFB-LD under the same driving condition was suppressed within 1 mW.

【0061】SOAへの注入電流を150mAで一定と
して、DFB−LDへの電流注入量を変えて電流−光出
力特性特性を測定したところ、光出力の不連続(キン
ク)はどの素子においても観測されず、素子の内部反射
は十分に抑制されていることが分かった。また、本素子
と同一基板上に作製した能動部−受動導波路部界面の光
結合効率評価用素子を用いて光結合効率を評価したとこ
ろ、異なる断面寸法を有する複数のDFB−LDの全て
に対して95%以上の光結合効率が得られた。さらに、
同じ評価用素子を用いて能動部と受動導波路部の界面の
内部反射量の測定を行ったところ、−60dBの反射損
失が得られ、内部反射が十分に抑制されていることが分
かった。よって、本発明による光集積素子構造及び製造
方法の採用により、選択成長によって形成された活性層
と、ドライエッチングによって形成された受動導波路か
らなる光集積構造で良好な素子特性を実現可能であるこ
とが明らかになった。
When the current injected into the SOA was kept constant at 150 mA and the amount of current injected into the DFB-LD was changed to measure the current-optical output characteristic, a discontinuity (kink) in optical output was observed in every element. It was found that the internal reflection of the device was sufficiently suppressed. In addition, when the optical coupling efficiency was evaluated using an element for evaluating the optical coupling efficiency at the interface between the active section and the passive waveguide section, which was fabricated on the same substrate as this element, it was found that all of the plurality of DFB-LDs having different cross-sectional dimensions were obtained. On the other hand, an optical coupling efficiency of 95% or more was obtained. further,
When the amount of internal reflection at the interface between the active portion and the passive waveguide portion was measured using the same evaluation element, it was found that a reflection loss of −60 dB was obtained and internal reflection was sufficiently suppressed. Therefore, by adopting the optical integrated device structure and the manufacturing method according to the present invention, good device characteristics can be realized with the optical integrated structure including the active layer formed by selective growth and the passive waveguide formed by dry etching. It became clear.

【0062】[第2の実施例]第2の実施例の8チャン
ネル多波長光源について説明する。図3は本素子の構成
を示す平面図である。本実施例は、能動部としては8つ
のSOA203、受動導波路としては1×8のAWG2
01がモノリシックに集積された素子構成を有してお
り、AWG201はハイメサ構造となっている。
[Second Embodiment] An 8-channel multi-wavelength light source of the second embodiment will be described. FIG. 3 is a plan view showing the structure of this device. In this embodiment, eight SOAs 203 are used as an active part and 1 × 8 AWG2s are used as a passive waveguide.
01 has a monolithically integrated element structure, and the AWG 201 has a high-mesa structure.

【0063】まず、本素子の機能を説明する。1×8分
岐のAWG201は波長を空間的に合・分波する素子で
あり、出力導波路202から連続的な波長分布を有する
白色光を入力した場合、8分岐側の各導波路にはAWG
201のフィルタ特性により決定される特定の波長のみ
が出力されるという機能を持つ。8分岐側の各ポートに
出力された固有の波長の光はSOA203を通過した
後、劈開面によって反射されて再びAWG201に戻
り、AWG201の出力導波路202側の端面で反射さ
れることにより光共振器を構成する。この共振器内に閉
じこめられた8波長の光は一往復ごとにSOAによって
利得を受けるため、結果的に8波長のレーザ光となって
出力導波路202から出射される。
First, the function of this element will be described. The 1 × 8 branch AWG 201 is an element that spatially multiplexes and demultiplexes wavelengths. When white light having a continuous wavelength distribution is input from the output waveguide 202, the AWG is input to each of the 8 branching waveguides.
It has a function of outputting only a specific wavelength determined by the filter characteristic of 201. The light of a specific wavelength output to each port on the 8-branch side passes through the SOA 203, is reflected by the cleavage plane, returns to the AWG 201 again, and is reflected by the end face of the AWG 201 on the output waveguide 202 side to cause optical resonance. Make up a container. The 8-wavelength light confined in the resonator receives a gain by the SOA for each round trip, and as a result, becomes a 8-wavelength laser light and is emitted from the output waveguide 202.

【0064】以下、素子の具体的な作製方法について説
明する。本素子の製造方法は図7、図8を使用して説明
した第2の実施の形態の製造方法と同一であるため、断
面構造の説明には図7、図8を再び用いる。最初に、I
nP基板113上にSiO2マスク121のパターンを
形成し、選択成長によりSOAの活性層114及び共通
ガイド層117を形成した。積層した構造は第1の実施
例のDFB−LDと同一構造のMQWとし、各SOAの
活性層114の利得ピーク波長はAWG201の8分岐
側の各透過波長と等しくなるような選択成長用マスクパ
ターンを使用した。
A specific method of manufacturing the device will be described below. Since the manufacturing method of this element is the same as the manufacturing method of the second embodiment described with reference to FIGS. 7 and 8, FIGS. 7 and 8 are used again for the description of the sectional structure. First, I
A pattern of a SiO 2 mask 121 was formed on the nP substrate 113, and an active layer 114 of SOA and a common guide layer 117 were formed by selective growth. The stacked structure is an MQW having the same structure as the DFB-LD of the first embodiment, and a mask pattern for selective growth such that the gain peak wavelength of the active layer 114 of each SOA is equal to each transmission wavelength on the 8 branch side of the AWG 201. It was used.

【0065】次に、能動部101にSiO2マスク12
1を施し、2回目の結晶成長により受動導波路部102
にのみコア層118を成長した。ここで、受動導波路部
102での層構造が、アンドープInP50nm、波長
組成1.3μmの無歪InGaAsP500nm、アン
ドープInP200nm、の順になるように順次成長し
た。ここでは受動導波路の導波路形状の形成は行わず、
電流ブロック層115の形成のためのSiO2パターニ
ングを施し、3回目の結晶成長によって能動部101の
活性層114脇への電流ブロック層115を成長した。
Next, the SiO 2 mask 12 is formed on the active portion 101.
1 is performed, and the passive waveguide portion 102 is formed by the second crystal growth.
The core layer 118 was grown only on the substrate. Here, the layer structure in the passive waveguide portion 102 was sequentially grown so that the layer structure was undoped InP 50 nm, unstrained InGaAsP 500 nm having a wavelength composition of 1.3 μm, and undoped InP 200 nm. Here, the waveguide shape of the passive waveguide is not formed,
SiO 2 patterning for forming the current blocking layer 115 was performed, and the current blocking layer 115 was grown on the side of the active layer 114 of the active portion 101 by the third crystal growth.

【0066】次に、能動部101上のSiO2マスク1
21を除去し、4回目の結晶成長により基板全面にP−
InPクラッド層120およびp−InGaAsコンタ
クト層119を成長した。尚、前記3回目及び4回目の
結晶工程における層構造は第1の実施例と同一のものと
した。ここで、能動部101の素子分離及び受動導波路
部102の導波路パターンを深さ5μmのドライエッチ
ング工程により形成した。これにより、受動光導波路部
に光導波作用の大きなハイメサ導波路が形成された。最
後に、従来例及び第1の実施例などで述べた従来一般の
電極111形成工程を経て素子製作が完了した。
Next, the SiO 2 mask 1 on the active portion 101 is formed.
21 is removed, and P- is formed on the entire surface of the substrate by the fourth crystal growth.
The InP clad layer 120 and the p-InGaAs contact layer 119 were grown. The layer structure in the third and fourth crystallization steps was the same as in the first embodiment. Here, the element isolation of the active portion 101 and the waveguide pattern of the passive waveguide portion 102 were formed by a dry etching process with a depth of 5 μm. As a result, a high-mesa waveguide having a large optical waveguide action was formed in the passive optical waveguide section. Finally, the device fabrication was completed through the conventional general electrode 111 forming process described in the conventional example and the first example.

【0067】製造した8チャンネル多波長光源は、受動
導波路部102を光導波作用の大きなハイメサ構造とす
ることで素子の小型化が図られた結果、素子サイズを従
来の4mm×5mmから1.5mm×1.5mmに小型
化することができた。製作した素子の全SOAに電流注
入したところ、50GHz間隔で規則的に並んだ8本の
レーザ発振スペクトルが得られた。各チャンネルの発振
閾値分布は15mA±0.5mAで良好な均一性が得ら
れた。各チャンネルとも電流−光出力特性にキンクは観
測されず、素子の内部反射は十分に抑制されていること
が分かった。また、本素子と同一基板上に作製した光結
合効率評価用素子を用いて能動部−受動導波路部界面の
光結合効率を評価したところ、95%以上の光結合効率
が得られた。さらに、同じ評価用素子を用いて内部反射
量の測定を行ったところ、−60dBの優れた反射損失
が得られた。したがって、本発明による光集積素子構造
及び製造方法の採用により、選択成長により形成された
活性層と、ドライエッチングにより形成されたハイメサ
構造受動導波路からなる光集積構造においても良好な素
子特性をより小型に実現可能であることが明らかになっ
た。
In the manufactured 8-channel multi-wavelength light source, the passive waveguide section 102 has a high-mesa structure having a large optical waveguiding effect to reduce the size of the element. As a result, the element size is reduced from the conventional 4 mm × 5 mm to 1. The size could be reduced to 5 mm × 1.5 mm. When a current was injected into all the SOAs of the manufactured device, eight laser oscillation spectra regularly arranged at 50 GHz intervals were obtained. The oscillation threshold distribution of each channel was 15 mA ± 0.5 mA, and good uniformity was obtained. No kink was observed in the current-light output characteristics of each channel, indicating that the internal reflection of the device was sufficiently suppressed. Further, when the optical coupling efficiency at the interface between the active portion and the passive waveguide portion was evaluated by using the optical coupling efficiency evaluation device manufactured on the same substrate as this device, the optical coupling efficiency of 95% or more was obtained. Furthermore, when the amount of internal reflection was measured using the same evaluation element, an excellent reflection loss of −60 dB was obtained. Therefore, by adopting the optical integrated device structure and the manufacturing method according to the present invention, good device characteristics can be obtained even in the optical integrated structure including the active layer formed by selective growth and the high-mesa structure passive waveguide formed by dry etching. It became clear that it can be realized in a small size.

【0068】なお、本発明の技術範囲は上記実施の形態
や実施例に限定されるものでなく、本発明の趣旨を逸脱
しない範囲において種々の変更を加えることが可能であ
る。例えば、実施例として8チャンネル波長選択光源お
よび8チャンネル多波長光源の例のみを示したが、この
実施例に限る必要はない。例えば第1の実施例の8チャ
ンネル波長選択光源のDFB−LDのストライプ間隔及
び電極構造を再設計し同時駆動可能とすることで多波長
光源とすることが可能であり、さらに各チャンネルに光
変調器を集積することによる多波長変調器集積化光源等
の実現も可能である。あるいは、DFB−LD部を集積
型モード同期LDとすれば多波長パルス光源とする事が
可能である。さらに、マッハツェンダ干渉器を有する光
変調器や光スイッチをはじめ、電圧印加あるいは電流注
入、光励起、物理振動等などにより駆動する能動部と、
光導波路や反射器等の受動導波路部からなるあらゆる形
態の半導体光集積素子に対して本発明が適用可能であ
る。
The technical scope of the present invention is not limited to the above embodiments and examples, and various modifications can be made without departing from the spirit of the present invention. For example, although only the examples of the 8-channel wavelength selective light source and the 8-channel multi-wavelength light source are shown as examples, the present invention is not limited to this example. For example, a multi-wavelength light source can be obtained by redesigning the stripe spacing and the electrode structure of the DFB-LD of the 8-channel wavelength selective light source of the first embodiment so that they can be driven simultaneously. It is also possible to realize a multi-wavelength modulator integrated light source or the like by integrating the devices. Alternatively, if the DFB-LD unit is an integrated mode-locked LD, it can be used as a multi-wavelength pulse light source. Furthermore, including an optical modulator having a Mach-Zehnder interferometer and an optical switch, an active part driven by voltage application or current injection, optical excitation, physical vibration, etc.,
The present invention can be applied to all forms of semiconductor optical integrated devices including passive waveguide parts such as optical waveguides and reflectors.

【0069】また、導波路構造については、実施例では
埋め込み構造及びハイメサ構造について述べたが、リッ
ジ構造やフォトニック結晶導波路等の他の導波路構造に
も適用可能である。また、本発明に使用する材料はIn
P系化合物半導体に限ったものではなく、GaAs、G
aN、GaInNAs等の他の半導体材料系からなる素
子に対しても有効である。さらに、本発明は半導体光集
積素子単体だけに留まらず、本発明の半導体光集積素子
を構成要素に持つ光通信モジュールや光通信システムの
性能を著しく向上させることが可能であり、光通信モジ
ュールや光通信システムのスケーラビリティ向上に極め
て有効である。例えば上記第4の実施の形態に説明した
構成例の他、この例における構成要素に、半導体光集積
素子に入力光を導波させるための導波手段や、導波手段
から半導体光集積素子へ入力光を集光するための集光手
段などの構成要素を付加した光通信用モジュールであっ
てもよい。
As for the waveguide structure, the buried structure and the high-mesa structure are described in the embodiments, but the present invention can be applied to other waveguide structures such as a ridge structure and a photonic crystal waveguide. The material used in the present invention is In
Not limited to P-based compound semiconductors, GaAs, G
It is also effective for devices made of other semiconductor material such as aN and GaInNAs. Furthermore, the present invention is not limited to a single semiconductor optical integrated device, and it is possible to significantly improve the performance of an optical communication module or an optical communication system having the semiconductor optical integrated device of the present invention as a constituent element. It is extremely effective in improving the scalability of optical communication systems. For example, in addition to the configuration example described in the fourth embodiment, the components in this example include a waveguide unit for guiding the input light to the semiconductor optical integrated device, and a waveguide unit to the semiconductor optical integrated device. It may be an optical communication module to which components such as a light collecting means for collecting the input light are added.

【0070】[0070]

【発明の効果】以上、詳細に説明したように、本発明に
よる光集積素子作製技術を用いることにより、異なるバ
ンドギャップを持つ複数の機能部を一括形成可能な選択
成長による製造技術と、素子の設計自由の大きなエッチ
ングによる製造技術の両製造方法の長所を活用すること
が可能となり、従来実現困難だった高集積、高機能な光
集積素子をより小型、高性能に実現することが可能とな
る。
As described above in detail, by using the optical integrated device manufacturing technique according to the present invention, a manufacturing technique by selective growth capable of collectively forming a plurality of functional portions having different band gaps, and a device manufacturing method. It is possible to take advantage of the advantages of both manufacturing methods by etching with great design freedom, and it is possible to realize highly integrated and highly functional optical integrated devices, which were difficult to achieve in the past, with smaller size and higher performance. .

【図面の簡単な説明】[Brief description of drawings]

【図1】 (a)本発明の第1の実施の形態および第1
の実施例である8チャンネル波長選択光源の構成を示す
平面図、(b)光導波方向の素子断面図である。
FIG. 1A is a first embodiment and a first embodiment of the present invention.
FIG. 3 is a plan view showing the configuration of the 8-channel wavelength selective light source that is the embodiment of FIG.

【図2】 (c)活性層の形成用に用いたSiO2マス
クパターンの平面図である。
2 (c) is a plan view of a SiO 2 mask pattern used for forming an active layer. FIG.

【図3】 本発明の第2の実施例である多波長光源の構
成を示す平面図である。
FIG. 3 is a plan view showing a configuration of a multi-wavelength light source that is a second embodiment of the present invention.

【図4】 本発明の第1の実施の形態の半導体光集積素
子の素子構造及び製造方法を工程順を追って説明する断
面図である。
FIG. 4 is a cross-sectional view illustrating the device structure and manufacturing method of the semiconductor optical integrated device according to the first embodiment of the present invention in the order of steps.

【図5】 同、断面図の続きである。FIG. 5 is a continuation of the sectional view of the same.

【図6】 本実施の形態の半導体光素子の製造方法にお
ける活性層形成工程において用いられるマスクパターン
を示す平面図である。
FIG. 6 is a plan view showing a mask pattern used in an active layer forming step in the method for manufacturing a semiconductor optical device according to the present embodiment.

【図7】 本発明の第2の実施の形態の半導体光集積素
子の素子構造及び製造方法を工程順を追って説明する断
面図である。
7A to 7C are cross-sectional views illustrating a device structure and a manufacturing method of a semiconductor optical integrated device according to a second embodiment of the present invention in the order of steps.

【図8】 同、断面図の続きである。FIG. 8 is a continuation of the sectional view of the same.

【図9】 本発明の第3の実施の形態の半導体光集積素
子の素子構造及び製造方法を工程順を追って説明する断
面図である。
FIG. 9 is a cross-sectional view illustrating the device structure and manufacturing method of a semiconductor optical integrated device according to a third embodiment of the present invention in the order of steps.

【図10】 同、断面図の続きである。FIG. 10 is a continuation of the sectional view of the same.

【図11】 本発明の第4の実施の形態である光通信用
モジュールを示す概略構成図である。
FIG. 11 is a schematic configuration diagram showing an optical communication module according to a fourth embodiment of the present invention.

【図12】 従来例1のエッチングによるバットジョイ
ント構造及び製造方法を説明する断面図である。
FIG. 12 is a cross-sectional view illustrating a butt joint structure and a manufacturing method by etching of Conventional Example 1.

【図13】 同、断面図の続きである。FIG. 13 is a continuation of the sectional view of the same.

【図14】 従来例2の選択成長による光結合構造及び
製造方法を説明する断面図である。
FIG. 14 is a cross-sectional view illustrating an optical coupling structure and a manufacturing method by selective growth of Conventional Example 2.

【図15】 従来例2の選択成長による光結合構造及び
製造方法における、活性層形成工程で用いられるマスク
パターンを示す平面図である。
FIG. 15 is a plan view showing a mask pattern used in an active layer forming step in an optical coupling structure by selective growth and a manufacturing method of Conventional Example 2.

【符号の説明】[Explanation of symbols]

101 能動部 102 受動導波路部 103 SOA部 104 DFB−LD部 105 DFB−LD 106 MMIカプラ 107 広帯域SOA 108 SSC 109 窓部 110 ARコーティング 111 電極 112 回折格子 113 InP基板 114 活性層 115 電流ブロック層 116 SiO2 117 共通ガイド層 118 コア層 119 p−InGaAsコンタクト層 120 p−InPクラッド層 121 SiO2マスク 201 AWG 202 出力導波路 203 SOA 301 基板 302 素子分離溝 400 光通信用送信モジュール 501 ハイメサ導波路 601 コア層成長用溝101 Active part 102 Passive waveguide part 103 SOA part 104 DFB-LD part 105 DFB-LD 106 MMI coupler 107 Broad band SOA 108 SSC 109 Window part 110 AR coating 111 Electrode 112 Diffraction grating 113 InP substrate 114 Active layer 115 Current blocking layer 116 SiO 2 117 common guide layer 118 core layer 119 p-InGaAs contact layer 120 p-InP clad layer 121 SiO 2 mask 201 AWG 202 output waveguide 203 SOA 301 substrate 302 element separation groove 400 optical communication transmission module 501 high-mesa waveguide 601 Groove for core layer growth

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H047 KA04 KA05 KA12 LA11 LA18 MA07 PA21 PA24 2H079 AA02 CA05 DA16 EA03 EA07 5F073 AA46 AA64 AA74 AB12 BA01 CA12 CB02 DA24    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 2H047 KA04 KA05 KA12 LA11 LA18                       MA07 PA21 PA24                 2H079 AA02 CA05 DA16 EA03 EA07                 5F073 AA46 AA64 AA74 AB12 BA01                       CA12 CB02 DA24

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 活性層を有する能動部と導波層を有する
受動導波路部とを備えた半導体光集積素子であって、 前記受動導波路部の導波層は第一の半導体層上に第二の
半導体層が積層された積層構造を有し、前記第一の半導
体層は前記能動部の活性層と連続した層として基板上に
一体に形成され、前記導波層のバンドギャップ波長組成
が前記活性層のバンドギャップ波長組成よりも短いこと
を特徴とする半導体光集積素子。
1. A semiconductor optical integrated device comprising an active portion having an active layer and a passive waveguide portion having a waveguide layer, wherein the waveguide layer of the passive waveguide portion is on a first semiconductor layer. A second semiconductor layer is laminated, the first semiconductor layer is integrally formed on the substrate as a layer continuous with the active layer of the active portion, and the bandgap wavelength composition of the waveguide layer is Is shorter than the bandgap wavelength composition of the active layer.
【請求項2】 活性層を有する能動部と導波層を有する
受動導波路部とを備えた半導体光集積素子であって、 前記受動導波路部の導波層は第一の半導体層の下に第二
の半導体層が形成された積層構造を有し、前記第一の半
導体層は前記能動部の活性層と連続した層として基板上
に一体に形成され、前記導波層のバンドギャップ波長組
成が前記活性層のバンドギャップ波長組成よりも短いこ
とを特徴とする半導体光集積素子。
2. A semiconductor optical integrated device comprising an active part having an active layer and a passive waveguide part having a waveguide layer, wherein the waveguide layer of the passive waveguide part is below the first semiconductor layer. A second semiconductor layer is formed on the substrate, the first semiconductor layer is integrally formed on the substrate as a layer continuous with the active layer of the active section, and the bandgap wavelength of the waveguide layer is A semiconductor optical integrated device having a composition shorter than a bandgap wavelength composition of the active layer.
【請求項3】 前記能動部の活性層及び前記受動導波路
部の導波層の全体が半導体クラッド層によって覆われた
埋め込み構造導波路であることを特徴とする請求項1ま
たは2に記載の半導体光集積素子。
3. The buried structure waveguide according to claim 1, wherein the active layer of the active portion and the waveguide layer of the passive waveguide portion are entirely a buried structure waveguide covered with a semiconductor clad layer. Semiconductor optical integrated device.
【請求項4】 前記受動導波路部の導波層の両側方に前
記導波層に対する屈折率差が少なくとも1以上の材料が
設けられ、前記受動導波路部がハイメサあるいはリッジ
構造導波路であることを特徴とする請求項1または2に
記載の半導体光集積素子。
4. A material having a refractive index difference of at least 1 or more with respect to the waveguide layer is provided on both sides of the waveguide layer of the passive waveguide portion, and the passive waveguide portion is a high-mesa or ridge structure waveguide. The semiconductor optical integrated device according to claim 1 or 2, characterized in that.
【請求項5】 前記能動部の活性層が量子井戸構造を有
することを特徴とする請求項1ないし4のいずれか一項
に記載の半導体光集積素子。
5. The semiconductor optical integrated device according to claim 1, wherein the active layer of the active portion has a quantum well structure.
【請求項6】 活性層を有する能動部と、導波層を有す
る受動導波路部とを備えた半導体光集積素子の製造方法
であって、 基板上の前記能動部に対応する領域に前記活性層の幅に
相当する空隙部を有する第1の成長阻止用マスクパター
ンを形成し、該第1の成長阻止用マスクパターンを用い
て基板上に半導体層を選択的に成長させることにより前
記能動部の活性層と前記受動導波路部の導波層の一部か
らなる第一の半導体層とを一体に形成する工程と、前記
能動部に対応する領域を少なくとも覆う第2の成長阻止
用マスクパターンを形成し、該第2の成長阻止用マスク
パターンを用いて前記受動導波路部の第一の半導体層上
に第二の半導体層を選択的に成長させる工程と、前記能
動部および前記受動導波路部にエッチング用マスクパタ
ーンを形成し、該エッチング用マスクパターンを用いて
前記第一の半導体層および前記第二の半導体層をエッチ
ングすることにより前記受動導波路部に前記第一の半導
体層および前記第二の半導体層が積層されてなる導波路
を形成する工程と、前記能動部と前記受動導波路部を覆
う半導体クラッド層を形成する工程と、を少なくとも含
むことを特徴とする半導体光集積素子の製造方法。
6. A method for manufacturing a semiconductor optical integrated device comprising an active part having an active layer and a passive waveguide part having a waveguide layer, wherein the active part is provided in a region corresponding to the active part on a substrate. The active portion is formed by forming a first growth-inhibiting mask pattern having a void portion corresponding to the width of the layer, and selectively growing a semiconductor layer on a substrate using the first growth-inhibiting mask pattern. Step of integrally forming the active layer and the first semiconductor layer which is a part of the waveguide layer of the passive waveguide section, and a second growth-inhibiting mask pattern for covering at least the region corresponding to the active section. And selectively growing a second semiconductor layer on the first semiconductor layer of the passive waveguide portion by using the second growth preventing mask pattern, and the active portion and the passive conductive layer. Etching mask pattern on the waveguide And the first semiconductor layer and the second semiconductor layer are laminated on the passive waveguide portion by etching the first semiconductor layer and the second semiconductor layer using the etching mask pattern. And a step of forming a semiconductor clad layer that covers the active portion and the passive waveguide portion.
【請求項7】 活性層を有する能動部と、導波層を有す
る受動導波路部とを備えた半導体光集積素子の製造方法
であって、 基板上の少なくとも能動部を含む領域にエッチング用マ
スクパターンを形成し、該エッチング用マスクパターン
を用いて前記基板をエッチングすることにより前記受動
導波路部の基板に凹部を形成する工程と、前記エッチン
グ用マスクパターンを用いて前記凹部内に第二の半導体
層を選択的に形成する工程と、前記基板上の前記能動部
に対応する領域に前記活性層の幅に相当する空隙部を有
する成長阻止用マスクパターンを形成し、該成長阻止用
マスクパターンを用いて半導体層を選択的に成長させる
ことにより前記能動部の活性層と前記受動導波路部の導
波層の一部からなる第一の半導体層とを一体に形成する
工程と、前記能動部および前記受動導波路部にエッチン
グ用マスクパターンを形成し、該エッチング用マスクパ
ターンを用いて前記第一の半導体層および前記第二の半
導体層をエッチングすることにより前記受動導波路部に
前記第一の半導体層および前記第二の半導体層が積層さ
れてなる導波路を形成する工程と、前記能動部と前記受
動導波路部を覆う半導体クラッド層を形成する工程と、
を少なくとも含むことを特徴とする半導体光集積素子の
製造方法。
7. A method of manufacturing a semiconductor optical integrated device comprising an active part having an active layer and a passive waveguide part having a waveguide layer, wherein an etching mask is provided on a region including at least the active part on a substrate. A step of forming a pattern to form a recess in the substrate of the passive waveguide portion by etching the substrate using the etching mask pattern; and a second step in the recess using the etching mask pattern. A step of selectively forming a semiconductor layer, and forming a growth inhibiting mask pattern having a void portion corresponding to the width of the active layer in a region corresponding to the active portion on the substrate, and the growth inhibiting mask pattern Selectively forming a semiconductor layer by using the step of integrally forming an active layer of the active section and a first semiconductor layer which is a part of the waveguide layer of the passive waveguide section. An etching mask pattern is formed on the active part and the passive waveguide part, and the first semiconductor layer and the second semiconductor layer are etched by using the etching mask pattern to form the passive waveguide part on the passive waveguide part. A step of forming a waveguide in which the first semiconductor layer and the second semiconductor layer are laminated, and a step of forming a semiconductor clad layer that covers the active portion and the passive waveguide portion,
A method for manufacturing a semiconductor optical integrated device, comprising at least:
【請求項8】 前記エッチングにより前記受動導波路部
の導波路を形成する工程が前記半導体クラッド層の形成
工程よりも前に位置することにより、前記受動導波路部
に埋め込み構造導波路が形成されることを特徴とする請
求項6または7に記載の半導体光集積素子の製造方法。
8. A buried structure waveguide is formed in the passive waveguide portion by forming the step of forming the waveguide of the passive waveguide portion by the etching before the step of forming the semiconductor clad layer. The method for manufacturing a semiconductor optical integrated device according to claim 6 or 7, characterized in that.
【請求項9】 前記エッチングにより前記受動導波路部
の導波路を形成する工程が前記半導体クラッド層の形成
工程よりも後に位置することにより、前記受動導波路部
にハイメサあるいはリッジ構造導波路が形成されること
を特徴とする請求項6または7に記載の半導体光集積素
子の製造方法。
9. A high-mesa or ridge structure waveguide is formed in the passive waveguide portion by arranging the step of forming the waveguide of the passive waveguide portion by the etching after the step of forming the semiconductor clad layer. The method for manufacturing a semiconductor optical integrated device according to claim 6 or 7, characterized in that:
【請求項10】 前記活性層の幅に相当する空隙部を有
する第1または第2の成長阻止用マスクパターンにおけ
る前記空隙部の幅が3μm以下であることを特徴とする
請求項6ないし9のいずれか一項に記載の半導体光集積
素子の製造方法。
10. The width of the void portion in the first or second growth-inhibiting mask pattern having a void portion corresponding to the width of the active layer is 3 μm or less. A method for manufacturing a semiconductor optical integrated device according to any one of items.
【請求項11】 請求項1ないし5のいずれか一項に記
載の半導体光集積素子と、該半導体光集積素子からの出
力光を外部に導波するための導波手段と、該導波手段に
前記半導体光集積素子からの出力光を集光するための集
光手段と、前記半導体光集積素子を駆動するための駆動
手段とを有することを特徴とする光通信用モジュール。
11. A semiconductor optical integrated device according to any one of claims 1 to 5, a waveguide means for guiding the output light from the semiconductor optical integrated device to the outside, and the waveguide means. An optical communication module comprising: a light collecting means for collecting light output from the semiconductor optical integrated device; and a driving means for driving the semiconductor optical integrated device.
【請求項12】 請求項1ないし5のいずれか一項に記
載の半導体光集積素子と、該半導体光集積素子に入力光
を導波させるための導波手段と、該導波手段から前記半
導体光集積素子へ入力光を集光するための集光手段と、
前記半導体光集積素子からの出力光を外部に導波するた
めの導波手段と、該導波手段に前記半導体光集積素子か
らの出力光を集光するための集光手段と、前記半導体光
集積素子を駆動するための駆動手段とを有することを特
徴とする光通信用モジュール。
12. A semiconductor optical integrated device according to claim 1, a waveguide means for guiding an input light to the semiconductor optical integrated device, and the semiconductor from the waveguide means. Focusing means for focusing the input light to the optical integrated device,
Guide means for guiding the output light from the semiconductor optical integrated device to the outside, condensing means for collecting the output light from the semiconductor optical integrated device on the guide means, and the semiconductor light An optical communication module comprising: a driving unit for driving an integrated device.
JP2001194710A 2001-06-27 2001-06-27 Semiconductor optical integrated element and its manufacturing method and module for optical communication Withdrawn JP2003014963A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001194710A JP2003014963A (en) 2001-06-27 2001-06-27 Semiconductor optical integrated element and its manufacturing method and module for optical communication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001194710A JP2003014963A (en) 2001-06-27 2001-06-27 Semiconductor optical integrated element and its manufacturing method and module for optical communication

Publications (1)

Publication Number Publication Date
JP2003014963A true JP2003014963A (en) 2003-01-15

Family

ID=19032800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001194710A Withdrawn JP2003014963A (en) 2001-06-27 2001-06-27 Semiconductor optical integrated element and its manufacturing method and module for optical communication

Country Status (1)

Country Link
JP (1) JP2003014963A (en)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005222048A (en) * 2004-02-02 2005-08-18 Lucent Technol Inc Active/passive monolithically integrated channel filtering polarization splitter
JP2007515792A (en) * 2003-12-19 2007-06-14 ノベラ・オプティクス・インコーポレーテッド Integration of laser source and detector for passive optical networks
JP2007250889A (en) * 2006-03-16 2007-09-27 Furukawa Electric Co Ltd:The Integrated semiconductor laser element and semiconductor laser module
JP2008218548A (en) * 2007-03-01 2008-09-18 Nippon Telegr & Teleph Corp <Ntt> Semiconductor waveguide device, semiconductor laser, and manufacturing method thereof
JP2008218549A (en) * 2007-03-01 2008-09-18 Nippon Telegr & Teleph Corp <Ntt> Semiconductor waveguide device, semiconductor laser, and manufacturing method thereof
JP2008258274A (en) * 2007-04-02 2008-10-23 Nippon Telegr & Teleph Corp <Ntt> Semiconductor waveguide device, manufacturing method thereof, and semiconductor laser
JP2009224348A (en) * 2008-03-13 2009-10-01 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor device, and manufacturing method thereof
WO2010110152A1 (en) * 2009-03-26 2010-09-30 古河電気工業株式会社 Semiconductor laser module
JP2010263153A (en) * 2009-05-11 2010-11-18 Sumitomo Electric Ind Ltd Semiconductor integrated optical device and manufacturing method thereof
WO2011013480A1 (en) * 2009-07-30 2011-02-03 古河電気工業株式会社 Integrated-type semiconductor laser element, semiconductor laser module, and optical transmission system
JP2012004279A (en) * 2010-06-16 2012-01-05 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor device
JP2012060158A (en) * 2011-12-05 2012-03-22 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor device
JP2012527010A (en) * 2009-05-13 2012-11-01 シンチューン エービー Optical waveguide with low reflectivity
JP2013207276A (en) * 2012-03-29 2013-10-07 Mitsubishi Electric Corp Laser module
JP2013542594A (en) * 2010-09-27 2013-11-21 アルカテル−ルーセント Photonic integrated circuit for wavelength division multiplexing
JP2014045135A (en) * 2012-08-28 2014-03-13 Furukawa Electric Co Ltd:The Integrated optical semiconductor device
US8861963B2 (en) 2003-05-30 2014-10-14 Novera Optics, Inc. Shared high-intensity broadband light source for a wavelength-division multiple access passive optical network
JP2014202936A (en) * 2013-04-05 2014-10-27 三菱電機株式会社 Optical waveguide and optical integrated element
JP2015065406A (en) * 2013-08-30 2015-04-09 三菱電機株式会社 Wavelength variable light source and wavelength variable light source module
US9130671B2 (en) 2005-09-07 2015-09-08 Korea Advanced Institute Of Science And Technology Apparatus for monitoring failure positions in wavelength division multiplexing-passive optical networks and wavelength division multiplexing-passive optical network systems having the apparatus
WO2016129664A1 (en) * 2015-02-12 2016-08-18 古河電気工業株式会社 Semiconductor laser device
JP2017037961A (en) * 2015-08-10 2017-02-16 日本電信電話株式会社 Multi-wavelength semiconductor laser
CN114894743A (en) * 2022-05-09 2022-08-12 南京大学 Monolithic integrated gas detection device based on antisymmetric grating

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8861963B2 (en) 2003-05-30 2014-10-14 Novera Optics, Inc. Shared high-intensity broadband light source for a wavelength-division multiple access passive optical network
JP2007515792A (en) * 2003-12-19 2007-06-14 ノベラ・オプティクス・インコーポレーテッド Integration of laser source and detector for passive optical networks
US7944960B2 (en) 2003-12-19 2011-05-17 Novera Optics, Inc. Integration of laser sources and detectors for a passive optical network
US7916767B2 (en) 2003-12-19 2011-03-29 Novera Optics, Inc. Integration of laser sources and detectors for a passive optical network
JP2005222048A (en) * 2004-02-02 2005-08-18 Lucent Technol Inc Active/passive monolithically integrated channel filtering polarization splitter
US9130671B2 (en) 2005-09-07 2015-09-08 Korea Advanced Institute Of Science And Technology Apparatus for monitoring failure positions in wavelength division multiplexing-passive optical networks and wavelength division multiplexing-passive optical network systems having the apparatus
JP2007250889A (en) * 2006-03-16 2007-09-27 Furukawa Electric Co Ltd:The Integrated semiconductor laser element and semiconductor laser module
JP2008218548A (en) * 2007-03-01 2008-09-18 Nippon Telegr & Teleph Corp <Ntt> Semiconductor waveguide device, semiconductor laser, and manufacturing method thereof
JP2008218549A (en) * 2007-03-01 2008-09-18 Nippon Telegr & Teleph Corp <Ntt> Semiconductor waveguide device, semiconductor laser, and manufacturing method thereof
JP2008258274A (en) * 2007-04-02 2008-10-23 Nippon Telegr & Teleph Corp <Ntt> Semiconductor waveguide device, manufacturing method thereof, and semiconductor laser
JP2009224348A (en) * 2008-03-13 2009-10-01 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor device, and manufacturing method thereof
WO2010110152A1 (en) * 2009-03-26 2010-09-30 古河電気工業株式会社 Semiconductor laser module
CN102362400B (en) * 2009-03-26 2013-06-12 古河电气工业株式会社 Semiconductor laser module
US8665919B2 (en) 2009-03-26 2014-03-04 Furukawa Electric Co., Ltd. Semiconductor laser module
CN102362400A (en) * 2009-03-26 2012-02-22 古河电气工业株式会社 Semiconductor laser module
JP2010263153A (en) * 2009-05-11 2010-11-18 Sumitomo Electric Ind Ltd Semiconductor integrated optical device and manufacturing method thereof
JP2012527010A (en) * 2009-05-13 2012-11-01 シンチューン エービー Optical waveguide with low reflectivity
US8649641B2 (en) 2009-05-13 2014-02-11 Syntune Ab Light wave guide with low reflectivity
US8457169B2 (en) 2009-07-30 2013-06-04 Furukawa Electric Co., Ltd. Integrated semiconductor laser element, semiconductor laser module, and optical transmission system
WO2011013480A1 (en) * 2009-07-30 2011-02-03 古河電気工業株式会社 Integrated-type semiconductor laser element, semiconductor laser module, and optical transmission system
JP2011035060A (en) * 2009-07-30 2011-02-17 Furukawa Electric Co Ltd:The Integrated-type semiconductor laser element, semiconductor laser module, and optical transmission system
JP2012004279A (en) * 2010-06-16 2012-01-05 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor device
JP2013542594A (en) * 2010-09-27 2013-11-21 アルカテル−ルーセント Photonic integrated circuit for wavelength division multiplexing
JP2012060158A (en) * 2011-12-05 2012-03-22 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor device
JP2013207276A (en) * 2012-03-29 2013-10-07 Mitsubishi Electric Corp Laser module
JP2014045135A (en) * 2012-08-28 2014-03-13 Furukawa Electric Co Ltd:The Integrated optical semiconductor device
JP2014202936A (en) * 2013-04-05 2014-10-27 三菱電機株式会社 Optical waveguide and optical integrated element
JP2015065406A (en) * 2013-08-30 2015-04-09 三菱電機株式会社 Wavelength variable light source and wavelength variable light source module
WO2016129664A1 (en) * 2015-02-12 2016-08-18 古河電気工業株式会社 Semiconductor laser device
US10554013B2 (en) 2015-02-12 2020-02-04 Furukawa Electric Co., Ltd. Semiconductor laser apparatus
JP2017037961A (en) * 2015-08-10 2017-02-16 日本電信電話株式会社 Multi-wavelength semiconductor laser
CN114894743A (en) * 2022-05-09 2022-08-12 南京大学 Monolithic integrated gas detection device based on antisymmetric grating

Similar Documents

Publication Publication Date Title
JP2003014963A (en) Semiconductor optical integrated element and its manufacturing method and module for optical communication
US8179931B2 (en) Wavelength tunable filter and wavelength tunable laser module
US7424041B2 (en) Wide tuneable laser sources
US9088132B2 (en) Semiconductor optical element, integrated semiconductor optical element, and semiconductor optical element module
US20110149381A1 (en) Gain-clamped semiconductor optical amplifier
US7873082B2 (en) Semiconductor integrated device
US20100142885A1 (en) Optical module
US10554013B2 (en) Semiconductor laser apparatus
JP6717733B2 (en) Semiconductor optical integrated circuit
US7277462B2 (en) Wide tuneable laser sources
JP2011233829A (en) Integrated semiconductor optical element and integrated semiconductor optical element module
US8131122B2 (en) Monolithically integrated multi-directional transceiver
JP3284994B2 (en) Semiconductor optical integrated device and method of manufacturing the same
US7949020B2 (en) Semiconductor laser and optical integrated semiconductor device
JP3336994B2 (en) Method of manufacturing semiconductor optical waveguide array and semiconductor optical device having array structure
JP5713378B2 (en) Waveguide type optical filter and semiconductor laser
JP6610834B2 (en) Tunable laser device
JP2965011B2 (en) Semiconductor optical device and method of manufacturing the same
US20050226283A1 (en) Single-mode semiconductor laser with integrated optical waveguide filter
US20090268762A1 (en) Optical intergrated device
JP2003066391A (en) Multi-wavelength light modulator and method of manufacturing the same
WO2004008595A1 (en) Distribution bragg reflection semiconductor laser, integrated semiconductor laser, semiconductor laser module, optical network system
JP3116912B2 (en) Semiconductor optical integrated device, optical communication module using the same, optical communication system and method of manufacturing the same
JP5034572B2 (en) Light source device
JP6513412B2 (en) Semiconductor optical integrated device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902