[go: up one dir, main page]

JP6486137B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6486137B2
JP6486137B2 JP2015027943A JP2015027943A JP6486137B2 JP 6486137 B2 JP6486137 B2 JP 6486137B2 JP 2015027943 A JP2015027943 A JP 2015027943A JP 2015027943 A JP2015027943 A JP 2015027943A JP 6486137 B2 JP6486137 B2 JP 6486137B2
Authority
JP
Japan
Prior art keywords
opening
height
semiconductor device
insulating member
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015027943A
Other languages
English (en)
Other versions
JP2016152275A (ja
Inventor
敦 鹿海
敦 鹿海
崇 碓井
崇 碓井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015027943A priority Critical patent/JP6486137B2/ja
Priority to US14/995,397 priority patent/US9461086B2/en
Publication of JP2016152275A publication Critical patent/JP2016152275A/ja
Application granted granted Critical
Publication of JP6486137B2 publication Critical patent/JP6486137B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法に関する。
半導体製造工程において、層間絶縁膜等の絶縁部材に、開口（例えばコンタクトプラグ用の開口）を形成しながら該開口より幅（大きさ）が大きく且つ深さが小さい他の開口を形成する技術が求められる。例えば、該他の開口に金属部材を形成することによって、アライメントマーク、ガードリング等を形成することができる。また、光電変換部を備える固体撮像装置の場合には、例えば、該他の開口に金属部材を形成することによって、半導体基板の上面に近い位置に遮光部材を形成することもできる。
ところで、互いに幅が異なる複数の開口をドライエッチングにより絶縁部材に形成する場合、エッチング条件によっては、幅の大きい開口の方が幅の小さい開口より絶縁部材のエッチング量が大きくなる場合がある（マイクロローディング現象）。一方、他のエッチング条件によっては、幅の小さい開口の方が幅の大きい開口より絶縁部材のエッチング量が大きくなる場合がある（逆マイクロローディング現象）。そのため、互いに幅が異なる複数の開口を、それらの深さまで考慮しながら絶縁部材に形成することは容易ではない。
特開２０１０−２８７８２３号公報
特許文献１は、深さが互いに等しく且つ幅が互いに異なる複数の開口を、マイクロローディング現象を伴うエッチングと、逆マイクロローディング現象を伴うエッチングとを用いて形成する技術を開示している。
本願の発明者は、上述の２種類のエッチングを用いて、絶縁部材にコンタクトプラグ用の開口を形成しながらアライメントマーク用の開口（コンタクトプラグ用の開口より幅が大きく且つ深さが小さい他の開口）を形成することを試みた。ここで、絶縁部材の下地となる構造は、半導体基板に形成されたトランジスタのゲート電極等により、一般に、上面に凹凸（高低差）を有する。この場合、絶縁部材は厚さが互いに異なる部分を有し、具体的には、絶縁部材のうち、該構造の凸部の上の部分の厚さは該構造の凹部の上の部分の厚さよりも小さい。そのため、該構造の凸部及び凹部のそれぞれの上にコンタクトプラグ用の開口を形成する際には、該構造の凸部が先に露出され、該構造の凹部が露出するまでの間に該構造の凸部での損傷が大きくなる可能性がある。
本発明は、上述の２種類のエッチングを用いて絶縁部材に開口と該開口より幅が大きく且つ深さが小さい他の開口とを形成する際に、絶縁部材の下地である構造のうち該開口によって露出される部分の損傷を低減するのに有利な技術を提供することを目的とする。
本発明の一つの側面は半導体装置の製造方法にかかり、前記半導体装置の製造方法は、第１の高さと前記第１の高さよりも高い第２の高さとを有する構造の上に絶縁部材を形成する工程と、前記絶縁部材に複数の開口を形成する工程と、を有し、前記複数の開口を形成する工程は、前記絶縁部材のエッチングを、開口の大きさが大きいものほど前記絶縁部材のエッチング量が大きくなる条件で行う第１工程と、前記第１工程の後に、前記絶縁部材のエッチングを、開口の大きさが小さいものほど前記絶縁部材のエッチング量が大きくなる条件で行う第２工程と、を含んでおり、前記第１工程では、前記構造の前記第１の高さの上面の上に、第１の幅を有する第１の開口であってその底面が前記第２の高さよりも高い第１の開口を形成し、前記構造の前記第２の高さの上面の上に、第２の幅を有する第２の開口であってその底面が前記第２の高さよりも高い第２の開口を形成し、前記構造の前記第１の高さの上面の上かつ前記第１の開口とは異なる位置に、前記第１の幅および前記第２の幅よりも大きい第３の幅を有する第３の開口であってその底面が前記第２の高さよりも高い第３の開口を形成し、前記第２工程では、前記絶縁部材のうちの前記第３の開口の下の部分を残存させながら、前記絶縁部材のうちの前記第１の開口および前記第２の開口のそれぞれの下の部分を前記構造の前記第１の高さおよび前記第２の高さのそれぞれの上面が露出するように除去することを特徴とする。
本発明によれば、絶縁部材に開口と該開口より幅が大きく且つ深さが小さい他の開口とを形成する際に、絶縁部材の下地である構造のうち該開口によって露出される部分の損傷を低減することができる。
半導体装置の構造の例を説明するための図である。 絶縁部材に形成する開口の形状の例を説明するための図である。 半導体装置の製造方法の例を説明するための図である。 マイクロローディング現象および逆マイクロローディング現象を説明するための図である。
図１は、半導体装置Ｉの製造工程の途中における構造を説明するための模式図である。半導体装置Ｉは、構造ＳＴと、構造ＳＴの上に形成された絶縁部材ＯＸとを備える。構造ＳＴは、その上面に高低差を有しており、第１の高さＨ１と、高さＨ１よりも高い第２の高さＨ２とを有する。構造ＳＴは、例えば、半導体基板ＳＵＢと、基板ＳＵＢに形成されたＭＯＳトランジスタ（ここではゲート電極Ｇのみ図示）と、それらを覆う絶縁性の膜Ｆとを含む。構造ＳＴの上面の高低差は、ゲート電極Ｇの厚さにしたがう。ゲート電極Ｇの厚さは例えば５０〜２００ｎｍ程度である。
絶縁部材ＯＸは、例えば、複数の層間絶縁膜のうちの第１層の絶縁膜である。絶縁部材ＯＸは、開口ＯＰ１〜ＯＰ３を含む複数の開口を有しており、これらの開口ＯＰ１〜ＯＰ３には、後に金属部材がそれぞれ設けられる。開口ＯＰ１の深さは、開口ＯＰ２および開口ＯＰ３のそれぞれの深さよりも大きい。開口ＯＰ３の深さは、典型的には、開口ＯＰ２の深さより小さいが、開口ＯＰ２の深さより大きくてもよい。
より詳細には、絶縁部材ＯＸは、図１に例示されるように、ゲート電極Ｇによって厚さが互いに異なる２つの部分（即ち、ゲート電極Ｇが存在しない部分の上に位置し且つ厚さが大きくなっている部分、及び、ゲート電極Ｇが存在する部分の上に位置し且つ厚さが小さくなっている部分）を有する。例えば、厚さが大きくなっている部分の厚さは、３００〜７００ｎｍ程度である。開口ＯＰ１は、絶縁部材ＯＸのうち該厚さが大きくなっている部分に形成される。開口ＯＰ１の深さは、該厚さが大きくなっている部分の厚さと等しく、又は、それより大きい。一方、開口ＯＰ２は、絶縁部材ＯＸのうち、厚さが小さくなっている部分に形成される。該厚さが小さくなっている部分の厚さは、実質的には、上述の厚さが大きくなっている部分の厚さから構造ＳＴの上面の高低差を差し引いた値（例えば、２００〜６００ｎｍ程度、典型的には３００〜５００ｎｍ程度）である。
開口ＯＰ１に設けられる金属部材は、例えば、上記トランジスタのソース又はドレインに接続されたコンタクトプラグを形成する（「成す」と表現してもよい。）。開口ＯＰ２に設けられる金属部材は、ゲート電極Ｇに接続されたコンタクトプラグを形成する。また、開口ＯＰ３に設けられる金属部材は、例えば、アライメントマーク（又はその一部）を形成する。
ここで、アライメントマーク用の開口ＯＰ３の深さについて述べる。例えば露光装置を用いて半導体ウェハ等の対象物に対して露光処理を行う際には、アライメントマークを用いて露光位置を調整する。具体的には、アライメントマークを有する対象物に光を照射し、その反射光に基づいて該アライメントマークが検出される。より具体的には、アライメントマークは高低差を有しており、該高低差によって反射光の位相がずれる（高さが高い部分からの反射光と、高さが低い部分からの反射光とで位相がずれる）ため、コントラストが生じる。アライメントマークは、このコントラストに基づいて検出されうる。アライメントマークを検出しやすくするため、例えば、アライメントマークの高低差（即ち、開口ＯＰ３の深さ）を、５０ｎｍより大きくするとよく、典型的には、１００ｎｍ程度またはそれ以上にするとよい。また、該高低差を４００ｎｍ以下に抑えてもよい。
図２は、アライメントマーク用の開口ＯＰ３の例を示す模式図である。図２（ａ１）は、開口ＯＰ３の形状の第１の例の上面図を示しており、図２（ｂ１）は、カットラインＡ−Ａ’での断面構造を示している。図２（ａ２）は、開口ＯＰ３の形状の第２の例の上面図を示しており、図２（ｂ２）は、カットラインＢ−Ｂ’での断面構造を示している。開口ＯＰ３は、所定の溝を有していればよく、平面視（基板ＳＵＢの上面に対する平面視）において、円形形状、多角形形状、ライン状、その他任意の形状をとりうる。例えば、平面視において、開口ＯＰ３は、図２（ａ１）及び（ｂ１）に示されるようにリング状に形成されてもよいし、図２（ａ２）及び（ｂ２）に示されるように矩形形状に形成されてもよい。
本例では、開口ＯＰ３に設けられる金属部材がアライメントマークを形成する例を示したが、この例に限られるものではない。例えば、該金属部材は、半導体装置Ｉ（又は半導体チップ）の外周に沿って設けられるガードリング（又はその一部）を形成してもよい。或いは、半導体装置Ｉが、光電変換部を備える固体撮像装置の場合には、該金属部材は、光電変換部への光を制限し又は光電変換部以外の部分への光を制限するための遮光部材（又はその一部）を形成してもよい。なお、該光電変換部以外の部分は、例えば、ＣＭＯＳイメージセンサにおける増幅トランジスタなどの画素トランジスタや、グローバル電子シャッター構造のＣＭＯＳイメージセンサにおける光電変換部で生成された信号電荷を保持するための電荷保持部を含む。
なお、絶縁部材ＯＸおよび各開口ＯＰ１〜ＯＰ３に設けられる金属部材の上には、配線パターン（第１の配線層又はそれより上の配線層）や他の絶縁部材（第２層又はそれより上の層の層間絶縁膜）等が配されうるが、ここでは説明を容易にするため不図示とする。
以下、図３を参照しながら、半導体装置Ｉの製造方法のうち、主に上述の開口ＯＰ１〜ＯＰ３を形成する工程を、実施例の１つとして述べる。半導体装置Ｉは、公知の半導体製造プロセスを用いて製造することが可能である。
図３（ａ）の工程では、シリコン等で構成された基板ＳＵＢにＭＯＳトランジスタ等の各素子を形成した後、該トランジスタのゲート電極Ｇと基板ＳＵＢとを覆うように絶縁性の膜Ｆを形成する。膜Ｆは、例えば窒化シリコン等で構成されればよく、膜Ｆは、後述するようにエッチングストッパとして作用しうる他、半導体装置Ｉが固体撮像装置の場合には、光電変換部の上に配されることによって反射防止膜としても作用しうる。これにより構造ＳＴが得られる。
さらに、構造ＳＴの上には、絶縁部材ＯＸが形成される。絶縁部材ＯＸは、例えば酸化シリコン等で構成され、堆積法により形成された後に化学機械研磨（ＣＭＰ）によってその上面が平坦化されればよい。
図３（ｂ）の工程では、絶縁部材ＯＸの上にレジストパターンＲを形成する。レジストパターンＲは、開口ＯＰ１０、ＯＰ２０及びＯＰ３０を有する。レジストパターンＲの開口ＯＰ１０は、絶縁部材ＯＸに形成される前述の開口ＯＰ１に対応する。同様に、レジストパターンＲの開口ＯＰ２０及びＯＰ３０は、絶縁部材ＯＸに形成される前述の開口ＯＰ２及びＯＰ３にそれぞれ対応する。
図３（ｃ）の工程（「工程Ｓ１」とする）では、絶縁部材ＯＸに対して第１のエッチングを行い、該エッチングは、マイクロローディング現象を伴う条件の下で為される。マイクロローディング現象を伴うエッチングとは、図４（ａ）に例示されるように、具体的には、開口の幅（大きさ）が大きいものほど絶縁部材ＯＸのエッチング量が大きくなる条件でエッチングをいう。この現象は、幅の小さい開口の場合、その底部に到達するエッチングガス、イオン、ラジカル等の量が、幅の大きい開口の場合に対して少なくなることに起因すると考えられる。
例えば、工程Ｓ１では、Ｃ４Ｆ８およびＡｒを含むガス雰囲気の下でエッチングを行うとよい。この条件の下、工程Ｓ１では、絶縁部材ＯＸに、開口ＯＰ１１、ＯＰ２１及びＯＰ３１を形成する。開口ＯＰ１１は、構造ＳＴの高さＨ１の上面の上に形成され、第１の幅Ｗ１を有する。開口ＯＰ２１は、構造ＳＴの高さＨ２の上面の上に形成され、第２の幅Ｗ２を有する。開口ＯＰ３１は、構造ＳＴの高さＨ１の上面の上かつ開口ＯＰ１１とは異なる位置に形成され、第３の幅Ｗ３を有する。典型的には、幅Ｗ１および幅Ｗ２は、０．１５μｍから０．４μｍの範囲内であり、幅Ｗ３は、０．４μｍから２μｍの範囲内である。幅Ｗ３は、幅Ｗ１および幅Ｗ２よりも大きい。幅Ｗ１と幅Ｗ２とは互いに等しくてもよいし、互いに異なっていてもよい。なお、開口ＯＰ１１、ＯＰ２１及びＯＰ３１の各々はテーパー形状を有していてもよく、この場合、開口ＯＰ１１、ＯＰ２１及びＯＰ３１の各々の幅の大小関係は、絶縁部材ＯＸの上面での幅について比較されればよい。開口ＯＰ１１、ＯＰ２１及びＯＰ３１の底面はいずれも高さＨ２よりも高くに位置し、また、工程Ｓ１のエッチング条件によると、開口ＯＰ３１の底面は開口ＯＰ１１及びＯＰ２１の底面よりも高くに位置する。
その後、図３（ｄ）の工程（「工程Ｓ２」とする）では、絶縁部材ＯＸに対して第２のエッチングを行い、該エッチングは、逆マイクロローディング現象を伴う条件の下で為される。逆マイクロローディング現象を伴うエッチングとは、図４（ｂ）に例示されるように、具体的には、開口の幅が小さいものほど絶縁部材ＯＸのエッチング量が大きくなる条件でエッチングをいう。この現象は、幅の大きい開口の場合、その底部に形成され且つエッチングを妨げうる反応生成物の量が、幅の小さい開口の場合に対して多くなることに起因すると考えられる。
例えば、工程Ｓ２では、Ｃ４Ｆ６およびＯ２を含むガスの雰囲気の下でエッチングを行うとよい。この条件の下、工程Ｓ２では、絶縁部材ＯＸのうち、開口ＯＰ３１の下の部分を残存させながら、開口ＯＰ１１及びＯＰ２１のそれぞれの下の部分を、構造ＳＴの高さＨ１及びＨ２のそれぞれの上面が露出するように除去する。工程Ｓ２により、開口ＯＰ１２、ＯＰ２２及びＯＰ３２が形成される。
工程Ｓ２のエッチング条件は、絶縁部材ＯＸのエッチング量が構造ＳＴのエッチング量よりも大きくなるように設定される（即ち、絶縁部材ＯＸの選択比を大きくする。）。本例では、絶縁部材ＯＸ（酸化シリコン）の下地である構造ＳＴは、その表面を覆う膜Ｆであって絶縁部材ＯＸとは異なる材料で構成された絶縁性の膜Ｆ（窒化シリコン）を含む。この膜Ｆは、工程Ｓ２のエッチング条件の下では、エッチングストッパとして作用する。
なお、開口ＯＰ１２、ＯＰ２２及びＯＰ３２は、前述の工程Ｓ１で形成された開口ＯＰ１１、ＯＰ２１及びＯＰ３１にそれぞれ対応する。換言すると、工程Ｓ１で形成された開口ＯＰ１１、ＯＰ２１及びＯＰ３１は、工程Ｓ２によって開口ＯＰ１２、ＯＰ２２及びＯＰ３２にそれぞれ成形されるとも言える。
なお、工程Ｓ２のエッチング条件の下では、開口ＯＰ３１での絶縁部材ＯＸのエッチング量は比較的少ないが、該エッチング量は実質的になくてもよく、その場合、開口ＯＰ３１の深さと開口ＯＰ３２の深さとは互いに実質的に等しくてもよい。
図３（ｅ）の工程では、膜Ｆのうち各開口により露出された部分をエッチングにより除去して、各開口に対応するゲート電極Ｇの上面および基板ＳＵＢの上面を露出させる。図１を参照しながら述べた開口ＯＰ１、ＯＰ２及びＯＰ３は、本工程によって形成され、前述の工程Ｓ２で形成された開口ＯＰ１２、ＯＰ２２及びＯＰ３２にそれぞれ対応する。換言すると、工程Ｓ２で形成された開口ＯＰ１２、ＯＰ２２及びＯＰ３２は、本工程によって開口ＯＰ１、ＯＰ２及びＯＰ３にそれぞれ成形されるとも言える。
その後、図３（ｆ）〜（ｇ）の工程では、開口ＯＰ１〜ＯＰ３に金属部材を形成する。具体的には、開口ＯＰ１及びＯＰ２を金属部材でそれぞれ埋めて、コンタクトプラグＣＴ１及びＣＴ２を形成する。また、開口ＯＰ３に、金属部材を、該金属部材が開口ＯＰ３の側面および底部を覆いながら凹形状の上面を形成するように形成し、アライメントマークの一部である部分ＰＴ３を形成する。より具体的には、まず、図３（ｆ）に例示されるように、開口ＯＰ１〜ＯＰ３が形成された絶縁部材ＯＸの上に、開口ＯＰ３の深さよりも小さい厚さの金属部材Ｍ０を堆積する。その後、図３（ｇ）に例示されるように、該堆積された金属部材Ｍ０の一部を、絶縁部材ＯＸの上面が露出するようにＣＭＰによって除去する。なお、金属部材Ｍ０は、各素子の端子を所定の配線パターンに電気的に接続するための金属（タングステンや銅等）の他、バリアメタル（チタンや窒化チタン等）を含んでもよい。
最後に、図３（ｈ）に例示されるように、配線パターン等を形成するための金属部材Ｍ１を堆積する。金属部材Ｍ１は、その上面に、絶縁部材ＯＸの上面と、部分ＰＴ３が形成された開口ＯＰ３とにしたがって形成された高低差を有し、該高低差によってアライメントマークの検出が可能になる。その後、金属部材Ｍ１のパターニングを行えばよい。なお、この金属部材Ｍ１は、アルミニウムや銅等で構成された第１部分Ｍ１１と、該第１部分の下面および上面に配され且つチタンや窒化チタン等で構成された第２部分Ｍ１２とを含んでもよい。部分Ｍ１２は、バリアメタルや反射防止膜として作用しうる。
上述の実施例によると、開口ＯＰ１〜ＯＰ３を形成する工程は、主に２つのエッチング工程Ｓ１及びＳ２を含み、工程Ｓ１ではマイクロローディング現象を伴うエッチングを行い、工程Ｓ２では逆マイクロローディング現象を伴うエッチングを行う。
開口ＯＰ１〜ＯＰ３を、逆マイクロローディング現象を伴うエッチングのみで（マイクロローディング現象を伴うエッチングを用いないで）形成しようとすると、開口ＯＰ３を十分な深さを確保しながら形成することが難しい。図４（ｂ）は、幅の大きい開口を形成している間に、幅の小さい開口でのエッチングが進み、ゲート電極Ｇが損傷した態様を例示している。そこで、マイクロローディング現象を伴うエッチングおよび逆マイクロローディング現象を伴うエッチングの双方を用いることにより、開口ＯＰ１及びＯＰ２を形成すると共に、開口ＯＰ３を十分な深さを確保しながら形成することができる。
また、逆マイクロローディング現象を伴うエッチングでは、構造ＳＴ（本例では膜Ｆ）に対する絶縁部材ＯＸの選択比が、マイクロローディング現象を伴うエッチングの場合よりも大きい。そこで、先にマイクロローディング現象を伴うエッチングを行い、その後、逆マイクロローディング現象を伴うエッチングを行う。例えば、高さＨ２から絶縁部材ＯＸの上面までの大きさが３５０ｎｍ程度の場合には、工程Ｓ１のエッチングを、絶縁部材ＯＸのエッチング量を３００ｎｍ以下に抑えて中止し、その後、工程Ｓ２のエッチングを開始するとよい。これにより、ゲート電極Ｇの上面の損傷を防ぐことができ、一般に、工程Ｓ１及びＳ２の順序を逆にした場合に比べて、構造ＳＴの高さＨ１の上面の損傷を低減することができる。
なお、本発明は上述の実施例に限られるものではなく、本発明の趣旨を逸脱しない範囲で、その一部（例えば、上述の実施例において示されたパラメータ、材料等）は、適宜、変更されてもよい。
Ｉ：半導体装置、Ｈ１：第１の高さ、Ｈ２：第２の高さ、ＳＴ：構造、ＯＸ：絶縁部材。

Claims (13)

  1. 第１の高さと前記第１の高さよりも高い第２の高さとを有する構造の上に絶縁部材を形成する工程と、
    前記絶縁部材に複数の開口を形成する工程と、を有し、
    前記複数の開口を形成する工程は、
    前記絶縁部材のエッチングを、開口の大きさが大きいものほど前記絶縁部材のエッチング量が大きくなる条件で行う第１工程と、
    前記第１工程の後に、前記絶縁部材のエッチングを、開口の大きさが小さいものほど前記絶縁部材のエッチング量が大きくなる条件で行う第２工程と、
    を含んでおり、
    前記第１工程では、
    前記構造の前記第１の高さの上面の上に、第１の幅を有する第１の開口であってその底面が前記第２の高さよりも高い第１の開口を形成し、
    前記構造の前記第２の高さの上面の上に、第２の幅を有する第２の開口であってその底面が前記第２の高さよりも高い第２の開口を形成し、
    前記構造の前記第１の高さの上面の上かつ前記第１の開口とは異なる位置に、前記第１の幅および前記第２の幅よりも大きい第３の幅を有する第３の開口であってその底面が前記第２の高さよりも高い第３の開口を形成し、
    前記第２工程では、前記絶縁部材のうちの前記第３の開口の下の部分を残存させながら、前記絶縁部材のうちの前記第１の開口および前記第２の開口のそれぞれの下の部分を前記構造の前記第１の高さおよび前記第２の高さのそれぞれの上面が露出するように除去する
    ことを特徴とする半導体装置の製造方法。
  2. 前記構造は、半導体基板と該半導体基板に形成されたＭＯＳトランジスタとを含み、
    前記第１の高さと前記第２の高さにより形成される前記構造の上面の高低差は、前記ＭＯＳトランジスタのゲート電極の厚さにしたがう
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第２工程では、前記絶縁部材のエッチング量が前記構造のエッチング量よりも大きくなる条件でエッチングを行う
    ことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記構造は、その表面が、前記絶縁部材とは異なる材料で構成された絶縁性の膜で覆われており、
    前記第２工程では、前記絶縁性の膜はエッチングストッパとして作用する
    ことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記絶縁部材は酸化シリコンで構成され、前記絶縁性の膜は窒化シリコンで構成されている
    ことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第１工程では、Ｃ４Ｆ８およびＡｒを含むガス雰囲気の下でエッチングを行い、
    前記第２工程では、Ｃ４Ｆ６およびＯ２を含むガスの雰囲気の下でエッチングを行う
    ことを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記第１の幅および前記第２の幅は、０．１５μｍから０．４μｍの範囲内であり、
    前記第３の幅は、０．４μｍから２μｍの範囲内である
    ことを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記複数の開口を形成する工程の後に前記複数の開口に金属部材を形成する工程をさらに有する
    ことを特徴とする請求項１から請求項７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記金属部材を形成する工程では、
    前記複数の開口を形成する工程で形成された開口であって前記第１の開口に対応する開口と、前記複数の開口を形成する工程で形成された開口であって前記第２の開口に対応する開口とを金属部材で埋め、且つ、
    前記複数の開口を形成する工程で形成された開口であって前記第３の開口に対応する開口に、金属部材を、該金属部材が該開口の側面および底部を覆いながら凹形状の上面を形成するように形成する
    ことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記金属部材を形成する工程は、
    前記複数の開口が形成された前記絶縁部材の上に、金属部材を、前記第３の開口に対応する前記開口の深さよりも小さい厚さで堆積する工程と、
    前記堆積された金属部材の一部を、前記絶縁部材の上面が露出するように化学機械研磨によって除去する工程と、を含む
    ことを特徴とする請求項８または請求項９に記載の半導体装置の製造方法。
  11. 前記第３の開口に対応する前記開口に形成された金属部材は、アライメントマークを成す
    ことを特徴とする請求項８から請求項１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記第３の開口に対応する前記開口に形成された金属部材は、ガードリングを成す
    ことを特徴とする請求項８から請求項１０のいずれか１項に記載の半導体装置の製造方法。
  13. 前記半導体装置は、光電変換部を備える固体撮像装置であり、
    前記第３の開口に対応する前記開口に形成された金属部材は、光を制限するための遮光部材を成す
    ことを特徴とする請求項８から請求項１０のいずれか１項に記載の半導体装置の製造方法。
JP2015027943A 2015-02-16 2015-02-16 半導体装置の製造方法 Expired - Fee Related JP6486137B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015027943A JP6486137B2 (ja) 2015-02-16 2015-02-16 半導体装置の製造方法
US14/995,397 US9461086B2 (en) 2015-02-16 2016-01-14 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015027943A JP6486137B2 (ja) 2015-02-16 2015-02-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016152275A JP2016152275A (ja) 2016-08-22
JP6486137B2 true JP6486137B2 (ja) 2019-03-20

Family

ID=56621526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015027943A Expired - Fee Related JP6486137B2 (ja) 2015-02-16 2015-02-16 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9461086B2 (ja)
JP (1) JP6486137B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739206B (zh) * 2019-10-25 2022-03-11 中国科学院微电子研究所 一种基板及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148270A (ja) 1995-11-21 1997-06-06 Sony Corp エッチング方法及び半導体装置の製造方法
JPH1174174A (ja) * 1997-08-28 1999-03-16 Sharp Corp 半導体装置の製造方法
JP4039504B2 (ja) 1998-11-10 2008-01-30 シャープ株式会社 半導体装置の製造方法
JP2001313337A (ja) * 2000-02-23 2001-11-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2001284204A (ja) * 2000-03-28 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
JP2002319619A (ja) * 2001-04-20 2002-10-31 Matsushita Electric Ind Co Ltd 半導体装置およびエッチング方法
TW518719B (en) * 2001-10-26 2003-01-21 Promos Technologies Inc Manufacturing method of contact plug
US6903022B2 (en) * 2002-10-03 2005-06-07 Promos Technologies Inc. Method of forming contact hole
TW200425298A (en) * 2003-05-01 2004-11-16 Nanya Technology Corp Fabrication method for a damascene bitline contact
KR101029384B1 (ko) * 2003-07-02 2011-04-15 어드밴스드 마이크로 디바이시즈, 인코포레이티드 집적 회로의 컨택 사이즈들의 사이즈를 정함으로써 멀티레벨 컨택들을 제조하는 방법
JP5082338B2 (ja) 2006-08-25 2012-11-28 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP4257357B2 (ja) 2006-09-27 2009-04-22 エルピーダメモリ株式会社 半導体装置の製造方法
JP2010161156A (ja) * 2009-01-07 2010-07-22 Tokyo Electron Ltd プラズマエッチング方法
JP2010245101A (ja) 2009-04-01 2010-10-28 Hitachi High-Technologies Corp ドライエッチング方法
JP5035300B2 (ja) 2009-06-15 2012-09-26 株式会社デンソー 半導体装置の製造方法
JP5601974B2 (ja) * 2010-01-19 2014-10-08 パナソニック株式会社 半導体装置及びその製造方法
CN102623396B (zh) * 2012-04-17 2014-05-14 上海华力微电子有限公司 连接孔的形成方法
JP2014096475A (ja) * 2012-11-09 2014-05-22 Ps4 Luxco S A R L 半導体装置の製造方法
US9269709B2 (en) * 2013-02-25 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. MOS transistor structure and method
US9142452B2 (en) * 2013-07-22 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask removal scheme

Also Published As

Publication number Publication date
JP2016152275A (ja) 2016-08-22
US20160240576A1 (en) 2016-08-18
US9461086B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
TWI497720B (zh) 半導體裝置及其製造方法
CN103296040B (zh) 在半导体装置中形成不同深度沟槽的方法
JP2012222141A (ja) 半導体チップ
US11527564B2 (en) Manufacturing method of image sensor
EP3249689B1 (fr) Procédé de formation de transistors pdsoi et fdsoi sur un même substrat
CN110690194B (zh) 对准标记结构的制作方法
JP6486137B2 (ja) 半導体装置の製造方法
US8759969B1 (en) Integrated circuit dice with edge finishing
US9711469B2 (en) Semiconductor structure having recess and manufacturing method thereof
US9123579B2 (en) 3D memory process and structures
JP4627448B2 (ja) 半導体装置及び半導体装置の製造方法
US7645679B2 (en) Method for forming isolation layer in semiconductor devices
JP6504755B2 (ja) 半導体装置の製造方法
JP6308067B2 (ja) 半導体装置の製造方法
JP6362373B2 (ja) 光電変換装置の製造方法
CN100375237C (zh) 抗蚀剂填入方法和半导体器件的制造方法
KR100763758B1 (ko) 정렬 키 어셈블리의 제조 방법
CN109755180A (zh) 半导体结构及其制造方法
TWI351736B (en) Methods for forming a semiconductor device
JP2007005384A (ja) 半導体装置およびその製造方法、電子情報機器
KR100681679B1 (ko) 반도체 소자 제조 방법
JP2017022292A (ja) 半導体装置の製造方法
US20080160663A1 (en) Method for manufacturing of cmos image sensor
CN105226098B (zh) 一种FinFET半导体器件及其制备方法
TWI571907B (zh) 開口結構及其製造方法以及內連線結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190219

R151 Written notification of patent or utility model registration

Ref document number: 6486137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees