JP6478718B2 - 撮像素子および撮像装置 - Google Patents

Description

本発明は、撮像素子および撮像装置に関するものである。

従来、１画素に１つのマイクロレンズと２つのフォトダイオード（以下、ＰＤ）を設けることにより、同じ画素内の各ＰＤが撮影レンズの異なる瞳面の光を受光する撮像素子が知られている（特許文献１参照）。このような撮像素子を用いた撮像装置では、各々のＰＤの信号から位相差方式の焦点検出を行うことができる。

また、２つのＰＤの信号を加算することで観賞用の画像信号を生成できるため、１つの撮像素子を用いて撮像と同時に位相差方式の焦点検出を行うことができる。

特開２０１３−１０６１９４号

しかしながら、特許文献１のように１画素に２つのＰＤを備えた構成では、２つのＰＤの信号を個別に読み出すために、１画素に１つのＰＤを備えた構成と比べて約２倍の読み出し時間がかかるという問題がある。

本発明は、上記課題に鑑みてなされたものであり、１つの撮像素子を用いて撮像と同時に位相差検出を行う構成において、信号読み出し時間を短縮することを目的とする。

本発明の撮像素子は、各々がＭ個（Ｍは２以上の自然数）の光電変換部を有する複数の第１の単位画素と、各々がＮ個（Ｎは自然数）の光電変換部を有する複数の第２の単位画素とが行列状に配置された画素配列と、前記画素配列の列毎に設けられ、前記第１の単位画素の信号を出力する第１の列出力線と、前記画素配列の列毎に設けられ、前記第２の単位画素の信号を出力する前記第１の列出力線とは異なる第２の列出力線とを備え、前記第２の列出力線の１列あたりの本数が前記第１の列出力線の１列あたりの本数よりも少ないことを特徴とする。

本発明によれば、複数の光電変換部を有する単位画素を備えた撮像素子において、光電変換部の面積を確保しながら信号の高速読み出しを可能とする。

本発明の実施例における撮像装置のブロック図。 本発明の実施例における撮像素子の画素配置図。 本発明の実施例１における単位画素内の構成を示す回路図。 本発明の実施例１における撮像素子の回路構成を示す図。 本発明の実施例１における駆動方法を示すタイミングチャート。 本発明の実施例２における単位画素内の構成を示す回路図。 本発明の実施例２における撮像素子の回路構成を示す図。 本発明の実施例２における第１の駆動方法を示すタイミングチャート。 本発明の実施例２における第２の駆動方法を示すタイミングチャート。 本発明の実施例２における駆動切り替えに関するフローチャート。 本発明の実施例１における単位画素内の構成を示す回路図。 本発明の実施例２における単位画素内の構成を示す回路図。

（実施例１）
図１は、本発明実施例の撮像装置のブロック図である。図１において、撮影レンズ１００を通過した光は、その焦点位置近傍に結像する。撮影レンズ１００は、焦点検出（距離測定）結果に応じて焦点を合わせる為の動作を行なう焦点駆動機構（不図示）を備えている。撮像素子１０１は、ＣＭＯＳセンサーなどに代表される固体撮像素子である。撮像素子１０１は、マイクロレンズ１０２、フォトダイオード２０１、２０２を備えている。

アナログ信号処理回路（ＡＦＥ）１０４は、撮像素子１０１から出力される画像信号に対して相関二重サンプリング処理、信号増幅、基準レベル調整、Ａ／Ｄ変換処理等を行う。なお、ＡＦＥ１０４内の各構成は、撮像素子１０１に内蔵されていてもかまわない。デジタル信号処理回路（ＤＦＥ）１０５は、アナログ信号処理回路１０４から出力される画像信号に対して基準レベル調整等のデジタル画像処理を行う。

画像処理回路１０６は、デジタル信号処理回路１０５から出力された画像信号に対して後述するＡ像出力とＢ像出力の相関演算や焦点検出、所定の画像処理や欠陥補正等を施す。メモリ回路１０７は、不揮発性メモリである。記録回路１０８は、画像処理回路１０６から出力された画像信号等をメモリカード等の記録媒体に記録保持する。

制御回路１０９は、撮像素子１０１や画像処理回路１０６等の撮像装置全体を統括的に駆動・制御する。操作回路１１０は、撮像装置に備え付けられた操作部材からの信号を受け付け、制御回路１０９に対してユーザーの命令を反映する。一例としては、一般的な撮影モード（静止画モード、動画モード、高速撮影モード、低速撮影モードなど）の切り替えなどの制御を行なう。表示回路１１１は、撮影後の画像やライブビュー画像、各種設定画面等を表示する。

図２は、撮像素子１０１を図１の光軸Ｚ方向から見た図である。図２を用いて、撮像素子１０１の構成について説明する。図２に示すように、撮像素子１０１は、単位画素が行列方向に略等間隔に配置された画素配列を備えている。なお、図２の画素配列には、２行２列の画素のみを示すが、実際にはさらに多数の単位画素が行列状に配置されている。また、本実施例では、１つのマイクロレンズ１０２とともに構成される要素を１つの画素である単位画素と定義する。

ここで、第１の単位画素２０４には、１つのマイクロレンズ１０２に対して分割された２つのフォトダイオード２０１Ａ乃至２０１Ｂが行方向（Ｘ軸方向）に配設されている。また、第２の単位画素２０５には、１つのマイクロレンズ１０２に対して１つのフォトダイオード２０１が配置されているものとする。図２のように、第１の単位画素２０４と第２の単位画素２０５が行方向および列方向に交互に配置されている。

各単位画素の上部には、赤、緑、青のいずれかのカラーフィルターが配置されている。そして、相対的に感度が高くなるように、第１の単位画素２０４には緑色の光を最も透過する緑のカラーフィルターが配置されている。第２の単位画素２０５には赤色の光を最も透過する赤のカラーフィルター、または青色の光を最も透過する赤のカラーフィルターが配置されている。すなわち、第１の単位画素２０４と第２の単位画素２０５は異なる分光透過率のカラーフィルターを有する。また、図２に示す４画素の構成でベイヤ配置となるように各色のカラーフィルターが規則的に配設されている。

つぎに、第１の単位画素２０４および第２の単位画素２０５の構成を図３を用いて説明する。図３は、本発明の実施例１における単位画素の構成を示す回路図である。図３においても、図２同様に２行２列の画素のみを示すが、実際にはさらに多数の単位画素が配置されている。

第１の単位画素２０４は、第１のフォトダイオード２０１Ａ、第２のフォトダイオード２０１Ｂ、第１の転送スイッチ３０２Ａ、第２の転送スイッチ３０２Ｂを備えている。また、第１のフローティングディフュージョン領域３０３Ａ、第２のフローティングディフュージョン領域３０３Ｂ、第１の増幅部３０４Ａ、第２の増幅部３０４Ｂを備えている。さらに、第１のリセットスイッチ３０５Ａ、第２のリセットスイッチ３０５Ｂ、第１の選択スイッチ３０６Ａ、第２の選択スイッチ３０６Ｂを備えている。

フォトダイオード２０１Ａ、２０１Ｂは、同一のマイクロレンズを通過した光を受光し、その受光量に応じた信号電荷を生成する光電変換部として機能する。第１の単位画素２０４は、Ｍ個の光電変換部を有する。ここでは、第１の単位画素２０４が２個の光電変換部を備える例について説明するが、Ｍは２以上の自然数であればよい。転送スイッチ３０２Ａ、３０２Ｂは、転送パルス信号ＰＴＸによってオンオフ制御され、フォトダイオード２０１Ａ、２０１Ｂで発生した電荷をそれぞれに対応するフローティングディフュージョン領域３０３Ａ、３０３Ｂに転送する。

フローティングディフュージョン領域３０３Ａ、３０３Ｂは、フォトダイオード２０１Ａおよび２０１Ｂから転送された電荷をそれぞれ一時的に保持するとともに、保持した電荷を電圧信号に変換する電荷電圧変換部として機能する。

増幅部３０４Ａ、３０４Ｂは、ＭＯＳトランジスタであり、列出力線３０７Ａ、３０７Ｂを介して、後述する図４の定電流源１２０２と接続されることでソースフォロワアンプとして動作する。そして、フローティングディフュージョン領域３０３Ａ、３０３Ｂに保持した電荷に基づく電圧信号を増幅して画素信号として出力する。

ここで、本実施例では、フォトダイオード２０１Ａで発生し、フローティングディフュージョン領域３０３Ａに転送された電荷に基づく画素信号をＡ像信号と称する。また、フォトダイオード２０１Ｂで発生し、フローティングディフュージョン領域３０３Ｂに転送された電荷に基づく画素信号をＢ像信号と称する。

リセットスイッチ３０５Ａ、３０５Ｂは、リセットパルス信号ＰＲＥＳによってオンオフ制御され、フローティングディフュージョン領域３０３Ａ、３０３Ｂの電位を、共通電源３０８により供給される基準電位ＶＤＤにリセットする。

選択スイッチ３０６Ａ、３０６Ｂは、垂直選択パルス信号ＰＳＥＬによってオンオフ制御され、増幅部３０４Ａ、３０４Ｂで増幅されたＡ像信号とＢ像信号をそれぞれ列出力線３０７Ａ、３０７Ｂに出力する。

列出力線３０７Ａ、３０７Ｂは、画素配列の列毎に設けられ、１列の第１の単位画素２０４に接続された第１の列出力線である。なお、列出力線３０７Ａ、３０７Ｂは、隣接列の異なる行にある複数の第１の単位画素２０４で共有される。図３においては、１行目２列目にある第１の単位画素２０４と２行目３列目にある第１の単位画素２０４で共有されている。

第２の単位画素２０５は、フォトダイオード２０１、転送スイッチ３０２、フローティングディフュージョン領域３０３、増幅部３０４、リセットスイッチ３０５、選択スイッチ３０６を備えている。基本的に、第１の単位画素２０４の片側のフォトダイオードおよび回路構成と同様であり、画素信号が列出力線３０７Ｃに出力される。

フォトダイオード２０１は、マイクロレンズを通過した光を受光し、その受光量に応じた信号電荷を生成する光電変換部として機能する。第２の単位画素２０５は、Ｎ個の光電変換部を有する。ここでは、第２の単位画素２０５が１個の光電変換部を備える例について説明するが、Ｎは自然数であればよい。

列出力線３０７Ｃは、第２の単位画素２０５に接続された第２の列出力線であり、第２の列出力線は前述した第１の列出力線とは異なる列出力線として配設されている。なお、列出力線３０７Ｃは、隣接列の異なる行にある複数の第２の単位画素２０５で共有される。図３においては、１行目１列目にある第２の単位画素２０５と２行目２列目にある第２の単位画素２０５で共有されている。

増幅部３０４は、ＭＯＳトランジスタであり、第１の単位画素２０４と同様に、列出力線３０７Ｃを介して後述する図４の定電流源１２０２と接続されることでソースフォロワアンプとして動作する。そして、フローティングディフュージョン領域３０３に保持した電荷に基づく電圧信号を増幅して画素信号として出力する。

すなわち、第１の単位画素２０４は、画素内の増幅部の個数（ここでは２個）に対応する本数（ここでは２本）の第１の列出力線に接続される。また、第２の単位画素２０５は、画素内の増幅部の数（ここでは１個）に対応する本数（ここでは１本）の第２の列出力線に接続される。

本実施例では、第１の単位画素２０４が接続される第１の列出力線の本数は１列あたりｍ本、第２の単位画素２０５が接続される第２の列出力線の本数は１列あたりｎ本であり、ｍとｎの関係は、ｍ＞ｎとなる。すなわち、第２の列出力線の１列あたりの本数が第１の列出力線の１列あたりの本数よりも少ない。

また、第１の列出力線３０７Ａ、３０７Ｂは、隣接列の異なる行にある複数の第１の単位画素２０４で共有する構成とすることで、配設本数を減らすことができる。同様に、第２の出力線３０７Ｃは、隣接列の異なる行にある複数の第２の単位画素２０５で共有する構成とすることで、配設本数を減らすことができる。

なお、本実施例では、図３に示すように、各単位画素にフローティングディフュージョン領域と増幅部（ソースフォロワアンプ）を備えているが、本発明はそのような構成に限定されるものではない。例えば、読み出し時刻が異なる行にある単位画素で共有する構成でもよい。

具体的には、図１１に示すように、１行目の第１の単位画素２０４−１２と２行目の第１の単位画素２０４−２１でフローティングディフュージョン領域３０３Ａ、３０３Ｂ、増幅部３０４Ａ、３０４Ｂ、および選択スイッチ３０６Ａ、３０６Ｂを共有する。また、１行目にある第２の単位画素２０５−１１と２行目にある第１の単位画素２０５−２２でフローティングディフュージョン領域３０３、増幅部３０４、および選択スイッチ３０６を共有する構成であっても、同様の効果を得ることができる。

つぎに、図４は、本発明の実施例１における撮像素子の回路構成の一例である。画素領域１２００には、複数の単位画素（図２、図３で説明した第１の単位画素２０４および第２の単位画素２０５）が行列状に配置されている。なお、ここでは、説明を簡略化するために、４×４画素で示してあるが、実際にはさらに多数の単位画素が配置される。

垂直シフトレジスタ１２０１は、各行の画素毎に駆動パルスを送出することで垂直走査を行なう。なお、図４では簡略化のために、転送パルス信号ＰＴＸが送出される駆動信号線１２２２のみ図示してあるが、実際には各行毎にリセットパルス信号ＰＲＥＳ、選択スイッチ制御信号ＰＳＥＬなどが送出される複数の駆動信号線も接続されている。

垂直シフトレジスタ１２０１から送出された転送パルス信号ＰＴＸは、転送スイッチ３０２、３０２Ａ、３０２Ｂをオンオフ制御する。

第１の単位画素２０４は、各フォトダイオード２０１Ａ、２０１Ｂから得られるＡ像信号とＢ像信号を列出力線３０７Ａ、３０７Ｂにそれぞれ出力し、第２の単位画素２０４は、フォトダイオード２０１から得られる画素信号を列出力線３０７Ｃに出力する。

各画素からの信号は、列出力線３０７Ａ、３０７Ｂ、３０７Ｃを介して各々の列に配設された読み出し回路１２０３に入力される。そして、読み出し回路１２０３で処理された信号は、水平走査を行なうための水平シフトレジスタ１２２０により順次、出力アンプ１２２１に出力される。列出力線３０７Ａ乃至３０７Ｃには、定電流源１２０２が接続されている。

読み出し回路１２０３は、各列の列出力線毎に備えられているが、各読み出し回路１２０３の構成は共通であるので、図４では１つの回路のみを詳細に示す。列アンプ回路１２０３−１は、クランプ容量１２０４、フィードバック容量１２０５、列アンプ１２０６、基準電圧源１２０７、およびスイッチ１２２３を備えている。

列アンプ１２０６は、列出力線３０７上の信号電圧を増幅する。基準電圧源１２０７は、列アンプ１２０６の基準電圧Ｖｒｅｆを供給する。スイッチ１２２３は、ＰＣ０Ｒ信号により制御され、オンすることによりフィードバック容量１２０５の両端をショートさせる。クランプ容量１２０４の容量がＣ０、フィードバック容量１２０５の容量がＣｆである場合、列アンプ１２０６の増幅率はＣ０／Ｃｆである。

電源供給回路３２０１は、列アンプ回路１２０３−１への電源供給を行なう。電源供給回路３２０１からの供給電圧は、電源制御スイッチ３２０２を介して列アンプ回路１２０３−１の各々に供給されている。電源供給スイッチ３２０２のオンオフは、Ｐｓａｖｅ１−１信号により制御される。

具体的には、Ｐｓａｖｅ１−１信号がＬｏｗレベルの場合、列アンプ回路１２０３−１への電源供給が行われ、Ｐｓａｖｅ１−１信号がＨｉｇｈレベルの場合、列アンプ回路１２０３−１への電源供給が遮断されてパワーセーブされる。

容量１２１０、容量１２１１は、信号電圧を保持する。スイッチ１２１４、１２１５は、それぞれ容量１２１０、１２１１への書き込みを制御する。スイッチ１２１４は、ＰＴＳ信号でオンオフ制御され、スイッチ１２１５はＰＴＮ信号でオンオフ制御される。

スイッチ１２１８、１２１９は、水平シフトレジスタ１２２０からのＰＨ信号でオンオフ制御される。そして、スイッチ１２１８をオンすることで、容量１２１０に書き込まれた信号が共通出力線１２２４を介して出力アンプ１２２１に出力される。また、スイッチ１２１９をオンすることで、容量１２１１に書き込まれた信号が共通出力線１２２５を介して出力アンプ１２２１に出力される。

つぎに、図５を用いて、画素信号を読み出す駆動方法について説明する。図５は、１行分の駆動シーケンスを示している。

まず、選択スイッチ制御信号ＰＳＥＬをＬｏｗレベルとすることで選択スイッチ３０６、３０６Ａ、３０６Ｂをオフし、リセットパルス信号ＰＲＥＳをＨｉｇｈレベルとすることでリセットスイッチ３０５、３０５Ａ、３０５Ｂをオンする。そして、フローティングディフュージョン領域３０３、３０３Ａ、３０３Ｂをリセットする。

時刻Ｔ＝ｔ１において、転送パルス信号ＰＴＸをＨｉｇｈレベルとすることで転送スイッチ３０２、３０２Ａ、３０２Ｂをオンし、フォトダイオード２０１、２０１Ａ、２０１Ｂをリセットする。時刻Ｔ＝ｔ２において、転送パルス信号ＰＴＸをＬｏｗレベルとすることでリセット状態を解除し、フォトダイオード２０１、２０１Ａ、２０１Ｂで光電荷の蓄積を開始する。

所定時間蓄積を行った後、時刻Ｔ＝ｔ３において、Ｐｓａｖｅ１−１信号をＬｏｗレベルにして、読み出し回路１２０３の列アンプ回路１２０３−１へ電源供給を行う。それとともに、選択スイッチ制御信号ＰＳＥＬをＨｉｇｈレベルにすることで、選択スイッチ３０６、３０６Ａ、３０６Ｂをオンする。時刻Ｔ＝ｔ４において、リセットパルス信号ＰＲＥＳをＬｏｗレベルとすることでリセットスイッチ３０５をオフし、フローティングディフュージョン領域３０３、３０３Ａ、３０３Ｂのリセットを解除する。このときのフローティングディフュージョン領域３０３、３０３Ａ、３０３Ｂの電位を増幅部３０４、３０４Ａ、３０４Ｂにより増幅して列出力線３０７Ａ、３０７Ｂ、３０７Ｃにリセット信号として読み出し、読み出し回路１２０３に入力する。

読み出し回路１２０３では、リセット信号が入力される際に、ＰＣ０Ｒ信号をＨｉｇｈレベルにすることでスイッチ１２２３がオンし、列アンプ１２０６が基準電圧源１２０７から供給される基準電圧Ｖｒｅｆをバッファする状態になっている。そして、フィードバック容量１２０５がリセットされるとともに、クランプ容量１２０４にリセット信号がクランプされる。

その後、時刻Ｔ＝ｔ５でＰＣ０Ｒ信号をＬｏｗレベルにすることでスイッチ１２２３をオフし、時刻Ｔ＝ｔ６でＰＴＮ信号をＨｉｇｈレベルにすることでスイッチ１２１５をオンにしてリセット信号を容量１２１１へ書き込む。その後、時刻Ｔ＝ｔ７でＰＴＮ信号をＬｏｗレベルにすることでスイッチ１２１５をオフする。

つぎに、時刻Ｔ＝ｔ８でＰＴＳ信号をＨｉｇｈレベルにすることでスイッチ１２１４をオンする。続いて、時刻Ｔ＝ｔ９で転送パルス信号ＰＴＸをＨｉｇｈレベルにすることで転送スイッチ３０２、３０２Ａ、３０２Ｂをオンする。そして、フォトダイオード２０１、２０１Ａ、２０１Ｂの光電荷をフローティングディフュージョン領域３０３、３０３Ａ、３０３Ｂへ転送する。

そして、フローティングディフュージョン領域３０３、３０３Ａ、３０３Ｂに転送されたフォトダイオード２０１、２０１Ａ、２０１Ｂの電荷に基づく電位を増幅部３０４、３０４Ａ、３０４Ｂで増幅される。増幅部３０４、３０４Ａ、３０４Ｂにより増幅された画素信号が列出力線３０７Ａ、３０７Ｂ、３０７Ｃに出力され、読み出し回路１２０３に入力される。そして、読み出し回路１２０３の列アンプ１２０６で増幅された画素信号が容量１２１０に書き込まれる。

その後、時刻Ｔ＝ｔ１０で転送パルス信号ＰＴＸをＬｏｗレベルにすることで転送スイッチ３０２、３０２Ａ、３０２Ｂをオフし、時刻Ｔ＝ｔ１１においてＰＴＳ信号をＬｏｗレベルにすることでスイッチ１２１４をオフする。

続いて、時刻Ｔ＝ｔ１２において、Ｐｓａｖｅ１−１信号をＨｉｇｈレベルにすることで読み出し回路１２０３の列アンプ回路１２０３−１へ電源供給を遮断してパワーセーブを行うとともに、時刻Ｔ＝ｔ１２からｔ１３において水平走査を行なう。すなわち、水平シフトレジスタ１２２０の駆動パルスＰＨを読み出し回路毎に順次Ｌｏｗレベル→Ｈｉｇｈレベル→Ｌｏｗレベルとすることにより、スイッチ１２１８、１２１９が順次オフ→オン→オフになるように制御する。

これにより、容量１２１１に保持されたリセット信号が共通出力線１２２４に順次読み出されるとともに、容量１２１０に保持された画素信号が共通出力線１２２５に順次読み出される。そして、読み出された１行分の画素信号とリセット信号の差分（差電圧）が出力アンプ１２２１から出力される。以上のような動作を全行分繰り返し行うことで、全画素の蓄積および信号読み出しが可能である。なお、共通出力線１２２４、１２２５は、各列の信号を読み出す毎に不図時のリセットスイッチにより基準電位にリセットされる。

なお、第１の単位画素２０４の各々は、Ｍ個の光電変換部の信号をＡ像出力、Ｂ像出力として独立して出力する。第１の単位画素２０４から得られるＡ像出力、Ｂ像出力を用いて、後段の画像処理回路１０６などにより焦点検出のための位相差検出の演算が行われる。さらに、Ａ像出力とＢ像出力の合成処理（加算処理）が施され、第２の単位画素２０５から得られる出力とともに用いることで、画像データが生成される。

本実施例では、奇数行（１行目、３行目など）において、列出力線３０７Ａ、３０７Ｂにその左側に位置する第１の単位画素２０４から画素信号が出力され、列出力線３０７Ｃにはその右側に位置する第２の単位画素２０５から画素信号が出力される。一方、偶数行（２行目、４行目など）において、列出力線３０７Ａ、３０７Ｂにその右側に位置する第１の単位画素２０４から画素信号が出力され、列出力線３０７Ｃにはその左側に位置する第２の単位画素２０５の画素信号が出力される。

このような構成において、画像としてのズレが生じないように、読み出した画素出力について、デジタル信号処理回路１０５など後段の回路により位置合わせ処理を行う。ただし、この位置合わせ処理は、列出力線および読み出し回路に関連した補正（例えば、列回路毎のゲイン補正）の後に行なうことが望ましい。これによりハード的なバラツキの補正を簡単に行なうことができる。

以上のように、第１の単位画素からのＡ像信号およびＢ像信号の読み出しと、第２の単位画素からの撮像用信号の読み出しを並行して実行できるため、単位画素が複数のフォトダイオードを備えた構成において、読み出し速度を大幅に向上させることができる。

また、第２の単位画素の列出力線の本数が第１の単位画素の列出力線よりも少ない構成とすることで、列出力線の占める面積を削減し、その分フォトダイオードの占める面積を拡大することで受光特性が改善する。さらに、２つのフォトダイオードの加算信号を撮像信号として用いる第１の単位画素に緑のカラーフィルターを設け、第１の単位画素の感度が相対的に高くなるようにすることで、ノイズの影響を低減することができる。

（実施例２）
実施例１においては、第２の単位画素はフォトダイオードが分割されていない構成であるため、第２の単位画素の出力信号を用いて焦点検出を行うことができない。実施例２では、撮像装置により設定されたモードにより撮像素子の駆動を変更し、高速駆動を行なわないモードにおいては、第２の単位画素の出力信号も用いて焦点検出を可能とする。

図６は、本発明の第２の実施例における単位画素の構成を示す回路図である。図６においても、図３同様に２行２列の画素のみを示すが、実際にはさらに多数の単位画素が配置されている。

第１の単位画素２０４については、図３で説明したものと同様の構成であるため、ここでの説明は割愛する。ただし、説明の便宜上、転送制御に使用する転送パルス信号ＰＴＸをＰＴＸａに変更する。第１の単位画素２０４は、図３と同様に、列出力線３０７Ａ、３０７Ｂに接続されている。

第２の単位画素２０６は、第１のフォトダイオード２０１Ａ、第２のフォトダイオード２０１Ｂ、第１の転送スイッチ３０２Ａ、第２の転送スイッチ３０２Ｃを備えている。また、フローティングディフュージョン領域３０３、増幅部３０４、リセットスイッチ３０５、選択スイッチ３０６を備えている。

第１および第２のフォトダイオード２０１Ａ、２０１Ｂは、同一のマイクロレンズを通過した光を受光し、その受光量に応じた信号電荷を生成する光電変換部として機能する。転送スイッチ３０２Ａ、３０２Ｃは、転送パルス信号ＰＴＸａ、ＰＴＸｂによってオンオフ制御され、フォトダイオード２０１Ａ、２０１Ｂで発生した電荷を共通のフローティングディフュージョン領域３０３に転送する。

フローティングディフュージョン領域３０３は、フォトダイオード２０１Ａおよび２０１Ｂから転送された電荷を一時的に保持するとともに、保持した電荷を電圧信号に変換する電荷電圧変換部として機能する。増幅部３０４は、ＭＯＳトランジスタであり、列出力線３０７Ｃを介して、後述する図７の定電流源１２０２と接続されることでソースフォロワアンプとして動作する。そして、フローティングディフュージョン領域３０３に保持した電荷に基づく電圧信号を増幅して画素信号として出力する。

ここで、本実施例では、第２の単位画素２０６のフォトダイオード２０１Ａで発生し、フローティングディフュージョン領域３０３に転送された電荷に基づく画素信号をＡ像信号と称する。また、フォトダイオード２０１Ａで発生し、フローティングディフュージョン領域３０３に転送された電荷と、フォトダイオード２０１Ｂで発生し、フローティングディフュージョン領域３０３Ｂに転送された電荷の双方に基づく画素信号をＡ＋Ｂ像信号と称する。

リセットスイッチ３０５は、リセットパルス信号ＰＲＥＳによってオンオフ制御され、フローティングディフュージョン領域３０３の電位を、共通電源３０８により供給される基準電位ＶＤＤにリセットする。選択スイッチ３０６は、垂直選択パルス信号ＰＳＥＬによってオンオフ制御され、増幅部３０４で増幅されたＡ像信号とＡ＋Ｂ像信号を列出力線３０７Ｃに出力する。

列出力線３０７Ｃは、実施例１と同様に、第２の単位画素２０６に接続された第２の列出力線であり、第２の列出力線は、前述した第１の列出力線とは異なる列出力線として配設されている。なお、列出力線３０７Ｃは、図３と同様に、隣接列の異なる行にある複数の第２の単位画素２０６で共有されている。図３においては、１行目１列目にある第２の単位画素２０６と２行目２列目にある第２の単位画素で共有されている。

すなわち、第１の単位画素２０４は、画素内の増幅部（ソースフォロワアンプ）の個数（ここでは２個）に対応する本数（ここでは２本）の第１の列出力線に接続される。また、第２の単位画素２０６は、画素内の増幅部（ソースフォロワアンプ）の個数（ここでは１個）に対応する本数（ここでは１本）の第２の列出力線に接続される。

本実施例でも、第１の単位画素２０４が接続される第１の出力線の数は１列あたりｍ本、第２の単位画素２０６が接続される第２の出力線の数は１列あたりｎ本であり、ｍとｎの関係は、ｍ＞ｎとなる。すなわち、第２の列出力線の１列あたりの本数が第１の列出力線の１列あたりの本数よりも少ない。

また、第１の出力線３０７Ａ、３０７Ｂは、隣接列の異なる行にある複数の第１の単位画素２０４で共有する構成とすることで、配設本数を減らすことができる。同様に、第２の出力線３０７Ｃは、隣接列の異なる行にある複数の第２の単位画素で共有する構成とすることで、配設本数を減らすことができる。

なお、本実施例では、図６に示すように、各単位画素にフローティングディフュージョンと増幅部（ソースフォロワアンプ）を備えているが、本発明はそのような構成に限定されるものではない。例えば、読み出し時刻が異なる行にある単位画素で共有する構成でもよい。

具体的には、図１２に示すように、１行目の第１の単位画素２０４−１２と２行目の第１の単位画素２０４−２１でフローティングディフュージョン領域３０３Ａ、３０３Ｂ、増幅部３０４Ａ、３０４Ｂ、および選択スイッチ３０６Ａ、３０６Ｂを共有する。また、１行目にある第２の単位画素２０６−１１と２行目にある第１の単位画素２０６−２２でフローティングディフュージョン領域３０３、増幅部３０４、および選択スイッチ３０６を共有する構成であっても、同様の効果を得ることができる。

つぎに、図７は、本発明の実施例１における撮像素子の回路構成の一例である。実施例１と同様に、画素領域１２００は、複数の単位画素（図６で説明した第１の単位画素２０４および第２の単位画素２０６）が行列状に配置されている。なお、ここでは、説明を簡略化するために、４×４画素で示してあるが、実際にはさらに多数の単位画素が配置される。図７において、図４と異なる箇所のみ説明する。なお、図４と同様の箇所については基本的に同一の符号を付し、その説明を省略する。

垂直シフトレジスタ１２０１は、各行の画素毎に駆動パルスを送出することで垂直走査を行なう。なお、図４で説明した転送パルス信号ＰＴＸに相当する転送パルス信号ＰＴＸａが送出される駆動信号線１２２４に加えて、転送パルス信号ＰＴＸｂが送出される駆動信号線１２２５が配設されている。

駆動信号線１２２５は、図６に示した第２の単位画素２０６の第２の転送スイッチ３０２Ｃに対応するものである。なお、図４同様に、転送パルス信号ＰＴＸａ、ＰＴＸｂが創出される駆動信号線１２２４、１２２５のみ図示しているが、実際には各行毎にリセットパルス信号ＰＲＥＳ、選択スイッチ制御信号ＰＳＥＬなどが送出される複数の駆動信号線も接続されている。

垂直シフトレジスタ１２０１から送出された転送パルス信号ＰＴＸａは、転送スイッチ３０２Ａ、３０２Ｂを、転送パルス信号ＰＴＸｂは、転送スイッチ３０２Ｃをオンオフ制御する。

第１の単位画素２０４は、上記以外の構成について、読み出し回路１２０３を含め、図４にて説明した構成と同じであるため、説明を割愛する。なお、説明の便宜上、本実施例では、読み出し回路１２０３を「第１の読み出し回路１２０３」と称する。

第２の単位画素２０６は、分割された各フォトダイオードから得られる画素信号を列出力線３０７Ｃに出力する。第２の単位画素２０６からの信号は、列出力線３０７Ｃを介して各々の列に配設された第２の読み出し回路２２０３に入力される。そして、読み出し回路２２０３で処理された信号は、水平走査を行なうための水平シフトレジスタ１２２０により順次、出力アンプ１２２１に出力される。列出力線３０７Ａ乃至３０７Ｃには、定電流源１２０２が接続されている。

第２の読み出し回路２２０３は、列出力線３０２Ｃの各々に対して備えられているが、各読み出し回路２２０３の構成は共通であるので、図７では１つの回路のみ詳細に示す。なお、図４で説明した読み出し回路１２０３と同一の構成については基本的に同じ符号にて表記する。

列アンプ回路２２０３−１は、クランプ容量１２０４、フィードバック容量１２０５、列アンプ１２０６、基準電圧源１２０７、およびスイッチ１２２３を備えている。

列アンプ１２０６は、列出力線３０７上の信号電圧を増幅する。基準電圧源１２０７は、列アンプの基準電圧Ｖｒｅｆを供給する。スイッチ１２２３は、ＰＣ０Ｒ信号により制御され、オンすることによりフィードバック容量１２０５の両端をショートさせる。クランプ容量１２０４の容量がＣ０、フィードバック容量１２０５の容量がＣｆである場合、アンプ１２０６の増幅率はＣ０／Ｃｆである。

電源供給回路３２０１は、列アンプ回路２２０３−１への電源供給を行なう。電源供給回路３２０１からの供給電圧は、電源制御スイッチ３２０３を介して列アンプ回路２２０３−１に供給されている。電源供給スイッチ３２０２のオンオフは、Ｐｓａｖｅ１−２信号により制御される。

具体的には、Ｐｓａｖｅ１−２信号がＬｏｗレベルの場合、列アンプ回路２２０３−１への電源供給が行われ、Ｐｓａｖｅ１−２信号がＨｉｇｈレベルの場合、列アンプ回路２２０３−１への電源供給が遮断されてパワーセーブされる。

第１の容量２２０８、２２１０、２２１１は、信号電圧を保持する。スイッチ２２１２、２２１４、２２１３は、それぞれ容量２２０８、２２１０、２２１１への書き込みを制御する。スイッチ２２１２は、ＰＴＳｂ信号でオンオフ制御され、スイッチ２２１４は、ＰＴＳ信号でオンオフ制御される。スイッチ２２１３は、ＰＴＮ信号でオンオフ制御される。

第２の容量２２３０、２２３１は、信号電圧を保持するための保持部である。第２の容量２２３０、２２３１は、第１の容量２２０８、２２１０、２２１１への信号書き込みと、水平シフトレジスタ１２２０による水平走査を同時に行うために設けられている。

スイッチ２２１６、２２１７、２２１８は、第２の容量への書き込みを制御する。スイッチ２２１６は、ＰＴＳｂ２信号によりオンオフ制御され、容量２２０８の信号を容量２２３０に書き込む。スイッチ２２１８は、ＰＴＳ２信号によりオンオフ制御され、容量２２１０の信号を容量２２３０に書き込む。スイッチ２２１７は、ＰＴＮ２信号によりオンオフ制御され、容量２２１１の信号を容量２２３１に書き込む。

また、第２の容量の直前には、バッファとしてのボルテージフォロワ回路２２３２、２２３３、２２３４が設けられている。ボルテージフォロワ回路は、第１の容量に蓄積された電位と等しい電位を、容量分割によらず第２の容量２２３０、２２３１に伝達する機能がある。

このスイッチ２２１２乃至２２１４、２２１６乃至２２１８およびボルテージフォロワ回路２２３２、２２３３、２２３４を、バッファ回路２２０３−２とする。電源供給回路３２０１は、電源制御スイッチ３２０４を介してバッファ回路２２０３−２に電源供給を行う。電源供給スイッチ３２０４は、Ｐｓａｖｅ２信号によりオンオフ制御される。

具体的には、Ｐｓａｖｅ２信号がＬｏｗレベルの場合、バッファ回路２２０３−２への電源供給が行われ、Ｐｓａｖｅ１−２信号がＨｉｇｈレベルの場合、バッファ回路２２０３−２へ電源供給が遮断されてパワーセーブされる。

スイッチ２２３５、２２３６は、水平シフトレジスタ１２２０からのＰＨ信号でオンオフ制御される。スイッチ２２３５をオンすることで、容量２２３０に書き込まれた信号が共通出力線１２２４を介して出力アンプ１２２１に出力される。また、スイッチ２２３６をオンすることで、容量２２３１に書き込まれた信号が共通出力線１２２５を介して出力アンプ１２２１に出力される。

つぎに、図８を用いて、画素信号を読み出す第１の駆動方法について説明する。図８は、１行分の駆動シーケンスを示している。

まず、選択スイッチ制御信号ＰＳＥＬをＬｏｗレベルとすることで選択スイッチ３０６、３０６Ａ、３０６Ｂをオフし、リセットパルス信号ＰＲＥＳをＨｉｇｈレベルとすることでリセットスイッチ３０５、３０５Ａ、３０５Ｂをオンする。そして、フローティングディフュージョン領域３０３、３０３Ａ、３０３Ｂをリセットする。

時刻Ｔ＝ｔ２１において、転送パルス信号ＰＴＸａ、ＰＴＸｂをＨｉｇｈレベルとすることで転送スイッチ３０２Ａ、３０２Ｂ、３０２Ｃをオンし、フォトダイオード２０１Ａ、２０１Ｂをリセットする。時刻Ｔ＝ｔ２２において、転送パルス信号ＰＴＸａ、ＰＴＸｂをＬｏｗレベルとすることでリセット状態を解除し、フォトダイオード２０１Ａ、２０１Ｂで光電荷の蓄積を開始する。

所定時間蓄積を行った後、時刻Ｔ＝ｔ２３において、Ｐｓａｖｅ１−１信号、Ｐｓａｖｅ１−２信号、Ｐｓａｖｅ２信号をＬｏｗレベルにする。そして、第１の読み出し回路１２０３の列アンプ回路１２０３−１、第２の読み出し回路２２０３の列アンプ回路２２０３−１およびバッファ回路２２０３−２へ電源供給を行う。さらに、選択スイッチ制御信号ＰＳＥＬをＨｉｇｈレベルにすることで、選択スイッチ３０６、３０６Ａ、３０６Ｂをオンする。時刻Ｔ＝ｔ２４において、リセットパルス信号ＰＲＥＳをＬｏｗレベルとすることでリセットスイッチ３０５、３０５Ａ、３０５Ｂをオフし、フローティングディフュージョン領域３０３、３０３Ａ、３０３Ｂのリセットを解除する。このときのフローティングディフュージョン領域３０３、３０３Ａ、３０３Ｂの電位を増幅部３０４、３０４Ａ、３０４Ｂにより増幅して列出力線３０７Ａ、３０７Ｂ、３０７Ｃにリセット信号として読み出す。そして、読み出したリセット信号を第１の読み出し回路１２０３および第２の読み出し回路２２０３に入力する。

第１の読み出し回路１２０３および第２の読み出し回路２２０３では、リセット信号が入力される際に、ＰＣ０Ｒ信号をＨｉｇｈレベルにする。そして、スイッチ１２２３がオンし、列アンプ１２０６が基準電圧源１２０７から供給される基準電圧Ｖｒｅｆをバッファする状態になっている。そして、フィードバック容量１２０５がリセットされるとともに、クランプ容量１２０４にリセット信号がクランプされる。

その後、時刻Ｔ＝ｔ２５でＰＣ０Ｒ信号をＬｏｗレベルにすることでスイッチ１２２３をオフし、時刻Ｔ＝ｔ２６でＰＴＮ信号をＨｉｇｈレベルにすることでスイッチ１２１５、２２１３をオンにしてリセット信号を容量１２１１、２２１１へ書き込む。その後、時刻Ｔ＝ｔ２７でＰＴＮ信号をＬｏｗレベルにすることで、スイッチ１２１５、２２１３をオフする。

つぎに、時刻Ｔ＝ｔ２８でＰＴＳ信号をＨｉｇｈレベルにすることでスイッチ１２１４、２２１４をオンする。続いて、時刻Ｔ＝ｔ２９で転送パルス信号ＰＴＸａ、ＰＴＸｂをＨｉｇｈレベルにすることで転送スイッチ３０２Ａ、３０２Ｂ、３０２Ｃをオンする。そして、フォトダイオード２０１Ａ、２０１Ｂの光電荷をフローティングディフュージョン領域３０３、３０３Ａ、３０３Ｂへ転送する。

そして、第１の単位画素２０４では、フローティングディフュージョン領域３０３Ａ、３０３Ｂに転送されたフォトダイオード２０１Ａ、２０１Ｂの電荷に基づく電位を増幅部３０４Ａ、３０４Ｂで増幅される。増幅部３０４Ａ、３０４Ｂにより増幅された画素信号が列出力線３０７Ａ、３０７Ｂに出力され、読み出し回路１２０３に入力される。そして、読み出し回路１２０３の列アンプ１２０６で増幅された画素信号が容量１２１０に書き込まれる。

また、第２の単位画素２０６では、フローティングディフュージョン領域３０３において、フォトダイオード２０１Ａ、２０１Ｂから転送された電荷が合成され、合成された電荷に基づく電位を増幅部３０４で増幅される。増幅部３０４により増幅された画素信号を列出力線３０７Ｃに出力し、読み出し回路２２０３に入力される。そして、読み出し回路２２０３の列アンプ１２０６で増幅された画素信号が容量２２１０に書き込まれる。

その後、時刻Ｔ＝ｔ３０で転送パルス信号ＰＴＸａ、ＰＴＸｂをＬｏｗレベルにすることで転送スイッチ３０２Ａ、３０２Ｂ、３０２Ｃをオフし、時刻Ｔ＝ｔ３１においてＰＴＳ信号をＬｏｗレベルにすることでスイッチ１２１４、２２１４をオフする。

この段階で第１の読み出し回路１２０３に読み出すべき信号は確定したことになる。そのため、第１の読み出し回路１２０３の中で、信号保持およびこの後に行なう水平走査に必要ない回路電源をオフすることでパワーセーブしても構わない。

続いて、時刻Ｔ＝ｔ３２において、ＰＴＮ２信号およびＰＴＳ２信号を同時にＨｉｇｈレベルにすることで、スイッチ２２１７および２２１８がオンする。そして、容量２２１１に保持されたリセット信号は、ボルテージフォロワ２２３４を介して、容量２２３１へ書き込まれる。また、容量２２１０に保持された画素信号は、ボルテージフォロワ２２３３を介して容量２２３０に書き込まれる。そして、時刻Ｔ＝ｔ３３でＰＴＮ２信号およびＰＴＳ２信号を同時にＬｏｗレベルとすることで、書き込みが終了する。この段階で第２の読み出し回路２２０３の読み出すべき信号は確定したことになる。

その後、時刻Ｔ＝ｔ３４において、Ｐｓａｖｅ１−１信号、Ｐｓａｖｅ１−２信号、Ｐｓａｖｅ２信号をＨｉｇｈレベルにする。そして、読み出し回路１２０３の列アンプ回路１２０３−１、第２の読み出し回路２２０３の列アンプ回路２２０３−１、バッファ回路２２０３−２へ電源供給を遮断してパワーセーブを行う。

時刻Ｔ＝ｔ３４からｔ３５において水平走査を行なう。すなわち、水平シフトレジスタ１２２０の駆動パルスＰＨを読み出し回路毎に順次Ｌｏｗレベル→Ｈｉｇｈレベル→Ｌｏｗレベルとすることにより、スイッチ１２１８、１２１９およびスイッチ２２３５、２２３６が順次オフ→オン→オフになるように制御する。

これにより、容量１２１０もしくは容量２２３１に保持されたリセット信号が共通出力線１２２５に順次読み出されると共に、容量１２１１もしくは容量２２３０に保持された画素信号が共通出力線１２２４に順次読み出される。そして、読み出された１行分の画素信号とリセット信号の差分（差電圧）が出力アンプ１２２１から出力される。なお、共通出力線１２２４、１２２５は各列の信号を読み出す毎に不図時のリセットスイッチにより基準電位にリセットされる。

なお、実施例１と同様に、第１の単位画素２０４から得られるＡ像出力、Ｂ像出力を用いて、後段の画像処理回路１０６などにより焦点検出のための位相差検出の演算が行われる。さらに、Ａ像出力とＢ像出力の合成処理が施され、第２の単位画素２０６から得られる出力とともに用いることで、画像データが生成される。

なお、本実施例の構成でも、１行目の出力タイミングでは列出力線３０７Ａの出力が第１出力画素となるが、２行目では列出力線３０７Ｃの出力が第１出力画素となる。このような出力タイミングのズレに関しても、実施例１と同様に、画像としてのズレが生じないように、デジタル信号処理回路１０５など後段の回路により位置合わせの処理を行う。

続いて、図９にて、画素信号を読み出す第２の駆動方法について説明する。図８は、１行分の駆動シーケンスを示している。

まず、選択スイッチ制御信号ＰＳＥＬをＬｏｗレベルとすることで選択スイッチ３０６、３０６Ａ、３０６Ｂをオフし、リセットパルス信号ＰＲＥＳをＨｉｇｈレベルとすることでリセットスイッチ３０５、３０５Ａ、３０５Ｂをオンする。そして、フローティングディフュージョン領域３０３、３０３Ａ、３０３Ｂをリセットする。

時刻Ｔ＝ｔ５１において、転送パルス信号ＰＴＸａ、ＰＴＸｂをＨｉｇｈレベルとすることで転送スイッチ３０２Ａ、３０２Ｂ、３０２Ｃをオンし、フォトダイオード２０１Ａ、２０１Ｂをリセットする。時刻Ｔ＝ｔ５２において、転送パルス信号ＰＴＸａ、ＰＴＸｂをＬｏｗレベルとすることでリセット状態を解除し、フォトダイオード２０１Ａ、２０１Ｂで光電荷の蓄積を開始する。

所定時間蓄積を行った後、時刻Ｔ＝ｔ５３において、Ｐｓａｖｅ１−１信号、Ｐｓａｖｅ１−２信号、Ｐｓａｖｅ２信号をＬｏｗレベルにする。そして、第１の読み出し回路１２０３の列アンプ回路１２０３−１、第２の読み出し回路２２０３の列アンプ回路２２０３−１およびバッファ回路２２０３−２へ電源供給を行う。さらに、選択スイッチ制御信号ＰＳＥＬをＨｉｇｈレベルにすることで、選択スイッチ３０６、３０６Ａ、３０６Ｂをオンする。時刻Ｔ＝ｔ５４において、リセットパルス信号ＰＲＥＳをＬｏｗレベルとすることでリセットスイッチ３０５、３０５Ａ、３０５Ｂをオフし、フローティングディフュージョン領域３０３、３０３Ａ、３０３Ｂのリセットを解除する。このときのフローティングディフュージョン領域３０３、３０３Ａ、３０３Ｂの電位を増幅部３０４、３０４Ａ、３０４Ｂにより増幅して列出力線３０７Ａ、３０７Ｂ、３０７Ｃにリセット信号として読み出す。読み出したリセット信号を第１の読み出し回路１２０３および第２の読み出し回路２２０３に入力する。

第１の読み出し回路１２０３および第２の読み出し回路２２０３では、リセット信号が入力される際に、ＰＣ０Ｒ信号をＨｉｇｈレベルにする。そして、スイッチ１２２３がオンし、列アンプ１２０６が基準電圧源１２０７から供給される基準電圧Ｖｒｅｆをバッファする状態になっている。そして、フィードバック容量１２０５がリセットされるとともに、クランプ容量１２０４にリセット信号がクランプされる。

その後、時刻Ｔ＝ｔ５５でＰＣ０Ｒ信号をＬｏｗレベルにすることでスイッチ１２２３をオフし、時刻Ｔ＝ｔ５６でＰＴＮ信号をＨｉｇｈレベルにすることでスイッチ１２１５、２２１３をオンにしてリセット信号を容量１２１１、２２１１へ書き込む。その後、時刻Ｔ＝ｔ５７でＰＴＮ信号をＬｏｗレベルにすることで、スイッチ１２１５、２２１３をオフする。

つぎに、時刻Ｔ＝ｔ５８でＰＴＳ信号をＨｉｇｈレベルとすることでスイッチ１２１４、２２１４をオンする。続いて、時刻Ｔ＝ｔ５９で転送パルス信号ＰＴＸａをＨｉｇｈレベルにすることで転送スイッチ３０２Ａ、３０２Ｂをオンする。そして、第１の単位画素２０４のフォトダイオード２０１Ａ、２０１Ｂおよび第２の単位画素２０６のフォトダイオード２０１Ａの光電荷をフローティングディフュージョン領域３０３、３０３Ａ、３０３Ｂへ転送する。

そして、第１の単位画素２０４では、フローティングディフュージョン領域３０３Ａ、３０３Ｂに転送されたフォトダイオード２０１Ａ、２０１Ｂの電荷に基づく電位を増幅部３０４Ａ、３０４Ｂで増幅される。増幅部３０４Ａ、３０４Ｂにより増幅された画素信号が列出力線３０７Ａ、３０７Ｂに出力され、読み出し回路１２０３に入力される。そして、読み出し回路１２０３の列アンプ１２０６で増幅された画素信号が容量１２１０に書き込まれる。

また、第２の単位画素２０６では、フローティングディフュージョン領域３０３に転送されたフォトダイオード２０１Ａの電荷に基づく電位を増幅部３０４で増幅される。増幅部３０４により増幅された画素信号を列出力線３０７Ｃに出力し、読み出し回路２２０３に入力される。そして、読み出し回路２２０３の列アンプ１２０６で増幅された画素信号が容量２２１０に書き込まれる。

その後、時刻Ｔ＝ｔ６０で転送パルス信号ＰＴＸａをＬｏｗレベルとすることで転送スイッチ３０２Ａ、３０２Ｂをオフし、時刻Ｔ＝ｔ６１においてＰＴＳ信号をＬｏｗレベルとすることでスイッチ１２１４、２２１４をオフする。

この段階で第１の読み出し回路１２０３の読み出すべき信号は確定したこととなる。そのため、第１の読み出し回路１２０３の中で、信号保持およびこの後に行なう水平走査に必要ない回路電源をオフすることでパワーセーブしても構わない。

つぎに、時刻Ｔ＝ｔ６２において、ＰＴＮ２信号およびＰＴＳ２信号を同時にＨｉｇｈレベルとすることで、スイッチ２２１７および２２１８がオンし、容量２２１１に保持された信号は、ボルテージフォロワ回路２２３４を介して容量２２３１へ書き込まれる。また、容量２２１０に保持された信号は、ボルテージフォロワ回路２２３３を介して容量２２３０に書き込まれる。そして、時刻Ｔ＝ｔ６３でＰＴＮ２信号およびＰＴＳｂ２信号を同時にＬｏｗレベルとすることで、書き込みが終了する。この段階で第２の読み出し回路２２０３に読み出される第２の単位画素２０６のフォトダイオード２０１Ａの信号（Ａ像信号）が確定する。

続いて、時刻Ｔ＝ｔ６４においてＰＴＳｂ信号をＨｉｇｈレベルとすることでスイッチ２２１２をオンする。時刻Ｔ＝ｔ６５で再び転送パルス信号ＰＴＸａをＨｉｇｈレベルにすることで転送スイッチ３０２Ａをオンすると同時に、転送パルス信号ＰＴＸｂもＨｉｇｈレベルにすることで転送スイッチ３０２Ｃをオンする。これにより、第２の単位画素２０６のフォトダイオード２０１Ａと２０１Ｂの光電荷を同時にフローティングディフュージョン領域３０３に転送することができる。

第２の単位画素２０６では、フローティングディフュージョン領域３０３において、フォトダイオード２０１Ａ、２０１Ｂから転送された電荷が合成され、合成された電荷に基づく電位を増幅部３０４で増幅される。増幅部３０４により増幅された画素信号を列出力線３０７Ｃに出力し、読み出し回路２２０３に入力される。そして、読み出し回路２２０３の列アンプ１２０６で増幅された画素信号が容量２２０８に書き込まれる。

その後、時刻Ｔ＝ｔ６６で転送パルス信号ＰＴＸａ、ＰＴＸｂをＬｏｗレベルにすることで転送スイッチ３０２Ａ、３０２Ｃをオフし、時刻Ｔ＝ｔ６６においてＰＴＳｂ信号をＬｏｗレベルにすることでスイッチ２２１２をオフする。この段階で第２の読み出し回路２２０３に読み出される第２の単位画素のフォトダイオード２０１Ａおよび２０１Ｂの信号（Ａ＋Ｂ像信号）が確定する。

続いて、時刻Ｔ＝ｔ６８において、Ｐｓａｖｅ１−１信号、Ｐｓａｖｅ１−２信号をＨｉｇｈレベルにする。そして、第１の読み出し回路１２０３の列アンプ回路１２０３−１、第２の読み出し回路２２０３の列アンプ回路２２０３−１へ電源供給を遮断してパワーセーブを行う。

すなわち、第１の単位画素２０４の出力が第１の読み出し回路１２０３内にある容量１２１０、１２１１に転送された後、第１の読み出し回路１２０３内の一部の回路（列アンプ回路１２０３−１）の電源をオフして消費電力を抑制している。同時に、第２の単位画素２０６の出力が第２の読み出し回路２２０３内にある容量２２１０、２２０８、２２１１に転送された後、第２の読み出し回路２２０３内の一部の回路（列アンプ回路２２０３−１）の電源をオフして消費電力を抑制している。

時刻Ｔ＝ｔ６８からｔ６９において、第１の単位画素２０４のＡ像信号、Ｂ像信号と、第２の単位画素２０６のＡ像信号の水平走査を行なう。すなわち、水平シフトレジスタ１２２０の駆動パルスＰＨを読み出し回路毎に順次Ｌｏｗレベル→Ｈｉｇｈレベル→Ｌｏｗレベルとすることにより、スイッチ１２１８、１２１９およびスイッチ２２３５、２２３６が順次オフ→オン→オフになるように制御する。

これにより、容量１２１１もしくは２２３１に保持されたリセット信号が共通出力線１２２４に順次読み出されるとともに、容量１２１０もしくは２２３０に保持された画素信号が共通出力線１２２５に順次読み出される。そして、読み出された１行分の画素信号とリセット信号の差分（差電圧）が出力アンプ１２２１から出力される。なお、共通出力線１２２４、１２２５は、各列の信号を読み出す毎に不図時のリセットスイッチにより基準電位にリセットされる。

続いて、Ａ＋Ｂ像信号の容量２２０８への書き込みが終わった後、時刻Ｔ＝ｔ７０以降で、Ａ＋Ｂ像信号の容量２２３０への書き込みおよびＡ＋Ｂ像信号の水平走査を行う。時刻Ｔ＝ｔ７０において、ＰＴＮ２信号およびＰＴＳｂ２信号を同時にＨｉｇｈレベルにすることで、スイッチ２２１６および２２１７がオンし、容量２２１１に保持されたリセット信号はボルテージフォロワ２２３４を介して、容量２２３１へ書き込まれる。

また、容量２２０８に保持された画素信号は、ボルテージフォロワ２２３２を介して容量２２３０に書き込まれる。そして、時刻Ｔ＝ｔ７１でＰＴＮ２信号およびＰＴＳｂ２信号を同時にＬｏｗレベルとすることで、書き込みが終了する。この段階で、第２の読み出し回路１２０３に読み出される第２の単位画素２０６のフォトダイオード２０１Ａおよび２０１Ｂの合成された信号（Ａ＋Ｂ像信号）が確定する。

その後、時刻Ｔ＝ｔ７２において、Ｐｓａｖｅ２信号をＨｉｇｈレベルにして、第２の読み出し回路２２０３内のバッファ回路２２０３−２へ電源供給を遮断してパワーセーブを行う。時刻Ｔ＝ｔ７２からｔ７３の間に、水平シフトレジスタ１２２０の駆動パルスＰＨを読み出し回路毎に順次Ｌｏｗレベル→Ｈｉｇｈレベル→Ｌｏｗレベルとすることにより、スイッチ２２３５、２２３６が順次オフ→オン→オフになるように制御する。

これにより、容量２２３１に保持されたリセット信号が共通出力線１２２５に順次読み出されるとともに、容量２２３０に保持された画素信号が共通出力線１２２４に順次読み出される。そして、読み出された１行分の画素信号とリセット信号の差分（差電圧）が出力アンプ１２２１から出力される。この出力が第２の単位画素のＡ＋Ｂ像信号となる。
以上のような動作を全行分繰り返し行うことで、全画素の蓄積および信号読み出しが可能である。なお、共通出力線１２２４、１２２５は、各列の信号を読み出す毎に不図時のリセットスイッチにより基準電位にリセットされる。

図８を用いて説明した第１の駆動では、実施例１と同様に、第１の単位画素２０４から得られるＡ像出力、Ｂ像出力を用いて、後段の画像処理回路１０６などにより焦点検出のための位相差検出の演算が行われる。さらに、Ａ像出力とＢ像出力の合成処理（加算処理）が施され、第２の単位画素２０６から得られる出力とともに用いることで、画像データが生成される。

図９を用いて説明した第２の駆動では、第２の単位画素２０６の各々は、Ｎ個の光電変換部の信号を混合してＡ＋Ｂ像出力として出力するとともに、前記Ｎ個の光電変換部の一部の信号をＡ像出力として出力する。さらに、第２の単位画素２０６のＡ像出力、Ａ＋Ｂ像出力から後段の画像処理回路１０６などによりＡ＋Ｂ像出力とＡ像出力の差分を演算することによりＢ像出力を求める。そして、第１の単位画素２０４から得られるＡ像出力とＢ像出力だけでなく、第２の単位画素２０６から求めたＡ像出力とＢ像出力を用いて焦点検出のための位相差検出の演算を行うことが可能になる。さらに、第２の単位画素２０６のＡ＋Ｂ像出力を用いて、画像データを生成することができる。このように第２の駆動では、第１の駆動よりも読み出し回数が多くなるために読み出し時間がかかるが、第１の駆動では得られない第２の単位画素の焦点検出用の位相差像であるＡ像出力とＢ像出力を得ることができる。

奇数行（１行目、３行目など）と偶数行（２行目、４行目など）では第１の単位画素の出力と第２の単位画素の出力タイミングがずれる。そのため、後段の回路（例えば、デジタル信号処理回路１０５など）により位置合わせの処理を行うことで、画像としてのズレが生じないように処理を行うのは、他の駆動と同様である。

図１０は、本実施例における、撮像装置の第１の駆動と第２の駆動の切り替え動作の一例を示すフローチャートである。

ステップＳ１００１において、操作回路１１０が図１により説明した不図示の操作部材により設定された撮影モードを判定して制御回路１０９に伝達する。すなわち、フレームレートや連写速度を重視する「高速撮影モード」であるのか、フレームレートよりも撮影精度を重視する「低速撮影モード」のいずれの撮影モードであるかを判定する。

ステップＳ１００１において、「高速撮影モード」が設定されていると操作回路１１０が判定した場合には、ステップＳ１００２に進んで、制御回路１０９が撮像素子を第１の駆動で駆動するように設定する。

ステップＳ１００３において、「低速撮影モード」が設定されていると操作回路１１０が判定した場合には、ステップＳ１００３に進んで、制御回路１０９が撮像素子を第２の駆動で駆動するように設定する。

以上のように制御することにより、所望の撮影モードに応じて、撮像素子の駆動設定を切り替えることにより、速写性と精度のバランスの取れた撮像装置を提供することができる。

また、画素配列を第１の単位画素のみで構成し、第１の単位画素の信号を出力する列出力線を１列あたり複数本設けた場合、撮像素子内の列出力線の占有面積が増加し、フォトダイオード面積が減少することから、画素の受光特性や飽和特性の悪化が懸念される。そこで、上述した実施例１および２では、撮像素子を第１の単位画素と第２の単位画素で構成し、第２の単位画素の信号を出力する第２の列出力線の１列あたりの本数を、第１の単位画素の信号を出力する第１の列出力線の１列あたりの本数よりも少なくした。そして、１つの単位画素に複数の光電変換部を有する撮像素子において、フォトダイオードが占める面積を確保しながら信号の高速読み出しを実現することができる。

（その他の実施例）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１０１ 撮像素子
１０２ マイクロレンズ
２０１、２０１Ａ、２０１Ｂ フォトダイオード
２０４ 第１の単位画素
２０５、２０６ 第２の単位画素
３０７Ａ、３０７Ｂ 第１の列出力線
３０７Ｃ 第２の列出力線
１２１０、１２１１、２２３０、２２３１ 容量

Claims (10)

1. 各々がＭ個（Ｍは２以上の自然数）の光電変換部を有する複数の第１の単位画素と、各々がＮ個（Ｎは自然数）の光電変換部を有する複数の第２の単位画素とが行列状に配置された画素配列と、
   前記画素配列の列毎に設けられ、前記第１の単位画素の信号を出力する第１の列出力線と、
   前記画素配列の列毎に設けられ、前記第２の単位画素の信号を出力する前記第１の列出力線とは異なる第２の列出力線とを備え、
   前記第２の列出力線の１列あたりの本数が前記第１の列出力線の１列あたりの本数よりも少ないことを特徴とする撮像素子。
2. 前記画素配列は前記第１の単位画素と前記第２の単位画素が行方向および列方向に交互に配置されていることを特徴とする請求項１に記載の撮像素子。
3. 前記第１の単位画素と前記第２の単位画素の各々は、１つのマイクロレンズを有することを特徴とする請求項１又は２に記載の撮像素子。
4. 前記画素配列は規則的に配置されたカラーフィルターを有し、前記第１の単位画素と前記第２の単位画素は異なる分光透過率のカラーフィルターを有することを特徴とする請求項１乃至３のいずれか１項に記載の撮像素子。
5. 前記第１の単位画素は緑色の光を最も透過するカラーフィルターを有することを特徴とする請求項４に記載の撮像素子。
6. 前記第１の単位画素の各々は前記Ｍ個の光電変換部の信号を独立して出力することを特徴とする請求項１乃至５のいずれか１項に記載の撮像素子。
7. 前記第２の単位画素の各々は前記Ｎ個の光電変換部の信号を混合して出力するとともに、前記Ｎ個の光電変換部の一部の信号を出力することを特徴とする請求項１乃至６のいずれか１項に記載の撮像素子。
8. 前記第１の単位画素の各々から出力される画素信号を用いて位相差検出を行うことを特徴とする請求項１乃至７のいずれか１項に記載の撮像素子。
9. 前記第１の単位画素および前記第２の単位画素の各々から出力される画素信号を用いて位相差検出を行うことを特徴とする請求項１乃至７のいずれか１項に記載の撮像素子。
10. 請求項１乃至９のいずれか１項に記載の撮像素子と、
    前記撮像素子から出力される画素信号に所定の画像処理を施す画像処理手段と、
    前記撮像素子および前記画像処理手段を制御する制御手段と、
    を備えることを特徴とする撮像装置。

Images