JP6476727B2

JP6476727B2 - Power supply

Info

Publication number: JP6476727B2
Application number: JP2014212691A
Authority: JP
Inventors: 貴之猪狩; 林　哲也; 林　　哲也; 卓下村; 大津川
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 2014-10-17
Filing date: 2014-10-17
Publication date: 2019-03-06
Anticipated expiration: 2034-10-17
Also published as: JP2016082746A

Description

本発明は、電源装置に関するものである。 The present invention relates to a power supply device.

従来より、インバータを構成するＩＧＢＴ素子のコレクタ・エミッタ間電圧ＶＣＥを検出して短絡モードを検出するＩＧＢＴ短絡保護回路が知られている。このＩＧＢＴ短絡保護回路では、電圧ＶＣＥの検出信号が、分圧回路により分圧されてコンパレータに入力される。コンパレータは、短絡を検出するしきい値と検出信号とを比べて、短絡検出信号を、ＩＧＢＴモジュールをオン／オフさせるゲート回路へ出力する。そして、短絡が検出された場合には、ゲート回路出力が＋１５Ｖから数Ｖ程度に絞られる（特許文献１）。 Conventionally, an IGBT short-circuit protection circuit that detects a short-circuit mode by detecting a collector-emitter voltage VCE of an IGBT element constituting an inverter is known. In this IGBT short circuit protection circuit, the detection signal of the voltage VCE is divided by the voltage dividing circuit and input to the comparator. The comparator compares the threshold value for detecting the short circuit with the detection signal, and outputs the short circuit detection signal to the gate circuit for turning on / off the IGBT module. When a short circuit is detected, the gate circuit output is reduced from + 15V to several volts (Patent Document 1).

特開平７−２５０４８２号公報Japanese Patent Laid-Open No. 7-250482

しかしながら、上記のＩＧＢＴ短絡保護回路では、ＩＧＢＴモジュールのオン、オフの切り換えに起因して、電圧ＶＣＥの検出信号用の配線で、大きなノイズが発生するという問題があった。 However, the above-described IGBT short circuit protection circuit has a problem in that a large noise is generated in the wiring for the detection signal of the voltage VCE due to switching of the IGBT module on and off.

本発明が解決しようとする課題は、スイッチング素子に電気的に接続された配線のノイズを低減できる電源装置を提供することである。 The problem to be solved by the present invention is to provide a power supply device capable of reducing noise in wirings electrically connected to switching elements.

本発明は、複数のスイッチング素子を電源に対して直列に接続し、スイッチング素子の高電位側の端子と制御回路との間に降圧素子を接続し、高電位側のスイッチング回路では制御回路と降圧素子との間を第１配線で接続し、当該降圧素子とスイッチング素子の高電位側の端子との間を第３配線で接続し、低電位側のスイッチング回路では制御回路と当該降圧素子との間を第２配線で接続し、第１配線を第３配線よりも短くすることによって上記課題を解決する。 In the present invention, a plurality of switching elements are connected in series to a power source, and a step-down element is connected between a high-potential side terminal of the switching element and a control circuit. A first wiring is connected between the elements, a third wiring is connected between the step-down element and the high-potential side terminal of the switching element, and a control circuit and the step-down element are connected in the low-potential side switching circuit. The above problem is solved by connecting the second wirings to each other and making the first wiring shorter than the third wiring.

本発明は、複数のスイッチング素子を電源に対して直列に接続し、スイッチング素子の高電位側の端子と制御回路との間に降圧素子を接続し、高電位側のスイッチング回路では降圧素子とスイッチング素子の高電位側端子との間を第３配線で接続し、低電位側のスイッチング回路では制御回路と降圧素子との間を第２配線で接続し、当該降圧素子とスイッチング素子の高電位側端子との間を第４配線で接続し、第４配線を第２配線よりも短くすることによって上記課題を解決する。 The present invention is connected in series a plurality of switching elements to the power supply, the step-down element connected between the terminal and the control circuit of the high potential side of the switching element, the switching circuit of the high-potential-side buck element and the switching The high potential side terminal of the element is connected by a third wiring, and in the switching circuit on the low potential side, the control circuit and the step-down element are connected by the second wiring, and the step-down element and the high potential side of the switching element are connected. The above problem is solved by connecting the terminals to each other with a fourth wiring and making the fourth wiring shorter than the second wiring.

本発明は、スイッチング素子のオン、オフの切り換えによる電圧変動が発生した場合に、当該電圧変動の大きい部分に接続された配線の長さが短いため、当該配線のノイズを低減できる。 According to the present invention, when a voltage variation occurs due to switching of the switching element between on and off, the length of the wiring connected to the portion where the voltage variation is large is short, so that noise of the wiring can be reduced.

図１は本発明の実施形態に係る電力変換装置の回路図である。FIG. 1 is a circuit diagram of a power converter according to an embodiment of the present invention. 図２は本発明の他の実施形態に係る電力変換装置の回路図である。FIG. 2 is a circuit diagram of a power conversion device according to another embodiment of the present invention. 図３は本発明の他の実施形態に係る電力変換装置の平面図である。FIG. 3 is a plan view of a power converter according to another embodiment of the present invention. 図４は図３のIV−IV線に沿う断面図である。4 is a cross-sectional view taken along line IV-IV in FIG. 図５は本発明の他の実施形態に係る電力変換装置の平面図である。FIG. 5 is a plan view of a power converter according to another embodiment of the present invention. 図６は図５のVI−VI線に沿う断面図である。6 is a cross-sectional view taken along line VI-VI in FIG. 図７は図５のVII−VII線に沿う断面図である。FIG. 7 is a sectional view taken along line VII-VII in FIG.

以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

《第１実施形態》
本発明の実施形態に係る電源装置を説明する。電源装置は、例えば車両に設けられており、車載バッテリの電力を変換する装置として用いられる。なお、以下では、電源装置の例として、電力変換装置を挙げた上で実施形態を説明する。 << First Embodiment >>
A power supply device according to an embodiment of the present invention will be described. The power supply device is provided in a vehicle, for example, and is used as a device that converts the power of the in-vehicle battery. In the following, the embodiment will be described with a power conversion device as an example of a power supply device.

図１は電力変換装置の回路図である。電力変換装置１は、ハイ側スイッチ回路１０及びロー側スイッチ回路２０を備えている。電力変換装置１は、バッテリ３０と負荷４０との間に接続されている。電力変換装置１は、バッテリ３０の電力を変換し、負荷４０に出力する装置である。なお、電力変換装置１は、電力を変換するためのインバータ回路を有している。インバータ回路は、複数の半導体スイッチを三相に接続した回路である。なお、図１では、三相のうち１相分の構成を示しているが、他の２相も同様の構成である。また、インバータ回路は必ずしも三相である必要はなく、２相でもよい。 FIG. 1 is a circuit diagram of a power converter. The power conversion device 1 includes a high-side switch circuit 10 and a low-side switch circuit 20. The power conversion device 1 is connected between the battery 30 and the load 40. The power conversion device 1 is a device that converts the power of the battery 30 and outputs it to the load 40. In addition, the power converter device 1 has an inverter circuit for converting electric power. The inverter circuit is a circuit in which a plurality of semiconductor switches are connected in three phases. In addition, in FIG. 1, although the structure for one phase is shown among three phases, the other two phases are the same structures. Further, the inverter circuit is not necessarily three-phase and may be two-phase.

ハイ側スイッチ回路１０は、半導体スイッチ１１、降圧素子１２、制御回路１３、配線１４〜１７を有している。ロー側スイッチ回路２０は、半導体スイッチ２１、降圧素子２２、制御回路２３、配線２４〜２７を有している。ハイ側スイッチ回路１０及びロー側スイッチ回路２０は、バッテリ３０に対して直列に接続されている。ハイ側スイッチ回路１０及びロー側スイッチ回路２０の中点には、負荷４０が接続されている。 The high-side switch circuit 10 includes a semiconductor switch 11, a step-down element 12, a control circuit 13, and wirings 14 to 17. The low-side switch circuit 20 includes a semiconductor switch 21, a step-down element 22, a control circuit 23, and wirings 24 to 27. The high-side switch circuit 10 and the low-side switch circuit 20 are connected to the battery 30 in series. A load 40 is connected to the midpoint between the high-side switch circuit 10 and the low-side switch circuit 20.

ハイ側スイッチ回路１０の構成について説明する。半導体スイッチ１１は、制御回路１３から出力される制御信号により、オン及びオフを切り替えるスイッチング素子である。半導体スイッチ１１は、ＩＧＢＴやＭＯＳＦＥＴ等のトランジスタを有している。半導体スイッチ１１は、ＩＧＢＴとＦＷＤダイオートとを並列回路としてもよい。並列回路では、電流の導通方向が逆向きになるように、ＩＧＢＴとＦＷＤダイオートが並列に接続されている。 A configuration of the high-side switch circuit 10 will be described. The semiconductor switch 11 is a switching element that is switched on and off by a control signal output from the control circuit 13. The semiconductor switch 11 has a transistor such as an IGBT or a MOSFET. The semiconductor switch 11 may be a parallel circuit of IGBT and FWD die auto. In the parallel circuit, the IGBT and the FWD die auto are connected in parallel so that the current conduction direction is opposite.

半導体スイッチ１１は、制御端子としてゲート端子１１ｇを有し、高電位側端子としてドレイン端子１１ｄを有し、低電位側端子としてソース端子１１ｓを有している。半導体スイッチとしてＩＧＢＴを使用した場合には、制御端子はゲート端子、高電位側端子はコレクタ端子、低電位側端子はエミッタ端子となる。なお、以下では、半導体スイッチ１１として、ＭＯＳＦＥＴを用いた例を説明する。 The semiconductor switch 11 has a gate terminal 11g as a control terminal, a drain terminal 11d as a high potential side terminal, and a source terminal 11s as a low potential side terminal. When an IGBT is used as the semiconductor switch, the control terminal is a gate terminal, the high potential side terminal is a collector terminal, and the low potential side terminal is an emitter terminal. Hereinafter, an example in which a MOSFET is used as the semiconductor switch 11 will be described.

半導体スイッチ１１と後述する半導体スイッチ２１は、バッテリ３０に対して直列に接続されている。半導体スイッチ１１のドレイン端子１１ｄはバッテリ３０の正極及び降圧素子１２に接続されている。ゲート端子１１ｇは、制御回路１３に接続されている。またソース端子１１ｓは、半導体スイッチ２１のドレイン端子２１ｄに接続されている。そして、ソース端子１１ｓとドレイン端子２１ｄの接続点となる中点が、負荷４０に接続されている。 The semiconductor switch 11 and a semiconductor switch 21 to be described later are connected in series to the battery 30. The drain terminal 11 d of the semiconductor switch 11 is connected to the positive electrode of the battery 30 and the step-down element 12. The gate terminal 11 g is connected to the control circuit 13. The source terminal 11 s is connected to the drain terminal 21 d of the semiconductor switch 21. A midpoint serving as a connection point between the source terminal 11 s and the drain terminal 21 d is connected to the load 40.

降圧素子１２は、半導体スイッチ１１のドレイン−ソース間の電圧を、耐圧以下の電圧に変換する素子である。耐圧は、制御回路１３の耐電圧であり予め決まっている。半導体スイッチ１１のドレイン−ソース間に印加される最大電圧は、バッテリ３０から電力変換装置１に印加される直流電圧を超えることがある。そして、最大電圧が、制御回路１３に印加された場合には、制御回路１３の電圧が制御回路１３の耐電圧を超えてしまう。図１に示すように、電力変換装置１は、ドレイン電圧を制御回路１３にフィードバックする回路を有しているため、制御回路１３への印加電圧が、制御回路１３の耐圧以下になるように、降圧素子１２が、ドレイン端子１１ｄと制御回路１３との間に接続されている。降圧素子１２は、抵抗器、コンデンサ、又はダイオードを有し、これら回路素子の組み合わせた回路によって構成されている。 The step-down element 12 is an element that converts the drain-source voltage of the semiconductor switch 11 into a voltage that is equal to or lower than the withstand voltage. The withstand voltage is a withstand voltage of the control circuit 13 and is determined in advance. The maximum voltage applied between the drain and source of the semiconductor switch 11 may exceed the DC voltage applied from the battery 30 to the power conversion device 1. When the maximum voltage is applied to the control circuit 13, the voltage of the control circuit 13 exceeds the withstand voltage of the control circuit 13. As shown in FIG. 1, the power conversion device 1 has a circuit that feeds back the drain voltage to the control circuit 13, so that the applied voltage to the control circuit 13 is equal to or lower than the withstand voltage of the control circuit 13. The step-down element 12 is connected between the drain terminal 11 d and the control circuit 13. The step-down element 12 includes a resistor, a capacitor, or a diode, and is configured by a circuit in which these circuit elements are combined.

制御回路１３は電力変換装置１の外部から入力される信号に基づき、半導体スイッチ１１のオン、オフを切り替えることで、半導体スイッチ１１の動作を制御する回路である。制御回路１３の高電位側は、降圧素子１２を介してドレイン端子１１ｄに接続されており、制御回路１３の低電位側はソース端子１１ｓに接続されている。制御回路１３は、ゲート端子１１ｇに対して電圧を印加して、半導体スイッチ１１のオン、オフを切り替える。また、制御回路１３は、半導体スイッチ１１の保護機能を有している。制御回路１３は、半導体スイッチ１１の異常を検知する。制御回路１３は、半導体スイッチ１１の異常を検知した場合には、半導体スイッチ１１のゲートをオフにする。制御回路１３は、半導体集積回路、半導体素子、又は受動素子により構成されている。制御回路１３は、半導体集積回路、半導体素子、又は受動素子を組み合わせた回路により構成されてもよい。 The control circuit 13 is a circuit that controls the operation of the semiconductor switch 11 by switching the semiconductor switch 11 on and off based on a signal input from the outside of the power conversion apparatus 1. The high potential side of the control circuit 13 is connected to the drain terminal 11d via the step-down element 12, and the low potential side of the control circuit 13 is connected to the source terminal 11s. The control circuit 13 applies a voltage to the gate terminal 11g to switch the semiconductor switch 11 on and off. The control circuit 13 has a protection function for the semiconductor switch 11. The control circuit 13 detects an abnormality of the semiconductor switch 11. The control circuit 13 turns off the gate of the semiconductor switch 11 when detecting an abnormality of the semiconductor switch 11. The control circuit 13 is configured by a semiconductor integrated circuit, a semiconductor element, or a passive element. The control circuit 13 may be configured by a circuit that combines a semiconductor integrated circuit, a semiconductor element, or a passive element.

配線１４は、降圧素子１２と制御回路１３との間を接続する配線である。配線１５はドレイン端子１１ｄと降圧素子１２との間を接続する配線である。配線１６はゲート端子１１ｇと制御回路１３との間を接続する配線である。配線１７はソース端子１１ｓと制御回路１３との間を接続する配線である。配線１４の長さは配線１５の長さよりも短くなっている。 The wiring 14 is a wiring that connects the step-down element 12 and the control circuit 13. The wiring 15 is a wiring that connects the drain terminal 11 d and the step-down element 12. The wiring 16 is a wiring that connects between the gate terminal 11 g and the control circuit 13. The wiring 17 is a wiring that connects between the source terminal 11 s and the control circuit 13. The length of the wiring 14 is shorter than the length of the wiring 15.

ロー側スイッチ回路２０の構成について説明する。ロー側スイッチ回路２０の構成のうち、ハイ側スイッチ回路１０の構成と異なる構成を、以下で説明する。その他のロー側スイッチ回路２０の構成は、ハイ側スイッチ回路１０の構成と同様である。なお、配線２６、２７は配線１６、１７に対応する。 A configuration of the low-side switch circuit 20 will be described. Of the configuration of the low-side switch circuit 20, a configuration different from the configuration of the high-side switch circuit 10 will be described below. Other configurations of the low-side switch circuit 20 are the same as those of the high-side switch circuit 10. The wirings 26 and 27 correspond to the wirings 16 and 17.

半導体スイッチ２１のドレイン端子２１ｄはソース端子１１ｓと負荷４０に接続されている。ソース端子２１ｓは制御回路２３及びバッテリ３０の負極に接続されている。 The drain terminal 21 d of the semiconductor switch 21 is connected to the source terminal 11 s and the load 40. The source terminal 21 s is connected to the control circuit 23 and the negative electrode of the battery 30.

配線２４は、降圧素子２２と制御回路２３との間を接続する配線である。配線２５はドレイン端子２１ｄと降圧素子２２との間を接続する配線である。配線２５の長さは配線２４の長さよりも短くなっている。 The wiring 24 is a wiring that connects the step-down element 22 and the control circuit 23. The wiring 25 is a wiring that connects the drain terminal 21 d and the step-down element 22. The length of the wiring 25 is shorter than the length of the wiring 24.

また、配線１４、１５、２４、２５の条件として、配線１４の長さは配線２４の長さよりも短くなっている。配線２５の長さは配線１５の長さよりも短くなっている。 As a condition for the wirings 14, 15, 24, and 25, the length of the wiring 14 is shorter than the length of the wiring 24. The length of the wiring 25 is shorter than the length of the wiring 15.

バッテリ３０は、直流電源であり、電力変換装置１の電力源となる。負荷４０は、電力変換装置１の出力電力により駆動する装置であり、例えばモータである。 The battery 30 is a direct current power source and serves as a power source for the power conversion device 1. The load 40 is a device that is driven by the output power of the power converter 1, and is, for example, a motor.

次に電力変換装置１の回路における電圧変動について、説明する。制御回路１３、２３の制御により、半導体スイッチ１１、２１のオン、オフが切り替わることで電力変換が行われる。半導体スイッチ１１、２１の抵抗は、半導体スイッチ１１、２１のオンのときに、低抵抗となり、ドレイン−ソース間の電圧が低くなる。また、半導体スイッチ１１、２１のオフのときには、オン時と比較して、半導体スイッチ１１、２１の抵抗は高抵抗となり、ドレイン−ソース間の電圧は高くなる。このように、半導体スイッチ１１、２１のオン、オフの切り換えに伴い、ドレイン−ソース間電圧は変動する。そして、ドレイン端子１１ｄ、２１ｄ及びソース端子１１ｓ、２１ｓから制御回路１３、２３へのフィードバック経路への電圧も変動する。すなわち、半導体スイッチ２１のオン、オフの切り換えに伴い、半導体スイッチ１１、２１と制御回路１３、２３とを接続する配線の電圧が変動し、電圧変動に起因するノイズが発生する。 Next, voltage fluctuations in the circuit of the power conversion device 1 will be described. Power conversion is performed by switching on and off of the semiconductor switches 11 and 21 under the control of the control circuits 13 and 23. The resistance of the semiconductor switches 11 and 21 is low when the semiconductor switches 11 and 21 are on, and the drain-source voltage is low. Further, when the semiconductor switches 11 and 21 are turned off, the resistances of the semiconductor switches 11 and 21 become higher and the voltage between the drain and the source becomes higher than when the semiconductor switches 11 and 21 are turned on. As described above, the drain-source voltage fluctuates as the semiconductor switches 11 and 21 are switched on and off. And the voltage to the feedback path | route from the drain terminals 11d and 21d and the source terminals 11s and 21s to the control circuits 13 and 23 also fluctuates. That is, as the semiconductor switch 21 is turned on and off, the voltage of the wiring connecting the semiconductor switches 11 and 21 and the control circuits 13 and 23 fluctuates, and noise due to the voltage fluctuation occurs.

電圧変動の大きさは、配線経路で異なっている。バッテリ３０の負電圧端子を基準電位とする。半導体スイッチ１１のドレイン端子１１ｄはバッテリ３０に接続されているため、ドレイン端子１１ｄの電圧変動は小さい。一方、半導体スイッチ１１のソース端子１１ｓはバッテリ３０に直接接続されていないため、ソース端子１１ｓの電圧変動は大きくなる。半導体スイッチ２１の電圧変動について、ドレイン端子２１ｄはバッテリ３０に直接接続されていないため、ドレイン端子２１ｄの電圧変動は大きくなる。ソース端子２１ｓはバッテリ３０に接続されているため、ソース端子２１ｓの電圧変動は小さい。 The magnitude of the voltage fluctuation differs depending on the wiring route. The negative voltage terminal of the battery 30 is set as a reference potential. Since the drain terminal 11d of the semiconductor switch 11 is connected to the battery 30, the voltage fluctuation of the drain terminal 11d is small. On the other hand, since the source terminal 11s of the semiconductor switch 11 is not directly connected to the battery 30, the voltage fluctuation of the source terminal 11s becomes large. Regarding the voltage fluctuation of the semiconductor switch 21, the drain terminal 21d is not directly connected to the battery 30, so that the voltage fluctuation of the drain terminal 21d becomes large. Since the source terminal 21s is connected to the battery 30, the voltage fluctuation of the source terminal 21s is small.

制御回路１３、２３は、半導体スイッチ１１、２１のゲート−ソース間に電圧を印加するため、半導体スイッチ１１、２１のソースを基準として動作するよう構成されている。そのため半導体スイッチ１１、２１のソースにおける電圧変動に伴って、制御回路１３、２３の電位が変動する。半導体スイッチ１１のソースの電圧変動は大きいため、制御回路１３の電位の変動は大きくなる。一方、半導体スイッチ２１のソースの電圧変動は小さいため、制御回路２３の電位の変動は、制御回路１３と比較して、小さくなる。 The control circuits 13 and 23 are configured to operate with reference to the sources of the semiconductor switches 11 and 21 in order to apply a voltage between the gate and source of the semiconductor switches 11 and 21. For this reason, the potentials of the control circuits 13 and 23 fluctuate with voltage fluctuations at the sources of the semiconductor switches 11 and 21. Since the voltage fluctuation of the source of the semiconductor switch 11 is large, the fluctuation of the potential of the control circuit 13 is large. On the other hand, since the voltage fluctuation of the source of the semiconductor switch 21 is small, the fluctuation of the potential of the control circuit 23 is smaller than that of the control circuit 13.

降圧素子１２は、配線１５によりドレイン端子１１ｄに接続されている。ドレイン端子１１ｄの電圧変動は小さいため、配線１５の電圧変動も小さくなる。また、降圧素子１２は、配線１４により制御回路１３に接続されている。制御回路１３の電圧変動は大きいため、配線１４の電圧変動が大きくなる。 The step-down element 12 is connected to the drain terminal 11 d by a wiring 15. Since the voltage fluctuation of the drain terminal 11d is small, the voltage fluctuation of the wiring 15 is also small. The step-down element 12 is connected to the control circuit 13 by a wiring 14. Since the voltage fluctuation of the control circuit 13 is large, the voltage fluctuation of the wiring 14 becomes large.

降圧素子２２は、配線２５によりドレイン端子２１ｄに接続されている。ドレイン端子２１ｄの電圧変動は大きいため、配線２５の電圧変動も大きくなる。また、降圧素子２２は、配線２４により制御回路２３に接続されている。制御回路２３の電圧変動は小さいため、配線２４の電圧変動は小さくなる。 The step-down element 22 is connected to the drain terminal 21 d by a wiring 25. Since the voltage fluctuation of the drain terminal 21d is large, the voltage fluctuation of the wiring 25 is also large. The step-down element 22 is connected to the control circuit 23 by a wiring 24. Since the voltage fluctuation of the control circuit 23 is small, the voltage fluctuation of the wiring 24 is small.

すなわち、配線１４の電圧変動は、配線１５の電圧変動より大きく、配線２４の電圧変動よりも大きくなる。また、配線２５の電圧変動は、配線１５の電圧変動より大きく、配線２４の電圧変動よりも大きくなる。 That is, the voltage fluctuation of the wiring 14 is larger than the voltage fluctuation of the wiring 15 and larger than the voltage fluctuation of the wiring 24. Further, the voltage fluctuation of the wiring 25 is larger than the voltage fluctuation of the wiring 15 and larger than the voltage fluctuation of the wiring 24.

本実施形態では、電圧変動の大きい配線１４の配線長は、電圧変動の小さい配線２４の配線長よりも短く、また電圧変動の小さい配線１５の配線長よりも短い。電圧変動の大きい配線２５の配線長は、電圧変動の小さい配線１５の配線長よりも短く、また電圧変動の小さい配線２４の配線長よりも短い。これにより、ハイ側スイッチ回路１０及びロー側スイッチ回路２０における、半導体スイッチ１１、２１のドレイン端子１１ｄ、２１ｄから降圧素子１２、２２を介して、制御回路１３、２３に接続される配線（フィードバック経路の配線）で発生するノイズを低減することができる。 In the present embodiment, the wiring length of the wiring 14 with a large voltage fluctuation is shorter than the wiring length of the wiring 24 with a small voltage fluctuation and shorter than the wiring length of the wiring 15 with a small voltage fluctuation. The wiring length of the wiring 25 having a large voltage fluctuation is shorter than the wiring length of the wiring 15 having a small voltage fluctuation and shorter than the wiring length of the wiring 24 having a small voltage fluctuation. As a result, in the high-side switch circuit 10 and the low-side switch circuit 20, the wiring (feedback path) connected from the drain terminals 11d and 21d of the semiconductor switches 11 and 21 to the control circuits 13 and 23 via the step-down elements 12 and 22 Noise generated in the wiring) can be reduced.

上記のように、本実施形態では、配線１４の配線長が配線２４の配線長より短くなっている。配線２５の配線長が配線１５の配線長よりも短くなっている。これにより、半導体スイッチ１１、２１のオン、オフの切り換えにより電圧変動が発生した場合に、半導体スイッチ１１、２１と制御回路１３、２３との間を接続するフィードバック経路の配線で、当該電圧変動に起因して発生するノイズを抑制できる。また、制御回路１３、２３、あるいは、電力変換装置１の周辺機器が、ノイズにより誤って動作することを防止できる。 As described above, in this embodiment, the wiring length of the wiring 14 is shorter than the wiring length of the wiring 24. The wiring length of the wiring 25 is shorter than the wiring length of the wiring 15. As a result, when a voltage fluctuation occurs due to switching of the semiconductor switches 11 and 21 on and off, the voltage fluctuation is reduced by the wiring of the feedback path connecting the semiconductor switches 11 and 21 and the control circuits 13 and 23. The noise generated due to this can be suppressed. Further, it is possible to prevent the control circuits 13 and 23 or the peripheral devices of the power conversion device 1 from operating erroneously due to noise.

また本実施形態では、配線１４の配線長が配線１５の配線長より短くなっている。これにより、半導体スイッチ１１のドレイン端子１１ｄから降圧素子１２を介して、制御回路１３に接続される配線で発生するノイズを低減することができる。 In the present embodiment, the wiring length of the wiring 14 is shorter than the wiring length of the wiring 15. Thereby, noise generated in the wiring connected to the control circuit 13 from the drain terminal 11d of the semiconductor switch 11 via the step-down element 12 can be reduced.

また本実施形態では、配線２５の配線長が配線２４の配線長より短くなっている。半導体スイッチ２１のドレイン端子２１ｄから降圧素子２２を介して、制御回路２３に接続される配線で発生するノイズを低減することができる。 In the present embodiment, the wiring length of the wiring 25 is shorter than the wiring length of the wiring 24. Noise generated in the wiring connected to the control circuit 23 from the drain terminal 21d of the semiconductor switch 21 via the step-down element 22 can be reduced.

上記ハイ側スイッチ回路１０及びロー側スイッチ回路２０が本発明の「複数のスイッチング回路」に相当し、半導体スイッチ１１、２１が本発明の「スイッチング素子」に相当する。また、配線１４が本発明の「第１配線」に相当し、配線２４が本発明の「第２配線」に相当し、配線１５が本発明の「第３配線」に相当し、配線２５が本発明の「第４配線」に相当する。 The high-side switch circuit 10 and the low-side switch circuit 20 correspond to “a plurality of switching circuits” of the present invention, and the semiconductor switches 11 and 21 correspond to “switching elements” of the present invention. The wiring 14 corresponds to the “first wiring” of the present invention, the wiring 24 corresponds to the “second wiring” of the present invention, the wiring 15 corresponds to the “third wiring” of the present invention, and the wiring 25 This corresponds to the “fourth wiring” of the present invention.

なお、一般的な回路図では、配線長の長さについて特に規定することなく図示されている。図１に示す回路図では、少なくとも制御回路１３、２３とドレイン端子１１ｄ、２１ｄとの間を接続する配線は、長さの大小関係を規定している。そのため、電力変換装置１の実際の構造は、上記のような配線長の条件の下、設計される。 In the general circuit diagram, the length of the wiring is shown without any particular definition. In the circuit diagram shown in FIG. 1, at least wirings connecting the control circuits 13 and 23 and the drain terminals 11d and 21d define the relationship in length. Therefore, the actual structure of the power conversion device 1 is designed under the condition of the wiring length as described above.

《第２実施形態》
図２は、発明の他の実施形態に係る電力変換装置の回路図である。本例では上述した第１実施形態に対して、半導体スイッチ１１、２１のドレイン端子及びソース端子の構成が異なる。これ以外の構成は上述した第１実施形態と同じであり、その記載を援用する。 << Second Embodiment >>
FIG. 2 is a circuit diagram of a power conversion device according to another embodiment of the invention. In this example, the configurations of the drain terminal and the source terminal of the semiconductor switches 11 and 21 are different from those of the first embodiment described above. Other configurations are the same as those in the first embodiment described above, and the description thereof is incorporated.

半導体スイッチ１１は、ドレイン端子として、ドレイン主端子１１ｄｍ及びドレインセンス端子１１ｄｓを有し、ソース端子として、ソース主端子１１ｓｍ及びソースセンス端子１１ｓｓを有する。ドレイン主端子１１ｄｍ及びソース主端子１１ｓｍは、バッテリ３０からの出力電流を流す端子である。ドレイン主端子１１ｄｍはバッテリ３０に接続されている。ソース主端子１１ｓｍは、負荷４０及びドレイン主端子２１ｄｍに接続されている。ドレインセンス端子１１ｄｓは配線１５を介して降圧素子１２に接続されている。ソースセンス端子１１ｓｓは配線１７を介して制御回路１３に接続されている。 The semiconductor switch 11 has a drain main terminal 11dm and a drain sense terminal 11ds as drain terminals, and a source main terminal 11sm and a source sense terminal 11ss as source terminals. The drain main terminal 11dm and the source main terminal 11sm are terminals through which an output current from the battery 30 flows. The drain main terminal 11 dm is connected to the battery 30. The source main terminal 11sm is connected to the load 40 and the drain main terminal 21dm. The drain sense terminal 11ds is connected to the step-down element 12 through the wiring 15. The source sense terminal 11 ss is connected to the control circuit 13 via the wiring 17.

半導体スイッチ２１は、ドレイン端子として、ドレイン主端子２１ｄｍ及びドレインセンス端子２１ｄｓを有し、ソース端子として、ソース主端子２１ｓｍ及びソースセンス端子２１ｓｓを有する。ドレイン主端子２１ｄｍ及びソース主端子２１ｓｍは、バッテリ３０からの出力電流を流す端子である。ドレイン主端子２１ｄｍはソース主端子１１ｓｍ及び負荷４０に接続されている。ソース主端子２１ｓｍはバッテリ３０に接続されている。ドレインセンス端子２１ｄｓは配線２５を介して降圧素子２２に接続されている。ソースセンス端子２１ｓｓは配線２７を介して制御回路２３に接続されている。 The semiconductor switch 21 has a drain main terminal 21dm and a drain sense terminal 21ds as drain terminals and a source main terminal 21sm and a source sense terminal 21ss as source terminals. The drain main terminal 21dm and the source main terminal 21sm are terminals through which the output current from the battery 30 flows. The drain main terminal 21 dm is connected to the source main terminal 11 sm and the load 40. The source main terminal 21 sm is connected to the battery 30. The drain sense terminal 21ds is connected to the step-down element 22 through the wiring 25. The source sense terminal 21 ss is connected to the control circuit 23 via the wiring 27.

電力変換装置１の構造を、図３及び図４を用いて説明する。図３は電力変換装置１の平面図である。図４は図３のIV−IVに沿う断面図である。なお、図３において、半導体スイッチ１１、２１は、基板５０の裏側に設けられており、基板５０の表側からは見えないため、点線で示されている。また、配線１４〜１７及び配線２４〜２７は、基板５０内に設けられており、基板５０の表側からは見えないため、点線で示されている。 The structure of the power converter device 1 is demonstrated using FIG.3 and FIG.4. FIG. 3 is a plan view of the power conversion device 1. FIG. 4 is a cross-sectional view taken along IV-IV in FIG. In FIG. 3, the semiconductor switches 11 and 21 are provided on the back side of the substrate 50, and are not visible from the front side of the substrate 50, and thus are indicated by dotted lines. Moreover, since the wirings 14 to 17 and the wirings 24 to 27 are provided in the substrate 50 and cannot be seen from the front side of the substrate 50, they are indicated by dotted lines.

基板５０は、ハイ側スイッチ回路１０及びロー側スイッチ回路２０を配置するための１枚の板状の部材である。基板５０内には、配線パターンが形成されている。配線パターンは、ハイ側スイッチ回路１０及びロー側スイッチ回路２０を形成するための配線部となる。基板５０の表面（図３の紙面に相当）には、降圧素子１２、２２及び制御回路１３、２３が実装されている。また、ハイ側スイッチ回路１０及びロー側スイッチ回路２０は、基板５０の表面上で、図３のＹ方向に並んで配置されている。 The substrate 50 is a single plate-like member for arranging the high-side switch circuit 10 and the low-side switch circuit 20. A wiring pattern is formed in the substrate 50. The wiring pattern is a wiring portion for forming the high-side switch circuit 10 and the low-side switch circuit 20. Step-down elements 12 and 22 and control circuits 13 and 23 are mounted on the surface of the substrate 50 (corresponding to the paper surface of FIG. 3). The high-side switch circuit 10 and the low-side switch circuit 20 are arranged side by side in the Y direction in FIG. 3 on the surface of the substrate 50.

ハイ側スイッチ回路１０の降圧素子１２は、基板５０の表面上で、制御回路１３の近傍に配置されている。一方、ロー側スイッチ回路２０の降圧素子２２は、基板５０の表面上で、制御回路２３から離れた位置に配置されている。すなわち、基板５０の表面上で、降圧素子１２と制御回路１３との間の距離は、降圧素子２２と制御回路２３との間の距離よりも短い。 The step-down element 12 of the high-side switch circuit 10 is disposed in the vicinity of the control circuit 13 on the surface of the substrate 50. On the other hand, the step-down element 22 of the low-side switch circuit 20 is disposed at a position away from the control circuit 23 on the surface of the substrate 50. That is, on the surface of the substrate 50, the distance between the step-down element 12 and the control circuit 13 is shorter than the distance between the step-down element 22 and the control circuit 23.

図４に示すように、制御回路１３は、基板５０を境界に、半導体スイッチ１１の上方（Ｚ方向で上側）に配置されている。また、降圧素子１２も同様に、基板５０を境界に、半導体スイッチ１１の上方（Ｚ方向で上側）に配置されている。 As shown in FIG. 4, the control circuit 13 is disposed above the semiconductor switch 11 (upper side in the Z direction) with the substrate 50 as a boundary. Similarly, the step-down element 12 is disposed above the semiconductor switch 11 (upper side in the Z direction) with the substrate 50 as a boundary.

半導体スイッチ１１は、本体部が直方体の形状になるよう、モジュール化されている。半導体スイッチ１１の本体部の対向面（ＹＺ平面）のうち、一方の面には、ドレイン主端子１１ｄｍ及びソース主端子１１ｓｍが設けられている。他方の面には、ドレインセンス端子１１ｄｓ、ゲート端子１１ｇ及びソースセンス端子１１ｓｓが設けられている。 The semiconductor switch 11 is modularized so that the main body has a rectangular parallelepiped shape. A drain main terminal 11dm and a source main terminal 11sm are provided on one of the opposing surfaces (YZ plane) of the main body of the semiconductor switch 11. A drain sense terminal 11ds, a gate terminal 11g, and a source sense terminal 11ss are provided on the other surface.

ドレイン主端子１１ｄｍ及びソース主端子１１ｓｍは、半導体スイッチ１１の本体部の側面から、Ｘ軸方向に沿って、延在している。ドレインセンス端子１１ｄｓ、ゲート端子１１ｇ及びソースセンス端子１１ｓｓは、半導体スイッチ１１の本体部の側面からＸ方向に延在しつつ、Ｚ方向に向けて屈曲している。ドレインセンス端子１１ｄｓ、ゲート端子１１ｇ及びソースセンス端子１１ｓｓは、直角に曲がった形状になるよう形成されている。 The drain main terminal 11dm and the source main terminal 11sm extend from the side surface of the main body of the semiconductor switch 11 along the X-axis direction. The drain sense terminal 11ds, the gate terminal 11g, and the source sense terminal 11ss extend from the side surface of the main body of the semiconductor switch 11 in the X direction and are bent in the Z direction. The drain sense terminal 11ds, the gate terminal 11g, and the source sense terminal 11ss are formed to be bent at a right angle.

配線１４〜１７及び配線２４〜２７は、基板５０内の配線パターンで構成されている。基板５０内の配線パターンは、第１実施形態で示した配線長の条件を満たすようなパターンになっている。すなわち、降圧素子１２が、基板５０の表面上で、制御回路１３の近傍に配置されることで、配線１４の配線長をできるだけ短くしている。また、降圧素子２２が、基板５０の表面上で、制御回路２３から離れ、ドレインセンス端子２１ｄｓの位置の近傍に配置されることで、配線２５の配線長をできるだけ短くしている。 The wirings 14 to 17 and the wirings 24 to 27 are configured by a wiring pattern in the substrate 50. The wiring pattern in the substrate 50 is a pattern that satisfies the conditions of the wiring length shown in the first embodiment. That is, the step-down element 12 is arranged in the vicinity of the control circuit 13 on the surface of the substrate 50, so that the wiring length of the wiring 14 is made as short as possible. Further, the step-down element 22 is arranged on the surface of the substrate 50 away from the control circuit 23 and in the vicinity of the position of the drain sense terminal 21ds, so that the wiring length of the wiring 25 is made as short as possible.

図４に示すように、配線１６は、制御回路１３の下面から基板５０のスルーホールに向けて、直角に曲がった配線パターンである。スルーホールは、ゲート端子１１ｇを挿入するための孔であり、基板５０内に設けられている。そして、配線１６とゲート端子１１ｇは、基板５０のスルーホールの部分で接続されている。配線１５とドレインセンス端子１１ｄｓとの接続部分、及び、配線１７とソースセンス端子１１ｓｓとの接続部分は、配線１６とゲート端子１１ｇとの接続部分と同様に構成されている。 As shown in FIG. 4, the wiring 16 is a wiring pattern bent at a right angle from the lower surface of the control circuit 13 toward the through hole of the substrate 50. The through hole is a hole for inserting the gate terminal 11 g and is provided in the substrate 50. The wiring 16 and the gate terminal 11g are connected at the through hole portion of the substrate 50. The connection portion between the wiring 15 and the drain sense terminal 11ds and the connection portion between the wiring 17 and the source sense terminal 11ss are configured in the same manner as the connection portion between the wiring 16 and the gate terminal 11g.

なお、半導体スイッチ２１の各端子の構成は、半導体スイッチ１１の各端子と同様である。また配線２４〜２７の配線パターンは、配線１４〜１７の配線パターンと同様に構成されている。半導体スイッチ２１の各端子と配線２５〜２７との接続部分は、半導体スイッチ１１の各端子と配線１５〜１７との接続部分と同様に構成されている。 The configuration of each terminal of the semiconductor switch 21 is the same as that of each terminal of the semiconductor switch 11. The wiring patterns of the wirings 24 to 27 are configured in the same manner as the wiring patterns of the wirings 14 to 17. A connection portion between each terminal of the semiconductor switch 21 and the wirings 25 to 27 is configured similarly to a connection portion between each terminal of the semiconductor switch 11 and the wirings 15 to 17.

本実施形態では、電圧変動の大きい配線１４の配線長は、電圧変動の小さい配線２４の配線長よりも短く、また電圧変動の小さい配線１５の配線長よりも短い。電圧変動の大きい配線２５の配線長は、電圧変動の小さい配線１５の配線長よりも短く、また電圧変動の小さい配線２４の配線長よりも短い。これにより、ハイ側スイッチ回路１０及びロー側スイッチ回路２０における、半導体スイッチ１１、２１のドレインセンス端子１１ｄｓ、２１ｄｓから降圧素子１２、２２を介して、制御回路１３、２３に接続される配線（フィードバック経路の配線）で発生するノイズを低減することができる。 In the present embodiment, the wiring length of the wiring 14 with a large voltage fluctuation is shorter than the wiring length of the wiring 24 with a small voltage fluctuation and shorter than the wiring length of the wiring 15 with a small voltage fluctuation. The wiring length of the wiring 25 having a large voltage fluctuation is shorter than the wiring length of the wiring 15 having a small voltage fluctuation and shorter than the wiring length of the wiring 24 having a small voltage fluctuation. As a result, in the high-side switch circuit 10 and the low-side switch circuit 20, wiring connected to the control circuits 13 and 23 from the drain sense terminals 11ds and 21ds of the semiconductor switches 11 and 21 via the step-down elements 12 and 22 (feedback). The noise generated in the wiring of the route can be reduced.

上記のように、本実施形態では、ドレインセンス端子１１ｄｓ、２１ｄｓ、ゲート端子１１ｇ、２１ｇ、及びソースセンス端子１１ｓｓ、２１ｓｓが、基板５０の内の配線に接続されており、制御回路１３、２３及び降圧素子１２、２２が基板５０上に実装されている。これにより、ハイ側スイッチ回路１０の回路素子と、ロー側スイッチ回路２０の回路素子を、複数の基板に分けて実装した場合と比較して、本実施形態では、部品実装の工程や電力変換装置として組み立てる際の加工コストを抑制することができる。 As described above, in the present embodiment, the drain sense terminals 11ds and 21ds, the gate terminals 11g and 21g, and the source sense terminals 11ss and 21ss are connected to the wiring in the substrate 50, and the control circuits 13 and 23 and The step-down elements 12 and 22 are mounted on the substrate 50. Thereby, compared with the case where the circuit element of the high side switch circuit 10 and the circuit element of the low side switch circuit 20 are separately mounted on a plurality of substrates, in this embodiment, the component mounting process and the power conversion device As a result, the processing cost when assembling can be suppressed.

また本実施形態では、配線１４、１５、２４、２５が配線パターンで構成されている。これにより、本実施形態では、基板５０に追加の配線用の部品を実装する場合と比較して、配線用部品を製造しなくてもよいため、コストを抑制できる。 In the present embodiment, the wirings 14, 15, 24, and 25 are composed of wiring patterns. Thereby, in this embodiment, compared with the case where the components for wiring are mounted in the board | substrate 50, since it is not necessary to manufacture the components for wiring, cost can be suppressed.

また本実施形態では、半導体スイッチ１１、２１は、ドレイン端子として、ドレイン主端子１１ｄｍ、２１ｄｍ、及び、ドレインセンス端子１１ｄｓ、２１ｄｓを有する。これにより、正確なドレイン‐ソース電圧を検出することができる。 In the present embodiment, the semiconductor switches 11 and 21 have drain main terminals 11dm and 21dm and drain sense terminals 11ds and 21ds as drain terminals. Thereby, an accurate drain-source voltage can be detected.

また本実施形態では、半導体スイッチ１１、２１は、ソース端子として、ソース主端子１１ｓｍ、２１ｓｍ、及び、ソースセンス端子１１ｓｓ、２１ｓｓを有する。これにより、半導体スイッチ１１、２１に対して、制御上、設定された電圧を、ソース−ゲート電圧として、印加することができる。 In the present embodiment, the semiconductor switches 11 and 21 have source main terminals 11sm and 21sm and source sense terminals 11ss and 21ss as source terminals. As a result, a voltage set for control can be applied as a source-gate voltage to the semiconductor switches 11 and 21.

以下、ドレイン端子及びソース端子を、主端子及びセンス端子に分けた場合と、分けない場合の違いを説明する。 Hereinafter, the difference between the case where the drain terminal and the source terminal are divided into the main terminal and the sense terminal and the case where they are not separated will be described.

本実施形態と異なり、ドレイン端子が、主端子とセンス端子に分かれていない場合には、バッテリ３０からの出力電流（電力変換装置１の主電流）がドレイン端子を流れる。そして、ドレイン端子を流れる電流、ドレイン端子に存在する寄生の抵抗成分、ドレイン端子に存在する寄生のインダクタンス成分によって、電圧が変動するため、降圧素子１２、１３には実際の電圧と異なる電圧が印加されてしまう。 Unlike the present embodiment, when the drain terminal is not divided into the main terminal and the sense terminal, the output current from the battery 30 (the main current of the power converter 1) flows through the drain terminal. Since the voltage varies depending on the current flowing through the drain terminal, the parasitic resistance component existing at the drain terminal, and the parasitic inductance component existing at the drain terminal, a voltage different from the actual voltage is applied to the step-down elements 12 and 13. Will be.

一方、本実施形態のように、ドレイン端子が、主端子とセンス端子に分かれている場合には、バッテリ３０からの出力電流（電力変換装置１の主電流）は、ドレイン主端子１１ｄｍ、２１ｄｍに流れ、ドレインセンス端子１１ｄｓ、２１ｄｓには流れない。そして、降圧素子１２、２２はドレインセンス端子１１ｄｓ、２１ｄｓに接続されている。そのため、寄生の抵抗成分および寄生のインダクタンス成分によるゲート‐ソース電圧の変動が抑制され、降圧素子１２、２２は正確な電圧を検出できる。 On the other hand, when the drain terminal is divided into the main terminal and the sense terminal as in this embodiment, the output current from the battery 30 (main current of the power converter 1) is supplied to the drain main terminals 11dm and 21dm. The current does not flow to the drain sense terminals 11ds and 21ds. The step-down elements 12 and 22 are connected to the drain sense terminals 11ds and 21ds. Therefore, the gate-source voltage fluctuation due to the parasitic resistance component and the parasitic inductance component is suppressed, and the step-down elements 12 and 22 can detect an accurate voltage.

本実施形態と異なり、ソース端子が、主端子とセンス端子に分かれていない場合には、バッテリ３０からの出力電流（電力変換装置１の主電流）がソース端子を流れる。そして、ソース端子を流れる電流、ドレイン端子に存在する寄生の抵抗成分、ドレイン端子に存在する寄生のインダクタンス成分によって、制御回路１３、２３への印加電圧が変動する。 Unlike the present embodiment, when the source terminal is not divided into the main terminal and the sense terminal, the output current from the battery 30 (the main current of the power converter 1) flows through the source terminal. The voltage applied to the control circuits 13 and 23 varies depending on the current flowing through the source terminal, the parasitic resistance component present at the drain terminal, and the parasitic inductance component present at the drain terminal.

一方、本実施形態のように、ソース端子が、主端子とセンス端子に分かれている場合には、バッテリ３０からの出力電流（電力変換装置１の主電流）は、ソース主端子１１ｓｍ、２１ｓｍに流れ、ソースセンス端子１１ｓｓ、２１ｓｓには流れない。そして、制御回路１３、２３はソースセンス端子１１ｓｓ、２１ｓｓに接続されている。そのため、制御回路１３、２３には、変動が印加されないため、ゲート−ソース電圧の変動を抑制することができる。 On the other hand, when the source terminal is divided into the main terminal and the sense terminal as in the present embodiment, the output current from the battery 30 (the main current of the power conversion device 1) is supplied to the source main terminals 11sm and 21sm. The current does not flow to the source sense terminals 11ss and 21ss. The control circuits 13 and 23 are connected to the source sense terminals 11ss and 21ss. For this reason, since fluctuations are not applied to the control circuits 13 and 23, fluctuations in the gate-source voltage can be suppressed.

なお、基板５０内の配線パターンは、基板５０の表面上に形成されてもよい。 Note that the wiring pattern in the substrate 50 may be formed on the surface of the substrate 50.

《第３実施形態》
図５は、発明の他の実施形態に係る電力変換装置の平面図である。図６は図５のVI−VI線に沿う断面図であり、図７は図５のVII−VII線に沿う断面図である。本例では上述した第２実施形態に対して、基板５０上の降圧素子１２、２２、制御回路１３、２３の位置、及び、半導体スイッチ１１、２１の各端子の位置が異なる。これ以外の構成は上述した第２実施形態と同じであり、第１実施形態及び第２実施形態の記載を適宜、援用する。 << Third Embodiment >>
FIG. 5 is a plan view of a power converter according to another embodiment of the invention. 6 is a sectional view taken along line VI-VI in FIG. 5, and FIG. 7 is a sectional view taken along line VII-VII in FIG. In this example, the positions of the step-down elements 12 and 22 and the control circuits 13 and 23 on the substrate 50 and the positions of the terminals of the semiconductor switches 11 and 21 are different from those of the second embodiment described above. Other configurations are the same as those of the second embodiment described above, and the descriptions of the first and second embodiments are used as appropriate.

なお、図５において、半導体スイッチ１１、２１は、基板５０の裏側に設けられており、基板５０の表側からは見えないため、点線で示されている。また、配線１４〜１７及び配線２４〜２７は、基板５０内に設けられており、基板５０の表側からは見えないため、点線で示されている。 In FIG. 5, the semiconductor switches 11 and 21 are provided on the back side of the substrate 50, and are not visible from the front side of the substrate 50, and thus are indicated by dotted lines. Moreover, since the wirings 14 to 17 and the wirings 24 to 27 are provided in the substrate 50 and cannot be seen from the front side of the substrate 50, they are indicated by dotted lines.

ハイ側スイッチ回路１０の降圧素子１２は、基板５０の表面上で、制御回路１３の近傍に配置されている。一方、ロー側スイッチ回路２０の降圧素子２２は、基板５０の表面上で、制御回路２３から離れた位置に配置されている。 The step-down element 12 of the high-side switch circuit 10 is disposed in the vicinity of the control circuit 13 on the surface of the substrate 50. On the other hand, the step-down element 22 of the low-side switch circuit 20 is disposed at a position away from the control circuit 23 on the surface of the substrate 50.

基板５０の表面上において、降圧素子１２、２２、制御回路１３、２３、及びドレインセンス端子１１ｄｓ、２１ｄｓの距離について説明する。Ｘ軸に沿う方向で、降圧素子１２と制御回路１３との間の距離は、降圧素子２２と制御回路２３との間の距離よりも短い。また、Ｘ軸に沿う方向で、降圧素子１２と制御回路１３との間の距離は、降圧素子１２とドレインセンス端子１１ｄｓとの間の距離よりも短い。 The distance between the step-down elements 12 and 22, the control circuits 13 and 23, and the drain sense terminals 11ds and 21ds on the surface of the substrate 50 will be described. In the direction along the X axis, the distance between the step-down element 12 and the control circuit 13 is shorter than the distance between the step-down element 22 and the control circuit 23. In the direction along the X axis, the distance between the step-down element 12 and the control circuit 13 is shorter than the distance between the step-down element 12 and the drain sense terminal 11ds.

Ｘ軸に沿う方向で、ドレインセンス端子２１ｄｓと降圧素子２２との間の距離は、降圧素子１２とドレインセンス端子１１ｄｓとの間の距離よりも短い。また、Ｘ軸に沿う方向で、ドレインセンス端子２１ｄｓと降圧素子２２との間の距離は、降圧素子２２と制御回路２３との間の距離よりも短い。 In the direction along the X axis, the distance between the drain sense terminal 21ds and the step-down element 22 is shorter than the distance between the step-down element 12 and the drain sense terminal 11ds. In the direction along the X axis, the distance between the drain sense terminal 21ds and the step-down element 22 is shorter than the distance between the step-down element 22 and the control circuit 23.

半導体スイッチ１１の本体部の対向面（ＹＺ平面）のうち、一方の面には、ゲート端子１１ｇ、ソースセンス端子１１ｓｓ、及びソース主端子１１ｓｍが設けられている。他方の面には、ドレインセンス端子１１ｄｓ及びドレイン主端子１１ｄｍが設けられている。 A gate terminal 11g, a source sense terminal 11ss, and a source main terminal 11sm are provided on one of the opposing surfaces (YZ plane) of the main body of the semiconductor switch 11. A drain sense terminal 11ds and a drain main terminal 11dm are provided on the other surface.

半導体スイッチ２１の本体部の対向面（ＹＺ平面）のうち、一方の面には、ゲート端子２１ｇ、ソースセンス端子２１ｓｓ、及びソース主端子２１ｓｍが設けられている。他方の面には、ドレインセンス端子２１ｄｓ及びドレイン主端子２１ｄｍが設けられている。 A gate terminal 21g, a source sense terminal 21ss, and a source main terminal 21sm are provided on one of the opposing surfaces (YZ plane) of the main body of the semiconductor switch 21. A drain sense terminal 21ds and a drain main terminal 21dm are provided on the other surface.

図６及び図７に示すように、ドレインセンス端子１１ｄｓ、２１ｄｓ、ゲート端子１１ｇ、２１ｇ及びソースセンス端子１１ｓｓ、２１ｓｓは、半導体スイッチ１１、２１の本体部の側面からＸ方向に延在しつつ、Ｚ方向に向けて屈曲している。 6 and 7, the drain sense terminals 11ds and 21ds, the gate terminals 11g and 21g, and the source sense terminals 11ss and 21ss extend in the X direction from the side surface of the main body of the semiconductor switches 11 and 21, Bent toward the Z direction.

配線１４〜１７及び配線２４〜２７は、基板５０内の配線パターンで構成されている。基板５０内の配線パターンは、第１実施形態で示した配線長の条件を満たすようなパターンになっている。 The wirings 14 to 17 and the wirings 24 to 27 are configured by a wiring pattern in the substrate 50. The wiring pattern in the substrate 50 is a pattern that satisfies the conditions of the wiring length shown in the first embodiment.

また、配線１５とドレインセンス端子１１ｄｓとの接続部分は、第２実施形態に示した、配線１５とドレインセンス端子１１ｄｓとの接続部分と同様に構成されている。また、配線１６とゲート端子１１ｇとの接続部分、配線１７とソースセンス端子１１ｓｓとの接続部分、配線２５とドレインセンス端子２１ｄｓとの接続部分、配線２６とゲート端子２１ｇとの接続部分、及び、配線２７とソースセンス端子２１ｓｓとの接続部分も、配線１５とドレインセンス端子１１ｄｓとの接続部分と同様に構成されている。 Further, the connection portion between the wiring 15 and the drain sense terminal 11ds is configured similarly to the connection portion between the wiring 15 and the drain sense terminal 11ds shown in the second embodiment. A connection portion between the wiring 16 and the gate terminal 11g; a connection portion between the wiring 17 and the source sense terminal 11ss; a connection portion between the wiring 25 and the drain sense terminal 21ds; a connection portion between the wiring 26 and the gate terminal 21g; The connection portion between the wiring 27 and the source sense terminal 21ss is configured in the same manner as the connection portion between the wiring 15 and the drain sense terminal 11ds.

１…電力変換装置
１０…ハイ側スイッチ回路
１１…半導体スイッチ
１１ｄ、２１ｄ…ドレイン端子
１１ｄｍ、２１ｄｍ…ドレイン主端子
１１ｄｓ、２１ｄｓ…ドレインセンス端子
１１ｇ、２１ｇ…ゲート端子
１１ｓ、２１ｓ…ソース端子
１１ｓｍ、２１ｓｍ…ソース主端子
１１ｓｓ、２１ｓｓ…ソースセンス端子
１２、２２…降圧素子
１３、２３…制御回路
１４〜１７、２４〜２７…配線
２０…ロー側スイッチ回路
３０…バッテリ
４０…負荷
５０…基板 DESCRIPTION OF SYMBOLS 1 ... Power converter 10 ... High side switch circuit 11 ... Semiconductor switch 11d, 21d ... Drain terminal 11dm, 21dm ... Drain main terminal 11ds, 21ds ... Drain sense terminal 11g, 21g ... Gate terminal 11s, 21s ... Source terminal 11sm, 21sm ... source main terminals 11ss, 21ss ... source sense terminals 12, 22 ... step-down elements 13, 23 ... control circuits 14-17, 24-27 ... wiring 20 ... low-side switch circuit 30 ... battery 40 ... load 50 ... substrate

Claims

With multiple switching circuits connected to the power supply,
The plurality of switching circuits are:
A switching element;
A control circuit for controlling the operation of the switching element;
A step-down element that steps down the voltage between the high-potential side terminal of the switching element and the low-potential side terminal of the switching element,
The plurality of switching elements included in the plurality of switching circuits are connected in series to the power source,
The control circuit and the control terminal of the switching element are connected by a control wiring,
The control circuit and the low potential side terminal of the switching element are connected by a reference wiring,
The step-down element is connected between a high potential side terminal of the switching element and the control circuit,
The first switching circuit connected to the high potential side among the plurality of switching circuits includes a first wiring connecting the control circuit and the step-down element, and between the step-down element and the high-potential side terminal. A third wiring for connecting
A second switching circuit connected to a low potential side of the plurality of switching circuits has a second wiring connecting the control circuit and the step-down element ;
Before SL power supply first wiring which being shorter than the third wire.

The power supply device according to claim 1 ,
The second switching circuit includes a fourth wiring connecting the step-down element and the high potential side terminal,
The power supply device, wherein the fourth wiring is shorter than the second wiring.

With multiple switching circuits connected to the power supply,
The plurality of switching circuits are:
A switching element;
A control circuit for controlling the operation of the switching element;
A step-down element that steps down the voltage between the high-potential side terminal of the switching element and the low-potential side terminal of the switching element,
The plurality of switching elements included in the plurality of switching circuits are connected in series to the power source,
The control circuit and the control terminal of the switching element are connected by a control wiring,
The control circuit and the low potential side terminal of the switching element are connected by a reference wiring,
The step-down element is connected between a high potential side terminal of the switching element and the control circuit,
The first switching circuit connected to the high potential side of the plurality of switching circuits has a third wiring connecting the step-down element and the high potential side terminal,
The second switching circuit connected to the low potential side among the plurality of switching circuits includes a second wiring connecting the control circuit and the step-down element, and between the step-down element and the high-potential side terminal. and a fourth wiring connecting,
Before Symbol Power Supply fourth wiring which being shorter than the second wiring.

In the power supply device according to any one of claims 1 to 3 ,
Provided with a substrate having wiring for the substrate,
The high potential side terminal, the low potential side terminal, and the control terminal are connected to the substrate wiring,
The power supply device, wherein the control circuit and the step-down element are mounted on the substrate.

The power supply device according to claim 1 or 2 ,
Provided with a substrate having a wiring pattern,
The first switching circuit includes a third wiring that connects the step-down element and the high potential side terminal,
The second switching circuit includes a fourth wiring connecting the step-down element and the high potential side terminal,
The power supply device, wherein the first wiring, the second wiring, the third wiring, and the fourth wiring are configured by the wiring pattern.

In the power supply device according to any one of claims 1 to 5 ,
The switching device has a main terminal for supplying an output current of the power source as a high potential side terminal, and a sense terminal connected to the control circuit via the step-down device.

In the power supply device according to any one of claims 1 to 6 ,
The switching element includes a main terminal for flowing an output current of the power supply and a sense terminal connected to the control circuit as the low potential side terminal.