[go: up one dir, main page]

JP6465540B2 - 形成方法及び製造方法 - Google Patents

形成方法及び製造方法 Download PDF

Info

Publication number
JP6465540B2
JP6465540B2 JP2013143895A JP2013143895A JP6465540B2 JP 6465540 B2 JP6465540 B2 JP 6465540B2 JP 2013143895 A JP2013143895 A JP 2013143895A JP 2013143895 A JP2013143895 A JP 2013143895A JP 6465540 B2 JP6465540 B2 JP 6465540B2
Authority
JP
Japan
Prior art keywords
pattern
mark
region
line
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013143895A
Other languages
English (en)
Other versions
JP2015018874A5 (ja
JP2015018874A (ja
Inventor
辻田　好一郎
好一郎 辻田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013143895A priority Critical patent/JP6465540B2/ja
Priority to TW103121713A priority patent/TWI562198B/zh
Priority to US14/322,117 priority patent/US9291903B2/en
Priority to KR1020140085044A priority patent/KR101733265B1/ko
Priority to CN201410323975.8A priority patent/CN104281010B/zh
Publication of JP2015018874A publication Critical patent/JP2015018874A/ja
Publication of JP2015018874A5 publication Critical patent/JP2015018874A5/ja
Application granted granted Critical
Publication of JP6465540B2 publication Critical patent/JP6465540B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、基板の上に検出マークを形成する形成方法及び製造方法に関する。
デバイスの微細化に伴い、基板に転写されるパターン（設計パターン）の忠実度（パターン精度）が低下する傾向にある。これは、２次元形状のパターンを基板に転写する場合に顕著となる。そこで、基板に転写されるパターンを１次元形状のパターンだけで構成する技術、所謂、１Ｄレイアウトが提案されている（非特許文献１参照）。
１Ｄレイアウトでは、図１０（ａ）に示すラインとスペース（Ｌ／Ｓ）を基板全体に形成し、かかるＬ／Ｓの所々を図１０（ｂ）に示すカットパターンで切断することで、図１０（ｃ）に示す回路素子（トランジスタなど）を形成する。このようなプロセスは、主に、ゲート工程やメタル工程に適用されているが、以下では、ゲート工程での例を説明する。
図１１（ａ）乃至図１１（ｇ）は、ゲート工程を説明するための図である。なお、シリコン基板ＳＴの上には、基板側から順にゲート酸化膜ＧＯ、ゲート材料ＧＭ及びハードマスクＨＭが形成されているものとする。図１１（ａ）に示すように、露光装置によって、マスクのパターン（Ｌ／Ｓ）をシリコン基板ＳＴの上に光転写し、そのレジストパターンＲＰを形成する。現在の露光装置の最大の開口数（ＮＡ）は１．３５であるため、Ｌ／Ｓの解像限界は０．２５×（１９３／１．３５）＝３６ｎｍとなる。但し、先端デバイスでは、３０ｎｍ以下のＬ／Ｓが必要となるため、実際には、３６ｎｍよりも微細なＬ／Ｓを形成しなければならない。ここでは、２０ｎｍ／２０ｎｍのＬ／Ｓを形成する場合を例に説明する。具体的には、まず、露光装置の解像限界よりも大きい２０ｎｍ／６０ｎｍ＝Ｌ／ＳでレジストパターンＲＰを形成する。このようなＬ／Ｓは、ラインとスペースのピッチが等しい４０ｎｍ／４０ｎｍ＝Ｌ／Ｓよりもリソグラフィの難易度が高い。従って、４０ｎｍ／４０ｎｍ＝Ｌ／Ｓを形成してから、酸素プラズマなどでレジストパターンを等方的にエッチングして２０ｎｍ／６０ｎｍ＝Ｌ／Ｓを形成してもよい。
次いで、図１１（ｂ）に示すように、レジストパターンＲＰが形成された基板の上に、酸化膜ＯＣをスピン塗布、ＣＶＤ、スパッタなどで形成する。酸化膜ＯＣの厚さ（膜厚）は、シリコン基板ＳＴの上に形成すべきＬ／Ｓのライン幅（２０ｎｍ）にする。レジストパターンＲＰの側面に形成された酸化膜ＯＣをサイドウォールと呼ぶ。酸化膜ＯＣは等方的に形成（成膜）されるため、サイドウォールの幅は、レジストパターンＲＰの上面に形成された酸化膜ＯＣの厚さに等しい。換言すれば、サイドウォールの幅は、シリコン基板ＳＴの上に形成すべきＬ／Ｓのライン幅、即ち、２０ｎｍになる。なお、ここでは酸化膜を例に説明しているが、その目的は、下地の膜をエッチングすることであるため、その他の膜、例えば、カーボン膜であってもよい。
次に、図１１（ｃ）に示すように、レジストパターンＲＰの表面が現れるまで酸化膜ＯＣを異方性エッチングする。そして、図１１（ｄ）に示すように、酸素プラズマでレジストパターンＲＰを除去する。その結果、サイドウォールによって２０ｎｍのＬ／Ｓが形成される。
次いで、図１１（ｅ）に示すように、サイドウォールをマスクとしてハードマスクＨＭをエッチングする。そして、図１１（ｆ）に示すように、ハードマスクＨＭのパターンでゲート材料ＧＭをエッチングし、図１１（ｇ）に示すように、ハードマスクＨＭを除去する。これにより、２０ｎｍ／２０ｎｍのＬ／Ｓが形成される。
一方、露光装置においては、アライメントに使用するマークやパターンを転写した後の重ね合わせ検査で使用するマークも基板に転写する。露光装置は、基板に形成されているパターンとマスクのパターンをアライメントするために、基板に形成されたアライメントマークを検出して、基板に形成されているパターンの位置（位置情報）を取得する。アライメントマークを検出する検出系としては、露光装置の構成上、アライメントマークを光学的に検出する光学式の検出系が採用されている。アライメントマークの形状は、露光装置の仕様によって決められるが、光学的に検出可能なように、デバイスのパターンよりも遙かに大きな形状を有する。また、かかる検出系では、多くの場合、明視野が用いられる。
また、重ね合わせ検査においては、前工程で形成された第１重ね合わせマークの上に、重ね合わせ工程で第２重ね合わせマーク（レジストパターン）を形成し、その重ね合わせ状態を検査する。重ね合わせ検査においても、処理能力の観点から、光学式の検出系が採用され、多くの場合、明視野が用いられる。重ね合わせマークとしては、古典的には、図１２（ａ）に示すように、四角形の第１重ね合わせマークＯＭ１に、四角形の第２重ね合わせマークＯＭ２を重ねるタイプが用いられている。近年では、図１２（ｂ）に示すように、第１重ね合わせマークＯＭ１及び第２重ね合わせマークＯＭ２を小さな長方形の集合で構成するタイプも提案されている（非特許文献２参照）。
３６ｎｍよりも微細なＬ／Ｓを形成するためには、上述したように、サイドウォールを形成するサイドウォールプロセスが必要となる。デバイスのパターン領域ＰＰ、及び、アライメントマークや重ね合わせマークなどのマーク領域ＭＰに形成されたレジストパターンＲＰ及びサイドウォールＳＷの平面図を図１３（ａ）に示す。また、デバイスのパターン領域ＰＰの断面図を図１３（ｂ）に示す。ここで、上述したように、レジストパターンＲＰを除去すると、図１４に示すように、サイドウォールＳＷのみがデバイスのパターン領域ＰＰ及びマーク領域ＭＰに残存することになる。図１４を参照するに、マーク領域ＭＰに形成されているアライメントマークや重ね合わせマークなどのマークは、形状は大きいが、外周のみがサイドウォールＳＷで構成されているため、その幅が３６ｎｍよりも小さくなっている。このような状態では、マークを光学的に検出することができない。
そこで、図１５に示すように、デバイスを形成する前に、シリコン基板にマークをエッチングで形成し、かかるマークを以降の工程でのアライメントマークや重ね合わせマークとして用いる技術が提案されている。
Ｍ． Ｓｍａｙｌｉｎｇ， "３２ｎｍ ａｎｄ ｂｅｌｏｗ Ｌｏｇｉｃ Ｐａｔｔｅｒｎｉｎｇ ｕｓｉｎｇ Ｏｐｔｉｍｉｚｅｄ Ｉｌｌｕｍｉｎａｔｉｏｎ ａｎｄ Ｄｏｕｂｌｅ Ｐａｔｔｅｒｎｉｎｇ" Ｐｒｏｃ． ＳＰＩＥ ７２２４， （２００９） Ａ． Ｕｅｎｏ， "Ｎｏｖｅｌ ａｔ Ｄｅｓｉｇｎ Ｒｕｌｅ Ｖｉａ ｔｏ Ｍｅｔａｌ Ｏｖｅｒｌａｙ ｍｅｔｒｏｌｏｇｙ ｆｏｒ １９３ｎｍ ｌｉｔｈｏｇｒａｐｈｙ" ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｍａｎｕｆａｃｔｕｒｉｎｇ， Ｖｏｌ．１７， Ｎｏ．３， Ａｕｇｕｓｔ ２００４
しかしながら、シリコン基板に形成したマークを用いる場合、例えば、２つの工程の重ね合わせ検査において、シリコン基板に形成したマークを介する（即ち、各工程で形成されたマークとシリコン基板に形成したマークとを比較する）ことになる。これは、間接合わせと呼ばれる。近年のデバイスの微細化に伴い、重要な工程においては、マーク同士を直接合わせる必要があり、間接合わせでは精度上の問題が発生する。また、デバイスは多くの層からなるため、後半の工程では、シリコン基板に形成されたマークが検出しにくくなるという問題もある。
本発明は、このような従来技術の課題に鑑みてなされ、検出系で高精度に検出可能な検出マークを形成するのに有利な技術を提供することを例示的目的とする。
上記目的を達成するために、本発明の一側面としての形成方法は、基板の上に形成されたラインパターンから検出マークを形成する形成方法であって、前記ラインパターンのラインは、デバイスのパターンが形成される領域と前記検出マークが形成される領域とにわたって形成されており、前記検出マークが形成される領域における、前記基板の上の前記検出マークを形成するための第１領域と、前記第１領域を囲む第２領域と、を決定する第１ステップと、前記第１領域の前記ラインパターンが延在する方向における複数の位置において前記ラインパターンを切断して複数のマーク要素を形成するための第１カットパターンと、前記第２領域の前記ラインパターンを除去するための除去パターンと、前記デバイスのパターンが形成される領域の前記ラインパターンを切断する第２カットパターンと、を投影光学系によって前記基板の上に投影する第２ステップと、前記基板の上に投影された前記第１カットパターン、前記除去パターン及び前記第２カットパターンによって、前記デバイスのパターンが形成される領域と前記検出マークが形成される領域とにわたって形成されたラインを切断又は除去して、前記デバイスのパターンが形成される領域に前記ラインがカットされたパターンを、前記検出マークが形成される領域に前記複数のマーク要素で前記検出マークを、形成する第３ステップと、を有することを特徴とする。
本発明の更なる目的又はその他の側面は、以下、添付図面を参照して説明される好ましい実施形態によって明らかにされるであろう。
本発明によれば、例えば、検出系で高精度に検出可能な検出マークを形成するのに有利な技術を提供することができる。
本発明の第１の実施形態における形成方法を説明するためのフローチャートである。 デバイスのパターン領域と、ダイシングラインとを含む基板を示す図である。 図２に示す基板の上に形成されたデバイスのパターン及び検出マークを示す図である。 図３に示す検出マークで回折された回折光を示す図である。 検出マークを形成するためのカットパターン及び基板に形成される検出マークの一例を示す図である。 小さな長方形の集合で構成された重ね合わせマーク（検出マーク）の一例を示す図である。 本発明の第２の実施形態における形成方法を説明するためのフローチャートである。 基板の上に形成された１次元Ｌ／Ｓ及び検出マークを示す図である。 基板の上に形成された検出マークを示す図である。 １Ｄレイアウトを説明するための図である。 ゲート工程を説明するための図である。 重ね合わせマークの一例を示す図である。 デバイスのパターン領域及びマーク領域に形成されたレジストパターン及びサイドウォールを示す図である。 デバイスのパターン領域及びマーク領域に残存するサイドウォールの平面図である。 間接合わせを説明するための図である。
以下、添付図面を参照して、本発明の好適な実施の形態について説明する。なお、各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。
＜第１の実施形態＞
第１の実施形態では、デバイスのパターンを形成する１次元Ｌ／Ｓを用いて、アライメントに使用するアライメントマークやパターンを転写した後の重ね合わせ検査で使用する重ね合わせマークなどの検出マークを形成する形成方法について説明する。ここで、１次元Ｌ／Ｓとは、基板の上に形成されたラインパターンとスペースパターンとを含むラインアンドスペースパターンである。かかる検出マークを明視野の検出系で検出する場合、１次元Ｌ／Ｓは微細なパターンであるため、１次元Ｌ／Ｓで回折された１次以上の回折光は、検出系の瞳には入射しない。また、１次元Ｌ／Ｓ（のラインパターンが延在する方向）に直交する方向への回折光は、１次元Ｌ／Ｓを部分的に切断（分割）することで、検出系の瞳に入射しないようにする。
図１は、本発明の第１の実施形態における形成方法を説明するためのフローチャートである。かかる形成方法は、基板の上に形成されたラインパターンとスペースパターンから検出マークを形成するものである。ここで、検出マークとは、上述したように、アライメントマークや重ね合わせマークなどを含む。
Ｓ１０２では、検出マークを光学的に検出する検出系に応じて、基板の上の検出マークを形成するマーク形成領域（第１領域）と、マーク領域を囲み、検出マークの形成を禁止するマーク禁止領域（第２領域）とを含むマーク領域を決定する。換言すれば、検出マークを検出するアライメント検出系や重ね合わせ検出系などの検出系がマークを検出するために必要とする検出マークの大きさ（マーク形成領域）及びその周辺領域（マーク禁止領域）を決定する。
Ｓ１０４では、Ｓ１０２で決定したマーク領域に検出マークを形成する。詳細には、Ｓ１０２で決定したマーク領域に対して、カットパターン（第１カットパターン）と除去パターンとを含むパターンを露光装置の投影光学系によって基板の上に投影し、基板の上のラインパターンを切断することで検出マークを形成する。ここで、カットパターンとは、基板の上のマーク形成領域におけるラインパターンを部分的に切断して複数のマーク要素を形成するためのパターンである。また、除去パターンは、基板の上のマーク禁止領域におけるラインパターンを除去するためのパターン（図形）である。従って、基板の上のマーク領域には、複数のマーク要素が形成され、かかる複数のマーク要素によって検出マークが形成される。
但し、ラインパターンが延在する方向における複数のマーク要素のピッチが、露光装置がパターンを解像可能なピッチよりは大きく、且つ、検出系がマークを検出可能なピッチよりも小さくなるようにする。換言すれば、複数のマーク要素のピッチは、検出マークで回折される回折光のうち、露光装置の投影光学系の瞳に１次以上の回折光が入射するための最小ピッチよりも大きく、且つ、検出系の瞳に１次以上の回折光が入射するための最小ピッチよりも小さい。
また、Ｓ１０４は、デバイスのパターン領域に対して、デバイスのパターンを形成するステップと並行して（即ち、同時に）行われる。ここで、デバイスのパターン領域とは、例えば、基板の上のマーク領域を除く領域である。また、デバイスのパターンは、基板の上のパターン領域におけるラインパターンを部分的に切断するカットパターン（第２カットパターン）を露光装置の投影光学系によって基板の上に投影することで形成される。
以下、上述した形成方法について具体的に説明する。ここでは、ある工程に別の工程を重ね合わせる場合、例えば、ゲート工程にコンタクト工程を重ね合わせる場合について説明する。ゲート工程において検出マークが形成されるが、デバイスのパターンであるゲートは、１Ｄレイアウトからなる。
図２（ａ）は、デバイスのパターン領域１０と、ダイシングライン２０とを含む基板１を示す図であって、１つのチップを示している。また、図２（ｂ）は、図２（ａ）に点線で示す矩形領域を拡大して示す図である。図２（ｂ）に示すように、チップの全面にラインパターン１１とスペースパターン１２とを含むラインアンドスペースパターンが形成されている。かかるラインアンドスペースパターンは、レジストパターンからなる１次元Ｌ／Ｓをコアにして（即ち、サイドウォールプロセスによって）形成されるため、チップの端では、サイドウォールが繋がっている。ダイシングライン２０にパターンを形成する必要がなければ、サイドウォールからなる１次元Ｌ／Ｓはダイシングライン２０に不要である。但し、本実施形態では、サイドウォールからなる１次元Ｌ／Ｓを用いてダイシングライン２０の上に検出マークを形成するため、ダイシングライン２０の上にもサイドウォールからなる１次元Ｌ／Ｓを形成している。
図２（ａ）及び図２（ｂ）に示す基板１に対してカット工程が行われる。具体的には、図２（ｂ）に示すパターン領域１０の上に、露光装置（投影光学系）によってカットパターンＣＰ１を投影することで、デバイスのパターンを形成する。また、それと並行して、図２（ｂ）に示すダイシングライン２０の上に、露光装置（投影光学系）によって、カットパターンＣＰ２と除去パターンＲＭＰとを含むパターンを投影することで、検出マークを形成する。
図３は、カット工程の完了後、パターン領域１０に形成されたデバイスのパターン１３と、ダイシングライン２０、詳細には、マーク領域２１に形成された検出マーク２２とを示す図である。マーク形成領域２１ａ及びマーク禁止領域２１ｂを含むマーク領域２１は、上述したように、検出マーク２２を形成する検出系に応じて決定されるため、それに基づいて検出マーク２２が形成される。また、検出マーク２２は、カットパターンＣＰ２がマーク形成領域２１ａにおけるラインパターン１１を部分的に切断し、除去パターンＲＭＰがマーク禁止領域２１ｂにおけるラインパターン１１を除去することによって形成される。従って、検出マーク２２は、複数のマーク要素２２ａで構成されることになる。
ラインパターン１１が延在する方向における複数のマーク要素２２ａのピッチＰｏは、Ｐｅｘｐ＜Ｐｏ＜Ｐｄｅｔで定義される。ここで、Ｐｅｘｐは、検出マーク２２で回折される回折光のうち、露光装置の投影光学系の瞳に１次以上の回折光が入射するための最小ピッチである。また、Ｐｄｅｔは、検出マーク２２で回折される回折光のうち、検出マーク２２を検出する検出系の瞳に１次以上の回折光が入射するための最小ピッチである。
Ｐｅｘｐ＜Ｐｏにより、０次の回折光以外に１次以上の回折光が露光装置の投影光学系の瞳に入射することができるため、かかる露光装置によって、ダイシングライン２０の上にカットパターンＣＰ２を転写することができる。一方、Ｐｏ＜Ｐｄｅｔにより、１次元Ｌ／Ｓのラインパターン１１が延在する方向に平行な方向に回折される回折光については、検出系の瞳に０次の回折光しか入射しない。１次元Ｌ／Ｓのラインパターン１１が延在する方向に垂直な方向に回折される回折光は、サイドウォールからなる１次元Ｌ／Ｓのピッチで決まる。かかるピッチは、露光装置でも形成できないピッチであるため、露光装置の投影光学系の瞳よりも小さい検出系の瞳には、１次以上の回折光は入射しない。
これらの現象によって、図４に示すように、１次元Ｌ／Ｓのラインパターン１１が延在する方向に垂直な方向及び平行な方向の両方向に対する検出マーク２２からの回折光ＤＬは、検出系の瞳に０次光だけが入射する。検出マーク２２の周辺領域であるマーク禁止領域２１ｂにはマークが形成されていないため、全ての回折光が検出系の瞳に入射する。これにより、検出マーク２２を明視野の検出系で検出すると、直交する２方向に暗く、明暗のコントラストがついたマークとして検出される。なお、ｎ次の回折光の回折角度θは、Ｐ・ＮＡ＝ｎ・λ（Ｐ＝ピッチ、ＮＡ＝ｓｉｎθ、λ＝波長）の関係から決定される。
ここでは、ゲート工程を例に説明したが、１Ｄレイアウトからなる工程においては、上述した形成方法を適用することが可能であり、必要な工程でコントラストが良好な検出マークを形成することができる。
また、これまでの説明では、１次元Ｌ／Ｓのラインパターン１１を部分的に切断するカットパターンＣＰ２を、ラインパターン１１が延在する方向に直交する方向に延在し、且つ、ラインパターン１１の全てに交わる長方形パターンとしていた。これは、カットパターンＣＰ２の寸法（形状）を大きくして、カットパターンＣＰ２を容易に解像できるようにするためである。
カットパターンＣＰ２は、カットパターンＣＰ１と同様にしてもよい。換言すれば、カットパターンＣＰ２は、図５（ａ）に示すように、ラインパターン１１が延在する方向に直交する方向において、ラインパターン１１の一部に交わる長方形パターン群としてもよい。この場合、ラインパターンごとにカットパターンＣＰ２を配置することは解像性の制限から不可能であるため、ラインパターン１１を１つ以上とばしてカットパターンＣＰ２を配置する。図５（ｂ）は、カット工程の完了後（即ち、図５（ａ）に示すカットパターンＣＰ２を基板の上に投影することによって）、マーク領域２１に形成された検出マーク２２を示す図である。図５（ａ）に示すカットパターンＣＰ２は、その形状がデバイスのパターン１３を形成するためのカットパターンＣＰ１と同じであるため、加工寸法性が向上する。これは、露光装置における露光条件などがデバイスのパターン１３を形成するためのカットパターンＣＰ１に最適化されているからである。露光装置の投影光学系に収差が存在した場合、基板の上に転写されるパターンに位置ずれが発生する。従って、デバイスのパターン１３を形成するためのカットパターンＣＰ１と検出マーク２２を形成するためのカットパターンＣＰ２とが異なると、その位置の相対ずれが発生して誤差になってしまう。一方、カットパターンＣＰ１とカットパターンＣＰ２とが同じであれば、このような問題は生じない。なお、図５（ｂ）に示す検出マーク２２では、ラインパターン１１が延在する方向に回折光を生じさせるマーク要素が半分になるため、その回折光の強度も半分になる。但し、０次光とのコントラストは十分であるため、検出マーク２２として機能することが可能である。
本実施形態は、検出マーク２２としての重ね合わせマークを小さな長方形の集合で構成する場合にも適用することができる。この場合、かかる重ね合わせマークとして、ｙ方向の位置を決定する横方向に長手方向を有する横長マーク群と、ｘ方向の位置を決定する縦方向に長手方向を有する縦長マーク群とを形成する。ここでは、１次元Ｌ／Ｓのラインパターン１１が延在する方向をｘ方向として説明する。ｙ方向の位置を決定する横長マーク群２５は、図６（ａ）に示すようなマークにする。横長マーク群２５を形成する前、点線で示すマーク領域２１の全面にはサイドウォールからなる１次元Ｌ／Ｓが形成されている。そこで、横長マーク群２５に対応するラインパターン１１だけが残るようなカットパターンＣＰ２を投影して横長マーク群２５を形成する。横長マーク群２５はサイドウォールで形成されているため、ｙ方向の１次以上の回折光は検出系の瞳に入射しない。従って、検出系は、横長マーク群２５を３つの横長マークとして検出する。但し、検出系が３つ以上の横長マークとして検出するように、横長マーク群２５を構成してもよい。
また、ｘ方向の位置を決定する縦長マーク群２６は、図６（ｂ）に示すようなマークにする。縦長マーク群２６を形成する前、点線で示すマーク領域２１の全面にはサイドウォールからなる１次元Ｌ／Ｓが形成されている。そこで、縦長マーク群２６に対応するラインパターン１１だけが残るようなカットパターンＣＰ２を投影して縦長マーク群２６を形成する。なお、横長マーク群２５については、図６（ａ）に示すように、単純に小さな横長マークを形成すればよい。一方、縦長マーク群２６については、図６（ｂ）に示すように、縦長マークを複数のマーク要素２６ａで形成し、ラインパターン１１が延在する方向における複数のマーク要素２６ａのピッチがピッチＰｏを満たす必要がある。これにより、ｘ方向の１次以上の回折光は検出系の瞳に入射しない。従って、検出系は、縦長マーク群２６を３つの縦長マークとして検出する。図６（ｂ）では、縦長マークを４列に切断しているが、通常のマークの大きさを考慮すると、縦長マークは更に多くの列に切断されることになる。また、検出系が３つ以上の縦長マークとして検出するように、縦長マーク群２６を構成してもよい。
＜第２の実施形態＞
図７は、本発明の第２の実施形態における形成方法を説明するためのフローチャートである。かかる形成方法は、ラインパターンとスペースパターンが形成される基板の上に検出マークを形成するものである。
Ｓ２０２では、Ｓ１０２と同様に、検出マークを光学的に検出する検出系に応じて、基板の上の検出マークを形成するマーク形成領域（第１領域）と、マーク領域を囲み、検出マークの形成を禁止するマーク禁止領域（第２領域）とを含むマーク領域を決定する。
Ｓ２０４では、Ｓ２０２で決定したマーク領域にレジストパターンを形成する。詳細には、Ｓ２０２で決定したマーク領域に対して、基板の上に形成されるラインパターンが延在する方向に配列された複数のマーク要素を含むパターンを露光装置の投影光学系によって基板の上に投影する。これにより、マーク形成領域に複数のマーク要素のそれぞれに対応する複数のレジストパターンを形成する。但し、複数のマーク要素は、基板の上に形成されるラインパターンが延在する方向に直交する方向にも配列されていてもよい。
但し、ラインパターンが延在する方向における複数のマーク要素のピッチが、露光装置がパターンを解像可能なピッチよりは大きく、且つ、検出系がマークを検出可能なピッチよりも小さくなるようにする。換言すれば、複数のマーク要素のピッチは、検出マークで回折される回折光のうち、露光装置の投影光学系の瞳に１次以上の回折光が入射するための最小ピッチよりも大きく、且つ、検出系の瞳に１次以上の回折光が入射するための最小ピッチよりも小さい。
また、Ｓ２０４は、デバイスのパターン領域に対して、ラインパターンとスペースパターンに対応する１次元Ｌ／Ｓを露光装置の投影光学系によって投影して、かかる１次元Ｌ／Ｓのレジストパターンを形成するステップと平行して（即ち、同時に）行われる。
Ｓ２０６では、Ｓ２０４で形成された複数のレジストパターンのそれぞれの側面にサイドウォールを形成し、複数のレジストパターンを除去してサイドウォールによって検出マークを形成する。
以下、上述した形成方法について具体的に説明する。ここでは、１Ｄレイアウトで形成される工程の１次元Ｌ／Ｓに、そのカットパターンを重ね合わせる場合について説明する。
図８は、レジストパターンの側面にサイドウォールを形成するサイドウォールプロセス後、パターン領域１０に形成された１次元Ｌ／Ｓ３３と、ダイシングライン、詳細には、マーク領域２１に形成された検出マーク３４とを示す図である。サイドウォールからなる１次元Ｌ／Ｓ３３の間の領域（白色で示す領域）、及び、サイドウォールからなる検出マーク３４のマーク要素３４ａの内部の領域（白色で示す領域）がレジストパターンをコアとして形成された領域である。このようなレジストパターンを形成するようなパターンを露光装置の投影光学系によって基板の上に投影して、レジストパターンの側面にサイドウォールを形成する。そして、かかるレジストパターンを除去することでサイドウォールによって１次元Ｌ／Ｓ３３及び検出マーク３４を形成する。１次元Ｌ／Ｓ３３のラインパターンが延在する方向における複数のマーク要素３４ａのピッチは、第１の実施形態で定義されたピッチＰｏを満たす。また、１次元Ｌ／Ｓ３３のラインパターンが延在する方向に直交する方向における複数のマーク要素３４ａのピッチもピッチＰｏを満たす。これにより、検出マーク３４によるｘ方向及びｙ方向の回折光は、第１の実施形態における検出マーク２２による回折光と同様になり（即ち、回折状態が同じになり）、検出マークとして機能する。本実施形態と第１の実施形態との相違は、１次元Ｌ／Ｓをカットパターンで部分的に切断して検出マーク２２を形成するのではなく、部分的に切断されたレジストパターンの側面にサイドウォールを形成して検出マーク３４を形成することである。
また、１次元Ｌ／Ｓ３３のラインパターンが延在する方向に直交する方向におけるマーク要素３４ａのピッチは、１次元Ｌ／Ｓ３３のピッチで決定されるものではなく、１次元Ｌ／Ｓ３３のピッチに必ずしも一致させる必要はない。但し、第１の実施形態で説明したように、１次元Ｌ／Ｓ３３のラインパターンが延在する方向に直交する方向におけるマーク要素３４ａのピッチを１次元Ｌ／Ｓ３３のピッチに一致させることは、露光装置における解像性と収差の影響の観点で有利である。
また、検出マーク３４を構成する複数のパターン要素３４ａは、図８では、１次元Ｌ／Ｓ３３のラインパターンが延在する方向及びかかるラインパターンが延在する方向に直交する方向において、マトリクス状に配列されているが、これに限定されるものではない。例えば、図９に示すように、検出マーク３４を構成する複数のパターン要素３４ａは、１次元Ｌ／Ｓ３３のラインパターンが延在する方向及びかかるラインパターンが延在する方向に直交する方向において、千鳥格子状に配列されていてもよい。図９に示す検出マーク３４では、回折光が斜め方向に回折されるが、これを直交成分に分割すると、その回折光ＤＬを発生させるピッチはｘ方向でＰｏ／２、ｙ方向でＰｏであり、検出系の瞳に１次以上の回折光が入射しない条件を満たしている。
このように、各実施形態の形成方法によれば、アライメント検出系や重ね合わせ検出系で高精度に検出可能なアライメントマークや重ね合わせマークなどの検出マークを形成することができる。
また、各実施形態の形成方法によって形成された検出マークを有する基板や１次元Ｌ／Ｓのラインパターンが延在する方向（第１方向）に沿って配列された複数のマーク要素を含む検出マークを有する基板も本発明の一側面を構成する。この場合、第１方向における複数のマーク要素のピッチは、上述したように、ピッチＰｏを満たす必要がある。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。

Claims (7)

  1. 基板の上に形成されたラインパターンから検出マークを形成する形成方法であって、
    前記ラインパターンのラインは、デバイスのパターンが形成される領域と前記検出マークが形成される領域とにわたって形成されており、
    前記検出マークが形成される領域における、前記基板の上の前記検出マークを形成するための第１領域と、前記第１領域を囲む第２領域と、を決定する第１ステップと、
    前記第１領域の前記ラインパターンが延在する方向における複数の位置において前記ラインパターンを切断して複数のマーク要素を形成するための第１カットパターンと、前記第２領域の前記ラインパターンを除去するための除去パターンと、前記デバイスのパターンが形成される領域の前記ラインパターンを切断する第２カットパターンと、を投影光学系によって前記基板の上に投影する第２ステップと、
    前記基板の上に投影された前記第１カットパターン、前記除去パターン及び前記第２カットパターンによって、前記デバイスのパターンが形成される領域と前記検出マークが形成される領域とにわたって形成されたラインを切断又は除去して、前記デバイスのパターンが形成される領域に前記ラインがカットされたパターンを、前記検出マークが形成される領域に前記複数のマーク要素で前記検出マークを、形成する第３ステップと、
    を有することを特徴とする形成方法。
  2. 前記ラインパターンが延在する方向における前記複数のマーク要素のピッチは、前記検出マークで回折される回折光のうち、前記投影光学系の瞳に１次以上の回折光が入射するための最小ピッチよりも大きく、且つ、前記検出マークを光学的に検出する検出系の瞳に１次以上の回折光が入射するための最小ピッチよりも小さいことを特徴とする請求項１に記載の形成方法。
  3. 前記基板の上には、前記ラインパターンが延在する方向に直交する方向に、複数のラインが繰り返し形成されており、
    前記第１カットパターンは、前記ラインパターンが延在する方向に直交する方向に延在し、且つ、前記第１領域における前記ラインパターンの全てに交わる長方形パターンであることを特徴とする請求項１又は２に記載の形成方法。
  4. 前記基板の上には、前記ラインパターンが延在する方向に直交する方向に、複数のラインが繰り返し形成されており、
    前記第１カットパターンは、前記ラインパターンが延在する方向に直交する方向に延在し、前記第１領域における前記ラインパターンの一部に交わる長方形パターン群であることを特徴とする請求項１又は２に記載の形成方法。
  5. 前記検出マークは、アライメントマーク又は重ね合わせマークを含むことを特徴とする請求項１乃至４のうちいずれか１項に記載の形成方法。
  6. 基板の上に形成されたラインパターンから検出マークを形成する形成方法によって形成される検出マークを有する基板を製造する製造方法であって、
    前記形成方法は、
    前記ラインパターンのラインは、デバイスのパターンが形成される領域と前記検出マークが形成される領域とにわたって形成されており、
    前記検出マークが形成される領域における、前記基板の上の前記検出マークを形成するための第１領域と、前記第１領域を囲む第２領域と、を決定する第１ステップと、
    前記第１領域の前記ラインパターンが延在する方向における複数の位置において前記ラインパターンを切断して複数のマーク要素を形成するための第１カットパターンと、前記第２領域の前記ラインパターンを除去するための除去パターンと、前記デバイスのパターンが形成される領域の前記ラインパターンを切断する第２カットパターンと、を投影光学系によって前記基板の上に投影する第２ステップと、
    前記基板の上に投影された前記第１カットパターン、前記除去パターン及び前記第２カットパターンによって、前記デバイスのパターンが形成される領域と前記検出マークが形成される領域とにわたって形成されたラインを切断又は除去して、前記デバイスのパターンが形成される領域に前記ラインがカットされたパターンを、前記検出マークが形成される領域に前記複数のマーク要素で前記検出マークを、形成する第３ステップと、
    を有することを特徴とする製造方法。
  7. 前記投影光学系は、マスクのパターンを前記基板に投影することを特徴とする請求項１乃至５のうちいずれか１項に記載の形成方法。
JP2013143895A 2013-07-09 2013-07-09 形成方法及び製造方法 Expired - Fee Related JP6465540B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013143895A JP6465540B2 (ja) 2013-07-09 2013-07-09 形成方法及び製造方法
TW103121713A TWI562198B (en) 2013-07-09 2014-06-24 Forming method and substrate
US14/322,117 US9291903B2 (en) 2013-07-09 2014-07-02 Forming method and substrate
KR1020140085044A KR101733265B1 (ko) 2013-07-09 2014-07-08 검출 마크 형성 방법과 기판 제조 방법
CN201410323975.8A CN104281010B (zh) 2013-07-09 2014-07-09 形成方法和基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013143895A JP6465540B2 (ja) 2013-07-09 2013-07-09 形成方法及び製造方法

Publications (3)

Publication Number Publication Date
JP2015018874A JP2015018874A (ja) 2015-01-29
JP2015018874A5 JP2015018874A5 (ja) 2016-08-25
JP6465540B2 true JP6465540B2 (ja) 2019-02-06

Family

ID=52256024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013143895A Expired - Fee Related JP6465540B2 (ja) 2013-07-09 2013-07-09 形成方法及び製造方法

Country Status (5)

Country Link
US (1) US9291903B2 (ja)
JP (1) JP6465540B2 (ja)
KR (1) KR101733265B1 (ja)
CN (1) CN104281010B (ja)
TW (1) TWI562198B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6249970B2 (ja) * 2015-01-30 2017-12-20 東京エレクトロン株式会社 半導体装置の製造方法
CN105182702B (zh) * 2015-10-30 2017-08-11 京东方科技集团股份有限公司 对位标记搜寻方法、显示基板和显示装置
US10079185B1 (en) * 2017-06-23 2018-09-18 United Microelectronics Corp. Semiconductor pattern for monitoring overlay and critical dimension at post-etching stage and metrology method of the same
CN112951803B (zh) * 2019-11-26 2023-12-01 华邦电子股份有限公司 微影制程的关键尺寸的监控结构

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3530439A1 (de) * 1985-08-26 1987-02-26 Siemens Ag Vorrichtung zum justieren einer mit mindestens einer justiermarke versehenen maske bezueglich eines mit mindestens einer gitterstruktur versehenen halbleiterwafers
JP3451603B2 (ja) * 1994-06-16 2003-09-29 株式会社ニコン 露光方法及び該露光方法に使用されるマスク
US6249036B1 (en) * 1998-03-18 2001-06-19 Advanced Micro Devices, Inc. Stepper alignment mark formation with dual field oxide process
JPH11340122A (ja) * 1998-05-26 1999-12-10 Sony Corp 識別用マーク
US6211050B1 (en) * 1999-03-03 2001-04-03 Chartered Semiconductor Manufacturing Ltd. Fill pattern in kerf areas to prevent localized non-uniformities of insulating layers at die corners on semiconductor substrates
US6514647B1 (en) * 1999-07-13 2003-02-04 Matsushita Electric Industrial Co., Ltd. Photomask, resist pattern formation method, method of determining alignment accuracy and method of fabricating semiconductor device
JP2001093820A (ja) * 1999-09-24 2001-04-06 Toshiba Corp マーク、アライメントマーク、合わせずれ測定用マーク、フォトマスク、及び、半導体ウェーハ
JP4307664B2 (ja) * 1999-12-03 2009-08-05 株式会社ルネサステクノロジ 半導体装置
US7057299B2 (en) * 2000-02-03 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Alignment mark configuration
JP2001267206A (ja) * 2000-03-15 2001-09-28 Canon Inc 位置合せ方法、露光装置、及び、半導体デバイス生産方法
US7068833B1 (en) * 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
JP2004022631A (ja) * 2002-06-13 2004-01-22 Mitsubishi Electric Corp 半導体装置およびパターン配置方法
CN1495540B (zh) * 2002-09-20 2010-08-11 Asml荷兰有限公司 利用至少两个波长的光刻系统的对准系统和方法
US6667212B1 (en) 2003-03-21 2003-12-23 Advanced Micro Devices, Inc. Alignment system for planar charge trapping dielectric memory cell lithography
JP4796271B2 (ja) 2003-07-10 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6933204B2 (en) * 2003-10-13 2005-08-23 International Business Machines Corporation Method for improved alignment of magnetic tunnel junction elements
JP4734261B2 (ja) * 2004-02-18 2011-07-27 ケーエルエー−テンカー コーポレイション 連続変化するオフセットマークと、オーバレイ決定方法
US20050286052A1 (en) 2004-06-23 2005-12-29 Kevin Huggins Elongated features for improved alignment process integration
KR100663347B1 (ko) * 2004-12-21 2007-01-02 삼성전자주식회사 중첩도 측정마크를 갖는 반도체소자 및 그 형성방법
US7751047B2 (en) * 2005-08-02 2010-07-06 Asml Netherlands B.V. Alignment and alignment marks
JP2007049067A (ja) 2005-08-12 2007-02-22 Seiko Epson Corp 半導体ウェハおよびレチクル
US7687925B2 (en) * 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
US7863763B2 (en) * 2005-11-22 2011-01-04 Asml Netherlands B.V. Binary sinusoidal sub-wavelength gratings as alignment marks
JP2007184345A (ja) * 2006-01-05 2007-07-19 Seiko Epson Corp 半導体装置及びその製造方法、合わせ検査マーク
NL1036336A1 (nl) * 2007-12-27 2009-06-30 Asml Netherlands Bv Method of creating an alignment mark on a substrate and substrate.
JP4897006B2 (ja) * 2008-03-04 2012-03-14 エーエスエムエル ネザーランズ ビー．ブイ． アラインメントマークを設ける方法、デバイス製造方法及びリソグラフィ装置
JP2010050384A (ja) * 2008-08-25 2010-03-04 Elpida Memory Inc 半導体装置の製造方法
JP2010153697A (ja) * 2008-12-26 2010-07-08 Elpida Memory Inc 半導体装置及びアライメントマークの検出方法
JP4815519B2 (ja) * 2009-09-14 2011-11-16 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
US8502324B2 (en) * 2009-10-19 2013-08-06 Freescale Semiconductor, Inc. Semiconductor wafer having scribe lane alignment marks for reducing crack propagation
NL2006228A (en) * 2010-03-17 2011-09-20 Asml Netherlands Bv Alignment mark, substrate, set of patterning devices, and device manufacturing method.
NL2006451A (en) * 2010-05-06 2011-11-08 Asml Netherlands Bv Production of an alignment mark.
JP2012164704A (ja) 2011-02-03 2012-08-30 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US8881066B2 (en) * 2011-12-29 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mandrel modification for achieving single fin fin-like field effect transistor (FinFET) device

Also Published As

Publication number Publication date
TW201503234A (zh) 2015-01-16
US20150017397A1 (en) 2015-01-15
JP2015018874A (ja) 2015-01-29
TWI562198B (en) 2016-12-11
US9291903B2 (en) 2016-03-22
CN104281010A (zh) 2015-01-14
CN104281010B (zh) 2017-04-12
KR20150006792A (ko) 2015-01-19
KR101733265B1 (ko) 2017-05-08

Similar Documents

Publication Publication Date Title
JP4864776B2 (ja) フォトマスク
JP5696079B2 (ja) マスクおよび半導体装置の製造方法
US8986912B2 (en) Method for generating mask pattern
US8541147B2 (en) System and method of selective optical pattern enhancement for semiconductor manufacturing
CN109727881B (zh) 检查缺陷的方法和使用该方法制造半导体器件的方法
US20140331191A1 (en) Method of correcting assist feature
JP6465540B2 (ja) 形成方法及び製造方法
JP4345821B2 (ja) 露光用マスク及びパターン形成方法
JP5356114B2 (ja) 露光用マスク及び半導体装置の製造方法
US7846616B2 (en) Lithography masks and methods
JP4525067B2 (ja) 位置ずれ検出用マーク
KR20210033907A (ko) 마크 위치 결정 방법, 리소그래피 방법, 물품제조방법, 프로그램 및 리소그래피 장치
JP4235404B2 (ja) マスクの製造方法
US6977715B2 (en) Method for optimizing NILS of exposed lines
US8822104B2 (en) Photomask
JP2006140300A (ja) 半導体装置、ウェーハ及び半導体装置の製造方法
KR100495920B1 (ko) 반도체 장치의 웨이퍼 정렬용 정렬 마크
KR20070098029A (ko) 반도체 집적 회로 장치
CN115843179A (zh) 半导体结构及其制作方法、存储器
US9772557B2 (en) Illumination system and method of forming fin structure using the same
KR100915064B1 (ko) 오버레이 버니어 및 그 형성 방법
US9152037B2 (en) Pattern correction method, storage medium, information processing apparatus, method of manufacturing mask, exposure apparatus, and method of manufacturing device
JP2004128306A (ja) 半導体装置の製造方法並びにそれに使用する露光装置、レクチル及び半導体ウエハ
KR100850858B1 (ko) 반도체용 마스크, 그 제조 방법 및 이를 이용한 패턴 형성방법
JP4791207B2 (ja) 位相シフトレチクルとその製造方法とその欠陥検査方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190108

R151 Written notification of patent or utility model registration

Ref document number: 6465540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees