[go: up one dir, main page]

JP4345821B2 - 露光用マスク及びパターン形成方法 - Google Patents

露光用マスク及びパターン形成方法 Download PDF

Info

Publication number
JP4345821B2
JP4345821B2 JP2007011461A JP2007011461A JP4345821B2 JP 4345821 B2 JP4345821 B2 JP 4345821B2 JP 2007011461 A JP2007011461 A JP 2007011461A JP 2007011461 A JP2007011461 A JP 2007011461A JP 4345821 B2 JP4345821 B2 JP 4345821B2
Authority
JP
Japan
Prior art keywords
pattern
light
shielding body
resist
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007011461A
Other languages
English (en)
Other versions
JP2008177480A (ja
Inventor
政良 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2007011461A priority Critical patent/JP4345821B2/ja
Priority to US12/009,309 priority patent/US20080176150A1/en
Publication of JP2008177480A publication Critical patent/JP2008177480A/ja
Application granted granted Critical
Publication of JP4345821B2 publication Critical patent/JP4345821B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

本発明は半導体装置を製造するときのリソグラフィー工程に係り、特にサブミクロン領域の微細寸法に使用される露光用マスク及び半導体装置のパターン形成方法に関するものである。
近年の技術の発展に伴い、高密度に素子を集積化した半導体装置が実用化されている。例えば、Dynamic Random Access Memoryにおいては、メモリ容量1ギガビットの製品が実用化されている。この半導体装置の高集積化にともない、素子パターンは微細化されている。現在の最小加工寸法はサブミクロン領域であるが、集積回路装置のコスト低減と、動作速度の高速化を主要な目的として、さらなる微細化が検討されている。
半導体装置製造のリソグラフィー工程では、縮小投影露光装置(ステッパー)が使用されている。ステッパーでは、露光用マスク(以下レチクルマスクと記す)上のパターンをステージ上の半導体基板に縮小投影する。1ショットの露光が終わると、ステージをX、Y方向に移動させ、次のショットの露光を行う。このような動作を繰り返すことで、半導体基板全面を露光する。この露光光源として、可視光(g線、436nm)、紫外線(i線、365nm)、KrFレーザ(248nm)、ArFレーザ(193nm)等の短波長の光源が使用されている。またレチクルマスクとしては、縮小投影率1/4から1/10など各種のものがある。
ステッパーによる露光について、図1、表1を用いて説明する。図1(A)に露光の模式図、図1(B)にレチクルマスク(左)とその露光パターン(右)を示す。表1にレチクルマスクの遮光体の必要厚さを示す。X、Y方向に移動可能なステージ上に半導体基板6をセットする。半導体基板6には被加工膜7が形成され、その上にレジスト8が塗布されている。露光光源からの入射光によりレチクルマスク1の遮光体パターン4をレンズ5で反転し、半導体基板6上のレジスト8に投影する。レチクルマスク1はレチクル基板2の上に遮光体パターン4が形成されている。一般的には遮光体パターン4の厚さは150nm〜200nm程度であり、レジストの厚さは500nm〜1000nm程度である。
半導体装置の高集積化にともない素子パターンが微細化され、レチクルマスク1の遮光体パターン4の寸法も小さくなる。そのため従来の遮光体パターン、レジストの厚さの場合には、遮光体及びその近傍のフレネル回折領域と、遮光体から距離が離れたフラウンホーファ回折領域をも含むものとなる。そのため図1(A)に示すように、レジスト膜中に投影されるパターン(投影像)は光線の回折によりぼやけて大きく変形した像が投影されることになる。このように遮光体パターンの厚さがレジストの厚さに対して相対的に薄いとパターンを露光する際に、レジスト膜中に投影されるパターン(投影像)は、ぼやけて大きく変形した像が投影されるという問題がある。これまでのレチクルマスクの遮光体パターン4における遮光体の膜厚は必要膜厚より薄い。
表1の従来技術欄に代表的な従来例を示す。入射光波長λが248nm、レチクルマスクの遮光体パターンの最小開口寸法Dが90nmの場合には、D*D/λ=32.7nmとなる。レジスト膜厚が480nm、縮小投影率が1/4の場合には、入射光が進む方向にレチクルマスクの領域で1920nmの部分が投影される領域となる。しかし、表1に示すように今日使用されている代表的な遮光体の高さは150nm程度であるから、必要とされる寸法1920nmに対して150nmの遮光体の厚さでは10%にも達していない。遮光体の寸法と5*D*D/λ(=163.5nm)との寸法を合わせた値(314nm)でも従来技術では16%程度にしかならない。すなわち、従来技術のレジスト膜には、その露光面から314nm程度の深さまではほぼ遮光体のパターン像が投影される。しかしながら、それより深い部分では、フラウンホーファ回折領域の像となり、遮光体パターンがぼやけて大きく変形した遮光体パターン像がほぼ投影されることになる。
フラウンホーファ回折領域とは遮光体の端からの距離Zが、D*D/λ <<Zとされる領域である。この領域では遮光体パターンの変形やサブピークが著しくなる。具体例として、図1(B)に四角のホールパターン11を1/4の縮小投影露光により膜厚0.5μmのレジストパターンを形成した例を示す。遮光体の開口パターンは一辺が2μmの正方形であるが、ポジ型レジストに所謂標準的条件で露光すると、得られるレジストパターン12はほぼ円形であってその直径は0.5μmより小さい。さらにこの形成されたレジストパターン寸法に関してはパターンが密集している領域より孤立パターン領域のパターンの直径が小さくなるという傾向もある。
このように入射光の回折により、本来の遮光体パターンからぼやけて大きく変形した像が投影されてしまうという問題がある。また、露光用レチクルマスクの遮光体の膜厚が薄いことから、遮光体部を通過した光の回折が顕著におきる領域を含む投影像をレジスト膜の中に形成している。そのために実用面ではフォーカス深度(Depth Of Focus)が小さいという問題がある。また、レジストの厚さは被加工膜の加工に対応させて厚く設定されている。そのためレチクルマスクの遮光体の膜厚に対してレジストが厚すぎ、解像度が低いという問題がある。また、遮光体膜にはクロムなどの膜を単純にレジストマスクでエッチング加工するという手法がとられていた。そのために、高さが高い(膜厚が厚い)遮光体パターン形成の歩留まりが低いという問題もある。
半導体装置製造のリソグラフィー工程、レチクルマスクに関する先行特許文献として下記文献がある。特許文献1(特開平6-097029)では、斜入射露光用マスクの遮光体パターンの厚さを、厚くすることで設計寸法に近い寸法の形成方法を開示している。遮光体パターンの厚みの上限、下限を、露光波長λ、開口数NA,投影露光倍率1/m、開口絞り中心からの隔たり量を開口絞り半径で除した値σから規定している。特許文献2(特開平10-010703)では、遮光体(クロム)パターンの厚さを、使用する露光波長の1/2の整数n倍近傍の高さにし、投影光学系のコマ収差の影響をなくしている。
特許文献3(特開2005-182031)では、投影コントラストを高める課題に対して露光用マスクの遮光体層の厚みを露光光の波長よりも大きく、幅の3倍又は4倍以下としている。コントラストを高める原理は、遮光体層の厚みを厚くすることによってTE偏光に対するTM偏光の吸収割合が増し、半導体基板レベルでのTE偏光の干渉が増すのでコントラストが高まるとしている。その上限は強度的な脆さと製造コストから遮光体パターン幅の3倍又は4倍以下としている。
また特許文献4(特開2005-50851)、特許文献5(特開2004-4715)、特許文献6(特開2004-77808)、特許文献7(特開平5-323563)、特許文献8(特開平5-119464)においては、遮光体層をそれぞれ酸化クロム100〜200nm、酸化クロムとクロムの二層膜50〜120nm、クロム薄膜800nmと低反射クロム薄膜400nmの2層構造、金属薄膜層5〜500nm、光不通過クロム膜50〜300nmにより構成している。これらの先行特許文献においてはマスクの遮光体層膜厚に関する記載はあるがレジスト膜厚との関係については記載されていない。従って本願発明に関する技術的な示唆についても何ら記載されていないものである。
特開平6−97029号公報 特開平10−10703号公報 特開2005−182031号公報 特開2005−50851号公報 特開2004−4715号公報 特開2004−77808号公報 特開平5−323563号公報 特開平5−119464号公報
上記したように、従来の遮光体層の膜厚が薄く、レジスト膜厚が厚い場合には、レジスト膜中に投影されるパターン(投影像)は光線の回折により、ぼやけて大きく変形した像が投影されるという課題がある(課題1)。レチクルマスクの遮光体パターンの膜厚が薄く、遮光体部を通過した光の回折が顕著におきる領域までをも含む投影像をレジスト膜の中に形成している。そのため実用面ではフォーカス深度(Depth Of Focus)が小さいという課題がある(課題2)。また、レジストの厚さは被加工膜の加工に対応させて厚くされることから、解像度が低いという課題がある(課題3)。
本発明は最先端の露光パターン形成に於いて、パターン変形の原因を解析し、波動光学的アプローチを行ってこれらの課題を解決するものである。本発明はこれらの課題を解決し、微細加工寸法に最適なレチクルマスク、及び半導体装置のパターン形成方法を提供するものである。
本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
本発明のパターン形成方法は、縮小投影率1/m、入射光の波長λ(nm)の縮小投影露光装置を用いて、遮光体パターンの最小開口寸法D(nm)、遮光体パターンの高さ(深さ)t0(nm)とするレチクルマスクのパターンを、膜厚tr(nm)のレジスト膜にパターニングする場合に、m*tr<t0+5*D*D/λの関係式を満足するように設定することを特徴とする。さらにm*tr<t0+D*D/λの関係式を満足するように設定することもできる。またレチクルマスクは、スキャン方向に伸長された偏倍レチクルマスクを使用することができる。
本発明のレチクルマスクは、縮小投影率1/m、入射光の波長λ(nm)の縮小投影露光装置に用いられるレチクルマスクであって、遮光体パターンの最小開口寸法D(nm)のパターンを膜厚tr(nm)のレジスト膜にパターニングする場合に、遮光体パターンの高さ(深さ)t0(nm)を、m*tr<t0+5*D*D/λの関係式を満足するように設定することを特徴とする。
本発明のレチクルマスクの製造方法は、レチクル基板に深さt0(nm)の溝を形成する工程と、その溝内に遮光体層を埋め込む工程とを備えたことを特徴とする。
本発明のレチクルマスクの製造方法は、主遮光体パターンを加工する工程と、補助遮光体パターンを加工する工程とを備え、前記主遮光体パターンの高さより前記補助遮光体パターンの高さを小さくすることを特徴とする。
本発明のレチクルマスクの製造方法は、パターン開口部の外縁のダマシン構造の遮光体パターンを形成する工程と、続いてコプレナー構造の遮光体パターンを形成する工程と、を備えたことを特徴とする。
本発明の半導体装置の製造方法は、上記したパターン形成方法によりレジストをパターニングする工程と、被加工膜を加工する工程と、を備えたことを特徴とする。
本発明においては、遮光体パターンの膜厚を厚く、レジスト膜厚を薄くする。このようにすることで、露光時のフラウンホーファ回折領域における空間像をレジストに転写させないで、微細パターンの加工を可能とする。縮小投影率1/m、入射光の波長λ(nm)、遮光体パターンの最小開口寸法D(nm)、遮光体パターンの高さ(深さ)t0(nm)、レジスト膜厚tr(nm)の場合には、m*tr<t0+5*D*D/λと設定することで、微細なパターンが形成できる。
レチクルマスクの遮光体パターンの厚さを確保することにより、レジストパターンの解像度を改善する効果がある。さらに高い解像度が維持されるので焦点深度(DOF)を大きくする効果がある。さらに、積層構造の遮光体とすると、膜の応力を低減できてホトマスクの加工歩留まりを高める効果、及びパターン形成時に応力による歪み起因の誤差を小さくすることができ、パターン精度を高める効果がある。さらにダマシン構造のレチクルマスクとすることで、高アスペクト比の遮光体パターンを形成できる効果がある。薄いレジストパターンを別の層に転写してから被加工膜を加工する方法は、高精度薄膜レジストパターンで比較的厚い部材の加工も可能にする効果を有する。このように微細加工に適したレチクルマスク、及び半導体装置のパターン形成方法が得られる。
本発明の最良の実施形態について、以下図2を参照して詳細に説明する。図2(A)には遮光体からの距離による露光光の回折についての説明図、図2(B)には露光の模式図を示す。
図2(A)を参照して本発明に関連する露光光の回折について説明する。図中の入射光9は位相が揃った光(可視光、紫外光、DUVなど)とする。遮光体パターン4は、その厚さが薄いものであるが入射光9を透過させないで、開口部(X=−aからX=a)のみから透過させるものである。入射光9の波長をλ、遮光体パターン4の最小開口寸法をDとする。入射光9が進む方向をZ軸とし、距離Zとする。遮光体の底部を距離の基準点Z=0とし、遮光体に近い領域で0<Z<D*D/λ、遠い領域D*D/λ<<Zにおける光の振幅強度(I)を考える。それぞれの領域に対応する光の振幅強度(I)を、図の右上(Z=0)、右中(0<Z<D*D/λ)、右下(D*D/λ<<Z)にそれぞれ示している。
遮光体パターン4の端面(Z=0)では物理的に与えられる境界条件から、光の振幅強度は図の右上に示すように矩形的分布となる。また、遮光体に近い領域(0<Z<D*D/λ)は、フレネル回折領域と呼ばれる領域である。図の右中に示すように矩形がやや崩れて振動する分布が見られる。しかしこの領域では、レジストの現像閾値を適度に設定することにより、ほぼ遮光体パターンと相似のパターンを形成することができる。しかし遮光体から遠い領域(D*D/λ<<Z)では、図(右下)に示すように回折による変形は顕著になり、サブピークなども問題となる。この領域はフラウンホーファ回折領域と呼ばれ、パターン変形を生じさせる領域である。
ところで、距離ZがD*D/λよりも一桁大きい10*D*D/λであれば、遮光体に遠い領域(D*D/λ<<Z)といえる。ここで距離Zとして、D*D/λ〜10*D*D/λの間について考察する。光強度分布関数が満足する波動方程式を解くときに、近軸近似の式において二次の項を省略できるかと言う点から検討すると、10*D*D/λよりZが大きければ省略可能といえる。距離ZがD*D/λより小さい領域では、二次の項は省略せずに残す必要がある。これらより、回折が起きるが変形が小さい領域までは許容しようという趣旨から、本発明では、Z=5*D*D/λを許容できないパターン変形を生じさせる“近い側の境界”と考える。さらに、より好ましい距離Zとしては、Z<D*D/λである。
本発明では露光用レチクルマスクの遮光体の厚さを厚くし、遮光体及び遮光体部分を通過した光のフレネル回折領域の空間像を、基板表面に形成したレジスト層に投影露光する。投影光がフラウンホーファ回折を起こすZ0=D*D*/λの5倍程度より大きく離れた距離の空間像はレジスト層に投影しないようにする。投影する領域の目安は、遮光体の厚さt0及びZ0=D*D*/λの5倍程度の領域を合わせた領域とする。更に好ましくは遮光体の厚さt0及びZ0=D*D*/λを合わせた領域とする。
具体的には遮光体の厚さt0の目安は、フォトレジスト膜厚(tr)の縮小投影率(1/m)の逆数倍した値が、遮光体の厚さt0と5*D*D/λを合わせた値以下とする。より好ましくは、遮光体の厚さt0とD*D/λを合わせた値以下である。今、レジストの塗布膜厚を0.2μm、縮小投影率を1/4として、入射光9の波長λを248nm、遮光体パターン4の最小開口寸法Dを80nm、ホトレジストの膜厚を0.2μmとすると、
m * tr < t0 + 5*D*D/λ
4*0.2μm < t0 + 5*80nm*80nm/248nm
671nm < t0 となる。
より好ましくは、
m * tr < t0 + D*D/λ
4*0.2μm < t0 + 80nm*80nm/248nm
774nm < t0 となる。
更に、レジストの塗布膜厚を0.1μmとした場合には
4*0.1μm < t0 + 5*80nm*80nm/248nm
271nm < t0 となる。
より好ましくは、
4*0.1μm < t0 + 80nm*80nm/248nm
374nm < t0 となる。
このようにレジストの塗布膜厚、縮小投影率、入射光の波長、遮光体パターン最小開口寸法に対し、最適な遮光体の厚さが決定できる。このように必要な厚さを持つ遮光体パターンを有するレチクルマスクを用いて縮小投影露光を行うと、遮光体部を通過しフラウンホーファ回折により変形した空間像はレジスト膜中に形成しないようにできる。図2(B)に例示するように、ほぼ遮光体パターンと相似のパターンを形成することができる。上記したようにぼやけて、大きく変形した像が投影されるという課題が解決できる。さらに、フォーカス位置が少々変化しても遮光体層が必要とされる厚みを持っているのでフォーカス深度(DOF)が大きくなり改善できる。また、遮光体層の厚さとレジスト膜厚の適度な関係が保たれるので解像度が低下するという課題も解決できる。
本発明においては、レジストの塗布膜厚、縮小投影率、入射光の波長、遮光体パターン最小開口寸法に対し、最適な遮光体パターンの厚さを決定する。従来技術に対してレジストの塗布膜厚を薄く、遮光体層の厚さを厚くすることでフラウンホーファ回折を発生させない。そのためサブミクロン領域の微細寸法のレチクルパターンをレジストに最適に投影できるレチクルマスク及び半導体装置のパターン形成方法が得られる。
本発明の第1の実施例について、図3〜5を参照して説明する。実施例1はパターン形成方法を説明するための実施例である。図3に従来例における露光の模式図、図4に本発明における露光の模式図、図5にレジスト内部に形成される投影像の断面図であり、従来方法における投影像の断面図(A)、本発明における投影像の断面図(B)を示す。
最初にレチクルマスクと半導体基板とを準備し、ステッパーに装着する。レチクルマスクはレチクル基板2に遮光体パターン4がパターニングされている。半導体基板には被加工膜となる薄膜を形成し、さらに所定の厚みのレジスト8を塗布してある。従来例である図3においては、遮光体パターン4の厚さは薄く、レジスト8の厚さは厚い。一方、本発明の実施例である図4においては、遮光体パターン4の厚さは厚く、レジスト8の厚さは薄い。このレチクルマスクの遮光体パターン4に対応した立体空間像をレジスト8中に投影することによりレジスト内部に縮小投影空間像12を形成する。ここでは露光機はスキャン・アンド・リピート型でもステップ・アンド・リピート型でも良い。また、露光機の光源の波長は任意であり、照明方法は通常の照明法でも、変形照明法でも、斜光照明法を用いても良い。
図3は遮光体パターン4の厚さが薄く、レジスト8の膜厚が相対的に厚いという従来技術例を示す図である。入射光9(例えば、波長λが248nmのKrFレーザ光)が、薄い遮光体パターン4の開口部を通過して回折し、遮光体パターンの影の部分にも一部が回り込む。この結果、遮光体から離れるに従ってフレネル回折、フラウンホーファ回折を起こす。レジスト8の膜厚を0.4μm、縮小率を1/4とすると、投影される空間10(図において破線で囲まれた領域)は、遮光体パターン4の上面から透過回折光11を含む広い領域となる。
この遮光体パターンと透過回折光領域(フレネル回折領域とフラウンホーファ回折領域)の空間10がレジスト膜中に縮小投影空間像12として投影される。フラウンホーファ回折領域の空間像は遮光体パターンに比べて変形が大きく、サブピーク成分も含むので、レジスト膜中には変形の大きな空間像が投影される。空間を伝わる光は、波動方程式で記述され、フーリエ変換とすることができる。レンズはフーリエ変換を伴う波動伝播に対して焦点に収束し、そして広がってゆく新たなフーリエ変換を加えることで理解できる。
図4には本発明の実施例を示す。ここでは遮光体パターンの厚さが厚く、レジストの膜厚を0.15μmと薄くする。投影される空間10は、遮光体パターンとフレネル回折領域のみの狭い領域となる。その結果レジスト8に投影される縮小投影空間像12はフラウンホーファ回折領域を含まない遮光体パターンの相似形が得られる。このようにフラウンホーファ回折領域はレジスト中に投影されないので、従来よりも変形が小さく、遮光体パターン4の相似形により近いパターンを形成することができる。
図5は遮光体パターンの高さ(厚さ)が、レジスト中に形成される空間像に及ぼす影響を説明する断面図である。図5(A)は薄い遮光体パターンを用いる従来技術の場合である。レジスト8の表面近傍には遮光体パターンに対応するシャープなパターンが形成される。しかしレジスト膜厚が厚いことから、レジスト膜の中ほどから底部に進むに従って、フラウンホーファ回折領域が投影される。そのためにレジスト中に形成される投影像は、ぼやけてシャープではなくなる。一方、図5(B)に示すように遮光体パターンの膜厚が厚い場合には、レジストには遮光体パターンのシャープな投影像が投影される。従って、変形やサブピークが小さいパターンが形成できる。
表1には遮光体パターンの端からの設定距離Zと遮光体パターンの高さ(厚さ)t0が、レジスト膜中に投影される条件を設定して比較した結果を示す。条件(1)は投影される空間10を遮光体パターンの厚さt0以下としている。条件(2)は投影される空間10を、遮光体パターンの厚さt0とD*D/λとの和以下としている。条件(3)は投影される空間10を、遮光体パターンの厚さt0と5*D*D/λとの和以下としている。また比較のため一般的な従来技術例を右欄に示す。従来技術においては、設定距離を満足していないことが理解できるであろう。また条件(3)として設定距離をt0+5*D*D/λ まで広げると、遮光体のアスペクト比は少し緩和されることが分かる。
Figure 0004345821
表2には、条件(2)において最小開口寸法Dを90、70、50nmと変化させた場合の結果を示す。D*D/λの変化の影響で開口寸法Dが小さくなるとアスペクト比(A ratio)は急激に大きくなっている。表3には条件(2)においてレジスト膜厚trを150、100、50nmと変化させた場合の結果を示す。レジスト膜厚を薄くすると、遮光体のアスペクト比(A ratio)は急激に緩和されることが分かる。レジストが薄い場合には、被加工膜とのドライエッチングの速度比(選択性)の関係から、単層のレジストパターンをマスクにした場合には加工が困難になる場合がありうる。
その場合には後述する中間マスク層又は多層レジストを用いる加工方法により精密なパターン加工を実現することができる。
Figure 0004345821
Figure 0004345821
本実施例においては、レジストの塗布膜厚、縮小投影率、入射光の波長、遮光体パターンの最小開口寸法に対し、最適な遮光体層の厚さを決定する。従来技術に対してレジストの塗布膜厚を薄く、遮光体層の厚さを厚くすることでフラウンホーファ回折が発生しない領域の空間像をレジストの投影像とする。そのためサブミクロン領域の微細寸法のレチクルパターンをレジストに最適に投影できる。縮小投影率1/m、入射光の波長λ、遮光体パターンの最小開口寸法D、遮光体パターンの厚さt0、レジスト膜厚trの場合には、m*tr <t0+5*D*D/λと設定する。このように設定することで、サブミクロン領域の微細寸法のレチクルパターンをレジストに最適に投影できる半導体装置のパターン形成方法が得られる。
本発明における第2の実施例について、図6を参照して説明する。本発明においてはレチクルマスクの遮光体パターンの厚さが厚く、そのアスペクト比が大きくなる。実施例2は、本発明に使用できるレチクルマスクについて説明する実施例である。図6には偏倍レチクルマスクの平面図(A)、ラインA−A’における断面図(B)、通常レチクルマスクの平面図(C)、ラインB−B’における断面図(D)を示す。
露光用レチクルマスクは、レチクル基板2上に遮光体パターン4が形成されている。ここで、mは縮小投影率の逆数、trはレジストの膜厚、t0は遮光体パターンの厚さ、Dは遮光体パターンの最小開口寸法、λは入射光の波長とする。ここで遮光体パターン4の厚さt0の目安は、次式を満足するように設定する(条件3)
m*tr < t0 + 5*D*D/λ。
さらに好ましくは(条件2)、 m*tr < t0 + D*D/λ、であり、
更に好ましくは(条件1)、 m*tr < t0 、 である。
上記条件を満足させるには、遮光体の底部寸法に対する高さの割合(アスペクト比)は、表1に示すように大きくなる。アスペクト比が小さくなる条件3を適用した場合においても、遮光体パターンのアスペクト比が4.9となり、かなりレチクルマスクの加工には高度な技術が要求される。このアスペクト比を緩和する手段として、偏倍レチクルマスクを用いることが可能である。
図6(A)、(B)は偏倍レチクルマスクの平面図と、そのラインA−A’における断面図、図6(C)、(D)は従来マスクの平面図と、そのラインB−B’における断面図である。偏倍レチクルマスクではスキャン露光方式で予めスキャン方向(図では矢印で示すX方向)にパターンを伸長させておき、スキャン露光時にレチクルマスクを伸長させた分だけ多く送る。すなわち、偏倍レチクルマスクでは、スキャン方向の倍率を等倍でなく設定したものであるから、例えばスキャン方向に2倍伸長させた偏倍レチクルマスクの場合には、レジストを塗布した基板の移動量に対して、等倍レチクルマスクの移動量、つまりレチクルを送る量を2倍にすることとなる。パターンの伸長を例えば、通常マスクの二倍に設定する。この場合には、遮光体の高さ(厚さ)はそのまま同一で変わらないのに対して、幅とスペースが二倍になるのでアスペクト比は半分に低減される。アスペクト比が半減されることで、レチクルマスクの加工がし易くなる。図6(C)、(D)に示す従来マスクはX、Y方向とも縮小率は等倍であり、そのアスペクト比は大きくなるが使用することができることは当然である。
本発明においては、通常のX,Y方向の縮小投影率を等しい通常レチクルマスク、又はX,Y方向の縮小投影率を異ならせた偏倍レチクルマスクを使用することができる。偏倍レチクルマスクの場合にはアスペクト比を小さくできることで、加工性が向上し、作りやすくなる利点が得られる。これらのレチクルマスクを使用することで、サブミクロン領域の微細寸法パターンをレジストに最適に投影できる半導体装置のパターン形成方法が得られる。
本発明における第3の実施例について、図7〜12を参照して説明する。本発明においてはレチクルマスクの遮光体パターンの厚さが厚く、そのアスペクト比が大きくなる。そのために実施例3は、レチクルマスクにおける遮光体パターンの構成を説明する実施例である。
図7には複数の遮光体層で構成されたレチクルマスクの断面図(A)〜(F)を示す。図8にはレチクル基板内部に遮光体層を埋設したダマシン構造の各種レチクルマスクの断面図(A)〜(C)を示す。図9には主遮光体パターンとともに補助遮光体パターンを配置した各種レチクルマスクの断面図(A)、(B)を示す。図10にはダマシン構造の主遮光体パターンに、さらに補助遮光体パターンを配置した各種レチクルマスクの断面図(A)〜(C)を示す。図11にはレベンソン型位相シフトレチクルマスクの平面図(A)、断面図(B)を示す。図12にはハーフトーン型位相シフトレチクルマスクの平面図(A)、断面図(B)〜(D)を示す。
レチクルマスクの遮光体層としては、図6に示したように単一部材で構成することができる。しかし、これらに限定されることなく複数の遮光体層から構成することができる。図7には複数の遮光体層から構成されたレチクルマスクの断面図(A)〜(F)を示している。ここでの遮光体層の合計高さ(厚さ)は、上述した条件式を満足する厚さ(t0)になるようにする。図7(A)の遮光体パターンは2層構造であり、上層の第1の遮光体層(3−1)と下層の第2の遮光体層(3−2)から構成されている。図7(B)の遮光体パターンは、第2の遮光体層(3−2)の上面及び側面を第1の遮光体層(3−1)で覆う構造である。
図7(C)の遮光体パターンは、第2の遮光体層(3−2)の底面及び側面を第1の遮光体層(3−1)で覆う構造である。図7(D)の遮光体パターンは、第2の遮光体層(3−2)の上面、底面、側面の全ての面を第1の遮光体層(3−1)で覆う構造である。また、図7(E)の遮光体パターンは3層構造であり、上層の第1の遮光体層(3−1)、中間層の第2の遮光体層(3−2)、下層の第3の遮光体層(3−3)と、が積層されている。更に第1の遮光体層(3−1)と第2の遮光体層(3−2)との積層膜をさらに多数積層し、図7(F)の遮光体パターンのような構造にしても良い。この場合には応力による歪を小さく制御するのに適している。
さらに図8には、ダマシン構造の遮光体パターンを示す。図8(A)の遮光体パターンは、単一部材の遮光体層3を溝に埋め込んで形成するダマシン構造である。また図8(B)のように、二種類の遮光体層3−1、3−2としても良い。埋め込みの際にグルー(glue)層を用いる場合には、このような構造になる。更に、図8(C)に示すように遮光体層3−1、3−2、埋め込み部材13により溝を埋め込む構造とすることも可能である。また図中の埋め込み部材13に代えて中央に溝を残した構造としてもレチクルマスクとして用いることができる。すなわち溝の側壁と底面に遮光体層を配置しておけば、入射光を透過させないことから、その内部は制約を受けない。
このように遮光体パターンのアスペクト比が大きいことから、遮光体パターンをレチクル基板内に埋め込んだダマシン構造としてもよい。ダマシン構造の場合には、埋め込む溝の深さを、上述した条件式を満足する厚さ(t0)になるようにする。溝の深さをt0とすることで、レチクル基板に直交する垂直方向の高さはt0となり、入射光の回折を妨げる。ここで、今までのレチクル基板表面に遮光体パターンを形成する構造をコプレナー構造と呼ぶ。コプレナー構造の場合にはその膜厚をt0とし、ダマシン構造の場合にはその埋め込む溝の深さをt0とする。このコプレナー構造の遮光体膜厚と、ダマシン構造の溝の深さは、入射光を透過させないということでともに同じ動作機能をするものである。従ってこの膜厚及び深さを、簡略化して単に遮光体層の高さ、遮光体パターンの高さと定義することができる。
図9(A)、(B)は、本発明のマスクの別の構造である。図9(A)には主遮光体パターン14とともに補助遮光体パターン15が配置されている。ここでは主遮光体パターン14と補助遮光体パターン15の高さは同じ高さ(t0)である。このようにレイアウト領域に余裕がある場合には解像可能な補助遮光体パターンを配置することが好ましい。この解像可能な補助遮光体パターンとは隣接する主遮光体パターンとほぼ同じサイズであり、ダミーパターンとも呼ばれるパターンである。この解像可能な補助遮光体パターンは、例えば半導体装置の外周部に配置され、内側の主遮光体パターンを精確にパターニングするためのダミーとして使用されるパターンである。
しかし、解像可能な補助遮光体パターン15を配置するスペースが無い場合には、図9(B)に示すように解像されない補助遮光体パターン15を配置する。解像されない補助遮光体パターンとは、OPC(Optical Proximity Correction)の目的で使用されるパターンであり、解像限界寸法以下のサイズのため実際には解像されないパターンである。図に示すように補助遮光体パターン15の高さを主遮光体パターン14の高さ(t0)よりも低くすると、確実に解像されないようにでき、レチクルマスクの製造歩留まりも向上する。このように、解像されないOPC補助遮光体パターンを主遮光体パターンの周辺に配置して、近接効果補正を行う手段を本発明のレチクルマスクに取り入れることができる。
図10(A)、(B)、(C)は、本発明のレチクルマスクの別の構造である。ダマシン構造の主遮光体パターン14とともに、補助遮光体パターン15が配置されている。図10(A)はレイアウト領域に余裕がある場合で、主遮光体パターン14と同じ溝深さt0で、解像可能な補助遮光体パターン15を配置している。しかし、解像可能な補助遮光体パターン15を配置する余裕が無い場合には図10(B)に示すように解像されない補助遮光体パターン15を配置する。この時補助遮光体パターンは主遮光体パターンよりも溝の高さを低く(小さく)して埋め込み形成されている。
また、この解像されない補助遮光体パターン15は図10(C)に示すようにダマシン構造ではなく、コプレナー構造でレチクル基板表面の上方に突き出す形状で形成してもよい。この場合には主遮光体パターン14を形成した後に改めて、補助遮光体パターン用の薄い遮光体層を形成してからレジストパターンを形成して加工する。なお、図10(B)、(C)では主パターンの遮光体は2層膜であるが、特に限定されるものでなく、例えば単層の埋め込み膜であっても良い。さらに多くの遮光体層により構成してもよい。このようにダマシン構造と、コプレナー構造とを混在させることもできる。
図11にはレベンソン型位相シフトマスクの平面図(A)、そのラインA−A’における断面図(B)を示す。レベンソン型位相シフトパターン16にダマシン型の遮光体層3−1、3−2を配置しても、問題なくレベンソン型位相シフトマスクを形成できる。レベンソン型位相シフトパターン16は、ダマシン型の遮光体層3−1、3−2の端部の位置を異ならせて配置する。このように端部の位置を異ならせることで、光の位相を変化させるものである。
図12にはハーフトーン型位相シフトマスクの例を示す。平面図(A)と、ラインA−A’における断面図(B)、(C)、(D)である。レチクル基板2の表面に開口部8を備えた遮光体層3−2が形成され、開口部8の外縁を囲んで遮光体層3−1が形成されている。そのレチクルマスクの断面図として、図12(B)のように構成することができる。開口部18の外周に接して溝を形成し、遮光体層3−1を埋め込む。さらに、開口部18以外の所定の領域に薄い遮光体層3−2を形成する。ここで遮光体層3−2の膜厚t1と、遮光体層3−1の高さt2の和は上記した高さt0と同じくなるようにする。
あるいは、図12(C)に示すように、上部の遮光体層3−2の代わりに、ハーフトーン位相シフトパターン17を配置しても良い。この遮光体層3−2、ハーフトーン位相シフトパターン17は、レチクル基板2の表面に形成されたコプレナー構造である。しかし図12(D)に示すように、レチクル基板表面と遮光体膜の上面をほぼ同一の高さとなるように構成しても良い。この場合には遮光体層3−1の高さt2は上記した高さt0と同じくなるようにする。
本発明においては、レチクルマスクの遮光体パターンの厚さを厚くすることで、そのアスペクト比が大きくなる。そのために遮光体パターンとして、単層、あるいは複数の遮光体層を積層することができる。さらにレチクル基板に溝を設け、その溝を遮光体層で埋設するダマシン構造とすることができる。さらに補正用の補助遮光体パターンを設けることもできる。また、レベンソン型位相シフトマスクやハーフトーン型位相シフトマスクとすることもできる。これらの遮光体パターンを備えたレチクルマスクを使用して、サブミクロン領域の微細寸法のレチクルパターンをレジストに最適に投影できる半導体装置のパターン形成方法が得られる。
本発明における第4の実施例について、図13〜17を参照して説明する。本実施例では、アスペクト比の大きな遮光体パターンを備えたレチクルマスクの製造方法について説明する。図13にX方向、Y方向の縮小投影率が等しいレチクルマスクの製造フローにおける断面図(A)、(B)、(C)を示す。図14に偏倍レチクルマスクの製造フローにおける断面図(A)、(B)、(C)を示す。図15にダマシン構造のレチクルマスクの製造フローにおける断面図(A)〜(D)を示す。図16、図17にダマシン構造のレチクルマスクの他の製造フローにおける断面図(A)〜(F)、(A)〜(E)を示す。
X方向、Y方向の縮小投影率が等しいレチクルマスクの製造フローを説明する。透過率が高いレチクル基板2上に遮光体層3をスパッタ法等で形成し、レジスト8を電子ビーム描画してパターニングする(図13A)。このレジスト8をマスクとして遮光体層3をドライエッチングし(図13B)、遮光体パターン4を形成する(図13C)。遮光体層3としては、クロムや酸化クロムなどが用いられることが多く、従来の膜厚は50〜200nm程度が一般的である。本発明の遮光体層3は、前記したように厚い膜厚t0とする。
図14には偏倍レチクルマスクの製造フローにおける断面図を示す。スキャン方向にパターンを伸長することによってアスペクト比が緩和され、レチクルマスク加工歩留まりが向上する。伸長の割合を2倍にするとアスペクト比は1/2に緩和される。製造方法として前記と同様に、透過率が高いレチクル基板2上に膜厚t0の遮光体層3をスパッタ法等で形成し、レジスト8を電子ビーム描画してパターニングする(図14A)。このレジストをマスクとして遮光体層3をドライエッチングし(図14B)、遮光体パターン4を形成する(図14C)。
図15は、溝を形成してから遮光体層を埋め込んで形成するダマシン型構造の製造フローにおける断面図である。透過率の高いレチクル基板2にレジスト8にパターンを形成する(図15A)。ドライエッチング法を適用して異方性エッチングし、深さt0の溝19を形成する(図15B)。次に、レジスト8を除去してから溝19に遮光体層3を埋め込む(図15C)。ここでの遮光体層3としては、入射光に対して透過率が小さければ良い。スパッタ法やめっき法により、金属や金属酸化物を形成する。溝の中に埋め込んだ部分以外の遮光体層をCMPなどで除去する。ドライエッチングを適用したエッチバック法により溝の中に埋め込んだ部分以外の遮光体層を除去することも可能である。
図16は図15に示した工程の変形例である。レチクル基板2に中間膜20を成膜した後に、レジスト8にパターンを形成する(図16A)。ドライエッチング法を適用して異方性エッチングし、深さt0の溝19を形成する(図16B)。次に、レジスト8を除去してから溝19に遮光体層3を埋め込む(図16C)。溝の中に埋め込んだ部分以外の遮光体層3をCMPなどで除去する(図16D)。
この中間膜20は、レチクル基板2とは選択性を持って除去できる性質の部材である。この中間膜20を用いることにより、CMPでスクラッチが入っても、この影響を排除できる。CMP後に中間膜20を除去した場合には、図16(E)に示すように遮光体パターン4の一部がレチクル基板2の表面から突出する形状となる。この部分を埋め込むように透過率の高いキャップ部材21を設ける。
図17は、図16に示した工程のさらに別の変形例である。レチクル基板2に中間膜20を成膜した後に、レジスト8にパターンを形成する(図17A)。ドライエッチング法を適用して異方性エッチングし、溝19を形成する(図17B)。この溝の深さはレチクル基板内部での深さをt0とする。次に、レジスト8を除去してから、塗布法によって溝19に遮光体層3を埋め込む(図17C)。
この埋め込みには遮光体となる金属を含む溶媒が溶解している液体や、金属又はその酸化物などの微粒子が含まれる液体を回転塗布により埋め込み、その後ベークして溶媒を飛ばして埋設しても良い。溝19以外の部分をドライエッチングして除去する場合に、中間膜20の膜厚分をオーバーエッチングする(図17D)。オーバーエッチングすることで、中間膜20を除去した時にレチクル基板2の表面と遮光体パターン4の高さを揃えることができる(図17E)。このような製造方法を使うと、遮光体パターン4のアスペクト比が相当大きくなっても形成可能である。
本発明のレチクルマスクの遮光体パターンの膜厚は厚く、アスペクト比が大きい。これらのレチクルマスクは上記した各種の製造方法で作成できる。これらの製造方法で制作したレチクルマスクを使用し、サブミクロン領域の微細寸法のレチクルパターンをレジストに最適に投影できる半導体装置のパターン形成方法が得られる。
本発明における第5の実施例について、図18〜21を参照して説明する。実施例5は半導体装置の製造方法であり、レチクルマスクの遮光体パターンを投影露光して形成したレジストパターンにより、被加工膜をエッチングするパターニング方法を説明する。図18にはレジスト単層を用いたパターニング方法における断面図を示す。図19にはレジストと中間マスク層とを用いたパターニング方法における断面図を示す。図20には多層レジストを用いたパターニング方法における断面図を示す。図21には半導体基板表面を平坦化し、レジストと中間マスク層とを用いたパターニング方法における断面図を示す。これらの図18〜21に示す製造方法は、被加工膜厚とレジストの厚さ及びエッチング選択比により、最適な方法を選択することができる。
レチクルマスクと、被加工膜6とさらにレジスト8とを形成した半導体基板6を準備し、露光機(ステッパー)にセットする。レチクルマスクの遮光体パターンに対応した立体空間像をレジスト膜中に形成することによりレジストパターンを形成する。このレジストパターンにより被加工膜6をエッチングすることでパターニングされる。ここではステッパーはスキャン・アンド・リピート型でもステップ・アンド・リピート型でも良い。ただし、偏倍レチクルマスクを使用するときはスキャン・アンド・リピート型が適する。また、ステッパー光源の波長は任意であり、さらに照明方法は通常の照明法でも、変形照明法でも、斜光照明法を用いても良い。
図18にはレジスト単層を用いたパターニング方法を示す。半導体基板6に被加工膜7を形成し、レジスト8をパターニングする(図18A)。レジスト8をマスクとして、被加工膜7をエッチングする(図18B)。その後レジスト8を除去することで、被加工膜7のパターニング工程が完了する(図18C)。このパターニング方法はレジスト単層であり、レジストと被加工膜とのエッチング選択比が大きい場合に適用される。レジストと被加工膜とのエッチング選択比が確保されないで、被加工膜のエッチング時にレジストの膜厚がなくなるような場合には、以下の方法が適用される。
図19にはレジストと中間マスク層とを用いたパターニング方法を示す。レジストと被加工膜とのエッチング選択比が確保できない場合には、中間マスク層を配置して加工を行うことができる。半導体基板6に被加工膜7と中間マスク層22を形成し、レジスト8をパターニングする(図19A)。レジスト8をマスクとして、中間マスク層22をエッチングする(図19B)。さらにレジスト8を除去し、中間マスク層22をマスクとして被加工膜7をエッチングすることで、被加工膜7のパターニング工程が完了する(図19C)。ここで中間マスク層22は除去しても、しなくてもよい。
中間マスク層22としては、被加工膜とのエッチング選択比が確保できるものが選ばれる。例えば、被加工膜がシリコン膜の場合にはシリコン酸化膜が適しており、被加工膜がシリコン酸化膜の場合には多結晶シリコン膜が中間マスク層として適している。このようにレジストと被加工膜とのエッチング選択比が確保できない場合には、最初に遮光体パターンをレジストに転写し、中間マスク層22をエッチングする。その後中間マスク層22をマスクとして被加工膜7をエッチングすることができる。
被加工膜とのエッチングレート比(選択比)によってレジストの膜厚を決め、このレジスト膜の中にレチクルマスクの遮光体に対応するシャープな像をレジストパターンとして形成する。レジストパターンをマスクとしてエッチングによって被加工膜を加工する。またレジスト膜厚が被加工膜に対して厚く設定できない場合には、レジストと被加工膜の間に適当な中間マスク層を配置する。レジストパターンを中間マスク層に投影して後に、中間マスク層のパターンにより被加工膜を加工する。中間マスク層を介在させることで遮光体パターンの厚さとレジスト膜厚の適度な関係が保たれることから、解像度のよいパターンが得られる。
図20には多層レジストを用いたパターニング方法を示す。図20(A)に示すように半導体基板6に形成された被加工膜7上に、多層レジストとしてのベース樹脂層23、中間無機層24、上部感光性レジスト層25を順次形成する。上部感光性レジスト層25にレジストパターンを形成する。このパターンを中間無機層24にドライエッチング法で転写する。次に、ベース樹脂層23を加工する。この際上部の上部感光性レジスト層25は同時にエッチング除去される(図20B)。続いて被加工膜7をドライエッチングする。中間無機層24を適当な膜厚にすることで、エッチング中に中間無機層24は同時にエッチング除去され、図20(C)の形状となる。被加工膜7の上にはベース樹脂層23のみが存在するのでアッシングにより除去して、シャープな被加工膜のパターニングができる。
図21には下地の凹凸が大きい場合に、半導体基板表面を平坦化してから被加工膜を形成して加工する製造フローである。本発明では0.1μm程度の薄いレジスト膜を用いる場合がある。この時下地の凹凸が大きいと均一なレジスト膜の形成が困難となる場合がある。この場合には、例えばCMP(Chemical Mechanical Polishing)を適用して平坦化することにより、極めて微細なパターンの加工が可能となる。
図21(A)に示すように、第1の絶縁膜26上に第1の配線27と第2の絶縁膜28を形成する。この場合には第1の配線27の有無により、第2の絶縁膜28の表面は凹凸が大きくなる。CMP(Chemical Mechanical Polishing)によりその表面を平坦化した後に第2の配線29となる配線膜を成膜する(図21B)。さらに中間マスク層22とレジスト8とを形成し、レジスト8をパターニングする(図21C)。レジスト8をマスクとして、中間マスク層22をエッチングする(図21D)。さらにレジスト8を除去し、中間マスク層22をマスクとして第2の配線29をエッチング加工する(図21E)。
本実施例の半導体装置の製造方法においては、遮光体パターンの膜厚を厚く、レジスト膜厚を薄くする。このようにすることで、露光時のフラウンホーファ回折領域における空間像をレジストに転写させないで、微細パターンの加工を可能とする半導体装置の製造方法が得られる。半導体装置の製造方法において、レジスト膜が薄く、エッチング選択比が確保できない場合には、中間マスク層、多層レジスト、CMPを採用することで、エッチング選択比を確保することができる。そのためサブミクロン領域の微細寸法のパターンを最適に加工できる半導体装置の製造方法が得られる。
本発明においては、遮光体パターンの膜厚を厚く、レジスト膜厚を薄くする。このようにすることで、露光時のフラウンホーファ回折領域における空間像をレジストに転写させないで、微細パターンの加工を可能とする。レチクルマスクとしてはX,Y方向の縮小投影率が等倍、あるいは偏倍マスクが使用できる。遮光体パターンとしてはダマシン構造としてもよく。さらに補助パターンや、レベンソン型位相マスク、ハーフトーン型位相マスクも適用することもできる。半導体装置の製造方法としては、レジスト膜が薄いことから、エッチング選択比が確保できない場合には、中間マスク層、多層レジスト、CMPを採用することで、エッチング選択比を確保することができる。このように本発明によれば、微細加工に適したレチクルマスク及び半導体装置のパターン形成方法が得られる。
以上実施例に基づき本発明を具体的に説明したが、本発明は上述の実施例に制限されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができ、これらの変更例も本願に含まれることはいうまでもない。
従来例における露光の模式図(A)、レチクルパターン及びレジストパターン(B)である。 本発明における遮光体からの距離による露光光の回折についての説明図(A)、露光の模式図(B)である。 従来例における露光の模式図である。 本発明における露光の模式図である。 レジスト内部に形成される投影像の説明する断面図であり、従来方法における投影像の断面図(A)、本発明における投影像の断面図(B)である。 偏倍レチクルマスクの平面図(A)、断面図(B)、通常レチクルマスクの平面図(C)、断面図(D)である。 レチクルマスクにおける複数の遮光体層で構成されたレチクルマスク断面図(A)〜(F)である。 レチクルマスクにおける遮光体パターンを埋設したダマシン構造のレチクルマスク断面図(A)〜(C)である。 レチクルマスクにおける主遮光体パターンとともに補助遮光体パターンを配置したレチクルマスク断面図(A)、(B)である。 レチクルマスクにおけるダマシン構造の主遮光体パターンと、補助遮光体パターンを配置したレチクルマスク断面図(A)〜(C)である。 レベンソン型位相シフトレチクルマスクの平面図(A)、断面図(B)である。 ハーフトーン型位相シフトレチクルマスクの平面図(A)、断面図(B)〜(D)である。 X方向、Y方向の縮小投影率が等しいレチクルマスクの製造フローにおける断面図(A)〜(C)である。 偏倍レチクルマスクの製造フローにおける断面図(A)〜(C)である。 ダマシン構造のレチクルマスク製造フローにおける断面図(A)〜(D)である。 他のダマシン構造のレチクルマスク製造フローにおける断面図(A)〜(F)である。 さらに異なる他のダマシン構造のレチクルマスク製造フローにおける断面図(A)〜(E)である。 半導体装置の製造方法においてレジスト単層を用いた断面図(A)〜(C)である。 半導体装置の製造方法においてレジストと中間マスク層とを用いた断面図(A)〜(C)である。 半導体装置の製造方法において多層レジストを用いた断面図(A)〜(C)である。 半導体装置の製造方法においてCMP工程、レジストと中間マスク層とを用いた断面図(A)〜(E)である。
符号の説明
1 レチクルマスク
2 レチクル基板
3 遮光体(層)
4 遮光体パターン
5 レンズ
6 半導体基板
7 被加工膜
8 レジスト
9 入射光
10 投影される空間
11 透過回折光
12 縮小投影空間像
13 埋め込み部材
14 主遮光体パターン
15 補助遮光体パターン
16 レベンソン位相シフトパターン
17 ハーフトーン位相シフトパターン
18 開口部
19 溝
20 中間膜
21 キャップ部材
22 中間マスク層
23 ベース樹脂層
24 中間無機層
25 上部感光性レジスト層
26 第1の絶縁膜
27 第1の配線
28 第2の絶縁膜
29 第2の配線

Claims (20)

  1. 縮小投影率1/m、入射光の波長λ(nm)の縮小投影露光装置を用いて、遮光体パターンの最小開口寸法D(nm)、遮光体パターンの高さ(深さ)t0(nm)とするレチクルマスクのパターンを、膜厚tr(nm)のレジスト膜にパターニングする場合に、m*tr<t0+5*D*D/λの関係式を満足するように設定することを特徴とするパターン形成方法。
  2. さらに、m*tr<t0+D*D/λの関係式を満足するように設定することを特徴とする請求項1に記載のパターン形成方法。
  3. 前記レチクルマスクは、スキャン方向に伸長された偏倍レチクルマスクであることを特徴とする請求項1又は請求項2に記載のパターン形成方法。
  4. 縮小投影率1/m、入射光の波長λ(nm)の縮小投影露光装置に用いられるレチクルマスクであって、遮光体パターンの最小開口寸法D(nm)のパターンを膜厚tr(nm)のレジスト膜にパターニングする場合に、遮光体パターンの高さ(深さ)t0(nm)を、m*tr<t0+5*D*D/λの関係式を満足するように設定することを特徴とするレチクルマスク。
  5. 前記遮光体パターンは、複数の遮光体層により構成されていることを特徴とする請求項4に記載のレチクルマスク。
  6. 前記遮光体パターンはレチクル基板に埋め込まれたダマシン構造であり、遮光体層の埋め込み深さは前記遮光体パターンの高さt0(nm)と同じとすることを特徴とする請求項4に記載のレチクルマスク。
  7. さらに、レベンソン型位相シフトパターンを備えたことを特徴とする請求項6に記載のレチクルマスク。
  8. 前記遮光体パターンは、主遮光体パターンの近傍にさらに補助遮光体パターンを備えたことを特徴とする請求項4に記載のレチクルマスク。
  9. 前記補助遮光体パターンの高さは、前記主遮光体パターンの高さより小さいことを特徴とする請求項8に記載のレチクルマスク。
  10. パターン開口部の外縁の遮光体パターンはレチクル基板に深さt0(nm)まで遮光体層が埋め込まれたダマシン構造であり、パターン開口部以外の他の領域の遮光体パターンは高さt1(nm)のコプレナー構造であり、t0>t1であることを特徴とする請求項4に記載のレチクルマスク。
  11. 前記パターン開口部以外の他の領域の遮光体パターンは、ハーフトーン位相シフトパターンであることを特徴とする請求項10に記載のレチクルマスク。
  12. 請求項4に記載のレチクルマスクの製造方法であって、レチクル基板に深さt0(nm)の溝を形成する工程と、その溝内に遮光体層を埋め込む工程とを備えたことを特徴とするレチクルマスクの製造方法。
  13. 前記遮光体層を埋め込む工程は、遮光体成分を含有する塗布液を塗布して薄膜を形成してから、該薄膜をベークする工程を含むことを特徴とする請求項12に記載のレチクルマスクの製造方法。
  14. 前記遮光体層を埋め込む工程は、CMP法又はエッチバック法を適用し、平坦化する工程を含むことを特徴とする請求項12に記載のレチクルマスクの製造方法。
  15. 請求項9に記載のレチクルマスクの製造方法であって、主遮光体パターンを加工する工程と、補助遮光体パターンを加工する工程とを備え、前記主遮光体パターンの高さより前記補助遮光体パターンの高さを小さくすることを特徴とするレチクルマスクの製造方法。
  16. 請求項10に記載のレチクルマスクの製造方法であって、パターン開口部の外縁のダマシン構造の遮光体パターンを形成する工程と、続いてコプレナー構造の遮光体パターンを形成する工程と、を備えたことを特徴とするレチクルマスクの製造方法。
  17. 請求項1又は2のパターン形成方法によりレジストをパターニングする工程と、被加工膜を加工する工程と、を備えたことを特徴とする半導体装置の製造方法。
  18. 中間マスク層を形成する工程と、その中間マスク層をレジストパターンによりパターニングする工程と、をさらに備え、パターニングされた中間マスク層により被加工膜を加工することを特徴とする請求項17に記載の半導体装置の製造方法。
  19. 前記レジストは、多層レジストであることを特徴とする請求項17に記載の半導体装置の製造方法。
  20. レジストを塗布する前に半導体基板表面を平坦化する工程をさらに備えたことを特徴とする請求項17に記載の半導体装置の製造方法。
JP2007011461A 2007-01-22 2007-01-22 露光用マスク及びパターン形成方法 Expired - Fee Related JP4345821B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007011461A JP4345821B2 (ja) 2007-01-22 2007-01-22 露光用マスク及びパターン形成方法
US12/009,309 US20080176150A1 (en) 2007-01-22 2008-01-17 Exposure mask and method of forming pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007011461A JP4345821B2 (ja) 2007-01-22 2007-01-22 露光用マスク及びパターン形成方法

Publications (2)

Publication Number Publication Date
JP2008177480A JP2008177480A (ja) 2008-07-31
JP4345821B2 true JP4345821B2 (ja) 2009-10-14

Family

ID=39641589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007011461A Expired - Fee Related JP4345821B2 (ja) 2007-01-22 2007-01-22 露光用マスク及びパターン形成方法

Country Status (2)

Country Link
US (1) US20080176150A1 (ja)
JP (1) JP4345821B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9454073B2 (en) * 2014-02-10 2016-09-27 SK Hynix Inc. Photomask blank and photomask for suppressing heat absorption
US10845699B2 (en) 2017-11-29 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming photomask and photolithography method
CN110161799B (zh) 2018-02-11 2020-08-04 京东方科技集团股份有限公司 一种相移掩模板、阵列基板、其制备方法及显示装置
US11099478B2 (en) * 2018-08-14 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask having recessed region
US12353120B2 (en) * 2021-07-30 2025-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. EUV photo masks and manufacturing method thereof
JP2024099216A (ja) 2023-01-12 2024-07-25 トヨタ紡織株式会社 ヘッドレスト

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877076A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Opposed two-layered photoresist process for dual damascene patterning
JP2000206671A (ja) * 1999-01-13 2000-07-28 Mitsubishi Electric Corp フォトマスク、フォトマスクの製造方法、および半導体集積回路装置の製造方法
JP3827544B2 (ja) * 2001-08-31 2006-09-27 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US8252487B2 (en) * 2003-12-17 2012-08-28 Asml Netherlands B.V. Device manufacturing method and mask for use therein
TWI311206B (en) * 2006-07-11 2009-06-21 Au Optronics Corp Fabricating method of color filter

Also Published As

Publication number Publication date
US20080176150A1 (en) 2008-07-24
JP2008177480A (ja) 2008-07-31

Similar Documents

Publication Publication Date Title
JP2988417B2 (ja) フォトマスク
US9482965B2 (en) Transmission balancing for phase shift mask with a trim mask
US7659041B2 (en) Lithographic method of manufacturing a device
TWI261732B (en) Composite optical lithography method for patterning lines of significantly different widths
JP5143356B2 (ja) 二重露光技術を用いた二重露光方法及びこの二重露光方法のためのフォトマスク
JP4646367B2 (ja) 半導体装置の製造方法および半導体装置
US8221943B2 (en) Photomask with assist features
JP4345821B2 (ja) 露光用マスク及びパターン形成方法
KR19980071555A (ko) 노광에 사용되는 포토마스크 및 그 생산 방법
JP4613364B2 (ja) レジストパタン形成方法
JP2014135417A (ja) パターンの形成方法、それを用いた物品の製造方法
JP2005150494A (ja) 半導体装置の製造方法
KR100475083B1 (ko) 미세한 콘택홀 어레이를 위한 포토마스크, 그 제조방법 및사용방법
US20030039893A1 (en) Exposed phase edge mask method for generating periodic structures with subwavelength feature
US8067133B2 (en) Phase shift mask with two-phase clear feature
US20100304568A1 (en) Pattern forming method
JP2923905B2 (ja) フォトマスク
JP5068357B2 (ja) 半導体装置の製造方法、フォトマスクのパターン設計方法およびフォトマスクの製造方法
JP3273986B2 (ja) 光露光用マスク板及びその製造方法
CN120315236A (zh) 对于反射图案使用相移膜图案的反向光罩以及用于制造所述反向光罩的空白掩模
US6617081B2 (en) Method for improving process window in semi-dense area by using phase shifter
KR20100042468A (ko) 반도체 소자의 형성 방법
TW201011460A (en) Method for manufacturing photo mask
KR20090068638A (ko) 반도체 소자의 패턴 형성용 마스크 제작 방법
JPH10221837A (ja) 投影露光用フォトマスク、そのマスクデータの生成方法、そのフォトマスクを用いた投影露光方法及び半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090706

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees